KR101518328B1 - Method for Setting Chip ID in Multi Chip System - Google Patents

Method for Setting Chip ID in Multi Chip System Download PDF

Info

Publication number
KR101518328B1
KR101518328B1 KR1020130116237A KR20130116237A KR101518328B1 KR 101518328 B1 KR101518328 B1 KR 101518328B1 KR 1020130116237 A KR1020130116237 A KR 1020130116237A KR 20130116237 A KR20130116237 A KR 20130116237A KR 101518328 B1 KR101518328 B1 KR 101518328B1
Authority
KR
South Korea
Prior art keywords
slave
chip
group
arbitrary
master
Prior art date
Application number
KR1020130116237A
Other languages
Korean (ko)
Other versions
KR20150037043A (en
Inventor
황창익
천영일
Original Assignee
(주)에프씨아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에프씨아이 filed Critical (주)에프씨아이
Priority to KR1020130116237A priority Critical patent/KR101518328B1/en
Publication of KR20150037043A publication Critical patent/KR20150037043A/en
Application granted granted Critical
Publication of KR101518328B1 publication Critical patent/KR101518328B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7828—Architectures of general purpose stored program computers comprising a single central processing unit without memory
    • G06F15/7835—Architectures of general purpose stored program computers comprising a single central processing unit without memory on more than one IC chip

Abstract

멀티 칩 시스템에서의 칩 아이디 설정 방법을 개시한다.
멀티 칩 시스템에서의 칩 ID를 자동으로 설정하기 위해 동일한 기능을 수행하는 슬레이브 칩들이 두 개 이상 직렬로 연결되는 다이버시티 환경에서, 각 슬레이브들을 제어하는 마스터(Master) 칩에서의 슬레이브 칩의 ID를 자동으로 부여하여 인식할 수 있도록 설정하는 멀티 칩 시스템에서의 칩 아이디 설정 방법을 제공한다.A method of setting a chip ID in a multi-chip system is disclosed.
In a diversity environment in which two or more slave chips performing the same function are serially connected in order to automatically set the chip ID in the multi-chip system, the ID of the slave chip in the master chip controlling each slave A chip ID setting method in a multi-chip system is provided.

Figure R1020130116237
Figure R1020130116237

Description

멀티 칩 시스템에서의 칩 아이디 설정 방법{Method for Setting Chip ID in Multi Chip System}[0001] The present invention relates to a method of setting a chip ID in a multi-chip system,

본 실시예는 멀티 칩 시스템에서 직렬로 연결된 각 슬레이브(Slave)들의 입출력 데이터를 제어하여 각 슬레이브 칩들에 대한 ID를 부여하는 기술에 관한 것이다.The present embodiment relates to a technique for controlling input / output data of each slave serially connected in a multi-chip system to give an ID to each slave chip.

이하에 기술되는 내용은 단순히 본 실시예와 관련되는 배경 정보만을 제공할 뿐 종래기술을 구성하는 것이 아님을 밝혀둔다.It should be noted that the following description merely provides background information related to the present embodiment and does not constitute the prior art.

도 1은 종래 기술인 4-다이버시티(Diversity) 용도의 멀티 칩 시스템(100)을 개략적으로 나타낸 블럭 구성도이다. 종래의 4-다이버시티 용도의 멀티 칩 시스템(100)은 슬레이브 칩3(112), 슬레이브 칩2(114), 슬레이브 칩1(116), 슬레이브 칩0(118) 및 마스터 칩(120)을 포함한다.1 is a block diagram schematically showing a conventional multi-chip system 100 for a 4-diversity application. The conventional multi-chip system 100 for 4-diversity includes a slave chip 3 112, a slave chip 2 114, a slave chip 1 116, a slave chip 0 118 and a master chip 120 do.

종래의 멀티 칩 시스템(100)은 동일한 기능을 수행하는 두 개 이상의 슬레이브 칩(슬레이브 칩3(112) 내지 슬레이브 칩0(118))들과 두 개 이상의 슬레이브 칩을 제어하는 마스터 칩(예컨대, Application Processor)(120)을 포함하며, 각 슬레이브 칩(슬레이브 칩3(112) 내지 슬레이브 칩0(118))들은 다이버시티를 위해 서로 직렬로 연결된다.The conventional multi-chip system 100 includes two or more slave chips (slave chip 3 112 to slave chip 0 118) performing the same function and a master chip (e.g., Application (Slave chip 3 112 to slave chip 0 118) are connected in series to each other for diversity.

예컨대, 슬레이브 칩(슬레이브 칩3(112) 내지 슬레이브 칩0(118))들은 상호 간의 구별을 위해 고정 칩 ID(예컨대, 고정 칩 아이디 3 내지 고정 칩 아이디 0), 식별용 핀(Pin)들을 사용하거나, 직렬로 연결된 핀들이 기 설정된 패턴 데이터를 송수신하여 각 슬레이브 칩(슬레이브 칩3(112) 내지 슬레이브 칩0(118))들의 ID를 내부적으로 생성한다.For example, the slave chips (slave chip 3 112 to slave chip 0 118) use fixed chip IDs (e.g., fixed chip ID 3 to fixed chip ID 0) and identification pins Or pins connected in series transmit / receive predetermined pattern data to internally generate the IDs of the respective slave chips (slave chip 3 112 to slave chip 0 118).

도 1에서의 4-다이버시티 용도의 멀티 칩 시스템(100)은 슬레이브 칩(슬레이브 칩3(112) 내지 슬레이브 칩0(118))들을 구별하기 위한 고정된 칩 ID를 이용한다. 슬레이브 칩0(118)는 다이버시티 신호를 최종 결합한 신호를 채널 복호화기의 출력을 마스터(120)에 전달하며, TS(Transport Stream) 패킷 전송 데이터를 출력한다.The multi-chip system 100 for 4-diversity use in Fig. 1 uses a fixed chip ID for distinguishing slave chips (slave chip 3 112 to slave chip 0 118). The slave chip 0 (118) transmits the final combined signal of the diversity signal to the master 120, and outputs TS (Transport Stream) packet transmission data.

하지만, 종래와 같이 고정 칩 아이디를 이용하는 멀티 칩 시스템(100)에서는 슬레이브 칩들의 핀이 부족해지는 문제가 있다. 따라서, 멀티 칩 시스템에서 핀의 추가없이 슬레이브 칩들의 ID를 가변적으로 부여할 수 있는 기술을 필요로 한다.However, there is a problem in that the pins of the slave chips become insufficient in the multi-chip system 100 using the fixed chip ID as in the conventional case. Therefore, there is a need for a technique capable of variably assigning IDs of slave chips without adding pins in the multi-chip system.

본 실시예는 멀티 칩 시스템에서의 칩 ID를 자동 설정하기 위해 동일한 기능을 수행하는 슬레이브 칩들이 두 개 이상 직렬로 연결되는 다이버시티 환경에서, 각 슬레이브들을 제어하는 마스터(Master) 칩에서의 슬레이브 칩의 ID를 자동으로 부여하여 인식할 수 있도록 설정하는 멀티 칩 시스템에서의 칩 아이디 설정 방법을 제공하는 데 주된 목적이 있다.In this embodiment, in a diversity environment in which two or more slave chips performing the same function are serially connected in order to automatically set a chip ID in the multi-chip system, a slave chip And a chip ID setting method in a multi-chip system for automatically setting and recognizing the ID of the chip ID.

본 실시예의 일 측면에 의하면, 다이버시티(Diversity) 신호를 송수신하는 슬레이브(Slave)들이 두 개 이상 직렬로 연결되는 슬레이브 그룹; 및 상기 슬레이브 그룹의 각 슬레이브와 연결되며, 상기 슬레이브 그룹 중 임의의 슬레이브의 특정 핀(Pin)에 상수(Constant) 값을 설정하고, 상기 상수값을 기준으로 상기 슬레이브 그룹의 각 슬레이브에 칩 ID(Chip ID)를 순차적으로 설정하는 마스터(Master)를 포함하는 것을 특징으로 하는 멀티 칩 시스템을 제공한다.According to an aspect of the present invention, there is provided a slave group in which two or more slaves transmitting and receiving a diversity signal are connected in series; A plurality of slaves of the slave group are connected to each slave of the slave group and a constant value is set to a specific pin of a slave of the slave group, And a master for sequentially setting the chip IDs.

멀티 칩 시스템의 상기 마스터는 상기 상수값을 갖는 상기 임의의 슬레이브에 기준 ID가 부여되도록 설정한 후 상기 슬레이브 그룹 중 상기 임의의 슬레이브를 제외한 나머지 슬레이브에 상기 기준 ID와 구분되는 식별 ID가 순차적으로 부여되도록 설정할 수 있다.The master of the multi-chip system sets the reference ID to be assigned to the arbitrary slave having the constant value, and sequentially assigns an identification ID distinguished from the reference ID to the slave other than the arbitrary slave of the slave group Respectively.

멀티 칩 시스템의 상기 마스터는 상기 임의의 슬레이브의 수신(Rx) 입력 핀의 상태값을 로직(Logic) 0 또는 로직 1이 되도록 설정하여 상기 상수값이 0 또는 1을 갖도록 할 수 있다.The master of the multi-chip system may set the state value of the reception (Rx) input pin of the arbitrary slave to be logic 0 or logic 1 so that the constant value has 0 or 1.

멀티 칩 시스템의 상기 마스터는 상기 임의의 슬레이브의 상기 수신(Rx) 입력 핀의 상태값이 0 또는 1로 고정되도록 하거나 풀다운(Pull Down) 또는 풀업(Pull Up) 기능이 온 또는 오프되는 입출력 패드(IO Pad)를 형성한 후 상기 입출력 패드의 기능을 인에이블(Enable)로 설정할 수 있다.The master of the multi-chip system may be configured such that the state value of the reception (Rx) input pin of the arbitrary slave is fixed to 0 or 1, or the input / output pad (Pull Down or Pull Up) Output pad can be set to enable after the IO pad is formed.

멀티 칩 시스템의 상기 마스터는 상기 슬레이브 그룹 중 상기 임의의 슬레이브를 제외한 나머지 슬레이브의 송신(Tx) 출력 핀의 상태값을 상기 임의의 슬레이브의 상기 수신(Rx) 입력 핀의 상태값과 반대값이 출력되도록 설정할 수 있다.The master of the multi-chip system outputs a state value of a transmission (Tx) output pin of a slave other than the arbitrary slave of the slave group to a state value of the reception (Rx) input pin of the arbitrary slave Respectively.

멀티 칩 시스템의 상기 마스터는 상기 수신(Rx) 입력 핀의 상태값이 기 설정된 값인 경우, 상기 임의의 슬레이브에 기준 ID를 설정한 후 상기 임의의 슬레이브를 통신 가능 장치로 인식하여 상기 임의의 슬레이브가 기 설정된 상기 기준 ID로 데이터 쓰기(Write) 및 읽기(Read)를 액세스하도록 할 수 있다.The master of the multi-chip system sets a reference ID to the arbitrary slave if the state value of the receiving (Rx) input pin is a predetermined value, and then recognizes the arbitrary slave as a communicable device so that the arbitrary slave (Write) and Read (Read) with the preset reference ID.

멀티 칩 시스템의 상기 마스터는 상기 임의의 슬레이브의 송신(Tx) 출력 핀의 상태값을 상기 수신(Rx) 입력 핀의 상태값과 반대값이 출력되도록 설정할 수 있다.The master of the multi-chip system may set the state value of the transmission (Tx) output pin of the arbitrary slave to be the opposite of the state value of the reception (Rx) input pin.

멀티 칩 시스템의 상기 마스터는 상기 슬레이브 그룹 중 상기 임의의 슬레이브를 제외한 나머지 슬레이브의 송신(Tx) 출력 핀의 상태값이 기 설정된 값인 경우, 상기 나머지 슬레이브에 식별 ID를 설정한 후 상기 나머지 슬레이브를 통신 가능 장치로 인식하여 상기 나머지 슬레이브가 기 설정된 상기 식별 ID로 데이터 쓰기 및 읽기를 액세스하도록 할 수 있다.The master of the multi-chip system sets an identification ID to the remaining slave when the status value of the transmission (Tx) output pin of the slave other than the arbitrary slave of the slave group is a preset value, Capable device so that the remaining slave can access data writing and reading with the predetermined identification ID.

멀티 칩 시스템의 상기 마스터는 상기 슬레이브 그룹 중 상기 임의의 슬레이브를 제외한 나머지 슬레이브 중 순차적으로 통신하는 최종 슬레이브의 칩 ID의 변경 유무를 확인하고, 최종 슬레이브의 칩 아이디 변경이 필요한 경우, 상기 최종 슬레이브의 송신(Tx) 출력 핀의 상태값을 상기 임의의 슬레이브의 상기 수신(Rx) 입력 핀의 상태값과 반대값이 출력되도록 설정할 수 있다.The master of the multi-chip system checks whether or not the chip ID of the last slave that sequentially communicates among the slaves other than the arbitrary slave of the slave group is changed, and when it is necessary to change the chip ID of the last slave, The state value of the transmission (Tx) output pin can be set such that the opposite value to the state value of the reception (Rx) input pin of the arbitrary slave is output.

멀티 칩 시스템의 상기 마스터는 상기 최종 슬레이브의 칩 ID를 디폴트 ID(Default ID)와 다른 값으로 변경하고자 하는 경우, 상기 최종 슬레이브의 송신(Tx) 출력 핀의 상태값을 상기 임의의 슬레이브의 상기 수신(Rx) 입력 핀의 상태값과 반대값이 출력되도록 설정할 수 있다.The master of the multi-chip system changes the state value of the transmission (Tx) output pin of the last slave to the reception of the arbitrary slave if the chip ID of the final slave is to be changed to a value different from the default ID (Rx) It can be set to output the value opposite to the state value of the input pin.

멀티 칩 시스템의 상기 슬레이브 그룹은 다이버시티 신호를 서로 다른 슬레이브로 전송하는 최초 슬레이브인 슬레이브 N 내지 최종 결합된 다이버시티 신호를 상기 마스터로 전송하는 최종 슬레이브인 슬레이브 0을 포함하며, 상기 슬레이브 N에서 상기 슬레이브 0으로 순차적으로 통신이 수행되며, 상기 마스터는 상기 슬레이브 N에서 상기 슬레이브 0으로 순차적으로 칩 ID를 부여할 수 있다.The slave group of the multi-chip system includes slave N, which is a first slave for transmitting the diversity signal to different slaves, and slave 0, which is a final slave for transmitting a finally combined diversity signal to the master. Communication is sequentially performed with the slave 0, and the master can sequentially assign the chip ID from the slave N to the slave 0.

멀티 칩 시스템의 상기 마스터는 상기 슬레이브 그룹에 포함된 각 슬레이브들의 수신(Rx) 입력 핀 또는 송신(Tx) 출력 핀에 고정된 ID가 아닌 임의의 사용자 정의 ID(User Defined ID)가 부여되도록 설정할 수 있다.The master of the multi-chip system can be set to be given a user defined ID that is not an ID fixed to the reception (Rx) input pin or the transmission (Tx) output pin of each slave included in the slave group have.

멀티 칩 시스템의 상기 마스터는 상기 슬레이브 그룹에 포함된 각 슬레이브들의 칩 개수와 무관하게 순차적으로 각 슬레이브들의 칩 ID를 설정할 수 있다.The master of the multi-chip system can sequentially set the chip IDs of the slaves independently of the number of chips of the slaves included in the slave group.

멀티 칩 시스템의 상기 마스터는 상기 슬레이브 그룹 중 임의의 슬레이브의 미사용 핀에 SPI(Serial Peripheral Interface)을 이용하여 클럭 위상 정보(Clock Phase) 및 클럭 극성 정보(Clock Polarity)를 할당할 수 있다.The master of the multi-chip system can allocate clock phase information and clock polarity information to an unused pin of a slave of the slave group using SPI (Serial Peripheral Interface).

또한, 본 실시에의 다른 측면에 의하면, 멀티 칩 시스템이 칩 아이디를 설정하는 방법에 있어서, 마스터에서 다이버시티 신호를 송수신하는 슬레이브들이 두 개 이상 직렬로 연결되는 슬레이브 그룹 중 임의의 슬레이브의 특정 핀에 상수값을 설정하는 설정 과정; 및 상기 마스터에서 상기 상수값을 기준으로 상기 슬레이브 그룹의 각 슬레이브에 칩 ID를 순차적으로 설정하는 칩 ID 부여 과정을 포함하는 것을 특징으로 하는 칩 아이디 설정 방법을 제공한다.According to another aspect of the present invention, there is provided a method of setting a chip ID in a multi-chip system, comprising: a step of setting a chip ID of a slave group to which a slave transmitting and receiving a diversity signal at a master is connected in series, A setting process of setting a constant value to the parameter; And a chip ID setting step of sequentially setting a chip ID to each slave of the slave group based on the constant value at the master.

칩 아이디 설정 방법 중 설정 과정은 상기 마스터에서 상기 임의의 슬레이브의 수신(Rx) 입력 핀의 상태값을 로직 0 또는 로직 1이 되도록 설정하여 상기 상수값이 0 또는 1을 갖도록 할 수 있다.In the setting process of the chip ID setting method, the master may set the state value of the reception (Rx) input pin of the arbitrary slave to be logic 0 or logic 1 so that the constant value has 0 or 1.

칩 아이디 설정 방법 중 칩 ID 부여 과정은 상기 마스터에서 상기 슬레이브 그룹 중 상기 임의의 슬레이브를 제외한 나머지 슬레이브의 송신(Tx) 출력 핀의 상태값을 상기 임의의 슬레이브의 상기 수신(Rx) 입력 핀의 상태값과 반대값이 출력되도록 설정할 수 있다.In the chip ID setting method, the chip ID assigning process may be performed such that a state value of a transmission (Tx) output pin of a slave other than the arbitrary slave of the slave group in the master is set to a state of the receiving (Rx) input pin of the arbitrary slave You can set the output to be the opposite of the value.

칩 아이디 설정 방법 중 칩 ID 부여 과정은 상기 마스터에서 상기 수신(Rx) 입력 핀의 상태값이 기 설정된 값인 경우, 상기 임의의 슬레이브에 기준 ID를 설정한 후 상기 임의의 슬레이브를 통신 가능 장치로 인식하여 상기 임의의 슬레이브가 기 설정된 상기 기준 ID로 데이터 쓰기 및 읽기를 액세스하도록 할 수 있다.In the chip ID setting method, if the state value of the input (Rx) input pin of the master is a preset value, the chip ID assigning process sets a reference ID to the arbitrary slave and then recognizes the arbitrary slave as a communicatable device So that the arbitrary slave can access data writing and reading with the preset reference ID.

이상에서 설명한 바와 같이 본 실시예에 의하면, 멀티 칩 시스템에서의 칩 ID를 자동 설정하기 위해 동일한 기능을 수행하는 슬레이브 칩들이 두 개 이상 직렬로 연결되는 다이버시티 환경에서, 각 슬레이브들을 제어하는 마스터 칩에서의 슬레이브 칩의 ID를 자동으로 부여하여 인식할 수 있도록 설정하는 효과가 있다.As described above, according to the present embodiment, in a diversity environment in which two or more slave chips performing the same function are serially connected in order to automatically set a chip ID in the multi-chip system, The ID of the slave chip is automatically set to be recognized and set.

도 1은 종래 기술인 4-다이버시티 용도의 멀티 칩 시스템을 개략적으로 나타낸 블럭 구성도이다.
도 2는 본 실시예에 따른 칩 ID를 자동으로 설정할 수 있는 멀티 칩 시스템을 개략적으로 나타낸 블럭 구성도이다.
도 3은 본 실시예에 따른 입출력 데이터를 제어하여 칩 ID를 자동으로 설정하는 방법을 설명하기 위한 순서도이다.1 is a block diagram schematically showing a conventional multi-chip system for four-diversity use.
2 is a block diagram schematically showing a multi-chip system capable of automatically setting a chip ID according to the present embodiment.
3 is a flowchart illustrating a method of automatically setting a chip ID by controlling input / output data according to the present embodiment.

이하, 본 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, the present embodiment will be described in detail with reference to the accompanying drawings.

도 2는 본 실시예에 따른 칩 ID를 자동으로 설정할 수 있는 멀티 칩 시스템을 개략적으로 나타낸 블럭 구성도이다.2 is a block diagram schematically showing a multi-chip system capable of automatically setting a chip ID according to the present embodiment.

본 실시예에 따른 칩 ID를 자동으로 설정할 수 있는 멀티 칩 시스템(200)은 슬레이브 칩3(212), 슬레이브 칩2(214), 슬레이브 칩1(216), 슬레이브 칩0(218) 및 마스터 칩(220)을 포함한다. 본 실시예에 따른 멀티 칩 시스템(200)에 포함된 구성요소는 반드시 이에 한정되는 것은 아니다.The multichip system 200 capable of automatically setting the chip ID according to the present embodiment includes the slave chip 3 212, the slave chip 2 214, the slave chip 1 216, the slave chip 0 218, (220). The components included in the multi-chip system 200 according to the present embodiment are not limited thereto.

슬레이브 칩(슬레이브 칩3(212) 내지 슬레이브 칩0(218))들과 마스터 칩(220)은 각각 구비된 채널별 수신 안테나를 이용하여 송신기(송신 장치)로부터 아날로그 데이터(비트스트림)를 수신하는 RF 처리부, 비트스트림에 고속 푸리에 변환(FFT: Fast Fourier Transform)을 수행한 처리 데이터를 생성하는 OFDM(Orthogonal Frequency Division Multiplexing 신호 처리부, 처리 데이터에 대한 채널 추정 및 채널 보상을 수행한 보상 데이터를 생성하는 채널 보상부, 보상 데이터의 데이터열의 순서를 일정 단위(예컨대, 블록의 열과 행 등)로 재배열시킨 디인터리빙 데이터를 생성하는 디인터리버부(Deinterleaver), 서로 다른 다이버시티 처리부와 통신을 수행하는 다이버시티 처리부, 디인터리빙 데이터를 복조(Demodulation)한 결과인 복조 데이터를 출력하는 디맵퍼 및 복조 데이터의 데이터열을 복호화한 복호화 데이터를 생성하는 채널 복호화부 등을 포함할 수 있다. 또한, 멀티 칩 시스템(200)은 ISDB-T(Integrated Services Digital Broadcasting-Terrestrial) 모바일 방송용 수신장치로 구현될 수 있으나 반드시 이에 한정되는 것은 아니다.The slave chips (slave chip 3 212 to slave chip 0 218) and the master chip 220 receive analog data (bit stream) from a transmitter (transmitting device) An RF processor, an Orthogonal Frequency Division Multiplexing (OFDM) signal processor for generating processed data obtained by performing a Fast Fourier Transform (FFT) on a bitstream, a channel estimator for performing channel estimation and channel compensation on the processed data, A channel compensator, a deinterleaver for generating deinterleaving data in which the order of the data string of the compensation data is rearranged in a predetermined unit (e.g., block row and row), a diversity receiver for performing communication with different diversity processors Demapper for outputting demodulated data that is a result of demodulating the de-interleaved data, And a channel decoder for generating decoded decoded data. The multi-chip system 200 may be implemented as a receiver for ISDB-T (Integrated Services Digital Broadcasting-Terrestrial) mobile broadcasting, It is not.

본 실시예에 따른 멀티 칩 시스템(200)은 칩 ID를 자동으로 인식할 수 있는 장치이다. 멀티 칩 시스템(200)은 칩 ID를 자동 설정하기 위해 다이버시티 경로(Path)의 첫 번째 수신 칩인 슬레이브 칩3(212)에서의 수신(Rx) 입력 핀(Pin) 중 최소 한 핀만 상수값을 가지면 된다. 따라서, 후술할 도 2에서와 같이 슬레이브 칩0(218)가 다이버시티 최종 결합 신호를 이용하여 슬레이브 칩0(218) 내의 채널 복호화부의 출력을 마스터 칩(220)에 전달하는 칩이라 가정한다. 멀티 칩 시스템(200)의 슬레이브 칩1(216)과 슬레이브 칩2(214)의 다이버시티 수신(Rx) 용도에 해당하는 핀을 슬레이브 칩3(212)에서는 이용하지 않게 되므로, 이용하지 않는 핀들 중 최소 한 핀만 상수값(0 또는 1)을 가지도록 설정하거나 입력값을 고정하면 된다.The multi-chip system 200 according to the present embodiment is an apparatus that can automatically recognize a chip ID. The multi-chip system 200 has a constant value of at least one of the reception (Rx) input pins Pin in the slave chip 3 212, which is the first reception chip of the diversity path, to automatically set the chip ID do. Therefore, it is assumed that the slave chip 0 (218) transmits the output of the channel decoding unit in the slave chip 0 (218) to the master chip 220 by using the diversity final combining signal as shown in FIG. Since the slave chip 3 212 does not use the pins corresponding to the diversity reception (Rx) use of the slave chip 1 216 and the slave chip 2 214 of the multi-chip system 200, At least one pin can be set to have a constant value (0 or 1) or the input value can be fixed.

멀티 칩 시스템(200)은 동일한 기능을 수행하는 슬레이브 칩(슬레이브 칩3(212) 내지 슬레이브 칩0(218))들이 두 개 이상 연결되고, 각 슬레이브 칩들이 직렬로 연결되는 다이버시티 환경에서, 슬레이브 칩(슬레이브 칩3(212) 내지 슬레이브 칩0(218))을 제어하는 마스터 칩(220)을 포함한다. 이하, 설명의 편의를 위해 슬레이브 칩3(212) 내지 슬레이브 칩0(218)을 통칭하여 '슬레이브 그룹(210)'이라 칭한다.In the multi-chip system 200, in a diversity environment in which two or more slave chips (slave chip 3 212 to slave chip 0 218) performing the same function are connected and each slave chip is connected in series, And a master chip 220 for controlling the chips (slave chip 3 (212) to slave chip 0 (218)). Hereinafter, for convenience of explanation, the slave chip 3 (212) to the slave chip 0 (218) are collectively referred to as a 'slave group 210'.

본 실시예에 기재된 멀티 칩 시스템(200)은 서로 다른 다이버시티 처리부가 적어도 두 개 이상 연결되며, 상호 간에 다이버시티 전송 신호를 전송하는 복수 개의 슬레이브를 포함한 슬레이브 그룹(210)과, 슬레이브 그룹(210) 중 최종 슬레이브로부터 최종 결합된 다이버시티 신호를 획득하는 한 개의 마스터(220)의 구조를 가지며, 슬레이브 그룹(210) 중 최초 슬레이브로부터 마스터(220)의 순서로 데이터가 전달될 수 있다.In the multi-chip system 200 according to the present embodiment, at least two diversity processing units are connected to each other, and a slave group 210 including a plurality of slaves transmitting mutual diversity transmission signals, a slave group 210 The master 220 may receive data from the first slave of the slave group 210 in the order of the master 220. In this case,

또한, 본 실시예에 기재된 수신(Rx) 입력 핀은 다이버시티 신호를 수신하는 수신(Rx) 입력 핀을 말하며, 송신(Tx) 출력 핀은 다이버시티 신호를 송신하는 송신(Tx) 출력 핀을 말한다.The receive (Rx) input pin described in this embodiment refers to a receive (Rx) input pin that receives a diversity signal and the transmit (Tx) output pin refers to a transmit (Tx) output pin that transmits a diversity signal .

슬레이브 그룹(210)은 다이버시티(Diversity) 신호를 송수신하는 슬레이브(Slave)들이 두 개 이상 직렬로 연결된다. 슬레이브 그룹(210)은 다이버시티 신호를 서로 다른 슬레이브로 전송하는 최초 슬레이브인 슬레이브 N 내지 최종 결합된 다이버시티 신호를 마스터로 전송하는 최종 슬레이브인 슬레이브 0을 포함하며, 슬레이브 N에서 슬레이브 0으로 순차적으로 통신이 수행된다. In the slave group 210, two or more slaves transmitting and receiving a diversity signal are connected in series. The slave group 210 includes slave N, which is the first slave for transmitting diversity signals to different slaves, and slave 0, which is the last slave for transmitting the finally combined diversity signals to the master. The slave group 210 sequentially transmits the diversity signals from the slave N to the slave 0 Communication is performed.

마스터 칩(220)은 상수(Constant) 입력 기능을 핀의 추가없이 수행할 수 있다. 마스터 칩(220)은 각 슬레이브 칩(슬레이브 칩3(212) 내지 슬레이브 칩0(218))들이 직렬로 연결된 핀들의 입출력 데이터 제어하여 각 슬레이브 칩(슬레이브 칩3(212) 내지 슬레이브 칩0(218))들의 칩 ID를 내부적으로 생성한다. 마스터 칩(220)은 각 슬레이브 칩(슬레이브 칩3(212) 내지 슬레이브 칩0(218))들이 직렬로 연결된 핀들의 입출력 데이터를 제어하여 SPI(Serial Peripheral Interface) 인터페이스에서의 인터페이스 모드(클럭 극성 정보(Clock Polarity), 클럭 위상 정보(Clock Phase))와 같은 기능들을 핀의 추가 없이 제어할 수 있다. 마스터 칩(220)은 각 슬레이브 칩(슬레이브 칩3(212) 내지 슬레이브 칩0(218))들에 핀의 추가 없이 제어하기 위한 방법으로서, 슬레이브 칩3(212)의 임의의 미사용 핀에 SPI C상(C-Phase)(예컨대, 클럭 위상 정보(A-Phase, B-Phase, C-Phase) 중 C상을 말함) 및 클럭 극성 정보를 할당할 수 있다.The master chip 220 can perform a constant input function without adding a pin. The master chip 220 controls the input / output data of the pins connected in series with the respective slave chips (slave chip 3 212 to slave chip 0 218) so that each slave chip (slave chip 3 212 to slave chip 0 218 ) ≪ / RTI > The master chip 220 controls the input / output data of the serially connected pins of each slave chip (slave chip 3 212 to slave chip 0 218) to generate an interface mode in the SPI (Serial Peripheral Interface) (Clock Polarity), Clock Phase (Clock Phase)) can be controlled without adding pins. The master chip 220 is a method for controlling each of the slave chips (slave chip 3 212 to slave chip 0 218) without the addition of pins, C phase (e.g., C phase of A phase, B phase, C phase) and clock polarity information.

이하, 본 실시예에 따른 마스터 칩(220)의 동작 과정에 대해 설명한다. 마스터 칩(220)은 슬레이브 그룹(210)의 각 슬레이브와 연결된다. 마스터 칩(220)과 슬레이브 그룹(210)은 SPI(Serial Peripheral Interface), I2C(Inter-Integrated Circuit)의 인터페이스로 연결된다. 마스터 칩(220)은 슬레이브 그룹(210) 중 임의의 슬레이브의 특정 핀(Pin)에 상수값을 설정하고, 상수값을 기준으로 슬레이브 그룹(210)의 각 슬레이브에 칩 ID(Chip ID)를 순차적으로 설정한다. 다시 말해, 마스터 칩(220)은 상수값을 갖는 임의의 슬레이브에 기준 ID가 부여되도록 설정한 후 슬레이브 그룹(210) 중 임의의 슬레이브를 제외한 나머지 슬레이브에 기준 ID와 구분되는 식별 ID가 순차적으로 부여되도록 설정한다.Hereinafter, the operation of the master chip 220 according to the present embodiment will be described. The master chip 220 is connected to each slave of the slave group 210. The master chip 220 and the slave group 210 are connected to each other through an interface of SPI (Serial Peripheral Interface) and I2C (Inter-Integrated Circuit). The master chip 220 sets a constant value to a specific pin of an arbitrary slave of the slave group 210 and sequentially transmits a chip ID to each slave of the slave group 210 on the basis of a constant value . In other words, after the master chip 220 sets a reference ID to be assigned to an arbitrary slave having a constant value, an identification ID distinguished from the reference ID is sequentially given to the slave other than the arbitrary slave of the slave group 210 .

마스터 칩(220)이 상수값을 갖는 과정에 대해 설명하자면, 마스터 칩(220)은 상수값을 갖는 임의의 슬레이브의 수신(Rx) 입력 핀의 상태값을 로직(Logic) 0 또는 로직 1이 되도록 설정하여 결과적으로 상수값이 0 또는 1을 갖도록 한다. 마스터 칩(220)은 상수값을 갖는 임의의 슬레이브의 수신(Rx) 입력 핀의 상태값이 0 또는 1로 고정되도록 하거나 풀다운(Pull Down) 또는 풀업(Pull Up) 기능이 온 또는 오프되는 입출력 패드(IO Pad)를 형성한 후 입출력 패드의 기능을 인에이블(Enable)로 설정한다. 또한, 마스터 칩(220)은 슬레이브 그룹(210) 중 상수값을 갖는 임의의 슬레이브를 제외한 나머지 슬레이브의 송신(Tx) 출력 핀의 상태값을 임의의 슬레이브의 수신(Rx) 입력 핀의 상태값과 반대값(예컨대, 수신(Rx) 입력 핀의 상태값이 '0'이면 '1'의 값을 갖도록 하거나 '1'이면 '0'의 값을 갖도록)이 출력되도록 설정한다. 마스터 칩(220)은 수신(Rx) 입력 핀의 상태값이 기 설정된 값인 경우, 상수값을 갖는 임의의 슬레이브에 기준 ID를 설정한 후 임의의 슬레이브를 통신 가능 장치로 인식하여 임의의 슬레이브가 기 설정된 기준 ID로 데이터 쓰기(Write) 및 읽기(Read)를 액세스하도록 한다.To explain the process of the master chip 220 having a constant value, the master chip 220 sets a state value of a reception (Rx) input pin of a certain slave having a constant value to logic 0 or logic 1 So that the constant value has 0 or 1 as a result. The master chip 220 is connected to an input / output pad (not shown) such that the state value of a reception (Rx) input pin of a slave having a constant value is fixed to 0 or 1, or a pull- (IO Pad) and then sets the function of the input / output pad to Enable. The master chip 220 transmits the status value of the transmission (Tx) output pin of the slave other than the arbitrary slave having the constant value of the slave group 210 to the status value of the reception (Rx) input pin of the arbitrary slave (For example, to have a value of '1' if the state value of the receiving (Rx) input pin is '0' or to have a value of '0' when it is '1'). If the state value of the input (Rx) input pin is a predetermined value, the master chip 220 sets a reference ID to a slave having a constant value, and recognizes an arbitrary slave as a communicable device, And to access data write and read with the set reference ID.

이후, 마스터 칩(220)은 상수값을 갖는 임의의 슬레이브의 송신(Tx) 출력 핀의 상태값을 수신(Rx) 입력 핀의 상태값과 반대값이 출력되도록 설정한다. 마스터 칩(220)은 슬레이브 그룹(210) 중 상수값을 갖는 임의의 슬레이브를 제외한 나머지 슬레이브의 송신(Tx) 출력 핀의 상태값이 기 설정된 값인 경우, 나머지 슬레이브에 기존 ID와 구분되는 식별 ID를 설정한 후 나머지 슬레이브를 통신 가능 장치로 인식하여 나머지 슬레이브가 기 설정된 식별 ID로 데이터 쓰기 및 읽기를 액세스하도록 한다. 마스터 칩(220)은 슬레이브 그룹(210) 중 상수값을 갖는 임의의 슬레이브를 제외한 나머지 슬레이브 중 순차적으로 통신하는 최종 슬레이브의 칩 ID의 변경 유무를 확인하고, 최종 슬레이브의 칩 아이디 변경이 필요한 경우, 최종 슬레이브의 송신(Tx) 출력 핀의 상태값을 임의의 슬레이브의 수신(Rx) 입력 핀의 상태값과 반대값(예컨대, 수신(Rx) 입력 핀의 상태값이 '0'이면 '1'의 값을 갖도록 하거나 '1'이면 '0'의 값을 갖도록)이 출력되도록 설정한다. 마스터 칩(220)은 최종 슬레이브의 칩 ID를 디폴트 ID(Default ID)와 다른 값으로 변경하고자 하는 경우, 최종 슬레이브의 송신(Tx) 출력 핀의 상태값을 임의의 슬레이브의 수신(Rx) 입력 핀의 상태값과 반대값(예컨대, 수신(Rx) 입력 핀의 상태값이 '0'이면 '1'의 값을 갖도록하거나 '1'이면 '0'의 값을 갖도록)이 출력되도록 설정한다.Then, the master chip 220 sets the state value of the transmission (Tx) output pin of any slave having a constant value to the state value of the reception (Rx) input pin. When the status value of the transmission (Tx) output pin of the slave other than the arbitrary slave having the constant value among the slave groups 210 is a preset value, the master chip 220 transmits an identification ID distinguished from the existing ID to the remaining slave After setting, the remaining slaves are recognized as the communicable devices so that the remaining slaves can access data writing and reading with the predetermined identification ID. The master chip 220 confirms whether or not the chip ID of the last slave that sequentially communicates among the slaves other than the arbitrary slave having the constant value among the slave groups 210 is changed. If it is necessary to change the chip ID of the final slave, If the state value of the transmission (Tx) output pin of the last slave is the opposite of the state value of the reception (Rx) input pin of any slave (for example, if the state value of the reception (Rx) input pin is '0' Value or a value of '0' if it is '1'). When the master chip 220 desires to change the chip ID of the last slave to a value different from the default ID, the master chip 220 transmits the state value of the transmission (Tx) output pin of the last slave to the reception (Rx) (For example, if the state value of the receiving (Rx) input pin is '0', it has a value of '1' or if it is '1', it has a value of '0').

마스터 칩(220)은 멀티 칩 시스템(200)이 파워 온 리셋(Power On Reset) 후 슬레이브 그룹(210) 내의 모든 슬레이브의 칩 ID가 동일한 ID 갖도록 설정한다. 마스터 칩(220)은 동일한 ID를 갖는 슬레이브들의 데이터 쓰기가 동시에 액세스되도록 한다. 마스터 칩(220)은 슬레이브 그룹(210)에 포함된 각 슬레이브들의 수신(Rx) 입력 핀 또는 송신(Tx) 출력 핀에 고정된 ID가 아닌 임의의 사용자 정의 ID(User Defined ID)가 부여되도록 설정한다. 마스터 칩(220)은 슬레이브 그룹(210)에 포함된 각 슬레이브들의 칩 개수와 무관하게 순차적으로 각 슬레이브들의 칩 ID를 설정한다.The master chip 220 sets the chip IDs of all the slaves in the slave group 210 to have the same ID after the power-on reset of the multi-chip system 200. [ The master chip 220 allows data writing of slaves having the same ID to be simultaneously accessed. The master chip 220 is set such that any user defined ID other than the ID fixed to the reception (Rx) input pin or the transmission (Tx) output pin of each slave included in the slave group 210 is set do. The master chip 220 sequentially sets the chip IDs of the slaves irrespective of the number of the slaves included in the slave group 210.

마스터 칩(220)은 슬레이브 그룹(210)이 슬레이브 N 내지 슬레이브 0을 포함하며, 슬레이브 그룹(210)이 슬레이브 N 내지 슬레이브 0의 순서로 통신을 수행하는 경우 슬레이브 N 내지 슬레이브 0의 순서로 칩 ID를 부여한다.When the slave group 210 includes slave N to slave 0 and the slave group 210 performs communication in the order of slave N to slave 0, the master chip 220 transmits the chip ID .

도 3은 본 실시예에 따른 입출력 데이터를 제어하여 칩 ID를 자동으로 설정하는 방법을 설명하기 위한 순서도이다.3 is a flowchart illustrating a method of automatically setting a chip ID by controlling input / output data according to the present embodiment.

이하, 도 3에서는 4-다이버시티를 예를들어 멀티 칩 시스템(200)에서의 각 슬레이브 칩(슬레이브 칩3(212) 내지 슬레이브 칩0(218))들의 입출력 데이터를 제어하여 칩 ID를 순차적으로 설정하는 방법을 설명한다. 만약, 슬레이브 칩 개수가 변경되는 경우 새로운 프로세스가 추가되거나 기존의 프로세스가 생략될 수 있으나 동작 방식은 동일하다.Hereinafter, in FIG. 3, 4-diversity is performed by controlling the input / output data of each slave chip (slave chip 3 212 to slave chip 0 218) in the multi-chip system 200, It explains how to set it. If the number of slave chips is changed, a new process may be added or the existing process may be omitted, but the operation method is the same.

마스터 칩(220)이 멀티 칩 시스템(200)을 파워 온 리셋한 후 모든 슬레이브 칩(슬레이브 칩3(212) 내지 슬레이브 칩0(218))들이 칩 ID가 동일한 ID 값을 가지게 되므로 마스터 칩(220)은 슬레이브 칩(슬레이브 칩3(212) 내지 슬레이브 칩0(218))들을 개별적으로 제어하기 위해서 슬레이브 그룹(210)에 포함된 슬레이브의 칩 ID를 개별로 생성하는 과정을 필요로 한다. All the slave chips (slave chip 3 212 to slave chip 0 218) have the same ID value as the chip ID after the master chip 220 power-on-reset the multi-chip system 200, Requires a process of separately generating the chip IDs of the slaves included in the slave group 210 in order to individually control the slave chips (slave chip 3 212 to slave chip 0 218).

도 3에서 설명할 다이버시티 신호를 수신하는 수신(Rx) 입력 핀과 다이버시티 신호를 송신하는 송신(Tx) 출력 핀의 상태값 제어를 위해 최소한의 설정을 기준으로 한다. 따라서, 통신 환경에 따라 더 많은 다이버시티 신호를 수신하는 수신(Rx) 입력 핀과 다이버시티 신호를 송신하는 송신(Tx) 출력 핀의 데이터를 제어해도 동일한 동작 방식을 가진다.(Rx) input pin for receiving a diversity signal and a transmission (Tx) output pin for transmitting a diversity signal, which will be described with reference to FIG. 3, based on a minimum setting. Therefore, the same operation method can be obtained by controlling data of a reception (Rx) input pin that receives more diversity signals and a transmission (Tx) output pin that transmits a diversity signal depending on the communication environment.

멀티 칩 시스템(200)의 마스터 칩(220)은 슬레이브 그룹(210) 중 임의의 슬레이브의 다이버시티 신호를 수신하는 수신(Rx) 입력 핀 또는 다이버시티 신호를 송신하는 송신(Tx) 출력 핀의 상태값을 제어한다(S310). 단계 S310에서 멀티 칩 시스템(200)은 다음 동작을 수행한다. The master chip 220 of the multi-chip system 200 includes a receive (Rx) input pin for receiving the diversity signal of any slave of the slave group 210 or a receive (Rx) input pin for transmitting the diversity signal (S310). In step S310, the multi-chip system 200 performs the following operation.

① 멀티 칩 시스템(200)의 마스터 칩(220)은 슬레이브 칩3(212)의 다이버시티 수신(Rx) 입력 핀 중 사용하고자 하는 어느 한 핀의 입력 상태(수신(Rx) 입력 핀의 상태값)를 로직 0 (또는 로직 1) 상태값을 갖도록 만든다. 다시 말해, 마스터 칩(220)은 멀티 칩 시스템(200) 상에서 슬레이브 칩3(212)의 해당 입력 핀을 '0' 또는 '1'로 고정하거나, 풀다운(또는 풀업) 기능이 온 또는 오프 가능한 핀으로 입출력 패드를 구성하고 해당 기능을 인에이블한다. (1) The master chip 220 of the multi-chip system 200 receives the input state (the state value of the reception (Rx) input pin) of any one of the diversity reception (Rx) input pins of the slave chip 3 212, To a logic 0 (or logic 1) state value. In other words, the master chip 220 can pin the corresponding input pin of the slave chip 3 212 to '0' or '1' on the multi-chip system 200, To configure the input / output pad and enable the corresponding function.

② 마스터 칩(220)은 슬레이브 칩3(212), 슬레이브 칩2(214) 및 슬레이브 칩1(216)의 수신(Rx) 출력 핀의 상태값을 전술한 ①. 과정에서의 수신(Rx) 입력 핀의 상태값의 반대값으로 출력되도록 제어한다. 다시 말해, 마스터 칩(220)은 슬레이브 칩3(212)의 다이버시티 수신(Rx) 입력 핀의 상태값이 '0'이면 '1'을 출력되도록 구현하고, '1'이면 '0'이 출력되도록 한다.(2) The master chip 220 transmits the state values of the reception (Rx) output pins of the slave chip 3 (212), the slave chip 2 (214) and the slave chip 1 (216) (Rx) input pin in the process of FIG. In other words, the master chip 220 implements '1' if the status value of the diversity reception (Rx) input pin of the slave chip 3 212 is '0', and '0' .

단계 S310에서 마스터 칩(220)은 슬레이브 그룹(210)의 제어에서 초기 ID가 동일하므로 데이터 쓰기에 한해서는 슬레이브 그룹(210)에 포함된 모든 칩을 동시에 액세스 할 수 있다. 다시 말해, 마스터 칩(220)은 슬레이브 그룹(210) 중 동일 ID의 칩들에 데이터 쓰기가 동시에 적용되도록 한다. 다만, I2C 인터페이스에서의 ACK 응답(Response)은 모든 슬레이브 칩(슬레이브 칩3(212) 내지 슬레이브 칩0(218))들이 동시에 응답하는 문제가 있지만, 시스템 구성에 따라 특정 입력 핀에 따라서만 응답할 수 있도록 하는 것을 가정한다. 예컨대, 단계 S310에서 마스터 칩(220)은 슬레이브 칩3(212), 슬레이브 칩2(214), 슬레이브 칩1(216)의 송신(Tx) 출력 핀의 상태값과 슬레이브 칩3(212)의 수신(Rx) 입력 핀의 상태값을 서로 다르게 구성하면 슬레이브 칩3(212)만 I2C ACK를 응답하도록 제어할 수 있다.In step S310, the master chip 220 can access all of the chips included in the slave group 210 at the same time for data writing, since the initial IDs are the same in the control of the slave group 210. [ In other words, the master chip 220 allows data writing to be simultaneously applied to the chips of the same ID among the slave groups 210. However, there is a problem that all the slave chips (the slave chip 3 212 to the slave chip 0 218) respond at the same time, but an ACK response in the I2C interface only responds to a specific input pin . For example, in step S310, the master chip 220 receives the status values of the transmission (Tx) output pins of the slave chip 3 212, the slave chip 2 214 and the slave chip 216, (Rx) input pins are configured differently, only the slave chip 3 (212) can control to respond to I2C ACK.

멀티 칩 시스템(200)의 마스터 칩(220)은 슬레이브 칩3(212)을 인식한다(S320). 단계 S320에서 마스터 칩(220)은 마스터 명령에 의해 슬레이브 칩3(212)의 수신(Rx) 입력 핀의 상태값이 기 설정된 값인 경우 슬레이브 칩3(212)을 인식하는 과정을 수행한다. 만약, 멀티 칩 시스템(200)의 운용상 필요한 경우, 슬레이브 칩3(212)을 인식하기 전에 이용할 칩 ID를 설정하는 과정이 추가될 수 있다. 단계 S320을 수행하게 되면 슬레이브 칩3(212)은 기 설정된 칩 ID로 데이터 쓰기 및 읽기 액세스가 가능하게 된다.The master chip 220 of the multi-chip system 200 recognizes the slave chip 3 212 (S320). In step S320, the master chip 220 performs a process of recognizing the slave chip 3 212 when the state value of the reception (Rx) input pin of the slave chip 3 212 is a preset value by the master command. If it is necessary for operation of the multi-chip system 200, a process of setting a chip ID to be used before recognizing the slave chip 212 may be added. When the step S320 is performed, the slave chip 3 (212) is enabled to write and read data with a predetermined chip ID.

멀티 칩 시스템(200)의 마스터 칩(220)은 슬레이브 그룹(210) 중 상수값을 갖는 임의의 슬레이브의 송신(Tx) 출력 핀의 상태값을 제어한다(S330). 단계 S330에서 멀티 칩 시스템(200)은 다음 동작을 수행한다. 마스터 칩(220)은 슬레이브 칩3(212)의 송신(Tx) 출력 핀의 상태값을 단계 S310에서 슬레이브 칩3(212)의 수신(Rx) 입력 핀의 상태값과 동일하게 설정한다.The master chip 220 of the multi-chip system 200 controls the state value of a transmission (Tx) output pin of any slave having a constant value in the slave group 210 (S330). In step S330, the multi-chip system 200 performs the following operation. The master chip 220 sets the state value of the transmission (Tx) output pin of the slave chip 3 212 to be equal to the state value of the reception (Rx) input pin of the slave chip 3 212 in step S310.

멀티 칩 시스템(200)의 마스터 칩(220)은 슬레이브 칩2(214)를 인식한다(S340). 단계 S340에서는 마스터 칩(220)은 마스터 명령에 의해 슬레이브 칩2(214)의 수신(Rx) 입력 핀의 상태값이 기 설정된 값인 경우 슬레이브 칩2(214)를 인식하는 과정을 수행한다. 만약, 멀티 칩 시스템(200) 운용상 필요한 경우, 슬레이브 칩2(214)를 인식하기 전에 이용할 칩 ID를 설정하는 과정이 추가될 수 있다. 단계 S340을 수행하게 되면 슬레이브 칩2(214)는 기 설정된 칩 ID로 데이터 쓰기 및 읽기 액세스가 가능하게 된다.The master chip 220 of the multi-chip system 200 recognizes the slave chip 214 (S340). In step S340, the master chip 220 performs a process of recognizing the slave chip 214 when the state value of the input (Rx) input pin of the slave chip 214 is a preset value by the master command. If it is necessary for the operation of the multi-chip system 200, a process of setting a chip ID to be used before recognizing the slave chip 214 may be added. When the step S340 is performed, the slave chip 2 (214) is enabled to write and read data with a predetermined chip ID.

멀티 칩 시스템(200)의 마스터 칩(220)은 슬레이브 그룹(210) 중 상수값을 갖는 임의의 슬레이브를 제외한 나머지 슬레이브의 다이버시티 신호를 수신하는 수신(Rx) 입력 핀 또는 다이버시티 신호를 송신하는 송신(Tx) 출력 핀의 상태값을 제어한다(S350). 단계 S350에서 멀티 칩 시스템(200)은 다음 동작을 수행한다. 마스터 칩(220)은 슬레이브 칩2(214)의 수신(Rx) 출력 핀의 상태값을 단계 S310에서의 슬레이브 칩3(212)의 수신(Rx) 입력 핀의 상태값과 동일하게 설정한다.The master chip 220 of the multi-chip system 200 transmits a diversity signal or a reception (Rx) input pin for receiving diversity signals of slaves other than any slave having a constant value among the slave groups 210 The state value of the transmission (Tx) output pin is controlled (S350). In step S350, the multi-chip system 200 performs the following operation. The master chip 220 sets the state value of the reception (Rx) output pin of the slave chip 2 214 to be equal to the state value of the reception (Rx) input pin of the slave chip 3 212 in step S310.

멀티 칩 시스템(200)의 마스터 칩(220)은 슬레이브 칩1(216)을 인식한다(S360). 단계 S360에서는 마스터 칩(220)의 마스터 명령에 의해 슬레이브 칩1(216)의 수신(Rx) 입력 핀의 상태값이 기 설정된 값인 경우 슬레이브 칩1(216)을 인식하는 과정을 수행한다. 멀티 칩 시스템(200) 운용상 필요한 경우, 마스터 칩(220)은 슬레이브 칩1(216)을 인식하기 전에 이용할 칩 ID를 설정하는 과정이 추가될 수 있다. 단계 S360을 수행하게 되면 슬레이브 칩1(216)은 기 설정된 칩 ID로 데이터 쓰기 및 읽기 액세스가 가능하게 된다.The master chip 220 of the multi-chip system 200 recognizes the slave chip 1 216 (S360). In step S360, if the state value of the input (Rx) input pin of the slave chip 1 216 is a preset value, the slave chip 1 216 is recognized by the master command of the master chip 220. A process of setting a chip ID to be used before recognizing the slave chip 216 may be added to the master chip 220 when the multi chip system 200 is required for operation. When the step S360 is performed, the slave chip 1 (216) is enabled to write and read data with a predetermined chip ID.

멀티 칩 시스템(200)의 마스터 칩(220)은 최종 슬레이브인 슬레이브 칩0(218) 아이디 변경 유무 여부를 확인한다(S370). 단계 S370에서 슬레이브 칩0(218)의 칩 ID를 디폴트 ID(Default ID)와 다른 값으로 변경하는 것이 필요한 경우 이후 단계 S380을 수행하고, 슬레이브 칩0(218)의 칩 ID를 디폴트 ID와 다른 값으로 변경하는 것이 필요하지 않은 경우 슬레이브 칩0(218)는 디폴트 ID로 이용하며, 칩 ID 자동 설정 과정을 종료하게 된다.The master chip 220 of the multi-chip system 200 checks whether the ID of the slave chip 0 (218) which is the final slave has been changed (S370). When it is necessary to change the chip ID of the slave chip 0 218 to a value different from the default ID in step S370, the following step S380 is performed and the chip ID of the slave chip 0 218 is set to a value different from the default ID The slave chip 0 218 is used as the default ID, and the chip ID automatic setting process is terminated.

멀티 칩 시스템(200)의 마스터 칩(220)은 슬레이브 그룹(210) 중 상수값을 갖는 임의의 슬레이브를 제외한 나머지 슬레이브의 다이버시티 신호를 수신하는 수신(Rx) 입력 핀 또는 다이버시티 신호를 송신하는 송신(Tx) 출력 핀의 상태값을 제어한다(S380). 단계 S380에서 멀티 칩 시스템(200)은 다음 동작을 수행한다. 멀티 칩 시스템(200)의 마스터 칩(220)은 슬레이브 칩1(216)의 수신(Rx) 출력 핀의 상태값을 단계 S310에서의 슬레이브 칩3(212)의 수신(Rx) 입력 핀의 상태값과 동일하게 설정한다.The master chip 220 of the multi-chip system 200 transmits a diversity signal or a reception (Rx) input pin for receiving diversity signals of slaves other than any slave having a constant value among the slave groups 210 The state value of the transmission (Tx) output pin is controlled (S380). In step S380, the multi-chip system 200 performs the following operation. The master chip 220 of the multichip system 200 determines the state value of the reception (Rx) output pin of the slave chip 1 216 to the state value of the reception (Rx) input pin of the slave chip 3 212 in step S310 .

멀티 칩 시스템(200)의 마스터 칩(220)은 슬레이브 칩0(218)을 인식한다(S390). 단계 S390에서는 마스터 칩(220)의 마스터 명령에 의해 슬레이브 칩0(218)의 수신(Rx) 입력 핀의 상태값이 기 설정된 값인 경우 슬레이브 칩0(218)을 인식하는 과정을 수행한다. 멀티 칩 시스템(200)의 운용상 필요한 경우, 슬레이브 칩0(218)을 인식하기 전에 이용할 칩 ID를 설정하는 과정이 추가될 수 있다. 단계 S390을 수행하게 되면 슬레이브 칩0(218)은 기 설정된 칩 ID로 데이터 쓰기 및 읽기 액세스가 가능하게 된다.The master chip 220 of the multi-chip system 200 recognizes the slave chip 0 218 (S390). In step S390, if the status value of the input (Rx) input pin of the slave chip 0 (218) is a preset value by the master command of the master chip 220, the process of recognizing the slave chip 0 (218) is performed. If it is necessary for the operation of the multi-chip system 200, a process of setting a chip ID to be used before recognizing the slave chip 0 (218) may be added. When step S390 is performed, the slave chip 0 (218) is enabled to write and read data with a predetermined chip ID.

도 3에서는 단계 S310 내지 단계 S390을 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 도 3에 기재된 단계를 변경하여 실행하거나 하나 이상의 단계를 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 3은 시계열적인 순서로 한정되는 것은 아니다.Although it is described in FIG. 3 that steps S310 to S390 are sequentially executed, the present invention is not limited thereto. 3 is not limited to the time-series order, since it would be applicable to changing or executing the steps described in FIG. 3 or performing one or more steps in parallel.

전술한 바와 같이 도 3에 기재된 본 실시예에 따른 입출력 제어를 통해 칩 ID를 자동 설정 방법은 프로그램으로 구현되고 컴퓨터로 읽을 수 있는 기록매체에 기록될 수 있다. 본 실시예에 따른 입출력 제어를 통해 칩 ID를 자동 설정 방법을 구현하기 위한 프로그램이 기록되고 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. As described above, the method of automatically setting the chip ID through the input / output control according to the embodiment described in FIG. 3 can be implemented by a program and recorded on a computer readable recording medium. A program for implementing a method of automatically setting a chip ID through input / output control according to this embodiment is recorded, and a computer-readable recording medium includes all kinds of recording devices for storing data that can be read by a computer system .

이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing description is merely illustrative of the technical idea of the present embodiment, and various modifications and changes may be made to those skilled in the art without departing from the essential characteristics of the embodiments. Therefore, the present embodiments are to be construed as illustrative rather than restrictive, and the scope of the technical idea of the present embodiment is not limited by these embodiments. The scope of protection of the present embodiment should be construed according to the following claims, and all technical ideas within the scope of equivalents thereof should be construed as being included in the scope of the present invention.

200: 멀티 칩 시스템 212: 슬레이브 칩 3
214: 슬레이브 칩 2 216: 슬레이브 칩 1
218: 슬레이브 칩 0 220: 마스터 칩200: Multichip system 212: Slave chip 3
214: Slave chip 2 216: Slave chip 1
218: Slave chip 0 220: Master chip

Claims (18)

다이버시티(Diversity) 신호를 송수신하는 슬레이브(Slave)들이 두 개 이상 직렬로 연결되는 슬레이브 그룹; 및
상기 슬레이브 그룹의 각 슬레이브와 연결되며, 상기 슬레이브 그룹 중 임의의 슬레이브의 특정 핀(Pin)에 상수(Constant) 값을 설정하고, 상기 상수값을 기준으로 상기 슬레이브 그룹의 각 슬레이브에 칩 ID(Chip ID)를 순차적으로 설정하는 마스터(Master)
를 포함하되, 상기 마스터는 상기 임의의 슬레이브의 수신(Rx) 입력 핀의 상태값이 0 또는 1로 고정되도록 하거나 풀다운(Pull Down) 또는 풀업(Pull Up) 기능이 온 또는 오프되는 입출력 패드(IO Pad)를 형성한 후 상기 입출력 패드의 기능을 인에이블(Enable)로 설정하는 것을 특징으로 하는 멀티 칩 시스템.A slave group in which two or more slaves transmitting and receiving a diversity signal are connected in series; And
A constant value is set to a specific pin of an arbitrary slave of the slave group and a chip ID is assigned to each slave of the slave group on the basis of the constant value, ID) are sequentially set.
Wherein the master is configured to control the state of the receive (Rx) input pin of the arbitrary slave to be 0 or 1, or the input / output pad IO (IO) to which the pull-down or pull- And the function of the input / output pad is set to Enable after the pad is formed. 제 1 항에 있어서,
상기 마스터는,
상기 상수값을 갖는 상기 임의의 슬레이브에 기준 ID가 부여되도록 설정한 후 상기 슬레이브 그룹 중 상기 임의의 슬레이브를 제외한 나머지 슬레이브에 상기 기준 ID와 구분되는 식별 ID가 순차적으로 부여되도록 설정하는 것을 특징으로 하는 멀티 칩 시스템.The method according to claim 1,
The master,
Setting a reference ID to be assigned to the arbitrary slave having the constant value, and setting an identification ID that is distinguished from the reference ID sequentially to the slave other than the arbitrary slave of the slave group Multi-chip system. 제 1 항에 있어서,
상기 마스터는,
상기 임의의 슬레이브의 상기 수신(Rx) 입력 핀의 상태값을 로직(Logic) 0 또는 로직 1이 되도록 설정하여 상기 상수값이 0 또는 1을 갖도록 하는 것을 특징으로 하는 멀티 칩 시스템.The method according to claim 1,
The master,
Wherein a state value of the reception (Rx) input pin of the arbitrary slave is set to be logic 0 or logic 1 so that the constant value has 0 or 1. 삭제delete 다이버시티(Diversity) 신호를 송수신하는 슬레이브(Slave)들이 두 개 이상 직렬로 연결되는 슬레이브 그룹; 및
상기 슬레이브 그룹의 각 슬레이브와 연결되며, 상기 슬레이브 그룹 중 임의의 슬레이브의 특정 핀(Pin)에 상수(Constant) 값을 설정하고, 상기 상수값을 기준으로 상기 슬레이브 그룹의 각 슬레이브에 칩 ID(Chip ID)를 순차적으로 설정하는 마스터(Master)
를 포함하되, 상기 마스터는 상기 슬레이브 그룹 중 상기 임의의 슬레이브를 제외한 나머지 슬레이브의 송신(Tx) 출력 핀의 상태값을 상기 임의의 슬레이브의 수신(Rx) 입력 핀의 상태값과 반대값이 출력되도록 설정하는 것을 특징으로 하는 멀티 칩 시스템.A slave group in which two or more slaves transmitting and receiving a diversity signal are connected in series; And
A constant value is set to a specific pin of an arbitrary slave of the slave group and a chip ID is assigned to each slave of the slave group on the basis of the constant value, ID) are sequentially set.
(Rx) input pin of the arbitrary slave so that the state value of the transmission (Tx) output pin of the slave other than the arbitrary slave of the slave group is outputted to be opposite to the state value of the receiving (Rx) input pin of the arbitrary slave Chip system. 다이버시티(Diversity) 신호를 송수신하는 슬레이브(Slave)들이 두 개 이상 직렬로 연결되는 슬레이브 그룹; 및
상기 슬레이브 그룹의 각 슬레이브와 연결되며, 상기 슬레이브 그룹 중 임의의 슬레이브의 특정 핀(Pin)에 상수(Constant) 값을 설정하고, 상기 상수값을 기준으로 상기 슬레이브 그룹의 각 슬레이브에 칩 ID(Chip ID)를 순차적으로 설정하는 마스터(Master)
를 포함하되, 상기 마스터는 수신(Rx) 입력 핀의 상태값이 기 설정된 값인 경우, 상기 임의의 슬레이브에 기준 ID를 설정한 후 상기 임의의 슬레이브를 통신 가능 장치로 인식하여 상기 임의의 슬레이브가 기 설정된 상기 기준 ID로 데이터 쓰기(Write) 및 읽기(Read)를 액세스하도록 하는 것을 특징으로 하는 멀티 칩 시스템.A slave group in which two or more slaves transmitting and receiving a diversity signal are connected in series; And
A constant value is set to a specific pin of an arbitrary slave of the slave group and a chip ID is assigned to each slave of the slave group on the basis of the constant value, ID) are sequentially set.
Wherein the master recognizes the arbitrary slave as a communicable device after setting a reference ID in the arbitrary slave if the state value of the receiving (Rx) input pin is a predetermined value, And to access data write and read with the set reference ID. 다이버시티(Diversity) 신호를 송수신하는 슬레이브(Slave)들이 두 개 이상 직렬로 연결되는 슬레이브 그룹; 및
상기 슬레이브 그룹의 각 슬레이브와 연결되며, 상기 슬레이브 그룹 중 임의의 슬레이브의 특정 핀(Pin)에 상수(Constant) 값을 설정하고, 상기 상수값을 기준으로 상기 슬레이브 그룹의 각 슬레이브에 칩 ID(Chip ID)를 순차적으로 설정하는 마스터(Master)
를 포함하되, 상기 마스터는 상기 임의의 슬레이브의 송신(Tx) 출력 핀의 상태값을 수신(Rx) 입력 핀의 상태값과 반대값이 출력되도록 설정하는 것을 특징으로 하는 멀티 칩 시스템.A slave group in which two or more slaves transmitting and receiving a diversity signal are connected in series; And
A constant value is set to a specific pin of an arbitrary slave of the slave group and a chip ID is assigned to each slave of the slave group on the basis of the constant value, ID) are sequentially set.
Wherein the master sets the state value of the transmission (Tx) output pin of the arbitrary slave to be the opposite of the state value of the reception (Rx) input pin. 다이버시티(Diversity) 신호를 송수신하는 슬레이브(Slave)들이 두 개 이상 직렬로 연결되는 슬레이브 그룹; 및
상기 슬레이브 그룹의 각 슬레이브와 연결되며, 상기 슬레이브 그룹 중 임의의 슬레이브의 특정 핀(Pin)에 상수(Constant) 값을 설정하고, 상기 상수값을 기준으로 상기 슬레이브 그룹의 각 슬레이브에 칩 ID(Chip ID)를 순차적으로 설정하는 마스터(Master)
를 포함하되, 상기 마스터는 상기 슬레이브 그룹 중 상기 임의의 슬레이브를 제외한 나머지 슬레이브의 송신(Tx) 출력 핀의 상태값이 기 설정된 값인 경우, 상기 나머지 슬레이브에 식별 ID를 설정한 후 상기 나머지 슬레이브를 통신 가능 장치로 인식하여 상기 나머지 슬레이브가 기 설정된 상기 식별 ID로 데이터 쓰기 및 읽기를 액세스하도록 하는 것을 특징으로 하는 멀티 칩 시스템.A slave group in which two or more slaves transmitting and receiving a diversity signal are connected in series; And
A constant value is set to a specific pin of an arbitrary slave of the slave group and a chip ID is assigned to each slave of the slave group on the basis of the constant value, ID) are sequentially set.
Wherein the master sets an identification ID to the remaining slave when the status value of a transmission (Tx) output pin of the slave other than the arbitrary slave of the slave group is a preset value, Capable device, so that the remaining slave accesses data writing and reading with the predetermined identification ID. 다이버시티(Diversity) 신호를 송수신하는 슬레이브(Slave)들이 두 개 이상 직렬로 연결되는 슬레이브 그룹; 및
상기 슬레이브 그룹의 각 슬레이브와 연결되며, 상기 슬레이브 그룹 중 임의의 슬레이브의 특정 핀(Pin)에 상수(Constant) 값을 설정하고, 상기 상수값을 기준으로 상기 슬레이브 그룹의 각 슬레이브에 칩 ID(Chip ID)를 순차적으로 설정하는 마스터(Master)
를 포함하되, 상기 마스터는 상기 슬레이브 그룹 중 상기 임의의 슬레이브를 제외한 나머지 슬레이브 중 순차적으로 통신하는 최종 슬레이브의 칩 ID의 변경 유무를 확인하고, 최종 슬레이브의 칩 아이디 변경이 필요한 경우, 상기 최종 슬레이브의 송신(Tx) 출력 핀의 상태값을 상기 임의의 슬레이브의 수신(Rx) 입력 핀의 상태값과 반대값이 출력되도록 설정하는 것을 특징으로 하는 멀티 칩 시스템.A slave group in which two or more slaves transmitting and receiving a diversity signal are connected in series; And
A constant value is set to a specific pin of an arbitrary slave of the slave group and a chip ID is assigned to each slave of the slave group on the basis of the constant value, ID) are sequentially set.
Wherein the master confirms whether a chip ID of a final slave which sequentially communicates among slaves other than the arbitrary slave of the slave group is changed, and when it is necessary to change the chip ID of the last slave, Wherein the state value of the transmission (Tx) output pin is set such that the opposite value to the state value of the reception (Rx) input pin of the arbitrary slave is outputted. 제 9 항에 있어서,
상기 마스터는,
상기 최종 슬레이브의 칩 ID를 디폴트 ID(Default ID)와 다른 값으로 변경하고자 하는 경우, 상기 최종 슬레이브의 송신(Tx) 출력 핀의 상태값을 상기 임의의 슬레이브의 상기 수신(Rx) 입력 핀의 상태값과 반대값이 출력되도록 설정하는 것을 특징으로 하는 멀티 칩 시스템.10. The method of claim 9,
The master,
(Tx) output pin of the last slave to the state of the receiving (Rx) input pin of the arbitrary slave if it is desired to change the chip ID of the last slave to a value different from the default ID Value and an opposite value are output. 제 1 항에 있어서,
상기 슬레이브 그룹은 다이버시티 신호를 서로 다른 슬레이브로 전송하는 최초 슬레이브인 슬레이브 N 내지 최종 결합된 다이버시티 신호를 상기 마스터로 전송하는 최종 슬레이브인 슬레이브 0을 포함하며, 상기 슬레이브 N에서 상기 슬레이브 0으로 순차적으로 통신이 수행되며,
상기 마스터는 상기 슬레이브 N에서 상기 슬레이브 0으로 순차적으로 칩 ID를 부여하는 것을 특징으로 하는 멀티 칩 시스템.The method according to claim 1,
The slave group includes slave N, which is a first slave for transmitting diversity signals to different slaves, and slave 0, which is a final slave for transmitting a finally combined diversity signal to the master. Communication is performed,
And the master sequentially assigns a chip ID from the slave N to the slave 0. 제 1 항에 있어서,
상기 마스터는,
상기 슬레이브 그룹에 포함된 각 슬레이브들의 수신(Rx) 입력 핀 또는 송신(Tx) 출력 핀에 고정된 ID가 아닌 임의의 사용자 정의 ID(User Defined ID)가 부여되도록 설정하는 것을 특징으로 하는 멀티 칩 시스템.The method according to claim 1,
The master,
(Rx) input pin or a transmission (Tx) output pin of each of the slaves included in the slave group is assigned a user defined ID that is not an ID fixed to the receiving (Rx) input pin or the transmission (Tx) output pin of the slave group. . 제 1 항에 있어서,
상기 마스터는,
상기 슬레이브 그룹에 포함된 각 슬레이브들의 칩 개수와 무관하게 순차적으로 각 슬레이브들의 칩 ID를 설정하는 것을 특징으로 하는 멀티 칩 시스템.The method according to claim 1,
The master,
Wherein the chip IDs of the slaves are sequentially set independently of the number of chips of the slaves included in the slave group. 다이버시티(Diversity) 신호를 송수신하는 슬레이브(Slave)들이 두 개 이상 직렬로 연결되는 슬레이브 그룹; 및
상기 슬레이브 그룹의 각 슬레이브와 연결되며, 상기 슬레이브 그룹 중 임의의 슬레이브의 특정 핀(Pin)에 상수(Constant) 값을 설정하고, 상기 상수값을 기준으로 상기 슬레이브 그룹의 각 슬레이브에 칩 ID(Chip ID)를 순차적으로 설정하는 마스터(Master)
를 포함하되, 상기 마스터는 상기 슬레이브 그룹 중 임의의 슬레이브의 미사용 핀에 SPI(Serial Peripheral Interface)을 이용하여 클럭 위상 정보(Clock Phase) 및 클럭 극성 정보(Clock Polarity)를 할당하는 것을 특징으로 하는 멀티 칩 시스템.A slave group in which two or more slaves transmitting and receiving a diversity signal are connected in series; And
A constant value is set to a specific pin of an arbitrary slave of the slave group and a chip ID is assigned to each slave of the slave group on the basis of the constant value, ID) are sequentially set.
Wherein the master assigns clock phase information and clock polarity information to an unused pin of a slave of the slave group using an SPI (Serial Peripheral Interface) Chip system. 멀티 칩 시스템이 칩 아이디를 설정하는 방법에 있어서,
마스터에서 다이버시티 신호를 송수신하는 슬레이브들이 두 개 이상 직렬로 연결되는 슬레이브 그룹 중 임의의 슬레이브의 특정 핀에 상수값을 설정하는 설정 과정; 및
상기 마스터에서 상기 상수값을 기준으로 상기 슬레이브 그룹의 각 슬레이브에 칩 ID를 순차적으로 설정하는 칩 ID 부여 과정
을 포함하되, 상기 칩 ID 부여 과정은 상기 마스터에서 수신(Rx) 입력 핀의 상태값이 기 설정된 값인 경우, 상기 임의의 슬레이브에 기준 ID를 설정한 후 상기 임의의 슬레이브를 통신 가능 장치로 인식하여 상기 임의의 슬레이브가 기 설정된 상기 기준 ID로 데이터 쓰기 및 읽기를 액세스하도록 하는 것을 특징으로 하는 칩 아이디 설정 방법.A method for setting a chip ID in a multi-chip system,
A setting step of setting a constant value to a specific pin of a slave among slave groups to which two or more slaves transmitting and receiving a diversity signal are serially connected; And
A chip ID assigning step of sequentially setting a chip ID to each slave of the slave group on the basis of the constant value by the master
Wherein the step of assigning a chip ID includes setting a reference ID in the arbitrary slave and recognizing the arbitrary slave as a communicable device when the status value of the input (Rx) input pin in the master is a predetermined value So that the arbitrary slave accesses the data writing and reading with the preset reference ID. 제 15 항에 있어서,
상기 설정 과정은,
상기 마스터에서 상기 임의의 슬레이브의 상기 수신(Rx) 입력 핀의 상태값을 로직 0 또는 로직 1이 되도록 설정하여 상기 상수값이 0 또는 1을 갖도록 하는 것을 특징으로 하는 칩 아이디 설정 방법.16. The method of claim 15,
In the setting process,
Wherein the master sets the state value of the reception (Rx) input pin of the arbitrary slave to be logic 0 or logic 1 so that the constant value has 0 or 1. 제 16 항에 있어서,
상기 칩 ID 부여 과정은,
상기 마스터에서 상기 슬레이브 그룹 중 상기 임의의 슬레이브를 제외한 나머지 슬레이브의 송신(Tx) 출력 핀의 상태값을 상기 임의의 슬레이브의 상기 수신(Rx) 입력 핀의 상태값과 반대값이 출력되도록 설정하는 것을 특징으로 하는 칩 아이디 설정 방법.17. The method of claim 16,
The chip ID assigning process includes:
And setting a state value of a transmission (Tx) output pin of a slave other than the arbitrary slave of the slave group in the master so that an opposite value to a state value of the receiving (Rx) input pin of the arbitrary slave is outputted A method for setting a chip ID. 삭제delete
KR1020130116237A 2013-09-30 2013-09-30 Method for Setting Chip ID in Multi Chip System KR101518328B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130116237A KR101518328B1 (en) 2013-09-30 2013-09-30 Method for Setting Chip ID in Multi Chip System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130116237A KR101518328B1 (en) 2013-09-30 2013-09-30 Method for Setting Chip ID in Multi Chip System

Publications (2)

Publication Number Publication Date
KR20150037043A KR20150037043A (en) 2015-04-08
KR101518328B1 true KR101518328B1 (en) 2015-05-15

Family

ID=53033097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130116237A KR101518328B1 (en) 2013-09-30 2013-09-30 Method for Setting Chip ID in Multi Chip System

Country Status (1)

Country Link
KR (1) KR101518328B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112383384B (en) * 2021-01-13 2021-04-06 成都铭科思微电子技术有限责任公司 Large-size chip based on-chip serial data communication and communication method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090177824A1 (en) * 2008-01-03 2009-07-09 Hon Hai Precision Industry Co., Ltd. Method and system for setting data communication addresses
US20120303836A1 (en) * 2011-05-23 2012-11-29 Rf Micro Devices, Inc. Slave id configuration

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090177824A1 (en) * 2008-01-03 2009-07-09 Hon Hai Precision Industry Co., Ltd. Method and system for setting data communication addresses
US20120303836A1 (en) * 2011-05-23 2012-11-29 Rf Micro Devices, Inc. Slave id configuration

Also Published As

Publication number Publication date
KR20150037043A (en) 2015-04-08

Similar Documents

Publication Publication Date Title
US11510186B2 (en) Uplink control channel resource configuration method and apparatus
US11665708B2 (en) Communication method and apparatus using beamforming in wireless communication system
CN106411473B (en) A kind of reference signal mapping method and device
CN105786736A (en) Method, chip and device for multi-chip cascading
US20140029611A1 (en) Systems and methods for sharing a serial communication port between a plurality of communication channels
KR20160021264A (en) Communication method and device
CN106330324B (en) Control method and device
TWI709317B (en) Device of processing multiple component carriers
CN107852423A (en) The method and system retained for the bandwidth of USB 2.0
KR101518328B1 (en) Method for Setting Chip ID in Multi Chip System
KR101509423B1 (en) Multi Chip System with Plurality of Interfaces Port
KR20200037855A (en) Resource Definition
US11288223B2 (en) Bridge chip with function of expanding external devices and associated expansion method
TWI650982B (en) Reference signal mapping method and device
US20210194998A1 (en) Contactless communication interface systems and methods
CN109460379B (en) Serial port selection method and switching device
CN108418662B (en) Reference signal sending method, reference signal receiving method and related equipment
US9491546B2 (en) Electronic device and audio-data transmission method
CN217428141U (en) Network card, communication equipment and network security system
CN202748782U (en) Double-channel plate card
WO2023011309A1 (en) Feedback method, related device, and readable storage medium
KR101920073B1 (en) Method and apparatus for converting signal for bandwidth variable data transmission/reception
CN207976877U (en) Data transmission system
CN115776356A (en) System and method for resource block determination for multicast and broadcast transmissions
WO2018228208A1 (en) Communication method, base station and terminal device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180322

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 5