KR101517931B1 - Method of gap filling in a semiconductor device - Google Patents

Method of gap filling in a semiconductor device Download PDF

Info

Publication number
KR101517931B1
KR101517931B1 KR1020100028979A KR20100028979A KR101517931B1 KR 101517931 B1 KR101517931 B1 KR 101517931B1 KR 1020100028979 A KR1020100028979 A KR 1020100028979A KR 20100028979 A KR20100028979 A KR 20100028979A KR 101517931 B1 KR101517931 B1 KR 101517931B1
Authority
KR
South Korea
Prior art keywords
gas
deposition
reaction
etching
gas supply
Prior art date
Application number
KR1020100028979A
Other languages
Korean (ko)
Other versions
KR20110004258A (en
Inventor
권영수
양두호
임석규
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020100028979A priority Critical patent/KR101517931B1/en
Publication of KR20110004258A publication Critical patent/KR20110004258A/en
Application granted granted Critical
Publication of KR101517931B1 publication Critical patent/KR101517931B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 갭필 방법에 관한 것으로, 복수의 패턴들이 형성된 기판이 제공되는 단계와, 식각 가스의 라디컬과 증착 가스를 동시에 이용하여 복수의 패턴 사이에 갭필 절연막을 증착하는 단계를 포함한다.
본 발명에 의하면, 증착 가스에 의한 증착과 식각 가스의 라디컬에 의한 식각이 동시에 이루어지면서 갭필 절연막이 증착되기 때문에 측면보다 상부가 더 증착되어 오버행 및 보이드가 발생되지 않고 패턴 사이를 완전히 갭필할 수 있다.The present invention relates to a method of gauging a semiconductor device, comprising the steps of providing a substrate on which a plurality of patterns are formed, and depositing a gap fill insulating film between the plurality of patterns by simultaneously using a radical and a deposition gas of the etching gas .
According to the present invention, since the deposition by the deposition gas and the etching by the radical of the etching gas are performed at the same time, since the cap filler insulating film is deposited, the upper portion is deposited more than the side so that overhangs and voids are not generated, have.

Description

반도체 소자의 갭필 방법{Method of gap filling in a semiconductor device}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001]

본 발명은 반도체 소자의 갭필 방법에 관한 것으로, 특히 식각 가스의 라디컬(radical)과 증착 가스를 동시에 유입하여 증착 및 식각이 동시에 이루어지도록 하는 반도체 소자의 갭필 방법에 관한 것이다.
In particular, the present invention relates to a method of gapping a semiconductor device, which simultaneously deposits radicals and a deposition gas of an etching gas and simultaneously performs deposition and etching.

반도체 소자의 집적도가 향상됨에 따라 반도체 소자의 구성 요소들의 선폭과 간격이 점차 미세해지고 있다. 예를들어 반도체 소자를 구성하는 금속 배선의 선폭과 간격이 점차 미세해지고 있으며, 소자 분리막 또한 폭 및 간격이 점차 미세해지고 있다. 따라서, 소자 분리막의 경우 종래의 LOCOS(LOCal Oxidation Silicon) 공정 대신에 반도체 기판에 좁고 깊은 트렌치(trench)를 형성한 후 이를 절연 물질로 갭필(gap fill)하는 STI(Shallow Trench Isolation) 기술이 주로 사용되고 있다.As the degree of integration of semiconductor elements is improved, the line widths and spacing of the elements of the semiconductor elements are becoming finer. For example, the line width and spacing of the metal wiring constituting the semiconductor element are becoming finer and the width and the interval of the element separating film are gradually becoming finer. Therefore, instead of the conventional LOCOS (LOCal Oxidation Silicon) process, an STI (Shallow Trench Isolation) technique in which a narrow and deep trench is formed in a semiconductor substrate and a gap fill is performed using an insulating material is mainly used for the device isolation film have.

소자 분리막을 형성하기 위한 트렌치 또는 금속 배선 사이 등의 갭필 공정은 트렌치의 바닥면에서부터 순차적으로 절연막이 증착되어 트렌치가 완전히 갭필되어야 한다. 그러나, 트렌치의 바닥면 뿐만 아니라 입구나 측벽에도 동시에 절연막이 증착됨으로써 발생하는 오버행(overhang) 현상 때문에 트렌치가 완전히 갭필되기 이전에 트렌치 상부가 막혀 트렌치 내부에 보이드(void)가 발생된다. 이러한 보이드는 트렌치의 종횡비(aspect ratio)가 커질수록 빈번하게 발생되고, 또한 보이드는 소자의 특성을 저하시키는 원인이 된다. 따라서, 트렌치 갭필 공정에서는 보이드의 발생을 억제하는 것이 중요한 공정 목표 중의 하나라고 할 수 있다.A gapfil process such as a trench or a metal interconnection line for forming an element isolation film requires an insulating film to be sequentially deposited from the bottom surface of the trench so that the trench is completely covered. However, due to an overhang phenomenon caused by the deposition of the insulating film at the inlet and the sidewall as well as the bottom surface of the trench, voids are formed inside the trench due to clogging of the trench before the trench is completely capped. These voids occur more frequently as the aspect ratio of the trench becomes larger, and voids cause degradation of the characteristics of the device. Therefore, it can be said that suppressing the generation of voids in the trench-gapfil process is one of the important process targets.

이러한 갭필 공정은 일종의 증착 공정이기 때문에 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법을 주로 이용하는데, 예를들어 대기압 이하 CVD(Sub-Atmospheric CVD; SACVD) 방법을 이용한 갭필 공정이 이용되고 있다. SACVD 공정은 챔버 내부의 히터를 이용하여 반응에 필요한 온도를 유지하도록 하고, 대기압 이하의 압력에서 반응 소오스로서 O3과 TEOS(tetra ethyl ortho silicate) 등의 물질과 불순물 등을 유입하여 형성하게 된다.Since the gapfil process is a kind of deposition process, a chemical vapor deposition (CVD) process is mainly used. For example, a gapfil process using a sub-atmospheric CVD (SACVD) process is used. The SACVD process is performed by using a heater inside the chamber to maintain the required temperature for the reaction, and by introducing impurities such as O 3 and TEOS (tetra ethyl ortho silicate) as a reaction source at a pressure lower than atmospheric pressure.

그러나, 소자 사이의 간격이 좁아질수록, 특히 40㎚ 이하의 반도체 소자에서는 패턴 사이의 간격이 더욱 좁아져 SACVD 방법을 이용한 갭필 능력에 한계가 있기 때문에 오버행 및 보이드의 문제가 계속 발생된다.
However, as the distance between elements narrows, especially in a semiconductor device of 40 nm or less, the spacing between patterns becomes narrower, and there is a limit to the ability of the gap filling using the SACVD method, so that overhang and void problems continue to occur.

본 발명은 SACVD 방법을 이용하여 오버행 및 보이드가 발생되지 않는 반도체 소자의 갭필 방법을 제공한다.The present invention provides a method of glitching a semiconductor device in which overhang and void are not generated using a SACVD method.

본 발명은 SACVD 장치를 이용하여 절연막의 증착 및 식각을 인시투로 실시하는 반도체 소자의 갭필 방법을 제공한다.The present invention provides a method of inspecting a semiconductor device by performing in-situ deposition and etching of an insulating film using a SACVD apparatus.

본 발명은 식각 가스를 플라즈마 상태로 여기시켜 발생된 식각 가스 라디컬(radical)과 가스 상태의 증착 가스를 동시에 유입하여 절연막의 증착 및 식각이 동시에 이루어지면서 갭필하는 반도체 소자의 갭필 방법을 제공한다.
The present invention provides a method of gating a semiconductor device that simultaneously excites an etching gas radical and a deposition gas, which are generated by exciting an etch gas into a plasma state, simultaneously with deposition and etching of an insulating film,

본 발명의 일 양태에 따른 반도체 소자의 갭필 방법은 복수의 패턴들이 형성된 기판이 제공되는 단계; 및 식각 가스의 라디컬과 증착 가스를 동시에 이용하여 상기 복수의 패턴 사이에 갭필 절연막을 증착하는 단계를 포함한다.According to an aspect of the present invention, a method of gapping a semiconductor device includes: providing a substrate on which a plurality of patterns are formed; And depositing a gap fill insulating film between the plurality of patterns by simultaneously using a radical of the etching gas and a deposition gas.

상기 갭필 절연막을 증착하기 이전에 상기 기판 상에 라이너를 증착하는 단계를 더 포함한다.And depositing a liner on the substrate prior to depositing the gap fill insulating film.

상기 라이너 및 갭필 절연막은 동일 반응 챔버에서 인시투로 증착된다.
The liner and the gap fill insulating film are in-situ deposited in the same reaction chamber.

본 발명의 다른 양태에 따른 반도체 소자의 갭필 방법은 복수의 패턴들이 형성된 기판을 반응 챔버 내로 로딩하는 단계; 증착 가스 공급부로부터 증착 가스를 공급하고, 식각 가스 공급부로부터 식각 가스를 공급하는 동시에 상기 식각 가스 공급부에 전기장을 인가하여 상기 식각 가스의 라디컬을 생성하는 단계; 및 상기 식각 가스의 라디컬 및 증착 가스를 상기 반응 챔버 내로 동시에 유입시켜 상기 패턴들 사이에 갭필 절연막을 증착하는 단계를 포함한다.According to another aspect of the present invention, a method of gapping a semiconductor device includes loading a substrate having a plurality of patterns formed therein into a reaction chamber; Supplying a deposition gas from a deposition gas supply unit, supplying an etching gas from an etching gas supply unit, and applying an electric field to the etching gas supply unit to generate radicals of the etching gas; And simultaneously introducing a radical and a deposition gas of the etching gas into the reaction chamber to deposit a gap fill insulating film between the patterns.

상기 반응 챔버는 대기압 이하의 압력을 유지하고, 상기 전기장은 상기 식각 가스 공급부에 연결된 플라즈마 발생부를 이용하여 발생시킨다.The reaction chamber maintains a pressure lower than atmospheric pressure, and the electric field is generated by using a plasma generating unit connected to the etching gas supplying unit.

상기 식각 가스는 상기 패턴 사이의 간격 및 높이, 상기 증착 가스의 유입량 등에 따라 유입량이 조절된다.The inflow amount of the etching gas is adjusted according to the distance and height between the patterns, the inflow amount of the deposition gas, and the like.

상기 갭필 절연막을 증착하기 이전에 상기 패턴 상에 라이너를 증착하는 단계를 더 포함한다.And depositing a liner on the pattern prior to depositing the gap fill dielectric.

상기 라이너를 증착하는 단계는, 상기 증착 가스 공급부로부터 증착 가스를 공급하고, 반응 가스 공급부로부터 반응 가스를 공급하는 동시에 상기 반응 가스 공급부에 전기장을 인가하여 상기 반응 가스의 라디컬을 생성하는 단계; 및 상기 반응 가스의 라디컬 및 증착 가스를 상기 반응 챔버 내로 동시에 유입시켜 상기 패턴들 상에 상기 라이너를 증착하는 단계를 포함한다.The step of depositing the liner may include depositing a deposition gas from the deposition gas supply unit, supplying a reaction gas from the reaction gas supply unit, and applying an electric field to the reaction gas supply unit to generate a radical of the reaction gas; And simultaneously introducing radical and deposition gases of the reaction gas into the reaction chamber to deposit the liner on the patterns.

상기 갭필 절연막을 증착한 후 클린 가스를 이용하여 상기 반응 챔버 내의 미반응 가스를 제거하는 단계를 더 포함한다.And removing the unreacted gas in the reaction chamber using a clean gas after depositing the gap fill insulating film.

상기 클린 가스는 불활성 가스를 포함한다.
The clean gas includes an inert gas.

본 발명은 식각 가스의 라디컬과 증착 가스를 SACVD 장치 내에 유입시켜 식각과 증착이 동시에 이루어지면서 갭필 절연막을 증착할 수 있다. 증착 가스 및 식각 가스는 가스 상태로 유입되지만, 식각 가스는 식각 가스 공급부에 연결된 플라즈마 발생부에 의해 플라즈마 상태로 여기되고, 그에 따라 라디컬이 생성되도록 한다.In the present invention, the radical and the deposition gas of the etching gas are introduced into the SACVD apparatus, and the etching and the deposition are simultaneously performed, and the gap fill insulating film can be deposited. The deposition gas and the etching gas are introduced into the gas state, but the etching gas is excited into the plasma state by the plasma generating part connected to the etching gas supplying part, thereby causing radical generation.

본 발명에 의하면, 증착 가스에 의한 증착과 식각 가스의 라디컬에 의한 식각이 동시에 이루어지면서 갭필 절연막이 증착되기 때문에 패턴 사이의 측면보다 상부가 더 빨리 증착된다. 이에 따라 패턴 모서리에 갭필 절연막이 먼저 증착되는 오버행 및 그에 따라 패턴 사이가 갭필되지 않는 보이드가 발생되지 않는다. 따라서, 패턴 사이를 완전하게 갭필할 수 있다.According to the present invention, since the deposition by the deposition gas and the etching by the radical of the etching gas are performed at the same time, the upper portion is deposited faster than the side between the patterns because the gap fill insulating film is deposited. As a result, the overhang where the gap fill insulating film is first deposited on the edge of the pattern and voids that do not become gap between the patterns are not generated. Therefore, it is possible to completely capture between the patterns.

한편, 갭필 절연막 증착 이전에 라이너를 인시투로 증착할 수 있는데, 라이너 또한 반응 가스의 라디컬 및 증착 가스를 이용하여 증착할 수 있다. 반응 가스로서 다양한 가스 또는 혼합물을 이용할 수 있어 다양한 막질의 라이너를 증착할 수 있고, 라디컬을 이용함으로써 막질을 더욱 치밀하게 할 수 있다.
Meanwhile, the liner may be deposited in situ prior to the vapor-phase insulating film deposition, and the liner may also be deposited using the radical and deposition gas of the reaction gas. Various gases or mixtures can be used as the reaction gas, and liner of various film quality can be deposited, and film quality can be made more dense by using radicals.

도 1은 본 발명에 따른 반도체 소자의 제조 방법에 이용되는 SACVD 장치의 일 예의 개략 단면도.
도 2는 본 발명에 따른 반도체 소자의 제조 방법에 이용되는 SACVD 장치의 다른 예의 개략 단면도.
도 3 내지 도 5는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 공정 순으로 도시한 소자의 단면도.
도 6 내지 도 9는 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법을 설명하기 위해 공정 순으로 도시한 소자의 단면도.1 is a schematic sectional view of an example of an SACVD apparatus used in a method of manufacturing a semiconductor device according to the present invention.
2 is a schematic cross-sectional view of another example of an SACVD apparatus used in a method of manufacturing a semiconductor device according to the present invention.
FIGS. 3 to 5 are cross-sectional views of a device in a process order to explain a method of manufacturing a semiconductor device according to an embodiment of the present invention. FIG.
6 to 9 are cross-sectional views of a device in a process order to explain a method of manufacturing a semiconductor device according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역 등의 부분이 다른 부분 “상부에” 또는 “상에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of other various forms of implementation, and that these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know completely. In the drawings, the thickness is enlarged to clearly illustrate the various layers and regions, and the same reference numerals denote the same elements in the drawings. Also, where a portion such as a layer, film, region, or the like is referred to as being "on top" or "on" another portion, it is not necessarily the case that each portion is "directly above" And the case where there is another part between the parts.

도 1은 본 발명에 따른 반도체 소자의 제조 방법에 이용되는 SACVD 장치의 일 예의 개략 단면도이다.1 is a schematic cross-sectional view of an example of an SACVD apparatus used in a method of manufacturing a semiconductor device according to the present invention.

도 1을 참조하면, 본 발명에 이용되는 SACVD 장치는 내부에 반응 공간이 마련된 반응 챔버(100)와, 반응 챔버(100) 내부의 하측에 마련되어 기판(10)을 지지하는 기판 지지대(110)와, 기판 지지대(110)와 대향하는 반응 챔버(100) 내부의 상측에 마련되어 공급 가스를 분사하는 샤워헤드(120)와, 샤워헤드(120)에 증착 가스를 공급하는 증착 가스 공급부(130)와, 샤워헤드(120)에 식각 가스를 공급하는 식각 가스 공급부(140)와, 식각 가스 공급부(140)를 통해 공급되는 식각 가스를 플라즈마 상태로 여기시키는 플라즈마 발생부(150)를 포함한다.Referring to FIG. 1, the SACVD apparatus used in the present invention includes a reaction chamber 100 having a reaction space therein, a substrate support 110 provided below the reaction chamber 100 to support the substrate 10, A showerhead 120 provided on the upper side of the inside of the reaction chamber 100 facing the substrate support 110 to spray the supply gas, a deposition gas supply unit 130 for supplying a deposition gas to the showerhead 120, An etching gas supply unit 140 for supplying an etching gas to the showerhead 120 and a plasma generator 150 for exciting the etching gas supplied through the etching gas supply unit 140 into a plasma state.

반응 챔버(100)는 소정의 반응 영역을 마련하고, 이를 기밀하게 유지시킨다. 반응 챔버(100)는 대략 원형의 평면부 및 평면부로부터 상향 연장된 측벽부를 포함하여 소정의 공간을 가지는 반응부와, 대략 원형으로 반응부 상에 위치하여 반응 챔버(100)를 기밀하게 유지하는 덮개를 포함할 수 있다. 물론, 반응부 및 덮개는 원형 이외에 다양한 형상으로 제작될 수 있는데, 예를들어 기판(10) 형상에 대응하는 형상으로 제작될 수 있다.The reaction chamber 100 provides a predetermined reaction zone and keeps it confidential. The reaction chamber 100 includes a reaction part having a predetermined space including a substantially circular planar part and a sidewall part extending upward from the planar part, and a reaction part 100 having a substantially circular shape and positioned on the reaction part to keep the reaction chamber 100 airtight Cover. Of course, the reaction part and the cover may be formed in various shapes other than the circular shape, for example, a shape corresponding to the shape of the substrate 10.

기판 지지대(110)는 반응 챔버(100)의 하부에 마련되며, 샤워 헤드(120)와 대향하는 위치에 설치된다. 기판 지지대(110)는 반응 챔버(100) 내로 유입된 기판(10)이 안착될 수 있도록 예를들어 정전척 등이 마련될 수 있다. 또한, 기판 지지대(110)는 대략 원형으로 마련될 수 있으나, 기판(10) 형상과 대응되는 형상으로 마련될 수 있으며, 기판(10)보다 크게 제작될 수 있다. 기판 지지대(110) 하부에는 기판 지지대(110)를 승하강 이동시키는 기판 승강기(111)가 마련된다. 기판 승강기(111)는 기판 지지대(110) 상에 기판(10)이 안착되면 기판 지지대(110)를 샤워헤드(120)와 근접하도록 이동시킨다. 또한, 기판 지지대(110) 내부에는 히터(미도시)가 장착된다. 히터는 소정 온도로 발열하여 기판(10)을 가열함으로써 증착 가스에 의해 층간 절연막이 기판(10) 상에 용이하게 증착되도록 한다. 한편, 기판 지지대(110) 내부에는 히터 이외에 냉각관(미도시)이 더 마련될 수 있다. 냉각관은 기판 지지대(110) 내부에 냉매가 순환되도록 함으로써 냉열이 기판 지지대(110)를 통해 기판(10)에 전달되어 기판(10)의 온도를 원하는 온도로 제어할 수 있다.The substrate support 110 is provided at a lower portion of the reaction chamber 100 and is disposed at a position facing the shower head 120. [ The substrate support 110 may be provided with an electrostatic chuck or the like so that the substrate 10 introduced into the reaction chamber 100 can be seated. The substrate support 110 may be formed in a substantially circular shape, but may be formed in a shape corresponding to the shape of the substrate 10, and may be made larger than the substrate 10. A substrate elevator 111 is provided below the substrate support 110 to move the substrate support 110 up and down. The substrate elevator 111 moves the substrate support 110 closer to the showerhead 120 when the substrate 10 is placed on the substrate support 110. A heater (not shown) is mounted inside the substrate support 110. The heater generates heat at a predetermined temperature to heat the substrate 10 so that the interlayer insulating film is easily deposited on the substrate 10 by the deposition gas. In addition, a cooling pipe (not shown) may be further provided inside the substrate support 110 in addition to the heater. The cooling tube circulates the coolant inside the substrate support 110 so that the cool heat is transferred to the substrate 10 through the substrate support 110 to control the temperature of the substrate 10 to a desired temperature.

샤워헤드(120)는 반응 챔버(100) 내의 상부에 기판 지지대(110)와 대향하는 위치에 설치되며, 증착 가스 및 식각 가스가 플라즈마 상태로 여기되어 발생된 식각 가스 라디컬(radical)을 반응 챔버(100)의 하측으로 분사한다. 샤워헤드(120)는 상부가 증착 가스 공급부(130) 및 식각 가스 공급부(150)와 연결되고, 하부는 기판(10)에 증착 가스 및 식각 가스의 라디컬(radical)을 분사하기 위한 복수의 분사홀(122)이 형성된다. 샤워헤드(120)는 대략 원형으로 제작되지만, 기판(10) 형상으로 제작될 수도 있다. 또한, 샤워헤드(120)는 기판 지지대(110)와 동일 크기로 제작될 수 있다.The shower head 120 is installed at an upper portion in the reaction chamber 100 and at a position opposite to the substrate support 110. The deposition gas and the etch gas are excited into a plasma state to generate etching gas radicals, (Not shown). The upper part of the showerhead 120 is connected to the deposition gas supply part 130 and the etching gas supply part 150 and the lower part of the shower head 120 is provided with a plurality of injections for spraying a deposition gas and a radical of the etching gas, A hole 122 is formed. Although the shower head 120 is formed in a substantially circular shape, it may be formed in the shape of the substrate 10. In addition, the showerhead 120 may be manufactured to have the same size as the substrate support 110.

증착 가스 공급부(130)는 샤워헤드(120)의 상부와 연결되어 증착 가스 및 불순물 가스를 샤워헤드(120)에 공급하는 증착 가스 공급관(132)과, 증착 가스를 저장하는 증착 가스 저장부(134) 및 불순물 가스를 저장하는 불순물 가스 저장부(136)를 포함한다. 증착 가스 저장부(134)는 갭필 절연막, 예를들어 BPSG막을 형성하기 위한 주 소오스로서의 TEOS 및 O3를 저장한다. 증착 가스 저장부(134)는 TEOS 저장부 및 O3 저장부로 구분될 수도 있다. 또한, 불순물 가스 저장부(136)는 BPSG를 이용하여 갭필 절연막 형성 시 불순물로 이용되는 붕소(Boron) 함유 가스 및 인(Phosphorus) 함유 가스, 예를들어 TEB(TriEthyl Borate) 및 TEPO(Triethyl phosphate)를 저장한다. 이러한 불순물 가스 저장부(136) 또한 TEB 저장부 및 TEPO 저장부로 구분될 수 있다. 여기서, 증착 가스 저장부(134) 및 불순물 가스 저장부(136)는 증착 가스 공급관(132)과의 사이에 밸브(미도시) 등이 설치되어 증착 가스 저장부(134) 및 불순물 가스 저장부(136)로부터 증착 가스 및 불순물 가스의 공급이 제어된다.The deposition gas supply unit 130 includes a deposition gas supply pipe 132 connected to the upper portion of the shower head 120 to supply a deposition gas and an impurity gas to the showerhead 120, a deposition gas storage unit 134 And an impurity gas storage part 136 for storing an impurity gas. The deposition gas storage section 134 stores TEOS and O 3 as main films for forming a cappyr-insulator film, for example, a BPSG film. The deposition gas storage unit 134 may be divided into a TEOS storage unit and an O 3 storage unit. The impurity gas storage unit 136 may include a boron-containing gas and a phosphorus-containing gas, such as TEB (TriEthyl Borate) and TEPO (Triethylphosphate), which are used as impurities when forming the cappyr- / RTI > The impurity gas storage unit 136 may also be divided into a TEB storage unit and a TEPO storage unit. The deposition gas storage unit 134 and the impurity gas storage unit 136 are provided with a valve (not shown) or the like between the deposition gas supply pipe 132 and the deposition gas storage unit 134 and the impurity gas storage unit 136 The supply of the deposition gas and the impurity gas is controlled.

식각 가스 공급부(140)는 증착 가스 공급관(132)과 분리되어 샤워헤드(120)와 상부와 연결되며, 식각 가스를 샤워헤드(120)에 공급하는 식각 가스 공급관(142) 및 식각 가스를 저장하는 반응 가스 저장부(144)를 포함한다. 식각 가스 저장부(144)는 갭필 절연막 증착 시 증착 가스 및 불순물 가스와 동시에 유입되는 식각 가스를 저장하는데, 예를들어 NF3 등의 불소 함유 식각 가스 등을 저장한다. 이러한 식각 가스는 증착되는 막질에 따라 복수를 이용할 수 있다. 따라서, 식각 가스 저장부(144)는 식각 가스의 수에 따라 복수의 식각 가스 저장부(144)를 포함할 수 있다. 한편, 식각 가스 공급부(140)를 통해 갭필 절연막 증착 후 미반응 가스를 퍼지하기 위한 클린 가스를 공급할 수도 있다. 클린 가스로는 불활성 가스 등이 이용된다. 따라서, 식각 가스 공급부(140)는 식각 가스를 저장하는 식각 가스 저장부(144)와 별도의 클린 가스 저장부(미도시)를 더 구비할 수도 있다.The etching gas supply unit 140 is connected to the showerhead 120 and the showerhead 120 separated from the deposition gas supply pipe 132 and includes an etching gas supply pipe 142 for supplying the etching gas to the shower head 120, And a reaction gas storage part 144. The etching gas reservoir 144 stores an etching gas introduced simultaneously with the deposition gas and the impurity gas when the capping insulating film is deposited, for example, a fluorine-containing etching gas such as NF 3 . This etch gas can utilize a plurality of films depending on the film quality to be deposited. Accordingly, the etching gas storage part 144 may include a plurality of etching gas storage parts 144 according to the number of etching gases. Alternatively, a clean gas may be supplied for purging the unreacted gas through the etching gas supplying unit 140 after the vapor-deposition insulating film is deposited. As the clean gas, an inert gas or the like is used. Accordingly, the etching gas supply unit 140 may further include a clean gas storage unit (not shown) separate from the etching gas storage unit 144 for storing the etching gas.

플라즈마 발생부(150)는 식각 가스 공급부(140)를 통해 공급되는 식각 가스를 플라즈마 상태로 여기시키고, 이에 의해 라디컬이 발생되도록 한다. 플라즈마 발생부(150)는 식각 가스 공급관(142)의 소정 부위에 마련된 플라즈마 발생 코일(152)과, 플라즈마 발생 코일(152)에 소정의 전원을 공급하는 전원 공급부(154)를 포함한다. 따라서, 전원 공급부(154)로부터 플라즈마 발생 코일(152)에서 소정의 전원이 공급되고, 이에 따라 소정의 전기장이 발생되어 식각 가스를 플라즈마 상태로 여기시키고, 이에 따라 식각 가스의 라디컬이 발생된다. 예를들어 식각 가스로 NF3를 이용하면 불소 라디컬(F*)이 발생되는 등 식각 가스에 따라 다양한 라디컬을 발생시킬 수 있다. 식각 가스의 라디컬은 증착 가스와 함께 샤워헤드(120)를 통해 분사되고, 기판(10) 상에는 식각 가스의 라디컬에 의한 식각과 증착 가스에 의한 증착이 동시에 이루어지면서 갭필 절연막이 증착된다. 따라서, 오버행 및 보이드의 발생을 방지하고 갭필 절연막을 이용하여 용이하게 갭필할 수 있다.
The plasma generating part 150 excites the etching gas supplied through the etching gas supplying part 140 into a plasma state, thereby generating radicals. The plasma generating unit 150 includes a plasma generating coil 152 provided at a predetermined portion of the etching gas supply pipe 142 and a power supply unit 154 for supplying a predetermined power to the plasma generating coil 152. Accordingly, a predetermined power is supplied from the power supply unit 154 to the plasma generating coil 152, thereby generating a predetermined electric field to excite the etching gas into the plasma state, thereby generating radicals of the etching gas. For example, if NF 3 is used as etching gas, various radicals can be generated depending on the etching gas such as fluorine radical (F *). Radicals of the etching gas are sprayed through the showerhead 120 together with the deposition gas. Etching by etching of the etching gas and deposition of the deposition gas are simultaneously performed on the substrate 10, and the gap fill insulating film is deposited. Therefore, occurrence of overhang and voids can be prevented, and it is possible to easily capture by using the cap filler insulating film.

한편, 상기 본 발명에 이용되는 SACVD 장치는 식각 가스 공급부(140)에 플라즈마 발생부(150)를 설치하여 식각 가스를 플라즈마 상태로 여기시켜 라디컬을 발생시키고, 이를 증착 가스와 함께 반응 챔버(100) 내로 유입시켜 갭필 절연막을 증착하였다. 그러나, 갭필 절연막 증착 이전에 라이너를 증착할 수도 있다. 예를들어 기판상에 형성된 트렌치 내측벽에 라이너를 형성한 후 갭필 절연막으로 트렌치를 매립하여 소자 분리막을 형성하거나, 비트라인 또는 금속 배선 등의 패턴 상에 라이너를 형성한 후 층간 절연막을 형성하여 패턴 사이를 매립할 수도 있다. 그런데, 상기 SACVD 장치를 이용하면서 라이너 증착과 갭필 절연막 증착을 인시투로 실시할 수도 있다. 예를들어 도 2에 도시된 바와 같이 라이너 증착을 위한 반응 가스 공급부(160)가 더 설치되고, 반응 가스 공급부(160)로부터 공급되는 반응 가스 또한 플라즈마 상태로 여기시킬 수도 있다. 본 발명에 이용되는 SACVD 장치의 다른 실시 예를 도 2를 이용하여 하면 다음과 같다. 여기서, 도 1의 설명과 중복되는 내용의 설명은 생략하도록 하겠다.
In the SACVD apparatus of the present invention, a plasma generator 150 is installed in the etching gas supply unit 140 to excite the etch gas into a plasma state to generate radicals, which are supplied to the reaction chamber 100 ) To deposit a cap filler insulating film. However, the liner may also be deposited prior to the vapor-phase insulating film deposition. For example, after a liner is formed on a sidewall of a trench formed on a substrate, a trench is filled with a gap fill insulating film to form a device isolation film, a liner is formed on a pattern such as a bit line or a metal wiring, As shown in FIG. However, the liner deposition and the gap fill insulating film deposition may be performed in-situ while using the SACVD apparatus. For example, as shown in FIG. 2, a reaction gas supply unit 160 for liner deposition may be further provided, and a reaction gas supplied from the reaction gas supply unit 160 may be excited into a plasma state. Another embodiment of the SACVD apparatus used in the present invention will be described with reference to FIG. Here, the description of the contents overlapping with the description of FIG. 1 will be omitted.

도 2는 본 발명에 따른 반도체 소자의 갭필 방법에 이용되는 SACVD 장치의 다른 예의 개략 단면도이다.2 is a schematic cross-sectional view of another example of a SACVD apparatus used in a method of gapping semiconductor devices according to the present invention.

도 2를 참조하면, 본 발명에 이용되는 SACVD 장치는 내부에 반응 공간이 마련된 반응 챔버(100)와, 반응 챔버(100) 내부의 하측에 마련되어 기판(10)을 지지하는 기판 지지대(110)와, 기판 지지대(110)와 대향하는 반응 챔버(100) 내부의 상측에 마련되어 공급 가스를 분사하는 샤워헤드(120)와, 샤워헤드(120)에 증착 가스를 공급하는 증착 가스 공급부(130)와, 샤워헤드(120)에 식각 가스를 공급하는 반응 가스 공급부(140)와, 샤워헤드(120)에 라이너 증착을 위한 반응 가스를 공급한느 반응 가스 공급부(160)과, 식각 가스 공급부(140) 및 반응 가스 공급부(160)를 통해 공급되는 식각 가스 및 반응 가스를 플라즈마 상태로 여기시키는 플라즈마 발생부(150)를 포함한다.Referring to FIG. 2, the SACVD apparatus of the present invention includes a reaction chamber 100 having a reaction space therein, a substrate support 110 provided below the reaction chamber 100 to support the substrate 10, A showerhead 120 provided on the upper side of the inside of the reaction chamber 100 facing the substrate support 110 to spray the supply gas, a deposition gas supply unit 130 for supplying a deposition gas to the showerhead 120, A reaction gas supply unit 140 for supplying an etching gas to the showerhead 120, a reaction gas supply unit 160 for supplying a reaction gas for liner deposition to the showerhead 120, an etching gas supply unit 140, And a plasma generator 150 for exciting the etch gas and the reactive gas supplied through the reactive gas supplier 160 into a plasma state.

반응 가스 공급부(160)는 반응 가스를 샤워헤드(120)로 공급하기 위해 식각 가스 공급관(142)과 연결되는 반응 가스 공급관(162)과, 반응 가스를 저장하는 반응 가스 저장부(164)을 포함한다. 반응 가스 저장부(164)는 라이너 증착을 위한 반응 가스를 저장하는데, 예를들어 NH3 등의 질소 함유 가스, CH4 등의 탄소 함유 가스, 불활성 가스 또는 이들의 혼합 가스 등을 저장한다. 따라서, 반응 가스 공급부(160)는 반응 가스의 수에 따라 복수의 반응 가스 저장부(164)를 포함할 수 있다. 이러한 반응 가스 공급부(160)에 의해 공급되는 반응 가스는 갭필 절연막 증착 이전에 패턴 상에 라이너를 증착하기 위해 공급되며, 플라즈마 발생부(150)에 의해 플라즈마 상태로 여기되고, 그에 따라 반응 가스의 라디컬이 발생된다. 예를들어 반응 가스로 NH3를 이용하면 질소 라디컬(N*)이 발생되고, 반응 가스로 CH4를 이용하면 탄소 라디컬(C*)이 발생되는 등 반응 가스에 따라 다양한 라디컬을 발생시킬 수 있다. 반응 가스의 라디컬은 증착 가스와 함께 샤워헤드(120)를 통해 분사되고, 기판(10) 상에는 증착 가스와 라디컬이 반응하여 라이너가 형성된다. 이때, 증착 가스로 TEOS 및 O3가 공급되고 반응 가스로 NH3가 공급되면, 라이너는 SiON 상태로 증착된다. 또한, 증착 가스로 TEOS 및 O3가 공급되고 반응 가스로 CH4가 공급되면, 라이너는 SiOC 상태로 증착된다. 뿐만 아니라 증착 가스로 TEOS 및 O3가 공급되고 반응 가스로 NH3 및 CH4가 공급되면, 라이너는 SiOCN 상태로 증착된다. 즉, 반응 가스에 따라 라이너를 다양한 상태로 증착할 수 있다.
The reaction gas supply unit 160 includes a reaction gas supply pipe 162 connected to the etching gas supply pipe 142 to supply the reaction gas to the showerhead 120 and a reaction gas storage unit 164 for storing the reaction gas do. The reaction gas reservoir 164 stores the reaction gas for liner deposition, and stores, for example, a nitrogen-containing gas such as NH 3 , a carbon-containing gas such as CH 4 , an inert gas, or a mixed gas thereof. Accordingly, the reaction gas supply unit 160 may include a plurality of reaction gas storage units 164 depending on the number of reaction gases. The reactive gas supplied by the reactive gas supply unit 160 is supplied to deposit the liner on the pattern before the vapor-phase insulating film is deposited, and is excited into the plasma state by the plasma generating unit 150, Curl is generated. For example, nitrogen radicals (N *) are generated when NH 3 is used as a reaction gas, and carbon radicals (C *) are generated when CH 4 is used as a reaction gas. . The radical of the reaction gas is injected together with the deposition gas through the showerhead 120, and the deposition gas and the radical react with each other on the substrate 10 to form a liner. At this time, when TEOS and O 3 are supplied as the deposition gas and NH 3 is supplied as the reaction gas, the liner is deposited in the SiON state. Further, when TEOS and O 3 are supplied as the deposition gas and CH 4 is supplied as the reaction gas, the liner is deposited in the SiOC state. In addition, when TEOS and O 3 are supplied as the deposition gas and NH 3 and CH 4 are supplied as the reaction gas, the liner is deposited in the SiOCN state. That is, the liner can be deposited in various states according to the reaction gas.

도 3 내지 도 5는 본 발명의 일 실시 예에 따른 반도체 소자의 갭필 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도로서, 기판 내에 형성된 소정 깊이의 트렌치를 갭필하여 소자 분리막을 형성하는 경우의 예를 설명한다.FIGS. 3 to 5 are cross-sectional views of a device in order to explain a method of capping a semiconductor device according to an embodiment of the present invention. In the case of forming a device isolation film by tapping a trench having a predetermined depth formed in a substrate, An example is given.

도 3을 참조하면, 기판(10) 상부에 패드 산화막(20) 및 패드 질화막(30)을 형성한다. 그리고, 소자 분리 마스크를 이용한 사진 및 식각 공정으로 패드 질화막(30) 및 패드 산화막(20)의 소정 영역을 식각한 후 기판(10)을 소정 깊이 식각하여 트렌치(40)를 형성한다. 트렌치(40)는 영역에 따라 서로 다른 폭을 형성될 수 있는데, 예를들어 셀 영역에서 주변 회로 영역보다 그 폭 및 간격이 더 좁게 형성될 수 있으며, 주변 회로 영역에서도 서로 다른 폭 및 간격으로 형성될 수 있다. 또한, 트렌치(40)의 깊이는 모든 영역에서 동일하게 형성하는 것이 바람직하다.Referring to FIG. 3, a pad oxide film 20 and a pad nitride film 30 are formed on a substrate 10. A predetermined region of the pad nitride film 30 and the pad oxide film 20 is etched by a photolithography and etching process using a device isolation mask, and then the substrate 10 is etched to a predetermined depth to form a trench 40. The trenches 40 may have different widths depending on the regions, for example, the width and the spacing may be narrower than the peripheral circuit region in the cell region, . In addition, it is preferable that the depth of the trenches 40 is the same in all regions.

도 4 및 도 5를 참조하면, 트렌치(40)가 형성된 기판(10)을 반응 챔버(100)에 로딩한다. 기판(10)이 반응 챔버(100) 내로 로딩되면 기판(10)이 기판 지지대(110) 상에 안착되고, 기판 승강기(111)가 상부로 승강하여 기판 지지대(110)와 샤워헤드(120) 사이의 간격을 소정 간격으로 유지하도록 한다. 이어서 또는 이와 동시에, 기판 지지대(110) 내의 히터를 이용하여 기판(10)이 소정 온도, 예를들어 400℃∼550℃의 온도를 유지하고, 반응 챔버(100) 내의 압력이 대기압 이하, 예를들어 300Torr∼600Torr을 유지하도록 한다. 그리고, 증착 가스 저장부(134)로부터 증착 가스 공급관(132)으로 증착 가스, 예를들어 TEOS 및 O3가 공급되고, 불순물 가스 저장부(136)로부터 증착 가스 공급관(132)으로 불순물 가스, 예를들어 TEB(TriEthyl Borate) 및 TEPO(Triethyl phosphate)가 공급되며, 식각 가스 공급부(144)로부터 식각 가스 공급관(142)으로 식각 가스, 예를들어 NF3가 공급된다. 이때, 전원 공급부(154)로부터 소정 전원이 플라즈마 발생 코일(152)에 공급되어 소정의 전기장이 발생된다. 이에 따라, 식각 가스 공급부(144)를 통해 공급되는 식각 가스가 플라즈마 상태로 여기되어 불소 라디컬(F*)이 발생된다. 불소 라디컬(F*) 및 증착 가스가 샤워헤드(120)로 공급되고, 샤워헤드(120)는 증착 가스와 불소 라디컬(F*)을 하부로 분사한다. 증착 가스와 동시에 불소 라디컬(F*)이 유입되기 때문에 증착과 식각이 동시에 이루어지면서 갭필 절연막(50)이 증착된다. 따라서, 트렌치(40) 측벽 및 상부의 증착 속도가 트렌치(40) 하부의 증착보다 늦게 되어 트렌치(40) 하부부터 트렌치(40)가 갭필 절연막(50)에 의해 매립된다. 즉, 트렌치(40)의 상부, 하부 및 측벽에 동일한 두께로 증착되는 종래의 방법으로는 트렌치(40) 입구의 모서리 부분에 증착 가스가 더 많이 증착되는 오버행이 발생되지만, 본 실시 예에 의해서는 오버행이 발생되지 않으면서 트렌치(40)가 매립된다. 여기서, 불소 라디컬(F*)은 식각 가스의 유입량에 따라 반응 챔버(100) 내로 유입되는 양이 조절되는데, 이는 트렌치(40)의 폭 및 깊이, 증착 가스의 유입량 등에 따라 조절될 수 있다.
Referring to FIGS. 4 and 5, the substrate 10 on which the trench 40 is formed is loaded into the reaction chamber 100. When the substrate 10 is loaded into the reaction chamber 100, the substrate 10 is placed on the substrate support 110 and the substrate lift 111 is lifted up to the upper part of the substrate support 110 and the showerhead 120 Is maintained at a predetermined interval. Subsequently, or concurrently, the substrate 10 is maintained at a predetermined temperature, for example, 400 ° C to 550 ° C using a heater in the substrate support 110, and the pressure in the reaction chamber 100 is atmospheric pressure or lower, Keep it at 300 Torr to 600 Torr. Then, a deposition gas such as TEOS and O 3 is supplied to the deposition gas supply pipe 132 from the deposition gas storage unit 134 and an impurity gas is supplied from the impurity gas storage unit 136 to the deposition gas supply pipe 132, TEB (TriEthyl Borate) and TEPO (Triethylphosphate) are supplied to the etching gas supply pipe 142 from the etching gas supply unit 144 and the etching gas, for example, NF 3, is supplied from the etching gas supply unit 144 to the etching gas supply pipe 142. At this time, a predetermined electric power is supplied from the power supply unit 154 to the plasma generation coil 152, and a predetermined electric field is generated. Accordingly, the etching gas supplied through the etching gas supply unit 144 is excited into the plasma state to generate the fluorine radical F *. The fluorine radical F * and the deposition gas are supplied to the showerhead 120, and the showerhead 120 injects the deposition gas and the fluorine radical F * downward. Since the fluorine radical (F *) flows simultaneously with the deposition gas, the capping insulating film 50 is deposited while the deposition and the etching are simultaneously performed. The deposition speed of the sidewalls and the upper portion of the trench 40 is lower than that of the lower portion of the trench 40 and the trench 40 is buried by the gap fill insulating film 50 from the lower portion of the trench 40. [ That is, in the conventional method in which the same thickness is deposited on the top, bottom and sidewalls of the trench 40, an overhang in which more deposition gas is deposited at the corner of the inlet of the trench 40 is generated, The trench 40 is buried without overhang. Here, the amount of the fluorine radical F * to be introduced into the reaction chamber 100 is controlled depending on the inflow amount of the etching gas, which can be controlled by the width and depth of the trench 40, the inflow amount of the deposition gas, and the like.

한편, 패턴 사이로부터 갭필 절연막(50)을 증착하기 이전에 패턴 상에 라이너를 먼저 증착한 후 갭필 절연막(50)을 증착할 수도 있다. 이 경우 도 2의 반응 가스 공급부(160)를 포함하는 SACVD 장치를 이용할 수 있는데, 라이너를 증착한 후 갭필 절연막을 증착하는 본 발명의 다른 실시 예에 따른 반도체 소자의 갭필 방법을 도 6 내지 도 9를 이용하여 설명하면 다음과 같다.Alternatively, the capillary insulating film 50 may be deposited after the liner is first deposited on the pattern before the cap filler insulating film 50 is deposited therebetween. In this case, a SACVD apparatus including the reaction gas supply unit 160 shown in FIG. 2 can be used. A method of gauging a semiconductor device according to another embodiment of the present invention for depositing a gap fill insulating film after depositing a liner will be described with reference to FIGS. 6 to 9 The following will be described.

도 6을 참조하면, 소정의 구조가 형성된 기판(10)을 반응 챔버(100)에 로딩한다. 기판(10) 상에는 예를들어 트랜지스터, 비트라인, 금속 배선 등이 형성되는데, 본 실시 예에서는 기판(10) 상에 금속 배선(60)이 형성된 경우를 도시하였다. 금속 배선(60)이 형성된 기판(10)을 반응 챔버(100) 내로 로딩하면 기판(10)이 기판 지지대(110) 상에 안착되고, 기판 승강기(111)가 상부로 승강하여 기판 지지대(110)와 샤워헤드(120) 사이의 간격을 소정 간격으로 유지하도록 한다.Referring to FIG. 6, a substrate 10 having a predetermined structure is loaded into the reaction chamber 100. For example, a transistor, a bit line, a metal wiring, or the like is formed on the substrate 10. In this embodiment, the case where the metal wiring 60 is formed on the substrate 10 is shown. When the substrate 10 on which the metal wiring lines 60 are formed is loaded into the reaction chamber 100, the substrate 10 is placed on the substrate support 110 and the substrate lift 111 is lifted up to the substrate support 110, And the showerhead 120 is maintained at a predetermined interval.

이어서, 도 7에 도시된 바와 같이, 기판 지지대(110) 내의 히터를 이용하여 기판(10)이 소정 온도, 예를들어 400℃∼550℃의 온도를 유지하고, 반응 챔버(100) 내의 압력이 대기압 이하, 예를들어 300Torr∼600Torr을 유지하도록 한다. 그리고, 증착 가스 저장부(134)로부터 증착 가스 공급관(132)으로 증착 가스, 예를들어 TEOS 및 O3를 공급하고, 반응 가스 공급부(164)로부터 반응 가스 공급관(162)으로 반응 가스, 예를들어 NH3를 공급한다. 이때, 전원 공급부(154)로부터 소정 전원이 플라즈마 발생 코일(152)에 공급되어 소정의 전기장이 발생된다. 이에 따라, 반응 가스 공급부(164)를 통해 공급되는 반응 가스가 플라즈마 상태로 여기되고, 질소 라디컬(N*)이 발생된다. 따라서, 질소 라디컬(N*) 및 증착 가스가 샤워헤드(120)로 공급되고, 샤워헤드(120)는 증착 가스, 즉 TEOS 및 O3 가스와 질소 라디컬(N*)을 분사한다. 이에 따라 기판(10)의 금속 배선(60) 상에는 라이너(70)가 형성된다. 라이너(70)는 SiON 상태로 증착되며, 질소 라디컬(N*) 및 소오스 가스의 유입량 또는 유입 시간에 따라 그 두께가 결정된다. 한편, 반응 가스로 탄소 함유 가스를 이용하면 라이너(60)는 SiOC 상태로 증착되고, 반응 가스로 탄소 및 질소 함유 가스를 이용하면 라이너(60)는 SiOCN 상태로 증착된다. 따라서, 반응 가스에 따라 다양한 막질의 라이너(60)를 증착할 수 있다. 이러한 반응 가스는 이후 갭필 절연막을 형성하기 위한 증착 가스 및 불순물 가스에 따라 변경할 수 있고, 라디컬을 이용함으로써 라이너(60)의 막질을 더욱 치밀하게 할 수 있어 불순물의 하부 침부를 완전하게 방지할 수 있도록 한다.7, the substrate 10 is maintained at a predetermined temperature, for example, 400 DEG C to 550 DEG C by using a heater in the substrate support 110, and the pressure in the reaction chamber 100 is maintained For example, 300 Torr to 600 Torr. Then, a deposition gas such as TEOS and O 3 is supplied from the deposition gas storage unit 134 to the deposition gas supply pipe 132 and the reaction gas is supplied from the reaction gas supply unit 164 to the reaction gas supply pipe 162, NH 3 is supplied. At this time, a predetermined electric power is supplied from the power supply unit 154 to the plasma generation coil 152, and a predetermined electric field is generated. Accordingly, the reaction gas supplied through the reaction gas supply unit 164 is excited into a plasma state, and nitrogen radicals (N *) are generated. Thus, the feed to the nitrogen radical (N *) and the deposition gas in the shower head 120. The showerhead 120 is injected the deposition gas, i.e., TEOS and O 3 gas and a nitrogen radical (N *). Thus, the liner 70 is formed on the metal wiring 60 of the substrate 10. The liner 70 is deposited in the SiON state and its thickness is determined by the amount of nitrogen radicals (N *) and the inflow amount of the source gas or the inflow time. On the other hand, when the carbon-containing gas is used as the reaction gas, the liner 60 is deposited in the SiOC state and the carbon and nitrogen containing gas is used as the reactive gas, the liner 60 is deposited in the SiOCN state. Accordingly, the liner 60 having various film qualities can be deposited according to the reaction gas. This reaction gas can be changed in accordance with the deposition gas and the impurity gas for forming the gap filler insulating film. By using the radical, the film quality of the liner 60 can be made more dense and the lower sink portion of the impurity can be completely prevented .

이어서, 도 8 및 도 9에 도시된 바와 같이, 온도 및 압력을 유지하면서, 반응 가스 공급부(160)로부터의 반응 가스 공급을 중단하고, 식각 가스 공급부(140)로부터 식각 가스를 공급한다. 이때, 증착 가스 공급부(130)로부터 증착 가스 및 불순물 가스의 공급은 계속 유지한다. 즉, 증착 가스 저장부(134)로부터 증착 가스 공급관(132)으로 증착 가스, 예를들어 TEOS 및 O3가 공급되고, 불순물 가스 저장부(136)로부터 증착 가스 공급관(132)로 불순물 가스, 예를들어 TEB(TriEthyl Borate) 및 TEPO(Triethyl phosphate)가 공급되며, 식각 가스 공급부(144)로부터 식각 가스 공급관(142)으로 식각 가스, 예를들어 NF3가 공급된다. 또한, 전원 공급부(154)로부터 소정 전원이 플라즈마 발생 코일(152)에 계속 공급되어 소정의 전기장이 발생된다. 이에 따라, 식각 가스 공급부(144)를 통해 공급되는 식각 가스가 플라즈마 상태로 여기되어 불소 라디컬(F*)이 발생된다. 불소 라디컬(F*) 및 증착 가스가 샤워헤드(120)로 공급되고, 샤워헤드(120)는 증착 가스와 불소 라디컬(F*)을 하부로 분사한다. 증착 가스와 동시에 불소 라디컬(F*)이 유입되기 때문에 증착과 식각이 동시에 이루어지면서 갭필 절연막(50)이 증착된다. 따라서, 금속 배선(70) 측벽 및 상부의 증착 속도가 금속 배선(70) 사이의 하부의 증착보다 늦게 되어 금속 배선(70) 사이가 하부부터 갭필 절연막(50)에 의해 매립된다.
Next, as shown in FIGS. 8 and 9, while the temperature and the pressure are maintained, the supply of the reaction gas from the reaction gas supply unit 160 is stopped, and the etching gas is supplied from the etching gas supply unit 140. At this time, the deposition gas and the impurity gas are continuously supplied from the deposition gas supply unit 130. That is, deposition gases such as TEOS and O 3 are supplied from the deposition gas storage unit 134 to the deposition gas supply pipe 132 and impurity gas is supplied from the impurity gas storage unit 136 to the deposition gas supply pipe 132, TEB (TriEthyl Borate) and TEPO (Triethylphosphate) are supplied to the etching gas supply pipe 142 from the etching gas supply unit 144 and the etching gas, for example, NF 3, is supplied from the etching gas supply unit 144 to the etching gas supply pipe 142. In addition, a predetermined electric power is continuously supplied from the power supply unit 154 to the plasma generation coil 152, and a predetermined electric field is generated. Accordingly, the etching gas supplied through the etching gas supply unit 144 is excited into the plasma state to generate the fluorine radical F *. The fluorine radical F * and the deposition gas are supplied to the showerhead 120, and the showerhead 120 injects the deposition gas and the fluorine radical F * downward. Since the fluorine radical (F *) flows simultaneously with the deposition gas, the capping insulating film 50 is deposited while the deposition and the etching are simultaneously performed. Therefore, the deposition speed at the sidewalls and upper portions of the metal wiring 70 becomes later than the vapor deposition at the lower portions between the metal wiring 70, so that the gap between the metal wirings 70 is filled with the gap fill insulating film 50 from the bottom.

한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.

100 : 반응 챔버 110 : 지판 지지대
120 : 샤워헤드 132 : 소오스 가스 공급관
134 : 소오스 가스 저장부 136 : 불순물 가스 저장부
142 : 식각 가스 공급관 144 : 식각 가스 저장부
152 : 플라즈마 발생 코일 154 : 전원 공급부
162 : 반응 가스 공급관 164 : 반응 가스 저장부
10 : 기판 20 : 패드 산화막
30 : 패드 질화막 40 : 트렌치
50 : 갭필 절연막100: reaction chamber 110: fingerboard support
120: shower head 132: source gas supply pipe
134: source gas storage part 136: impurity gas storage part
142: etching gas supply pipe 144: etching gas storage part
152: plasma generating coil 154: power supply part
162: reaction gas supply pipe 164: reaction gas storage part
10: substrate 20: pad oxide film
30: pad nitride film 40: trench
50: Gap fill insulator

Claims (11)

내부에 반응 공간이 마련된 반응 챔버와, 상기 반응 챔버 내에 증착 가스, 식각 가스 및 반응 가스를 각각 공급하며 서로 분리된 증착 가스 공급부, 식각 가스 공급부 및 반응 가스 공급부와, 상기 식각 가스 공급부 및 반응 가스 공급부에 전기장을 인가하여 상기 식각 가스 및 반응 가스를 여기시키는 플라즈마 발생부를 포함하며,
상기 식각 가스 공급부 및 반응 가스 공급부는, 각기 식각 가스 저장부 및 반응 가스 저장부를 구비하고, 상기 식각 가스 저장부 및 상기 반응 가스 저장부과 연결되고 상기 증착 가스를 챔버에 공급하는 증착 가스 공급관과 분리되어 상기 식각 가스 및 반응 가스를 챔버에 공급하는 식각 가스 공급관을 포함하며,
상기 플라즈마 발생부는 상기 식각 가스 공급관에 마련된 플라즈마 발생 코일을 포함하는 장치를 이용하고,
복수의 패턴들이 형성된 기판을 상기 반응 챔버 내로 로딩하는 단계;
상기 증착 가스 공급부로부터 상기 증착 가스를 공급하고, 상기 반응 가스 공급부로부터 상기 식각 가스 공급관을 통해 상기 반응 가스를 공급하는 동시에 상기 플라즈마 발생 코일에 전원을 공급하여, 전기장을 발생하고 상기 반응 가스를 플라즈마 상태로 여기시켜, 상기 반응 가스의 라디컬을 생성하는 단계;
상기 반응 가스의 라디컬 및 상기 증착 가스를 상기 반응 챔버 내로 동시에 유입시켜 상기 패턴들 상에 라이너를 증착하는 단계;
상기 증착 가스 공급부로부터 상기 증착 가스를 공급하고, 상기 식각 가스 공급부로부터 상기 식각 가스 공급관을 통해 상기 식각 가스를 공급하는 동시에 상기 플라즈마 발생 코일에 전원을 공급하여, 전기장을 발생하고 상기 식각 가스를 플라즈마 상태로 여기시켜, 식각 가스 라디컬을 생성하는 단계; 및
상기 식각 가스 라디컬 및 증착 가스를 상기 반응 챔버 내로 동시에 유입시켜 상기 패턴들 사이에 갭필 절연막을 증착하는 단계를 포함하는 반도체 소자의 갭필 방법.
An etching gas supply unit and a reaction gas supply unit, which supply the deposition gas, the etching gas, and the reaction gas to the reaction chamber, respectively, and which are separated from each other, and the etching gas supply unit and the reaction gas supply unit, And a plasma generator for applying an electric field to excite the etch gas and the reactive gas,
The etch gas supply unit and the reaction gas supply unit may include an etching gas storage unit and a reactive gas storage unit and may be separated from a deposition gas supply pipe connected to the etching gas storage unit and the reactive gas storage unit and supplying the deposition gas to the chamber And an etching gas supply pipe for supplying the etching gas and the reactive gas to the chamber,
Wherein the plasma generating unit uses an apparatus including a plasma generating coil provided in the etching gas supply pipe,
Loading a substrate having a plurality of patterns formed therein into the reaction chamber;
Supplying the deposition gas from the deposition gas supply unit, supplying the reaction gas from the reaction gas supply unit through the etching gas supply pipe, supplying power to the plasma generation coil, generating an electric field, To generate a radical of the reaction gas;
Simultaneously injecting the radical of the reaction gas and the deposition gas into the reaction chamber to deposit a liner on the patterns;
Supplying the deposition gas from the deposition gas supply unit, supplying the etching gas from the etching gas supply unit through the etching gas supply pipe, supplying power to the plasma generation coil, generating an electric field, To produce etch gas radicals; And
And simultaneously introducing the etching gas radical and the deposition gas into the reaction chamber to deposit a gap fill insulating film between the patterns.
제 1 항에 있어서, 상기 반응 챔버는 대기압 이하의 압력을 유지하는 반도체 소자의 갭필 방법.
The method of claim 1, wherein the reaction chamber maintains a pressure of at least subatmospheric pressure.
제 2 항에 있어서, 상기 식각 가스는 상기 패턴 사이의 간격 및 높이, 상기 증착 가스의 유입량에 따라 유입량이 조절되는 반도체 소자의 갭필 방법.
The method of claim 2, wherein the etching gas is adjusted in accordance with an interval and height between the patterns and an inflow amount of the deposition gas.
제 1 항에 있어서, 상기 갭필 절연막을 증착한 후 클린 가스를 이용하여 상기 반응 챔버 내의 미반응 가스를 제거하는 단계를 더 포함하는 반도체 소자의 갭필 방법.
The method of claim 1, further comprising removing unreacted gas in the reaction chamber using a clean gas after depositing the gap fill insulating film.
제 4 항에 있어서, 상기 클린 가스는 불활성 가스를 포함하는 반도체 소자의 갭필 방법.
The method of claim 4, wherein the clean gas comprises an inert gas.
제 1 항에 있어서, 상기 라이너를 증착하는 단계는, 상기 반응 챔버 내부의 상측에 마련된 샤워헤드로 상기 반응 가스 라디컬 및 증착 가스를 공급하고, 상기 샤워헤드가 하부로 상기 반응 가스 라디컬 및 증착 가스를 분사하는 단계를 포함하는 반도체 소자의 갭필 방법.
2. The method of claim 1, wherein the deposition of the liner comprises: supplying the reaction gas radical and the deposition gas to a showerhead provided on the upper side of the reaction chamber; 7. A method of gauging a semiconductor device, comprising the steps of: injecting gas.
제 1 항에 있어서, 상기 갭필 절연막을 증착하는 단계는 상기 반응 챔버 내부의 상측에 마련된 샤워헤드로 상기 식각 가스 라디컬 및 증착 가스를 공급하고, 상기 샤워헤드가 하부로 식각 가스 라디컬 및 증착 가스를 분사하는 단계를 포함하는 반도체 소자의 갭필 방법.
2. The method of claim 1, wherein the step of depositing the gap fill dielectric film comprises: supplying the etch gas radical and the deposition gas to a showerhead provided on the upper side of the reaction chamber; The method comprising the steps of:
삭제delete 삭제delete 삭제delete 삭제delete
KR1020100028979A 2010-03-31 2010-03-31 Method of gap filling in a semiconductor device KR101517931B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100028979A KR101517931B1 (en) 2010-03-31 2010-03-31 Method of gap filling in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100028979A KR101517931B1 (en) 2010-03-31 2010-03-31 Method of gap filling in a semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020090061622 Division 2009-07-07

Publications (2)

Publication Number Publication Date
KR20110004258A KR20110004258A (en) 2011-01-13
KR101517931B1 true KR101517931B1 (en) 2015-05-07

Family

ID=43611906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100028979A KR101517931B1 (en) 2010-03-31 2010-03-31 Method of gap filling in a semiconductor device

Country Status (1)

Country Link
KR (1) KR101517931B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101879789B1 (en) * 2017-10-10 2018-07-18 주성엔지니어링(주) Method for forming silicon insulation layer

Also Published As

Publication number Publication date
KR20110004258A (en) 2011-01-13

Similar Documents

Publication Publication Date Title
US11049716B2 (en) Gap fill using carbon-based films
US9012302B2 (en) Intrench profile
US7482247B1 (en) Conformal nanolaminate dielectric deposition and etch bag gap fill process
TWI389251B (en) Methods of thin film process
KR102500194B1 (en) Batch curing chamber with gas distribution and individual pumping
US20130260564A1 (en) Insensitive dry removal process for semiconductor integration
KR20200028490A (en) Selective deposition of SiN on horizontal surfaces
CN102187450A (en) Gapfill improvement with low etch rate dielectric liners
KR20130130035A (en) Polysilicon films by hdp-cvd
US9269568B2 (en) Method of manufacturing semiconductor device using the same
JP7374308B2 (en) Method and apparatus for depositing dielectric materials
KR100791677B1 (en) High density plasma chemical vapor deposition apparatus for semiconductor device manufacturing
KR101030997B1 (en) Deposition apparatus and method of gap filling using the same
KR101517931B1 (en) Method of gap filling in a semiconductor device
KR101739496B1 (en) Method of gap filling
KR100937945B1 (en) Method of manufacturing a semiconductor device
KR101779097B1 (en) Method of mamufacturing a semiconductor device
KR101879789B1 (en) Method for forming silicon insulation layer
KR20170011710A (en) Semiconductor device, and method for forming the silicon insulation layer of the same
KR100888186B1 (en) Method of forming an insulating film
KR102317440B1 (en) Method for manufacturing of semiconductor device
KR101725765B1 (en) Mehtod for depositing oxide and method for forming via contact using the same
US20070082466A1 (en) High density plasma chemical vapor deposition apparatus, operating method thereof, and method of manufacturing semiconductor device
KR100712729B1 (en) Method of depositing dielectric film
KR20240118671A (en) Substrate processing method

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190311

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 6