KR101517784B1 - Thermoelectric materials having high figure of merit and manufacturing method thereof - Google Patents
Thermoelectric materials having high figure of merit and manufacturing method thereof Download PDFInfo
- Publication number
- KR101517784B1 KR101517784B1 KR1020140035642A KR20140035642A KR101517784B1 KR 101517784 B1 KR101517784 B1 KR 101517784B1 KR 1020140035642 A KR1020140035642 A KR 1020140035642A KR 20140035642 A KR20140035642 A KR 20140035642A KR 101517784 B1 KR101517784 B1 KR 101517784B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- layer
- metal oxide
- oxide
- metal
- Prior art date
Links
- 239000000463 material Substances 0.000 title abstract description 36
- 238000004519 manufacturing process Methods 0.000 title description 27
- 239000010409 thin film Substances 0.000 claims abstract description 200
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 164
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 164
- 239000004065 semiconductor Substances 0.000 claims abstract description 138
- 238000000034 method Methods 0.000 claims abstract description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 39
- 239000010703 silicon Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 238000004544 sputter deposition Methods 0.000 claims description 24
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 21
- 239000011651 chromium Substances 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 238000001465 metallisation Methods 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000002207 thermal evaporation Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 332
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 22
- 239000011701 zinc Substances 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 15
- 239000000758 substrate Substances 0.000 description 13
- 229910052786 argon Inorganic materials 0.000 description 11
- 238000010030 laminating Methods 0.000 description 7
- 238000003980 solgel method Methods 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000002070 nanowire Substances 0.000 description 4
- 238000005477 sputtering target Methods 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000008151 electrolyte solution Substances 0.000 description 3
- XNWFRZJHXBZDAG-UHFFFAOYSA-N 2-METHOXYETHANOL Chemical compound COCCO XNWFRZJHXBZDAG-UHFFFAOYSA-N 0.000 description 2
- BSIUFWMDOOFBSP-UHFFFAOYSA-N 2-azanylethanol Chemical compound NCCO.NCCO BSIUFWMDOOFBSP-UHFFFAOYSA-N 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000003381 stabilizer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- YZYKBQUWMPUVEN-UHFFFAOYSA-N zafuleptine Chemical compound OC(=O)CCCCCC(C(C)C)NCC1=CC=C(F)C=C1 YZYKBQUWMPUVEN-UHFFFAOYSA-N 0.000 description 2
- 230000005679 Peltier effect Effects 0.000 description 1
- 230000005678 Seebeck effect Effects 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000005676 thermoelectric effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/80—Constructional details
- H10N10/85—Thermoelectric active materials
- H10N10/851—Thermoelectric active materials comprising inorganic compositions
- H10N10/855—Thermoelectric active materials comprising inorganic compositions comprising compounds containing boron, carbon, oxygen or nitrogen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physical Vapour Deposition (AREA)
Abstract
Description
본 발명은 열전 성능이 우수한 산화물 반도체 열전 소자 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 적층 형태의 열전 소자 구조를 통해 열전 성능을 향상시킬 수 있는 산화물 반도체 열전 소자 및 그 제조 방법에 관한 것이다.The present invention relates to an oxide semiconductor thermoelectric element having excellent thermoelectric performance and a method of manufacturing the same, and more particularly, to an oxide semiconductor thermoelectric element capable of improving thermoelectric performance through a laminated thermoelectric device structure and a manufacturing method thereof.
일반적으로, 열전 현상은 열과 전기 사이의 가역적, 직접적인 에너지 변환을 의미하며, 재료 내부의 전자(electron)와 정공(홀, hole)의 이동에 의해 발생하는 현상이다. 외부로부터 인가된 전류에 의해 형성된 양단의 온도차를 이용하여 냉각분야에 응용하는 펠티어 효과(Peltier effect)와 재료 양단의 온도차로부터 발생하는 기전력을 이용하여 발전분야에 응용하는 제벡 효과(Seebeck effect)로 구분된다.Generally, thermoelectric conversion means reversible and direct energy conversion between heat and electricity, and is a phenomenon caused by movement of electrons and holes (holes) in the material. The Peltier effect applied to the cooling field and the Seebeck effect applied to the power generation field by using the electromotive force generated from the temperature difference between the both ends of the material by using the temperature difference at both ends formed by the externally applied current do.
열전 현상을 발생시키기 위한 열전 소자는 열에너지와 전기에너지의 상호변환이 가능한 친환경적인 에너지재료로써, 전기전도도가 높은 금속 기판을 사이에 두고 p형과 n형의 열전반도체가 전기적으로 직렬로 실장된 형태를 가지고 있다. 즉, 열전 소자에 전기에너지를 인가하게 되면 열전반도체 내부의 전하(전자, 정공)는 열전 소자의 일단에서 열에너지를 흡수하여 반대 면으로 이동시키며, 이로 인하여 열전 소자의 일면은 냉각이 되고 반대면은 발열이 된다. 이때 열전반도체에 의해 이동하는 열에너지는 다양한 접합 계면을 만나게 되며, 열전 소자가 충분한 열에너지를 흡수(냉각)하여 반대 면으로 이송(발열)하기 위해서는 다양한 접합 계면에서의 열 저항에 의한 열손실을 줄여줄 수 있는 방안이 절실히 요구된다.A thermoelectric element for generating a thermoelectric phenomenon is an environmentally friendly energy material capable of converting heat energy and electric energy into electric energy. The p-type and n-type thermoelectric semiconductors are electrically connected in series with a metal substrate having a high electrical conductivity therebetween. Lt; / RTI > That is, when electric energy is applied to the thermoelectric element, the charge (electrons, holes) inside the thermoelectric semiconductor absorbs the heat energy at one end of the thermoelectric element and moves to the opposite side. As a result, Heat is generated. In this case, the heat energy transferred by the thermoelectric semiconductor meets various junction interfaces. In order to transfer (heat) the thermoelectric element to the opposite surface by absorbing (cooling) sufficient heat energy, heat loss due to thermal resistance at various bonding interfaces is reduced There is a desperate need for a solution.
이러한 열전 소자와 관련된 기술이 특허등록 제0942181호에 제안된 바 있다.A technology related to such a thermoelectric element has been proposed in Patent Registration No. 0942181.
이하에서 종래기술로서 특허등록 제0942181호에 개시된 열전소자 제조방법 및 열전소자를 간략히 설명한다.Hereinafter, a thermoelectric device manufacturing method and a thermoelectric device disclosed in the patent registration No. 0942181 as a prior art will be briefly described.
도 1은 특허등록 제0942181호(이하 '종래기술'이라 함)에서 열전소자 제조방법의 수행과정을 나타내는 흐름도이다. 도 1에서 보는 바와 같이 종래기술의 열전소자 제조방법은, 기판상에 금속 실리사이드로 이루어진 하부전극을 형성하는 단계; 상기 하부전극 상에 실리콘(Si) 및 게르마늄(Ge) 중 적어도 어느 하나를 함유하는 반도체층을 형성하는 단계; 상기 반도체층 상에 패턴이 형성되어 있는 마스크를 형성하는 단계; 상기 기판 상에 상기 반도체층과 상기 마스크가 순차적으로 적층된 적층구조물을 전해질 용액에 담그고 상기 전해질 용액에 전류를 인가하는 전기화학적 식각 방법을 통해 상기 반도체층을 식각하여 다공성 반도체 구조체 또는 반도체 기둥을 형성하는 단계; 상기 마스크를 제거하는 단계; 상기 다공성 반도체 구조체 또는 반도체 기둥의 표면을 산화시키는 과정 및 습식식각을 통해 상기 다공성 반도체 구조체 또는 반도체 기둥 표면에 형성된 산화물을 제거하는 과정을 적어도 1회 순차적으로 수행하여 반도체 나노선을 형성하는 단계; 상기 반도체 나노선에 도펀트(dopant)를 도핑(doping)하는 단계; 상기 하부전극 상의 상기 반도체 나노선 사이 영역에 절연체를 형성하는 단계; 및 상기 절연체 및 상기 반도체 나노선 상에 상부전극을 형성하는 단계;를 포함한다.FIG. 1 is a flowchart showing a procedure of a method of manufacturing a thermoelectric element in Patent Registration No. 0942181 (hereinafter referred to as "prior art"). As shown in FIG. 1, the conventional method of manufacturing a thermoelectric device includes: forming a lower electrode made of a metal silicide on a substrate; Forming a semiconductor layer containing at least one of silicon (Si) and germanium (Ge) on the lower electrode; Forming a mask in which a pattern is formed on the semiconductor layer; The semiconductor layer is etched by an electrochemical etching method in which a stacked structure in which the semiconductor layer and the mask are sequentially stacked on the substrate is immersed in an electrolyte solution and an electric current is applied to the electrolyte solution to form a porous semiconductor structure or a semiconductor column ; Removing the mask; A step of oxidizing the surface of the porous semiconductor structure or the semiconductor column and a process of removing oxide formed on the porous semiconductor structure or the semiconductor column surface through wet etching in order at least once to form a semiconductor nanowire; Doping the semiconductor nanowire with a dopant; Forming an insulator on a region between the semiconductor nanowires on the lower electrode; And forming an upper electrode on the insulator and the semiconductor nanowire.
그러나 종래기술에 의한 열전소자 제조방법에 의해 제조되는 열전소자는 기판 상에 반도체층과 마스크가 순차적으로 적층된 적층구조물을 전해질 용액에 담그고 반도체층을 식각한 후 다공성 반도체 구조체 또는 반도체 기둥을 형성하므로 적층 구조물을 여러 공정을 통해 수행해야 하는 단점이 있었다.However, in the thermoelectric device manufactured by the conventional method, the stacked structure in which the semiconductor layer and the mask are sequentially stacked on the substrate is immersed in the electrolyte solution, the semiconductor layer is etched, and then the porous semiconductor structure or the semiconductor column is formed There is a disadvantage that the laminated structure must be carried out through various processes.
본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 기본적으로 In 산화물 또는 Zn 산화물 계통의 금속 산화물 반도체를 열전 물질에 응용하면서 다수 적층된 금속 산화물층의 사이에 전기전도도가 큰 이종 박막층을 삽입하는 것으로, 열전 물질의 전기전도도를 높이고 열전도도를 낮추기 위하여 불순물 도핑이 많이 된 박막층을 그 In 산화물 또는 Zn 산화물 계통의 금속 산화물층에 다층으로 삽입하여 단순한 적층 형태의 구조를 통해 열전 성능이 우수한 소자를 제작할 수 있게 한 열전 성능이 우수한 산화물 반도체 열전 소자 및 그 제조 방법을 제공하는 것이다.DISCLOSURE OF THE INVENTION An object of the present invention is to solve the problems of the prior art as described above, and it is an object of the present invention to provide a method of manufacturing a metal oxide semiconductor, which uses a metal oxide semiconductor of In oxide or Zn oxide system as a thermoelectric material, In order to increase the electrical conductivity of the thermoelectric material and to lower the thermal conductivity by inserting the heterogeneous thin film layer, the thin film layer doped with impurities is inserted into the metal oxide layer of the In oxide or Zn oxide system in multiple layers, And to provide an oxide semiconductor thermoelectric element having excellent thermoelectric performance which enables fabrication of a device having excellent performance and a manufacturing method thereof.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은, 제1 전극; 상기 제1 전극 상에 금속 산화물로 형성되는 제1 산화물 반도체층; 상기 제1 산화물 반도체층 상에 n형/p형 실리콘 박막 또는 금속 박막으로 형성되는 제1 박막층; 상기 제1 박막층 상에 Zn 산화물 또는 In 산화물로 형성되는 금속 산화물층; 상기 금속 산화물층 상에 n형/p형 실리콘 박막 또는 금속 박막으로 형성되는 제2 박막층; 상기 제2 박막층 상에 금속 산화물로 형성되는 제2 산화물 반도체층; 및 상기 제2 산화물 반도체층 상에 형성되는 제2 전극을 포함하는 열전 성능이 우수한 산화물 반도체 열전 소자를 통해 달성된다.According to an aspect of the present invention, there is provided a plasma display panel comprising: a first electrode; A first oxide semiconductor layer formed of a metal oxide on the first electrode; A first thin film layer formed of an n-type / p-type silicon thin film or a metal thin film on the first oxide semiconductor layer; A metal oxide layer formed of Zn oxide or In oxide on the first thin film layer; A second thin film layer formed of an n-type / p-type silicon thin film or a metal thin film on the metal oxide layer; A second oxide semiconductor layer formed of a metal oxide on the second thin film layer; And a second electrode formed on the second oxide semiconductor layer, the oxide semiconductor thermoelectric element having an excellent thermoelectric performance.
또한, 본 발명에서는 상기 제1 박막층과 상기 금속 산화물층의 사이에 금속 산화물층과 박막층으로 형성되는 제1 중간층이 하나 이상 구비될 수 있다.Also, in the present invention, at least one metal oxide layer and a first intermediate layer formed as a thin film layer may be provided between the first thin film layer and the metal oxide layer.
또한, 본 발명에서는 상기 금속 산화물층과 상기 제2 박막층의 사이에 박막층과 금속 산화물로 형성되는 제2 중간층이 하나 이상 구비될 수 있다.Also, in the present invention, at least one thin film layer and a second intermediate layer formed of a metal oxide may be provided between the metal oxide layer and the second thin film layer.
또한, 본 발명에서의 상기 제1, 2 산화물 반도체층은 Zn 산화물과 In 산화물이 복합 다층으로 형성될 수 있다.Further, in the first and second oxide semiconductor layers of the present invention, Zn oxide and In oxide may be formed as a composite multi-layer.
또한, 본 발명은 상기 제1, 2 박막층에서 n형 실리콘 박막은 인(P), 비소(As)와 같은 불순물이 1016/cm3 이상의 농도로 도핑 형성되고, p형 벌크 실리콘은 알루미늄(Al), 갈륨(Ga), 인듐(In)과 같은 불순물이 1016/cm3 이상의 농도로 도핑 형성될 수 있다.In the present invention, the n-type silicon thin film in the first and second thin film layers has an impurity such as phosphorus (P) and arsenic (As) of 10 16 / cm 3 And the p-type bulk silicon can be doped with impurities such as aluminum (Al), gallium (Ga), and indium (In) at a concentration of 10 16 / cm 3 or more.
또한, 본 발명에서의 상기 제1, 2 박막층은 1~10㎚의 두께로 형성될 수 있다.In addition, the first and second thin film layers in the present invention may be formed to a thickness of 1 to 10 nm.
또한, 본 발명에서의 상기 금속 산화물층은 1~100㎚의 두께로 형성될 수 있다.In addition, the metal oxide layer in the present invention may be formed to a thickness of 1 to 100 nm.
또한, 본 발명은, 제1 전극을 형성하는 단계; 상기 제1 전극 상에 금속 산화물로 구성된 제1 산화물 반도체층을 형성하는 단계; 상기 제1 산화물 반도체층 상에 n형/p형 실리콘 박막 또는 금속 박막으로 구성된 제1 박막층을 형성하는 단계; 상기 제1 박막층 상에 Zn 산화물 또는 In 산화물 계통의 금속 산화물층을 형성하는 단계; 상기 금속 산화물층 상에 n형/p형 실리콘 박막 또는 금속 박막으로 구성된 제2 박막층을 형성하는 단계; 상기 제2 박막층 상에 금속 산화물로 구성된 제2 산화물 반도체층을 형성하는 단계; 및 상기 제2 산화물 반도체층 상에 제2 전극을 형성하는 단계를 포함하는 열전 성능이 우수한 산화물 반도체 열전 소자 제조 방법을 통해 달성된다.The present invention also provides a method of manufacturing a semiconductor device, comprising: forming a first electrode; Forming a first oxide semiconductor layer made of a metal oxide on the first electrode; Forming a first thin film layer composed of an n-type / p-type silicon thin film or a metal thin film on the first oxide semiconductor layer; Forming a ZnO or In oxide based metal oxide layer on the first thin film layer; Forming a second thin film layer composed of an n-type / p-type silicon thin film or a metal thin film on the metal oxide layer; Forming a second oxide semiconductor layer composed of a metal oxide on the second thin film layer; And forming a second electrode on the second oxide semiconductor layer. The present invention also provides a method for fabricating an oxide semiconductor thermoelectric device having excellent thermal conductivity.
또한, 본 발명은, 제1 전극을 형성하는 단계; 상기 제1 전극 상에 금속 산화물로 구성된 제1 산화물 반도체층을 형성하는 단계; 상기 제1 산화물 반도체층 상에 n형/p형 실리콘 박막 또는 금속 박막으로 구성된 제1 박막층을 형성하는 단계; 상기 제1 박막층 상에 Zn 산화물 또는 In 산화물 계통의 금속 산화물층을 형성하는 단계; 상기 금속 산화물층 상에 n형/p형 실리콘 박막 또는 금속 박막으로 구성된 제2 박막층을 형성하는 단계; 상기 금속 산화물층 상에 제2 산화물 반도체층을 형성하거나, 상기 금속 산화물층 상에 상기 제2 박막층과 상기 제2 산화물 반도체층을 순차적으로 추가 형성하는 단계; 및 상기 제2 산화물 반도체층의 표면에 금속을 증착하는 단계를 포함하는 열전 성능이 우수한 산화물 반도체 열전 소자 제조 방법을 통해 달성된다.The present invention also provides a method of manufacturing a semiconductor device, comprising: forming a first electrode; Forming a first oxide semiconductor layer made of a metal oxide on the first electrode; Forming a first thin film layer composed of an n-type / p-type silicon thin film or a metal thin film on the first oxide semiconductor layer; Forming a ZnO or In oxide based metal oxide layer on the first thin film layer; Forming a second thin film layer composed of an n-type / p-type silicon thin film or a metal thin film on the metal oxide layer; Forming a second oxide semiconductor layer on the metal oxide layer or sequentially forming the second thin film layer and the second oxide semiconductor layer on the metal oxide layer; And depositing a metal on the surface of the second oxide semiconductor layer.
또한, 본 발명에서는 상기 제1 박막층과 상기 금속 산화물층의 사이에 금속 산화물층과 박막층으로 형성되는 제1 중간층이 하나 이상 구비되는 단계를 포함할 수 있다.In the present invention, at least one metal oxide layer and at least one first intermediate layer formed as a thin film layer may be provided between the first thin film layer and the metal oxide layer.
또한, 본 발명에서는 상기 금속 산화물층과 상기 제2 박막층의 사이에 박막층과 금속 산화물로 형성되는 제2 중간층이 하나 이상 구비되는 단계를 포함할 수 있다.According to another aspect of the present invention, there is provided a method of fabricating a semiconductor device, comprising: forming a metal oxide layer on a substrate; forming a metal oxide layer on the metal oxide layer;
또한, 본 발명에서의 상기 금속 증착 단계는 알루미늄(Al), 니켈(Ni), 크롬(Cr) 및 구리(Cu) 금속을 이용하여 열진공 증착(thermal evaporation) 또는 스퍼터링 기법에 의해 수행될 수 있다.The metal deposition step in the present invention may be performed by thermal evaporation or sputtering using aluminum (Al), nickel (Ni), chromium (Cr), and copper .
또한, 본 발명에서는 상기 금속 증착 단계 수행 후에 질소 분위기에서 250~350℃의 온도와 30~90분의 조건으로 열처리하는 단계가 더 수행될 수 있다.Further, in the present invention, the metal deposition step may be further followed by a heat treatment in a nitrogen atmosphere at a temperature of 250 to 350 DEG C for 30 to 90 minutes.
본 발명에 의하면, 기본적으로 In 산화물 또는 Zn 산화물 계통의 금속 산화물 반도체를 열전 물질에 응용하면서 다수 적층된 금속 산화물층의 사이에 전기전도도가 큰 이종 박막층을 삽입하는 것으로, 열전 물질의 전기전도도를 높이고 열전도도를 낮추기 위하여 불순물 도핑이 많이 된 박막층을 그 In 산화물 또는 Zn 산화물 계통의 금속 산화물층에 다층으로 삽입하여 단순한 적층 형태의 구조를 통해 열전 성능이 우수한 소자를 제작할 수 있는 효과가 있다.According to the present invention, by applying a metal oxide semiconductor of In oxide or Zn oxide system to a thermoelectric material basically, by inserting a heteromolecular thin film layer having a large electrical conductivity between a plurality of stacked metal oxide layers, the electric conductivity of the thermoelectric material can be increased In order to lower the thermal conductivity, a thin film layer doped with a large amount of impurities is inserted into the metal oxide layer of In oxide or Zn oxide system in a multilayer structure, and thus a device having excellent thermoelectric performance can be manufactured through a simple laminate structure.
도 1은 종래기술에 의한 열전소자 제조방법의 수행과정을 나타내는 흐름도이다.
도 2는 본 발명의 제1 실시예에 의한 열전 성능이 우수한 산화물 반도체 열전 소자를 도시한 개략도이다.
도 3은 본 발명의 제1 실시예에 의한 열전 성능이 우수한 산화물 반도체 열전 소자 제조 방법을 도시한 블록도이다.
도 4는 본 발명의 제2 실시예에 의한 열전 성능이 우수한 산화물 반도체 열전 소자를 도시한 개략도이다.
도 5는 본 발명의 제2 실시예에 의한 열전 성능이 우수한 산화물 반도체 열전 소자 제조 방법을 도시한 블록도이다.1 is a flowchart showing a process of a conventional method of manufacturing a thermoelectric device.
2 is a schematic view showing an oxide semiconductor thermoelectric element having excellent thermoelectric performance according to the first embodiment of the present invention.
3 is a block diagram illustrating a method of manufacturing an oxide semiconductor thermoelectric device having excellent thermoelectric performance according to the first embodiment of the present invention.
4 is a schematic view showing an oxide semiconductor thermoelectric device having excellent thermoelectric performance according to a second embodiment of the present invention.
FIG. 5 is a block diagram illustrating a method for manufacturing an oxide semiconductor thermoelectric device having an excellent thermoelectric performance according to a second embodiment of the present invention.
본 명세서 및 청구범위에 사용된 용어나 단어는 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.The terms or words used in the present specification and claims are intended to mean that the inventive concept of the present invention is in accordance with the technical idea of the present invention based on the principle that the inventor can appropriately define the concept of the term in order to explain its invention in the best way Should be interpreted as a concept.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise.
이하 도면을 참고하여 본 발명에 의한 열전 성능이 우수한 산화물 반도체 열전 소자 및 그 제조 방법에 대한 실시 예의 구성을 상세하게 설명하기로 한다.
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the structure of an embodiment of an oxide semiconductor thermoelectric device having excellent thermoelectric performance and a method of manufacturing the same according to the present invention will be described in detail with reference to the drawings.
도 2에는 본 발명의 제1 실시예에 의한 열전 성능이 우수한 산화물 반도체 열전 소자가 개략도로 도시되어 있다.FIG. 2 is a schematic view of an oxide semiconductor thermoelectric element having excellent thermoelectric performance according to the first embodiment of the present invention.
이 도면에 의하면, 본 발명의 열전 성능이 우수한 산화물 반도체 열전 소자(100)는 제1 전극(110), 제2 전극(112), 제1 산화물 반도체층(114), 제2 산화물 반도체층(116), 제1 박막층(118), 제2 박막층(120), 제1 금속 산화물층(122), 제2 금속 산화물층(124), 개재 박막층(126, 128) 및 개재 금속 산화물층(130, 132)을 포함한다.The oxide semiconductor
제1 전극(110)과 제2 전극(112)은 불순물이 도핑(doping)된 적층형 n형/p형 실리콘(silicon) 기판 또는 금속판 등에서 선택될 수 있다.The
이때, 상기 제1 전극(110)과 제2 전극(112)을 구성하는 n형 실리콘 기판은 인(P), 비소(As) 등과 같은 불순물이 1018/cm3 이상의 농도로 도핑 형성되고, p형 실리콘 기판은 알루미늄(Al), 갈륨(Ga), 인듐(In) 등과 같은 불순물이 1018/cm3 이상의 농도로 도핑 형성된다.At this time, the n-type silicon substrate constituting the
한편, 상기 제1 전극(110)과 제2 전극(112)으로 n형/p형 실리콘 기판이 적용되는 경우, 이면에 오믹 접촉(Ohmic contact)을 형성하여 사용할 수 있다.When an n-type / p-type silicon substrate is used as the
그리고 상기 제1 전극(110)과 제2 전극(112)으로 금속판이 적용되는 경우 알루미늄(Al), 니켈(Ni), 크롬(Cr), 또는 구리(Cu) 등의 재질로 형성된 금속판이 사용될 수 있으며, 금속판의 두께는 0.1~1㎜ 범위로 형성된다.If a metal plate is used as the
제1 산화물 반도체층(114)과 제2 산화물 반도체층(116)은 제1 전극(110)과 제2 전극(112)의 대향면에 Zn 산화물과 In 산화물 계통의 금속 산화물 또는 Zn 산화물과 In 산화물이 복합 다층으로 형성되는 금속 산화물층이다.The first
이때, 상기 제1 산화물 반도체층(114)과 제2 산화물 반도체층(116)은 ZnO 나 In2O3에 주석(Sn) 등의 금속 물질을 일부 첨가한 물질(In2O3;Sn(ITO):인디움 틴 옥사이드(indium tin oxide)) 또는 이 두 물질을 복합 다층으로 제조한 금속 산화물 재료가 사용되며, 두께는 수백 ㎚부터 수 ㎜까지의 막으로 형성할 수 있다.At this time, the first
즉, 상기 제1 산화물 반도체층(114)과 제2 산화물 반도체층(116)은 Zn 산화물 가운데 ZnO 막 물질 제조 공정에 의해 제조되는 경우 졸-겔(Sol-Gel) 방법을 이용한다.That is, the first
이때, 졸-겔(Sol-Gel) 방법의 사용시 아연 아세테이트 이수화물(zinc acetate dihydrate) [Zn(CH3COO)2·2H2O], 2-methoxyethanol [CH3OCH2OH], 모노에탄올아민(monoethanolamine) [NH2CH2CH2OH]을 초기 재료, 용매, 그리고 안정제로 사용하여 혼합하게 된다.When using the sol-gel method, zinc acetate dihydrate [Zn (CH 3 COO) 2 .2H 2 O], 2-methoxyethanol [CH 3 OCH 2 OH], monoethanolamine (monoethanolamine) [NH 2 CH 2 CH 2 OH] as initial materials, solvents, and stabilizers.
그리고 상기 혼합 용액은 55~65℃(바람직하게는 60℃)의 온도에서, 파워(2.45GHz, 60W)의 마이크로웨이브를 10~50분 동안 가해준다. 이 후 젤 형의 용액을 2900~3100rpm(바람직하게는 3000rpm)의 회전속도로 30~90초(바람직하게는 60초) 동안 제1, 2 전극(110, 112) 상에 스핀 코팅(spin coating)한다.And the microwave of power (2.45 GHz, 60 W) is applied for 10 to 50 minutes at a temperature of 55 to 65 ° C (preferably 60 ° C). Then, the gel-like solution is spin-coated on the first and
그리고 스핀 코팅 후에 100~200℃(바람직하게는 150℃)에서 10~50분(바람직하게는 30분) 정도 건조하고, 건조한 후에 질소 분위기에서 250~350℃의 온도로 10~50분(바람직하게는 30분) 동안 열처리한다.After spin coating, the film is dried at a temperature of 100 to 200 ° C (preferably 150 ° C) for 10 to 50 minutes (preferably 30 minutes), dried and then dried at a temperature of 250 to 350 ° C in a nitrogen atmosphere for 10 to 50 minutes Lt; / RTI > for 30 minutes).
ZnO 막 물질은 스핀 코팅하는 용액의 양과 스핀 코팅하는 시간으로 두께가 결정되며, 수백 ㎚부터 수 ㎜까지의 두께로 형성할 수 있다.The thickness of the ZnO film material is determined by the amount of the spin-coating solution and the spin coating time, and can be formed to a thickness of several hundreds nm to several millimeters.
다음으로, 상기 제1 산화물 반도체층(114)과 제2 산화물 반도체층(116)은 In 산화물 가운데 In2O3;Sn(ITO) 막 물질 제조 공정에 의해 제조되며, 앞선 Zn 산화물 제조 공정에 의해 적용되는 졸-겔(Sol-Gel) 방법 등에 의해 구현될 수 있다. 이때, 상기 제1 산화물 반도체층(114)과 제2 산화물 반도체층(116)의 두께는 수백 ㎚부터 수 ㎜까지의 범위로 형성할 수 있다.Next, the first
마지막으로, 상기 제1 산화물 반도체층(114)과 제2 산화물 반도체층(116)은 Zn 산화물과 In 산화물 계통의 금속 산화물이 복합 다층으로 형성될 수 있다. 이때, 상기 제1 산화물 반도체층(114)과 제2 산화물 반도체층(116)의 형성 방법은 Zn 산화물과 In 산화물을 교대로 순차 적층하여 구현하며, 구현 방법은 위에서 설명하였으므로 상세한 설명은 생략한다. 더욱이, 상기 제1 산화물 반도체층(114)과 제2 산화물 반도체층(116)의 두께는 수백 ㎚부터 수 ㎜까지의 범위로 형성될 수 있다.Lastly, the first
제1 박막층(118)과 제2 박막층(120)은 제1 산화물 반도체층(114)과 제2 산화물 반도체층(116)의 대향면에 스퍼터링(Sputtering) 등의 방식에 의해 불순물을 도핑하여 전기전도도가 큰 이종 박막층을 형성하기 위한 것으로, 불순물이 도핑된 n형/p형 실리콘 박막이 적어도 한 층이 적층된 상태 또는 금속 박막이 적용된다. 이때, 상기 제1 박막층(118)과 제2 박막층(120)의 두께는 1~10㎚ 범위로 형성된다.The first
여기서, 상기 제1 박막층(118)과 제2 박막층(120)인 n형 실리콘 박막은 인(P), 비소(As) 등과 같은 불순물이 1016/cm3 이상의 농도로 도핑된 n형 벌크 실리콘을 스퍼터링 타겟(target)으로 사용하고, p형 실리콘 박막은 알루미늄(Al), 갈륨(Ga), 인듐(In) 등과 같은 불순물이 1016/cm3 이상의 농도로 도핑된 p형 벌크 실리콘을 스퍼터링 타겟으로 사용한다.Here, the n-type silicon thin-film of the first
그리고 상기 제1 박막층(118)과 제2 박막층(120)으로 금속 박막이 사용되는 경우, 알루미늄(Al), 니켈(Ni), 크롬(Cr), 또는 구리(Cu) 등의 벌크 금속을 타겟으로 사용한다.When a metal thin film is used for the first
한편, 상기 제1 박막층(118)과 제2 박막층(120)을 구성하는 불순물이 도핑된 n형/p형 실리콘 박막 또는 금속 박막 등을 제조하기 위해서 각각의 경우 각각의 타겟을 이용하여 스퍼터링 방법 등으로 형성하게 된다.In order to manufacture an n-type / p-type silicon thin film or a metal thin film doped with an impurity constituting the first
이때, 상기 제1 박막층(118)과 제2 박막층(120)을 형성하기 위해 적용되는 스퍼터링 공정은 아르곤(Ar) 분위기 등에서 시행하며, 스퍼터링 공정 시행시 아르곤 가스의 압력은 10~100 mTorr 정도로 유지한다. 특히, 스퍼터링 공정 수행시 아르곤 플라즈마의 파워는 50~100W로 설정한다. 그리고 상기 제1 박막층(118)과 제2 박막층(120)은 스퍼터링 시간으로 두께가 결정되며, 그 두께는 1~10㎚ 범위로 형성된다.At this time, the sputtering process applied to form the first
제1 금속 산화물층(122)과 제2 금속 산화물층(124)은 제1, 2 박막층(118, 120)의 대향면에 Zn 산화물과 In 산화물 계통의 금속 산화물 재료 등에 의해 각각 형성된다. 이때, 상기 제1 금속 산화물층(122)과 제2 금속 산화물층(124)은 스퍼터링 시간에 의해 두께가 결정되며, 그 두께는 1~100㎚ 범위로 형성된다.The first
즉, 상기 제1 금속 산화물층(122)과 제2 금속 산화물층(124)은 제1, 2 박막층(118, 120)의 대향면에 스퍼터링 등의 방법에 의해 ZnO 또는 In2O3;Sn(ITO)의 금속 산화물층을 형성한다.That is, the first
여기서, 상기 제1 금속 산화물층(122)과 제2 금속 산화물층(124)은 벌크 ZnO 또는 벌크 In2O3에 주석(Sn) 등의 금속 물질을 일부 첨가한 물질(In2O3;Sn(ITO):인디움 틴 옥사이드(indium tin oxide))을 타겟 재료로 사용한 스퍼터링 방식 등에 의해 층을 형성한다.Here, the first
그리고 상기 제1 금속 산화물층(122)과 제2 금속 산화물층(124)을 형성하기 위해 적용되는 스퍼터링 공정은 아르곤(Ar) 분위기 등에서 시행되며, 스퍼터링 공정 시행시 아르곤 가스의 압력은 10~100 mTorr 정도로 유지한다. 또한, 스퍼터링 공정 시행시 아르곤 플라즈마의 파워는 50~100W로 설정한다. The sputtering process applied to form the first
개재 박막층(126, 128)은 제1 금속 산화물층(122)과 제2 금속 산화물층(124)의 대향면에 형성되며, 제1, 2 박막층(118, 120)과 동일한 재질 및 방법에 의해 구현되므로 상세한 설명은 생략한다.The intervening thin film layers 126 and 128 are formed on opposite surfaces of the first
개재 금속 산화물층(130, 132)은 개재 박막층(126, 128)의 대향면에 형성되며, 제1, 2 금속 산화물층(122, 124)과 동일한 재질 및 방법으로 구현되므로 상세한 설명은 생략한다.The intervening
이때, 상기 개재 박막층(126, 128)과 상기 개재 금속 산화물층(130, 132)은 제1, 2 박막층(118, 120)과 제1, 2 금속 산화물층(122, 124)을 기본적으로 구비한 상태에서 상기 제1 금속 산화물층(122)과 상기 제2 금속 산화물층(124)의 대향면에 상기 개재 박막층과 상기 개재 금속 산화물층을 교대로 한 차례에서 수십 차례까지 적층한 제1, 2 중간층을 개입시켜, 다층으로 구비한 상기 제1, 2 중간층을 통해 열전효율을 증가시킬 수 있다.The intervening thin film layers 126 and 128 and the intervening
즉, 제1 중간층은 제1 박막층(118)과 제1 금속 산화물층(122)의 사이에 상기 제1 금속 산화물층(122)과 상기 제1 박막층(118)을 순차적으로 다층 적층하여 형성하고, 제2 중간층은 제2 금속 산화물층(124)과 제2 박막층(120)의 사이에 상기 제2 박막층(120)과 상기 제2 금속 산화물층(124)을 순차적으로 다층 적층하여 형성한다.That is, the first intermediate layer is formed by sequentially laminating the first
한편, 본 실시예에서는 제2 전극(112)에 형성된 개재 금속 산화물층(132)의 표면에 개재 박막층(128)이 형성되어 상기 개재 박막층(128)이 제1 전극(110)에 형성된 개재 금속 산화물층(130)에 대면 접촉하게 된다.In this embodiment, the intervening
더욱이, 상기 제1, 2 전극(110, 112)과 상기 제1, 2 박막층(118, 120)은 열전 물질의 전기전도도를 높이고 열전도도를 낮추기 위하여 불순물 도핑이 많이 된 박막을 사용한다.
The first and
도 3에는 본 발명의 제1 실시예에 의한 열전 성능이 우수한 산화물 반도체 열전 소자 제조 방법이 블록도로 도시되어 있다.FIG. 3 is a block diagram of a method for manufacturing an oxide semiconductor thermoelectric device having excellent thermoelectric performance according to the first embodiment of the present invention.
이 도면에 의하면, 본 발명에 의한 제1 실시예의 열전 성능이 우수한 산화물 반도체 열전 소자 제조 방법은 제1, 2 전극 형성 단계(S200), 제1, 2 산화물 반도체층 형성 단계(S210), 제1, 2 박막층 형성 단계(S220), 제1, 2 금속 산화물층 형성 단계(S230), 금속 산화물층과 제1 박막층 또는 제2 박막층과 금속 산화물층 순차 적층 단계(S240) 및 제1, 2 전극 합착 단계(S250)를 포함한다.According to this drawing, the method for manufacturing an oxide semiconductor thermoelectric device having excellent thermoelectric performance according to the first embodiment of the present invention includes a first and a second electrode forming step (S200), a first and a second oxide semiconductor layer forming step (S210) A second thin film layer or a second thin film layer and a metal oxide layer sequentially stacking step S240 and a first and a second electrode bonding step S230, Step S250.
제1, 2 전극 형성 단계(S200)는 제1, 2 전극(110, 112)을 형성하는 단계로, 상기 단계에서의 제1, 2 전극(110, 112)은 불순물이 도핑(doping)된 n형/p형 실리콘 기판 또는 금속판 등에서 선택된다.The first and
이때, 상기 제1, 2 전극 형성 단계(S200) 수행시 상기 제1, 2 전극(110, 112)을 구성하는 n형 실리콘 기판은 인(P), 비소(As) 등과 같은 불순물이 1018/cm3 이상의 농도로 도핑되고, p형 실리콘 기판은 알루미늄(Al), 갈륨(Ga), 인듐(In) 등과 같은 불순물이 1018/cm3 이상의 농도로 도핑된다.The n-type silicon substrate constituting the first and
이때, 상기 제1, 2 전극(110, 112)으로 불순물이 도핑된 n형/p형 실리콘 기판을 적용하는 경우, 이면에 오믹 접촉(Ohmic contact)을 형성하여 사용할 수 있다.At this time, when an n-type / p-type silicon substrate doped with impurities is applied to the first and
그리고 상기 제1, 2 전극 형성 단계(S200) 수행시 상기 제1, 2 전극(110, 112)으로 금속판이 적용되는 경우 알루미늄(Al), 니켈(Ni), 크롬(Cr), 또는 구리(Cu) 등의 재질의 금속판이 사용될 수 있으며, 0.1~1㎜의 두께로 형성된다.When a metal plate is applied to the first and
제1, 2 산화물 반도체층 형성 단계(S210)는 제1, 2 전극(110, 112)의 이면에 금속 산화물로 제1, 2 산화물 반도체층(114, 116)을 형성하는 단계이다.The first and second oxide semiconductor layer forming steps S210 are steps of forming the first and second oxide semiconductor layers 114 and 116 as metal oxides on the back surfaces of the first and
즉, 상기 제1, 2 산화물 반도체층 형성 단계(S210) 수행시 제1, 2 산화물 반도체층(114, 116)은 제1, 2 전극(110, 112)의 대향면에 Zn 산화물과 In 산화물 계통의 금속 산화물 또는 Zn 산화물과 In 산화물이 복합 다층으로 형성되는 금속 산화물층을 말한다.That is, the first and second oxide semiconductor layers 114 and 116 are formed on the opposite surfaces of the first and
이때, 상기 제1, 2 산화물 반도체층(114, 116)은 ZnO 나 In2O3에 주석(Sn) 등의 금속 물질을 일부 첨가한 물질(In2O3;Sn(ITO):인디움 틴 옥사이드(indium tin oxide)) 또는 이 두 물질을 복합 다층으로 제조한 금속 산화물 재료가 사용되며, 두께는 수백 ㎚부터 수 ㎜까지의 막으로 형성할 수 있다.At this time, the first and second oxide semiconductor layers 114, 116 has material is a partial addition of metallic material, such as tin (Sn) in the ZnO or In 2 O 3 (In 2 O 3; Sn (ITO): Indium Tin Oxide (indium tin oxide)) or a metal oxide material in which these two materials are made into a composite multi-layer are used, and the thickness can be formed from a film of several hundreds nm to several millimeters.
즉, 상기 제1, 2 산화물 반도체층 형성 단계(S210) 수행시 상기 제1, 2 산화물 반도체층(114, 116)은 Zn 산화물 가운데 ZnO 막 물질 제조 공정에 의해 제조되는 경우 졸-겔(Sol-Gel) 방법을 이용한다.That is, when the first and second oxide semiconductor layers 114 and 116 are formed by the ZnO film material manufacturing process among the Zn oxides in the first and second oxide semiconductor layer forming steps (S210), the sol- Gel method.
이때, 졸-겔(Sol-Gel) 방법 사용시 아연 아세테이트 이수화물(zinc acetate dihydrate) [Zn(CH3COO)2·2H2O], 2-methoxyethanol [CH3OCH2OH], 모노에탄올아민(monoethanolamine) [NH2CH2CH2OH]을 초기 재료, 용매, 그리고 안정제로 사용하여 혼합하게 된다.When the sol-gel method is used, zinc acetate dihydrate [Zn (CH 3 COO) 2 .2H 2 O], 2-methoxyethanol [CH 3 OCH 2 OH], monoethanolamine monoethanolamine [NH 2 CH 2 CH 2 OH] as initial materials, solvents and stabilizers.
그리고 상기 혼합 용액은 55~65℃(바람직하게는 60℃)의 온도에서, 파워(2.45GHz, 60W)의 마이크로웨이브를 10~50분 동안 가해준다. 이 후, 젤 형의 용액을 2900~3100rpm(바람직하게는 3000rpm)의 회전속도로 30~90초(바람직하게는 60초)동안 제1, 2 전극(110, 112) 상에 스핀 코팅(spin coating)한다.And the microwave of power (2.45 GHz, 60 W) is applied for 10 to 50 minutes at a temperature of 55 to 65 ° C (preferably 60 ° C). Thereafter, the gel-type solution is spin-coated on the first and
그리고 스핀 코팅 후에 100~200℃(바람직하게는 150℃)에서 10~50분(바람직하게는 30분) 정도 건조한 다음, 질소 분위기에서 250~350℃의 온도로 10~50분(바람직하게는 30분) 동안 열처리한다.After spin coating, it is dried at a temperature of 100 to 200 ° C (preferably 150 ° C) for 10 to 50 minutes (preferably 30 minutes), and then dried at a temperature of 250 to 350 ° C in a nitrogen atmosphere for 10 to 50 minutes Min).
ZnO 막 물질은 스핀 코팅하는 용액의 양과 스핀 코팅하는 시간으로 두께가 결정되며, 그 두께는 수백 ㎚부터 수 ㎜까지 형성할 수 있다.The thickness of the ZnO film material is determined by the amount of the spin-coating solution and the spin coating time, and the thickness thereof can be formed from several hundreds nm to several millimeters.
다음으로, 상기 제1, 2 산화물 반도체층 형성 단계(S210) 수행시 상기 제1, 2 산화물 반도체층(114, 116)은 In 산화물 가운데 In2O3;Sn(ITO) 막 물질 제조 공정에 의해 제조되며, 앞선 Zn 산화물 제조 공정에 의해 적용되는 졸-겔(Sol-Gel) 방법 등에 의해 구현될 수 있다. 이때, 막의 두께는 수백 ㎚부터 수 ㎜까지의 범위 내에 형성할 수 있다.Next, the first and second oxide semiconductor layers 114 and 116 are formed by an In 2 O 3 (SnO 2) (ITO) film material process among the In oxides during the first and second oxide semiconductor layer forming process (S 210) And may be realized by a sol-gel method or the like, which is applied by the Zn oxide manufacturing process described above. At this time, the thickness of the film can be formed within a range from several hundreds nm to several millimeters.
마지막으로, 상기 제1, 2 산화물 반도체층 형성 단계(S210) 수행시 상기 제1, 2 산화물 반도체층(114, 116)은 Zn 산화물과 In 산화물 계통의 금속 산화물이 복합 다층으로 형성될 수 있다. 형성 방법은 Zn 산화물과 In 산화물을 교대로 순차 적층하는 방식을 적용하며, 위에서 설명하였으므로 상세한 설명은 생략한다. 이때, 막의 두께는 수백 ㎚부터 수 ㎜까지의 막으로 형성할 수 있다.Lastly, the first and second oxide semiconductor layers 114 and 116 may be formed of a composite oxide of Zn oxide and In oxide based metal oxide when the first and second oxide semiconductor layers are formed (S210). The forming method is a method of sequentially laminating Zn oxide and In oxide alternately and has been described above, and thus a detailed description thereof will be omitted. At this time, the thickness of the film can be formed from a film of several hundreds nm to several millimeters.
제1, 2 박막층 형성 단계(S220)는 제1, 2 산화물 반도체층(114, 116)의 이면에 불순물 도핑된 제1, 2 박막층(118, 120)을 각각 형성하는 단계이다.The first and second thin film layer formation step S220 is a step of forming first and second thin film layers 118 and 120 doped with impurities on the back surfaces of the first and second oxide semiconductor layers 114 and 116, respectively.
상기 제1, 2 박막층 형성 단계(S220) 수행시 제1, 2 박막층(118, 120)은 제1, 2 산화물 반도체층(114, 116)의 대향면에 스퍼터링(Sputtering) 등의 방식에 의해 불순물을 도핑하며, 불순물이 도핑된 n형/p형 실리콘 박막 또는 금속 박막이 적용된다. 이때, 상기 제1, 2 박막층(118, 120)의 두께는 1~10㎚ 범위로 형성된다.The first and second thin film layers 118 and 120 are formed on the opposite surfaces of the first and second oxide semiconductor layers 114 and 116 by a method such as sputtering in the first and second thin film layer forming steps S220, And an n-type / p-type silicon thin film or a metal thin film doped with an impurity is applied. At this time, the thickness of the first and second thin film layers 118 and 120 is 1 to 10 nm.
여기서, 상기 제1, 2 박막층 형성 단계(S220) 수행시 상기 제1, 2 박막층(118, 120)을 구성하는 n형 실리콘 박막은 인(P), 비소(As) 등과 같은 불순물이 1016/cm3 이상의 농도로 도핑된 n형 벌크 실리콘을 스퍼터링 타겟으로 사용하고, p형 실리콘 박막은 알루미늄(Al), 갈륨(Ga), 인듐(In) 등과 같은 불순물이 1016/cm3 이상의 농도로 도핑된 p형 벌크 실리콘을 스퍼터링 타겟으로 사용한다.Here, impurities such as the first and second thin film layer forming step (S220) performed when an n-type silicon thin films constituting the first and second thin-film layer (118, 120) is phosphorus (P), arsenic (As) 10 16 / using the n-type bulk silicon doped at a cm 3 or more concentrations to the sputtering target, p-type silicon thin film is aluminum (Al), gallium (Ga), an impurity, such as indium (in) 10 16 / cm 3 doped with more concentration Type p-type bulk silicon is used as a sputtering target.
그리고 상기 제1, 2 박막층 형성 단계(S220) 수행시 상기 제1, 2 박막층(118, 120)으로 금속 박막이 적용되는 경우, 알루미늄(Al), 니켈(Ni), 크롬(Cr), 또는 구리(Cu) 등의 벌크 금속을 타겟으로 사용한다.When a metal thin film is applied to the first and second thin film layers 118 and 120 during the first and second thin film layer formation steps S220, the metal thin film may be formed of aluminum (Al), nickel (Ni), chromium (Cr) (Cu) or the like is used as a target.
한편, 상기 제1, 2 박막층 형성 단계(S220) 수행시 상기 제1, 2 박막층(118, 120)으로 불순물이 도핑된 n형/p형 실리콘 박막 또는 금속 박막 등을 제조하기 위해서 각각의 타겟을 이용하여 스퍼터링(sputtering) 방법으로 형성하게 된다. 이때, 상기 제1, 2 박막층(118, 120)은 0.1~1㎜ 두께로 형성된다.In order to manufacture an n-type / p-type silicon thin film or a metal thin film doped with impurities into the first and second thin film layers 118 and 120 during the first and second thin film layer formation steps (S220) A sputtering method is used. At this time, the first and second thin film layers 118 and 120 are formed to have a thickness of 0.1 to 1 mm.
이때, 상기 제1, 2 박막층 형성 단계(S220) 수행시 상기 제1, 2 박막층(118, 120)을 형성하기 위해 적용되는 스퍼터링(sputtering) 공정은 아르곤(Ar) 분위기 등에서 시행하며, 공정 시행시 아르곤 가스의 압력은 10~100 mTorr 정도로 유지한다. 또한, 스퍼터링 공정 수행시 아르곤 플라즈마의 파워는 50~100W로 한다. 그리고 박막은 두께를 스퍼터링 시간으로 결정되며, 1~10㎚ 미만의 두께로 형성된다.The sputtering process applied to form the first and second thin film layers 118 and 120 during the first and second thin film layer formation process S220 is performed in an argon atmosphere or the like, The pressure of the argon gas is maintained at about 10 to 100 mTorr. The power of the argon plasma is set to 50 to 100 W in the sputtering process. The thickness of the thin film is determined by the sputtering time, and is formed to a thickness of less than 1 to 10 nm.
제1, 2 금속 산화물층 형성 단계(S230)는 제1, 2 박막층(118, 120)의 이면에 제1 금속 산화물층(122)과 제2 금속 산화물층(124)을 형성하는 단계이다.The first and second metal oxide layer forming steps S230 and S230 form a first
상기 제1, 2 금속 산화물층 형성 단계(S230) 수행시 제1 금속 산화물층(122)과 제2 금속 산화물층(124)은 제1, 2 박막층(118, 120)의 대향면에 Zn 산화물과 In 산화물 계통의 금속 산화물 재료 등에 의해 각각 형성된다. 이때, 상기 제1 금속 산화물층(122)과 제2 금속 산화물층(124)은 스퍼터링 시간에 의해 두께가 결정되며, 1~100㎚ 미만의 두께로 형성된다.The first
즉, 상기 제1, 2 금속 산화물층 형성 단계(S230) 수행시 상기 제1 금속 산화물층(122)과 제2 금속 산화물층(124)은 불순물이 도핑된 n형/p형 실리콘 박막 또는 금속 박막 등에 의해 선택되는 제1, 2 박막층(118, 120)의 대향면에 스퍼터링 등의 방법으로 ZnO 또는 In2O3;Sn(ITO)의 금속 산화물층을 제조한다.That is, the first
여기서, 상기 제1 금속 산화물층(122)과 제2 금속 산화물층(124)은 벌크 ZnO 또는 벌크 In2O3에 주석(Sn) 등의 금속 물질을 일부 첨가한 물질(In2O3;Sn(ITO):인디움 틴 옥사이드(indium tin oxide))을 타겟 재료로 사용한 스퍼터링 방식에 의해 막을 형성한다.Here, the first
그리고 상기 제1, 2 금속 산화물층 형성 단계(S230) 수행시 상기 제1 금속 산화물층(122)과 제2 금속 산화물층(124)을 형성하기 위해 적용되는 스퍼터링 공정은 아르곤(Ar) 분위기 등에서 시행하며, 공정 시행시 아르곤 가스의 압력은 10~100 mTorr 정도로 유지한다. 더욱이, 스퍼터링 공정 수행시 아르곤 플라즈마의 파워는 50~100W로 한다. The sputtering process applied to form the first
금속 산화물층과 제1 박막층 또는 제2 박막층과 금속 산화물층 순차 적층 단계(S240)는 제1, 2 금속 산화물층(122, 124)의 대향면에 제1, 2 박막층(118, 120)과 동일한 재질과 방법으로 개재 박막층(126, 128)을 형성하고, 상기 개재 박막층(126, 128)의 대향면 중 어느 한 면에 제1 금속 산화물층(122)과 제2 금속 산화물층(124)과 동일한 재질과 방법으로 개재 금속 산화물층(130, 132)을 형성한다. 한편, 상기 금속 산화물층과 제1 박막층 또는 제2 박막층과 금속 산화물층 순차 적층 단계(S240) 수행시 개재 박막층이 서로 접촉하게 하거나, 개재 금속 산화물층이 서로 접촉하게 하지 않고, 개재 박막층과 개재 금속 산화물층이 순차 적층되게 하여 개재 박막층과 개재 금속 산화물층 및 개재 박막층 순으로 적층되게 한다.The metal oxide layer and the first thin film layer or the second thin film layer and the metal oxide layer are successively stacked in the same manner as the first and second thin film layers 118 and 120 on the opposite surfaces of the first and second
즉, 금속 산화물층과 제1 박막층 또는 제2 박막층과 금속 산화물층 순차 적층 단계(S240)는 제1, 2 박막층(118, 120)과 제1, 2 금속 산화물층(122, 124)을 기본적으로 구비한 상태에서 상기 제1 금속 산화물층(122)과 상기 제2 금속 산화물층(124)의 대향면에 상기 개재 박막층과 상기 개재 금속 산화물층을 교대로 한 차례에서 수십 차례까지 적층한 제1, 2 중간층을 형성하는 단계로, 다층으로 구비한 상기 제1, 2 중간층을 통해 열전효율을 증가시킬 수 있다.That is, the metal oxide layer and the first thin film layer or the second thin film layer and the metal oxide layer are sequentially stacked (S240), and the first and second thin film layers 118 and 120 and the first and second
여기서, 제1 중간층 형성 단계는 제1 박막층(118)과 제1 금속 산화물층(122)의 사이에 상기 제1 금속 산화물층(122)과 상기 제1 박막층(118)을 순차적으로 다층 적층하여 형성하고, 제2 중간층 형성 단계는 제2 금속 산화물층(124)과 제2 박막층(120)의 사이에 상기 제2 박막층(120)과 상기 제2 금속 산화물층(124)을 순차적으로 다층 적층하여 형성한다.Here, the first intermediate layer forming step may include forming the first
제1, 2 전극 합착 단계(S250)는 제1 전극(110)의 개재 금속 산화물층(130)에 형성된 개재 박막층(126)과 제2 전극(112)의 개재 금속 산화물층(132)을 대면 접촉시킨 상태에서 제1, 2 전극(110, 112)을 합착 즉, 눌림 접촉(press contact)으로 열전 소자를 제작 완성하는 단계이다.The first and second electrode bonding step S250 may include the step of forming the intervening
이렇게, 본 발명에서는 제1, 2 산화물 반도체층 형성 단계(S210), 제1, 2 박막층 형성 단계(S220) 및 금속 산화물층과 제1 박막층 또는 제2 박막층과 금속 산화물층 순차 적층 단계(S240)를 통해 제1, 2 박막층(118, 120)과 제1, 2 금속 산화물층(122, 124)을 기본적으로 구비한 상태에서 상기 제1 금속 산화물층(122)과 상기 제2 금속 산화물층(124)의 대향면에 상기 개재 박막층과 상기 개재 금속 산화물층을 교대로 한 차례에서 수십 차례까지 적층한 구조로 구현하여 다층을 통해 효율적인 열전소자의 구현이 가능하다.In the present invention, the first and second oxide semiconductor layer formation steps (S210), the first and second thin film layer formation steps (S220), and the metal oxide layer, the first thin film layer or the second thin film layer and the metal oxide layer sequential lamination step (S240) The first
즉, 금속 산화물층의 사이에 전기전도도가 큰 이종 박막을 개재하는 경우 전체 물질의 열전도계수가 작아져 보다 유용한 산화물 반도체 기반의 열전소자로 활용할 수 있다. 이때, 상기 금속 산화물층과 상기 박막과의 계면(interface)에서 효과적인 원자들의 질량의 차이로 열을 전달하는 포논(phonon)의 반사가 발생하므로 포논에 의한 열전달을 억제하게 되며, 전기전도를 담당하는 전자나 홀은 계면에서 방해받지 않고 잘 지나갈 수 있도록 전도도가 큰 물질을 박막으로 사용하는 것이다.That is, when a thin film having a high electrical conductivity is interposed between the metal oxide layers, the thermal conductivity coefficient of the entire material is reduced, and thus the metal oxide layer can be utilized as a more useful oxide semiconductor based thermoelectric device. At this time, the reflection of the phonon that transfers heat due to the difference in the mass of the effective atoms at the interface between the metal oxide layer and the thin film is generated, thereby suppressing the heat transfer by the phonon, Electrons and holes are materials that have high conductivity so that they can pass through without interference at the interface.
결국, 제1, 2 금속 산화물층(122, 124)과, 개재 금속 산화물층(130, 132) 또는 제1, 2 박막층(118, 120)과 개재 박막층(126, 128)이 열전효과를 일으키는 과정에서, 전기전도도가 큰 물질의 박막을 금속 산화물층의 사이에 삽입한 구조를 채택하여 전기전도도의 손해없이 열전도를 낮출 수 있으며, 이에 전기전도도가 큰 물질의 박막층이 산화물층 또는 박막층의 열전효과를 상승하게 한다.As a result, the first and second
도면에는 도시하지 않았지만, 본 발명에 의한 열전 성능이 우수한 산화물 반도체 열전 소자 제조 방법은 금속 산화물층과 제1 박막층 또는 제2 박막층과 금속 산화물층 순차 적층 단계, 제1, 2 금속 산화물층 형성 단계, 제1, 2 박막층 형성 단계, 제1, 2 산화물 반도체층 형성 단계 및 제1, 2 전극 형성 단계와 같이 제1 실시예의 열전 성능이 우수한 산화물 반도체 열전 소자 제조 방법의 역순으로 수행할 수도 있다.
Although not shown in the drawings, the method for fabricating an oxide semiconductor thermoelectric device having excellent thermoelectric performance according to the present invention includes sequentially forming a metal oxide layer, a first thin film layer, a second thin film layer and a metal oxide layer, a first and a second metal oxide layer forming step, The first and second thin film layer formation steps, the first and second oxide semiconductor layer formation steps, and the first and second electrode formation steps, in the reverse order of the method for manufacturing an oxide semiconductor thermoelectric element having the excellent thermoelectric performance of the first embodiment.
도 4에는 본 발명의 제2 실시예에 의한 열전 성능이 우수한 산화물 반도체 열전 소자가 개략도로 도시되어 있고, 도 5에는 본 발명의 제2 실시예에 의한 열전 성능이 우수한 산화물 반도체 열전 소자 제조 방법이 블록도로 도시되어 있다.FIG. 4 is a schematic view of an oxide semiconductor thermoelectric element having an excellent thermoelectric performance according to a second embodiment of the present invention, and FIG. 5 is a schematic view showing a method of manufacturing an oxide semiconductor thermoelectric element having an excellent thermoelectric performance according to a second embodiment of the present invention. Block diagrams are shown.
이들 도면에 의하면, 본 발명에 의한 제2 실시예의 열전 성능이 우수한 산화물 반도체 열전 소자 제조 방법은 제1 전극 형성 단계(S300), 제1 산화물 반도체층 형성 단계(S310), 제1 박막층 형성 단계(S320), 금속 산화물층 형성 단계(S330), 제2 박막층 형성 단계(S340), 제2 산화물 반도체층 또는 제2 박막층과 제2 산화물 반도체층 추가 형성 단계(S350), 금속 증착 단계(S360) 및 열처리 단계(S370)를 포함한다.According to these drawings, the method for manufacturing an oxide semiconductor thermoelectric device having an excellent thermoelectric performance according to the second embodiment of the present invention includes a first electrode formation step (S300), a first oxide semiconductor layer formation step (S310), a first thin film layer formation step A metal oxide layer forming step S330, a second thin film layer forming step S340, a second oxide semiconductor layer or a second thin film layer and a second oxide semiconductor layer addition forming step S350, a metal deposition step S360, And a heat treatment step (S370).
여기서, 상기 제1 전극 형성 단계(S300)는 제1 실시예의 제1, 2 전극 형성 단계(S200) 중 제1 전극 형성 단계와 대응되고, 상기 제1 산화물 반도체층 형성 단계(S310)는 제1 실시예의 제1, 2 산화물 반도체층 형성 단계(S210) 중 제1 산화물 반도체층 형성 단계와 대응되고, 상기 제1 박막층 형성 단계(S320)는 제1 실시예의 제1, 2 박막층 형성 단계(S220) 중 제1 박막층 형성 단계와 대응되고, 상기 금속 산화물층 형성 단계(S330)는 제1 실시예의 제1, 2 금속 산화물층 형성 단계(S230)와 대응되며, 상기 제2 박막층 형성 단계(S340)는 제1 실시예의 제1, 2 박막층 형성 단계(S220) 중 제2 박막층 형성 단계와 대응되므로 상세한 설명을 생략한다.Here, the first electrode forming step S300 corresponds to the first electrode forming step of the first and second electrode forming step S200 of the first embodiment, and the first oxide semiconductor layer forming step S310 corresponds to the first electrode forming step The first thin film layer forming step S320 corresponds to the first oxide semiconductor layer forming step of the first and second oxide semiconductor layer forming steps S210 and S210 of the embodiment, The metal oxide layer forming step (S330) corresponds to the first and second metal oxide layer forming steps (S230) of the first embodiment, and the second thin film layer forming step (S340) corresponds to the first thin film layer forming step And the second thin film layer formation step of the first and second thin film layer formation steps (S220) of the first embodiment, detailed description thereof will be omitted.
한편, 본 발명에 의한 제2 실시예의 열전 성능이 우수한 산화물 반도체 열전 소자 제조 방법에 의해 제조되는 열전 소자(100')는 제1 전극(110'), 제1 산화물 반도체층(114'), 제1 박막층(118'), 금속 산화물층(122'), 개재 박막층(126'), 개재 금속 산화물층(130'), 제2 산화물 반도체층(116') 및 금속 증착층(112')이 순차 적층되며, 상기 개재 박막층(126')과 상기 개재 금속 산화물층(130')을 교대로 한 차례에서 수십 차례까지 적층한 구조로 구현된다.In the meantime, the thermoelectric element 100 'manufactured by the method of manufacturing an oxide semiconductor thermoelectric element having an excellent thermoelectric performance according to the second embodiment of the present invention includes a first electrode 110', a first oxide semiconductor layer 114 ' The first oxide semiconductor layer 130 ', the second oxide semiconductor layer 116', and the metal vapor deposition layer 112 'are successively formed in the order of the first thin film layer 118', the metal oxide layer 122 ', the intervening thin film layer 126' And the intervening thin film layer 126 'and the intervening metal oxide layer 130' are alternately stacked in a sequence of several times.
제2 산화물 반도체층 또는 제2 박막층과 제2 산화물 반도체층 추가 형성 단계(S350)는 개재 금속 산화물층(130')의 상면에 제2 산화물 반도체층(116')을 형성하거나, 상기 개재 금속 산화물층(130')의 상면에 제2 박막층과 제2 산화물 반도체층(116')을 적층시켜 형성하는 단계로, 본 실시예에서는 상기 개재 금속 산화물층(130')의 상면에 제2 산화물 반도체층(116')만 형성하는 것으로 예시하였다.The second oxide semiconductor layer or the second thin film layer and the second oxide semiconductor layer forming step S350 may be formed by forming a second oxide semiconductor layer 116 'on the upper surface of the intervening metal oxide layer 130' The second oxide semiconductor layer 116 'is formed by laminating a second thin film layer and a second oxide semiconductor layer 116' on the upper surface of the interlayer metal oxide layer 130 '. In this embodiment, (116 '). ≪ / RTI >
금속 증착 단계(S360)는 제2 산화물 반도체층(116') 상에 금속을 증착하는 단계로, 금속 증착층(112')이 제1 실시예의 제2 전극을 대체한다.The metal deposition step S360 is a step of depositing a metal on the second oxide semiconductor layer 116 ', and the metal deposition layer 112' replaces the second electrode of the first embodiment.
여기서, 상기 금속 증착 단계(S360)는 알루미늄(Al), 니켈(Ni), 크롬(Cr), 또는 구리(Cu) 등의 금속을 이용하여 열진공 증착(thermal evaporation)이나 스퍼터링 기법 등을 이용하여 수행한다.The metal deposition step S360 may be performed using a metal such as aluminum (Al), nickel (Ni), chromium (Cr), copper (Cu), or the like using thermal evaporation or sputtering .
열처리 단계(S370)는 금속 증착 단계(S360) 수행 후에 최종으로 열처리하여 열전 소자를 안정화하는 공정으로, 상술한 공정으로 제작한 열전소자를 질소 분위기에서 250~350℃의 온도로 30~90분(바람직하게는 60분) 동안 열처리한다.
The heat treatment step S370 is a step of finally thermally treating the thermoelectric device after the metal deposition step S360 to stabilize the thermoelectric device. The thermoelectric device manufactured by the above process is heated at a temperature of 250 to 350 DEG C for 30 to 90 minutes Preferably 60 minutes).
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. This is possible.
그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited by the described embodiments, but should be determined by the equivalents of the appended claims, as well as the appended claims.
100: 제1 실시예의 열전 소자 110, 112: 제1, 2 전극
114, 116: 제1, 2 산화물 반도체층 118, 120: 제1, 2 박막층
122, 124: 상, 하부 금속 산화물층 126, 128: 개재 박막층
130, 132: 개재 금속 산화물층
100': 제2 실시예의 열전 소자 110': 제1 전극
112': 금속 증착층 114': 제1 산화물 반도체층
116': 제2 산화물 반도체층 118': 제1 박막층
122': 금속 산화물층 126': 개재 박막층
130': 개재 금속 산화물층100:
114, 116: first and second oxide semiconductor layers 118, 120: first and second thin film layers
122, 124: upper and lower
130, 132: an intervening metal oxide layer
100 ': thermoelectric element 110' of the second embodiment: first electrode
112 ': a metal deposition layer 114': a first oxide semiconductor layer
116 ': second oxide semiconductor layer 118': first thin film layer
122 ': metal oxide layer 126': intervening thin film layer
130 ': interposed metal oxide layer
Claims (13)
상기 제1 전극 상에 금속 산화물로 형성되는 제1 산화물 반도체층;
상기 제1 산화물 반도체층 상에 n형/p형 실리콘 박막 또는 금속 박막으로 형성되는 제1 박막층;
상기 제1 박막층 상에 Zn 산화물 또는 In 산화물로 형성되는 금속 산화물층;
상기 금속 산화물층 상에 n형/p형 실리콘 박막 또는 금속 박막으로 형성되는 제2 박막층;
상기 제2 박막층 상에 금속 산화물로 형성되는 제2 산화물 반도체층; 및
상기 제2 산화물 반도체층 상에 형성되는 제2 전극을 포함하는 열전 성능이 우수한 산화물 반도체 열전 소자.
A first electrode;
A first oxide semiconductor layer formed of a metal oxide on the first electrode;
A first thin film layer formed of an n-type / p-type silicon thin film or a metal thin film on the first oxide semiconductor layer;
A metal oxide layer formed of Zn oxide or In oxide on the first thin film layer;
A second thin film layer formed of an n-type / p-type silicon thin film or a metal thin film on the metal oxide layer;
A second oxide semiconductor layer formed of a metal oxide on the second thin film layer; And
And a second electrode formed on the second oxide semiconductor layer.
상기 제1 박막층과 상기 금속 산화물층의 사이에 금속 산화물층과 박막층으로 형성되는 제1 중간층이 하나 이상 구비되는 열전 성능이 우수한 산화물 반도체 열전 소자.
The method according to claim 1,
Wherein at least one of a metal oxide layer and a first intermediate layer formed as a thin film layer is provided between the first thin film layer and the metal oxide layer.
상기 금속 산화물층과 상기 제2 박막층의 사이에 박막층과 금속 산화물로 형성되는 제2 중간층이 하나 이상 구비되는 열전 성능이 우수한 산화물 반도체 열전 소자.
The method according to claim 1,
Wherein at least one of a thin film layer and a second intermediate layer formed of a metal oxide is provided between the metal oxide layer and the second thin film layer.
상기 제1, 2 산화물 반도체층은 Zn 산화물과 In 산화물이 복합 다층으로 형성되는 열전 성능이 우수한 산화물 반도체 열전 소자.
The method according to claim 1,
Wherein the first and second oxide semiconductor layers are formed of a composite multi-layered structure of Zn oxide and In oxide.
상기 제1, 2 박막층에서 n형 실리콘 박막은 인(P), 비소(As)와 같은 불순물이 1016/cm3 이상의 농도로 도핑 형성되고, p형 벌크 실리콘은 알루미늄(Al), 갈륨(Ga), 인듐(In)과 같은 불순물이 1016/cm3 이상의 농도로 도핑 형성되는 열전 성능이 우수한 산화물 반도체 열전 소자.
The method according to claim 1,
In the first and second thin film layers, impurities such as phosphorus (P) and arsenic (As) are doped at a concentration of 10 16 / cm 3 or more in the n-type silicon thin film, and aluminum (Al), gallium ) And indium (In) are doped at a concentration of 10 < 16 > / cm < 3 > or more.
상기 제1, 2 박막층은 1~10㎚의 두께로 형성되는 열전 성능이 우수한 산화물 반도체 열전 소자.
6. The method of claim 5,
Wherein the first and second thin film layers are formed to a thickness of 1 to 10 nm and excellent in thermoelectric performance.
상기 금속 산화물층은 1~100㎚의 두께로 형성되는 열전 성능이 우수한 산화물 반도체 열전 소자.
The method according to claim 1,
Wherein the metal oxide layer has a thickness of 1 to 100 nm and is excellent in thermoelectric performance.
상기 제1 전극 상에 금속 산화물로 구성된 제1 산화물 반도체층을 형성하는 단계;
상기 제1 산화물 반도체층 상에 n형/p형 실리콘 박막 또는 금속 박막으로 구성된 제1 박막층을 형성하는 단계;
상기 제1 박막층 상에 Zn 산화물 또는 In 산화물 계통의 금속 산화물층을 형성하는 단계;
상기 금속 산화물층 상에 n형/p형 실리콘 박막 또는 금속 박막으로 구성된 제2 박막층을 형성하는 단계;
상기 제2 박막층 상에 금속 산화물로 구성된 제2 산화물 반도체층을 형성하는 단계; 및
상기 제2 산화물 반도체층 상에 제2 전극을 형성하는 단계를 포함하는 열전 성능이 우수한 산화물 반도체 열전 소자 제조 방법.
Forming a first electrode;
Forming a first oxide semiconductor layer made of a metal oxide on the first electrode;
Forming a first thin film layer composed of an n-type / p-type silicon thin film or a metal thin film on the first oxide semiconductor layer;
Forming a ZnO or In oxide based metal oxide layer on the first thin film layer;
Forming a second thin film layer composed of an n-type / p-type silicon thin film or a metal thin film on the metal oxide layer;
Forming a second oxide semiconductor layer composed of a metal oxide on the second thin film layer; And
And forming a second electrode on the second oxide semiconductor layer. A method for fabricating an oxide semiconductor thermoelectric device, the method comprising:
상기 제1 전극 상에 금속 산화물로 구성된 제1 산화물 반도체층을 형성하는 단계;
상기 제1 산화물 반도체층 상에 n형/p형 실리콘 박막 또는 금속 박막으로 구성된 제1 박막층을 형성하는 단계;
상기 제1 박막층 상에 Zn 산화물 또는 In 산화물 계통의 금속 산화물층을 형성하는 단계;
상기 금속 산화물층 상에 n형/p형 실리콘 박막 또는 금속 박막으로 구성된 제2 박막층을 형성하는 단계;
상기 금속 산화물층 상에 제2 산화물 반도체층을 형성하거나, 상기 금속 산화물층 상에 상기 제2 박막층과 상기 제2 산화물 반도체층을 순차적으로 추가 형성하는 단계; 및
상기 제2 산화물 반도체층의 표면에 금속을 증착하는 단계를 포함하는 열전 성능이 우수한 산화물 반도체 열전 소자 제조 방법.
Forming a first electrode;
Forming a first oxide semiconductor layer made of a metal oxide on the first electrode;
Forming a first thin film layer composed of an n-type / p-type silicon thin film or a metal thin film on the first oxide semiconductor layer;
Forming a ZnO or In oxide based metal oxide layer on the first thin film layer;
Forming a second thin film layer composed of an n-type / p-type silicon thin film or a metal thin film on the metal oxide layer;
Forming a second oxide semiconductor layer on the metal oxide layer or sequentially forming the second thin film layer and the second oxide semiconductor layer on the metal oxide layer; And
And depositing a metal on the surface of the second oxide semiconductor layer.
상기 제1 박막층과 상기 금속 산화물층의 사이에 금속 산화물층과 박막층으로 형성되는 제1 중간층이 하나 이상 구비되는 단계를 포함하는 열전 성능이 우수한 산화물 반도체 열전 소자 제조 방법.
9. The method of claim 8,
And a first intermediate layer formed between the first thin film layer and the metal oxide layer and including a metal oxide layer and a thin film layer.
상기 금속 산화물층과 상기 제2 박막층의 사이에 박막층과 금속 산화물로 형성되는 제2 중간층이 하나 이상 구비되는 단계를 포함하는 열전 성능이 우수한 산화물 반도체 열전 소자 제조 방법.
9. The method of claim 8,
And a second intermediate layer between the metal oxide layer and the second thin film layer, the thin film layer being formed of a metal oxide and the second intermediate layer being formed between the metal oxide layer and the second thin film layer.
상기 금속 증착 단계는 알루미늄(Al), 니켈(Ni), 크롬(Cr) 및 구리(Cu) 금속을 이용하여 열진공 증착(thermal evaporation) 또는 스퍼터링 기법에 의해 수행되는 열전 성능이 우수한 산화물 반도체 열전 소자 제조 방법.
10. The method of claim 9,
The metal deposition step may be performed by a thermal evaporation or sputtering technique using aluminum (Al), nickel (Ni), chromium (Cr), and copper (Cu) Gt;
상기 금속 증착 단계 수행 후에 질소 분위기에서 250~350℃의 온도와 30~90분의 조건으로 열처리하는 단계가 더 수행되는 열전 성능이 우수한 산화물 반도체 열전 소자 제조 방법.
10. The method of claim 9,
And performing heat treatment in a nitrogen atmosphere at a temperature of 250 to 350 ° C and a temperature of 30 to 90 minutes after the metal deposition step is performed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140035642A KR101517784B1 (en) | 2014-03-27 | 2014-03-27 | Thermoelectric materials having high figure of merit and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140035642A KR101517784B1 (en) | 2014-03-27 | 2014-03-27 | Thermoelectric materials having high figure of merit and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101517784B1 true KR101517784B1 (en) | 2015-05-06 |
Family
ID=53393895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140035642A KR101517784B1 (en) | 2014-03-27 | 2014-03-27 | Thermoelectric materials having high figure of merit and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101517784B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170004464A (en) * | 2015-07-02 | 2017-01-11 | 주식회사 엘지화학 | Thermoelectric module and method for manufacturing the same |
| KR102198394B1 (en) * | 2020-01-29 | 2021-01-07 | 부산대학교 산학협력단 | Thermoelectric material using multilayer structure consist of ito and hydrogen dropped ito, and method for manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4833827B2 (en) * | 2005-12-28 | 2011-12-07 | 古河電気工業株式会社 | Anisotropic cooling element, Peltier module including the same, light emitting diode element, semiconductor laser element |
| JP2012019205A (en) * | 2010-06-10 | 2012-01-26 | Fujitsu Ltd | Thermoelectric conversion element and manufacturing method thereof |
| KR20120115079A (en) * | 2009-03-26 | 2012-10-17 | 코닝 인코포레이티드 | Thermoelectric device, electrode materials and method for fabricating thereof |
| JP2013102155A (en) * | 2011-10-19 | 2013-05-23 | Fujifilm Corp | Thermoelectric conversion element and manufacturing method of the same |
-
2014
- 2014-03-27 KR KR1020140035642A patent/KR101517784B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4833827B2 (en) * | 2005-12-28 | 2011-12-07 | 古河電気工業株式会社 | Anisotropic cooling element, Peltier module including the same, light emitting diode element, semiconductor laser element |
| KR20120115079A (en) * | 2009-03-26 | 2012-10-17 | 코닝 인코포레이티드 | Thermoelectric device, electrode materials and method for fabricating thereof |
| JP2012019205A (en) * | 2010-06-10 | 2012-01-26 | Fujitsu Ltd | Thermoelectric conversion element and manufacturing method thereof |
| JP2013102155A (en) * | 2011-10-19 | 2013-05-23 | Fujifilm Corp | Thermoelectric conversion element and manufacturing method of the same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170004464A (en) * | 2015-07-02 | 2017-01-11 | 주식회사 엘지화학 | Thermoelectric module and method for manufacturing the same |
| KR102019885B1 (en) * | 2015-07-02 | 2019-09-09 | 주식회사 엘지화학 | Thermoelectric module and method for manufacturing the same |
| KR102198394B1 (en) * | 2020-01-29 | 2021-01-07 | 부산대학교 산학협력단 | Thermoelectric material using multilayer structure consist of ito and hydrogen dropped ito, and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8039734B2 (en) | Electrode paste for solar cell, solar cell using the paste, and fabrication method of the solar cell | |
| JP6194958B2 (en) | All solid state secondary battery, method for manufacturing the same, and electronic device | |
| TW200947726A (en) | Buried insulator isolation for solar cell contacts | |
| EP2410584A1 (en) | Thermoelectric cell and the manufacturing method thereof | |
| KR20120000198A (en) | Solar Cell with P-doped Quantum Dot and the Fabrication Method Thereof | |
| JP5468088B2 (en) | Thin film thermoelectric generator and manufacturing method thereof | |
| Takahashi et al. | Perovskite solar cells with CuI inorganic hole conductor | |
| JP2018521502A (en) | Back contact type photovoltaic cell with inductive coupling | |
| EP2908348B1 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
| KR101517784B1 (en) | Thermoelectric materials having high figure of merit and manufacturing method thereof | |
| CN116347908B (en) | Perovskite solar cell, preparation method thereof and photovoltaic module | |
| KR20100094224A (en) | Solar cell and fabrication method thereof | |
| KR102707789B1 (en) | Conductive contacts for polycrystalline silicon features of solar cells | |
| JP2009194309A (en) | Thermoelectric module | |
| CN110690351A (en) | Method for manufacturing perovskite solar cell | |
| CN112673482A (en) | Solar cell with hybrid architecture including differentiated p-type and n-type regions | |
| JP2012186297A (en) | Thermoelectric conversion module and manufacturing method therefor | |
| TW201133884A (en) | Silicon solar cell | |
| JP5253438B2 (en) | Manufacturing method of solar cell | |
| JP2004158511A (en) | Substrate for solar cell, its manufacturing method, and solar cell using it | |
| CN115207143B (en) | perovskite/Si two-end mechanical laminated solar cell of MXene interconnection layer and preparation method thereof | |
| KR101551694B1 (en) | Method for manufacturing Metal-Insulator-Semiconductor type solar cells using screen printing method | |
| JP7503777B1 (en) | Method for manufacturing solar cell and solar cell | |
| WO2023048117A1 (en) | Solar cell | |
| WO2023033062A1 (en) | Heat-utilizing power generation module and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180323 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190329 Year of fee payment: 5 |