KR101516306B1 - Layout for high voltage switching circuit in flash memory device - Google Patents
Layout for high voltage switching circuit in flash memory device Download PDFInfo
- Publication number
- KR101516306B1 KR101516306B1 KR1020140072534A KR20140072534A KR101516306B1 KR 101516306 B1 KR101516306 B1 KR 101516306B1 KR 1020140072534 A KR1020140072534 A KR 1020140072534A KR 20140072534 A KR20140072534 A KR 20140072534A KR 101516306 B1 KR101516306 B1 KR 101516306B1
- Authority
- KR
- South Korea
- Prior art keywords
- high voltage
- pumping
- mos transistor
- switching circuit
- memory device
- Prior art date
Links
- 238000005086 pumping Methods 0.000 claims abstract description 42
- 230000007704 transition Effects 0.000 claims description 4
- 230000000737 periodic effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 claims 2
- 239000003990 capacitor Substances 0.000 abstract description 21
- 239000002184 metal Substances 0.000 description 14
- 101001022170 Homo sapiens FYN-binding protein 2 Proteins 0.000 description 5
- 101000990990 Homo sapiens Midkine Proteins 0.000 description 5
- 102100030335 Midkine Human genes 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 플래시 메모리 장치의 레이아웃에 관한 것으로, 특히, 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃에 관한 것이다.
The present invention relates to the layout of a flash memory device, and more particularly to the layout of a high voltage switching circuit of a flash memory device.
플래시 메모리 장치는 비휘발성 메모리 장치로서, 프로그램 동작 및 소거 동작이 수행되는 메모리 장치이다. 그리고, 이러한 프로그램 동작 및 소거 동작에는 높은 레벨의 전압이 사용된다. 이를 위하여, 플래시 메모리 장치에는 높은 레벨의 전압을 전송하는 고전압 스위칭 회로가 내장된다.A flash memory device is a nonvolatile memory device, in which a program operation and an erase operation are performed. A high level voltage is used for such program operation and erase operation. To this end, a flash memory device incorporates a high voltage switching circuit that transmits a high level voltage.
한편, 고전압 스위칭 회로는 스위칭 모스 트랜지스터와 펌핑 모스 트랜지스터로 구성되는 것이 일반적이다. 상기 스위칭 모스 트랜지스터는 선택 신호에 게이팅되어 높은 레벨의 전압을 전송하는 역할을 수행한다. 그리고, 상기 펌핑 모스 트랜지스터는 펌핑 커패시터로 동작하고, 펌핑 동작을 통하여 상기 선택 신호를 높은 전압 레벨로 상승시키는 역할을 수행한다.On the other hand, the high voltage switching circuit is generally composed of a switching MOS transistor and a pumping MOS transistor. The switching MOS transistor gates to a selection signal and transmits a high level voltage. The pumping MOS transistor operates as a pumping capacitor, and performs a function of raising the selection signal to a high voltage level through a pumping operation.
이러한 고전압 스위칭 회로에서, 효율적으로 높은 레벨의 전압을 전송하기 위해서는, 상기 펌핑 커패시터의 용량을 증대시켜, 상기 선택 신호의 레벨을 충분히 상승시킬 수 있는 고전압 스위칭 회로가 요구된다. 이때, 레이아웃 면적의 증가를 최소화하는 것이 중요하다.
In such a high-voltage switching circuit, in order to efficiently transmit a high-level voltage, a high-voltage switching circuit capable of increasing the capacity of the pumping capacitor and sufficiently raising the level of the selection signal is required. At this time, it is important to minimize the increase of the layout area.
본 발명의 목적은 레이아웃 면적의 증가를 최소화하면서, 펌핑 커패시터의 용량을 증대시켜 효율적으로 높은 레벨의 전압을 전송할 수 있는 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃을 제공하는 데 있다.
It is an object of the present invention to provide a layout of a high voltage switching circuit of a flash memory device capable of increasing the capacity of a pumping capacitor to efficiently transmit a high level voltage while minimizing an increase in layout area.
상기의 목적을 달성하기 위한 본 발명의 일면은 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃에 관한 것이다. 본 발명의 일면에 따른 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃에서, 상기 고전압 스위칭 회로는 일접합 단자와 다른 일접합 단자에 제어 신호가 공통적으로 접속되고, 게이트 단자에 선택 신호가 접속되는 펌핑 모스 트랜지스터로서, 상기 제어 신호는 주기적으로 천이되는 상기 펌핑 모스 트랜지스터; 및 일접합 단자에 입력 신호가 접속되고, 다른 일접합 단자에는 출력 신호가 연결되며, 게이트 단자에 상기 선택 신호가 접속되는 스위칭 모스 트랜지스터를 구비한다. 그리고, 상기 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃은 상기 펌핑 모스 트랜지스터의 일접합 단자와 상기 다른 일접합 단자가 배치되고, 상기 펌핑 모스 트랜지스터의 채널이 형성되는 펌핑 액티브 영역; 상기 제어 신호가 배선되는 제어 배선 영역; 및 상기 선택 신호가 배선되는 선택 배선 영역을 구비한다. 이때, 상기 제어 배선 영역 및 상기 선택 배선 영역은 상기 펌핑 액티브 영역의 채널방향의 길이보다 긴 적어도 일부분에서 평행하게 확장된다.
According to an aspect of the present invention, there is provided a layout of a high voltage switching circuit of a flash memory device. In the layout of a high voltage switching circuit of a flash memory device according to an aspect of the present invention, the high voltage switching circuit includes a pumping MOS transistor in which a control signal is commonly connected to one junction terminal and another junction terminal, Wherein the control signal is periodically shifted by the pumping MOS transistor; And a switching MOS transistor having an input signal connected to one junction terminal, an output signal connected to the other junction terminal, and the selection signal connected to the gate terminal. The layout of the high voltage switching circuit of the flash memory device is such that a pumping active region in which a junction terminal of the pumping MOS transistor and the other junction terminal are disposed and in which a channel of the pumping MOS transistor is formed; A control wiring region in which the control signal is wired; And a selection wiring region in which the selection signal is wired. At this time, the control wiring region and the selective wiring region are extended in parallel at least in a part longer than the length of the pumping active region in the channel direction.
상기와 같은 구성의 본 발명의 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃에 의하면, 레이아웃 면적의 증가가 거의 없으면서도, 펌핑 커패시터의 용량이 증대되고, 이에 따라 선택 신호가 높은 전압을 제어될 수 있으므로, 높은 레벨의 전압이 효율적으로 전송될 수 있다.
According to the layout of the high voltage switching circuit of the flash memory device of the present invention configured as described above, since the capacity of the pumping capacitor is increased and the selection signal can be controlled to a high voltage with little increase in the layout area, A high level voltage can be efficiently transmitted.
본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 플래시 메모리 장치의 고전압 스위칭 회로의 회로도이다.
도 2는 본 발명의 일실시예에 따른 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃을 나타내는 도면이다.
도 3은 본 발명의 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃에 따른 효과를 설명하기 위한 도면이다.A brief description of each drawing used in the present invention is provided.
1 is a circuit diagram of a high voltage switching circuit of a flash memory device of the present invention.
2 is a diagram illustrating a layout of a high voltage switching circuit of a flash memory device according to an embodiment of the present invention.
3 is a diagram for explaining the effect of the layout of the high voltage switching circuit of the flash memory device of the present invention.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 또한, 하기의 설명에서, 구체적인 처리흐름과 같은 많은 특정 상세들은 본 발명의 보다 전반적인 이해를 제공하기 위해 기술된다. 그러나, 이들 특정 상세들 없이도, 본 발명의 실시될 수 있다는 것은 당해 기술분야에서 통상의 지식을 가진 자에게는 자명한 사실이다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.For a better understanding of the present invention and its operational advantages, and the objects attained by the practice of the present invention, reference should be made to the accompanying drawings, which illustrate preferred embodiments of the invention, and the accompanying drawings. In understanding each of the figures, it should be noted that like parts are denoted by the same reference numerals whenever possible. Also, in the following description, numerous specific details, such as specific processing flows, are set forth in order to provide a more thorough understanding of the present invention. It will be apparent, however, to one skilled in the art, that the present invention may be practiced without these specific details. Further, detailed descriptions of known functions and configurations that may be unnecessarily obscured by the gist of the present invention are omitted.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어 지는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments disclosed herein are being provided so that this disclosure will be thorough and complete, and will fully convey the concept of the invention to those skilled in the art.
도면에서 여러 배선 및 영역을 명확하게 표현하기 위하여 폭과 길이를 확대 및/또는 축소하여 나타내었다. 전체적으로 도면 설명시 관찰자 관점에서 설명하였다.In the drawings, the width and length are enlarged and / or reduced in order to clearly illustrate the various wirings and regions. Overall, the description of the drawing was made from the point of view of the observer.
도 1은 본 발명의 플래시 메모리 장치의 고전압 스위칭 회로의 회로도이다.1 is a circuit diagram of a high voltage switching circuit of a flash memory device of the present invention.
도 1을 참조하면, 본 발명의 플래시 메모리 장치의 고전압 스위칭 회로는 펌핑 모스 트랜지스터(100) 및 스위칭 모스 트랜지스터(200)를 구비한다.Referring to FIG. 1, the high voltage switching circuit of the flash memory device of the present invention includes a pumped
상기 펌핑 모스 트랜지스터(100)는 일접합 단자와 다른 일접합 단자에 제어 신호(VCON)가 공통적으로 접속되고, 게이트 단자에는 선택 신호(VSEL)가 접속된다. In the pumping
바람직하기로는, 상기 제어 신호(VCON)는 주기적인 천이를 반복하는 클락 신호이다(도 3 참조). Preferably, the control signal VCON is a clock signal that repeats a periodic transition (see FIG. 3).
이에 따라, 상기 펌핑 모스 트랜지스터(100)는 상기 제어 신호(VCON)의 상승 천이에 따라 상기 선택 신호(VSEL)의 전압 레벨을 상승시키는 모스 커패시터로 작용된다.Accordingly, the pumping
이때, 참조부호 MTCAP는 본 발명의 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃에서, 상기 제어 신호(VCON)와 상기 선택 신호(VSEL)의 배선에 의하여 생성되는 메탈 커패시터를 나타낸다.In this case, the reference symbol MTCAP denotes a metal capacitor generated by the control signal VCON and the selection signal VSEL in the layout of the high voltage switching circuit of the flash memory device of the present invention.
그리고, 상기 메탈 커패시터(MTCAP)는 상기 펌핑 모스 트랜지스터(100)로 형성되는 모스 커패시터와 병렬로 연결된다. 이때, 상기 메탈 커패시터(MTCAP)와 상기 펌핑 모스 트랜지스터(100)로 형성되는 모스 커패시터는 플래시 메모리 장치의 고전압 스위칭 회로에서 펌핑 커패시터로 동작하게 된다.The metal capacitor MTCAP is connected in parallel with the MOS capacitor formed by the pumping
이에 따라, 상기 펌핑 모스 트랜지스터(100)의 펌핑 커패시터의 용량이 증대되는 효과가 발생된다. As a result, the capacity of the pumping capacitor of the pumping
그 결과, 본 발명의 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃에서는, 상기 메탈 커패시터(MTCAP)가 존재하지 않는 경우에 비하여, 상기 제어 신호(VCON)의 상승 천이에 따른 상기 선택 신호(VSEL)의 전압 레벨의 상승이 증가하게 된다.(도 3 참조)As a result, in the layout of the high voltage switching circuit of the flash memory device according to the present invention, the voltage of the selection signal VSEL due to the rising transition of the control signal VCON, as compared with the case where the metal capacitor MTCAP is not present, The rise of the level is increased (see FIG. 3).
상기 스위칭 모스 트랜지스터(200)는 드레인으로 작용되는 일접합 단자에 입력 신호(VIN)가 접속되고, 소스로 작용되는 다른 일접합 단자에는 출력 신호(VOUT)가 연결되며, 게이트 단자에 상기 선택 신호(VSEL)가 접속된다.In the switching
바람직하기로는, 상기 스위칭 모스 트랜지스터(200)는 서로 병렬로 연결되는 복수개의 서브 모스 트랜지스터들(210, 220)을 포함하여 형성된다. Preferably, the switching
상기 복수개의 서브 모스 트랜지스터들(210, 220)은 각각의 일접합 단자에 상기 입력 신호(VIN)가 접속되고, 각각의 다른 일접합 단자에는 상기 출력 신호(VOUT)가 연결된다. 그리고, 상기 복수개의 서브 모스 트랜지스터들(210, 220) 각각의 게이트 단자에 상기 선택 신호(VSEL)가 접속된다.The input signal VIN is connected to each of the plurality of
도 2는 본 발명의 일실시예에 따른 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃을 나타내는 도면으로서, 도 1의 플래시 메모리 장치의 고전압 스위칭 회로를 구현한다.2 is a diagram illustrating the layout of a high voltage switching circuit of a flash memory device according to an embodiment of the present invention, which implements a high voltage switching circuit of the flash memory device of FIG.
도 2를 참조하면, 본 발명의 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃은 펌핑 액티브 영역(ARAP), 제어 배선 영역(ARCN) 및 선택 배선 영역(ARSL)을 구비한다.Referring to Fig. 2, the layout of the high voltage switching circuit of the flash memory device of the present invention has a pumping active area ARAP, a control wiring area ARCN, and a selective wiring area ARSL.
도 2에서, 참조부호 ARAP는 상기 펌핑 모스 트랜지스터(100)의 채널이 형성되고, 상기 펌핑 모스 트랜지스터(100)의 일접합 단자와 상기 다른 일접합 단자가 배치되는 영역으로, 본 명세서에서는, '펌핑 액티브 영역'으로 명명된다.In FIG. 2, reference symbol ARAP denotes a region where a channel of the pumping
참조부호 ARGTP는 상기 펌핑 모스 트랜지스터(100)의 게이트 단자가 게이트 폴리층으로 배선되는 영역을 나타낸다.Reference symbol ARGTP denotes a region where the gate terminal of the pumping
참조부호 ARAS1 및 ARAS2는 상기 복수개의 서브 모스 트랜지스터들(210, 220)의 각각의 채널이 형성되고, 상기 복수개의 서브 모스 트랜지스터들(210, 220)의 각각의 일접합 단자와 상기 다른 일접합 단자가 배치되는 영역이다.Reference numerals ARAS1 and ARAS2 denote channels formed in the plurality of
참조부호 ARGTS1 및 ARGTS2는 상기 스위칭 모스 트랜지스터(200)의 게이트 단자 즉, 상기 복수개의 서브 모스 트랜지스터들(210, 220)의 각각의 게이트 단자가 게이트 폴리층으로 배선되는 영역으로서, 본 명세서에서는, '스위칭 게이트 영역'으로 명명된다.Reference numerals ARGTS1 and ARGTS2 denote regions where the gate terminals of the switching
참조부호 ARIN1 및 ARIN2는 상기 입력 신호(VIN)가 배선되는 영역이다. 이때, 상기 입력 신호(VIN)는 메탈층으로 형성되며, 콘택홀을 통하여 참조부호 ARAS1 및 ARAS2의 영역에 인가된다.Reference numerals ARIN1 and ARIN2 denote areas where the input signal VIN is wired. At this time, the input signal VIN is formed of a metal layer, and is applied to the regions ARAS1 and ARAS2 through contact holes.
참조부호 ARUT1 및 ARUT2는 상기 출력 신호(VOUT)가 배선되는 영역이다. 이때, 상기 출력 신호(VOUT)는 메탈층으로 형성되며, 콘택홀을 통하여 참조부호 ARAS1 및 ARAS2의 영역에 인가된다.Reference numerals ARUT1 and ARUT2 are areas where the output signal VOUT is wired. At this time, the output signal VOUT is formed of a metal layer, and is applied to the regions ARAS1 and ARAS2 through contact holes.
그리고, 상기 제어 배선 영역(ARCN)에는, 상기 제어 신호(VCON)가 배선된다. 이때, 상기 제어 신호(VCON)는 메탈층으로 형성되며, 콘택홀을 통하여 상기 펌핑 액티브 영역(ARAP)에 인가된다.The control signal VCON is wired in the control wiring region ARCN. At this time, the control signal VCON is formed of a metal layer and is applied to the pumping active area ARAP through the contact hole.
상기 선택 배선 영역(ARSL)에는, 상기 선택 신호(VSEL)가 배선된다. 이때, 상기 선택 신호(VSEL)는 메탈층으로 형성되며, 콘택홀을 통하여 상기 ARGTP 영역, ARGTS1 영역 및 ARGTS2 영역에 인가된다.In the selective wiring region ARSL, the selection signal VSEL is wired. At this time, the selection signal VSEL is formed of a metal layer and is applied to the ARGTP region, the ARGTS1 region, and the ARGTS2 region through a contact hole.
한편, 본 발명의 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃에서, 상기 제어 배선 영역(ARCN) 및 상기 선택 배선 영역(ARSL)은 상기 펌핑 액티브 영역(ARAP)의 채널방향의 길이보다 긴 적어도 일부분에서 평행하게 확장되어, 의도적인 상기 메탈 커패시터(MTCAP)가 형성된다.On the other hand, in the layout of the high voltage switching circuit of the flash memory device of the present invention, the control wiring area ARCN and the selective wiring area ARSL are parallel to each other in at least a part longer than the length in the channel direction of the pumping active area ARAP So that the intrinsic metal capacitor MTCAP is formed.
바람직하기로는, 상기 제어 배선 영역(ARCN)은 상기 펌핑 액티브 영역(ARAP)의 채널방향의 길이보다 긴 적어도 일부분에서 상기 선택 배선 영역(ARSL)의 양측에서 평행하게 확장된다. 이에 따라, 상기 메탈 커패시터(MTCAP)의 용량은 더욱 크게 된다.Preferably, the control wiring region ARCN extends parallel to both sides of the selective wiring region ARSL at least at a portion longer than the length of the pumping active region ARAP in the channel direction. Accordingly, the capacitance of the metal capacitor MTCAP becomes larger.
더욱 바람직하기로는, 상기 선택 배선 영역(ARSL)은 상기 스위칭 게이트 영역(ARGTS1 및 ARGTS2) 상으로 확장되며, 상기 제어 배선 영역(ARCN)은 상기 스위칭 게이트 영역(ARGTS1 및 ARGTS2) 상의 상기 선택 배선 영역(ARSL)의 양측에서 평행하게 확장된다.More preferably, the selective wiring region ARSL is extended on the switching gate regions ARGTS1 and ARGTS2, and the control wiring region ARCN is formed on the selective wiring region (ARGTS1 and ARGTS2) on the switching gate regions ARGTS1 and ARGTS2 RTI ID = 0.0 > ARSL). ≪ / RTI >
이에 따라, 상기 메탈 커패시터(MTCAP)의 용량은 더욱더 크게 증대된다.Accordingly, the capacitance of the metal capacitor MTCAP is greatly increased.
한편, 본 발명의 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃에서, 상기 메탈 커패시터(MTCAP)를 형성하기 위한 추가적인 상기 제어 배선 영역(ARCN) 및 상기 선택 배선 영역(ARSL)의 상당부분은 상기 펌핑 모스 트랜지스터(100) 및 상기 스위칭 모스 트랜지스터(200)의 형성을 위하여 필수적으로 구비되는 영역 상에 중첩된다. 즉, 상기 메탈 커패시터(MTCAP)를 형성하기 위하여 추가적으로 소요되는 레이아웃 면적은 거의 없다.On the other hand, in the layout of the high voltage switching circuit of the flash memory device of the present invention, a substantial portion of the additional control wiring area (ARCN) and the selective wiring area (ARSL) for forming the metal capacitor (MTCAP) (100) and the switching MOS transistor (200). That is, there is almost no layout area required to form the metal capacitor MTCAP.
그러므로, 본 발명의 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃에서는, 레이아웃 면적의 증대는 미미하다.Therefore, in the layout of the high voltage switching circuit of the flash memory device of the present invention, the increase in the layout area is insignificant.
상기와 같은 본 발명의 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃에 의하면, 레이아웃 면적의 증가를 최소화하면서, 펌핑 커패시터의 용량이 증대되는 효과가 발생된다. According to the layout of the high voltage switching circuit of the flash memory device of the present invention as described above, the capacity of the pumping capacitor is increased while minimizing the increase in the layout area.
그 결과, 본 발명의 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃에 에서는, 메탈 커패시터(MTCAP)에 의하여 스위칭 모스 트랜지스터(200)를 게이팅하는 선택 신호(VSEL)의 전압 레벨이 높은 레벨로 제어된다. As a result, in the layout of the high voltage switching circuit of the flash memory device of the present invention, the voltage level of the selection signal VSEL for gating the
따라서, 본 발명의 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃에 에 의하면, 레이아웃 면적의 증가를 최소화하면서도, 높은 레벨의 전압을 효율적으로 전송할 수 있다.
Therefore, according to the layout of the high voltage switching circuit of the flash memory device of the present invention, it is possible to efficiently transfer the high level voltage while minimizing the increase in the layout area.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims.
예를 들면, 본 명세서에서는, 서로 병렬로 연결되는 서브 모스 트랜지스터들(210, 220)의 갯수가 2개로 도시되고 기술된다. 그러나, 상기 서브 모스 트랜지스터들의 갯수는 3개 이상으로 확장될 수 있음은 당업자에게는 자명하다.For example, in the present specification, the number of
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.
Claims (6)
상기 고전압 스위칭 회로는
일접합 단자와 다른 일접합 단자에 제어 신호가 공통적으로 접속되고, 게이트 단자에 선택 신호가 접속되는 펌핑 모스 트랜지스터로서, 상기 제어 신호는 주기적으로 천이되는 상기 펌핑 모스 트랜지스터; 및
일접합 단자에 입력 신호가 접속되고, 다른 일접합 단자에는 출력 신호가 연결되며, 게이트 단자에 상기 선택 신호가 접속되는 스위칭 모스 트랜지스터를 구비하며,
상기 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃은
상기 펌핑 모스 트랜지스터의 일접합 단자와 상기 다른 일접합 단자가 배치되고, 상기 펌핑 모스 트랜지스터의 채널이 형성되는 펌핑 액티브 영역;
상기 제어 신호가 배선되는 제어 배선 영역; 및
상기 선택 신호가 배선되는 선택 배선 영역을 구비하며,
상기 제어 배선 영역 및 상기 선택 배선 영역은
상기 펌핑 액티브 영역의 채널방향의 길이보다 긴 적어도 일부분에서 평행하게 확장되는 것을 특징으로 하는 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃.
In the layout of a high voltage switching circuit of a flash memory device,
The high voltage switching circuit
A pumping MOS transistor in which control signals are commonly connected to one junction terminal and another junction terminal, and a selection signal is connected to a gate terminal, wherein the control signal is periodically shifted by the pumping MOS transistor; And
A switching MOS transistor having an input signal connected to one junction terminal, an output signal connected to the other junction terminal, and a selection signal connected to the gate terminal,
The layout of the high voltage switching circuit of the flash memory device
A pumping active region in which a junction terminal of the pumping MOS transistor and the other junction terminal are disposed and in which a channel of the pumping MOS transistor is formed;
A control wiring region in which the control signal is wired; And
And a selection wiring region in which the selection signal is wired,
The control wiring region and the selective wiring region
And extends in parallel at least a portion of the pumping active region that is longer than the channel length.
상기 펌핑 액티브 영역의 채널방향의 길이보다 긴 적어도 일부분에서 상기 선택 배선 영역의 양측에서 평행하게 확장되는 것을 특징으로 하는 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃.
The semiconductor device according to claim 1, wherein the control wiring region
And extends in parallel at both sides of the selective wiring region in at least a portion that is longer than a length in the channel direction of the pumping active region.
상기 스위칭 모스 트랜지스터의 게이트 단자가 배선되는 스위칭 게이트 영역을 더 구비하며,
상기 선택 배선 영역은
상기 스위칭 게이트 영역 상으로 확장되며,
상기 제어 배선 영역은
상기 스위칭 게이트 영역 상의 상기 선택 배선 영역의 양측에서 평행하게 확장되는 것을 특징으로 하는 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃.
3. The method of claim 2, wherein the layout of the high voltage switching circuit of the flash memory device
Further comprising a switching gate region in which the gate terminal of the switching MOS transistor is wired,
The selective wiring region
Extending over the switching gate region,
The control wiring region
Wherein said first and second regions extend in parallel on both sides of said selective wiring region on said switching gate region.
상기 스위칭 모스 트랜지스터의 게이트 단자가 배선되는 스위칭 게이트 영역을 더 구비하며,
상기 제어 배선 영역 및 상기 선택 배선 영역은
상기 스위칭 게이트 영역 상에서 평행하게 확장되는 것을 특징으로 하는 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃.
The method of claim 1, wherein the layout of the high voltage switching circuit of the flash memory device
Further comprising a switching gate region in which the gate terminal of the switching MOS transistor is wired,
The control wiring region and the selective wiring region
Wherein the switching gate region extends in parallel on the switching gate region.
각각의 일접합 단자에 상기 입력 신호가 접속되고, 각각의 다른 일접합 단자에는 상기 출력 신호가 연결되며, 각각의 게이트 단자에 상기 선택 신호가 접속되는 복수개의 서브 모스 트랜지스터들을 포함하여 형성되는 것을 특징으로 하는 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃.
The semiconductor device according to claim 1, wherein the switching MOS transistor
And a plurality of sub-MOS transistors having the input signal connected to each one of the junction terminals, the output signal connected to each of the other junction terminals, and the selection signal being connected to each gate terminal Of the high voltage switching circuit of the flash memory device.
주기적인 천이를 반복하는 클락 신호인 것을 특징으로 하는 플래시 메모리 장치의 고전압 스위칭 회로의 레이아웃.
2. The method of claim 1,
Wherein the clock signal is a clock signal that repeats periodic transitions.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140072534A KR101516306B1 (en) | 2014-06-16 | 2014-06-16 | Layout for high voltage switching circuit in flash memory device |
| US14/723,639 US9324445B2 (en) | 2014-06-16 | 2015-05-28 | High-voltage switching circuit for flash memory device |
| CN201510333987.3A CN105280226B (en) | 2014-06-16 | 2015-06-16 | High voltage switch circuit for flush memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140072534A KR101516306B1 (en) | 2014-06-16 | 2014-06-16 | Layout for high voltage switching circuit in flash memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101516306B1 true KR101516306B1 (en) | 2015-05-04 |
Family
ID=53393441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140072534A KR101516306B1 (en) | 2014-06-16 | 2014-06-16 | Layout for high voltage switching circuit in flash memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101516306B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003187586A (en) * | 2001-12-14 | 2003-07-04 | Hitachi Ltd | Nonvolatile semiconductor memory device and information processor |
| KR20050034847A (en) * | 2003-10-10 | 2005-04-15 | 주식회사 하이닉스반도체 | High voltage switch circuit of semiconductor device |
| KR20060019073A (en) * | 2004-08-26 | 2006-03-03 | 주식회사 하이닉스반도체 | High voltage switch circuit in semiconductor apparatus |
| KR20060076501A (en) * | 2004-12-29 | 2006-07-04 | 주식회사 하이닉스반도체 | High voltage generation circuit of flash memory device for generating stable high voltage regardless of operation voltage |
-
2014
- 2014-06-16 KR KR1020140072534A patent/KR101516306B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003187586A (en) * | 2001-12-14 | 2003-07-04 | Hitachi Ltd | Nonvolatile semiconductor memory device and information processor |
| KR20050034847A (en) * | 2003-10-10 | 2005-04-15 | 주식회사 하이닉스반도체 | High voltage switch circuit of semiconductor device |
| KR20060019073A (en) * | 2004-08-26 | 2006-03-03 | 주식회사 하이닉스반도체 | High voltage switch circuit in semiconductor apparatus |
| KR20060076501A (en) * | 2004-12-29 | 2006-07-04 | 주식회사 하이닉스반도체 | High voltage generation circuit of flash memory device for generating stable high voltage regardless of operation voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI677097B (en) | Semiconductor device having a multi-terminal transistor layout | |
| US8373485B2 (en) | Voltage level shifting apparatus | |
| JP2014195075A (en) | Nonvolatile memory cell structure and method for programming and reading the same | |
| US8836380B2 (en) | Bootstrap circuit | |
| US8044696B2 (en) | Delay circuit having long delay time and semiconductor device comprising the same | |
| US9484344B2 (en) | Semiconductor apparatus | |
| US9559681B2 (en) | Semiconductor integrated circuit device | |
| KR20110125597A (en) | Buffer circuit | |
| JP2012257208A5 (en) | ||
| KR101516306B1 (en) | Layout for high voltage switching circuit in flash memory device | |
| KR101516316B1 (en) | Layout for high voltage switching circuit in flash memory device and pumping mos transitor used therefor | |
| JP2008205772A (en) | I/o circuit | |
| CN106531214B (en) | Nonvolatile memory device and programming method thereof | |
| US20160254814A1 (en) | Interface circuit including buffer circuit for high speed communication, semiconductor apparatus and system including the same | |
| US20190214983A1 (en) | Clock voltage step-up circuit | |
| US9324445B2 (en) | High-voltage switching circuit for flash memory device | |
| JP6332601B2 (en) | Semiconductor integrated circuit device | |
| US9166047B2 (en) | Switch circuit using LDMOS device | |
| JP5487616B2 (en) | I / O cell output circuit | |
| JP2015142210A (en) | level shift circuit and semiconductor device | |
| JP2004120373A5 (en) | ||
| JP2006271032A (en) | Semiconductor integrated circuit and charge pump circuit | |
| JP6398285B2 (en) | Output circuit | |
| KR102076135B1 (en) | Semiconductor device | |
| JP2007184981A (en) | High-frequency switching system and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190307 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20200312 Year of fee payment: 6 |