KR101508855B1 - Apparatus and method to protect reverse current making error for temperature or resistance acquisition through bias resistance - Google Patents

Apparatus and method to protect reverse current making error for temperature or resistance acquisition through bias resistance Download PDF

Info

Publication number
KR101508855B1
KR101508855B1 KR20130156559A KR20130156559A KR101508855B1 KR 101508855 B1 KR101508855 B1 KR 101508855B1 KR 20130156559 A KR20130156559 A KR 20130156559A KR 20130156559 A KR20130156559 A KR 20130156559A KR 101508855 B1 KR101508855 B1 KR 101508855B1
Authority
KR
South Korea
Prior art keywords
resistor
reverse current
voltage divider
voltage
transistor
Prior art date
Application number
KR20130156559A
Other languages
Korean (ko)
Inventor
원주호
조영호
권동영
고형호
Original Assignee
한국항공우주연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국항공우주연구원 filed Critical 한국항공우주연구원
Priority to KR20130156559A priority Critical patent/KR101508855B1/en
Application granted granted Critical
Publication of KR101508855B1 publication Critical patent/KR101508855B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/04Voltage dividers
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/625Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
    • G05F1/63Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc using variable impedances in series with the load as final control devices
    • G05F1/648Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc using variable impedances in series with the load as final control devices being plural resistors among which a selection is made

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

A voltage distributor having redundancy includes: a first voltage distributor which distributes an applied voltage; a second voltage distributor which is connected with the first voltage distributor and is the redundancy of the first voltage distributor; a first reverse current preventer which prevents a reverse current which flows into the second voltage distributor from the first voltage distributor; and a second reverse current preventer which prevents a reverse current which flows into the first voltage distributor from the second voltage distributor.

Description

온도 정보 및 저항 정보 획득을 위한 채널의 바이어스 저항 역전류를 방지하기 위한 장치 및 방법{APPARATUS AND METHOD TO PROTECT REVERSE CURRENT MAKING ERROR FOR TEMPERATURE OR RESISTANCE ACQUISITION THROUGH BIAS RESISTANCE}FIELD OF THE INVENTION [0001] The present invention relates to an apparatus and a method for preventing bias resistance reverse current in a channel for obtaining temperature information and resistance information,

채널의 바이어스 저항에 역전류를 방지하기 위한 장치 및 방법에 연관되며, 구체적으로는 온도 정보 또는 저항값을 획득하면서 안정성 향상을 위해서 리던던시(redundancy)와 크로스-스트래핑(cross-strapping)을 지원하는 장치 및 방법에 연관된다.The present invention relates to a device and a method for preventing reverse current to a bias resistance of a channel, and more particularly, to a device that supports redundancy and cross-strapping for improving stability while obtaining temperature information or resistance value And methods.

고도의 안정성을 요구하는 위성이나 비행체 같은 경우에는 고장이 발생하는 경우에도 안정적인 동작을 보장하기 위해서 리던던시(redundancy)를 필수적으로 요구하고 있다.In the case of satellites or aircraft that require high stability, redundancy is indispensable to ensure stable operation even in the event of a failure.

또한, 싱글 포인트 페일러(single point failure)를 방지하기 위해서 프라이머리 유닛(primary unit)과 리던던트 유닛(redundant unit) 사이에 크로스- 스트래핑(cross-strapping)이 요구된다.In addition, cross-strapping is required between the primary unit and the redundant unit to prevent single point failures.

온도 정보를 획득하거나 저항값을 확인하기 위해서는 정전류원을 이용할 수 있다. 정전류원은 온도에 따라서 변화하는 저항값을 가지는 서미스터(thermistor)를 이용할 수 있다. 옴의 법칙을 이용하여 전압이 환산되고, 저항값도 환산되어 계산될 수 있다.A constant current source can be used to obtain temperature information or to verify the resistance value. The constant current source can use a thermistor having a resistance value that changes according to the temperature. The voltage can be converted using the Ohm's law, and the resistance value can also be calculated.

정전류원인 경우에는 크로스-스트래핑인 경우에는 역전류 발생의 문제가 없지만, 정전류원을 구성하기 위해서는 반도체 소자가 복수 개가 필요하게 된다.In the case of the constant current, there is no problem of generation of reverse current in the case of cross-strapping, but a plurality of semiconductor elements are required to constitute the constant current source.

따라서, 면적이 중요한 경우에는 정전류원을 사용하지 않고, 온도 정보를 획득하거나, 저항값을 획득하는 장치 및 방법이 필요하다.Therefore, when the area is important, there is a need for an apparatus and method for obtaining temperature information or obtaining a resistance value without using a constant current source.

일측에 따르면, 인가되는 전압을 분배하는 제1 전압 분배기; 상기 제1 전압 분배기에 연결되고, 상기 제1 전압 분배기의 리던던시(redundancy)인 제2 전압 분배기; 상기 제1 전압 분배기로부터 상기 제2 전압 분배기로 유입되는 역전류를 방지하는 제1 역전류 방지기; 및 상기 제2 전압 분배기로부터 상기 제1 전압 분배기로 유입되는 역전류를 방지하는 제2 역전류 방지기를 포함하는 리던던시를 가지는 전압 분배기가 제공된다.According to one aspect, a first voltage divider that distributes an applied voltage; A second voltage divider coupled to the first voltage divider, the second voltage divider being a redundancy of the first voltage divider; A first reverse current inhibitor for preventing a reverse current flowing from the first voltage divider to the second voltage divider; And a second reverse current protector for preventing a reverse current flowing from the second voltage divider to the first voltage divider.

일실시예에 따르면, 상기 제1 역전류 방지기 및 상기 제2 역전류 방지기는, NMOSFET(N channel Metal Oxide Semiconductor Field Effect Transistor) 및 PMOSFET(P channel Metal Oxide Semiconductor Field Effect Transistor) 중 적어도 하나를 포함할 수 있다.According to one embodiment, the first reverse current blocking device and the second reverse current blocking device include at least one of an NMOSFET (N-channel Metal Oxide Semiconductor Field Effect Transistor) and a PMOSFET (P channel Metal Oxide Semiconductor Field Effect Transistor) .

다른 일실시예에 따르면, 상기 제1 전압 분배기는 제1 바이어스 저항 및 제1 서미스터 저항을 포함하고, 상기 제2 전압 분배기는 제2 바이어스 저항 및 제2 서미스터 저항을 포함하고, 상기 제1 역전류 방지기는 제1 바이어스 저항 및 제1 서미스터 저항 사이에 연결되고, 상기 제2 역전류 방지기는 제2 바이어스 저항 및 제2 서미스터 저항 사이에 연결될 수 있다.According to another embodiment, the first voltage divider includes a first bias resistor and a first thermistor resistor, the second voltage divider includes a second bias resistor and a second thermistor resistor, the first reverse current The inhibitor may be coupled between the first bias resistor and the first thermistor resistor and the second reverse current protector may be coupled between the second bias resistor and the second thermistor resistor.

또한, 상기 제1 역전류 방지기는 제1 트랜지스터를 포함하고, 상기 제2 역전류 방지기는 제2 트랜지스터를 포함하고, 상기 제1 바이어스 저항은 상기 제1 트랜지스터의 드레인단과 연결되고, 상기 제2 바이어스 저항은 상기 제2 트랜지스터의 드레인단과 연결될 수 있다.Also, the first reverse current blocking device may include a first transistor, the second reverse current blocking device may include a second transistor, the first bias resistor may be connected to the drain terminal of the first transistor, A resistor may be connected to the drain terminal of the second transistor.

상기 제1 서미스터 저항은 상기 제1 트랜지스터의 소스단과 연결되고, 상기 제2 서미스터 저항은 상기 제2 트랜지스터의 소스단과 연결될 수 있다.The first thermistor resistor may be coupled to the source terminal of the first transistor and the second thermistor resistor may be coupled to the source terminal of the second transistor.

또한, 상기 제1 역전류 방지기는, 상기 제1 트랜지스터의 게이트단에 연결되는 제1 노드와 그라운드를 연결하는 제1 저항; 및 상기 제1 노드와 전원 공급부를 연결하는 제2 저항을 더 포함하고, 상기 제2 역전류 방지기는, 상기 제2 트랜지스터의 게이트단에 연결되는 제2 노드와 그라운드를 연결하는 제3 저항; 및 상기 제2 노드와 전원 공급부를 연결하는 제4 저항을 더 포함할 수 있다.The first reverse current blocking device may further include: a first resistor connected to a first node connected to a gate terminal of the first transistor and a ground; And a second resistor coupled between the first node and the power supply, wherein the second reverse current protector further comprises: a third resistor connecting a second node connected to the gate terminal of the second transistor and the ground; And a fourth resistor connecting the second node and the power supply unit.

상기 전압 공급부는, 상기 제2 저항 또는 상기 제4 저항에 연결되는 제1 전압 공급부; 및 상기 제1 바이어스 저항 또는 상기 제2 바이어스 저항에 연결되는 제2 전압 공급부를 포함할 수 있다.The voltage supply unit may include: a first voltage supply unit connected to the second resistor or the fourth resistor; And a second voltage supply connected to the first bias resistor or the second bias resistor.

일실시예에 따르면, 상기 제1 전압 공급부는 상기 제2 전압 공급부보다 높은 전압을 공급할 수 있다.According to an embodiment, the first voltage supply unit may supply a higher voltage than the second voltage supply unit.

다른 일측에 따르면, 제1 전압 분배기가 인가되는 전압을 분배하는 단계; 상기 제1 전압 분배기가 동작하지 않는 경우, 제1 전압 분배기의 리던던시인 제2 전압 분배기가 인가되는 상기 전압을 분배하는 단계; 제1 역전류 방지기가 상기 제2 전압 분배기로부터 상기 제1 전압 분배기로 유입되는 역전류를 방지하는 단계; 및 제2 역전류 방지기가 상기 제1 전압 분배기로부터 상기 제2 전압 분배기로 유입되는 역전류를 방지하는 단계를 포함하는 리던던시를 가지는 전압 분배기의 제어 방법이 제공된다.According to another aspect, there is provided a method comprising: distributing a voltage to which a first voltage divider is applied; Distributing the voltage to which the second voltage divider, which is the redundancy of the first voltage divider, is applied if the first voltage divider is not operating; Preventing a reverse current from flowing into the first voltage divider from the second voltage divider; And preventing a reverse current from flowing from the first voltage divider to the second voltage divider in the second reverse current blocking device.

또 다른 일측에 따르면, 상기 방법을 수행하기 위한 프로그램이 기록된 컴퓨터로 판독 가능한 기록 매체가 제공된다.According to another aspect, there is provided a computer-readable recording medium on which a program for performing the above method is recorded.

도 1은 일실시예에 따른 리던던시를 가지는 전압 분배기의 구성을 나타낸 블록도이다.
도 2는 일실시예에 따라, 전압 분배기를 이용하여 온도 정보나 저항값을 확인하는 회로도이다.
도 3은 일실시예에 따라, 크로스 스트래핑이 된 리던던시를 가지는 전압 분배기를 나타낸 회로도이다.
도 4는 일실시예에 따라, 주변 온도의 변화에 따라 다이오드 전압 강화를 나타내는 그래프이다.
도 5는 일실시예에 따라, 전압 공급부가 오프가 된 경우의 회로도를 나타낸 예시 도면이다.
도 6은 일실시예에 따라, 전압 공급부가 온이 된 경우의 회로도를 나타낸 예시 도면이다.
도 7은 일실시예에 따라, 리던던시를 가지는 전압 분배기의 제어 방법의 순서를 나타낸 흐름도이다.
1 is a block diagram illustrating a configuration of a voltage divider having redundancy according to an embodiment.
2 is a circuit diagram illustrating temperature information and a resistance value using a voltage divider according to an embodiment.
3 is a circuit diagram illustrating a voltage divider having cross-strained redundancy, according to one embodiment.
4 is a graph illustrating diode voltage enhancement with changes in ambient temperature, in accordance with one embodiment.
5 is an exemplary diagram showing a circuit diagram when the voltage supply section is turned off according to an embodiment.
6 is an exemplary diagram showing a circuit diagram when the voltage supply section is turned on according to one embodiment.
7 is a flowchart showing a procedure of a method of controlling a voltage divider having redundancy according to an embodiment.

이하에서, 일부 실시예들을, 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.In the following, some embodiments will be described in detail with reference to the accompanying drawings. However, it is not limited or limited by these embodiments. Like reference symbols in the drawings denote like elements.

아래 설명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 관례, 새로운 기술의 출현 등에 따라 달라질 수 있다.Although the terms used in the following description have selected the general terms that are widely used in the present invention while considering the functions of the present invention, they may vary depending on the intention or custom of the artisan, the emergence of new technology, and the like.

또한 특정한 경우는 이해를 돕거나 및/또는 설명의 편의를 위해 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.Also, in certain cases, there may be terms chosen arbitrarily by the applicant for the sake of understanding and / or convenience of explanation, and in this case the meaning of the detailed description in the corresponding description section. Therefore, the term used in the following description should be understood based on the meaning of the term, not the name of a simple term, and the contents throughout the specification.

도 1은 일실시예에 따른 리던던시를 가지는 전압 분배기의 구성을 나타낸 블록도이다.1 is a block diagram illustrating a configuration of a voltage divider having redundancy according to an embodiment.

리던던시를 가지는 전압 분배기(100)는 제1 전압 분배기(110), 제2 전압 분배기(120), 제1 역전류 방지기(130) 및 제2 역전류 방지기(140)를 포함할 수 있다.The voltage divider 100 having redundancy may include a first voltage divider 110, a second voltage divider 120, a first reverse current protector 130 and a second reverse current protector 140.

제1 전압 분배기(110)는 인가되는 전압을 분배할 수 있다. 제2 전압 분배기(120)는 제1 전압 분배기(110)에 연결되고, 제1 전압 분배기(110)의 리던던시(redundancy)일 수 있다.The first voltage divider 110 may distribute the applied voltage. The second voltage divider 120 may be coupled to the first voltage divider 110 and may be a redundancy of the first voltage divider 110.

제1 역전류 방지기(130)는 제1 전압 분배기(110)부터 제2 전압 분배기(120)로 유입되는 역전류를 방지할 수 있고, 제2 역전류 방지기(140)는 제2 전압 분배기(120)로부터 제1 전압 분배기(110)로 유입되는 역전류를 방지할 수 있다.The first reverse current protector 130 may prevent reverse current flowing from the first voltage divider 110 to the second voltage divider 120 and the second reverse current protector 140 may prevent the reverse current from flowing into the second voltage divider 120 To the first voltage divider 110 can be prevented.

상기 제1 역전류 방지기(130) 및 상기 제2 역전류 방지기(140)는 NMOSFET(N channel Metal Oxide Semiconductor Field Effect Transistor) 및 PMOSFET(P channel Metal Oxide Semiconductor Field Effect Transistor) 중 적어도 하나를 포함할 수 있다.The first reverse current protector 130 and the second reverse current protector 140 may include at least one of an NMOSFET (Metal Oxide Semiconductor Field Effect Transistor) and a P-channel Metal Oxide Semiconductor Field Effect Transistor (PMOSFET) have.

일반적으로 MOSFET는 대칭구조로 소스와 드레인의 차이가 없어 대칭적으로 사용될 수 있다. PMOSFET은 게이트가 소스보다 문턱전압(Vth)만큼 낮은 경우에 턴온(turn-on)이 되어 인풋(input)이 아웃풋(output)으로 전달될 수 있는 스위치로 사용될 수 있다.In general, a MOSFET is a symmetric structure and can be used symmetrically because there is no difference between source and drain. The PMOSFET can be used as a switch that can be turned on when the gate is lower than the source by a threshold voltage (V th ) and the input can be transferred to the output.

따라서, 게이트에 인가되는 전압이 일반적으로 낮은 전위인 그라운드인 경우에(문턱전압이 0.7V라고 가정), 소스 전압이 0.7V이하가 되면 PMOSFET은 턴오프(turn-off)가 되어 인풋을 아웃풋으로 전달할 수가 없다. 따라서, PMOSFET의 경우에는 컷오프(cut-off)를 시키기 위해서는, 소스 노드와 동일한 전압이 게이트에 인가되는 경우에만 PMOSFET이 오프될 수 있다.Therefore, when the voltage applied to the gate is a ground having a generally low potential (assuming a threshold voltage of 0.7V), when the source voltage becomes 0.7V or less, the PMOSFET turns off and outputs the input to the output I can not deliver it. Therefore, in order to cut off the PMOSFET, the PMOSFET can be turned off only when the same voltage as the source node is applied to the gate.

NMOSFET은 게이트가 소스보다 문턱전압 만큼 높은 경우에 턴온이 되어서 인풋이 아웃풋으로 전달될 수 있는 스위치로 사용할 수 있다. 따라서 게이트가 일반적으로 가장 높은 전위인 VDD인 경우,(문턱 전압이 0.7V라고 가정) 소스가 VDD - 0.7이상인 경우, NMOSFET은 턴오프가 되어서 인풋을 아웃풋으로 전달할 수가 없다.The NMOSFET can be used as a switch that can be turned on when the gate is as high as the threshold voltage of the source, allowing the input to be delivered to the output. Thus, if the gate is normally the highest potential VDD, and the source is at VDD - 0.7 or higher (assuming a threshold voltage of 0.7V), then the NMOSFET is turned off and can not deliver the input to the output.

일실시예에 따르면, 제2 전압 분배기(120)는 제1 전압 분배기(110)의 리던던시일 수 있으므로, 제1 전압 분배기(110)가 오프된 경우, 제2 전압 분배기(120)가 제1 전압 분배기(110)의 역할을 할 수 있다. 즉, 제2 전압 분배기(120)가 인가되는 전압을 분배할 수 있다.According to one embodiment, the second voltage divider 120 may be the redundancy of the first voltage divider 110, so that when the first voltage divider 110 is off, And can serve as a distributor 110. That is, the second voltage divider 120 can distribute the applied voltage.

일실시예에 따르면, 제1 전압 분배기(110)와 제2 전압 분배기(120)는 연결이 되어 있어, 역전류가 발생할 수 있다. 제1 역전류 방지기(130)는 제1 전압 분배기(110)로부터 제2 전압 분배기(120)로 유입되는 역전류를 방지할 수 있다. 제1 역전류 방지기(130)는 트랜지스터를 포함할 수 있다.According to an embodiment, the first voltage divider 110 and the second voltage divider 120 are connected, and a reverse current may be generated. The first reverse current blocking device 130 may prevent a reverse current flowing from the first voltage divider 110 to the second voltage divider 120. The first reverse current blocking device 130 may include a transistor.

도 2는 일실시예에 따라, 전압 분배기를 이용하여 온도 정보나 저항값을 확인하는 회로도이다.2 is a circuit diagram illustrating temperature information and a resistance value using a voltage divider according to an embodiment.

일실시예에 따르면, 전압 분배기(voltage divider) 방식을 이용하여 온도 정보나 저항값을 확인할 수 있다.According to one embodiment, temperature information or resistance value can be confirmed by using a voltage divider method.

전압 분배기에서 서미스터 저항에 걸리는 전압은 수학식 1과 같다.The voltage across the thermistor resistor in the voltage divider is shown in Equation (1).

Figure 112013115051269-pat00001
Figure 112013115051269-pat00001

전압 분배기는 제1 전압 분배기(110) 및 제2 전압 분배기(120)를 포함할 수 있다. 제2 전압 분배기(120)가 오프된 경우에도 제2 전압 분배기(120)의 바이어스 저항에 역전류가 발생되어 서미스터 저항에 흐르는 전류에 오류가 발생할 수 있다.The voltage divider may include a first voltage divider 110 and a second voltage divider 120. Even when the second voltage divider 120 is turned off, a reverse current is generated in the bias resistor of the second voltage divider 120, and an error may occur in the current flowing in the thermistor resistor.

아날로그 전압을 획득하게 되는 온도 정보나 저항 정보는 정확도가 중요하므로 상기 역전류는 서미스터 저항에 흐르는 전류에 영향을 줄 수 있다. 즉, 서미스터 저항에 흐르는 전류는 역전류에 의해 크게 측정되거나 작게 측정될 수 있다.Since the accuracy of temperature information or resistance information to acquire the analog voltage is important, the reverse current may affect the current flowing in the thermistor resistor. That is, the current flowing in the thermistor resistor can be measured largely or in small by the reverse current.

도 3은 일실시예에 따라, 크로스 스트래핑이 된 리던던시를 가지는 전압 분배기를 나타낸 회로도이다.3 is a circuit diagram illustrating a voltage divider having cross-strained redundancy, according to one embodiment.

일실시예에 따르면, 위성 또는 비행체가 커지면서 획득하고자 하는 채널이 증가하면, 전압 분배기를 이용하여 온도 정보 등을 획득할 수 있다.According to one embodiment, when the number of channels to be acquired increases as a satellite or a flying object increases, temperature information and the like can be obtained using a voltage divider.

일실시예에 따르면, 310 및 320 모두 전원을 온(on)시키는 경우, 바이어스 저항이 병렬로 연결되어서 상기 바이어스 저항이 절반으로 된다. 310 및 320 모두 전원을 온 시키는 경우에는 전력소모가 많아지는 문제가 발생할 수 있다.According to one embodiment, when both 310 and 320 are powered on, the bias resistors are connected in parallel so that the bias resistance is halved. 310, and 320, power consumption may be increased when power is turned on.

다른 일실시예에 따르면, 310 및 320 중 한쪽을 오프(off) 시키는 경우, 전원 선을 통하여 역전류가 발생할 수 있다. 역전류가 발생하면 부하 효과에 의해서 서미스터 저항에 걸리는 전압에 오류가 발생할 수 있다. 오류가 발생하면 정확한 값을 획득하는 것이 불가능할 수 있다. 310 및 320 중 한쪽을 오프시키는 경우에는 역전류가 발생할 수 있다.According to another embodiment, when one of the transistors 310 and 320 is turned off, a reverse current may be generated through the power supply line. If a reverse current is generated, a voltage error in the thermistor resistance may occur due to the load effect. If an error occurs, it may not be possible to obtain an accurate value. When one of the switches 310 and 320 is turned off, a reverse current may be generated.

또한, 310 및 320 중 한쪽을 오프시키는 경우, 역전류의 발생을 최소화하기 위해서 높은 임피던스를 유지하는 먹스(MUX)를 사용하는 것도 가능하다. MUX를 사용하는 경우에는 선택된 채널별로 전압 안정화 시간이 발생하기 때문에 상태 정보 획득에 지연이 생길 수 있다. 또한, MUX의 단위별로 그룹으로만 바이어스 저항을 선택할 수 있는 문제가 있다. 예를 들면, HS-1840 MUX는 16채널 MUX이므로 16채널이 모두 1타입의 바이어스 저항으로만 사용해야 하는 선택의 유연성에 제약을 받을 수 있다.Further, in the case of turning off one of 310 and 320, it is also possible to use a MUX maintaining a high impedance in order to minimize the occurrence of reverse current. When the MUX is used, since the voltage stabilization time is generated for each selected channel, delay in acquiring status information may occur. In addition, there is a problem that the bias resistance can be selected only in a group of MUX units. For example, the HS-1840 MUX is a 16-channel MUX, which can limit the flexibility of choice that all 16 channels must be used with only one type of bias resistor.

도 4는 일실시예에 따라, 주변 온도의 변화에 따라 다이오드 전압 강화를 나타내는 그래프이다.4 is a graph illustrating diode voltage enhancement with changes in ambient temperature, in accordance with one embodiment.

일실시예에 따르면, 바이어스 저항에 역전류가 발생하는 것을 차단하기 위하여 다이오드를 사용할 수 있다. 다이오드에서 포어드 바이어스(forward bias)인 경우, 다이오드에 의해서 전압 강하가 발생할 수 있다. 전압 강하가 발생하는 경우, 대략적으로 0.7V가 감소할 수 있어 해상도(resolution)가 감소할 수 있다.According to one embodiment, a diode may be used to block the generation of a reverse current in the bias resistor. In the case of a forward bias in a diode, a voltage drop may occur by the diode. When a voltage drop occurs, approximately 0.7 V can be reduced and the resolution can be reduced.

해상도의 감소 및 다이오드에 의한 전압강하는 주변온도 및 다이오드를 통해서 흐르는 전류에 따라서 변화할 수 있다. 아날로그 상태 정보는 정확도가 중요하므로 전압강하의 변화가 바로 정확도에 영향을 주어 오류가 발생할 수 있다.The reduction in resolution and the voltage drop due to the diode can vary depending on the ambient temperature and the current flowing through the diode. Because analog state information is important for accuracy, changes in voltage drop can directly affect accuracy and cause errors.

도 5는 일실시예에 따라, 전압 공급부가 오프가 된 경우의 회로도를 나타낸 예시 도면이다. 도 6은 일실시예에 따라, 전압 공급부가 온이 된 경우의 회로도를 나타낸 예시 도면이다.5 is an exemplary diagram showing a circuit diagram when the voltage supply section is turned off according to an embodiment. 6 is an exemplary diagram showing a circuit diagram when the voltage supply section is turned on according to one embodiment.

일실시예에 따르면, 리던던시를 가지는 전압 분배기는 인가되는 전압을 분배하는 제1 전압 분배기, 제1 전압 분배기에 연결되고, 제1 전압 분배기의 리던던시인 제2 전압 분배기를 포함할 수 있다. 도 5의 경우는 프라이머리(primary) 전압 분배기만을 도시하고, 리던던시(redundancy) 전압 분배기는 미도시 하였다.According to one embodiment, the voltage divider with redundancy may include a first voltage divider that distributes the applied voltage, a second voltage divider that is connected to the first voltage divider and is a redundancy of the first voltage divider. In the case of FIG. 5, only the primary voltage divider is shown, and the redundancy voltage divider is not shown.

또한, 제1 전압 분배기로부터 제2 전압 분배기로 유입되는 역전류를 방지하는 제1 역전류 방지기(510), 제2 전압 분배기로부터 제1 전압 분배기로 유입되는 역전류를 방지하는 제2 역전류 방지기를 포함할 수 있다.A first reverse current prevention device 510 for preventing reverse current flowing from the first voltage divider to the second voltage divider, a second reverse current prevention device 510 for preventing reverse current flowing from the second voltage divider to the first voltage divider, . ≪ / RTI >

일실시예에 따르면, 제1 역전류 방지기(510) 및 제2 역전류 방지기는 트랜지스터를 포함할 수 있다. 상기 트랜지스터는 NMOSFET 및 PMOSFET 중 적어도 하나에 해당할 수 있다.According to one embodiment, the first reverse current protector 510 and the second reverse current protector may comprise transistors. The transistor may correspond to at least one of an NMOSFET and a PMOSFET.

일실시예에 따르면, CMOS에서 하이(HIGH) 및 로우(LOW)에 대해서 모두 전달 특성을 좋게 하기 위해서는 트랜스미션 게이트(Transmission gate)를 이용할 수 있다. 일반적으로 전원이 공급되는 경우에는 트랜스미션 게이트는 정상적으로 동작하고, 전압 제어가 로우인 경우에는 오프되어서 높은 임피던스(high impedance)를 유지하는 것이 가능하다. 전원이 오프인 경우에는, PMOS가 턴오프시키기 위한 포텐셜(potential)을 유지하는 것이 불가능해서 전압 제어가 로우로 유지된다고 하더라도, NMOS는 턴오프 되지만 PMOS가 턴오프가 유지되지 않아서 하이 임피던스를 유지할 수 없다.According to one embodiment, a transmission gate can be used to improve the transfer characteristics for both the HIGH and the LOW in the CMOS. Generally, when power is supplied, the transmission gate operates normally, and when the voltage control is low, it is turned off, and it is possible to maintain a high impedance. If the power supply is off, even if the voltage control is held low because it is impossible to maintain the potential for turning off the PMOS, the NMOS is turned off but the PMOS is not maintained in the turn-off state so that the high impedance can be maintained none.

따라서, PMOS는 전압이 있는 경우에만 컷오프(cut off)하는 것이 가능하므로 전원이 오프인 경우에는 전원을 유지하는 것이 어려우므로 확실하게 하이 임피던스를 유지하는 것이 어려울 수 있다. NMOS인 경우에는, 그라운드(GND)인 경우가 컷오프시키는 것이므로 그라운드는 어디든 구조체에 연결되어서 유지하는 것이 가능하므로 오프 되어도 컷오프시킬 수 있다.Therefore, since it is possible to cut off the PMOS only when a voltage is present, it is difficult to maintain the high impedance because it is difficult to maintain the power when the power is off. In the case of the NMOS, since the ground (GND) is cut off, the ground can be held anywhere connected to the structure and can be cut off even if it is off.

일실시예에 따르면, 전자장비에서 전원이 공급되는 전원공급기가 정상인 경우에는 VDD전원은 문제가 없지만, 전원공급기가 이상이거나 오프인 경우에는 VDD를 유지하는 것이 불가능할 수 있다. 그라운드는 전원공급기와는 관련 없이 구조체 또는 지상의 레퍼런스(reference)를 이용할 수 있어 항상 이용하는 것이 가능하다.According to one embodiment, when the power supply supplied by the electronic equipment is normal, the VDD power supply is not a problem, but it may not be possible to maintain VDD when the power supply is abnormal or off. The ground is available regardless of the power supply, so you can always use the structure or ground reference.

구체적으로, 제1 전압 분배기는 제1 바이어스 저항(520) 저항 및 제1 서미스터 저항(530)을 포함할 수 있다. 제1 역전류 방지기(510)는 제1 바이어스 저항(520) 및 제1 서미스터 저항(530) 사이에 연결될 수 있다. 제1 전압 분배기는 아날로그 전압을 획득할 수 있으며, 제1 전압 분배기를 이용하여 온도 정보를 획득하거나 저항값을 확인할 수 있다.Specifically, the first voltage divider may include a first bias resistor 520 resistor and a first thermistor resistor 530. A first reverse current protector 510 may be coupled between the first bias resistor 520 and the first thermistor resistor 530. The first voltage divider can acquire the analog voltage, and the first voltage divider can be used to obtain the temperature information or to confirm the resistance value.

또한, 제2 전압 분배기는 제2 바이어스 저항 및 제2 서미스터 저항을 포함할 수 있다. 제2 역전류 방지기는 제2 바이어스 저항 및 제2 서미스터 저항 사이에 연결될 수 있다.The second voltage divider may also include a second bias resistor and a second thermistor resistor. A second reverse current protector may be coupled between the second bias resistor and the second thermistor resistor.

일실시예에 따르면, 제1 역전류 방지기(510)는 제1 트랜지스터(511)를 포함하고, 제1 바이어스 저항(520)은 제1 트랜지스터(511)의 드레인단과 연결되고, 제2 바이어스 저항은 제2 트랜지스터의 드레인단과 연결될 수 있다.According to one embodiment, the first reverse current protector 510 includes a first transistor 511, a first bias resistor 520 is coupled to a drain terminal of the first transistor 511, And may be connected to the drain terminal of the second transistor.

또한, 제2 역전류 방지기는 제2 트랜지스터를 포함하고, 제2 바이어스 저항은 제2 트랜지스터의 드레인단과 연결될 수 있다.Also, the second reverse current blocking device may include a second transistor, and the second bias resistor may be connected to the drain terminal of the second transistor.

제1 서미스터 저항(530)은 제1 트랜지스터(511)의 소스단과 연결되고, 제2 서미스터 저항은 제2 트랜지스터의 소스단과 연결될 수 있다.The first thermistor resistor 530 may be coupled to the source terminal of the first transistor 511 and the second thermistor resistor may be coupled to the source terminal of the second transistor.

일실시예에 따르면, 제1 역전류 방지기(510)는 제1 트랜지스터(511)의 게이트단에 연결되는 제1 노드와 그라운드를 연결하는 제1 저항(512), 제1 노드와 전원 공급부를 연결하는 제2 저항(513)을 더 포함할 수 있다. 제1 저항(512)은 게이트단에 연결되는 제1 노드에 연결되어 게이트단이 항상 그라운드 되는 현상을 방지할 수 있다. 제2 저항(513)은 전원 공급부로부터 급격한 전원 공급을 막아 회로의 안정성에 기여할 수 있다.According to one embodiment, the first reverse current blocking device 510 includes a first resistor 512 connecting the first node connected to the gate terminal of the first transistor 511 and the ground, a first resistor 512 connecting the first node 511 and the power supply The second resistor 513 may be further provided. The first resistor 512 is connected to the first node connected to the gate terminal, thereby preventing the gate terminal from being always grounded. The second resistor 513 can prevent a sudden power supply from the power supply unit and contribute to the stability of the circuit.

또 다른 일실시예에 따르면, 제2 역전류 방지기는 제2 트랜지스터의 게이트단에 연결되는 제2 노드와 그라운드를 연결하는 제3 저항, 제2 노드와 전원 공급부를 연결하는 제4 저항을 더 포함할 수 있다.According to another embodiment, the second reverse current prevention device further includes a third resistor connecting a second node connected to the gate terminal of the second transistor and the ground, and a fourth resistor connecting the second node and the power supply part can do.

또한, 전압 공급부는 제2 저항(513) 또는 제4 저항을 연결되는 제1 전압 공급부, 제1 바이어스 저항(520) 또는 제2 바이어스 저항에 연결되는 제2 전압 공급부를 포함할 수 있다. 제1 전압 공급부는 제2 전압 공급부보다 높은 전압을 공급할 수 있다.In addition, the voltage supply unit may include a first voltage supply connected to the second resistor 513 or a fourth resistor, a first bias resistor 520, or a second voltage supply connected to the second bias resistor. The first voltage supply unit may supply a higher voltage than the second voltage supply unit.

일실시예에 따라, 도 5와 같이 NMOS를 바이어스 저항과 함께 사용하는 경우에는, 전원이 오프가 되면, 풀업 저항에 의해서 NMOS 게이트가 그라운드로 유지하는 것이 가능하다. 따라서 이 경우에는 컷오프가 되어서 역전류를 방지할 수 있다.According to one embodiment, when the NMOS is used together with the bias resistor as shown in FIG. 5, the NMOS gate can be held at the ground by the pull-up resistor when the power supply is turned off. Therefore, in this case, a cutoff occurs and reverse current can be prevented.

다른 일실시예에 따르면, 전원이 온이되는 경우, 릴레이(relay)가 온이 되어 NMOS의 게이트에 15V가 가해지고 이 경우에는 NMOS를 통해서 바이어스가 수행될 수 있다. 바이어스 전원은 5V가 가해질 수 있다. 또한 게이트 전압이 15V이므로 15V에서 문턱전압(예를 들어 0.7V) 만큼 떨어진 영역까지는 NMOS에서도 전압 강하 없이 전달할 수 있는 구조이므로 14.3V까지는 정상적으로 전달하는 것이 가능하므로, 바이어스 전원은 5V이므로 정확한 값을 전달하는 것이 가능하다.According to another embodiment, when the power is turned on, the relay is turned on and 15V is applied to the gate of the NMOS. In this case, the bias can be performed through the NMOS. The bias power can be applied to 5V. Since the gate voltage is 15V, the NMOS can transfer the voltage up to 14.3V normally even when the voltage is 15V at the threshold voltage (for example, 0.7V). Therefore, the bias power is 5V It is possible to do.

NMOS는 각 채널별로 세팅이 가능하고, 전원이 온이 되어 있는 경우에는 NMOS가 정상적으로 전압을 전달하게 되고, 오프되는 경우에는 구조체 그라운드를 통해서 항상 하이 임피던스를 유지하게 되므로 역전류를 방지할 수 있다. 역전류를 방지하면, 아날로그 정보 에러를 방지할 수 있다. 또한, MUX에 비해서 차지하는 면적도 감소시킬 수 있다. 각 채널별로 NMOS를 통해서 역전류를 방지할 수도 있고, 채널별로 바이어스 저항을 설정할 수도 있고 또한 MUX처럼 안정화 시간에 의한 지연이 발생하지 않으므로 상태정보 획득 시간도 줄일 수 있다.The NMOS can be set for each channel. When the power is turned on, the NMOS normally transmits the voltage. When the NMOS is off, the high impedance is always maintained through the ground of the structure. Thus, reverse current can be prevented. Prevention of reverse current can prevent analog information errors. Also, the area occupied by the MUX can be reduced. The reverse current can be prevented through the NMOS for each channel, the bias resistance can be set for each channel, and the delay time due to the stabilization time does not occur like the MUX.

도 5와 같이, 릴레이가 OFF 인 경우에는 전원이 플로팅(floating)이 되므로 NMOS의 게이트를 바이어스 하는 전압은 풀업 저항을 통한 그라운드만 있으므로 NMOS의 게이트는 그라운드 되고, 서미스터 저항은 그라운드에 연결되므로 음의 전압이 될 수는 없다. NMOS가 턴온될 수 없으므로 항상 역전류를 방지할 수 있다.As shown in FIG. 5, since the power source is floating when the relay is OFF, the voltage for biasing the gate of the NMOS is grounded through the pull-up resistor, so that the gate of the NMOS is grounded and the thermistor resistor is connected to the ground, It can not be a voltage. Since NMOS can not be turned on, reverse current can always be prevented.

도 6과 같이 릴레이가 온인 경우네는 NMOS가 15V가 가해져서 온이 되므로 바이어스 전압이 서미스터 저항에 전달될 수 있다.As shown in FIG. 6, when the relay is on, the NMOS is turned on by applying 15V, so that the bias voltage can be transmitted to the thermistor resistor.

도 7은 일실시예에 따라, 리던던시를 가지는 전압 분배기의 제어 방법의 순서를 나타낸 흐름도이다.7 is a flowchart showing a procedure of a method of controlling a voltage divider having redundancy according to an embodiment.

단계(710)은, 제1 전압 분배기가 동작하는지를 확인하는 단계이다. 제1 전압 분배기가 온 상태인 경우에는 단계(720)으로 진행하며, 오프 상태인 경우에는 단계(740)으로 진행한다.Step 710 is a step of confirming whether the first voltage divider is operating. If the first voltage divider is on, the process proceeds to step 720, and if the first voltage divider is off, the process proceeds to step 740.

단계(720)은, 제1 전압 분배기가 인가되는 전압을 분배하는 단계이다.Step 720 is the step of distributing the voltage to which the first voltage divider is applied.

단계(730)은, 제1 역전류 방지기가 제2 전압 분배기로부터 제1 전압 분배기로 유입되는 역전류를 방지하는 단계이다.Step 730 is a step of preventing a reverse current from flowing from the second voltage divider to the first voltage divider.

단계(740)은, 제1 전압 분배기가 작동하지 않는 경우, 제2 전압 분배기가 인가되는 전압을 분배하는 단계이다.Step 740 is the step of distributing the voltage to which the second voltage divider is applied if the first voltage divider is not operating.

단계(750)은, 제2 역전류 방지기가 제1 전압 분배기로부터 제2 전압 분배기로 유입되는 역전류를 방지하는 단계이다.Step 750 is a step for preventing a reverse current from flowing from the first voltage divider to the second voltage divider.

이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다.The apparatus described above may be implemented as a hardware component, a software component, and / or a combination of hardware components and software components. For example, the apparatus and components described in the embodiments may be implemented within a computer system, such as, for example, a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, a field programmable array (FPA) A programmable logic unit (PLU), a microprocessor, or any other device capable of executing and responding to instructions.

처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다.The processing device may execute an operating system (OS) and one or more software applications running on the operating system. The processing device may also access, store, manipulate, process, and generate data in response to execution of the software.

이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.For ease of understanding, the processing apparatus may be described as being used singly, but those skilled in the art will recognize that the processing apparatus may have a plurality of processing elements and / As shown in FIG. For example, the processing unit may comprise a plurality of processors or one processor and one controller. Other processing configurations are also possible, such as a parallel processor.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다.The software may include a computer program, code, instructions, or a combination of one or more of the foregoing, and may be configured to configure the processing device to operate as desired or to process it collectively or collectively Device can be commanded.

소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.The software and / or data may be in the form of any type of machine, component, physical device, virtual equipment, computer storage media, or device , Or may be permanently or temporarily embodied in a transmitted signal wave. The software may be distributed over a networked computer system and stored or executed in a distributed manner. The software and data may be stored on one or more computer readable recording media.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.The method according to an embodiment may be implemented in the form of a program command that can be executed through various computer means and recorded in a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions to be recorded on the medium may be those specially designed and configured for the embodiments or may be available to those skilled in the art of computer software.

컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다.Examples of computer-readable media include magnetic media such as hard disks, floppy disks and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Magneto-optical media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like.

프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.Examples of program instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like.

상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The hardware devices described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. For example, it is to be understood that the techniques described may be performed in a different order than the described methods, and / or that components of the described systems, structures, devices, circuits, Lt; / RTI > or equivalents, even if it is replaced or replaced.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the equivalents of the claims, as well as the claims.

Claims (16)

인가되는 전압을 분배하는 제1 전압 분배기;
상기 제1 전압 분배기에 연결되고, 상기 제1 전압 분배기의 리던던시(redundancy)인 제2 전압 분배기;
상기 제1 전압 분배기로부터 상기 제2 전압 분배기로 유입되는 역전류를 방지하는 제1 역전류 방지기; 및
상기 제2 전압 분배기로부터 상기 제1 전압 분배기로 유입되는 역전류를 방지하는 제2 역전류 방지기
를 포함하는 리던던시를 가지는 전압 분배기.
A first voltage divider for distributing an applied voltage;
A second voltage divider coupled to the first voltage divider, the second voltage divider being a redundancy of the first voltage divider;
A first reverse current inhibitor for preventing a reverse current flowing from the first voltage divider to the second voltage divider; And
And a second reverse current prevention unit for preventing a reverse current flowing into the first voltage divider from the second voltage divider,
/ RTI >
제1항에 있어서,
상기 제1 역전류 방지기 및 상기 제2 역전류 방지기는, NMOSFET(N channel Metal Oxide Semiconductor Field Effect Transistor) 및 PMOSFET(P channel Metal Oxide Semiconductor Field Effect Transistor) 중 적어도 하나를 포함하는 리던던시를 가지는 전압 분배기.
The method according to claim 1,
Wherein the first reverse current prevention device and the second reverse current prevention device have redundancy including at least one of an NMOSFET (N-channel Metal Oxide Semiconductor Field Effect Transistor) and a PMOSFET (P-channel Metal Oxide Semiconductor Field Effect Transistor).
제1항에 있어서,
상기 제1 전압 분배기는 제1 바이어스 저항 및 제1 서미스터 저항을 포함하고, 상기 제2 전압 분배기는 제2 바이어스 저항 및 제2 서미스터 저항을 포함하고,
상기 제1 역전류 방지기는 제1 바이어스 저항 및 제1 서미스터 저항 사이에 연결되고, 상기 제2 역전류 방지기는 제2 바이어스 저항 및 제2 서미스터 저항 사이에 연결되는 리던던시를 가지는 전압 분배기.
The method according to claim 1,
Wherein the first voltage divider comprises a first bias resistor and a first thermistor resistor and the second voltage divider comprises a second bias resistor and a second thermistor resistor,
Wherein the first reverse current protector is coupled between a first bias resistor and a first thermistor resistor and the second reverse current protector has redundancy connected between a second bias resistor and a second thermistor resistor.
제3항에 있어서,
상기 제1 역전류 방지기는 제1 트랜지스터를 포함하고, 상기 제2 역전류 방지기는 제2 트랜지스터를 포함하고,
상기 제1 바이어스 저항은 상기 제1 트랜지스터의 드레인단과 연결되고, 상기 제2 바이어스 저항은 상기 제2 트랜지스터의 드레인단과 연결되는 리던던시를 가지는 전압 분배기.
The method of claim 3,
Wherein the first reverse current blocking device includes a first transistor and the second reverse current blocking device includes a second transistor,
Wherein the first bias resistor is connected to the drain terminal of the first transistor and the second bias resistor has a redundancy connected to a drain terminal of the second transistor.
제4항에 있어서,
상기 제1 서미스터 저항은 상기 제1 트랜지스터의 소스단과 연결되고, 상기 제2 서미스터 저항은 상기 제2 트랜지스터의 소스단과 연결되는 리던던시를 가지는 전압 분배기.
5. The method of claim 4,
Wherein the first thermistor resistor is connected to the source terminal of the first transistor and the second thermistor resistor has redundancy connected to the source terminal of the second transistor.
제5항에 있어서,
상기 제1 역전류 방지기는,
상기 제1 트랜지스터의 게이트단에 연결되는 제1 노드와 그라운드를 연결하는 제1 저항; 및
상기 제1 노드와 전원 공급부를 연결하는 제2 저항을 더 포함하고,
상기 제2 역전류 방지기는,
상기 제2 트랜지스터의 게이트단에 연결되는 제2 노드와 그라운드를 연결하는 제3 저항; 및
상기 제2 노드와 전원 공급부를 연결하는 제4 저항을 더 포함하는 리던던시를 가지는 전압 분배기.
6. The method of claim 5,
The first reverse current prevention device includes:
A first resistor for connecting a ground to a first node connected to a gate terminal of the first transistor; And
Further comprising a second resistor connecting the first node and a power supply,
The second reverse current prevention device includes:
A third resistor connected between a second node connected to a gate terminal of the second transistor and the ground; And
And a fourth resistor connecting the second node and the power supply.
제6항에 있어서,
상기 전압 공급부는,
상기 제2 저항 또는 상기 제4 저항에 연결되는 제1 전압 공급부; 및
상기 제1 바이어스 저항 또는 상기 제2 바이어스 저항에 연결되는 제2 전압 공급부를 포함하는 리던던시를 가지는 전압 분배기.
The method according to claim 6,
Wherein the voltage supply unit includes:
A first voltage supply connected to the second resistor or the fourth resistor; And
And a second voltage supply connected to the first bias resistor or the second bias resistor.
제7항에 있어서,
상기 제1 전압 공급부는 상기 제2 전압 공급부보다 높은 전압을 공급하는 리던던시를 가지는 전압 분배기.
8. The method of claim 7,
Wherein the first voltage supply unit has a redundancy that supplies a higher voltage than the second voltage supply unit.
제1 전압 분배기가 인가되는 전압을 분배하는 단계;
상기 제1 전압 분배기가 동작하지 않는 경우, 제1 전압 분배기의 리던던시인 제2 전압 분배기가 인가되는 상기 전압을 분배하는 단계;
제1 역전류 방지기가 상기 제2 전압 분배기로부터 상기 제1 전압 분배기로 유입되는 역전류를 방지하는 단계; 및
제2 역전류 방지기가 상기 제1 전압 분배기로부터 상기 제2 전압 분배기로 유입되는 역전류를 방지하는 단계
를 포함하는 리던던시를 가지는 전압 분배기의 제어 방법.
Distributing a voltage to which the first voltage divider is applied;
Distributing the voltage to which the second voltage divider, which is the redundancy of the first voltage divider, is applied if the first voltage divider is not operating;
Preventing a reverse current from flowing into the first voltage divider from the second voltage divider; And
Preventing a second reverse current blocking device from flowing back into the second voltage divider from the first voltage divider
Wherein the voltage divider has a redundancy.
제9항에 있어서,
상기 제1 전압 분배기는 제1 바이어스 저항 및 제1 서미스터 저항을 포함하고, 상기 제2 전압 분배기는 제2 바이어스 저항 및 제2 서미스터 저항을 포함하고,
상기 제1 역전류 방지기는 제1 바이어스 저항 및 제1 서미스터 저항 사이에 연결되고, 상기 제2 역전류 방지기는 제2 바이어스 저항 및 제2 서미스터 저항 사이에 연결되는 리던던시를 가지는 전압 분배기의 제어 방법.
10. The method of claim 9,
Wherein the first voltage divider comprises a first bias resistor and a first thermistor resistor and the second voltage divider comprises a second bias resistor and a second thermistor resistor,
Wherein the first reverse current inhibitor is coupled between a first bias resistor and a first thermistor resistor and the second reverse current protector has redundancy connected between a second bias resistor and a second thermistor resistor.
제10항에 있어서,
상기 제1 역전류 방지기는 제1 트랜지스터를 포함하고, 상기 제2 역전류 방지기는 제2 트랜지스터를 포함하고,
상기 제1 바이어스 저항은 상기 제1 트랜지스터의 드레인단과 연결되고, 상기 제2 바이어스 저항은 상기 제2 트랜지스터의 드레인단과 연결되는 리던던시를 가지는 전압 분배기의 제어 방법.
11. The method of claim 10,
Wherein the first reverse current blocking device includes a first transistor and the second reverse current blocking device includes a second transistor,
Wherein the first bias resistor is connected to a drain terminal of the first transistor and the second bias resistor has a redundancy connected to a drain terminal of the second transistor.
제11항에 있어서,
상기 제1 서미스터 저항은 상기 제1 트랜지스터의 소스단과 연결되고, 상기 제2 서미스터 저항은 상기 제2 트랜지스터의 소스단과 연결되는 리던던시를 가지는 전압 분배기의 제어 방법.
12. The method of claim 11,
Wherein the first thermistor resistor is connected to a source terminal of the first transistor and the second thermistor resistor has a redundancy connected to a source terminal of the second transistor.
제12항에 있어서,
상기 제1 역전류 방지기는,
상기 제1 트랜지스터의 게이트단에 연결되는 제1 노드와 그라운드를 연결하는 제1 저항; 및
상기 제1 노드와 전원 공급부를 연결하는 제2 저항을 더 포함하고,
상기 제2 역전류 방지기는,
상기 제2 트랜지스터의 게이트단에 연결되는 제2 노드와 그라운드를 연결하는 제3 저항; 및
상기 제2 노드와 전원 공급부를 연결하는 제4 저항을 더 포함하는 리던던시를 가지는 전압 분배기의 제어 방법.
13. The method of claim 12,
The first reverse current prevention device includes:
A first resistor for connecting a ground to a first node connected to a gate terminal of the first transistor; And
Further comprising a second resistor connecting the first node and a power supply,
The second reverse current prevention device includes:
A third resistor connected between a second node connected to a gate terminal of the second transistor and the ground; And
And a fourth resistor connecting the second node and a power supply. ≪ Desc / Clms Page number 20 >
제13항에 있어서,
상기 전압 공급부는,
상기 제2 저항 또는 상기 제4 저항을 연결하는 제1 전압 공급부; 및
상기 제1 바이어스 저항 또는 상기 제2 바이어스 저항을 연결하는 제2 전압 공급부를 포함하는 리던던시를 가지는 전압 분배기의 제어 방법.
14. The method of claim 13,
Wherein the voltage supply unit includes:
A first voltage supply for connecting the second resistor or the fourth resistor; And
And a second voltage supply for connecting the first bias resistor or the second bias resistor.
제14항에 있어서,
상기 제1 전압 공급부는 상기 제2 전압 공급부보다 높은 전압을 공급하는 리던던시를 가지는 전압 분배기의 제어 방법.
15. The method of claim 14,
Wherein the first voltage supply unit has a redundancy that supplies a voltage higher than that of the second voltage supply unit.
제9항 내지 제15항 중 어느 한 한의 방법을 수행하기 위한 프로그램이 기록된 컴퓨터로 판독 가능한 기록 매체.A computer-readable recording medium having recorded thereon a program for performing the method according to any one of claims 9 to 15.
KR20130156559A 2013-12-16 2013-12-16 Apparatus and method to protect reverse current making error for temperature or resistance acquisition through bias resistance KR101508855B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130156559A KR101508855B1 (en) 2013-12-16 2013-12-16 Apparatus and method to protect reverse current making error for temperature or resistance acquisition through bias resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130156559A KR101508855B1 (en) 2013-12-16 2013-12-16 Apparatus and method to protect reverse current making error for temperature or resistance acquisition through bias resistance

Publications (1)

Publication Number Publication Date
KR101508855B1 true KR101508855B1 (en) 2015-04-08

Family

ID=53033726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130156559A KR101508855B1 (en) 2013-12-16 2013-12-16 Apparatus and method to protect reverse current making error for temperature or resistance acquisition through bias resistance

Country Status (1)

Country Link
KR (1) KR101508855B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950019663A (en) * 1993-12-29 1995-07-24 양승택 Temperature measurement circuit of experimental model satellite repeater using two-step gain adjustment
JP2001112261A (en) 1999-10-01 2001-04-20 Toshiba Corp Ac power source
KR20050015724A (en) * 2003-08-07 2005-02-21 주식회사 팬택 Reverse voltage protecting circuit of power supply device
JP2012244764A (en) 2011-05-19 2012-12-10 Mitsubishi Electric Corp Power supply circuit and water heater

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950019663A (en) * 1993-12-29 1995-07-24 양승택 Temperature measurement circuit of experimental model satellite repeater using two-step gain adjustment
JP2001112261A (en) 1999-10-01 2001-04-20 Toshiba Corp Ac power source
KR20050015724A (en) * 2003-08-07 2005-02-21 주식회사 팬택 Reverse voltage protecting circuit of power supply device
JP2012244764A (en) 2011-05-19 2012-12-10 Mitsubishi Electric Corp Power supply circuit and water heater

Similar Documents

Publication Publication Date Title
US10706901B2 (en) Integrated circuit having an electrostatic discharge protection function and an electronic system including the same
US7514953B2 (en) Adjustable transistor body bias generation circuitry with latch-up prevention
EP3200228B1 (en) Electrostatic discharge protection circuit with leakage current reduction and associated electrostatic discharge protection method
US5963055A (en) Interface circuit between different potential levels
US20100264974A1 (en) Input-output device protection
JP6299554B2 (en) Power-on reset circuit
US8111577B2 (en) System comprising a state-monitoring memory element
JP6177939B2 (en) Semiconductor integrated circuit device
US8045306B2 (en) Electrical-overstress protection circuit for an integrated circuit
KR101508855B1 (en) Apparatus and method to protect reverse current making error for temperature or resistance acquisition through bias resistance
US10048997B2 (en) Single event latch up mitigation in solid state power controllers
US10218352B2 (en) Semiconductor integrated circuit
JP2000029551A (en) Integrated circuit provided with cmos reference voltage generator
KR101411059B1 (en) Under-voltage detection apparatus and method for using switching's threshold voltage
US20090059450A1 (en) Sensing a Current Signal in an Integrated Circuit
EP3334045A1 (en) Single event latchup mitigation with sample and hold
US9762052B2 (en) Circuit and method of electrically decoupling nodes
US9507361B2 (en) Initialization signal generation circuits and semiconductor devices including the same
WO2022107416A1 (en) Electronic device
US20230085217A1 (en) Semiconductor device
JP6369272B2 (en) Power supply control circuit and semiconductor device
KR102665062B1 (en) Circuit device for implement resistor
US8829983B1 (en) Bias voltage control for an output driver
KR100656426B1 (en) Circuit for generating internal voltage in semiconductor memory apparatus
CN112350290B (en) Operating circuit

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee