KR101508665B1 - 비휘발성 메모리 장치, 이를 위한 메모리 제어기 및 동작 방법 - Google Patents

비휘발성 메모리 장치, 이를 위한 메모리 제어기 및 동작 방법 Download PDF

Info

Publication number
KR101508665B1
KR101508665B1 KR20130145250A KR20130145250A KR101508665B1 KR 101508665 B1 KR101508665 B1 KR 101508665B1 KR 20130145250 A KR20130145250 A KR 20130145250A KR 20130145250 A KR20130145250 A KR 20130145250A KR 101508665 B1 KR101508665 B1 KR 101508665B1
Authority
KR
South Korea
Prior art keywords
module
block
memory
unit
symbols
Prior art date
Application number
KR20130145250A
Other languages
English (en)
Inventor
이정우
전명운
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR20130145250A priority Critical patent/KR101508665B1/ko
Application granted granted Critical
Publication of KR101508665B1 publication Critical patent/KR101508665B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

비휘발성 메모리 장치, 이를 위한 메모리 제어기 및 동작 방법이 제시된다.
본 기술의 일 실시예에 의한 비휘발성 메모리 장치는 적어도 하나의 메모리 칩을 포함하는 메모리부 및 호스트 장치와 메모리부 사이에 접속되며, 하나의 메모리 셀에 저장 가능한 데이터를 데이터 크기 순서에 따라 복수의 모듈로 구분하고, 호스트 장치로부터의 프로그램 명령에 응답하여 호스트 장치로부터 수신된 프로그램 데이터를 복수의 블록으로 나누어, 각 블록에 포함된 심볼들과 각 모듈 간의 상관 관계에 따라 각 블록에 포함된 심볼들이 최소한의 심볼 크기를 갖도록 인코딩하고, 호스트 장치로부터의 리드 명령에 응답하여 메모리부로부터 수신된 리드 데이터를 디코딩하는 코딩부를 포함하는 메모리 제어기를 포함할 수 있다.

Description

비휘발성 메모리 장치, 이를 위한 메모리 제어기 및 동작 방법{Nonvolatile Memory Apparatus, Controller and Operation Method Therefor}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 비휘발성 메모리 장치, 이를 위한 메모리 제어기 및 동작 방법에 관한 것이다.
비휘발성 메모리는 경량성, 휴대성, 고속 동작 특성 등 여러가지 장점을 갖는다. 비휘발성 메모리로는 플래시 메모리, 저항성 메모리, 상변화 메모리, 자기저항 메모리, 스핀주입 자화반전 메모리, 강유전체 메모리 등을 들 수 있다. 특히, 플래시 메모리는 SSD(Solid State Drive)로 채용되고 있으며, 하드디스크 드라이브를 대체할 차세대 저장장치로 주목되고 있다.
비휘발성 메모리의 용량을 증대시키기 위해 하나의 셀에 여러 비트의 정보를 저장하는 MLC(Multi-Level Cell) 기술이 개발되었으며, 이에 따라 보다 소형 및 고용량의 저장장치를 구현할 수 있다.
도 1은 비휘발성 메모리 장치의 싱글 레벨 셀 방식을 설명하기 위한 도면이다.
하나의 메모리 셀에 1비트의 데이터만을 기록할 수 있는 싱글 레벨 셀(Single Level Cell; SLC) 방식에서, 각 셀에 프로그램된 데이터는 기 설정된 기준 문턱전압(Vth)에 의해 판별된다. 즉, 기준 문턱전압(Vth)보다 낮은 문턱전압을 갖는 셀들은 논리 하이(1) 상태로, 기준 문턱전압(Vth)보다 높은 문턱전압을 갖는 셀들은 논리 로우(0) 상태로 판별된다.
도 2는 비휘발성 메모리 장치의 멀티 레벨 셀 방식을 설명하기 위한 도면이다.
멀티 레벨 셀(Multi-Level Cell; MLC) 방식에서는 하나의 셀에 복수 비트의 정보를 저장할 수 있으며 기 설정된 복수의 기준 문턱전압에 의해 셀의 데이터 레벨을 판별한다. 도 2는 하나의 셀에 2비트의 정보를 저장하는 경우의 문턱전압 분포를 나타내며, 이 경우 기준 문턱전압은 제 1 내지 제 3 기준 문턱전압(Vth1, Vth2, Vth3)으로 설정될 수 있다.
도 1과 도 2를 비교하면 셀당 저장되는 비트 수가 증가함에 따라 기준 문턱전압 간의 전위차가 감소함을 알 수 있다. 따라서 한 셀당 저장되는 정보 수에 비례하여 문턱전압 간의 전위차는 더욱 감소하게 되며 이는 셀 간 간섭이 증가함을 의미한다.
셀 간 간섭의 크기는 이웃 셀들의 문턱전압 변화량에 비례하는 특성이 있으며, 도 3을 참조하여 설명하면 다음과 같다.
도 3은 비휘발성 메모리 장치의 셀 간 간섭에 의한 영향을 설명하기 위한 도면이다.
첫번째 워드라인(WL0, 미도시)으로부터 n-1번째 워드라인(WLn-1)까지 프로그램이 이루어져 있으며, 홀수번째 비트라인을 선택하여 프로그램 후 짝수번째 비트라인을 선택하여 프로그램하는 경우를 가정한다.
그러면, n번째 워드라인(WLn)과 제 2 홀수번째 비트라인(BLodd2) 간에 접속된 메모리 셀과, n번째 워드라인(WLn)과 제 1 짝수번째 비트라인(BLeven1) 간에 접속된 메모리 셀이 각각 이웃 셀들에게 전달하는 간섭량은 다음과 같다.
Figure 112013108304789-pat00001
여기에서,
Figure 112013108304789-pat00002
는 각각 수직, 수평, 대각선 방향의 영향 계수이며,
Figure 112013108304789-pat00003
는 해당 셀의 문턱전압 변화량을 의미한다. 특정 셀에 기록되는 심볼의 크기(magnitude) 즉, 레벨이 높을수록 문턱전압 변화량
Figure 112013108304789-pat00004
도 높아지므로 간섭량
Figure 112013108304789-pat00005
도 증가한다. 다시 말해, 셀 간 간섭은 이웃 셀의 문턱전압 변화량에 비례하고, 문턱전압은 셀에 저장되는 데이터와 관계가 깊다.
MLC 방식에서 q-레벨의 셀에는 0~(q-1)의 심볼 크기 또는 레벨로 데이터가 기록될 수 있다고 가정하고, 셀 별로 기록되는 심볼의 크기와 셀이 갖는 문턱전압이 비례한다고 가정한다. 그러면, 셀에 기록되는 심볼의 크기(레벨)가 클수록 이웃 셀에 가해지는 간섭의 영향이 증가하며, 한 셀에 저장 가능한 정보량이 많아질수록 셀간 간섭의 영향으로 오류가 급격히 늘어나게 된다.
따라서, MLC 방식에서 셀간 간섭의 영향을 줄일 수 있는 노력이 요구되고 있다.
본 발명의 실시예는 기록하고자 하는 데이터 심볼이 작은 크기를 갖도록 부호화한 후 기록하므로써 셀 간 간섭의 영향을 최소화할 수 있는 비휘발성 메모리 장치, 이를 위한 메모리 제어기 및 동작 방법을 제공한다.
본 기술의 일 실시예에 의한 비휘발성 메모리 장치는 적어도 하나의 메모리 칩을 포함하는 메모리부; 및 호스트 장치와 상기 메모리부 사이에 접속되며, 하나의 메모리 셀에 저장 가능한 데이터를 데이터 크기 순서에 따라 복수의 모듈로 구분하고, 상기 호스트 장치로부터의 프로그램 명령에 응답하여 상기 호스트 장치로부터 수신된 프로그램 데이터를 복수의 블록으로 나누어, 각 블록에 포함된 심볼들과 각 모듈 간의 상관 관계에 따라 각 블록에 포함된 심볼들이 최소한의 심볼 크기를 갖도록 인코딩하고, 상기 호스트 장치로부터의 리드 명령에 응답하여 상기 메모리부로부터 수신된 리드 데이터를 디코딩하는 코딩부를 포함하는 메모리 제어기;를 포함할 수 있다.
한편, 본 기술의 일 실시예에 의한 메모리 제어기는 호스트 장치의 요청에 따라 메모리부와 연동하는 메모리 제어기로서, 프로세서; 상기 프로세서의 제어에 따라 상기 메모리 제어기의 동작에 수반되는 데이터를 저장하는 버퍼부; 및 상기 프로세서의 제어에 따라 하나의 메모리 셀에 저장 가능한 데이터를 데이터 크기 순서에 따라 복수의 모듈로 구분하고, 상기 호스트 장치로부터의 프로그램 명령에 응답하여 상기 호스트 장치로부터 수신된 프로그램 데이터를 복수의 블록으로 나누어, 각 블록에 포함된 심볼들과 각 모듈 간의 상관 관계에 따라 각 블록에 포함된 심볼들이 최소한의 심볼 크기를 갖도록 인코딩하고, 상기 호스트 장치로부터의 리드 명령에 응답하여 상기 메모리부로부터 수신된 리드 데이터를 디코딩하는 코딩부;를 포함할 수 있다.
본 기술의 일 실시예에 의한 비휘발성 메모리 장치의 동작 방법은 메모리부 및 호스트 장치와 상기 메모리부 사이에 접속되는 메모리 제어기를 포함하는 비휘발성 메모리 장치의 동작 방법으로서, 상기 메모리 제어기가 하나의 메모리 셀에 저장 가능한 데이터를 데이터 크기 순서에 따라 복수의 모듈로 구분하는 단계; 상기 호스트 장치의 프로그램 명령에 따라, 상기 메모리 제어기가 상기 호스트 장치로부터 수신된 프로그램 데이터를 복수의 블록으로 나누어, 각 블록에 포함된 심볼들과 각 모듈 간의 상관 관계에 따라 각 블록에 포함된 심볼들이 최소한의 심볼 크기를 갖도록 인코딩하는 단계; 및 상기 인코딩한 데이터를 상기 메모리부로 제공하는 단계;를 포함할 수 있다.
본 기술에 의하면 셀 간 간섭의 영향을 최소화하면서 비휘발성 메모리 장치에 데이터를 프로그램할 수 있다.
도 1은 비휘발성 메모리 장치의 싱글 레벨 셀 방식을 설명하기 위한 도면,
도 2는 비휘발성 메모리 장치의 멀티 레벨 셀 방식을 설명하기 위한 도면,
도 3은 비휘발성 메모리 장치의 셀 간 간섭에 의한 영향을 설명하기 위한 도면,
도 4는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구성도,
도 5는 도 4에 도시한 코딩부의 일 예시도,
도 6 및 도 7은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 위한 흐름도,
도 8은 본 발명의 일 실시예에 의한 비휘발성 메모리 장치의 인코딩 방법을 설명하기 위한 흐름도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 4는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구성도이다.
도 4에 도시한 것과 같이, 비휘발성 메모리 장치(10)는 적어도 하나의 비휘발성 메모리 칩(NVM)을 포함하는 메모리부(110)와, 호스트 장치 및 메모리부(110) 사이에 접속되는 메모리 제어기(120)를 포함할 수 있다.
메모리부(110)는 예를 들어 플래시 메모리, 저항성 메모리, 상변화 메모리, 자기저항 메모리, 스핀주입 자화반전 메모리, 강유전체 메모리 중 어느 하나를 이용하여 구성할 수 있으며, 메모리 칩이 복수개 구비되는 경우 이를 적층 구조로 형성할 수 있으나 이에 한정되는 것은 아니다.
메모리 제어기(120)는 호스트 장치의 요청에 따라 메모리부(110)와 연동하여 데이터를 입출력하며, 이를 위해 적어도 하나의 프로세서(121), 버퍼부(122), 호스트 인터페이스(123), 코딩부(124) 및 메모리 인터페이스(125)를 포함할 수 있다.
프로세서(121)는 비휘발성 메모리 장치(10)의 전반적인 동작을 제어한다.
버퍼부(122)는 호스트로부터 입력된 데이터를 임시 저장하거나, 프로세서(121)의 동작 중에 발생하는 데이터를 임시 저장하거나, 메모리 제어기(120)를 동작시키는 데 필요한 데이터를 임시 저장하거나, 메모리부(110)를 관리하는 데 필요한 데이터를 임시로 저장하거나, 메모리부(110)로부터 읽혀진 데이터를 임시로 저장할 수 있다. 버퍼부(122)는 예를 들어 SRAM, DRAM 등으로 구현할 수 있으나 이에 한정되지 않는다. 아울러, 버퍼부(122)는 메모리 제어기(120)의 외부에 구현될 수도 있다.
코딩부(124)는 메모리부(110)에 프로그램할 데이터를 호스트로 장치로부터 호스트 인터페이스(123)를 통해 전송받는다. 프로그램할 데이터는 호스트 장치로부터 전달되어 버퍼부(122)에 임시 저장된 후 코딩부(124)로 제공될 수도 있다. 코딩부(124)는 또한 하나의 셀에 저장 가능한 데이터를 데이터 크기(레벨) 순서에 따라 복수의 '모듈'로 구분한다. 그리고, 메모리부(110)에 프로그램할 데이터를 복수의 '블록'으로 나누어, 각 블록에 포함된 심볼들과 각 모듈 간의 상관 관계에 따라 각 블록에 포함된 심볼들이 최소한의 심볼 크기를 갖도록 인코딩한다. 아울러, 호스트 장치의 리드 명령에 따라 메모리부(110)의 데이터가 메모리 인터페이스(125)를 통해 수신되면, 리드된 데이터를 구성하는 심볼들을 디코딩한다.
도시하지 않았지만, 비휘발성 메모리 장치(10)는 오류정정부를 더 포함할 수 있다. 오류정정부는 호스트 인터페이스(123)를 통해 수신한 데이터를 오류정정 코드를 이용하여 부호화하고, 호스트에서 전송된 데이터 및 부호화의 결과로 생성된 패리티 코드를 메모리 인터페이스(125)를 통해 메모리부(110)에 기록한다. 아울러, 메모리부(110)에서 데이터 및 패리티 코드가 전송되면, 오류정정 코드를 이용하여 이를 복호화하고 오류를 정정한 후 호스트 인터페이스(123) 측으로 제공한다.
하나의 셀에 q개의 레벨을 저장하는 MLC 방식의 경우 q-ary의 정보(최대 log2q bit)를 저장할 수 있다. 상술하였듯이, 한 셀에 저장하는 정보량이 많아질수록 셀간 간섭의 영향으로 오류가 급격히 늘어난다. 또한, 셀간 간섭은 이웃 셀의 문턱전압 변화량에 비례하고, 문턱전압은 셀에 저장되는 데이터와 관계가 깊다.
q-레벨 셀에는 0~(q-1) 사이의 심볼 크기(레벨)로 데이터가 프로그램될 수 있다고 가정하고, 셀별로 프로그램되는 심볼의 크기와 셀이 갖는 문턱전압이 비례한다고 가정하면, 심볼값의 크기가 커질수록 주변에 더 많은 간섭을 일으킨다고 할 수 있다. 따라서, 각 셀에 저장되는 심볼값의 크기를 최소화하면 셀간 간섭의 영향을 줄일 수 있다.
본 발명의 일 실시예에 의한 코딩부(124)의 인코딩 결과에 따라, 프로그램할 데이터에 포함된 각 심볼들은 최소한의 심볼 크기를 갖게 되므로, 이러한 심볼이 프로그램되는 셀의 문턱전압 또한 낮출 수 있다. 나아가 셀의 문턱전압이 낮아짐에 따라 셀 간 간섭을 최소화할 수 있다.
본 발명의 일 실시예에서, 코딩부(124)는 프로그램하고자 하는 데이터를 복수의 '블록'으로 나누고, 각 블록에 포함된 심볼들이 최소한의 심볼 크기를 갖는 '모듈'에 포함되도록 천이시킨다. 이러한 관점에서 본 발명의 프로그램 방식은 모듈 쉬프트(Module Shift; MS) 코딩 방식이라 지칭할 수 있다.
q-레벨의 MLC에 저장되는 q-ary의 심볼 메시지를 가정한다. 저장할 메시지를 여러 개의 블록으로 나누고, 어떤 상수와 모듈로(modulo) 연산을 통해 각 블록에 속한 심볼의 평균적인 크기가 최소화되도록 한다. 만약, 저장하고자 하는 메시지 코드 즉, 프로그램할 데이터가 C이고, C'가 인코딩된 코드라 하면, C'=|C+M|q의 관계를 가진다. 이때 |A|q 는 A의 q 모듈로 값을 의미한다. 상수 M은 해당 블록 내 심볼 크기가 최소화 됨과 동시에, 추가 저장 데이터가 최소화될 수 있도록 설정할 수 있다.
도 5는 도 4에 도시한 코딩부의 일 예시도이다.
도 5를 참조하면, 코딩부(124)는 모듈화부(1241), 블록화부(1243), 천이계수 산출부(1245) 및 천이부(1247)를 포함할 수 있다.
모듈화부(1241)는 q-레벨의 MLC에 저장 가능한 q-ary의 심볼 메시지를 심볼의 크기 순으로 지정된 개수의 모듈로 그룹화한다. 예를 들어, 12-ary의 심볼이 저장 가능한 MLC의 경우
Figure 112013108304789-pat00006
에 속하는 12-ary의 심볼을 여러 구간으로 나누고, 그 각각을 '모듈'로 정의할 수 있다. 모듈의 수는
Figure 112013108304789-pat00007
이고, i번째 모듈은
Figure 112013108304789-pat00008
이라 정의 된다. 이때
Figure 112013108304789-pat00009
은 자연수 집합을 의미하고,
Figure 112013108304789-pat00010
는
Figure 112013108304789-pat00011
를 구간으로 나누는 i번째 모듈 임계값(module threshold)이다.
Figure 112013108304789-pat00012
를 일정한 간격으로 나눈다고 가정할 때, 예를 들어
Figure 112013108304789-pat00013
이고,
Figure 112013108304789-pat00014
이면,
Figure 112013108304789-pat00015
Figure 112013108304789-pat00016
Figure 112013108304789-pat00017
이 된다.
블록화부(1243)는 프로그램하고자 하는 데이터(메시지 코드)를 복수의 블록으로 나눈다. 즉, 메시지 코드(C)의 일부분을
Figure 112013108304789-pat00018
로 정의하고, 이를 하나의 '블록'으로 간주한다. 메시지 코드(C)가 예를 들어 A*B 매트릭스로 이루어진 경우, 이는 2*1 크기의 8개 블록, 또는 4*1 크기의 4개 블록 등으로 블록화될 수 있다. 블록의 크기나 형태는 임의로 설정할 수 있으며, 블록의 크기를 작게 설정할수록 하나의 블록을 구성하는 심볼 크기의 합의 감소 비율은 증가하게 된다.
천이계수 산출부(1245)는 각 블록을 구성하는 심볼들과 모듈화부(1241)에서 구성한 각 모듈 간의 상관관계에 따라, 각 블록을 구성하는 심볼의 평균 크기가 최소화되도록 하는 모듈 천이 계수를 산출한다.
모듈 천이 계수를 산출하기 위해, 각 블록 내 심볼들과 각 모듈 간의 상관관계에 따라 각각의 블록에 대한 모듈 선택 파라미터를 결정한다. 그리고, 결정된 모듈 선택 파라미터를 모듈 내 심볼 수와 연관시켜 각 블록을 위한 모듈 천이 계수를 산출할 수 있다. 여기에서, 각 블록 내 심볼들과 각 모듈 간의 상관관계라 함은, 각 블록 내 심볼들이 어떤 모듈에 얼만큼 포함되어 있는지를 의미한다. 또한, 모듈 선택 파라미터는 이러한 상관관계를 기초로 해당 블록의 천이 정도에 따라 메시지 코드에 포함된 전체 심볼들의 평균적인 합의 상대적 크기를 산출하여, 그 상대적 크기가 최소화되도록 하는 상수로 결정될 수 있다.
만약, 임의의 블록
Figure 112013108304789-pat00019
에 속한 심볼 중 다수가 첫번째 모듈과 같이 작은 크기를 갖는 모듈에 속해 있다면 이 블록은 천이시킬 필요가 없다. 하지만, 임의의 블록에 속한 심볼 중 다수가 마지막 모듈과 같이 큰 크기를 갖는 모듈에 속해 있다면 적정한 상수 즉, 천이 계수를 이용하여 해당 블록 내 심볼들이 낮은 크기의 모듈에 속하도록 이동시킬 수 있다. 이와 같이 하면, 개개의 심볼들은 크기가 작아질 수도, 커질 수도 있지만 평균적인 메시지 크기가 최소화되는 효과를 얻을 수 있다.
본 발명의 일 실시예에서,
Figure 112013108304789-pat00020
이고,
Figure 112013108304789-pat00021
일 때,
Figure 112013108304789-pat00022
를 만족하는
Figure 112013108304789-pat00023
를 모듈 선택 파라미터로 선택할 수 있다. 따라서, 모듈 선택 파라미터
Figure 112013108304789-pat00024
는 메시지의 평균 크기를 최소화하기 위해 메시지 블록을 몇 단계 이동시켜야 하는지를 의미하는 상수로 이해할 수 있다.
각 블록 내 심볼의 모듈 쉬프트를 위한 모듈 천이 계수
Figure 112013108304789-pat00025
는 모듈 선택 파라미터를 모듈 내 심볼 수(
Figure 112013108304789-pat00026
)와 연관시켜
Figure 112013108304789-pat00027
로 정해질 수 있다.
천이부(1247)는 천이계수 산출부(1245)에서 결정된 모듈 천이 계수
Figure 112013108304789-pat00028
에 따라 각 블록 내 심볼들을 쉬프트시킨다. 따라서,
Figure 112013108304789-pat00029
일 때,
Figure 112013108304789-pat00030
로 인코딩된 코드
Figure 112013108304789-pat00031
가 원래 저장하고자 했던 메시지 코드(C)의 일부분(
Figure 112013108304789-pat00032
)을 대체한다,
한편, 모듈 선택 파라미터
Figure 112013108304789-pat00033
와 같은 참조 데이터는 별도의 저장 공간, 예를 들어 버퍼부 등에 저장되어 디코딩시 이용된다. 모듈 선택 파라미터
Figure 112013108304789-pat00034
의 정보량이 작기 때문에 최소한의 추가 저장공간(Redundancy)만이 필요할 뿐이다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 동작 방법을 설명하기 위한 흐름도이다.
먼저, 도 6은 비휘발성 메모리 장치의 프로그램 동작을 나타낸다. 본 실시예를 위해 메모리 셀에 저장 가능한 심볼을 그 크기에 따라 지정된 구간으로 나누어 모듈화하고 모듈화와 관련된 정보, 예를 들어 모듈의 수(
Figure 112013108304789-pat00035
) 등을 참조 데이터로서 저장해 두는 과정이 선행될 수 있다.
호스트 장치로부터 프로그램 명령 및 프로그램 데이터가 입력됨에 따라, 호스트 인터페이스(123)를 통해 프로그램 데이터가 코딩부(124)로 전송된다(S101).
코딩부(124)는 수신된 프로그램 데이터를 기 설정된 수의 블록으로 블록화하며, 이 때 각 블록에 포함되는 심볼의 수는 2 이상일 수 있으며 기 설정된 상수일 수 있다(S103).
메시지 코드가 블록화되면, 각 블록에 대한 모듈 천이 계수를 산출한다(S105). 보다 구체적으로, 각각의 블록에 대하여, 각 블록 내 심볼들과 각 모듈 간의 관계에 따라 각 블록을 구성하는 심볼의 평균 크기가 최소화되도록 하는 모듈 천이 계수를 산출하는 것이다. 이를 위해 코딩부(124)는 각 블록 내 심볼들과 각 모듈 간의 상관관계에 따라 각 블록에 대한 모듈 선택 파라미터를 결정하고, 결정된 블록별 모듈 선택 파라미터와 모듈 내 심볼 수와 연관시켜 각 블록을 위한 모듈 천이 계수를 산출할 수 있다. 이때, 모듈 선택 파라미터는 별도의 저장 공간, 예를 들어 버퍼부 등과 같은 저장 공간에 참조 데이터로서 저장된다.
이후, 산출된 모듈 천이 계수로 각각의 블록 내 각 심볼들을 쉬프트시키는 방식으로 인코딩을 수행한다(S107). 천이 계수 산출 단계(S105) 및 인코딩 단계(S107)는 메시지 코드를 구성하는 각 블록들 각각에 대해 수행됨은 물론이다.
모든 블록에 대한 인코딩이 완료되면, 코딩부(124)는 메모리 인터페이스(125)를 통해 메모리부(110)로 인코딩된 데이터를 전송하여 해당 위치에 프로그램되도록 한다(S109).
도 7은 비휘발성 메모리 장치의 리드 동작을 설명하기 위한 도면이다.
호스트 장치로부터 리드 명령이 제공됨에 따라, 메모리부(110)에서 리드된 데이터가 메모리 인터페이스(125)를 통해 코딩부(124)로 제공된다(S201).
코딩부(124)는 버퍼부(122) 또는 다른 저장 공간에 저장된 모듈 천이 계수를 호출한다. 보다 구체적으로, 버퍼부(122)는 모듈 선택 파라미터를 추출하고 추출된 모듈 선택 파라미터와 모듈별 심볼 수를 연관지어 모듈 천이 계수를 산출할 수 있다(S203).
모듈 천이 계수가 산출되면, 이를 이용하여 리드된 데이터에 역-모듈로 연산을 수행, 리드된 데이터를 디코딩한다(S205).
디코딩된 데이터는 호스트 인터페이스(123)를 통해 호스트로 제공된다(S207).
도 8은 본 발명의 일 실시예에 의한 비휘발성 메모리 장치의 인코딩 방법을 설명하기 위한 흐름도로서, 도 6의 천이 계수 산출 과정(S105)에 적용될 수 있다.
도 8을 참조하면, 먼저 메시지 코드 중 인코딩을 위해 선택된 블록 내의 심볼들이 어떤 모듈에 얼만큼 포함되어 있는지의 상관관계를 확인한다(S301).
그리고 기 저장된 모듈 수
Figure 112013108304789-pat00036
를 호출하여(S303), 해당 블록의 천이 정도에 따라 메시지 코드에 포함된 전체 심볼들의 평균적인 합의 상대적 크기를 산출하며, 그 상대적 크기가 최소화되도록 하는 모듈 선택 파라미터
Figure 112013108304789-pat00037
를 결정한다(S305). 이때, 결정된 모듈 선택 파라미터
Figure 112013108304789-pat00038
는 별도의 저장 공간, 예를 들어 버퍼부 등에 저장될 수 있다.
모듈 선택 파라미터
Figure 112013108304789-pat00039
가 결정되면, 모듈 수
Figure 112013108304789-pat00040
에 따라 얻어지는 모듈별 심볼 수(
Figure 112013108304789-pat00041
)와 단계 S301에서 산출한 모듈 선택 파라미터를 연관지어 모듈 천이 계수를
Figure 112013108304789-pat00042
로 결정한다(S307).
프로그램할 메시지 코드 중 임의의 블록을
Figure 112013108304789-pat00043
라 하고,
Figure 112013108304789-pat00044
는 모듈 임계값이라 할 때, 도 8의 방법은 하기와 같이 요약될 수 있다.
1)
Figure 112013108304789-pat00045
,
Figure 112013108304789-pat00046
2)
Figure 112013108304789-pat00047
3)
Figure 112013108304789-pat00048
이고 ,
Figure 112013108304789-pat00049
일 때
Figure 112013108304789-pat00050
를 새 메시지 코드로 계산
4)
Figure 112013108304789-pat00051
를
Figure 112013108304789-pat00052
대신 저장하고,
Figure 112013108304789-pat00053
는 별도로 저장
12-ary 데이터가 저장 가능한 메모리 셀에 대해,
Figure 112013108304789-pat00054
이고,
Figure 112013108304789-pat00055
이면,
Figure 112013108304789-pat00056
Figure 112013108304789-pat00057
Figure 112013108304789-pat00058
이며, 프로그램하고자 하는 메시지 코드의 일부분이 예를 들어,
Figure 112013108304789-pat00059
인 경우를 가정한다. 이 때,
Figure 112013108304789-pat00060
=1로 산출되고 결국 모듈 천이 계수는 1이 된다.
따라서,
Figure 112013108304789-pat00061
이고,
Figure 112013108304789-pat00062
으로 인코딩된다. 그리고,
Figure 112013108304789-pat00063
와
Figure 112013108304789-pat00064
는 별도 저장된다.
디코딩시에는 이를 다시 역과정으로
Figure 112013108304789-pat00065
를 계산하고
Figure 112013108304789-pat00066
으로 디코딩된다.
다른 실시예로, 하기와 같은 소스 프로그램 데이터가 호스트 장치로부터 제공될 수 있다.
Figure 112013108304789-pat00067
이 메시지 코드는 하기와 같이 2x1 크기의 8개 블록으로 블록화될 수 있다. 즉, 한 블록의 길이는 2가 되고
Figure 112013108304789-pat00068
가 되는 것으로 이해할 수 있다.
Figure 112013108304789-pat00069
상술한 모듈 선택 파라미터 및 모듈 천이 계수 산출 방식에 따라 소스 프로그램 데이터는 하기와 같이 인코딩될 수 있다. 심볼 2와 1이 포함된 블록, 심볼 0과 3이 포함된 블록 및 심볼 3과 4가 포함된 블록은 원래 심볼의 크기가 작으므로 모듈 천이 파라미터가 0으로 결정되었음을 알 수 있다. 하지만, 심볼 8과 11, 심볼 9와 8 등은 모듈 천이 계수가 4로 결정되어 전체적인 메시지 심볼의 크기가 작아지도록 하였다. 심볼 5와 4, 심볼 4와 7이 속한 블록은 모듈 천이 계수가 8로 크기는 하나, 원래 프로그램 데이터 전체의 심볼 크기가 줄어든 결과를 가져옴을 알 수 있다.
Figure 112013108304789-pat00070
즉, 프로그램 데이터를 구성하는 심볼들의 크기가 평균적으로 더 작은 값을 가지게 되므로, 결국 메시지의 크기가 줄어들게 된다. 이와 같이 메시지의 크기를 줄임으로써 셀의 문턱전압 변화량을 낮출 수 있고, 결국 셀 간 간섭을 줄여 오류에 의한 영향을 최소화할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110 : 메모리부
120 : 메모리 제어기

Claims (19)

  1. 적어도 하나의 메모리 칩을 포함하는 메모리부; 및
    호스트 장치와 상기 메모리부 사이에 접속되며, 하나의 메모리 셀에 저장 가능한 데이터를 데이터 크기 순서에 따라 복수의 모듈로 구분하고, 상기 호스트 장치로부터의 프로그램 명령에 응답하여 상기 호스트 장치로부터 수신된 프로그램 데이터를 복수의 블록으로 나누어, 각 블록에 포함된 심볼들과 각 모듈 간의 상관 관계에 따라 각 블록에 포함된 심볼들이 최소한의 심볼 크기를 갖도록 인코딩하고, 상기 호스트 장치로부터의 리드 명령에 응답하여 상기 메모리부로부터 수신된 리드 데이터를 디코딩하는 코딩부를 포함하는 메모리 제어기;
    를 포함하는 비휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    각 메모리 셀에 프로그램되는 심볼의 크기와, 각 메모리 셀의 문턱전압은 비례하는 비휘발성 메모리 장치.
  3. 제 1 항에 있어서,
    상기 코딩부는, 하나의 메모리 셀에 저장 가능한 데이터를 데이터 크기 순서에 따라 지정된 개수의 모듈로 그룹화하는 모듈화부;
    상기 호스트 장치로부터 수신된 프로그램 데이터를 지정된 개수의 복수의 블록으로 구분하는 블록화부;
    상기 블록화부에서 구분한 각 블록을 구성하는 심볼들과 상기 모듈화부에서 구성한 각 모듈 간의 상관관계에 따라, 각 블록을 구성하는 심볼의 평균 크기가 최소화되도록 하는 모듈 천이 계수를 산출하는 천이계수 산출부; 및
    상기 천이계수 산출부에서 결정된 상기 모듈 천이 계수에 따라 각 블록 내 심볼들을 쉬프트시키는 천이부;
    를 포함하는 비휘발성 메모리 장치.
  4. 제 3 항에 있어서,
    상기 천이 계수 산출부는, 각 블록을 구성하는 심볼들과 각 모듈 간의 상관관계에 따라 각각의 블록에 대한 모듈 선택 파라미터를 결정하고, 결정된 모듈 선택 파라미터를 모듈 내 심볼 수와 연관시켜 각 블록을 위한 모듈 천이 계수를 산출하는 비휘발성 메모리 장치.
  5. 제 4 항에 있어서,
    상기 천이 계수 산출부는, 상기 상관관계를 기초로, 각 블록의 천이 정도에 따라 상기 호스트 장치로부터 수신된 프로그램 데이터에 포함된 전체 심볼들의 평균적인 합의 상대적 크기가 최소화되도록 하는 상수를 상기 모듈 선택 파라미터로 결정하는 비휘발성 메모리 장치.
  6. 제 1 항에 있어서,
    상기 메모리 제어기는 상기 모듈 천이 계수를 산출함에 따라 생성된 참조 데이터를 저장하는 버퍼부를 더 포함하는 비휘발성 메모리 장치.
  7. 제 6 항에 있어서,
    상기 코딩부는 상기 메모리부로부터 수신된 리드 데이터를 상기 참조 데이터에 기초하여 디코딩하는 비휘발성 메모리 장치.
  8. 제 1 항에 있어서,
    상기 적어도 하나의 메모리 칩은 적어도 하나의 비휘발성 메모리 칩을 포함하는 비휘발성 메모리 장치.
  9. 호스트 장치의 요청에 따라 메모리부와 연동하는 메모리 제어기로서,
    프로세서;
    상기 프로세서의 제어에 따라 상기 메모리 제어기의 동작에 수반되는 데이터를 저장하는 버퍼부; 및
    상기 프로세서의 제어에 따라 하나의 메모리 셀에 저장 가능한 데이터를 데이터 크기 순서에 따라 복수의 모듈로 구분하고, 상기 호스트 장치로부터의 프로그램 명령에 응답하여 상기 호스트 장치로부터 수신된 프로그램 데이터를 복수의 블록으로 나누어, 각 블록에 포함된 심볼들과 각 모듈 간의 상관 관계에 따라 각 블록에 포함된 심볼들이 최소한의 심볼 크기를 갖도록 인코딩하고, 상기 호스트 장치로부터의 리드 명령에 응답하여 상기 메모리부로부터 수신된 리드 데이터를 디코딩하는 코딩부;
    를 포함하는 메모리 제어기.
  10. 제 9 항에 있어서,
    상기 코딩부는 하나의 메모리 셀에 저장 가능한 데이터를 데이터 크기 순서에 따라 지정된 개수의 모듈로 그룹화하는 모듈화부;
    상기 호스트 장치로부터 수신된 프로그램 데이터를 지정된 개수의 복수의 블록으로 구분하는 블록화부;
    상기 블록화부에서 구분한 각 블록을 구성하는 심볼들과 상기 모듈화부에서 구성한 각 모듈 간의 상관관계에 따라, 각 블록을 구성하는 심볼의 평균 크기가 최소화되도록 하는 모듈 천이 계수를 산출하는 천이계수 산출부; 및
    상기 천이계수 산출부에서 결정된 상기 모듈 천이 계수에 따라 각 블록 내 심볼들을 쉬프트시키는 천이부;
    를 포함하는 메모리 제어기.
  11. 제 10 항에 있어서,
    상기 천이계수 산출부는, 각 블록을 구성하는 심볼들과 각 모듈 간의 상관관계에 따라 각각의 블록에 대한 모듈 선택 파라미터를 결정하고, 결정된 모듈 선택 파라미터를 모듈 내 심볼 수와 연관시켜 각 블록을 위한 모듈 천이 계수를 산출하는 메모리 제어기.
  12. 제 11 항에 있어서,
    상기 천이계수 산출부는, 상기 상관관계를 기초로, 각 블록의 천이 정도에 따라 상기 호스트 장치로부터 수신된 프로그램 데이터에 포함된 전체 심볼들의 평균적인 합의 상대적 크기가 최소화되도록 하는 상수를 상기 모듈 선택 파라미터로 결정하는 메모리 제어기.
  13. 제 10 항에 있어서,
    상기 메모리 제어기는 상기 모듈 천이계수를 산출함에 따라 생성된 참조 데이터를 저장하는 버퍼부를 더 포함하는 메모리 제어기.
  14. 제 13 항에 있어서,
    상기 코딩부는 상기 메모리부로부터 수신된 리드 데이터를 상기 참조 데이터에 기초하여 디코딩하는 메모리 제어기.
  15. 메모리부 및 호스트 장치와 상기 메모리부 사이에 접속되는 메모리 제어기를 포함하는 비휘발성 메모리 장치의 동작 방법으로서,
    상기 메모리 제어기가 하나의 메모리 셀에 저장 가능한 데이터를 데이터 크기 순서에 따라 복수의 모듈로 구분하는 단계;
    상기 호스트 장치의 프로그램 명령에 따라, 상기 메모리 제어기가 상기 호스트 장치로부터 수신된 프로그램 데이터를 복수의 블록으로 나누어, 각 블록에 포함된 심볼들과 각 모듈 간의 상관 관계에 따라 각 블록에 포함된 심볼들이 최소한의 심볼 크기를 갖도록 인코딩하는 단계; 및
    상기 인코딩한 데이터를 상기 메모리부로 제공하는 단계;
    를 포함하는 비휘발성 메모리 장치의 동작 방법.
  16. 제 15 항에 있어서,
    상기 인코딩하는 단계는, 각 블록을 구성하는 심볼들과 각 모듈 간의 상관관계에 따라, 각 블록을 구성하는 심볼의 평균 크기가 최소화되도록 하는 모듈 천이 계수를 산출하는 단계; 및
    상기 모듈 천이 계수에 따라 각 블록 내 심볼들을 쉬프트시키는 단계;
    를 포함하는 비휘발성 메모리 장치의 동작 방법.
  17. 제 16 항에 있어서,
    상기 모듈 천이 계수를 산출하는 단계는, 각 블록을 구성하는 심볼들과 각 모듈 간의 상관관계에 따라 각각의 블록에 대한 모듈 선택 파라미터를 결정하는 단계; 및
    상기 모듈 선택 파라미터를 모듈 내 심볼 수와 연관시켜 각 블록을 위한 상기 모듈 천이 계수를 산출하는 단계;
    를 포함하는 비휘발성 메모리 장치의 동작 방법.
  18. 제 17 항에 있어서,
    상기 모듈선택 파라미터를 결정하는 단계는, 상기 상관관계를 기초로, 각 블록의 천이 정도에 따라 상기 호스트 장치로부터 수신된 프로그램 데이터에 포함된 전체 심볼들의 평균적인 합의 상대적 크기가 최소화되도록 하는 상수를 상기 모듈 선택 파라미터로 결정하는 단계인 비휘발성 메모리 장치의 동작 방법.
  19. 제 15 항에 있어서,
    상기 인코딩하는 단계는 상기 인코딩에 수반되는 참조 데이터를 저장하는 단계를 더 포함하고,
    상기 호스트 장치의 리드 명령에 따라, 상기 메모리 제어기가 상기 참조 데이터에 기초하여 상기 메모리부로부터 수신된 리드 데이터를 복호화하는 단계를 더 포함하는 비휘발성 메모리 장치의 동작 방법.
KR20130145250A 2013-11-27 2013-11-27 비휘발성 메모리 장치, 이를 위한 메모리 제어기 및 동작 방법 KR101508665B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130145250A KR101508665B1 (ko) 2013-11-27 2013-11-27 비휘발성 메모리 장치, 이를 위한 메모리 제어기 및 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130145250A KR101508665B1 (ko) 2013-11-27 2013-11-27 비휘발성 메모리 장치, 이를 위한 메모리 제어기 및 동작 방법

Publications (1)

Publication Number Publication Date
KR101508665B1 true KR101508665B1 (ko) 2015-04-08

Family

ID=53033716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130145250A KR101508665B1 (ko) 2013-11-27 2013-11-27 비휘발성 메모리 장치, 이를 위한 메모리 제어기 및 동작 방법

Country Status (1)

Country Link
KR (1) KR101508665B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101602316B1 (ko) 2009-02-09 2016-03-22 삼성전자주식회사 반도체 메모리 장치 및 그것의 데이터 처리 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100097961A (ko) * 2009-02-27 2010-09-06 삼성전자주식회사 반도체 메모리 장치 및 그것의 데이터 처리 방법
WO2013033375A1 (en) 2011-08-31 2013-03-07 Micron Technology, Inc. Apparatuses and methods of operating for memory endurance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100097961A (ko) * 2009-02-27 2010-09-06 삼성전자주식회사 반도체 메모리 장치 및 그것의 데이터 처리 방법
WO2013033375A1 (en) 2011-08-31 2013-03-07 Micron Technology, Inc. Apparatuses and methods of operating for memory endurance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101602316B1 (ko) 2009-02-09 2016-03-22 삼성전자주식회사 반도체 메모리 장치 및 그것의 데이터 처리 방법

Similar Documents

Publication Publication Date Title
TWI501238B (zh) 藉由調變編碼用於單元間干擾抑制的方法及裝置
US7796429B2 (en) Memory controller controlling semiconductor storage device and semiconductor device
KR101618311B1 (ko) 플래시 메모리 장치 및 그것의 읽기 방법
US9092350B1 (en) Detection and handling of unbalanced errors in interleaved codewords
JP6037373B2 (ja) フラッシュメモリ装置のメモリセルを読み出す方法
US8239730B2 (en) Non-volatile semiconductor memory device
US8839074B2 (en) On chip data recovery for non-volatile storage
US10320429B2 (en) Memory controller, memory system and memory control method
US20130297979A1 (en) Methods and Devices to Reduce Outer Code Failure Rate Variability
EP2776929A1 (en) Soft information generation for memory systems
KR101602316B1 (ko) 반도체 메모리 장치 및 그것의 데이터 처리 방법
KR20150091693A (ko) 플래쉬 메모리 읽기 방법
JP2008204591A (ja) メモリ素子の読み出し方法
Tanakamaru et al. Highly reliable and low power SSD using asymmetric coding and stripe bitline-pattern elimination programming
US20100293434A1 (en) Non-volatile memory with bi-directional error correction protection
US20150317203A1 (en) Code-Based Read Control for Data Storage Devices
KR101508665B1 (ko) 비휘발성 메모리 장치, 이를 위한 메모리 제어기 및 동작 방법
KR20100086193A (ko) 반도체 메모리 소자의 독출 방법
US11444637B2 (en) Self-adaptive low-density parity check hard decoder
JP2009163774A (ja) メモリコントローラ及び半導体装置
KR101996136B1 (ko) 빠른 판독 다중 레벨 3d nand가 수명 용량 향상시키는 것을 가능하게 하는 데이터 매핑
Qin Fractional bits-per-cell for nand flash with low read latency
Jiang et al. Data representation for flash memories
CN113342570B (zh) 一种适配3d tlc型nand闪存数据存储的双目标状态消除编解码方法
KR101531661B1 (ko) 비휘발성 메모리 장치, 이를 위한 메모리 제어기 및 동작 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 6