KR101499951B1 - Red light emitting device and method of making the same - Google Patents

Red light emitting device and method of making the same Download PDF

Info

Publication number
KR101499951B1
KR101499951B1 KR1020080000118A KR20080000118A KR101499951B1 KR 101499951 B1 KR101499951 B1 KR 101499951B1 KR 1020080000118 A KR1020080000118 A KR 1020080000118A KR 20080000118 A KR20080000118 A KR 20080000118A KR 101499951 B1 KR101499951 B1 KR 101499951B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
semiconductor layer
layer
extracting structure
Prior art date
Application number
KR1020080000118A
Other languages
Korean (ko)
Other versions
KR20090074359A (en
Inventor
김선경
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080000118A priority Critical patent/KR101499951B1/en
Publication of KR20090074359A publication Critical patent/KR20090074359A/en
Application granted granted Critical
Publication of KR101499951B1 publication Critical patent/KR101499951B1/en

Links

Images

Abstract

본 발명은 발광 소자에 관한 것으로 특히, 발광 소자의 발광 효율과 신뢰성을 향상시킬 수 있는 적색 발광 소자 및 그 제조방법에 관한 것이다. 이러한 본 발명은, 적색 발광 소자의 제조방법에 있어서, 기판 상에 다층 구조의 반도체층을 형성하는 단계와; 상기 반도체층 상에 광 추출 구조 패턴을 정의하는 마스크를 형성하는 단계와; 상기 마스크 상에 전극 형상을 가지는 보호 영역을 정의하는 전극 마스크를 형성하는 단계와; 상기 마스크를 이용하여 광 추출 구조를 형성하는 단계와; 상기 마스크를 제거하고 상기 보호 영역 상에 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to a light emitting device, and more particularly, to a red light emitting device and a manufacturing method thereof capable of improving luminous efficiency and reliability of the light emitting device. The present invention provides a method of manufacturing a red light emitting device, comprising the steps of: forming a multi-layered semiconductor layer on a substrate; Forming a mask defining a light extracting structure pattern on the semiconductor layer; Forming an electrode mask defining a protection region having an electrode shape on the mask; Forming a light extracting structure using the mask; And removing the mask and forming an electrode on the protection region.

LED, 발광 소자, 전극, 광 추출 구조, 식각. LED, light emitting device, electrode, light extraction structure, etch.

Description

적색 발광 소자 및 그 제조방법{Red light emitting device and method of making the same}TECHNICAL FIELD The present invention relates to a red light emitting device and a method of manufacturing the same,

본 발명은 발광 소자에 관한 것으로 특히, 발광 소자의 발광 효율과 신뢰성을 향상시킬 수 있는 적색 발광 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to a light emitting device, and more particularly, to a red light emitting device and a manufacturing method thereof capable of improving luminous efficiency and reliability of the light emitting device.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.Light emitting diodes (LEDs) are well-known semiconductor light emitting devices that convert current into light. In 1962, red LEDs using GaAsP compound semiconductors were commercialized. GaP: N series green LEDs and information communication devices As a light source for a display image of an electronic device.

이러한 반도체 LED의 광 추출 효율(extraction-efficiency)은 최종적으로 빛을 관측하는 매질인 공기 또는 에폭시(epoxy)와 반도체 사이의 높은 굴절률 차이로 인해 대개 수 %에 지나지 않는 값을 가지게 된다. The extraction efficiency of such a semiconductor LED is usually only a few percent due to the high refractive index difference between air and epoxy or semiconductor, which is the medium for observing light.

예를 들어, 적색 LED의 경우, 상층부에 위치한 GaP층과 표면 보호를 위해 도입한 에폭시의 굴절률 관계를 고려할 때, 임계각은 약 25°이며, 이때, 물질 내의 흡수 손실이 전혀 없어 다중 반사(multiple-reflection)를 허용할 수 있고, 하층부에 브래그 반사층(DBR; Distributed Bragg-Reflector)과 같은 거울을 두지 않은 경 우, 에폭시 영역에서 검출할 수 있는 추출 효율은 약 4.7% 정도이다.For example, in the case of a red LED, considering the refractive index relation of the GaP layer located at the upper layer and the epoxy introduced for surface protection, the critical angle is about 25 °, and there is no absorption loss in the material, refraction), and if there is no mirror such as a DBR (Distributed Bragg-Reflector) on the lower layer, the extraction efficiency that can be detected in the epoxy region is about 4.7%.

이 외의 나머지 빛들은, 전반사에 의해 LED 내부에 갇혀있다가 하층부를 통해 기판인 GaAs에 흡수되거나, 양자우물(Quantum Well)과 같이 흡수 손실을 줄 수 있는 매질에 의해 빛의 세기가 서서히 감소되어, 광 추출 효율에 포함되지 못한 채 사라지게 된다. The rest of the light is trapped inside the LED by the total reflection and is absorbed by the GaAs substrate through the lower layer or the intensity of the light is gradually reduced by the medium which can give an absorption loss like a quantum well, It is not included in the light extraction efficiency and disappears.

따라서, LED의 광 추출 효율을 향상시키기 위한 방안이 요구된다.Therefore, a method for improving the light extraction efficiency of the LED is required.

본 발명이 이루고자 하는 기술적 과제는, 광 추출 효율을 향상시킬 수 있는 광 추출 구조를 포함하고, 이러한 광 추출 구조에 의하여 전극 형성시 박리 현상이 발생하지 않는 적색 발광 소자 및 그 제조방법을 제공하는 데 있다.Disclosure of Invention Technical Problem [8] The present invention provides a red light emitting device including a light extracting structure capable of improving light extraction efficiency, have.

상기 기술적 과제를 이루기 위한 제1관점으로서, 실시예는 적색 발광 소자의 제조방법에 있어서, 기판 상에 다층 구조의 반도체층을 형성하는 단계와; 상기 반도체층 상에 광 추출 구조 패턴을 정의하는 마스크를 형성하는 단계와; 상기 마스크 상에 전극 형상을 가지는 보호 영역을 정의하는 전극 마스크를 형성하는 단계와; 상기 마스크를 이용하여 특정 식각깊이(λ/n) 이상으로 광 추출 구조를 형성하는 단계와; 상기 마스크를 제거하고 상기 보호 영역 상에 전극을 형성하는 단계를 포함하여 구성되며, 상기 광 추출 구조의 패턴주기에 따라서 광 추출효율이 피크(peak)치를 갖는 서로 다른 두 주기구간이 나타나는데, 상기 광 추출 구조의 패턴은 상기 서로 다른 두 주기구간 중 큰 값을 가지는 주기구간 내의 주기로 형성된 것을 특징으로 한다. 여기서, λ는 상기 적색 발광 소자의 발광 파장, n은 반도체층의 굴절률을 의미한다.According to a first aspect of the present invention, there is provided a method of manufacturing a red light emitting device, comprising: forming a semiconductor layer having a multilayer structure on a substrate; Forming a mask defining a light extracting structure pattern on the semiconductor layer; Forming an electrode mask defining a protection region having an electrode shape on the mask; Forming a light extraction structure at a specific etching depth (? / N) or more using the mask; And forming an electrode on the protection region by removing the mask, wherein two different period sections having a peak value of light extraction efficiency are displayed according to a pattern period of the light extracting structure, And the pattern of the extracted structure is formed in a period within a period section having a large value among the two different period sections. Here, lambda is an emission wavelength of the red light emitting device and n is the refractive index of the semiconductor layer.

상기 기술적 과제를 이루기 위한 제2관점으로서, 실시예의 적색 발광 소자는 전도성 기판 상에 위치하는 반사층과; 상기 반사층 상에 위치하는 다층 구조의 반도체층과; 상기 반도체층 상에 형성되며, 전극이 형성될 보호 영역을 제외한 부분에 특정 식각깊이(λ/n) 이상으로 형성되는 광 추출 구조와; 상기 보호 영역 상에 위치하는 전극을 포함하여 구성되며, 상기 광 추출 구조의 패턴주기에 따라서 광 추출효율이 피크(peak)치를 갖는 서로 다른 두 주기구간이 나타나는데, 상기 광 추출 구조의 패턴은 상기 서로 다른 두 주기구간 중 큰 값을 가지는 주기구간 내의 주기로 형성된 것을 특징으로 한다. 여기서, λ는 상기 적색 발광 소자의 발광 파장, n은 반도체층의 굴절률을 의미한다. According to a second aspect of the present invention, a red light emitting device includes: a reflective layer disposed on a conductive substrate; A multi-layered semiconductor layer located on the reflective layer; A light extracting structure formed on the semiconductor layer, the light extracting structure being formed at a portion other than a protective region where electrodes are to be formed, at a specific etch depth (? / N); Wherein the light extracting structure has two peaks in which the light extraction efficiency has a peak according to a pattern period of the light extracting structure, And is formed in a period within a cycle section having a larger value in the other two cycle sections. Here, lambda is an emission wavelength of the red light emitting device and n is the refractive index of the semiconductor layer.

본 발명은 발광 소자에 광 추출 구조를 도입하여 광 추출 효율을 향상시킬 수 있다. 또한, 광 추출 구조는 광 추출 효율에는 전혀 영향을 미치지 않으면서, 동시에 반도체 영역과 전극 계면 사이의 접합 문제를 해결할 수 있다.The present invention can improve light extraction efficiency by introducing a light extracting structure into a light emitting device. In addition, the light extraction structure can solve the problem of junction between the semiconductor region and the electrode interface at the same time without affecting the light extraction efficiency at all.

따라서, 광 추출 구조의 식각 깊이 증가를 통해 광 추출 효율 증대 및 최적 주기의 확장을 실현함과 동시에, 광 추출 구조가 도입된 반도체층과 전극 계면 사이의 박리 현상을 해결할 수 있다. 이와 같이 광 추출 구조의 최적 주기가 확장되면 포토 리소그래피와 같은 통상적인 방법으로 용이하게 광 추출 구조를 형성할 수 있는 효과가 있는 것이다.Accordingly, it is possible to increase the light extraction efficiency and extend the optimum period by increasing the etch depth of the light extracting structure, and to solve the peeling phenomenon between the semiconductor layer into which the light extracting structure is introduced and the electrode interface. When the optimum period of the light extracting structure is extended as described above, the light extracting structure can be easily formed by a conventional method such as photolithography.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. Rather, the intention is not to limit the invention to the particular forms disclosed, but rather, the invention includes all modifications, equivalents and substitutions that are consistent with the spirit of the invention as defined by the claims.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. 표면과 같은 구성 요소의 일부가 '내부(inner)'라고 표현된다면 이것은 그 요소의 다른 부분들 보다도 소자의 외측으로부터 더 멀리 있다는 것을 의미한다고 이해할 수 있을 것이다. It will be appreciated that when an element such as a layer, region or substrate is referred to as being present on another element "on," it may be directly on the other element or there may be an intermediate element in between . It will be appreciated that if a portion of a component, such as a surface, is referred to as " inner ", it means that it is farther from the outside of the device than other portions of the element.

나아가 '아래(beneath)' 또는 '중첩(overlies)'과 같은 상대적인 용어는 여 기에서는 도면에서 도시된 바와 같이 기판 또는 기준층과 관련하여 한 층 또는 영역과 다른 층 또는 영역에 대한 한 층 또는 영역의 관계를 설명하기 위해 사용될 수 있다. Further, relative terms such as " beneath " or " overlies " are used herein to refer to a layer or region relative to a substrate or reference layer, Can be used to describe the relationship.

이러한 용어들은 도면들에서 묘사된 방향에 더하여 소자의 다른 방향들을 포함하려는 의도라는 것을 이해할 수 있을 것이다. 마지막으로 '직접(directly)'라는 용어는 중간에 개입되는 어떠한 요소가 없다는 것을 의미한다. 여기에서 사용되는 바와 같이 '및/또는'이라는 용어는 기록된 관련 항목 중의 하나 또는 그 이상의 어느 조합 및 모든 조합을 포함한다.It will be appreciated that these terms are intended to encompass different orientations of the device in addition to those depicted in the Figures. Finally, the term 'directly' means that there are no intervening elements in the middle. As used herein, the term " and / or " includes any and all combinations and all combinations of related items noted.

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다. Although the terms first, second, etc. may be used to describe various elements, components, regions, layers and / or regions, such elements, components, regions, layers and / And should not be limited by these terms.

반도체 발광 소자의 광 추출효율은 빛이 발생하는 반도체 발광층과 최종적으로 빛을 관측하는 매질(공기 또는 에폭시) 사이의 굴절률 차이로 결정된다. 반도체 매질은 통상적으로 높은 굴절률(n > 2, 이하 굴절률을 n으로 표기한다.)을 가지므로, 광 추출효율은 대개 수 %에 지나지 않는다. The light extraction efficiency of the semiconductor light emitting device is determined by the refractive index difference between the semiconductor light emitting layer in which light is generated and the medium (air or epoxy) that ultimately observes light. Since the semiconductor medium usually has a high refractive index (n > 2, the refractive index is denoted by n), the light extraction efficiency is usually only a few percent.

가령, 질화갈륨(GaN; n = 2.46) 기반의 청색 발광 소자의 경우, 외부 물질을 에폭시(n = 1.4)로 가정했을 때 소자의 상층부를 통한 추출효율은 약 9% 정도에 불과하다. 이를 제외한 나머지 빛들은, 소자 내부에 전반사 과정에 의해 갇혀 있으면서, 양자우물층과 같은 흡수층에 의해 소실된다. For example, in the case of a blue light emitting device based on gallium nitride (GaN; n = 2.46), the extraction efficiency through the upper part of the device is only about 9%, assuming that the external material is epoxy (n = 1.4). The remaining light is trapped by the total reflection process inside the device and is lost by an absorption layer such as a quantum well layer.

입사 각도에 대한 빛의 방출비율을 살펴볼 때, 전반사 각도에 해당하는 빛이 전체 광량의 대략 80%까지 차지하므로, 이 영역에 속해 있는 빛을 추출하지 못한다면 광 추출 향상 효과는 사실상 기대할 수 없다. 따라서, 발광 소자의 추출효율 향상을 위해서는 필연적으로 전반사 각도에 해당하는 빛을 추출할 수 있는 구조가 필요하다는 결론에 이른다. 이때, 이러한 역할을 수행할 수 있는 것 중 하나가 광결정이다.Looking at the ratio of light emission to the incident angle, the light corresponding to the total reflection angle occupies about 80% of the total light amount, so that the light extraction enhancement effect is virtually unexpected unless light belonging to this region can be extracted. Therefore, it is concluded that a structure capable of extracting light corresponding to the total reflection angle is inevitably required to improve the extraction efficiency of the light emitting device. At this time, one of the functions that can perform this role is photonic crystal.

빛의 투과라는 현상을 역학적 관점에서 보자면, 굴절률이 서로 다른 물질을 빛이 이동하는 것이다. 역학에서의 물체 이동과 마찬가지로 빛의 이동에도 운동량 보존 법칙이 항상 뒤따른다(여기서, 빛의 운동량은 파수 벡터(k = 2πn/λ)로 표현된다.). From a mechanical point of view, the phenomenon of light transmission is that light travels through matter with different refractive indices. As with object motion in mechanics, the law of conservation of momentum is always followed by the movement of light (where the momentum of light is represented by the wavenumber vector (k = 2πn / λ)).

다시 말해, 빛이 서로 다른 매질을 이동할 때에는 경계 면의 평면 방향 운동량 성분이 보존되어야 한다. 이를 전반사 현상에 대입하면, 운동량 보존 현상을 보다 명확하게 이해할 수 있다. In other words, when the light travels through different media, the plane momentum component of the interface must be preserved. By substituting this with the total reflection phenomenon, the momentum conservation phenomenon can be understood more clearly.

전반사 현상은 항상 빛이 굴절률이 높은 매질에서 낮은 매질로 이동할 때 일어난다. 굴절률이 높은 매질 내에 속해 있는 빛은 이미 큰 운동량을 지니고 있으므로, 특정 입사 각도 이상에서는 굴절률이 낮은 매질 내에서 어떠한 각도를 가지더라도 가질 수 없는 (평면 성분의)운동량을 지니게 된다. 빛의 투과를 위해서는 평면 성분의 운동량이 보존되어야 하므로, 빛이 선택할 수 있는 길은 반사 과정밖에 없다. 여기서, 평면 성분의 운동량을 보존할 수 없는 최소의 입사각도가 바로 임계각에 해당하는 것이다. Total reflection always occurs when light travels from a medium with a high refractive index to a medium with a low refractive index. Since the light in a medium having a high refractive index already has a large momentum, it has a momentum (plane component) which can not be obtained at any angle within a medium having a low refractive index at a certain incident angle or more. Since the momentum of a plane component must be preserved for the transmission of light, the only way that light can choose is the reflection process. Here, the minimum incident angle at which the momentum of the plane component can not be preserved corresponds to the critical angle.

광결정은 운동량을 보존할 수 없는 전반사 각도의 빛에 대해 자신의 주기성(periodicity)이 생성하는 운동량 성분을 더하거나 감하여, 외부로 추출할 수 있도록 도와준다(도 1 참고). 이것이 광결정을 통한 발광 소자의 추출효율 향상 원리이다. The photonic crystal helps to add or subtract the momentum components generated by its periodicity to the light of total reflection angle, which can not preserve the momentum, and to extract it outward (see FIG. 1). This is the principle of improving the extraction efficiency of the light emitting device through the photonic crystal.

이는, 분광기에서 말하는 빛의 회절 원리와 동일한 개념이다. 광결정의 주기에 따라 운동량의 크기가 달라지고, 이에 따라 전반사 각도에 해당하는 빛의 회절 효율이 변화한다. This is the same concept as the diffraction principle of light in the spectroscope. The magnitude of the momentum changes according to the period of the photonic crystal, and thus the diffraction efficiency of the light corresponding to the total reflection angle changes.

광결정에 의한 빛의 추출효율은 광결정의 주기 외에도 식각 깊이, 공극률 (filling factor), 격자 구조 등과 같은 구조 변수와도 밀접한 상관 관계가 있다. 따라서, 반도체 발광 소자 내에서 높은 추출효율 향상 효과를 얻기 위해서는 최적의 광결정 구조를 고안하고 적용하는 것이 매우 중요하다.The extraction efficiency of photonic crystals is closely related to the structural parameters such as etch depth, filling factor, and lattice structure in addition to photonic crystal cycle. Therefore, it is very important to design and apply an optimal photonic crystal structure in order to obtain a high extraction efficiency improvement effect in a semiconductor light emitting device.

광결정에 의한 추출효율 향상 정도는 광결정과 관련된 내부 구조 변수 외에도 발광 소자를 채우고 있는 배경 물질의 굴절률과 발광 소자 내 반사 거울의 반사율 특성에도 영향을 받는다. In addition to the internal structural parameters related to the photonic crystal, the degree of enhancement of the extraction efficiency by the photonic crystal is influenced by the refractive index of the background material filling the light emitting device and the reflectance characteristics of the reflective mirror in the light emitting device.

스넬의 법칙(Snell's law)에 따르면, 반도체 물질의 굴절률이 높아질수록 임계각이 커지게 되어 소자 내부에 전반사 과정에 의해 갇혀 있는 빛의 양이 많아짐을 뜻한다. 도 2는 외부 배경 물질을 공기로 가정했을 때, 반도체 발광 영역의 굴절률에 따른 추출 효율을 나타낸 그래프를 도시하고 있다.According to Snell's law, the higher the refractive index of the semiconductor material, the greater the critical angle, which means that the amount of light confined by the total reflection process inside the device increases. FIG. 2 is a graph showing the extraction efficiency according to the refractive index of the semiconductor light emitting region, assuming that the external background material is air.

이때, 발광 표면은 어떠한 광 추출구조가 도입되지 않은 평면 구조이다. 그래프를 살펴보면 발광층의 굴절률과 추출효율이 반비례 관계에 놓여 있음을 알 수 있다. 이는 광 추출 구조를 소자 표면에 도입했을 때, 상대적 추출효율 증대비가 증가할 수 있다는 것을 의미한다. 또한, 광 추출 구조에 의한 회절 효과는 굴절률 대비에 비례하므로, 높은 굴절률 층의 소자 표면에 광 추출 구조를 도입하는 것이 더욱 큰 추출효과를 얻을 수 있다. At this time, the light emitting surface is a planar structure in which no light extracting structure is introduced. The graph shows that the refractive index of the light emitting layer and the extraction efficiency are inversely proportional to each other. This means that the relative extraction efficiency increase ratio can be increased when the light extracting structure is introduced to the surface of the device. Further, since the diffraction effect by the light extracting structure is proportional to the refractive index, it is possible to obtain a larger extraction effect by introducing the light extracting structure into the surface of the element of the high refractive index layer.

이를 종합하면, 광 추출 구조를 통한 발광 소자의 상대적 추출효율 향상은 굴절률이 낮은 유기 물질(organic material)이나 질화갈륨(GaN)보다는 굴절률이 높은 갈륨비소(GaAs), 갈륨인(GaP) 반도체 계열에서 보다 두드러질 것임을 예상할 수 있다. As a result, the relative extraction efficiency of the light emitting device through the light extraction structure can be improved by using an organic material having a low refractive index, gallium arsenide (GaAs) having a higher refractive index than gallium nitride (GaN) It can be expected that it will be more prominent.

광 추출 구조에 의한 추출효율 향상 정도는 소자 하단의 반사 거울 특성과도 밀접한 관련이 있다. 광 추출 구조는 전반사에 해당하는 입사각도를 가진 빛이라도 광 추출 구조와의 결합 과정을 통해 외부로 추출될 수 있음을 앞서 밝힌 바 있다. 그러나, 회절 효율이 100%가 될 수 없으므로, 항상 일부분의 빛은 다시 반사되어 소자 내부로 진입한다. 따라서, 하단의 반사 거울 특성에 따라 추출 효율 향상 정도가 좌우된다. The degree of improvement of the extraction efficiency by the light extraction structure is also closely related to the characteristics of the reflection mirror at the bottom of the device. The light extraction structure can be extracted to the outside through the process of combining with the light extraction structure even if the light having the incident angle corresponding to total reflection is extracted. However, since the diffraction efficiency can not be 100%, part of the light is always reflected back into the device. Therefore, the degree of improvement of the extraction efficiency depends on the characteristics of the lower reflection mirror.

하단의 반사 거울은 크게 세 종류로 나눌 수 있다. 발광층의 굴절률보다 낮은 굴절률 층을 도입하는 방법(측면형 GaN 발광 소자), 금속층을 도입하는 방법(수직형 GaN LED, metal-bonding 적색 LED), 굴절률이 다른 유전체의 조합으로 반사율을 높이는 방법 (적색 DBRs LED) 등을 생각할 수 있다. There are three types of reflective mirrors at the bottom. A method of introducing a refractive index layer (a side-view type GaN light emitting element) lower than the refractive index of the light emitting layer, a method of introducing a metal layer (vertical GaN LED, metal-bonding red LED), a method of increasing the reflectance by a combination of dielectrics different in refractive index DBRs LED).

각 반사 거울은 입사 각도에 따른 고유한 특성을 가지고 있다. 낮은 굴절률 층을 도입하는 반사 거울 방식은 수직 방향의 입사 각도에 대해 낮은 반사율을 나 타내지만, 임계 각도 이상에서는 전반사 과정에 의해 100%의 이상적인 반사율을 나타낸다. Each reflective mirror has a characteristic inherent to the angle of incidence. The reflective mirror method introducing a low refractive index layer exhibits a low reflectance with respect to the incident angle in the vertical direction, but exhibits an ideal reflectance of 100% by the total reflection process above a critical angle.

금속층 반사 거울은 모든 입사 각도에 대해 전반적으로 우수한 반사율을 나타내지만, 금속 물질 고율의 흡수율로 인해 100%의 반사율에는 접근할 수 없다. 일반적인 브래그 리플렉터(DBR) 거울의 경우에는 수직 방향의 입사 각도 근처에서는 매우 우수한 반사율 특성을 나타내지만, 이를 벗어나게 되면 반사율이 급격하게 떨어지게 된다.The metal-layer reflective mirror exhibits excellent overall reflectance for all angles of incidence, but it can not approach 100% reflectivity due to the high absorption rate of the metal material. In the case of a general Bragg reflector (DBR) mirror, the reflectance characteristic is very good near the incident angle in the vertical direction, but when it deviates from this angle, the reflectance drops sharply.

광 추출 구조를 통해 높은 추출효율 향상 효과를 얻기 위해서는 하단의 반사 거울이 수직 방향뿐만 아니라 이를 벗어난 입사 각도에서도 높은 반사율을 유지하여야 한다. In order to obtain a high extraction efficiency improvement effect through the light extracting structure, the reflection mirror at the bottom should maintain a high reflectance not only in the vertical direction but also at an incident angle deviating therefrom.

거울 종류에 따라 입사 각도와 반사율 특성의 그래프를 살펴보면, 도 3에서 도시하는 바와 같이, 금속층 거울 또는 낮은 굴절률 층의 반사 거울이 광 추출 구조 도입을 통한 추출 효율 향상에 유리하다는 것을 알 수 있다.As shown in FIG. 3, it can be seen that the reflection mirror of the metal layer mirror or the low refractive index layer is advantageous for improving the extraction efficiency by introducing the light extracting structure, as shown in the graph of the incident angle and the reflectance characteristic according to the kind of mirror.

앞으로 본 특허를 통해 전개할 내용은 발광층 물질과는 상관없이 일반적인 LED 구조에 적용 가능하나, 논의의 폭을 제한하기 위해 적색 AlGaInP 계열 발광 소자에 대한 실시예를 분석하여 설명하기로 한다. Although the present invention can be applied to a general LED structure irrespective of the light emitting layer material, an embodiment of the red AlGaInP light emitting device will be described in order to limit the scope of the discussion.

적색 AlGaInP 계열 발광 소자는 하단 반사 거울의 종류에 따라 두 가지로 나눌 수 있다. 그 중 하나는 도 4에서 도시하는 바와 같은 구조로서, GaAs 기판(10) 위에 AlAs/AlGaAs (혹은, AlGaInP/AlInP) 층을 1/4 파장(quarter-wave length) 두께로 차례로 증착 한 DBRs(Distributed Bragg-Reflectors) 거울 구조(20)이다. The red AlGaInP-based light emitting device can be divided into two types according to the type of the lower reflection mirror. One of them is a structure as shown in FIG. 4, and includes DBRs (Distributed AlAs / AlGaAs (or AlGaInP / AlInP) layers deposited sequentially on a GaAs substrate 10 in quarter- Bragg-Reflectors) mirror structure 20.

이러한 거울 구조(20) 상에는 AlGaInP 발광층(30)의 상하측에 다수의 AlGaInP 계열 n-형 반도체층(40)과 p-형 반도체층(50)이 위치하게 된다.A plurality of AlGaInP n-type semiconductor layers 40 and p-type semiconductor layers 50 are located on the upper and lower sides of the AlGaInP light emitting layer 30 on the mirror structure 20.

다른 하나는 도 5에서 도시하는 바와 같이, GaAs 기판을 제거하고 대신 금속 반사 거울(21)과 Si 기판(11)을 접합한 구조이다. 이러한 금속 거울(21) 상에도 AlGaInP 발광층(31)의 상하측에 다수의 AlGaInP 계열 n-형 반도체층(41)과 p-형 반도체층(51)이 위치하게 된다.The other is a structure in which the GaAs substrate is removed and the metal reflection mirror 21 and the Si substrate 11 are bonded to each other as shown in Fig. A plurality of AlGaInP n-type semiconductor layers 41 and p-type semiconductor layers 51 are located on the upper and lower sides of the AlGaInP light emitting layer 31 also on the metal mirror 21.

DBRs 거울 구조(20)는 한 번의 성장 과정으로 반사 거울까지 포함할 수 있는 공정상의 장점이 있는 반면에 반사율 특성이 금속 거울(21)에 비해 떨어진다는 단점이 있다. 반면에, 금속 거울(21) 접합 구조는 접합이라는 공정이 추가되지만, 금속 거울(21)의 우수한 반사 특성을 이용할 수 있다는 장점이 있다. 특히, 앞서 밝힌 대로 광 추출 구조를 표면에 도입할 때, 추출효율 특성을 크게 개선할 수 있다. The DBRs mirror structure 20 has a disadvantage in that the reflection characteristic is lower than that of the metal mirror 21, while having a process advantage that can include a reflection mirror by a single growth process. On the other hand, the joining structure of the metal mirror 21 has an advantage that the excellent reflection characteristic of the metal mirror 21 can be utilized although a joining process is added. Especially, as described above, when introducing the light extracting structure onto the surface, the extraction efficiency characteristics can be greatly improved.

광 추출 구조가 도입되는 위치를 비교하면, DBRs 구조는 p-형으로 도핑(doping) 된 GaP 층(52) 내에 형성되며, 금속 접합 구조는 n-형으로 도핑 된 AlGaInP 층(42) 내에 형성된다. 내부양자효율의 저하를 방지하기 위해 광 추출 구조의 깊이는 양자우물 층까지 확장되지 않는 것이 유리하다. 이를 고려하면, DBRs 거울 구조(20)는 대략 10 mm까지의 깊이의 여유가 있으며, 금속 거울(21) 접합 구조는 약 2 mm까지의 여유가 있다.Comparing the locations where the light extracting structure is introduced, the DBRs structure is formed in the p-type doped GaP layer 52 and the metal junction structure is formed in the n-type doped AlGaInP layer 42 . It is advantageous that the depth of the light extracting structure does not extend to the quantum well layer in order to prevent degradation of the internal quantum efficiency. Considering this, the DBRs mirror structure 20 has a depth of up to about 10 mm, and the metal mirror 21 junction structure has a margin of up to about 2 mm.

광결정을 통한 추출 효율 향상 정도는 광결정의 구조 인자와 밀접한 관련이 있다. 이 중에서 특히, 광결정의 주기와 식각 깊이는 가장 중요한 인자들이다. 광결정의 주기와 식각 깊이에 따른 효율 변화를 살펴보기 위해, 3D-FDTD 계산을 실시 하였다. The degree of improvement of extraction efficiency through photonic crystal is closely related to the structural factor of photonic crystal. In particular, the period of the photonic crystal and etching depth are the most important factors. 3D-FDTD calculations were performed to investigate the efficiency variation of photonic crystal cycle and etching depth.

계산을 실시한 구조는 GaN 계열 발광 소자 구조이며, 하단에는 100%의 반사 거울을 가정하였다. 결과를 살펴보면, 도 6에서와 같이, 특정 주기에서 추출 효율이 극대가 됨을 알 수 있다. 극대가 되는 주기를 최적 주기라고 칭할 때, 최적 주기는 반도체 발광층의 굴절률과 외부 배경 물질의 굴절률에 따라 달라질 수 있다. The calculated structure is a GaN-based light emitting device structure, and a 100% reflective mirror is assumed at the bottom. As shown in FIG. 6, it can be seen that the extraction efficiency is maximized in a specific period. When the maximum period is referred to as the optimum period, the optimum period may vary depending on the refractive index of the semiconductor light emitting layer and the refractive index of the external background material.

일반적으로 최적 주기는 광결정을 구성하고 있는 굴절률 대비가 작을수록 긴 방향으로 이동하고, 반대로 굴절률 대비가 클수록 짧은 방향으로 이동한다. 한편, 도 6의 그래프를 살펴보면, 최적 주기는 식각 깊이와도 상관이 있음을 알 수 있다. 식각 깊이가 증가할수록, 최적 주기는 긴 방향으로 조금씩 이동하는 경향을 나타낸다. In general, the optimal period shifts in the longer direction as the refractive index constituting the photonic crystal becomes smaller, and vice versa as the refractive index contrast increases. Referring to the graph of FIG. 6, it can be seen that the optimum period also correlates with the etch depth. As the etch depth increases, the optimum period tends to move slightly in the longer direction.

도 7에서와 같이, 주기와 식각 깊이에 따른 효율 변화의 경향성을 표면 그래프로 나타내면 이 현상을 보다 명확하게 이해할 수 있다. As shown in FIG. 7, this phenomenon can be more clearly understood by plotting the tendency of the efficiency change depending on the period and etching depth in the surface graph.

표면 그래프 결과를 살펴보면, 식각 깊이가 늘어날수록 1 mm 이상의 주기를 가진 구조의 추출 효율은 꾸준히 상승하며, 식각 깊이가 900 nm에 도달하면 최적 주기가 두 점에서 나타남을 알 수 있다.As the etching depth increases, the extraction efficiency of the structure with a period of 1 mm or more steadily increases. When the etching depth reaches 900 nm, the optimum period appears at two points.

추출효율이 극대가 되는 최적 주기가 존재하며, 식각 깊이에 따라 최적 주기가 이동하는 현상은 반도체 물질에 관계없이 나타나는 일반적인 결과이다. 적색 AlGaInP 계열 발광 소자의 경우에도 역시 식각 깊이 증대를 통해 리소그래피(lithography) 공정이 보다 용이한 긴 방향의 주기를 이용할 수 있는 가능성이 생긴다.There is an optimum period in which the extraction efficiency is maximized, and the phenomenon that the optimum period shifts according to the etching depth is a general result regardless of the semiconductor material. Even in the case of a red AlGaInP-based light emitting device, there is a possibility that the lithography process can utilize a longer-directional cycle easier by increasing the etching depth.

상술한 바와 같이, 발광 소자의 추출효율이 광결정 식각 깊이에 따라 증가하며, 최적 주기 또한 긴 방향으로 이동할 수 있음을 확인하였다. 이러한 특성을 활용하기 위해서는 기본적으로 발광 소자 내의 광 추출 구조가 도입되는 층의 두께가 충분히 커야 유리하다. 가령, n-GaN 층을 식각하는 수직형 GaN 계열 발광 소자나 적색 AlGaInP 계열 발광 소자는 상술한 특성을 만족한다고 볼 수 있다. As described above, it has been confirmed that the extraction efficiency of the light emitting device increases with the photonic crystal etching depth, and the optimum period can also be shifted in the long direction. In order to utilize these characteristics, it is advantageous that the thickness of the layer into which the light extracting structure in the light emitting element is introduced is sufficiently large. For example, the vertical GaN-based light emitting device or the red AlGaInP-based light emitting device that etches the n-GaN layer satisfies the above-described characteristics.

따라서, 식각 깊이에 따른 추출 효율 증대와 최적 주기의 이동 효과를 누릴 수 있다. 그러나, 이와 같이 광 추출 구조의 식각 깊이를 증가하면, 도 8a 내지 도 8d에서 도시하는 바와 같이, 때로는 반도체 층과 전극 계면 사이에 박리 현상이 발생할 수 있다. Therefore, it is possible to increase the extraction efficiency according to the etching depth and to move the optimum period. However, if the etch depth of the light extracting structure is increased as described above, peeling may sometimes occur between the semiconductor layer and the electrode interface, as shown in Figs. 8A to 8D.

도 8a는 표면 굴곡의 정도가 발광층의 파장보다 매우 작은 광 추출 구조(70)와 전극(60) 계면 사이를 나타낸 전자현미경 사진이다. 이 경우, 광 추출 구조(70)와 전극(60) 계면 사이의 특별한 박리 현상은 관찰되지 않는다. 하지만, 광 추출 구조의 식각 깊이가 증가하면, 전극 증착 영역이 광 추출 구조 사이를 채우지 못해 도 8b에서 도시하는 바와 같은 박리 현상이 나타날 수 있다. 8A is an electron micrograph showing the interface between the light extracting structure 70 and the electrode 60 in which the degree of surface deflection is much smaller than the wavelength of the light emitting layer. In this case, no special separation phenomenon is observed between the light extracting structure 70 and the electrode 60 interface. However, if the etch depth of the light extracting structure is increased, the electrode deposition region can not fill the space between the light extracting structures, resulting in peeling as shown in FIG. 8B.

단면을 자세히 살펴보면 이러한 현상을 보다 명확하게 관찰할 수 있는데, 도 8c에서와 같이, 광 추출 구조(70)와 전극(60) 층 사이에 미세한 간격이 관찰된다. 이러한 상태에서 발광 소자에 전류를 인가하면 과도한 열이 발생하여, 도 8d에서와 같이 전극(60) 층이 박리되거나 변형되어, 소자의 전기적 특성에 치명적인 영향을 줄 수 있다. Looking closely at the cross section, this phenomenon can be more clearly observed. As shown in FIG. 8C, a minute gap is observed between the light extracting structure 70 and the electrode 60 layer. If a current is applied to the light emitting device under such a condition, excessive heat is generated, and the electrode 60 may be peeled or deformed as shown in FIG. 8D, which may adversely affect the electrical characteristics of the device.

즉, 광 추출 구조의 식각 깊이 증가는 광학적인 추출효율 증가에는 분명한 도움을 주나, 반도체 물질과 전극층 사이의 접합 문제에 따라 때로는 심각한 단전 문제를 야기할 수 있다.That is, increasing the etch depth of the light extracting structure will definitely help increase the optical extraction efficiency, but it can sometimes cause serious downtime problems due to the junction problem between the semiconductor material and the electrode layer.

상술한 바와 같은 특성을 고려하여, 식각 깊이를 늘리면서도 전극 층 박리에 의한 전기적인 문제를 방지하기 위해서는 전극 층 증착 영역 내에는 광 추출 구조를 도입하지 않는 공정이 필요하다. In consideration of the above-described characteristics, in order to prevent an electrical problem due to peeling of the electrode layer while increasing the etching depth, a step of not introducing a light extracting structure into the electrode layer deposition region is required.

도 9 내지 도 15에는 AlGaInP 계열 발광 소자의 금속 접합 구조에 대해, 공정의 흐름을 도시하고 있다.Figs. 9 to 15 show the flow of the process for the metal bonding structure of the AlGaInP-based light emitting device.

공정을 요약하자면, 먼저, 도 9에서와 같이, GaAs 기판(도시되지 않음) 상에 AlGaInP 계열의 p-형 반도체층, 발광층, 및 n-형 반도체층을 차례로 형성한다. 그 구체적인 예로서, p-GaP층(310), AlGaInP 발광층(320), n-AlInP층(330), 및 n-GaAs층(331)을 차례로 형성한다.To summarize the process, first, as shown in Fig. 9, an AlGaInP-based p-type semiconductor layer, a light emitting layer, and an n-type semiconductor layer are sequentially formed on a GaAs substrate (not shown). As a specific example, a p-GaP layer 310, an AlGaInP light emitting layer 320, an n-AlInP layer 330, and an n-GaAs layer 331 are formed in this order.

이와 같이 형성된 발광 소자 구조에서, 기판을 제거하고 Si 기판(100)과 금속 거울(200)을 부착한다(이때, n-GaAs층(331) 상에 위치한 습식 식각에 대한 식각장벽층(도시되지 않음)을 제거하는 공정이 추가될 수 있다). 이러한 금속 거울(200)은 Ag 또는 Al을 포함할 수 있다.In the light emitting device structure thus formed, the substrate is removed, and the Si substrate 100 and the metal mirror 200 are attached. At this time, an etching barrier layer (not shown) for wet etching located on the n-GaAs layer 331 ) May be added). The metal mirror 200 may include Ag or Al.

한편, 기판을 제거하지 않는 경우에는, GaAs 기판 상에 AlAs/AlGaAs 또는 AlGaInP/AlInP 반도체층이 교대로 위치하는 다중반사층(DBR)을 형성할 수 있다.On the other hand, when the substrate is not removed, a multiple reflection layer (DBR) in which AlAs / AlGaAs or AlGaInP / AlInP semiconductor layers alternately are formed on a GaAs substrate can be formed.

상술한 GaAs 기판 또는 Si 기판(100)은 모두 전도성을 띨 수 있으며, p-형 전도성을 가지는 것이 유리하다.The GaAs substrate or the Si substrate 100 described above may be all conductive and advantageously have p-type conductivity.

이후, 도 10에서 도시하는 바와 같이, 포토 리소그래피(photolithography) 과정을 통해 n-GaAs층(331) 상에 식각 마스크층(400)을 형성하고, 이 마스크층(400) 위에 포토 레지스트(PR)와 같은 물질로 광 추출 구조를 정의하는 제1마스크(500)를 형성하여, 이 제1마스크(500)를 이용하여 마스크층(400)을 식각한다. 10, an etching mask layer 400 is formed on the n-GaAs layer 331 through a photolithography process and a photoresist PR is formed on the mask layer 400. Then, A first mask 500 defining the light extracting structure is formed of the same material, and the first mask 500 is used to etch the mask layer 400.

이때, 마스크층(400)은 SiO2, SiNx와 같은 산화물 또는 질화물 계열 물질로 형성할 수 있다.At this time, the mask layer 400 may be formed of an oxide such as SiO 2 or SiN x or a nitride-based material.

이와 같은 식각 과정에 의하여, 도 11에서와 같이, 마스크층(400)은 광 추출 구조가 정의되는 패턴이 형성된 제2마스크(410)로 형성되며, 이때 제1마스크(500)는 제거된다.11, the mask layer 400 is formed of a second mask 410 having a pattern in which a light extracting structure is defined, wherein the first mask 500 is removed.

이후에는 도 12에서 도시하는 바와 같이, 제2마스크(410) 상에 추후 형성될 n-형 전극의 형상과 동일하거나 크기가 큰 전극 마스크(510)를 형성한다. 이러한 전극 마스크(510)는 전극 형성 영역을 보호할 수 있다.Thereafter, as shown in FIG. 12, an electrode mask 510 having the same or larger size as that of the n-type electrode to be formed later is formed on the second mask 410. This electrode mask 510 can protect the electrode formation region.

다음에, 도 13에서와 같이, 제2마스크(410)를 이용하여 n-GaAs층(331) 및 n-AlInP층(330)을 식각하여 광 추출 구조(700)를 형성한다.Next, as shown in FIG. 13, the n-GaAs layer 331 and the n-AlInP layer 330 are etched using the second mask 410 to form the light extracting structure 700.

이후, 도 14에서와 같이, 제2마스크(410)를 제거하고, 전극 마스크(510)에 의하여 확보된 영역에 n-형 전극(600)을 형성한다.Then, as shown in FIG. 14, the second mask 410 is removed, and the n-type electrode 600 is formed in the region secured by the electrode mask 510.

다음, n-GaAs층(331)은 제거될 수 있고, 도 15에서와 같은 수직형 발광 소자 구조가 이루어진다.Next, the n-GaAs layer 331 can be removed, and a vertical light emitting device structure as shown in FIG. 15 is formed.

상술한 과정에 의하여, 도 16에서 도시하는 바와 같이, n-형 전극(600) 형성 영역을 제외한 부분에 광 추출 구조(700)가 형성된다. 전극(600) 영역을 통해서 는 빛이 빠져나올 수 없으므로, 전극(600) 영역 하단의 광 추출 구조는 사실상 무의미하다. 16, a light extracting structure 700 is formed in a portion except for the region where the n-type electrode 600 is formed. Since the light can not escape through the region of the electrode 600, the light extracting structure at the lower end of the region of the electrode 600 is practically meaningless.

따라서, 이러한 선택 영역 식각 광 추출 구조는 광 추출 효율에는 전혀 영향을 미치지 않으면서, 동시에 반도체 영역과 전극 계면 사이의 접합 문제를 해결할 수 있는 것이다.Therefore, this selective region etch light extraction structure can solve the problem of junction between the semiconductor region and the electrode interface at the same time without affecting the light extraction efficiency at all.

한편, 상술한 광 추출 구조(700)는 주기성을 가지는 일반적인 광 결정 구조(Square Lattice, Triangular Lattice, Archimedean Lattice)와 주기성을 가지고 있지 않는 광 결정 구조(Quasicrystal, Pseudorandom, random structure)를 모두 포함할 수 있다. 이때, 광 추출 구조(700)의 주기는 발광 파장(λ) 내지 5000 nm의 값을 가질 수 있다.Meanwhile, the light extracting structure 700 may include a general lattice (Triangular Lattice) having a periodicity and a quasicrystal (Pseudorandom, random structure) having no periodicity. have. At this time, the period of the light extracting structure 700 may have a value of the emission wavelength (?) To 5000 nm.

이러한 광 추출 구조(700)는 식각 깊이에 따라 그 추출 효율이 증가하며, 식각 깊이 증가에 대해, 특정 값(발광 파장; ~λ)보다 작은 주기의 구조는 특정 식각 깊이(~λ/n; n은 반도체층의 굴절률) 이상에서 효율이 포화되는 경향을 보이는 반면에, 특정 값(λ)보다 큰 주기의 구조는 특정 식각 깊이(~λ/n) 이상에서도 꾸준히 효율이 증가하는 경향을 나타낸다. 따라서, 특정 식각 깊이에 대해 최적 주기가 서로 다른 값을 가진 두 주기에서 나타난다. 즉, 광 추출 구조(700)는 식각 깊이에 따라 최적 주기가 장 주기 방향으로 이동한다.The extraction efficiency of the light extracting structure 700 increases according to the etch depth. For the increase of the etch depth, a structure having a period smaller than a specific value (emission wavelength: ~?) Has a specific etch depth (? The refractive index of the semiconductor layer tends to saturate at or above a certain level, whereas the structure of a period larger than the specific value (?) Shows a tendency of steadily increasing efficiency even at a specific etching depth (~? / N) or more. Thus, the optimal period for a particular etch depth appears in two cycles with different values. That is, in the light extracting structure 700, the optimum period moves in the long period direction according to the etching depth.

이와 같은 현상을 고려할 때, 광 추출 구조(700)의 깊이는 λ/n 내지 광 추출 구조(700)가 형성되는 반도체층(330)의 최대 두께에 이를 수 있으며, 이는 500 nm 내지 2 ㎛에 이를 수 있다.Considering such a phenomenon, the depth of the light extracting structure 700 can reach the maximum thickness of the semiconductor layer 330 in which the light extracting structure 700 is formed from? / N to 500 nm to 2 占 퐉 .

상술한 바와 같이, 광 추출 구조(700)의 식각 깊이 증가를 통해 광 추출 효율 증대 및 최적 주기의 확장을 실현함과 동시에, 광 추출 구조가 도입된 반도체층과 전극 계면 사이의 박리 현상을 해결할 수 있다. 이와 같이 광 추출 구조(700)의 최적 주기가 확장되면 포토 리소그래피와 같은 통상적인 방법으로 용이하게 광 추출 구조(700)를 형성할 수 있는 장점을 가진다.As described above, by increasing the etch depth of the light extracting structure 700, the light extracting efficiency can be increased and the optimum period can be extended, and at the same time, the peeling phenomenon between the semiconductor layer into which the light extracting structure is introduced and the electrode interface can be solved have. When the optimum period of the light extracting structure 700 is extended as described above, the light extracting structure 700 can be easily formed by a conventional method such as photolithography.

상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It is natural to belong to the scope.

도 1a 및 도 1b는 광결정의 원리를 나타내는 개략도이다.Figs. 1A and 1B are schematic views showing the principle of photonic crystal.

도 2는 굴절률에 따른 추출 효율을 나타내는 그래프이다.2 is a graph showing the extraction efficiency according to the refractive index.

도 3은 반사 거울의 중류에 따른 입사 각도와 반사율을 나타내는 그래프이다.3 is a graph showing an incident angle and reflectance along the middle of the reflection mirror.

도 4는 적색 발광 소자의 일례를 나타내는 단면도이다.4 is a cross-sectional view showing an example of a red light emitting element.

도 5는 적색 발광 소자의 다른 예를 나타내는 단면도이다.5 is a cross-sectional view showing another example of the red light emitting device.

도 6은 광결정 식각 깊이에 따른 추출 효율을 나타내는 그래프이다.6 is a graph showing the extraction efficiency according to the photocrystalline etching depth.

도 7은 도 6의 결과를 2차원 표면 그래프로 나타내는 그래프이다.FIG. 7 is a graph showing the result of FIG. 6 as a two-dimensional surface graph.

도 8a 내지 도 8d는 광 추출 구조 상에 형성된 전극의 형상을 나타내는 사진이다.8A to 8D are photographs showing the shapes of the electrodes formed on the light extracting structure.

도 9 내지 도 15는 적색 발광 소자의 제조 단계의 일 실시예를 나타내는 단면도이다.9 to 15 are cross-sectional views showing one embodiment of a step of manufacturing a red light emitting device.

도 16은 적색 발광 소자의 발광면을 나타내는 사진이다.16 is a photograph showing a light emitting surface of a red light emitting element.

Claims (13)

적색 발광 소자의 제조방법에 있어서,In a method of manufacturing a red light emitting device, 기판 상에 다층 구조의 반도체층을 형성하는 단계와;Forming a multi-layered semiconductor layer on a substrate; 상기 반도체층 상에 광 추출 구조 패턴을 정의하는 마스크를 형성하는 단계와;Forming a mask defining a light extracting structure pattern on the semiconductor layer; 상기 마스크 상에 전극 형상을 가지는 보호 영역을 정의하는 전극 마스크를 형성하는 단계와;Forming an electrode mask defining a protection region having an electrode shape on the mask; 상기 마스크를 이용하여 특정 식각깊이(λ/n) 이상으로 광 추출 구조를 형성하는 단계와;Forming a light extraction structure at a specific etching depth (? / N) or more using the mask; 상기 마스크를 제거하고 상기 보호 영역 상에 전극을 형성하는 단계를 포함하여 구성되며,Removing the mask and forming an electrode on the protection region, 상기 광 추출 구조의 패턴주기에 따라서 광 추출효율이 피크(peak)치를 갖는 서로 다른 두 주기구간이 나타나는데, 상기 광 추출 구조의 패턴은 상기 서로 다른 두 주기구간 중 큰 값을 가지는 주기구간 내의 주기로 형성된 것을 특징으로 하는 적색 발광 소자의 제조방법.The light extracting structure has two different periods with a peak value of light extraction efficiency according to a pattern period of the light extracting structure. The pattern of the light extracting structure is formed in a period within a period having a large value among the two different periods Wherein the light-emitting layer is formed on the substrate. 여기서, λ는 상기 적색 발광 소자의 발광 파장, n은 반도체층의 굴절률을 의미한다.Here, lambda is an emission wavelength of the red light emitting device and n is the refractive index of the semiconductor layer. 제 1항에 있어서, 상기 다층 구조의 반도체층은 이중 n형 반도체층을 포함하며,The semiconductor device according to claim 1, wherein the multi-layered semiconductor layer includes a double n-type semiconductor layer, 상기 보호 영역은 이중 n형 반도체층 상에 형성된 것을 특징으로 하는 적색 발광 소자의 제조방법.Wherein the protective region is formed on the double n-type semiconductor layer. 제 1항에 있어서, 상기 광 추출 구조의 깊이는, 500 nm 내지 2 ㎛인 것을 특징으로 하는 적색 발광 소자의 제조방법.The method of claim 1, wherein the depth of the light extracting structure is 500 nm to 2 占 퐉. 제 1항에 있어서, 상기 기판을 제거하고, 기판이 제거된 면에 실리콘 기판 상에 위치하는 반사 금속을 형성하는 단계를 더 포함하는 것을 특징으로 하는 적색 발광 소자의 제조방법.2. The method of claim 1, further comprising the step of removing the substrate and forming a reflective metal on a surface of the substrate on which the substrate is removed. 제 1항에 있어서, 상기 기판 상에는 AlAs/AlGaAs 또는 AlGaInP/AlInP 반도체층이 교대로 위치하는 다중반사층(DBR)을 형성하는 단계를 더 포함하는 것을 특징으로 하는 적색 발광 소자의 제조방법.The method according to claim 1, further comprising forming a multiple reflection layer (DBR) on the substrate, wherein AlAs / AlGaAs or AlGaInP / AlInP semiconductor layers are alternately arranged. 제 1항에 있어서, 상기 반도체층은, AlGaInP 계열 반도체층인 것을 특징으로 하는 적색 발광 소자의 제조방법.The method for manufacturing a red light emitting device according to claim 1, wherein the semiconductor layer is an AlGaInP-based semiconductor layer. 전도성 기판 상에 위치하는 반사층과;A reflective layer disposed on the conductive substrate; 상기 반사층 상에 위치하는 다층 구조의 반도체층과;A multi-layered semiconductor layer located on the reflective layer; 상기 반도체층 상에 형성되며, 전극이 형성될 보호 영역을 제외한 부분에 특정 식각깊이(λ/n) 이상으로 형성되는 광 추출 구조와;A light extracting structure formed on the semiconductor layer, the light extracting structure being formed at a portion other than a protective region where electrodes are to be formed, at a specific etch depth (? / N); 상기 보호 영역 상에 위치하는 전극을 포함하여 구성되며,And an electrode positioned on the protection region, 상기 광 추출 구조의 패턴주기에 따라서 광 추출효율이 피크(peak)치를 갖는 서로 다른 두 주기구간이 나타나는데, 상기 광 추출 구조의 패턴은 상기 서로 다른 두 주기구간 중 큰 값을 가지는 주기구간 내의 주기로 형성된 것을 특징으로 하는 적색 발광 소자.The light extracting structure has two different periods with a peak value of light extraction efficiency according to a pattern period of the light extracting structure. The pattern of the light extracting structure is formed in a period within a period having a large value among the two different periods Wherein the red light emitting element is a red light emitting element. 여기서, λ는 상기 적색 발광 소자의 발광 파장, n은 반도체층의 굴절률을 의미한다. Here, lambda is an emission wavelength of the red light emitting device and n is the refractive index of the semiconductor layer. 제 7항에 있어서, 상기 반사층은, 반사 금속 또는 다중반사층인 것을 특징으로 하는 적색 발광 소자.8. The red light emitting device according to claim 7, wherein the reflective layer is a reflective metal or a multiple reflective layer. 제 8항에 있어서, 상기 다중반사층은, AlAs/AlGaAs 또는 AlGaInP/AlInP 반도 체층이 교대로 위치하는 것을 특징으로 하는 적색 발광 소자.9. The red light emitting device according to claim 8, wherein the multiple reflection layer is formed of AlAs / AlGaAs or AlGaInP / AlInP semiconducting layers alternately. 제 7항에 있어서, 상기 보호 영역은 상기 다층 구조의 반도체층에 포함된 이중 n형 반도체층 상에 형성된 것을 특징으로 하는 적색 발광 소자. 8. The red light emitting device according to claim 7, wherein the protection region is formed on the double n-type semiconductor layer included in the semiconductor layer of the multi-layer structure. 제 7항에 있어서, 상기 기판은, GaAs 기판 또는 Si 기판인 것을 특징으로 하는 적색 발광 소자.8. The red light emitting device according to claim 7, wherein the substrate is a GaAs substrate or a Si substrate. 제 7항에 있어서, 상기 광 추출 구조의 깊이는, 500 nm 내지 2 ㎛인 것을 특징으로 하는 적색 발광 소자.The red light emitting device according to claim 7, wherein a depth of the light extracting structure is 500 nm to 2 占 퐉. 제 7항에 있어서, 상기 광 추출 구조의 주기는, 상기 반도체층의 발광 파장 내지 5000 nm인 것을 특징으로 하는 적색 발광 소자.8. The red light emitting device according to claim 7, wherein the period of the light extracting structure is an emission wavelength of the semiconductor layer to 5000 nm.
KR1020080000118A 2008-01-02 2008-01-02 Red light emitting device and method of making the same KR101499951B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080000118A KR101499951B1 (en) 2008-01-02 2008-01-02 Red light emitting device and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080000118A KR101499951B1 (en) 2008-01-02 2008-01-02 Red light emitting device and method of making the same

Publications (2)

Publication Number Publication Date
KR20090074359A KR20090074359A (en) 2009-07-07
KR101499951B1 true KR101499951B1 (en) 2015-03-06

Family

ID=41331663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080000118A KR101499951B1 (en) 2008-01-02 2008-01-02 Red light emitting device and method of making the same

Country Status (1)

Country Link
KR (1) KR101499951B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2789243C1 (en) * 2022-07-13 2023-01-31 Федеральное государственное бюджетное учреждение науки Физико-технический институт им. А.Ф. Иоффе Российской академии наук Method for manufacturing infrared light emitting diode

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100993094B1 (en) 2010-02-01 2010-11-08 엘지이노텍 주식회사 Light emitting device, and light emitting device package
KR101134802B1 (en) 2010-02-01 2012-04-13 엘지이노텍 주식회사 Light emitting device, method for fabricating the same and light emitting device package
KR101393606B1 (en) * 2012-07-10 2014-06-17 광전자 주식회사 Light emitting diode using upper electrode with distributed Bragg reflector and fabrication method thereof
KR102076245B1 (en) * 2014-02-06 2020-02-12 엘지이노텍 주식회사 Light Emitting Device
KR102376468B1 (en) 2014-12-23 2022-03-21 엘지이노텍 주식회사 Red light emitting device and lighting system
CN117438515B (en) * 2023-12-21 2024-03-29 江西乾照半导体科技有限公司 LED chip roughening method and LED chip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738151A (en) * 1993-07-22 1995-02-07 Sharp Corp Optical semiconductor device
JP2005259910A (en) * 2004-03-10 2005-09-22 Shin Etsu Handotai Co Ltd Light emitting element and its manufacturing method
KR100786091B1 (en) * 2006-06-08 2007-12-18 엘지전자 주식회사 LED having lateral structure and method for making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738151A (en) * 1993-07-22 1995-02-07 Sharp Corp Optical semiconductor device
JP2005259910A (en) * 2004-03-10 2005-09-22 Shin Etsu Handotai Co Ltd Light emitting element and its manufacturing method
KR100786091B1 (en) * 2006-06-08 2007-12-18 엘지전자 주식회사 LED having lateral structure and method for making the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2789243C1 (en) * 2022-07-13 2023-01-31 Федеральное государственное бюджетное учреждение науки Физико-технический институт им. А.Ф. Иоффе Российской академии наук Method for manufacturing infrared light emitting diode
RU2793618C1 (en) * 2022-10-13 2023-04-04 Федеральное государственное бюджетное учреждение науки Физико-технический институт им. А.Ф. Иоффе Российской академии наук Infrared light-emitting heterodiode
RU2796327C1 (en) * 2022-12-06 2023-05-22 Федеральное государственное бюджетное учреждение науки Физико-технический институт им. А.Ф. Иоффе Российской академии наук Infrared led

Also Published As

Publication number Publication date
KR20090074359A (en) 2009-07-07

Similar Documents

Publication Publication Date Title
EP2374164B1 (en) Light emitting diode with a dielectric mirror having a lateral configuration
TWI484657B (en) Light emitting diodes
JP5259292B2 (en) Light emitting diode
US9142715B2 (en) Light emitting diode
JP4907842B2 (en) Light emitting diode with planar omnidirectional reflector
JP4954549B2 (en) Semiconductor light emitting device and manufacturing method thereof
TWI499075B (en) Semiconductor light emitting device with light extraction structures
KR101499951B1 (en) Red light emitting device and method of making the same
KR20070081184A (en) Nitride-based semiconductor light emitting device and method of manufacturing the same
KR20140000818A (en) Light emitting device having dielectric reflector and method of manufacturing the same
JP2011508445A (en) Light emitting diode and manufacturing method thereof
KR101181000B1 (en) Light emitting device, method for fabricating the same and light emitting device package
KR101981119B1 (en) Ultraviolet semiconductor light-emitting device
KR101165253B1 (en) Light emitting diode
KR100952034B1 (en) Light emitting device and method for fabricating the same
US9306120B2 (en) High efficiency light emitting diode
KR100921462B1 (en) Light emitting device having vertical topology and method of making the same
TWI656661B (en) Light-emitting device with shaped substrate
KR102237144B1 (en) Light emitting device and light emitting device package
KR101521081B1 (en) Light Emitting Diode Package
KR101805301B1 (en) Ultraviolet Light-Emitting Diode with p-type ohmic contact electrode pattern to enhance the light extraction
JP5191937B2 (en) Light emitting device and manufacturing method thereof
KR100900644B1 (en) Formation method of fine patterns and manufaucturation method of semiconductor light emitting device
JP2006190854A (en) Light emitting diode
KR20080028292A (en) Iii-nitride based light-emitting diode structure with monolithically integrated sidewall deflectors and method of thereof

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190213

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 6