KR100921462B1

KR100921462B1 - Light emitting device having vertical topology and method of making the same

Info

Publication number: KR100921462B1
Application number: KR20070117114A
Authority: KR
Inventors: 김선경; 조현경; 장준호; 김선정
Original assignee: 엘지전자 주식회사; 엘지이노텍 주식회사
Priority date: 2007-11-16
Filing date: 2007-11-16
Publication date: 2009-10-13
Also published as: KR20090050592A

Abstract

본 발명은 수직형 발광 소자에 관한 것으로 특히, 발광 소자의 광 추출 효율과 신뢰성을 향상시킬 수 있는 수직형 발광 소자에 관한 것이다. 이러한 본 발명은, 수직형 발광 소자에 있어서, 제1전도성 반도체층과; 상기 제1전도성 반도체층 상에 위치하는 발광층과; 상기 발광층 상에 위치하는 제2전도성 반도체층과; 상기 제2전도성 반도체층 상에 형성되는 다층 구조의 광추출층과; 상기 광추출층에 형성되며, 단위 구조의 패턴으로 이루어지는 광 추출 구조를 포함하여 구성되는 것을 특징으로 한다.The present invention relates to a vertical light emitting device, and more particularly, to a vertical light emitting device that can improve light extraction efficiency and reliability of the light emitting device. The present invention relates to a vertical light emitting device comprising: a first conductive semiconductor layer; A light emitting layer on the first conductive semiconductor layer; A second conductive semiconductor layer on the light emitting layer; A light extraction layer having a multilayer structure formed on the second conductive semiconductor layer; It is formed in the light extraction layer, it characterized in that it comprises a light extraction structure consisting of a pattern of unit structure.

발광 소자, 수직형, 광추출층, 광결정, 반도체. Light emitting element, vertical type, light extraction layer, photonic crystal, semiconductor.

Description

Vertical light emitting device {Light emitting device having vertical topology and method of making the same}

본 발명은 수직형 발광 소자에 관한 것으로 특히, 발광 소자의 광 추출 효율과 신뢰성을 향상시킬 수 있는 수직형 발광 소자에 관한 것이다.The present invention relates to a vertical light emitting device, and more particularly, to a vertical light emitting device that can improve light extraction efficiency and reliability of the light emitting device.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.Light Emitting Diodes (LEDs) are well-known semiconductor light emitting devices that convert current into light.In 1962, red LEDs using GaAsP compound semiconductors were commercialized, along with GaP: N series green LEDs. It has been used as a light source for display images of electronic devices, including.

이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다. The wavelength of light emitted by such LEDs depends on the semiconductor material used to make the LEDs. This is because the wavelength of the emitted light depends on the band-gap of the semiconductor material, which represents the energy difference between the valence band electrons and the conduction band electrons.

질화 갈륨 화합물 반도체(Gallium Nitride: GaN)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)을 가지고 있어, LED를 포함한 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다. Gallium nitride compound semiconductors (Gallium Nitride (GaN)) have high thermal stability and wide bandgap (0.8 to 6.2 eV), which has attracted much attention in the development of high-power electronic components including LEDs.

이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.One reason for this is that GaN can be combined with other elements (indium (In), aluminum (Al), etc.) to produce semiconductor layers that emit green, blue and white light.

이와 같이 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들에 맞출 수 있다. 예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대치할 수 있는 백색 LED를 만들 수 있다. In this way, the emission wavelength can be adjusted to match the material's characteristics to specific device characteristics. For example, GaN can be used to create white LEDs that can replace incandescent and blue LEDs that are beneficial for optical recording.

이러한 GaN 계열 물질의 이점들로 인해, GaN 계열의 LED 시장이 급속히 성장하고 있다. 따라서, 1994년에 상업적으로 도입한 이래로 GaN 계열의 광전자장치 기술도 급격히 발달하였다. Due to the advantages of these GaN-based materials, the GaN-based LED market is growing rapidly. Therefore, since commercial introduction in 1994, GaN-based optoelectronic device technology has rapidly developed.

상술한 바와 같은 GaN 계열 물질을 이용한 LED의 휘도 또는 출력은 크게, 활성층의 구조, 빛을 외부로 추출할 수 있는 광 추출 효율, LED 칩의 크기, 램프 패키지 조립 시 몰드(mold)의 종류 및 각도, 형광물질 등에 의해서 좌우된다.The brightness or output of the LED using the GaN-based material as described above is large, the structure of the active layer, the light extraction efficiency to extract light to the outside, the size of the LED chip, the type and angle of the mold (mold) when assembling the lamp package , Fluorescent material and the like.

본 발명이 이루고자 하는 기술적 과제는, 발광 소자에 광 추출 구조를 형성함에 있어서, 표면 단차로 인한 분해능 저하 요인 없이 일반적인 포토 리소그래피(photolithography)로 적용 가능하고, 다층 구조의 광추출층으로 인한 높은 광 추출 효율을 가지는 수직형 발광 소자를 제공하는 데 있다.The technical problem to be achieved by the present invention, in forming the light extraction structure in the light emitting device, can be applied by general photolithography (photolithography) without the resolution reduction factor due to the surface step, high light extraction due to the light extraction layer of the multi-layer structure The present invention provides a vertical light emitting device having efficiency.

상기 기술적 과제를 이루기 위한 제1관점으로서, 본 발명은, 수직형 발광 소자에 있어서, 제1전도성 반도체층과; 상기 제1전도성 반도체층 상에 위치하는 발광층과; 상기 발광층 상에 위치하는 제2전도성 반도체층과; 상기 제2전도성 반도체층 상에 형성되는 다층 구조의 광추출층과; 상기 광추출층에 형성되며, 단위 구조의 패턴으로 이루어지는 광 추출 구조를 포함하여 구성되는 것을 특징으로 한다.As a first aspect for achieving the above technical problem, the present invention provides a vertical light emitting device comprising: a first conductive semiconductor layer; A light emitting layer on the first conductive semiconductor layer; A second conductive semiconductor layer on the light emitting layer; A light extraction layer having a multilayer structure formed on the second conductive semiconductor layer; It is formed in the light extraction layer, it characterized in that it comprises a light extraction structure consisting of a pattern of unit structure.

상기 기술적 과제를 이루기 위한 제2관점으로서, 본 발명은, 수직형 발광 소자에 있어서, 제1전도성 반도체층과; 상기 제1전도성 반도체층 상에 위치하는 발광층과; 상기 발광층 상에 위치하는 제2전도성 반도체층과; 상기 제2전도성 반도체층 상에 위치하는 비전도성 반도체층과; 상기 비전도성 반도체층 상에 형성되며, 단위 구조의 패턴으로 이루어지는 광 추출 구조와; 상기 광 추출 구조의 패턴에 채워지는 충진 물질을 포함하여 구성되는 것을 특징으로 한다.As a second aspect for achieving the above technical problem, the present invention provides a vertical light emitting device comprising: a first conductive semiconductor layer; A light emitting layer on the first conductive semiconductor layer; A second conductive semiconductor layer on the light emitting layer; A nonconductive semiconductor layer positioned on the second conductive semiconductor layer; A light extraction structure formed on the nonconductive semiconductor layer and formed of a unit structure pattern; And a filling material filled in the pattern of the light extraction structure.

본 발명은 다음과 같은 효과가 있다.The present invention has the following effects.

첫째, 본 발명의 실시예에 의한 광 추출 구조는 높은 굴절률 대비를 통해 광 추출 효율 향상 효과를 얻을 수 있고, 두 층 이상에 걸쳐 패턴이 형성되므로, 광 추출 효율을 단계적으로 높게 향상시킬 수 있다.First, the light extraction structure according to the embodiment of the present invention can obtain a light extraction efficiency improvement effect through a high refractive index contrast, and because the pattern is formed over two or more layers, it is possible to improve the light extraction efficiency step by step.

둘째, 본 발명의 실시예에 의한 광 추출 구조는 반도체 층 외의 다른 물질 내에 패턴이 형성되어 동작전압 상승과 같은 전기적인 열화 문제가 발생하지 않으며, 소자의 신뢰성 측면에서 보다 안정적이고, 식각 깊이 측면에서 제약 사항이 없으므로, 추출 효율이 포화되는 시점까지 식각 깊이를 증대할 수 있다.Second, the light extracting structure according to the embodiment of the present invention does not cause an electrical deterioration problem such as an operation voltage increase because a pattern is formed in a material other than the semiconductor layer, and is more stable in terms of device reliability and in terms of etching depth. Since there is no restriction, the etching depth can be increased until the extraction efficiency is saturated.

셋째, 본 발명 내의 광추출 구조는 패턴과 접촉하는 물질이 굴절률이 다른 유전체로 대체되므로, 시간이 지남에 따라 봉지 물질이 변질되더라도 추출 효과를 그대로 유지할 수 있다.Third, the light extraction structure in the present invention is because the material in contact with the pattern is replaced with a dielectric having a different refractive index, it is possible to maintain the extraction effect even if the encapsulation material deteriorates over time.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. While the invention allows for various modifications and variations, specific embodiments thereof are illustrated by way of example in the drawings and will be described in detail below. However, it is not intended to be exhaustive or to limit the invention to the precise forms disclosed, but rather the invention includes all modifications, equivalents, and alternatives consistent with the spirit of the invention as defined by the claims.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. 표면과 같은 구성 요소의 일부가 '내부(inner)'라고 표현된다면 이것은 그 요소의 다른 부분들 보다도 소자의 외측으로부터 더 멀리 있다는 것을 의미한다고 이해할 수 있을 것이다. When an element such as a layer, region or substrate is referred to as being on another component "on", it will be understood that it may be directly on another element or there may be an intermediate element in between. . If a part of a component, such as a surface, is expressed as 'inner', it will be understood that this means that it is farther from the outside of the device than other parts of the element.

나아가 '아래(beneath)' 또는 '중첩(overlies)'과 같은 상대적인 용어는 여기에서는 도면에서 도시된 바와 같이 기판 또는 기준층과 관련하여 한 층 또는 영역과 다른 층 또는 영역에 대한 한 층 또는 영역의 관계를 설명하기 위해 사용될 수 있다. Furthermore, relative terms such as "beneath" or "overlies" refer to the relationship of one layer or region to one layer or region and another layer or region with respect to the substrate or reference layer, as shown in the figures. Can be used to describe.

이러한 용어들은 도면들에서 묘사된 방향에 더하여 소자의 다른 방향들을 포함하려는 의도라는 것을 이해할 수 있을 것이다. 마지막으로 '직접(directly)'라는 용어는 중간에 개입되는 어떠한 요소가 없다는 것을 의미한다. 여기에서 사용되는 바와 같이 '및/또는'이라는 용어는 기록된 관련 항목 중의 하나 또는 그 이상의 어느 조합 및 모든 조합을 포함한다.It will be understood that these terms are intended to include other directions of the device in addition to the direction depicted in the figures. Finally, the term 'directly' means that there is no element in between. As used herein, the term 'and / or' includes any and all combinations of one or more of the recorded related items.

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다. Although the terms first, second, etc. may be used to describe various elements, components, regions, layers, and / or regions, such elements, components, regions, layers, and / or regions It will be understood that it should not be limited by these terms.

본 발명의 실시예들은 예를 들어, 사파이어(Al₂O₃)계 기판과 같은 비도전성 기판상에 형성된 질화갈륨(GaN)계 발광 소자를 참조하여 설명될 것이다. 그러나 본 발명은 이러한 구조에 한정되는 것은 아니다. Embodiments of the present invention will be described with reference to a gallium nitride (GaN) based light emitting device formed on a nonconductive substrate such as, for example, a sapphire (Al ₂ O ₃ ) based substrate. However, the present invention is not limited to this structure.

본 발명의 실시예들은 도전성 기판을 포함하여 다른 기판을 사용할 수 있다. 따라서 GaP 기판상의 AlGaInP 다이오드, SiC 기판상의 GaN 다이오드, SiC 기판상의 SiC 다이오드, 사파이어 기판상의 SiC 다이오드, 및/또는 GaN, SiC, AlN, ZnO 및/또는 다른 기판상의 질화물계 다이오드 등의 조합이 포함될 수 있다. 더구나 본 발명은 활성영역은 다이오드 영역의 사용에 한정되는 것은 아니다. 또한 활성영역의 다른 형태들이 본 발명의 일부 실시예들에 따라서 사용될 수도 있다.Embodiments of the invention may use other substrates, including conductive substrates. Thus, combinations of AlGaInP diodes on GaP substrates, GaN diodes on SiC substrates, SiC diodes on SiC substrates, SiC diodes on sapphire substrates, and / or GaN, SiC, AlN, ZnO and / or nitride based diodes on other substrates may be included. have. Moreover, the present invention is not limited to the use of the diode region. Other forms of active area may also be used in accordance with some embodiments of the present invention.

도 1에서 도시하는 바와 같은 수평형 GaN 계열 발광 소자는 GaN에 비해 굴절률이 상대적으로 낮은 사파이어(n = 1.76) 기판(10) 위에 성장한 구조이다. GaN 반도체층(20)의 전체 두께는 약 5㎛에 이르므로, 다양한 고차 모드가 존재하는 도파로 구조로 간주할 수 있다. GaN 반도체층(20)의 상층부는 p-형 GaN 반도체층(21)부터 출발하며, 그 아래에 발광층(22) 영역에 해당하는 다중양자우물 층이 위치한다. As shown in FIG. 1, the horizontal GaN series light emitting device has a structure grown on a sapphire (n = 1.76) substrate 10 having a relatively lower refractive index than GaN. Since the total thickness of the GaN semiconductor layer 20 reaches about 5 μm, it can be regarded as a waveguide structure in which various higher order modes exist. The upper layer of the GaN semiconductor layer 20 starts from the p-type GaN semiconductor layer 21, and below it, a multi-quantum well layer corresponding to the region of the light emitting layer 22 is positioned.

이러한 발광층(22)의 하측에는 n-형 GaN 반도체층(23)이 위치하며, 이 n-형 GaN 반도체층(23)과 기판(10) 사이에는 버퍼층(24)이 위치할 수 있다. 또한, 기판(10)의 하측에는 반사막(도시되지 않음)을 형성할 수 있다.An n-type GaN semiconductor layer 23 is positioned below the light emitting layer 22, and a buffer layer 24 may be positioned between the n-type GaN semiconductor layer 23 and the substrate 10. In addition, a reflective film (not shown) may be formed below the substrate 10.

수평형 GaN 계열 발광 소자는 전체 면적에 걸쳐 고르게 전류를 공급하기 위해, 대개 ITO와 같은 투명전극층(30)을 p-형 GaN 반도체층(21) 위에 증착한다. 따라서, 수평형 GaN 계열 발광 소자에 광결정(40)을 도입할 때, 식각할 수 있는 최대 범위는 투명전극층(30) 두께와 p-형 GaN 반도체층(21)의 두께를 합한 값이 된다. 일반적으로, 이러한 투명전극층(30)과 p-형 GaN 반도체층(21)의 두께는 100 ~ 300nm 사이이다.In the horizontal GaN series light emitting device, a transparent electrode layer 30 such as ITO is usually deposited on the p-type GaN semiconductor layer 21 to supply current evenly over the entire area. Therefore, when the photonic crystal 40 is introduced into the horizontal GaN series light emitting device, the maximum range that can be etched is the sum of the thickness of the transparent electrode layer 30 and the thickness of the p-type GaN semiconductor layer 21. In general, the thickness of the transparent electrode layer 30 and the p-type GaN semiconductor layer 21 is between 100 and 300 nm.

따라서, 수평형 GaN 계열 발광 소자에 광결정(40)을 도입할 때, 식각할 수 있는 최대 범위는 상술한 상층부의 p-형 GaN 반도체층(21)의 두께(100 ~ 300nm)에 의해 제한을 받으므로, 추출효율에 있어서 한계가 있을 수 있다.Therefore, when the photonic crystal 40 is introduced into the horizontal GaN series light emitting device, the maximum range that can be etched is limited by the thickness (100 to 300 nm) of the p-type GaN semiconductor layer 21 described above. Therefore, there may be a limit in the extraction efficiency.

한편, 도 2에서 도시하는 바와 같은 수직형 발광 소자 구조의 일례는, GaN 반도체층(20) 성장 과정 중에 기판으로 이용되는 사파이어를 레이저 흡수법으로 제거하고, p-형 GaN 반도체층(21) 위에 거울과 전극의 역할을 동시에 수행할 수 있는 Ni, Ag 등을 포함하는 다층 금속 박막을 이용하여 반사형 오믹 전극(50)을 형성한 구조이다.On the other hand, one example of the vertical light emitting device structure as shown in Figure 2, the sapphire used as a substrate during the growth process of the GaN semiconductor layer 20 is removed by the laser absorption method, and on the p-type GaN semiconductor layer 21 The reflective ohmic electrode 50 is formed by using a multilayer metal thin film including Ni, Ag, and the like, which can simultaneously serve as a mirror and an electrode.

일반적인 수평형 GaN 발광 소자와 구별되는 수직형 GaN 발광 소자의 차이점 중에는 절연체인 사파이어의 제거로 인해 전류 방향이 수직 방향이며, 광의 출력 면이 도 2의 경우에 역전되어 n-형 GaN 반도체층(23)으로 출력된다는 것을 들 수 있다. Among the differences between the vertical GaN light emitting devices, which are distinguished from the general horizontal GaN light emitting devices, the current direction is vertical due to the removal of sapphire, which is an insulator, and the output plane of light is reversed in the case of FIG. For example).

수직형 발광 소자 구조 내에서 전류가 수직 방향으로 흐른다는 사실은 공급된 전류가 발광층(22)인 양자우물 층까지 이탈 없이 도달할 수 있는 확률이 크다는 것을 의미한다. 이는 곧, 내부양자효율의 향상에 기여하게 된다. The fact that the current flows in the vertical direction in the vertical light emitting device structure means that the probability that the supplied current can reach the quantum well layer, which is the light emitting layer 22, is high. This, in turn, contributes to the improvement of the internal quantum efficiency.

또한, 수직형 발광 소자 구조는 절연체인 사파이어를 제거하고 p-형 GaN 반도체층(21) 위에 도체를 형성하였기 때문에, 열 배출이 용이하다는 특성을 가진다. 이는 특히, 고출력 발광 소자를 설계할 때, 유리한 측면으로 작용할 수 있다.In addition, the vertical light emitting device structure has a characteristic that heat dissipation is easy because the sapphire as an insulator is removed and a conductor is formed on the p-type GaN semiconductor layer 21. This may serve as an advantageous aspect, especially when designing a high output light emitting device.

실제로, 사파이어 기판이 있는 통상적인 GaN 계열 청색 발광 소자의 경우 공급되는 전류 값이 수백 mA를 상위하게 되면, 오히려 출력이 감소하는 현상이 발생한다. 이는 사파이어 기판의 취약한 열 전도율로 인해 소자 내부의 온도가 상승하 여 양자우물의 내부양자효율의 열화가 발생하기 때문으로 해석될 수 있다.In fact, in the case of a conventional GaN series blue light emitting device having a sapphire substrate, when the supplied current value exceeds several hundred mA, the output decreases. This can be interpreted as the internal quantum efficiency of the quantum well is degraded due to the temperature increase inside the device due to the weak thermal conductivity of the sapphire substrate.

수직형 청색 발광 소자 구조는 전류의 흐름과 열 배출이 용이하다는 물리적 특성 이외에도 광 추출효율 향상과 관련하여 광학적으로도 주의 깊게 고려할만한 특징을 가지고 있다. 이를 정리하면 다음과 같다.The vertical blue light emitting device structure has a feature that can be carefully considered optically in connection with the improvement of light extraction efficiency in addition to the physical characteristics that the current flows and heat is easily discharged. This is summarized as follows.

먼저, 수직형 발광 소자 구조의 상층부는 n-형 GaN 반도체층(23)이므로, p-형 GaN 반도체층(21) 보다 상대적으로 두꺼운 n-형 GaN 반도체층(23) 내에 광결정과 같은 광 추출 구조(60)를 도입할 수 있다는 장점이 있다. 일반적으로, 광 추출 구조(60)를 통한 추출효율 향상 효과는 추출효율이 포화되기 전까지는 식각 깊이에 비례하는 특성을 가지고 있다. 이하, 광 추출 구조(60)는 광결정을 포함한 모든 광 추출효율 향상을 위한 구조를 의미한다.First, since the upper portion of the vertical light emitting device structure is the n-type GaN semiconductor layer 23, the light extraction structure such as a photonic crystal in the n-type GaN semiconductor layer 23 is relatively thicker than the p-type GaN semiconductor layer 21. There is an advantage that 60 can be introduced. In general, the extraction efficiency improvement effect through the light extraction structure 60 has a property that is proportional to the etching depth until the extraction efficiency is saturated. Hereinafter, the light extraction structure 60 means a structure for improving all light extraction efficiency including photonic crystals.

따라서 수평형 GaN 계열 발광 소자에서 광결정을 도입할 때의 난점 중의 하나인 p-형 GaN 반도체층의 식각에 따른 저항 증가나 활성층인 양자우물 층 식각에 따른 표면 비발광 결합 효과 등에 대한 제약 없이, 원하는 깊이의 광결정 구조를 형성할 수 있다. 또한, 식각 깊이에 따라 최대 추출효율을 제공하는 주기가 조금씩 달라지므로, 주어진 식각 기술이 허락하는 구조적 조건을 활용할 수 있다.Therefore, without limiting the resistance of the p-type GaN semiconductor layer, which is one of the difficulties in introducing a photonic crystal in a horizontal GaN-based light emitting device, or the surface non-emitting coupling effect of the active layer quantum well layer etching, A photonic crystal structure of depth can be formed. In addition, since the period of providing the maximum extraction efficiency is slightly different depending on the etching depth, it is possible to utilize the structural conditions allowed by a given etching technique.

또한, 수직형 발광 소자는 발광 영역인 양자우물 층(발광층; 22)과 높은 반사율을 가지는 거울(반사형 오믹 전극; 50)이 방출되는 빛의 파장보다 작은 위치 내에 놓여 있다. In addition, the vertical light emitting device is positioned in a position smaller than the wavelength of light from which the quantum well layer (light emitting layer) 22, which is a light emitting region, and the mirror (reflective ohmic electrode) 50 having a high reflectance are emitted.

즉, 상술한 바와 같이, 수직형 발광 소자의 구조는 p-형 GaN 반도체층(21) 위에 거울과 전극의 역할을 동시에 수행하는 반사형 오믹 전극(50)이 형성된다. 따 라서 p-형 GaN 반도체층(21)의 두께가 발광 소자의 발광층(22)과 금속 거울 사이의 거리에 해당한다. That is, as described above, in the structure of the vertical light emitting device, a reflective ohmic electrode 50 which simultaneously serves as a mirror and an electrode is formed on the p-type GaN semiconductor layer 21. Therefore, the thickness of the p-type GaN semiconductor layer 21 corresponds to the distance between the light emitting layer 22 of the light emitting device and the metal mirror.

일반적으로, 발광층(22)으로부터 가까운 위치 내에 높은 반사율을 가진 거울이 존재하게 되면, 거울이 없는 경우와 비교하여 발광 성능이 크게 달라진다. 즉, 발광층(22)과 거울 사이의 거리에 따라 발광률(decay rate)이 달라지기도 하며, 방사 패턴(radiation pattern)을 조절할 수도 있다. 이러한 특성들을 잘 이용하게 되면, 발광 소자의 광 추출효율을 획기적으로 개선할 수 있다.In general, when there is a mirror having a high reflectance in a position close to the light emitting layer 22, the light emission performance is greatly changed as compared with the case where there is no mirror. That is, the decay rate may vary according to the distance between the light emitting layer 22 and the mirror, and the radiation pattern may be adjusted. By using these characteristics well, the light extraction efficiency of the light emitting device can be significantly improved.

광 추출 구조의 목적은 가능한 짧은 진행 거리 내에 빛을 반도체 외부로 추출하는 것이다. 소자 내에서 빛이 진행하는 거리가 증가할수록 그만큼 흡수 손실에 의해 빛의 일부가 사라지기 때문이다. The purpose of the light extraction structure is to extract light outside the semiconductor within the shortest possible travel distance. This is because part of the light disappears due to absorption loss as the distance that light travels in the device increases.

이는 곧 광 추출 구조의 회절 효율과 밀접한 관련이 있다. 광결정과 같은 광 추출 구조의 회절 효율은 구조적 인자에 의해 결정되며, 중요 인자로는 홀 또는 기둥과 같은 단위 패턴 사이의 간격인 주기(lattice constant), 단위 패턴의 크기(직경), 단위 패턴의 깊이(etch depth) 또는 높이, 및 도 3a 내지 도 3c에서 도시하는 바와 같은 격자 문양 등이 있다. 도 3a에서는 사각 격자를 나타내고 있고, 도 3b와 도 3c에서는 각각, 삼각 격자와 아키미디안(Archimedean) 격자를 나타내고 있다.This is closely related to the diffraction efficiency of the light extraction structure. Diffraction efficiencies of light extraction structures such as photonic crystals are determined by structural factors, and important factors include the interval constant between unit patterns such as holes or columns, the unit pattern size (diameter), and the depth of the unit pattern. (etch depth) or height, and a lattice pattern as shown in FIGS. 3A to 3C. 3A shows a rectangular lattice, and FIGS. 3B and 3C show a triangular lattice and an Archimedean lattice, respectively.

즉, 각 구조 인자의 조건에 따라 광 추출 구조에 의한 최종 효율이 결정된다. 한편, 광 추출 구조의 인자에 따른 추출효율의 변화 양상을 정량적으로 분석하기 위해서는 전사모사의 도움이 필요하다.That is, the final efficiency by the light extraction structure is determined according to the conditions of each structural factor. On the other hand, in order to quantitatively analyze the variation of extraction efficiency according to the factors of the light extraction structure, it is necessary to use transcription simulation.

광 추출 구조는 발광 소자의 종류에 관계없이 적용가능하나, 논의의 편의성 을 위해 수직형 GaN 계열 발광 소자 구조에 대해 광결정 효과를 계산하여 설명하기로 한다. 전산 모사(3D-FDTD) 상에 입력된 구조의 형상은 도 4와 같다.The light extraction structure is applicable regardless of the type of light emitting device, but for convenience of discussion, the photonic crystal effect of the vertical GaN-based light emitting device structure is calculated and described. The shape of the structure input on the computer simulation (3D-FDTD) is as shown in FIG.

일반적인 발광 소자의 크기는 컴퓨터 메모리의 한계로 인해 계산 구조 내에 완전히 포함할 수 없다. 이 문제를 해결하기 위해 유한 크기(12mm)의 구조 양끝에 완전 거울을 설치한 구조를 입력하였다. The size of typical light emitting devices cannot be fully included in the computational structure due to the limitations of computer memory. In order to solve this problem, a structure in which a full mirror is installed at both ends of a finite size (12 mm) structure was inputted.

이러한 구조의 하단부에는 해석의 편의성을 위해 흡수율이 존재하는 실제 금속 거울 대신 100%의 반사율을 가지는 완전 거울(도시되지 않음)이 위치하는 경우를 적용하였다. In the lower part of this structure, a case in which a full mirror (not shown) having a reflectance of 100% is positioned instead of an actual metal mirror having an absorbance for convenience of analysis.

또한, 도 5에서와 같이, 발광 소자(100)의 발광층(양자우물 층; 22) 내부에는 흡수율(k = 0.045)을 부여하였다. 다만, 구조의 하단부에는 해석의 편의성을 위해 흡수율이 존재하는 실제 금속 거울 대신 역시 100%의 반사율을 가지는 완전 거울로 대체하였다. In addition, as shown in FIG. 5, an absorption rate (k = 0.045) was applied to the light emitting layer (quantum well layer) 22 of the light emitting device 100. At the bottom of the structure, however, for ease of analysis, instead of the actual metal mirror with absorbance, it was replaced with a full mirror that also has a reflectance of 100%.

한편, 양자우물층(22) 내부에는 실제의 흡수율을 부여하여 빛의 진행 거리가 늘어날수록 그 세기가 약해지도록 하였다. 양자우물층(22) 내에는 무작위 방향을 가진 전기 쌍극자를 배치하여, 도 6과 같이, 실제와 유사한 구면파의 방사 패턴이 발생하도록 하였다. 방사 패턴을 자세히 보면, 각도에 따라 미세한 간섭 무늬가 관찰되나 근사적으로 구면파로 간주해도 무방하다. On the other hand, the inside of the quantum well layer 22 is given an actual absorption rate so that the intensity of the light decreases as the traveling distance of light increases. In the quantum well layer 22, an electric dipole having a random direction was disposed to generate a radiation pattern of a spherical wave similar to the reality as shown in FIG. If you look closely at the radiation pattern, fine interference patterns are observed depending on the angle, but can be regarded as spherical waves.

광결정과 같은 광 추출 구조(60)의 주기에 대한 추출효율 변화를 살펴보면, 도 7에서와 같이, 최대 추출효율을 얻을 수 있는 주기(a)는 약 800nm 부근이며, 추출효율의 상대적 증대비는 약 2배 정도이다. 이때, 식각 깊이는 225nm, 광결정을 이루는 홀(61)의 반지름은 250 nm이다(주기를 a라 할 때, 0.25a).Looking at the extraction efficiency change with respect to the period of the light extraction structure 60, such as the photonic crystal, as shown in Figure 7, the period (a) to obtain the maximum extraction efficiency is about 800nm, the relative increase ratio of the extraction efficiency is about About twice as much. At this time, the etching depth is 225nm, the radius of the hole 61 forming the photonic crystal is 250nm (when the period a, 0.25a).

다음으로, 광 추출 구조(60)를 이루는 홀(61)의 크기에 따른 추출효율의 변화를 보면 도 8과 같다. 이때, 식각 깊이는 225nm로 고정하였으며, 주기는 800nm를 선택하였다. 결과를 살펴보면, 광 추출 구조(60)의 홀(61)의 크기가 0.35a일 때, 추출 효율은 최대가 되며, 상대적 증가분은 2.4배까지 커지는 것을 알 수 있다. Next, the change in extraction efficiency according to the size of the hole 61 constituting the light extraction structure 60 is as shown in FIG. At this time, the etching depth was fixed to 225nm, the cycle was selected to 800nm. Looking at the results, it can be seen that when the size of the hole 61 of the light extraction structure 60 is 0.35a, the extraction efficiency is maximum, and the relative increase is increased by 2.4 times.

또한, 도 9에서와 같이, 광 추출 구조(광결정) 형성을 위한 식각 깊이를 순차적으로 변경하면서 이 식각 깊이에 따른 최적 주기를 조사하였고, 도시하는 바와 같이, 식각 깊이 또한 추출 효율의 중요 변수임을 쉽게 알 수 있다. In addition, as shown in FIG. 9, the optimum period according to the etching depth was investigated while sequentially changing the etching depth for forming the light extraction structure (photonic crystal), and as shown, the etching depth is also an important parameter of the extraction efficiency. Able to know.

지금까지 계산에서 다룬 광 추출 구조의 형상은 주기성 있는 사각형 격자 구조(square lattice)를 이용하였다. 그러나, 빛이 광 추출 구조와의 회절 결합 과정을 통해 추출된다는 점을 상기하면, 도 10a 내지 도 10e에서 도시하는 바와 같은 광 추출 구조의 개별 홀(또는 기둥)들이 배치해 있는 격자 문양 또한 중요 변수가 된다.The shape of the light extraction structure covered in the calculation so far uses a periodic square lattice. However, recalling that light is extracted through a diffraction coupling process with the light extraction structure, the lattice pattern in which the individual holes (or columns) of the light extraction structure as shown in Figs. 10A to 10E are arranged is also an important variable. Becomes

도 10a와 도 10b는 각각 사각 격자와 삼각 격자 구조를 나타내고 있고, 도 10c는 아키미디언(Archimedean) 격자구조를 나타내고 있다. 또한, 도 10d는 홀(또는 기둥)들의 평균 거리가 일정한 슈도 랜덤(pseudo random) 구조이고, 도 10e는 랜덤 구조를 나타낸다. 이들은 모두 유한 공간 내에 동수의 복수 홀을 가진 광 추출 구조를 나타내고 있다.10A and 10B show a rectangular lattice and a triangular lattice structure, respectively, and FIG. 10C shows an archimedean lattice structure. Also, FIG. 10D illustrates a pseudo random structure in which the average distance of holes (or pillars) is constant, and FIG. 10E illustrates a random structure. All of these show the light extraction structure having the same number of holes in the finite space.

또한, 도 11a와 도 11b는 각각 도 10a와 도 10d의 선에서 바라본 단면을 나타내고 있다.11A and 11B show cross sections seen from the lines of FIGS. 10A and 10D, respectively.

도 12에서는 도 10a 내지 도 10e에 도시된 구조에 대한 광 추출 효율을 그래프로 나타내고 있다. 이러한 구조의 광 추출 구조를 이루는 개별 단위 구조(홀 또는 기둥)의 크기는 지름이 350 nm이고, 평균 거리는 700 nm이다. 이 평균 거리는 도 10a 및 도 10b와 같은 사각 격자 구조와 삼각 격자 구조에서는 주기에 해당한다.In FIG. 12, light extraction efficiency of the structure illustrated in FIGS. 10A to 10E is illustrated in a graph. The size of the individual unit structure (hole or column) constituting the light extraction structure of this structure is 350 nm in diameter, and the average distance is 700 nm. This average distance corresponds to a period in the rectangular lattice structure and the triangular lattice structure as shown in Figs. 10A and 10B.

상술한 사항을 종합하면, 광 추출 구조를 이루는 여러 인자들은 추출 효율과 밀접한 상관 관계에 있음을 알 수 있다.In summary, it can be seen that various factors constituting the light extraction structure have a close correlation with the extraction efficiency.

이하, 상술한 여러 인자들을 고려한 광 추출 구조를 적용한 구체적인 실시예를 설명하면 다음과 같다.Hereinafter, a specific embodiment applying the light extraction structure in consideration of the above-described factors will be described.

<제1실시예>First Embodiment

수직형 발광 소자의 구조를 제작하기 위해서는, 도 13에서 도시하는 바와 같이, 기판(200) 상에 다층 구조의 반도체층(300)을 형성하고, 이러한 반도체층(300) 상에는 제1전극(400)과 지지층(410)을 차례로 형성한다.In order to fabricate the structure of the vertical light emitting device, as shown in FIG. 13, a semiconductor layer 300 having a multilayer structure is formed on a substrate 200, and the first electrode 400 is formed on the semiconductor layer 300. And the support layer 410 are formed in this order.

이하, 다층 구조의 반도체층(300)은 GaN 계열 반도체층을 예를 들어 설명한다. 이러한 GaN 계열 반도체층은 사파이어 기판(200) 상에 반도체 성장 장비를 이용하여 성장될 수 있으며, 통상, 저온에서 성장되는 도핑되지 않은 버퍼층(310) 상에 발광 소자 구조를 이루는 n-형 반도체층(320), 발광층(330), 및 p-형 반도체층(340)이 차례로 성장된다.Hereinafter, the semiconductor layer 300 of the multilayer structure will be described using a GaN-based semiconductor layer as an example. The GaN-based semiconductor layer may be grown on the sapphire substrate 200 using semiconductor growth equipment, and typically, an n-type semiconductor layer constituting a light emitting device structure on the undoped buffer layer 310 grown at low temperature ( 320, the light emitting layer 330, and the p-type semiconductor layer 340 are sequentially grown.

이러한 반도체층(300) 상에 형성되는 제1전극(400)은 오믹 전극 및 반사 전극과 같은 다층으로 이루어질 수 있으며, 오믹형 반사 전극의 한 층으로 이루어질 수도 있다. 이때, 오믹 전극은 투명 전극으로 이루어질 수 있다.The first electrode 400 formed on the semiconductor layer 300 may be formed of a multilayer such as an ohmic electrode and a reflective electrode, or may be formed of one layer of an ohmic reflective electrode. In this case, the ohmic electrode may be made of a transparent electrode.

이후, 제1전극(400) 상에는 반도체 또는 금속으로 이루어지는 지지층(410)이 위치하게 되는데, 이러한 지지층(410)은 본딩 또는 도금과 같은 방법으로 형성될 수 있다.Thereafter, a support layer 410 made of a semiconductor or a metal is positioned on the first electrode 400, and the support layer 410 may be formed by bonding or plating.

이러한 지지층(410)이 형성된 상태에서, 기판(200)은 제거되고 그 위치가 역전되어 도 14와 같은 구조를 이루게 된다.In the state in which the support layer 410 is formed, the substrate 200 is removed and its position is reversed to form a structure as shown in FIG. 14.

이와 같이 형성된 구조에서 통상 전도성이 없는 버퍼층(310)은 제거되고, 이와 같이 버퍼층(310)이 제거되어 드러나는 n-형 반도체층(320)은 표면처리를 거치게 된다.In the structure thus formed, the nonconductive buffer layer 310 is removed, and the n-type semiconductor layer 320 exposed by removing the buffer layer 310 is subjected to surface treatment.

그런데, 보통 반도체층(300)의 측면 및 상면 일부에는 반도체층(300)의 보호 및 누설 전류를 방지하기 위해서, 또는 경우에 따라 버퍼층(310)을 식각하기 위해서 패시베이션층(350)이 형성되므로, 이와 같이 버퍼층(310)을 제거한 후에 반도체층(300)의 상측은 도 15와 같은 상태를 이루게 된다. 즉, 반도체층(300) 상의 주변부에 버퍼층(310)의 일부가 남게 된다.However, since the passivation layer 350 is formed on the side surface and the upper surface of the semiconductor layer 300 in order to prevent the protection and leakage current of the semiconductor layer 300 or to etch the buffer layer 310 in some cases, After removing the buffer layer 310 as described above, the upper side of the semiconductor layer 300 is in a state as shown in FIG. 15. That is, a part of the buffer layer 310 is left in the peripheral portion on the semiconductor layer 300.

이와 같이 드러난 n-형 반도체층(320)에 광 추출 구조(500)를 형성하기 위해서는 도 16에서와 같이, 마스크(510)를 이용하여 n-형 반도체층(320)을 식각함으로써 광 추출 구조(500)를 이루는 패턴을 형성하게 된다.In order to form the light extraction structure 500 in the n-type semiconductor layer 320 revealed as described above, as shown in FIG. 16, the n-type semiconductor layer 320 is etched using the mask 510 to extract the light extraction structure ( 500 to form a pattern.

그런데, 도시하는 바와 같이, 마스크(510)와, 광 추출 구조(500)가 형성되는 n-형 반도체층(320) 사이의 간격(A)은 버퍼층(310)의 두께만큼, 통상, 0.5 내지 2 ㎛의 간격이 발생하게 된다.However, as shown, the distance A between the mask 510 and the n-type semiconductor layer 320 on which the light extracting structure 500 is formed is generally 0.5 to 2 by the thickness of the buffer layer 310. A micrometer spacing will occur.

따라서, 이러한 마스크(510)와 n-형 반도체층(320) 사이의 표면 단차에 의하여 일정 분해능(보통, 1 ㎛ 이하) 이상의 미세 패턴을 구현하기 어렵게 된다. 이와 같이 표면 단차가 있을 때 식각에 의하여 형성된 광 추출 구조(500) 패턴의 형상은 도 17과 같은 형상을 이루게 된다.Therefore, it is difficult to realize a fine pattern with a predetermined resolution (usually 1 μm or less) due to the surface step between the mask 510 and the n-type semiconductor layer 320. As such, the shape of the light extraction structure 500 pattern formed by etching when there is a surface step may form a shape as shown in FIG. 17.

이러한 현상을 해결하기 위한 한가지 방법은 버퍼층(310)을 제거하지 않고, 도 18에서 도시하는 바와 같이, 이 버퍼층(310)에 광 추출 구조(500)를 형성하는 것이다.One way to solve this phenomenon is to form a light extraction structure 500 in the buffer layer 310, as shown in FIG. 18, without removing the buffer layer 310.

이와 같이, 버퍼층(310) 상에 광 추출 구조(500)를 형성하면 광 추출 구조(500) 형성을 위한 식각 과정에서 마스크(510)와 버퍼층(310) 사이에는 표면 단차가 없으므로 원하는 분해능의 광 추출 구조(500) 패턴을 형성할 수 있다.As such, when the light extraction structure 500 is formed on the buffer layer 310, there is no surface step between the mask 510 and the buffer layer 310 in the etching process for forming the light extraction structure 500, so that light extraction having a desired resolution is performed. The structure 500 may form a pattern.

이때, 버퍼층(310)은 비전도성이므로, 도 18에서와 같이, 이 버퍼층(310)에 n-형 반도체층(320)에 이르는 컨택홀(360)을 형성하여, 이 컨택홀(360) 내부에 제2전극(420)을 형성할 수 있다.At this time, since the buffer layer 310 is non-conductive, a contact hole 360 reaching the n-type semiconductor layer 320 is formed in the buffer layer 310 as shown in FIG. 18, and the inside of the contact hole 360 is formed. The second electrode 420 may be formed.

이와 같은 과정을 통하여 버퍼층(310)에 형성된 광 추출 구조(500) 패턴의 형상은 도 19와 같다. 이와 같이 버퍼층(310)에 형성된 광 추출 구조(500)는 n-형 반도체층(320)의 두께를 축소시키지 않으므로 n-형 반도체층(320)에 광 추출 구조(500)를 형성하는 경우에 비하여 식각 깊이에 제한이 없고, 또한 발광 소자의 전기적 특성을 저하시키지 않는다.Through this process, the shape of the light extraction structure 500 formed on the buffer layer 310 is as shown in FIG. 19. As such, the light extraction structure 500 formed in the buffer layer 310 does not reduce the thickness of the n-type semiconductor layer 320, compared to the case in which the light extraction structure 500 is formed in the n-type semiconductor layer 320. There is no limitation on the etching depth and it does not lower the electrical characteristics of the light emitting device.

이와 같이, 비전도성의 버퍼층(310) 상에 광 추출 구조(500)를 형성하는 과정은 다음과 같다.As such, the process of forming the light extraction structure 500 on the non-conductive buffer layer 310 is as follows.

컨택홀(360)과 제2전극(420)이 형성된 상태에서 광 추출 구조(500)를 형성하는 과정을 먼저 설명한다.A process of forming the light extraction structure 500 in the state where the contact hole 360 and the second electrode 420 are formed will be described first.

즉, 도 20과 같이, 비전도성 버퍼층(310)을 관통하고 적어도 n-형 반도체층(320)의 상면에 이르는 컨택홀(360)을 형성하고, 이 컨택홀(360)에 제2전극(420)을 형성한 후, 버퍼층(310) 상에 패턴(521)을 가지는 마스크층(520)을 형성한다. That is, as shown in FIG. 20, a contact hole 360 penetrating the non-conductive buffer layer 310 and reaching at least an upper surface of the n-type semiconductor layer 320 is formed, and the second electrode 420 is formed in the contact hole 360. ), A mask layer 520 having a pattern 521 is formed on the buffer layer 310.

이후, 이 마스크층(520)을 이용하여 버퍼층(310)을 식각하여 단위 구조(501)의 패턴를 가지는 광 추출 구조(500)를 형성하면 도 21과 같은 상태가 된다.Thereafter, when the light extraction structure 500 having the pattern of the unit structure 501 is formed by etching the buffer layer 310 by using the mask layer 520, the state as shown in FIG. 21 is obtained.

이러한 마스크층(520)은 실리콘 산화물, 실리콘 질화물, 등의 산화물 또는 질화물과 같은 유전체층을 이용할 수 있다. 본 실시예에서는 SiO₂를 이용한다.The mask layer 520 may use a dielectric layer such as an oxide or nitride such as silicon oxide, silicon nitride, or the like. In this embodiment, SiO ₂ is used.

도 22는 이와 같이 형성된 발광 소자 구조의 발광면을 나타내고 있다. 즉, 제2전극(420) 또는 전극 패드는 발광면을 이루는 버퍼층(310) 상에 다양한 형상으로 형성될 수 있고, 이 제2전극(420)은 동일한 형상의 컨택홀(360) 내부에 형성된다.Fig. 22 shows the light emitting surface of the light emitting element structure thus formed. That is, the second electrode 420 or the electrode pad may be formed in various shapes on the buffer layer 310 forming the light emitting surface, and the second electrode 420 is formed in the contact hole 360 having the same shape. .

이와 같이, 특정 형상을 이루는 패터닝된 제2전극(420)이 버퍼층(310) 하측에 위치하게 된다. 이러한 제2전극(420)의 총 면적은 발광면의 10% 정도를 차지할 수 있다. 또한, 발광면의 테두리측에는 패시베이션층(350)이 위치할 수 있으며, 이러한 패시베이션층(350)의 폭(C)은 대략 5 ㎛ 정도일 수 있다.As such, the patterned second electrode 420 having a specific shape is positioned under the buffer layer 310. The total area of the second electrode 420 may occupy about 10% of the light emitting surface. In addition, the passivation layer 350 may be positioned at the edge of the emission surface, and the width C of the passivation layer 350 may be about 5 μm.

이때, 도 23에서와 같이, 이러한 광 추출 구조(500) 패턴을 이루는 단위 구조(501)에는 통상 발광 소자의 외측에 위치하는 봉지 물질의 굴절률과 유사하거나 낮은 충진 물질(530)이 채워질 수 있다. 이러한 굴절률의 범위는 대략 1.0 내지 1.8 정도이면 광 추출 효율을 향상시킬 수 있다.In this case, as shown in FIG. 23, the unit structure 501 constituting the light extracting structure 500 pattern may be filled with a filling material 530 that is similar to or lower than the refractive index of the encapsulating material that is normally located outside the light emitting device. If the range of such a refractive index is about 1.0 to about 1.8, light extraction efficiency can be improved.

즉, 일반적인 봉지(encapsulant) 물질인 에폭시와 굴절률이 유사하거나 낮은 충진 물질(530)을 패턴 내부에 도입하면 향상된 광 추출 효과를 얻을 수 있다. 이러한 충진 물질(530) 적합한 물질로는 SiO₂, Spin-on-Glass(SOG), 일반적인 폴리머(polymer; 포토 레지스트(photoresist) 등) 등의 유전체 물질을 들 수 있다. 그러나 상술한 굴절률 범위를 만족하는 어느 물질이라도 사용할 수 있음은 물론이다.That is, when the filling material 530 having a refractive index similar to or lower than that of epoxy, which is a general encapsulant material, is introduced into the pattern, an improved light extraction effect may be obtained. Suitable materials for the fill material 530 include dielectric materials such as SiO ₂ , spin-on-glass (SOG), common polymers (photoresist, etc.). However, of course, any material satisfying the above-described refractive index range can be used.

한편, 도 24에서 도시하는 바와 같이, n-형 반도체층(320)에 광 추출 구조(500) 패턴이 형성되고, 이 패턴 내부에 충진 물질(530)이 채워질 수 있음은 물론이다. 이때, 제2전극(421)은 광 추출 구조(500) 사이에 형성될 수 있다.Meanwhile, as shown in FIG. 24, the light extraction structure 500 pattern may be formed on the n-type semiconductor layer 320, and the filling material 530 may be filled in the pattern. In this case, the second electrode 421 may be formed between the light extraction structures 500.

상술한 과정과 달리, 먼저 광 추출 구조(500)를 형성한 상태에서 컨택홀(360)과 제2전극(420)를 형성하는 과정을 먼저 설명한다.Unlike the above-described process, first, the process of forming the contact hole 360 and the second electrode 420 in the state where the light extraction structure 500 is formed will be described first.

먼저, 도 25에서와 같이, 발광층(330), n-형 반도체층(320) 상에 위치하는 버퍼층(310)에 광 추출 구조(500)를 형성한 상태에서, 도 26과 같이, 컨택홀을 형성하기 위한 마스크(540)를 형성한다.First, as shown in FIG. 25, in the state where the light extraction structure 500 is formed in the light emitting layer 330 and the buffer layer 310 positioned on the n-type semiconductor layer 320, as shown in FIG. 26, a contact hole is formed. A mask 540 for forming is formed.

이후, 도 27과 같이, 마스크(540)를 이용하여 버퍼층(310) 및 n-형 반도체층(320)의 일부를 식각하여 컨택홀(360)을 형성한다.Thereafter, as shown in FIG. 27, a portion of the buffer layer 310 and the n-type semiconductor layer 320 is etched using the mask 540 to form the contact hole 360.

다음에, 마스크(540)를 제거하고, 컨택홀(360) 내부의 n-형 반도체층(320) 상에 제2전극을 형성하면 도 21과 같은 구조가 제작되는 것이다.Next, when the mask 540 is removed and the second electrode is formed on the n-type semiconductor layer 320 inside the contact hole 360, a structure as shown in FIG. 21 is manufactured.

<제2실시예>Second Embodiment

상술한 바와 같이, 광 추출 구조에 의한 회절 효율은 그 구조를 이루고 있는 여러 인자들에 의해 영향을 받는데, 이러한 구조적 인자들 중 중요한 인자 중 하나는 굴절률 대비(index contrast)이다. 광 추출 구조는 결국 서로 다른 굴절률의 공간적인 배치로 정의되는 것이므로, 광 추출 구조를 구성하고 있는 각 층의 굴절률이 어떠한 굴절률 값을 가지는 지가 매우 중요할 수 있다.As described above, the diffraction efficiency by the light extraction structure is influenced by various factors constituting the structure, one of the important factors of the structural factors is the index contrast. Since the light extracting structure is defined as a spatial arrangement of different refractive indices, it may be very important to have a refractive index value of the refractive index of each layer constituting the light extracting structure.

예를 들어, 수직형 GaN 발광 소자 내의 GaN 반도체층 내에 식각 과정을 통해 광 추출 구조를 도입한 뒤 이를 에폭시(Epoxy)로 채우게 되면, 굴절률 대비는 GaN 물질과 에폭시 물질의 개별 굴절률 값에 의해 정해진다. 이 경우 실제 굴절률 차이는 GaN 반도체층이 대략 2.46이고 에폭시가 대략 1.4이므로, 0.46 정도가 된다.For example, when a light extraction structure is introduced into an GaN semiconductor layer in a vertical GaN light emitting device and then filled with epoxy, the refractive index contrast is determined by the individual refractive index values of the GaN material and the epoxy material. . In this case, the actual refractive index difference is about 0.46 since the GaN semiconductor layer is about 2.46 and the epoxy is about 1.4.

일반적으로 광 추출 구조에 의한 추출 효율 향상 정도는 굴절률 대비에 비례하게 된다. 즉, 패턴이 형성되는 물질의 굴절률이 높을수록, 반대로 패턴 위를 채우는 배경 물질의 굴절률이 작을수록 그 효과가 크다고 할 수 있다. In general, the degree of extraction efficiency improvement due to the light extraction structure is proportional to the refractive index. That is, the higher the refractive index of the material on which the pattern is formed, and conversely, the smaller the refractive index of the background material filling the pattern is, the greater the effect.

상술한 예와 같이 수직형 GaN 발광 소자에 광 추출 구조를 도입하는 경우, 패턴이 형성되는 GaN 반도체층과 배경 물질인 에폭시가 정해져 있으므로 굴절률 대비는 상수로 주어지게 된다. 그러나, GaN 반도체층 상부에 GaN 물질과 굴절률이 다른 물질을 증착하여 패턴을 형성하거나 패턴을 채우는 물질로 에폭시와 굴절률이 다른 물질을 중간층으로 활용한다면, 굴절률 대비를 조절할 수 있게 된다.When the light extraction structure is introduced into the vertical GaN light emitting device as described above, since the GaN semiconductor layer on which the pattern is formed and the epoxy as the background material are determined, the refractive index contrast is given as a constant. However, if the GaN semiconductor layer is formed of a material having a different refractive index from that of the GaN semiconductor layer to form a pattern or a material filling the pattern, the refractive index contrast may be controlled by using an epoxy and a material having a different refractive index as an intermediate layer.

상술한 바와 같이, GaN 반도체층 상부에 GaN 물질과 굴절률이 다른 물질을 증착하는 경우, 이들 물질이 갖추어야 할 성질로는 굴절률이 GaN 물질과 유사하거 나 커야 하며, 발광 파장의 범위 내에 흡수가 무시할 수 있을 정도로 작아야 한다. 이러한 조건을 만족하는 대표적인 물질로 Si₃N₄, TiO₂ 등이 있다. As described above, in the case of depositing materials having a refractive index different from that of the GaN material on the GaN semiconductor layer, the properties of these materials should be similar to or larger than those of the GaN material, and absorption within the range of emission wavelengths can be ignored. It should be small enough to be. Representative materials satisfying these conditions include Si ₃ N ₄ , TiO _2, and the like.

이와 같이, 굴절률 대비를 위한 광추출층을 적용한 예를 설명하면 다음과 같다.As described above, an example in which the light extraction layer for the refractive index is applied will be described.

도 28은 버퍼층 상에 위치하는 제1광추출층(610)에 광 추출 구조(500)가 적용된 예를 도시하고 있다. 즉, 반도체층(300) 상에 광 추출 구조(500)가 형성된 제1광추출층(610)이 위치한다. 이때, 이 제1광추출층(610)은 TiO₂로 형성될 수 있으며, SiO₂, Si₃N₄, 및 SOG 등 투명하면서 굴절률이 GaN 물질과 유사하거나 크고, 발광 파장의 범위 내에 흡수가 무시할 수 있을 정도로 작은 물질이 선택되어 이용될 수 있다.FIG. 28 illustrates an example in which the light extraction structure 500 is applied to the first light extraction layer 610 positioned on the buffer layer. That is, the first light extraction layer 610 having the light extraction structure 500 is formed on the semiconductor layer 300. In this case, the first light extracting layer 610 may be formed of TiO ₂ , and the refractive index is similar to or larger than that of GaN material, such as SiO ₂ , Si ₃ N ₄ , and SOG, and absorption is negligible within a range of emission wavelengths. Materials that are as small as possible can be selected and used.

또한, 도 29에서는 제1광추출층(610)과 제2광추출층(620)으로 이루어지는 복합층에 광 추출 구조(500)가 적용된 상태를 나타내고 있다. 도시하는 바와 같이, 이러한 광 추출 구조(500)를 이루는 패턴은 제1광추출층(610)과 제2광추출층(620)에 연결되어 형성될 수 있다. 이때, 이 제1광추출층(610)은 TiO₂로 형성될 수 있고, 제2광추출층(620)은 SiO₂로 형성될 수 있다.In addition, FIG. 29 illustrates a state in which the light extraction structure 500 is applied to the composite layer including the first light extraction layer 610 and the second light extraction layer 620. As shown, the pattern constituting the light extraction structure 500 may be connected to the first light extraction layer 610 and the second light extraction layer 620. In this case, the first light extraction layer 610 may be formed of TiO ₂ , and the second light extraction layer 620 may be formed of SiO ₂ .

도 30에서는 3개층으로 이루어지는 광추출층을 도시하고 있다. 즉, 버퍼층(310) 상에 TiO₂로 형성되는 제1광추출층(610)과, SiO₂로 형성되는 제2광추출층(620) 및 SOG로 형성되는 제3광추출층(630)이 형성된 상태를 나타낸다.In FIG. 30, the light extraction layer which consists of three layers is shown. That is, the first light extracting layer 610 formed of TiO ₂ , the second light extracting layer 620 formed of SiO ₂ , and the third light extracting layer 630 formed of SOG are formed on the buffer layer 310. It shows the formed state.

이러한 1층 이상의 광추출층은 n-형 반도체층(320) 상에 형성될 수 있음은 물론이고, 상술한 광추출층의 개수 및 물질은 다양하게 선택될 수 있다. 이때, 이러한 광추출층의 굴절률은 1.8 이상일 수 있으며, 통상 1.8 내지 5 정도인 것이 바람직하다.The one or more light extraction layers may be formed on the n-type semiconductor layer 320, and the number and materials of the light extraction layers described above may be variously selected. At this time, the refractive index of the light extraction layer may be 1.8 or more, it is preferably about 1.8 to 5 or so.

한편, 도 31에서와 같이, 이러한 광추출층에 형성된 광 추출 구조(500)의 패턴에는, 상술한 바와 같이 일반적인 봉지(encapsulant) 물질인 에폭시와 굴절률이 유사하거나 낮은 충진 물질(640)을 패턴 내부에 채울 수 있다.Meanwhile, as shown in FIG. 31, the pattern of the light extraction structure 500 formed in the light extraction layer includes a filling material 640 having a similar or lower refractive index than epoxy, which is a general encapsulant material, as described above. Can fill in.

이와 같이 투명하고, 굴절률이 높은 물질을 GaN 반도체층(300) 상부에 증착한 뒤, 그 물질 내에 일반적인 식각 방법을 통해 광 추출 구조(500)를 형성하게 되면, GaN 반도체층(300) 내에 광 추출 구조(500)를 도입한 것과 유사한 효과를 나타낸다. 특히, GaN 반도체층(300)보다 굴절률이 더 높은 물질을 형성하는 경우, GaN 반도체층(300)을 식각하여 형성한 광 추출 구조보다 향상된 광 추출 효과를 나타낼 수 있다.When a transparent and high refractive index material is deposited on the GaN semiconductor layer 300 and then the light extraction structure 500 is formed in the material by a general etching method, light extraction is performed in the GaN semiconductor layer 300. The effect is similar to that of introducing structure 500. In particular, in the case of forming a material having a refractive index higher than that of the GaN semiconductor layer 300, the light extraction effect may be improved than the light extraction structure formed by etching the GaN semiconductor layer 300.

다음으로, 패턴을 채우는 충진 물질(640)을 살펴보면, 상술한 바와 같이 일반적인 봉지(encapsulant) 물질인 에폭시와 굴절률이 유사하거나 낮은 물질을 패턴 내부에 도입하면 향상된 광 추출 효과를 얻을 수 있고, 이에 해당하는 물질로는 SiO₂, Spin-on-Glass(SOG), 일반 polymer(포토 레지스트(photoresist) 등) 등을 들 수 있다. Next, referring to the filling material 640 filling the pattern, as described above, when a material having a refractive index similar to or lower than that of a general encapsulant material is introduced into the pattern, an improved light extraction effect may be obtained. Examples of the material include SiO ₂ , spin-on-glass (SOG), general polymer (photoresist, etc.).

이러한 충진 물질(640)은 굴절률이 1.0 내지 1.8 사이의 값을 가질 수 있고, 이러한 충진 물질(640)은 스퍼터링(sputtering), 스핀 코팅(spin-coating), E-빔 증착법(E-beam evaporation), 열적 증착법(thermal evaporation) 등의 방법을 이용하여 패턴에 채울 수 있다.The filling material 640 may have a refractive index between 1.0 and 1.8, and the filling material 640 may be sputtered, spin-coated, or E-beam evaporation. The pattern may be filled using a method such as thermal evaporation.

이러한 두 방식을 응용하면, TiO₂ 층으로 이루어지는 제1광추출층(610) 내에 광 추출 구조(500) 패턴을 형성한 뒤, SiO₂ 층을 패턴에 채우는 등의 다양한 조합이 가능하다. When the two methods are applied, various combinations such as forming the light extraction structure 500 pattern in the first light extraction layer 610 made of the TiO ₂ layer and filling the SiO ₂ layer in the pattern may be performed.

이와 같은 광추출층에 형성되는 광 추출 구조(500)는 제1실시예에서 설명한 바와 같은 식각 방법에 의하여 형성될 수 있다.The light extraction structure 500 formed on the light extraction layer may be formed by an etching method as described in the first embodiment.

한편, 이러한 광추출층에 형성되는 광 추출 구조(500)는 도 32에서와 같이, 리프트 오프 방법에 의하여도 형성할 수 있다. 이와 같이 리프트 오프 방법에 의하여 형성된 광 추출 구조(500)는 단면 형상이 도 32와 같이 굴곡된 상태로 형성될 수 있다.Meanwhile, the light extracting structure 500 formed on the light extracting layer may be formed by a lift off method as shown in FIG. 32. As described above, the light extraction structure 500 formed by the lift-off method may be formed in a cross-sectional shape as shown in FIG. 32.

상술한 과정에 의하여 형성된 광 추출 구조(500)는 GaN 반도체층(300)을 식각하여 형성한 구조에 비해 향상된 광 추출 효율을 보장할 뿐만 아니라, 패턴 내부에 다른 물질을 채우는 경우 시간이 지남에 따라 에폭시의 굴절률 값이 다소 변하더라도 광 추출 구조에 의한 회절 효과는 그대로 유지되는 장점이 있다. The light extraction structure 500 formed by the above-described process not only ensures improved light extraction efficiency compared to the structure formed by etching the GaN semiconductor layer 300, but also fills another material in the pattern with time. Even if the refractive index value of the epoxy is slightly changed, the diffraction effect by the light extraction structure is maintained as it is.

또한, 반도체층(300) 상에 형성된 광추출층에 패턴을 형성하기 때문에 GaN 반도체층(300) 식각에 따른 동작전압 상승 문제 또는 신뢰성 열화 문제가 발생하지 않는다.In addition, since the pattern is formed on the light extraction layer formed on the semiconductor layer 300, the operation voltage increase problem or the reliability deterioration problem due to the etching of the GaN semiconductor layer 300 does not occur.

상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.The above embodiment is an example for explaining the technical idea of the present invention in detail, and the present invention is not limited to the above embodiment, various modifications are possible, and various embodiments of the technical idea are all protected by the present invention. It belongs to the scope.

도 1은 광결정 구조를 가지는 수평형 발광 소자의 일 실시예를 나타내는 단면도이다.1 is a cross-sectional view showing an embodiment of a horizontal light emitting device having a photonic crystal structure.

도 2는 광결정 구조를 가지는 수직형 발광 소자의 일 실시예를 나타내는 단면도이다.2 is a cross-sectional view illustrating an embodiment of a vertical light emitting device having a photonic crystal structure.

도 3a 내지 도 3c는 광결정 패턴의 예를 나타내는 개략도이다.3A to 3C are schematic diagrams showing examples of photonic crystal patterns.

도 4는 컴퓨터 전산모사를 위한 수직형 발광 소자 구조의 일례를 나타내는 단면도이다.4 is a cross-sectional view showing an example of a vertical light emitting device structure for computer simulation.

도 5는 도 4의 구조에서 발광층의 흡수율을 표시한 단면도이다.5 is a cross-sectional view illustrating the absorption rate of the light emitting layer in the structure of FIG. 4.

도 6은 발광층이 거울로부터 충분히 먼 경우의 방사 패턴을 나타내는 도이다.6 is a diagram showing a radiation pattern when the light emitting layer is sufficiently far from the mirror.

도 7은 광결정의 주기를 변경하면서 광 추출효율을 조사한 그래프이다.7 is a graph illustrating the light extraction efficiency while changing the period of the photonic crystal.

도 8은 광결정의 홀의 크기에 따른 광 추출효율의 변화를 나타내는 그래프이다.8 is a graph showing a change in light extraction efficiency according to the size of the hole of the photonic crystal.

도 9는 광결정의 식각 깊이에 따른 광 추출효율의 변화를 나타내는 그래프이다.9 is a graph showing a change in light extraction efficiency according to the etching depth of the photonic crystal.

도 10a 내지 도 10e는 유한 공간 내에 동수의 복수 홀을 가진 광 추출 구조의 형상을 나타내는 개략도이다.10A to 10E are schematic views showing the shape of the light extraction structure having the same number of holes in the finite space.

도 11a 및 도 11b는 각각 도 10a와 도 10d의 선에서 바라본 단면도이다.11A and 11B are sectional views seen from the lines of FIGS. 10A and 10D, respectively.

도 12는 도 10a 내지 도 10e에서 도시하는 각 형상에 대한 광 추출 효율을 나타내는 그래프이다.12 is a graph showing light extraction efficiency for each shape shown in FIGS. 10A to 10E.

도 13 내지 도 27은 본 발명의 제1실시예를 나타내는 도이다.13 to 27 are diagrams showing a first embodiment of the present invention.

도 28 내지 도 32는 본 발명의 제2실시예를 나타내는 도이다.28 to 32 show a second embodiment of the present invention.

Claims

In the vertical light emitting device,

A first conductive semiconductor layer;

A light emitting layer on the first conductive semiconductor layer;

A second conductive semiconductor layer on the light emitting layer;

Is formed of any one of silicon oxide or silicon nitride, titanium oxide, SOG on the second conductive semiconductor layer, and includes a first light extraction layer and a second light extraction layer located on the first light extraction layer. A light extraction layer having a multilayer structure;

It is formed in the light extraction layer and comprises a light extraction structure consisting of a unit structure pattern,

The refractive index of the first light extraction layer and the second light extraction layer is larger than the semiconductor layer, the refractive index of the second light extraction layer is larger than the refractive index of the first light extraction layer.

The vertical light emitting device of claim 1, wherein a contact hole reaching the second conductive semiconductor layer is formed in the light extraction layer.

The vertical type light emitting device of claim 2, further comprising an electrode positioned inside the contact hole.

The vertical type light emitting device of claim 1, wherein a refractive index of the light extracting layer of the multilayer structure is 1.8 to 5.

delete

The vertical light emitting device of claim 1, wherein a filling material is filled in the pattern of the light extraction structure.

7. The vertical light emitting device of claim 6, wherein the filling material has a refractive index of 1.0 to 1.8.

The vertical light emitting device of claim 6, wherein the filling material is any one of silicon oxide, silicon nitride, titanium oxide, and SOG.

The vertical light emitting device of claim 1, further comprising a nonconductive semiconductor layer between the second conductive semiconductor layer and the light extraction layer.

The vertical light emitting device of claim 1, wherein the light extracting layer further comprises a third light extracting layer positioned on the second light extracting layer.

The vertical light emitting device of claim 10, wherein the third light extracting layer is formed of SOG.

delete