KR101480942B1 - 상변화 메모리용 복합재료, 상변화 메모리 소자 및 이의 제조 방법 - Google Patents

상변화 메모리용 복합재료, 상변화 메모리 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR101480942B1
KR101480942B1 KR1020140005496A KR20140005496A KR101480942B1 KR 101480942 B1 KR101480942 B1 KR 101480942B1 KR 1020140005496 A KR1020140005496 A KR 1020140005496A KR 20140005496 A KR20140005496 A KR 20140005496A KR 101480942 B1 KR101480942 B1 KR 101480942B1
Authority
KR
South Korea
Prior art keywords
phase change
phase
change material
matrix
layer
Prior art date
Application number
KR1020140005496A
Other languages
English (en)
Inventor
오태성
권용우
Original Assignee
홍익대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍익대학교 산학협력단 filed Critical 홍익대학교 산학협력단
Priority to KR1020140005496A priority Critical patent/KR101480942B1/ko
Application granted granted Critical
Publication of KR101480942B1 publication Critical patent/KR101480942B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Semiconductor Memories (AREA)

Abstract

상변화 메모리용 복합재료, 상변화 메모리 소자 및 이의 제조 방법을 개시한다.
상기 상변화 메모리용 복합재료는 성장 주도 결정화(growth driven crystallization)를 나타내는 제1 상변화 재료로 이루어진 매트릭스(matrix); 및 핵형성 주도 결정화(nucleation driven crystallization)를 나타내는 제2 상변화 재료로 이루어지며, 상기 매트릭스 내에 분산되어 있는 나노 입자를 포함하며, 상기 제1 상변화 재료의 녹는점은 상기 제2 상변화 재료의 녹는점보다 낮은 것을 특징으로 한다.

Description

상변화 메모리용 복합재료, 상변화 메모리 소자 및 이의 제조 방법{COMPOSITE MATERIAL FOR PHASE CHANGE MEMORY, PHASE CHANGE MEMORY DEVICE, AND MANUFACTURING METHOD THEREOF}
본 발명은 상변화 복합재료에 관한 것으로, 보다 상세하게는 상변화 메모리용 복합재료, 상변화 메모리 소자 및 이의 제조 방법에 관한 것이다.
차세대 비휘발성 메모리 소자의 하나인 상변화 메모리(Phase change Random Access Memory)(이하, PRAM)의 특징은 데이터가 저장되는 스토리지 노드에 상변화 물질로 이루어진 상변화층이 포함되어 있다는 것이다.
상변화층을 이루는 상변화 물질은 전기적 펄스 에너지의 인가시 발생하는 주울 열(joule heat)를 이용한 결정상(crystalline phase)과 비정질상(amorphous phase)의 가역적인 변화를 통해 전기 저항이 낮은 상태와 높은 상태를 이용하여 1과 0으로 데이터를 구분하여 저장하게 된다.
구체적으로, 상대적으로 크기가 크고 지속시간이 짧은 펄스 형태의 리셋 전류(reset current)를 가하여 상변화 물질을 녹는점 이상으로 가열시켰다가 급냉(quenching)시켜 비정질상을 형성시킴으로써 데이터를 기록하고, 상대적으로 크기가 작고 지속시간이 긴 펄스 형태의 셋 전류(set current)를 가하여 상변화 물질을 상기 녹는점보다 낮은 결정화 온도로 어닐링(annealing)하여 결정상을 형성시킴으로써 데이터를 소거하게 된다.
상기한 바와 같이 작동하는 PRAM 또한 다른 종류의 메모리 소자와 마찬가지로 고집적화가 요구되는데, 이를 위한 방법의 하나로서 상변화층의 부피를 감소시켜 동일한 전류 밀도를 유지하면서도 요구되는 리셋 전류의 크기를 감소시킴으로써 스위칭 소자의 사이즈를 줄여 PRAM의 집적도를 높일 수 있다.
이때, 상기 상변화층을 이루는 상변화 물질을 성장 주도 결정화(growth driven crystallization)의 결정화 메커니즘을 가지는 상변화 재료로 구성할 경우, 결정상을 얻는데 필요한 전류 펄스의 지속시간을 단축시킬 수 있어 PRAM의 동작속도의 향상도 기대할 수 있다.
하지만, 상기와 같이 상변화층을 그 부피를 감소시킴과 동시에 성장 주도 결정화(growth driven crystallization)를 나타내는 상변화 재료로 구성할 경우, 셋 전류를 인가하더라도 상변화층에서 핵형성(nucleation)이 이루어지지 않아 데이터 소거가 이뤄지지 않는 스토리지 노드가 생길 가능성이 높아진다는 문제점을 가진다.
일본공개특허공보 2000-343830호 일본공표특허공보 2002-512439호
본 발명이 해결하고자 하는 기술적 과제는, PRAM의 상변화층을 이루는 재료로 사용할 경우 고집적도 및 높은 동작속도를 동시에 가지며 신뢰성(reliability)까지 구비한 PRAM을 구현 할 수 있는 상변화 메모리용 복합재료를 제공함에 있다.
본 발명이 이루고자 하는 제2 기술적 과제는 상기 상변화 메모리용 복합재료로 형성된 상변화층을 포함하는 상변화 메모리 소자를 제공함에 있다.
본 발명이 이루고자 하는 제3 기술적 과제는 상기 상변화 메모리 소자의 제조 방법을 제공함에 있다.
상기 과제를 해결하기 위해 본 발명은, 성장 주도 결정화(growth driven crystallization)를 나타내는 제1 상변화 재료로 이루어진 매트릭스(matrix); 및 핵형성 주도 결정화(nucleation driven crystallization)를 나타내는 제2 상변화 재료로 이루어지며, 상기 매트릭스 내에 분산되어 있는 입자;를 포함하며, 상기 제1 상변화 재료의 녹는점은 상기 제2 상변화 재료의 녹는점보다 낮은 것을 특징으로 하는 상변화 메모리용 복합재료를 제안한다.
또한, 본 발명은 핵형성 주도 결정화(nucleation driven crystallization)를 나타내는 제2 상변화 재료로 이루어진 매트릭스(matrix); 및 성장 주도 결정화(growth driven crystallization)를 나타내는 제1 상변화 재료로 이루어지며, 상기 매트릭스 내에 분산되어 있는 입자를 포함하며, 상기 제1 상변화 재료의 녹는점은 상기 제2 상변화 재료의 녹는점보다 낮은 것을 특징으로 하는 상변화 메모리용 복합재료를 제안한다.
또한, 상기 제1 상변화 재료는, AgInSbTe계 합금 또는 GeInSbTe계 합금으로 이루어진 것을 특징으로 하는 상변화 메모리용 복합재료를 제안한다.
또한, 상기 AgInSbTe계 합금은 AgaInbSbcTed(여기서, 0<a≤15, 0<b≤6, 55≤c≤80, 16≤d≤35, a+b+c+d=100임)의 조성을 가지는 것을 특징으로 하는 상변화 메모리용 복합재료를 제안한다.
또한, 상기 GeInSbTe계 합금은 GeaInbSbcTed(여기서, 0<a≤15, 0<b≤6, 55≤c≤80, 16≤d≤35, a+b+c+d=100임)의 조성을 가지는 것을 특징으로 하는 상변화 메모리용 복합재료. 것을 특징으로 하는 상변화 메모리용 복합재료를 제안한다.
또한, 상기 핵형성 주도 결정화(nucleation driven crystallization)를 나타내는 제2 상변화 재료로 이루어지며, 매트릭스 내에 분산되어 있는 입자는, 비정질 상태인 매트릭스가 결정화할 때 결정 성장을 위한 시드(seed)로서 작용하는 것을 특징으로 하는 상변화 메모리용 복합재료를 제안한다.
또한, 상기 제2 상변화 재료는, Ge-Sb-Te의 3원 상태도에서 Sb3Te7, Ge2Te3, Ge3Te2 및 SbTe를 꼭지점으로 갖는 사각형 형태 영역 내부의 합금 조성을 가지는 것을 특징으로 하는 상변화 메모리용 복합재료를 제안한다.
또한, 상기 제2 상변화 재료는, Ge1Sb2Te4 또는 Ge2Sb2Te5의 조성을 가지는 것을 특징으로 하는 상변화 메모리용 복합재료를 제안한다.
또한, 본 발명은 상변화층(66)을 포함하는 스토리지 노드(SN); 및 상기 스토리지 노드(SN)와 연결된 스위칭 소자(T)를 포함하고, 상변화층(66)은, 상기 상변화 메모리용 복합재료로 형성된 것을 특징으로 하는 상변화 메모리 소자를 제안한다.
또한, 본 발명은 상기 상변화 메모리용 복합재료로 형성한 상변화층을 포함하는 상변화 메모리 소자의 제조 방법에 있어서, 스토리지 노드(SN)를 형성하는 공정 단계를 포함하고, 상기 공정 단계는, 상기 상변화 복합재료(100)를 이용하여 상기 상변화층(66)을 형성하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법을 제안한다.
본 발명에 따른 상변화 메모리용 복합재료는 매트릭스 및 분산 입자가 서로 상이한 결정화 메커니즘 및 녹는점을 가지는 상변화 재료로 이루어지는 복합재료로서, 성장 주도 결정화(growth driven crystallization)의 결정화 메커니즘을 나타내고 녹는점이 상대적으로 낮은 상변화 재료를 매트릭스(또는 분산 입자)로 사용하고, 핵형성 주도 결정화(nucleation driven crystallization)의 결정화 메커니즘을 나타내고 녹는점이 상대적으로 높은 상변화 재료를 상기 매트릭스 내에 분산된 입자(또는 매트릭스)로 사용함으로써, 이를 PRAM에 사용할 경우 고집적화 및 높은 동작속도를 동시에 구현할 수 있다.
도 1은 본 발명에 따른 상변화 메모리용 복합재료의 일례에 대한 미세구조를 나타낸 개념도이다.
도 2는 본 발명의 따른 상변화 메모리 소자의 일례를 나타낸 예시도이다.
도 3은 도 2에 기재된 스토리지 노드의 다른 예를 나타낸다.
도 4는 도 2에 기재된 스토리지 노드의 또 다른 예를 나타낸다.
이하, 본 발명의 바람직한 실시예의 상세한 설명은 첨부된 도면들을 참조하여 설명할 것이다. 하기에서 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
본 발명의 개념에 따른 실시예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명에 따른 상변화 메모리용 복합재료의 미세 구조를 나타낸 개념도이다.
도 1에 도시된 바와 같이, 본 발명에서 제시하는 상변화 메모리용 복합재료(100)는, 매트릭스(matrix)(110) 및 상기 매트릭스 내에 분산되어 있는 입자(120)를 포함한다.
상기 매트릭스는 성장 주도 결정화(growth driven crystallization)를 나타내는 제1 상변화 재료로 이루어지는데, 여기서 성장 주도 결정화(growth driven crystallization)란 핵형성 속도(nucleation rate)는 낮지만, 일단 결정핵이 생성되기만 하면 매우 빠른 결정화(fast crystallization)가 이루어지는 결정화 메커니즘을 일컫는다.
상기와 같은 성장 주도 결정화를 나타내는 상변화 재료의 대표적인 예로서, Sb7Te3, Sb7Te3 공정계(eutectic system)를 주성분으로 하는 AgInSbTe계 합금 또는 GeInSbTe계 합금으로서, 이때, 상기 AgInSbTe계 합금은 AgaInbSbcTed(여기서, 0<a≤15, 0<b≤6, 55≤c≤80, 16≤d≤35, a+b+c+d=100임)의 조성을 가지는 것이 바람직하고, 상기 GeInSbTe계 합금은 GeaInbSbcTed(여기서, 0<a≤15, 0<b≤6, 55≤c≤80, 16≤d≤35, a+b+c+d=100임)의 조성을 가지는 것이 바람직하다.
그리고, 상기 입자는 상기 매트릭스 내에 분산된 상태로 존재하다가 셋(set) 동작 시에 비정질 상태인 매트릭스가 빠르게 결정화할 수 있도록 결정 성장을 위한 시드(seed)로서 작용하며, 핵형성 주도 결정화(nucleation driven crystallization)를 나타내는 제2 상변화 재료로 이루어진다. 여기서 말하는 핵형성 주도 결정화(nucleation driven crystallization)란 비정질상 내에서 결정핵이 무작위적으로 생성되고, 이러한 결정핵이 성장해서 결정화가 이루어지는 결정화 메커니즘을 말한다.
상기와 같은 핵형성 주도 결정화를 나타내는 상변화 재료의 대표적인 예로서, Ge-Sb-Te의 3원 상태도에서 Sb3Te7, Ge2Te3, Ge3Te2 및 SbTe를 꼭지점으로 갖는 사각형 형태 영역 내부의 합금 조성을 가지는 재료를 들 수 있으며, 그 중에서도 GeTe-Sb2Te3의 유사 2원 합금을 주성분으로 하는 합금으로서 과잉의 Sb를 첨가한 Ge1Sb2Te4 및 Ge2Sb2Te5 등의 금속간 화합물(intermetallic compound) 근방의 조성을 가지는 재료가 주로 실용화되어 사용되고 있다.
여기서, 상기 매트릭스를 이루는 제1 상변화 재료는 상기 매트릭스 내에 분산된 입자를 이루는 제2 상변화 재료보다 녹는점(melting point)가 낮아야 한다. 이와 같이 매트릭스를 이루는 상변화 재료가 나노 입자(120)를 이루는 상변화 재료보다 녹는점이 낮으면, 리셋(reset) 동작시 나노 입자는 용융시키지 않으면서 매트릭스만 선택적으로 용융시킬 수 있는 온도에 이르도록 리셋 펄스의 진폭을 조절함으로써, 매트릭스의 빠른 결정화를 돕는 시드 역할을 하는 나노 입자를 소멸시키지 않고 유지할 수 있다.
상기에서 상세히 설명한 본 발명에 따른 상변화 메모리용 복합재료는 결정화 메커니즘 및 녹는점이 서로 다른 상변화 재료를 이용하되, 성장 주도 결정화(growth driven crystallization)의 결정화 메커니즘을 나타내고 녹는점이 상대적으로 낮은 상변화 재료를 매트릭스로 사용하고, 핵형성 주도 결정화(nucleation driven crystallization)의 결정화 메커니즘을 나타내고 녹는점이 상대적으로 높은 상변화 재료를 상기 매트릭스 내에 분산되어 상기 매트릭스의 결정화시 시드 역할을 하는 입자로 사용함으로써, 상기 복합재료를 PRAM에 사용할 경우 고집적화 및 높은 동작속도를 동시에 구현할 수 있다.
나아가, 본 발명에 따른 또 다른 상변화 메모리용 복합재료는, 상기에서 설명한 상변화 메모리용 복합재료와 비교해 매트릭스 및 매트릭스 내에 분산된 입자를 이루는 소재가 뒤바뀐 구조를 가질 수 있다.
즉, 본 발명에 따른 또 다른 상변화 메모리용 복합재료는, 매트릭스가 핵형성 주도 결정화(nucleation driven crystallization) 메커니즘을 나타내는 제2 상변화 재료로 이루어지고, 상기 매트릭스 내에 분산되어 있는 입자가 성장 주도 결정화(growth driven crystallization) 메커니즘을 나타내는 제1 상변화 재료로 이루어지며, 이때, 상기 제1 상변화 재료의 녹는점은 상기 제2 상변화 재료의 녹는점보다 낮은 것을 특징으로 할 수 있다.
상기와 같이, 핵형성 주도 결정화(nucleation driven crystallization)의 결정화 메커니즘을 나타내고 녹는점이 상대적으로 높은 상변화 재료를 매트릭스로 포함하고, 성장 주도 결정화(growth driven crystallization)의 결정화 메커니즘을 나타내고 녹는점이 상대적으로 낮은 상변화 재료를 상기 매트릭스 내에 분산된 입자로 포함하는 상변화 메모리용 복합재료를 PRAM에 사용할 경우, 리셋 상태에서는 비정질이 되었다가 셋 상태에서는 결정질이 되는 과정을 반복하는 성장 주도 결정화(growth driven crystallization) 상변화 재료가 매트릭스에 비해 복합재료 내에서 차지하는 부피 분율이 낮은 분산 입자를 이루고 있기 때문에, 앞서 설명한 상변화 메모리용 복합재료와 비교해 리셋 상태와 셋 상태 간의 저항 차가 감소되어 PRAM에 기록된 데이터 읽기에 있어서 그 신뢰성이 다소 떨어질 수 있다는 상대적인 단점을 가지는 반면, 리셋 동작에 필요한 전류 펄스의 크기를 보다 감소시킬 수 있다는 점에서 고집적화 측면에서는 상대적으로 우수한 효과를 나타낸다.
도 2는 전술한 상변화 메모리용 복합재료로 형성한 상변화층을 포함하는 상변화 메모리 소자를 나타낸 예시도이다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 상변화 메모리 소자는 스토리지 노드(SN) 및 스위칭 소자(T)를 포함한다.
상기 스토리지 노드(SN)는 상부전극(68), 상변화층(66) 및 하부전극 콘택층(64)을 포함하고, 상기 스위칭 소자(T)는 도 2에 도시된 것처럼 MOSFET(MOS field-effect transistor)과 같은 전계 효과 트랜지스터로 이루어질 수 있으나, 그 밖에 diode 또는 BJT(bipolar junction transistor)로 이루어져도 물론 무방하다.
이하에서는, 보다 구체적으로 상변화 메모리 소자의 연결관계를 설명하도록 한다.
먼저, 기판(40)에 제1 및 제2 불순물 도핑 영역(41, 43)이 주어진 간격으로 존재한다. 제1 및 제2 불순물 도핑 영역(41, 43)은 예를 들면 n형 불순물이 도핑된 영역이다.
기판(40)은 제1 및 제2 불순물 도핑 영역(41, 43)과 반대되는 타입의 불순물이 주입된 기판으로써, 예를 들면 p형 실리콘 기판일 수 있으며, 제1 및 제2 불순물 도핑 영역(41, 43)은 다양한 형태로 형성될 수 있다.
여기서, 제1 및 제2 불순물 도핑 영역(41, 43) 중 하나, 예를 들면 제1 불순물 도핑 영역(41)은 소오스 영역이고, 나머지 영역은 드레인 영역일 수 있다.
제1 및 제2 불순물 도핑 영역(41, 43)사이의 기판(40) 상에 게이트 절연막(42) 및 게이트 전극(44)이 순차적으로 적층된다.
기판(40)과 제1 및 제2 불순물 도핑 영역(41, 43)과 게이트 전극(44)은 전계 효과 트랜지스터(이하, 트랜지스터)(T)인 스위칭 소자를 구성한다.
계속해서, 트랜지스터(T)가 형성된 기판(40) 상에 트랜지스터(T)를 덮는 제1 층간 절연층(46)이 존재한다.
제1 층간 절연층(46)에 제1 불순물 도핑 영역(41)이 노출되는 콘택홀(h1)이 형성되어 있다. 콘택홀(h1)은 제1 불순물 도핑 영역(41) 대신, 제2 불순물 도핑 영역(43)이 노출되는 위치에 형성될 수도 있다. 콘택홀(h1)은 도전성 플러그(50)로 채워져 있다.
제1 층간 절연층(46) 상에 도전성 플러그(50)의 노출된 상부면을 덮는 하부전극(60)이 존재한다. 하부 전극(60)은 패드 역할도 겸한다. 하부전극(60)은, 예를 들면 TiN 전극 혹은 TiAlN 전극일 수 있으며, 이에 한정되는 것은 아니다.
제1 층간 절연층(46) 상에 하부전극(60)을 덮는 제2 층간 절연층(62)이 존재한다. 제2 층간 절연층(62)은 제1 층간 절연층(46)과 동일한 절연물질로 형성된 절연층일 수 있다.
제2 층간 절연층(62)에 하부전극(60)의 상부면이 노출되는 비어홀(h2)이 형성되며, 비어홀(h2)은 하부전극 콘택층(64)으로 채워져 있다. 하부전극 콘택층(64)은 하부전극(60)과 동일한 물질일 수 있다. 제2 층간 절연층(62) 상에 하부전극 콘택층(64)의 노출된 상부면을 덮는 상변화층(66)이 존재한다.
상변화층(66)은 전술한 상변화 메모리용 복합재료로 형성되며, 이미 언급한 바와 같이 상기 상변화 메모리용 복합재료는 매트릭스 및 상기 매트릭스 내에 분산된 입자를 포함한다.
이러한 상변화층(66) 상에 상부전극(68)이 형성된다. 상부전극(68)과 상변화층(66) 및 하부전극 콘택층(64)은 스토리지 노드(SN)를 이루며, 상기 스토리지 노드(SN)의 형태는 다양하게 변형할 수 있다.
예를 들면, 상기 스토리지 노드(SN)는 도 3에 도시된 바와 같은 형태로 변형될 수 있다.
도 3을 참조하면, 제2 층간 절연층(62) 상에 하부전극 콘택층(64)이 노출되는 제3 콘택홀(h3)을 포함하는 상부 절연층(70)이 존재할 수 있다. 제3 콘택홀(h3)은 상변화층(66)으로 채워져 있다. 상부 절연층(70) 상에 상변화층(66)을 덮은 상부전극(68)이 존재한다.
또한, 상기 스토리지 노드(SN)는 도 4에 도시된 바와 같은 형태로 변형될 수 있다.
도 4에 도시된 바와 같이, 변형된 스토리지 노드는 도 4에 도시된 스토리지 노드에서 상변화층이 제3 콘택홀 둘레의 상부 절연층 상으로 확장된 경우이다.
또한, 도 2 내지 도 4에서 하부전극 콘택층(64)도 상변화층일 수 있다. 또한, 상부전극(68)과 상변화층(66) 사이에 부착층 및/또는 확산 방지막(미도시)이 더 구비될 수 있다.
다음으로, 본 발명에 따른 상변화 메모리 소자의 제조 방법에 이하에서 설명한다.
본 발명의 실시예에 따른 상변화 메모리 소자의 제조 방법(S100)은 제1 공정 단계(S110) 및 제2 공정 단계(S120)를 포함한다.
상기 제1 공정 단계(S110)는 제2 층간 절연층(62)의 비어홀(h2)에 하부전극 콘택홀(64)을 채우는 단계까지의 공정으로, 기존에 나와 있는 주지된 기술들에 의해 형성할 수 있어 보다 상세한 설명은 생략하도록 한다.
상기 제2 공정 단계(S120)는 제2 층간 절연층(62) 상에 하부전극 콘택층(64)을 덮는 상변화층(66)을 형성하는 단계(S121) 및 상기 상변화층(66) 상부 표면에 상부전극(68)을 형성하는 단계(S122)를 포함한다.
여기서, 상기 제2 공정 단계(S120)는 상부전극(68)과 상변화층(66) 사이에 부착층 및/또는 확산 방지막을 형성하는 단계를 더 포함할 수 있다.
또한, S121은, 도 3에 도시된 바와 같이, 상부 절연층(70) 내에 제3 콘택홀(h3)을 형성한 후, 제3 콘택홀 내에 상변화층을 채우는 단계를 더 포함할 수 있거나, 또한, S121은, 도 4에 도시된 바와 같이, 상변화층(66)을 상부 절연층(70) 상으로 확장하여 형성하는 단계를 더 포함할 수 있다.
다음에는 본 발명의 실시예에 따른 상변화 메모리 소자의 동작 방법을 설명하도록 한다.
도 2를 참조하면, 트랜지스터(T)를 온(ON) 상태로 유지한다. 이후, 상부전극과 제2 불순물 영역 사이에 소정의 동작 전압을 인가한다. 상기 동작 전압은 상변화층에 데이터를 기록하기 위한 쓰기 전압일 수 있다.
상기 동작 전압으로 인해 상변화층에 리셋(Reset) 전류가 인가되어 상변화층에 비정질 영역이 형성되었을 때, 상변화층에 데이터"1"이 기록한 것으로 간주한다. 상기 리셋 전류는 1mA 보다 작을 수 있다.
또한, 상기 동작 전압은 상변화층에 기록된 데이터를 읽기 위한 읽기 전압일 수 있다. 상기 동작 전압이 읽기 전압일 때, 상변화층의 저항을 측정한 후, 기준 저항과 비교하는 과정을 진행할 수 있다. 비교 결과, 측정된 저항이 상기 기준 저항보다 낮으면, 상변화층은 결정 상태이고, 상변화층으로부터 데이터 "0"을 읽은 것으로 판단한다.
반대로, 상기 측정된 저항이 상기 기준 저항보다 높으면, 상변화층은 비정질 상태이고, 상변화층으로부터 데이터 "1"을 읽은 것으로 판단한다. 상기 측정된 저항과 기준 저항과의 비교 결과를 어떤 데이터로 판단할 것인지는 임의적일 수 있다.
또한, 상기 동작 전압은 상변화층에 기록된 데이터를 소거하기 위한 소거 전압일 수 있다. 상기 동작 전압이 소거 전압일 때, 상변화층에는 셋(Set) 전류가 인가된다. 이 결과, 상변화층의 비정질 영역은 결정질 영역으로 변화되는 바, 상변화층의 전체 영역은 결정 상태로 된다.
아래에서 본 발명에 대해 실시예를 기초로 하여 상세하게 설명한다. 제시된 실시예는 예시적인 것으로 본 발명의 범위를 제한하기 위한 것은 아니라 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 그리고, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다.
< 실시예 1> 매트릭스(성장 주도 결정화형 상변화 재료) - 분산 입자( 핵형성 주도 결정화형 상변화 재료) 구조의 상변화 메모리용 복합재료 제조
antimony(III) acetate 및 bis(trimethylsilyl) telluride를 전구체로 이용해 ALD(Atomic Layer Deposition)를 통해 이루어진 20nm 두께의 성장 주도 결정화형 상변화 재료(Sb7Te3)층을 실리콘(Si) 기판 상에 형성시킨 후, 상기 Sb7Te3로 이루어진 층 표면에 PLD(Pulsed Laser Deposition)를 통해 Ge2Sb2Te5로 이루어진 타겟을 클러스터(cluster) 형태로 증착시켜 핵형성 주도 결정화형 상변화 재료(Ge2Sb2Te5)로 이루어진 섬(island) 형상의 증착체를 다수 형성시켰다.
이후, 상기 증착 공정을 추가적으로 4회 반복하여 약 100mm 두께의 상변화 메모리용 복합재료 구조체를 형성한 후, 마스크 형성을 거쳐 플라즈마 에칭(Plasma Etching)을 통해 사각형의 Confined Cell을 얻었다.
< 실시예 2> 매트릭스( 핵형성 주도 결정화형 상변화 재료) - 분산 입자(성장 주도 결정화형 상변화 재료) 구조의 상변화 메모리용 복합재료 제조
Ge2Sb2Te5으로 이루어진 타겟을 이용하는 스퍼터링(sputtering) 공정을 통해 20nm 두께의 핵형성 주도 결정화형 상변화 재료(Ge2Sb2Te5)층을 실리콘(Si) 기판 상에 형성시킨 후, 상기 Ge2Sb2Te5로 이루어진 층 표면에 PLD(Pulsed Laser Deposition)를 통해 Sb7Te3로 이루어진 타겟을 클러스터(cluster) 형태로 증착시켜 성장 주도 결정화형 상변화 재료(Sb7Te3)로 이루어진 섬(island) 형상의 증착체를 다수 형성시켰다.
이후, 상기 증착 공정을 추가적으로 4회 반복하여 약 100mm 두께의 상변화 메모리용 복합재료 구조체를 형성한 후, 마스크 형성을 거쳐 플라즈마 에칭(Plasma Etching)을 통해 사각형의 Confined Cell을 얻었다.
40 : 기판 41 : 제1 불순물 도핑영역
42 : 게이트 절연막 43 : 제2 불순물 도핑 영역
44 : 게이트 전극 46, 62 : 제1 및 제2 층간 절연층
50 : 도전성 플러그 60 : 하부전극
64 : 하부전극 콘택층 66 : 상변화층
68 : 상부전극 70 : 상부 절연층
100: 상변화 메모리용 복합재료 110: 매트릭스(matrix)
120: 분산 입자
SN: 스토리지 노드 T : 스위칭 소자
h1 : 콘택홀
h2 : 비어홀
h3 : 제3 콘택홀

Claims (10)

  1. 성장 주도 결정화(growth driven crystallization)를 나타내는 제1 상변화 재료로 이루어진 매트릭스(matrix); 및
    핵형성 주도 결정화(nucleation driven crystallization)를 나타내는 제2 상변화 재료로 이루어지며, 상기 매트릭스 내에 분산되어 있는 입자를 포함하며,
    상기 제2 상변화 재료는, Ge-Sb-Te의 3원 상태도에서 Sb3Te7, Ge2Te3, Ge3Te2 및 SbTe를 꼭지점으로 갖는 사각형 형태 영역 내부의 합금 조성을 가지며,
    상기 제1 상변화 재료의 녹는점은 상기 제2 상변화 재료의 녹는점보다 낮은 것을 특징으로 하는 상변화 메모리용 복합재료.
  2. 핵형성 주도 결정화(nucleation driven crystallization)를 나타내는 제2 상변화 재료로 이루어진 매트릭스(matrix); 및
    성장 주도 결정화(growth driven crystallization)를 나타내는 제1 상변화 재료로 이루어지며, 상기 매트릭스 내에 분산되어 있는 입자를 포함하며, 상기 제1 상변화 재료의 녹는점은 상기 제2 상변화 재료의 녹는점보다 낮은 것을 특징으로 하는 상변화 메모리용 복합재료.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 상변화 재료는, Sb7Te3, AgInSbTe계 합금 또는 GeInSbTe계 합금으로 이루어진 것을 특징으로 하는 상변화 메모리용 복합재료.
  4. 제3항에 있어서,
    상기 AgInSbTe계 합금은 AgaInbSbcTed(여기서, 0<a≤15, 0<b≤6, 55≤c≤80, 16≤d≤35, a+b+c+d=100임)의 조성을 가지는 것을 특징으로 하는 상변화 메모리용 복합재료.
  5. 제3항에 있어서,
    상기 GeInSbTe계 합금은 GeaInbSbcTed(여기서, 0<a≤15, 0<b≤6, 55≤c≤80, 16≤d≤35, a+b+c+d=100임)의 조성을 가지는 것을 특징으로 하는 상변화 메모리용 복합재료.
  6. 제1항에 있어서,
    상기 매트릭스 내에 분산되어 있는 입자는, 비정질 상태인 매트릭스가 결정화할 때 결정 성장을 위한 시드(seed)로서 작용하는 것을 특징으로 하는 상변화 메모리용 복합재료.
  7. 제2항에 있어서,
    상기 제2 상변화 재료는, Ge-Sb-Te의 3원 상태도에서 Sb3Te7, Ge2Te3, Ge3Te2 및 SbTe를 꼭지점으로 갖는 사각형 형태 영역 내부의 합금 조성을 가지는 것을 특징으로 하는 상변화 메모리용 복합재료.
  8. 제1항 또는 제2항에 있어서,
    상기 제2 상변화 재료는, Ge1Sb2Te4 또는 Ge2Sb2Te5의 조성을 가지는 것을 특징으로 하는 상변화 메모리용 복합재료.
  9. 상변화층(66)을 포함하는 스토리지 노드(SN); 및
    상기 스토리지 노드(SN)와 연결된 스위칭 소자(T)를 포함하고,
    상변화층(66)은, 제1항 또는 제2항에 기재된 상변화 메모리용 복합재료로 형성된 것을 특징으로 하는 상변화 메모리 소자.
  10. 제1항 또는 제2항에 기재된 상변화 메모리용 복합재료로 형성한 상변화층을 포함하는 상변화 메모리 소자의 제조 방법에 있어서,
    스토리지 노드(SN)를 형성하는 공정 단계를 포함하고,
    상기 공정 단계는, 상기 상변화 복합재료(100)를 이용하여 상기 상변화층(66)을 형성하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
KR1020140005496A 2014-01-16 2014-01-16 상변화 메모리용 복합재료, 상변화 메모리 소자 및 이의 제조 방법 KR101480942B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140005496A KR101480942B1 (ko) 2014-01-16 2014-01-16 상변화 메모리용 복합재료, 상변화 메모리 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140005496A KR101480942B1 (ko) 2014-01-16 2014-01-16 상변화 메모리용 복합재료, 상변화 메모리 소자 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR101480942B1 true KR101480942B1 (ko) 2015-01-14

Family

ID=52588616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140005496A KR101480942B1 (ko) 2014-01-16 2014-01-16 상변화 메모리용 복합재료, 상변화 메모리 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101480942B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985204B2 (en) 2016-07-15 2018-05-29 Samsung Electronics Co., Ltd. Semiconductor memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000343830A (ja) * 1999-03-31 2000-12-12 Ricoh Co Ltd 光記録媒体
JP2002512439A (ja) * 1998-04-20 2002-04-23 エナージー コンバーション デバイセス インコーポレイテッド 相変化材料及び誘電体材料から成る記憶材料を用いた記憶素子
JP2007157776A (ja) * 2005-11-30 2007-06-21 Toshiba Corp 半導体記録素子
US20080042119A1 (en) * 2005-08-09 2008-02-21 Ovonyx, Inc. Multi-layered chalcogenide and related devices having enhanced operational characteristics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002512439A (ja) * 1998-04-20 2002-04-23 エナージー コンバーション デバイセス インコーポレイテッド 相変化材料及び誘電体材料から成る記憶材料を用いた記憶素子
JP2000343830A (ja) * 1999-03-31 2000-12-12 Ricoh Co Ltd 光記録媒体
US20080042119A1 (en) * 2005-08-09 2008-02-21 Ovonyx, Inc. Multi-layered chalcogenide and related devices having enhanced operational characteristics
JP2007157776A (ja) * 2005-11-30 2007-06-21 Toshiba Corp 半導体記録素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985204B2 (en) 2016-07-15 2018-05-29 Samsung Electronics Co., Ltd. Semiconductor memory device

Similar Documents

Publication Publication Date Title
US7718990B2 (en) Active material devices with containment layer
US7956342B2 (en) Phase change material for use in a phase change random access memory, the phase change material having uniformly distributed insulating impurities
US7573058B2 (en) Phase change materials, phase change random access memories having the same and methods of operating phase change random access memories
US7768016B2 (en) Carbon diode array for resistivity changing memories
TWI619242B (zh) 具有切換層及中間電極層之電阻切換裝置及其形成方法
US8698209B2 (en) Encapsulated phase change cell structures and methods
US8000126B2 (en) Semiconductor device with recording layer containing indium, germanium, antimony and tellurium
US9019777B2 (en) Nonvolatile semiconductor memory device and operating method of the same
KR101370275B1 (ko) 상변화 메모리 소자 및 그 제조 방법
JP5674548B2 (ja) 半導体記憶装置
US8592790B2 (en) Phase-change random access memory device and method of manufacturing the same
US8178379B2 (en) Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit
US10818730B2 (en) Semiconductor memory device
KR101923428B1 (ko) 상변화 메모리 소자 및 그 제조방법
KR101480942B1 (ko) 상변화 메모리용 복합재료, 상변화 메모리 소자 및 이의 제조 방법
KR20060089401A (ko) 상변화 메모리 소자
US20210134361A1 (en) Phase change element configured to increase discrete data states
KR20130079773A (ko) 상변화 메모리 저항 소자 및 그 제조방법
TW201027818A (en) Integrated circuit device with single crystal silicon on silicide and manufacturing method
TWI632713B (zh) 相變化儲存元件及其應用
TWI825579B (zh) 半導體記憶裝置
US20090159868A1 (en) Phase change material layer and phase change memory device including the same
KR20100115880A (ko) 상변화 메모리 소자 및 그 제작 방법
KR20090036006A (ko) 상변화 메모리 소자의 제조 방법
KR20090060935A (ko) 상 변화 물질을 이용한 전자 소자, 상 변화 메모리 소자 및이의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee