KR101475080B1 - Printed circuit board assembly and manufacturing method thereof - Google Patents
Printed circuit board assembly and manufacturing method thereof Download PDFInfo
- Publication number
- KR101475080B1 KR101475080B1 KR1020080069320A KR20080069320A KR101475080B1 KR 101475080 B1 KR101475080 B1 KR 101475080B1 KR 1020080069320 A KR1020080069320 A KR 1020080069320A KR 20080069320 A KR20080069320 A KR 20080069320A KR 101475080 B1 KR101475080 B1 KR 101475080B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- substrate assembly
- printed circuit
- circuit board
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Abstract
본 발명은 인쇄회로 기판 조립체에 있어서, 일면에 다수의 소자들이 부착된 필름에 수지를 도포하여 상기 소자들을 몰딩시킨 제1 기판 조립체; 및 적어도 하나의 필름층과, 상기 필름층의 일면 또는 양면에 형성되는 회로패턴층을 포함하는 제2 기판 조립체를 포함하고, 상기 제1 기판 조립체는 상기 필름을 관통하게 형성된 비아 홀과, 상기 비아 홀에 각각 형성된 도금층을 포함하며, 상기 제1 기판 조립체가 상기 제2 기판 조립체에 결합되면 상기 소자들은 상기 도금층을 통해 상기 회로패턴층에 접속되는 인쇄회로 기판 조립체와 그 제조 방법을 개시한다. 상기와 같은 인쇄회로 기판 조립체 및 그 제조 방법은 제조 과정에서 열적 손상으로부터 소자들을 보호할 수 있으며, 소자와 기판 또는 필름과의 박리현상을 방지하여 제품의 신뢰성을 향상시킬 수 있게 된다. The present invention relates to a printed circuit board assembly, comprising: a first substrate assembly in which a plurality of elements are attached to a first surface of the first substrate; And a second substrate assembly including at least one film layer and a circuit pattern layer formed on one or both sides of the film layer, wherein the first substrate assembly includes a via hole formed to penetrate the film, And wherein the elements are connected to the circuit pattern layer through the plating layer when the first substrate assembly is coupled to the second substrate assembly, and a method of manufacturing the same. Such a printed circuit board assembly and its manufacturing method can protect devices from thermal damage during manufacture and prevent peeling between the device and the substrate or film, thereby improving the reliability of the product.
인쇄회로 기판 조립체, 몰딩, 비아 홀, 도금 Printed Circuit Board Assembly, Molding, Via Hole, Plating
Description
본 발명은 인쇄회로 기판에 관한 것으로서, 특히 다수의 전자 부품(예를 들면, 집적회로 칩 등)이 설치되는 인쇄회로 기판 조립체 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to a printed circuit board, and more particularly, to a printed circuit board assembly in which a plurality of electronic components (for example, integrated circuit chips and the like) are installed and a manufacturing method thereof.
인쇄회로 기판은 일반적인 가전제품으로부터, 휴대 전화기, personal digital assistant(PDA; 피디에이), 휴대용 게임기 등 다양한 전기/전자 제품에 사용되고 있다. 더욱이, 제품의 성능뿐만 아니라 휴대성이 사용자의 선택에 주요한 기준이 되면서, 휴대 전화기, 피디에이, 휴대용 게임기 등에는 집적화된 고가의 전자 부품이 인쇄회로 기판에 장착되어 집적도를 향상시키게 된다.BACKGROUND OF THE INVENTION [0002] Printed circuit boards are used in various electric / electronic products such as general household appliances, mobile phones, personal digital assistants (PDAs), and portable game machines. Moreover, since not only the performance of the product but also the portability become the main criteria for the selection of the user, expensive electronic components integrated in a portable telephone, a PDA, a portable game machine or the like are mounted on a printed circuit board to improve the degree of integration.
고도로 집적화된 전자 부품을 인쇄회로 기판에 장착하기 위하여 표면실장 기술(surface mount technology; SMT)을 이용하게 되는데, SMT 공정에서는 인쇄회로 기판에 솔더 페이스트(solder paste)를 도포하고, 전자 부품들을 장착 위치에 배치한 후 고온(최고온도 섭씨 260도)으로 가열하는 리플로우 공정을 거쳐 인쇄회로 기판에 고정하게 된다. Surface mount technology (SMT) is used to mount highly integrated electronic components on a printed circuit board. In SMT process, a solder paste is applied to a printed circuit board, And is then fixed to the printed circuit board through a reflow process in which it is heated at a high temperature (260 degrees Celsius maximum).
이러한 고온의 리플로우 공정에서, 반도체 소자는 휘어지거나 부풀어 오르거나 균열이 발생되는 등 손상될 위험이 높고, 인쇄회로 기판과 반도체 소자의 열팽창률 차이로 인하여 접착면에서의 박리 현상(delamination)이 발생되어 반도체 소자가 안정적으로 설치되지 못하는 문제점이 발생되고 있다. In such a high-temperature reflow process, there is a high risk that the semiconductor element is damaged, such as warping, swelling, or cracking, and delamination occurs on the adhesive surface due to the difference in thermal expansion coefficient between the printed circuit board and the semiconductor element So that the semiconductor device can not be stably installed.
따라서, 본 발명은 실장 과정에서 전자 부품이 열에 의해 손상되는 것을 방지할 수 있는 인쇄회로 기판 조립체 및 그 제조 방법을 제공하고자 한다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a printed circuit board assembly and a method of manufacturing the same that can prevent electronic components from being damaged by heat during a mounting process.
또한, 본 발명은 실장 과정에서 전자 부품이 기판으로부터 박리되지 않고 안정적으로 설치될 수 있게 하는 인쇄회로 기판 조립체 및 그 제조 방법을 제공하고자 한다. It is another object of the present invention to provide a printed circuit board assembly and a method of manufacturing the same that enable electronic components to be stably installed without being peeled off from the substrate during a mounting process.
또한, 본 발명은 납땜이나 리플로우 공정에서 발생되는 오염물질을 감소시킬 수 있는 인쇄회로 기판 조립체 및 그 제조 방법을 제공하고자 한다. It is another object of the present invention to provide a printed circuit board assembly and a method of manufacturing the same that can reduce pollutants generated in soldering or reflow processes.
이에, 본 발명은 인쇄회로 기판 조립체에 있어서, Accordingly, the present invention provides a printed circuit board assembly,
일면에 다수의 소자들이 부착된 필름에 수지를 도포하여 상기 소자들을 몰딩시킨 제1 기판 조립체; 및A first substrate assembly in which a plurality of devices are attached to one side of a film and a resin is applied to the films to mold the devices; And
적어도 하나의 필름층과, 상기 필름층의 일면 또는 양면에 형성되는 회로패턴층을 포함하는 제2 기판 조립체를 포함하고,A second substrate assembly including at least one film layer and a circuit pattern layer formed on one or both sides of the film layer,
상기 제1 기판 조립체는 상기 필름을 관통하게 형성된 비아 홀과, 상기 비아 홀에 각각 형성된 도금층을 포함하며, Wherein the first substrate assembly includes a via hole formed to penetrate the film, and a plating layer formed on the via hole,
상기 제1 기판 조립체가 상기 제2 기판 조립체에 결합되면 상기 소자들은 상기 도금층을 통해 상기 회로패턴층에 접속되는 인쇄회로 기판 조립체를 개시한다. And the elements are connected to the circuit pattern layer through the plating layer when the first substrate assembly is coupled to the second substrate assembly.
이때, 상기 인쇄회로 기판 조립체는 상기 제1 기판 조립체의 상기 도금층 상 에 형성되는 솔더 범프(solder bump)를 더 구비하고, 상기 솔더 범프에 의해 상기 도금층이 상기 회로패턴층에 부착될 수 있다. At this time, the printed circuit board assembly further includes a solder bump formed on the plating layer of the first substrate assembly, and the plating layer may be attached to the circuit pattern layer by the solder bumps.
상기 솔더 범프를 형성한 경우, 상기 인쇄회로 기판 조립체는 상기 솔더 범프를 수용하는 관통홀들을 포함하는 프리프레그(prepreg)를 더 구비하고, 상기 프리프레그는 상기 필름의 타면에 부착됨이 바람직하다. 또한, 상기 제1 기판 조립체와 제2 기판 조립체가 결합되면, 상기 회로패턴층은 상기 솔더 범프에 접속된다. When the solder bump is formed, the printed circuit board assembly further includes a prepreg including through holes for receiving the solder bumps, and the prepreg is preferably attached to the other surface of the film. Further, when the first substrate assembly and the second substrate assembly are coupled, the circuit pattern layer is connected to the solder bumps.
아울러, 상기 회로패턴층은 상기 필름층의 양면에 각각 형성되며, 상기 제1 기판 조립체는 상기 제2 기판 조립체의 양면에 각각 조립될 수 있다. In addition, the circuit pattern layer may be formed on both sides of the film layer, and the first substrate assembly may be assembled on both sides of the second substrate assembly.
또한, 본 발명은 인쇄회로 기판 조립체를 제조하는 방법에 있어서, The present invention also provides a method of manufacturing a printed circuit board assembly,
필름의 일면에 다수의 소자들을 배치하고, 상기 필름의 일면을 수지로 도포하여 상기 소자들을 몰딩시키는 몰딩 단계;A molding step of disposing a plurality of elements on one side of the film and coating one side of the film with resin to mold the elements;
상기 필름을 가공하여 비아 홀을 형성하고, 상기 소자들의 접속단과 연결되는 도금층을 상기 비아 홀에 형성하여 제1 기판 조립체를 제작하는 제1 완성 단계를 포함하는 인쇄회로 기판 조립체 제조 방법을 개시한다. And a first completion step of fabricating a first substrate assembly by forming a via hole by processing the film and forming a plating layer in the via hole connected to a connection end of the elements.
이때, 상기 인쇄회로 기판 조립체는 제2 기판 조립체를 구비할 수 있는데, 상기 제2 기판 조립체는 제2 완성 단계를 통해 적어도 하나의 필름층과, 상기 필름층의 일면 또는 양면에 형성되는 회로패턴층을 포함하게 제작된다. The printed circuit board assembly may include a second substrate assembly, wherein the second substrate assembly includes at least one film layer and a circuit pattern layer formed on one or both surfaces of the film layer, .
또한, 상기 제조 방법은 상기 필름의 타면에 돌출되는 솔더 범프를 상기 도금층 상에 형성하고, 상기 필름의 타면에 프리프레그를 부착하는 범프 형성 단계를 더 포함할 수 있으며, 상기 솔더 범프를 수용하기 위하여 상기 범프 형성 단계에서 상기 프리프레그에는 다수의 관통홀들이 형성된다. The method may further include forming a solder bump protruding from the other surface of the film on the plating layer, and attaching a prepreg to the other surface of the film. In order to accommodate the solder bump, In the bump forming step, a plurality of through holes are formed in the prepreg.
이때, 상기 제2 완성 단계에서는, 상기 프리프레그 상에 상기 회로패턴층을 형성하여 상기 솔더 범프에 접속시키고, 상기 회로패턴층 상에 상기 필름층을 형성함으로써 상기 제2 기판 조립체를 제작할 수 있다. At this time, in the second completion step, the second substrate assembly can be manufactured by forming the circuit pattern layer on the prepreg, connecting the solder bump to the solder bump, and forming the film layer on the circuit pattern layer.
또한, 상기 제2 기판 조립체는 상기 제2 완성 단계를 통해 상기 제1 기판 조립체와는 별도로 제작된 후, 결합 단계에서 상기 필름의 타면에 부착됨으로써, 상기 회로패턴층을 상기 도금층에 접속시킬 수 있다. 이때, 상기 회로패턴층은 상기 필름층의 양면에 각각 형성되며, 상기 제1 기판 조립체는 상기 제2 기판 조립체의 양면에 각각 결합될 수 있다. The second substrate assembly may be fabricated separately from the first substrate assembly through the second completion step and then attached to the other surface of the film in the coupling step to connect the circuit pattern layer to the plating layer . In this case, the circuit pattern layer may be formed on both sides of the film layer, and the first substrate assembly may be coupled to both sides of the second substrate assembly.
한편, 상기 몰딩 단계를 수행한 후 또는 상기 제1 완성 단계가 완료된 후에는 경화된 수지를 연마하여 몰딩 부분의 두께를 감소시킴과 동시에 몰딩 부분을 평탄화시킴이 바람직하다.Meanwhile, after the molding step or after the first completion step is completed, it is preferable to polish the cured resin to reduce the thickness of the molding part and flatten the molding part.
본 발명에 따른 인쇄회로 기판 조립체 및 그 제조 방법에 따르면, 전자 부품 등의 소자들을 기판 또는 필름에 부착함에 있어서 반드시 솔더 페이스트나 납땜을 이용할 필요가 없다. 즉, 접착제로 필름에 부착하고, 필름에 형성된 비아 홀에 도금층을 형성하여 소자의 접속 경로를 제공하게 되므로, 열적인 손상(thermal damage)으로부터 소자들을 보호할 수 있게 된다. 또한, 리플로우 공정과 같이 가열이 요구되는 공정을 실행하지 않기 때문에, 가열/냉각 과정에서 열팽창률 차이로 인한 박리현상도 방지할 수 있다. 따라서 제품의 신뢰성과 생산성을 향상시킬 수 있다. According to the printed circuit board assembly and the method of manufacturing the same according to the present invention, it is not necessary to use solder paste or solder when attaching elements such as electronic parts to a substrate or a film. That is, the device is attached to the film with an adhesive, and a plating layer is formed on the via-hole formed in the film to provide a connecting path of the device, thereby protecting the devices from thermal damage. In addition, since the process requiring heating is not performed as in the reflow process, peeling due to a difference in thermal expansion coefficient during the heating / cooling process can be prevented. Therefore, the reliability and productivity of the product can be improved.
더욱이, 솔더 페이스트나 납땜 등의 재료를 이용하지 않고 단순히 접착에 의해 기판이나 필름에 소자들을 부착하기 때문에 오염물질의 발생을 완화할 수 있게 된다. Furthermore, since the devices are attached to the substrate or the film by simply bonding without using a material such as solder paste or solder, the occurrence of contaminants can be mitigated.
이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
도 1과 도 2를 참조하면, 본 발명의 바람직한 제1 실시 예에 따른 인쇄회로 기판 조립체(100a)는 다수의 소자들(113a, 113b, 113c)이 포함된 제1 기판 조립체(101)와, 필름층(121)의 일면 또는 양면에 각각 회로패턴층(123b)이 형성된 제2 기판 조립체(102)가 결합된 구성이며, 상기 제1 기판 조립체(101)에는 상기 소자들(113a, 113b, 113c)이 부착된 필름(111)에 비아 홀(111a)이 형성되어 있고, 상기 비아 홀(111a)에 도금층(111b)이 형성됨으로써 상기 소자들(113a, 113b, 113c)은 상기 도금층(111b)을 통해 상기 회로패턴층(123b)과 접속되는 구성이다. Referring to FIGS. 1 and 2, a printed
도 1의 (d)를 참조하면, 상기 제1 기판 조립체(101)는 필름(111)의 일면에 다수의 소자들(113a, 113b, 113c)이 배치되며, 수지로 도포하여 몰딩층(115)을 형성함으로써 상기 소자들(113a, 113b, 113c)을 몰딩시킨 구성이다. 이때, 상기 필름(111)의 일면에는 인쇄회로 패턴(113d)이 형성되어 상기 소자들(113a, 113b, 113c)을 상호 접속시킬 수 있다. 상기 필름(111)에는 그 양면을 관통하는 비아 홀(111a)이 형성되며, 상기 비아 홀(111a) 내에 도금층(111b)이 형성되어 상기 소자들(113a, 113b, 113c)의 접속 경로를 제공하게 된다. 1D, a plurality of
도 1의 (a) 내지 (d)를 참조하여 상기 제1 기판 조립체(101)의 제작 과정을 살펴보면 다음과 같다.A manufacturing process of the
우선, 도 1의 (a)에 도시된 바와 같이, 상기 제1 기판 조립체(101)를 제작하기 위해서는 상기 필름(111)의 일면에 접착제 등을 이용하여 상기 소자들(113a, 113b, 113c)을 부착하게 된다. 이때, 상기 소자들(113a, 113b, 113c)의 부착 위치는 제작하고자 하는 제품에 맞게 이미 설정되어 있어야 하며, 앞서 언급한 바와 같이, 필요에 따라 상기 필름(111)의 일면에는 상기 소자들(113a, 113b, 113c) 상호 간을 직접 연결하는 인쇄회로 패턴(113d)이 형성될 수 있다. First, as shown in FIG. 1A, in order to manufacture the
다음으로 도 1의 (b)를 참조하면, 상기 소자들(113a, 113b, 113c)이 부착된 필름(111)의 일면을 수지로 도포하여 상기 소자들(113a, 113b, 113c)을 몰딩시키게 된다. 도포된 수지가 경화되면, 필요에 따라 레이저 등을 조사하여 도포된 수지의 일부분을 제거함으로써 개구(115a)를 형성할 수 있다. 상기 개구(115a)는 상기 인쇄회로 패턴(113d)의 적어도 일부분을 노출시키는 것이 바람직하며, 노출된 인쇄회로 패턴의 일부분은 방열 또는 상기 소자들(113a, 113b, 113c)의 동작을 시험하는 시험용 단자로 이용될 수 있다. 도 1에 도시된 상기 개구(115a)는 하나만 형성된 예가 개시되고 있으나, 상기 제1 기판 조립체(101)의 크기, 상기 소자들(113a, 113b, 113c)의 발열 양 등을 고려하여 그 수는 당업자가 적절하게 설정하는 것이 바람직하다. Next, referring to FIG. 1 (b), one side of the
한편, 도 8과 도 9는 상기 소자들(113a, 113b, 113c)을 몰딩시키는 과정을 개략적으로 도시하고 있다. 상기 필름(111)의 일면에 수지를 도포하기 전에, 몰딩을 하고자 하는 부분의 가장자리를 따라 성형 틀(105)을 부착하고, 상기 성형 틀(105) 내에 수지를 주입하게 된다. 이때, 주입되는 수지가 상기 성형 틀(105) 내에서 고르게 분포되지 않아 그 표면이 울퉁불퉁한 상태로 경화될 수 있다. 따라서 수지가 경화된 후에는, 도 9에 도시된 바와 같이, 상기 성형 틀(105)을 제거하고 그 경화된 수지의 표면을 기계적으로 연마하여 그 외관을 평탄하게 하고, 몰딩의 두께를 줄이는 것이 바람직할 것이다. 8 and 9 schematically show a process of molding the
도 1의 (c)와 (d)는 상기 소자들(113a, 113b, 113c)의 접속 경로를 형성하여 상기 제1 기판 조립체(101)가 완성되는 과정을 도시하고 있다. 도 1의 (c)에는 상기 필름(111)에 비아 홀(111a)을 형성한 모습이 도시되고 있는데, 상기 비아 홀(111a)들은 상기 필름(111)에 레이저를 조사하여 형성된 것으로서, 상기 소자들(113a, 113b, 113c)의 접속단들을 상기 필름(111)의 타면으로 노출시키게 된다. 상기 소자들(113a, 113b, 113c)의 접속단들이 노출된 상태에서 도금을 하면, 상기 접속단들의 표면이 도금되면서 상기 비하 홀(111a)에 도금층(111b)이 형성된다. 이로써, 상기 도금층(111b)들에 의해 상기 소자들(113a, 113b, 113c)의 접속 경로가 형성되고 상기 제1 기판 조립체(101)가 완성되는 것이다. 이때, 상기 도금층(111b)을 형성하는 과정에서, 상기 개구(115a)를 통해 노출된 인쇄회로 패턴 상 에도 또 다른 도금층이 형성될 (113e; 도 5에 도시됨)수 있음은 자명하다. 1C and 1D illustrate a process of forming the connecting path of the
상기와 같은 과정을 통해 상기 제1 기판 조립체(101)가 우선 완성되고, 상기 제2 기판 조립체(102)는 상기 제1 기판 조립체(101)와는 별도로 제작될 수 있으나, 하기에서 도 2를 참조하는 예에서와 같이 상기 제2 기판 조립체(102)의 형성과 동시에 상기 인쇄회로 기판 조립체(100a)가 완성될 수 있다. The
도 2는 상기 제1 기판 조립체(101)에 제2 기판 조립체(102)를 형성하여 상기 인쇄회로 기판 조립체(100a)를 완성하는 모습이 순차적으로 도시되어 있다. FIG. 2 is a view illustrating the
우선, 도 2의 (f)를 참조하면, 상기 인쇄회로 기판 조립체(100a)는 상기 제1 기판 조립체(101), 구체적으로 상기 필름(111)의 타면에 상기 제2 기판 조립체(102)가 결합된 구성으로서, 상기 제1, 제2 기판 조립체(101, 102)의 사이에는 솔더 범프(111c)와 프리프레그(prepreg)(131)가 개재될 수 있다. Referring to FIG. 2F, the printed
상기 제2 기판 조립체(102)는 적어도 하나의 필름층(121)과, 상기 필름층(121)의 일면 또는 양면에 형성되는 회로패턴층(123b)을 구비하는데, 본 실시 예에서는 네 개의 상기 필름층(121)들이 순차적으로 적층된 예가 개시되고 있다.The
이때, 상기 필름층(121)의 수는 하나 또는 둘 이상 형성될 수 있는데, 이러한 필름층의 수는 상기 인쇄회로 기판 조립체(100a)가 설치될 제품의 사양이나 제조하고자 하는 인쇄회로 기판 조립체의 설계 요건에 따라 다양하게 변경될 수 있다. At this time, the number of the film layers 121 may be one or more, and the number of the film layers may be determined depending on the specifications of the product on which the printed
상기 제2 기판 조립체(102)를 형성하기에 앞서, 상기 제1, 제2 기판 조립체(101, 102) 사이에서의 접속 구조를 형성하기 위하여, 도 2의 (a)에 도시된 바와 같이, 상기 필름(111)의 타면에는 솔더 범프(111c)들을 형성할 수 있다. 상기 솔더 범프(111c)는 상기 도금층(111b)들 각각에 형성되며, 상기 솔더 범프(111c)들을 형성한 후에는 도 2의 (b)에 도시된 바와 같이, 상기 필름(111)의 타면에 상기 프리프레그(131)를 부착하여 상기 솔더 범프(111c)들을 완전히 고정시킨다. 상기 프리프레그(131)는 다수의 관통홀을 구비함으로써 상기 솔더 범프(111c)를 수용하며, 상기 필름(111)의 타면에 부착된다. Prior to forming the
도 2의 (c)와 (d)는 상기 제2 기판 조립체(102)의 일부분인 상기 회로패턴층(123b)을 형성하는 과정을 도시한 것으로서, 상기 회로패턴층(123b)은 상기 프리프레그(131)에 동박(123a)을 적층한 후, 에칭을 하여 형성된 것이다. 본 실시 예에서 상기 프리프레그(131)는 상기 솔더 범프(111c)를 고정시킴과 아울러, 상기 제2 기판 조립체(102)를 형성하기 위한 베이스 부재로 활용되는 것이다. 2C and 2D illustrate a process of forming the
상기 제2 기판 조립체(102)는, 도 2의 (e)에서와 같이, 상기 회로패턴층(123b)과 필름층(121)을 번갈아가며 적층하여 형성되며, 이로써 도 2의 (f)에서 도시된 인쇄회로 기판 조립체(100a)가 완성된다. The
상기와 같이 본 발명의 바람직한 제1 실시 예에 따른 인쇄회로 기판 조립체(100a)는 소자들(113a, 113b, 113c)을 포함하는 제1 기판 조립체(101)에 도금층을 형성하고, 적어도 하나의 필름층(121)과 회로패턴층(123b)으로 이루어진 제2 기판 조립체(102)를 상기 제1 기판 조립체(101) 상에 형성함과 동시에 결합시키게 된다. As described above, the printed
이로써, 다수의 소자들을 기판 또는 필름에 부착하기 위해 실행되어 온 고온 열처리가 불필요하여 열적 손상으로부터 소자들을 보호할 수 있으며, 소자들과 기판 사이에서 발생되는 박리현상 또한 방지할 수 있게 된다. This eliminates the need for a high-temperature heat treatment which has been carried out for attaching a plurality of devices to a substrate or a film, thereby protecting the devices from thermal damage and also preventing peeling between the devices and the substrate.
도 3은 본 발명의 바람직한 제2 실시 예에 따른 인쇄회로 기판 조립체(100b)를 제작하는 과정을 개략적으로 도시하고 있다. 본 발명의 바람직한 제2 실시 예에 따른 인쇄회로 기판 조립체(100b)를 설명함에 있어서, 선행 실시 예와 동일하거나 선행 실시 예의 구성을 통해 용이하게 이해할 수 있는 구성요소들에 대해서는 그 참조번호를 생략하거나 선행 실시 예와 동일하게 부여하고 그 상세한 설명 또한 생략될 수 있음에 유의한다. FIG. 3 schematically shows a process of manufacturing the printed
본 발명의 제2 실시 예에 따른 인쇄회로 기판 조립체(100b)는 선행 실시 예와 달리, 별도로 제작된 제1, 제2 기판 조립체(101, 102)를 서로 결합시켜 구성한 것이다. 즉, 선행 실시 예의 인쇄회로 기판 조립체(100a)는 제1 기판 조립체(101)에 프리프레그(131)를 부착한 후, 필름층(121)과 회로패턴층(123b)을 번갈아가며 반복적으로 적층, 형성함으로써 제2 기판 조립체(102)를 완성하는 구성이나, 본 실시 예에 따른 인쇄회로 기판 조립체(100b)는 제1, 제2 기판 조립체(101, 102)를 별도로 제작한 후, 완성된 제1, 제2 기판 조립체(101 ,102)를 서로 결합시켜 상기 인쇄회로 기판 조립체(100b)를 완성하는 것이다. The printed
이때, 별도의 솔더 범프나 프리프레그를 형성하지 않더라도, 상기 제1 기판 조립체(101)와 제2 기판 조립체(102)가 결합되는 것으로 상기 제1 기판 조립체(101)의 도금층(111b)은 상기 제2 기판 조립체(102)의 회로패턴층(123b)에 접속될 수 있다. 물론, 선행 실시 예의 솔더 범프(111c)와 프리프레그(131)를 본 실시 예에 따른 제1 기판 조립체(101)에 형성할 수 있음은 자명하다. In this case, the
도 4는 본 발명의 바람직한 제3 실시 예에 따른 인쇄회로 기판 조립체(100c)를 제작하는 과정을 개략적으로 도시하고 있다. 본 발명의 바람직한 제3 실시 예에 따른 인쇄회로 기판 조립체(100c)를 구성하는 제1, 제2 기판 조립체(101, 102)는 선행 실시 예와 동일하지만, 제2 기판 조립체(102)의 양면에 각각 상기 제1 기판 조립체(101)를 결합시킨 구성에서 선행 실시 예들과 차이가 있다. 다만, 이러한 본 제3 실시 예의 인쇄회로 기판 조립체(100c)는 본 발명의 바람직한 제2 실시 예의 구성과 유사하므로 그 상세한 설명은 생략하기로 한다.4 schematically shows a process of fabricating the printed
한편, 상기 제1 기판 조립체(101)에 설치되는 소자들(113a, 113b, 113c)은 접속단 또는 리드(lead)의 배치 형태에 따라 쿼드 플랫 패키지(quad flat package; QFP)형 소자(113b)나 볼 그리드 어레이(ball grid array; BGA)형 소자(113a), 랜드 그리드 어레이(land grid array; LGA)형 소자(미도시) 등으로 분류할 수 있는데, 도 5 내지 도 7은 QFP형 소자(113b)와 BGA형 소자(113a)를 설치한 예가 개시되고 있다. 상기 소자들(113a, 113b, 113c)과 필름(111) 사이에는 접착을 위한 액상 수지 또는 접착제(117)가 도포되어 있으며, 상기 접착제(117)에 의해 상기 소자들(113a, 113b, 113c)이 상기 필름(111)에 고정된다. 상기 소자들(113a, 113b, 113c)이 상기 필름(111)에 고정되면, 상기 QFP형 소자(113b)의 리드들(119b)은 상기 필름(111) 표면에 직접 연결되고, BGA형 소자(113a)는 상기 필름(111)의 일면에 형성되는 솔더 범프(119a)들을 통해 상기 필름(111)의 표면에 각각 연결되며, 이후 상기 필름(111)에 비아 홀(111a)과 도금층(111b)을 순차적으로 형성하여 상기 리드들(119b) 또는 솔더 범프(119a)의 접속 경로가 형성된다. The
아울러, 도 6과 도 7에 도시된 바와 같이, 상기 제1 기판 조립체(101)는 시험용 단자 또는 방열용 개구 대신에 별도의 커넥터(104a)를 설치하거나 가요성 인쇄회로 기판(104b)을 접속시킬 수 있게 구성될 수 있다. 상기 가요성 인쇄회로로(104b)는 이방성 도전 필름(anisotropic conductive film; ACF)이 이용될 수 있다. 6 and 7, the
상기 제1 기판 조립체(101)에 커넥터(104a)를 설치하는 경우에는, 몰딩 후에 경화된 수지의 일부를 제거하여 상기 인쇄회로 패턴(113d)을 노출시키고, 상기 커넥터(104a)를 노출된 인쇄회로 패턴(113d)에 연결, 고정시킬 수 있다, 또한, 상기 소자들(113a, 113b, 113c)과 함께 상기 커넥터(104a)를 먼저 상기 필름(111)에 설치한 후, 몰딩을 실시할 수 있다. 이때, 상기 커넥터(104a)의 접속 부분에 금속 마스크나 삽입물을 결합시켜, 상기 커넥터(104a)의 접속 부분에 수지가 도포되는 것을 방지함이 바람직하다. When the
도 10과 도 11은 상기 커넥터가 몰딩 과정에서 수지에 의해 오염되는 것을 방지하기 위한 구성이 도시되어 있다.Figs. 10 and 11 show a configuration for preventing the connector from being contaminated by the resin in the molding process.
도 10에 도시된 예는, 커넥터(141)를 상기 필름(111)에 우선 설치한 후, 접 속 부분에 금속 마스크(149)를 설치하고 몰딩을 실시하게 된다. 이로써, 상기 커넥터(141)의 접속 부분에 수지가 도포되는 것을 방지하게 된다. 수지가 경화되면, 레이저를 조사하여 수지를 일부 제거하여 금속 마스크(149)를 노출시키고 상기 금속 마스크(149)를 분리함으로써 상기 커넥터(141)를 정상적으로 사용하는 것이 가능하게 된다. In the example shown in Fig. 10, after the
도 11과 도 12는 각각 동축형, 플러그형 커넥터(141a, 141b)가 필름(111)에 설치된 구성이 개시되고 있다. 상기 동축형 또는 플러그형 커넥터(141a, 141b)의 접속 부분(143a, 143b)에는 각각 그 형상에 상응하는 삽입물(145a, 145b)을 제작하여 몰딩을 실시하기 전 삽입물(145a, 145b)을 상기 접속 부분(143a, 143b)에 결합시켜 몰딩 과정에서 상기 커넥터들(141a, 141b)의 접속 부분(143a, 143b)이 수지에 의해 오염되는 것을 방지하는 것이 바람직하다. Figs. 11 and 12 show a configuration in which coaxial, plug-
상기 커넥터들(104a, 141, 141a, 141b)은 시험용 단자로 활용될 수 있으며, 또한 상기 인쇄회로 기판 조립체(100a)에 입력, 출력되는 신호의 전달을 위해 활용될 수 있다. The
이상, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해서 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 당해 분야에서 통상의 지식을 가진 자에게 있어서 자명하다 할 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments.
도 1은 본 발명의 바람직한 제1 실시 예에 따른 인쇄회로 기판 조립체의 제1 기판 조립체를 제작하는 과정을 순차적으로 나타내는 도면,BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a view illustrating a process of fabricating a first substrate assembly of a printed circuit board assembly according to a first preferred embodiment of the present invention,
도 2는 도 1에 도시된 제1 기판 조립체에 제2 기판 조립체를 형성하여 인쇄회로 기판 조립체를 완성하는 과정을 순차적으로 나타내는 도면,FIG. 2 is a view illustrating a process of completing a printed circuit board assembly by forming a second substrate assembly on the first substrate assembly shown in FIG. 1;
도 3은 본 발명의 바람직한 제2 실시 예에 따른 인쇄회로 기판 조립체를 제작하는 과정을 순차적으로 나타내는 도면,3 is a view illustrating a process of fabricating a printed circuit board assembly according to a second preferred embodiment of the present invention,
도 4는 본 발명의 바람직한 제3 실시 예에 따른 인쇄회로 기판 조립체를 제작하는 과정을 순차적으로 나타내는 도면,4 is a view illustrating a process of fabricating a printed circuit board assembly according to a third preferred embodiment of the present invention,
도 5 내지 도 7은 각각 본 발명에 따른 제1 기판 조립체에 포함되는 소자 또는 커넥터의 설치 구조를 설명하기 위한 도면, 5 to 7 are views for explaining an installation structure of a device or a connector included in the first substrate assembly according to the present invention,
도 8 내지 도 9는 각각 도 1에 도시된 제1 기판 조립체 제작 과정에서 몰딩을 실시하는 예를 설명하기 위한 도면,8 to 9 are views for explaining an example of performing molding in the first substrate assembly manufacturing process shown in FIG. 1,
도 10 내지 도 12는 각각 도 1에 도시된 기판 조립체에 설치되는 커넥터들을 설명하기 위한 도면.Figs. 10 to 12 are views for explaining connectors installed in the substrate assembly shown in Fig. 1, respectively. Fig.
Claims (20)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080069320A KR101475080B1 (en) | 2008-07-16 | 2008-07-16 | Printed circuit board assembly and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080069320A KR101475080B1 (en) | 2008-07-16 | 2008-07-16 | Printed circuit board assembly and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100008717A KR20100008717A (en) | 2010-01-26 |
KR101475080B1 true KR101475080B1 (en) | 2014-12-23 |
Family
ID=41817289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080069320A KR101475080B1 (en) | 2008-07-16 | 2008-07-16 | Printed circuit board assembly and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101475080B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101075A (en) * | 2003-09-22 | 2005-04-14 | Oki Electric Ind Co Ltd | Method of manufacturing board with built-in electronic part |
US20060134907A1 (en) * | 2003-07-04 | 2006-06-22 | Haruhiko Ikeda | Process for substrate incorporating component |
KR100839075B1 (en) * | 2007-01-03 | 2008-06-19 | 삼성전자주식회사 | Semi-conduct package and manufacturing method thereof |
-
2008
- 2008-07-16 KR KR1020080069320A patent/KR101475080B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060134907A1 (en) * | 2003-07-04 | 2006-06-22 | Haruhiko Ikeda | Process for substrate incorporating component |
JP2005101075A (en) * | 2003-09-22 | 2005-04-14 | Oki Electric Ind Co Ltd | Method of manufacturing board with built-in electronic part |
KR100839075B1 (en) * | 2007-01-03 | 2008-06-19 | 삼성전자주식회사 | Semi-conduct package and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20100008717A (en) | 2010-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8072769B2 (en) | Component-embedded module and manufacturing method thereof | |
JP2500462B2 (en) | Inspection connector and manufacturing method thereof | |
KR101143837B1 (en) | Electronic chip embedded circuit board and method of manufacturing the same | |
KR100896810B1 (en) | Printed circuit board and method for manufacturing the same | |
US7985926B2 (en) | Printed circuit board and electronic component device | |
US8111954B2 (en) | Module substrate including optical transmission mechanism and method of producing the same | |
US8245392B2 (en) | Method of making high density interposer and electronic package utilizing same | |
US8300423B1 (en) | Stackable treated via package and method | |
JPH07240496A (en) | Semiconductor device, its manufacture method and board for testing semiconductor and manufacture of test board | |
EP2664226B1 (en) | Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack | |
US7946856B2 (en) | Connector for interconnecting surface-mount devices and circuit substrates | |
KR20010070094A (en) | Semiconductor device and method for manufacturing same | |
US11765826B2 (en) | Method of fabricating contact pads for electronic substrates | |
KR20040097899A (en) | Method of production of semiconductor device | |
KR100393271B1 (en) | Method for manufacturing a multilayer electronic component mounting substrate | |
KR101475080B1 (en) | Printed circuit board assembly and manufacturing method thereof | |
KR101061792B1 (en) | Chip embedded printed circuit board and manufacturing method | |
US6492715B1 (en) | Integrated semiconductor package | |
KR100199286B1 (en) | Chip-scale package having pcb formed with recess | |
KR20030011433A (en) | Manufacturing method for hidden laser via hole of multi-layered printed circuit board | |
KR20100011818A (en) | Printed circuit board and method of fabricating the same and method for fabricating memory card | |
JP3037603B2 (en) | Printed circuit board for semiconductor package | |
JP3019027B2 (en) | Structure of IC package using rigid / flexible substrate | |
JP2007227961A (en) | Semiconductor packaging substrate, semiconductor package using same, and method of manufacturing them | |
KR101118878B1 (en) | Circuit board and method for manufacturing the circuit board, and semiconductor package with the circuit board and method for manufacturing the semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
FPAY | Annual fee payment |
Payment date: 20171129 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |