KR101118878B1 - Circuit board and method for manufacturing the circuit board, and semiconductor package with the circuit board and method for manufacturing the semiconductor package - Google Patents

Circuit board and method for manufacturing the circuit board, and semiconductor package with the circuit board and method for manufacturing the semiconductor package Download PDF

Info

Publication number
KR101118878B1
KR101118878B1 KR1020100080299A KR20100080299A KR101118878B1 KR 101118878 B1 KR101118878 B1 KR 101118878B1 KR 1020100080299 A KR1020100080299 A KR 1020100080299A KR 20100080299 A KR20100080299 A KR 20100080299A KR 101118878 B1 KR101118878 B1 KR 101118878B1
Authority
KR
South Korea
Prior art keywords
core substrate
forming
circuit board
bonding pad
recess
Prior art date
Application number
KR1020100080299A
Other languages
Korean (ko)
Other versions
KR20120017602A (en
Inventor
이상민
윤경로
허혁
조기희
임병욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100080299A priority Critical patent/KR101118878B1/en
Publication of KR20120017602A publication Critical patent/KR20120017602A/en
Application granted granted Critical
Publication of KR101118878B1 publication Critical patent/KR101118878B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 집적도를 향상시킨 회로 기판에 관한 것이다. 본 발명에 따른 회로 기판은 외부를 향해 오목한 딤플(dimple) 형상의 함몰부를 갖는 코어 기판, 함몰부 표면을 균일한 두께로 덮는 외부 본딩 패드(outer bonding pad), 그리고 외부 본딩 패드가 선택적으로 노출되도록 코어 기판을 덮는 솔더 레지스트 패턴을 포함한다.The present invention relates to a circuit board with improved integration. The circuit board according to the present invention is such that a core substrate having a dimple-shaped depression concave outwardly, an outer bonding pad covering the surface of the depression with a uniform thickness, and an external bonding pad are selectively exposed. And a solder resist pattern covering the core substrate.

Description

회로 기판 및 그 제조 방법, 그리고 상기 회로 기판을 구비하는 반도체 패키지 및 그 제조 방법{CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE CIRCUIT BOARD, AND SEMICONDUCTOR PACKAGE WITH THE CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR PACKAGE}CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE CIRCUIT BOARD, AND SEMICONDUCTOR PACKAGE WITH THE CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR PACKAGE}

본 발명은 회로 기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 집적도와 솔더와의 접합 신뢰성을 향상시킨 회로 기판 및 그 제조 방법, 그리고 상기 회로 기판을 구비하는 반도체 패키지 및 그 제조 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board and a method of manufacturing the same, and more particularly, to a circuit board and a method of manufacturing the same, and a semiconductor package including the circuit board and a method of manufacturing the circuit board having improved integration and soldering reliability. .

반도체 패키지 기술은 제조된 반도체 집적회로 칩(IC)을 외부 환경으로부터 보호하고, 상기 반도체 집적회로 칩을 외부 전자 장치에 장착시키기 위해 제공된다. 상기 반도체 패키지는 인쇄회로 기판(Printed Circuit Board:PCB)과 같은 회로 기판 및 상기 회로 기판에 실장되는 표면 실장 구조물을 구비한다. 상기 표면 실장 구조물은 보통 상기 회로 기판에 실장된 다양한 종류의 전기 소자, 상기 전기 소자를 상기 회로 기판에 전기적으로 연결시키기 위한 연결 수단, 상기 전기 소자를 외부 환경으로부터 보호하는 몰딩막, 그리고 상기 회로 기판을 외부 전자 장치에 전기적으로 연결시키기 위한 외부 접속 단자를 포함한다. 상기 외부 접속 단자로는 솔더볼(solder ball)이 널리 사용된다.Semiconductor package technology is provided to protect a manufactured semiconductor integrated circuit chip (IC) from an external environment and to mount the semiconductor integrated circuit chip to an external electronic device. The semiconductor package includes a circuit board such as a printed circuit board (PCB) and a surface mount structure mounted on the circuit board. The surface mount structure usually includes various kinds of electric elements mounted on the circuit board, connecting means for electrically connecting the electric elements to the circuit board, a molding film for protecting the electric elements from an external environment, and the circuit board It includes an external connection terminal for electrically connecting to an external electronic device. Solder balls are widely used as the external connection terminals.

최근 반도체 패키지의 고집적화를 위한 다양한 기술들이 개발되고 있다. 이러한 고집적화 기술들은 상기 전기 소자, 상기 회로 기판, 상기 몰딩막, 그리고 상기 외부 접속 단자 등의 구성들 자체의 두께를 줄이는 것에 집중되어 있다. 그러나, 이러한 전기 소자, 회로 기판, 몰딩막, 그리고 외부 접속 단자 등과 같은 구성들 자체의 고집적화를 위한 기술들은 기술상 및 공정상의 난이도가 매우 까다로워 실제 양산에 적용되기 어려울 뿐 아니라, 그 집적도 효율 또한 크지 않다.Recently, various technologies for high integration of semiconductor packages have been developed. These high integration techniques focus on reducing the thickness of the components themselves such as the electrical element, the circuit board, the molding film, and the external connection terminal. However, the techniques for high integration of the components themselves, such as electrical components, circuit boards, molding films, and external connection terminals, are very difficult in terms of technical and process difficulty, and are difficult to apply to actual production, and their integration efficiency is also not high. .

또한, 일반적으로 반도체 패키지는 회로 기판 표면에 상기 외부 접속 단자가 접합된 구조를 갖는다. 상기 외부 접속 단자가 솔더볼인 경우, 상기 회로 기판의 평평한 면 상에 상기 솔더볼이 접합된 구조를 가지게 되므로, 상기 회로 기판과 상기 솔더볼 간의 접합 면적이 상대적으로 낮은 구조를 가진다. 이에 따라, 종래의 반도체 패키지는 상기 회로 기판과 상기 솔더 간의 접합 강도 및 전기적인 접합 신뢰성이 낮아, 상기 회로 기판과 상기 솔더볼 간의 경계에 크랙(crack)이 발생하는 등의 문제점이 발생된다.
In addition, a semiconductor package generally has a structure in which the external connection terminals are bonded to a circuit board surface. When the external connection terminal is a solder ball, since the solder ball is bonded to the flat surface of the circuit board, the bonding area between the circuit board and the solder ball has a relatively low structure. Accordingly, the conventional semiconductor package has low bonding strength and electrical bonding reliability between the circuit board and the solder, and causes problems such as cracking at the boundary between the circuit board and the solder ball.

본 발명이 해결하고자 하는 과제는 집적도를 향상시킨 구조를 갖는 회로 기판 및 이를 구비하는 반도체 패키지를 제공하는 것에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a circuit board having a structure with an improved degree of integration and a semiconductor package having the same.

본 발명이 해결하고자 하는 과제는 솔더볼과 같은 외부 접속 단자와의 접합 면적을 증가시킬 수 있는 구조를 갖는 회로 기판 및 이를 구비하는 반도체 패키지를 제공하는 것에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a circuit board having a structure capable of increasing a junction area with an external connection terminal such as a solder ball, and a semiconductor package having the same.

본 발명이 해결하고자 하는 과제는 집적도를 향상시킨 구조를 갖는 회로 기판 및 이를 구비하는 반도체 패키지의 제조 방법을 제공하는 것에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a circuit board having a structure having an improved degree of integration and a method of manufacturing a semiconductor package having the same.

본 발명이 해결하고자 하는 과제는 솔더볼과 같은 외부 접속 단자와의 접합 면적을 증가시킬 수 있는 구조를 갖는 회로 기판 및 이를 구비하는 반도체 패키지의 제조 방법을 제공하는 것에 있다.
SUMMARY OF THE INVENTION An object of the present invention is to provide a circuit board having a structure capable of increasing a junction area with an external connection terminal such as a solder ball, and a method of manufacturing a semiconductor package having the same.

본 발명에 따른 회로 기판은 외부를 향해 오목한 딤플(dimple) 형상의 함몰부를 갖는 코어 기판, 상기 함몰부 표면을 균일한 두께로 덮는 외부 본딩 패드(outer bonding pad), 그리고 상기 외부 본딩 패드가 선택적으로 노출되도록, 상기 코어 기판을 덮는 솔더 레지스트 패턴을 포함한다.The circuit board according to the present invention includes a core substrate having a dimple-shaped recessed concave outwardly, an outer bonding pad covering the recessed surface with a uniform thickness, and the outer bonding pad selectively And a solder resist pattern covering the core substrate so as to be exposed.

본 발명의 실시예에 따르면, 상기 외부 본딩 패드는 상기 코어 기판을 향해 볼록한 접합면을 가질 수 있다.According to an embodiment of the present invention, the external bonding pad may have a convex surface convex toward the core substrate.

본 발명의 실시예에 따르면, 상기 코어 기판의 표면에 형성된 회로 패턴; 및According to an embodiment of the invention, the circuit pattern formed on the surface of the core substrate; And

상기 코어 기판을 관통하며, 상기 회로 패턴과 상기 외부 본딩 패드에 전기적으로 연결된 도전성 비아를 더 포함할 수 있다.The semiconductor device may further include a conductive via penetrating the core substrate and electrically connected to the circuit pattern and the external bonding pad.

본 발명의 실시예에 따르면, 상기 코어 기판은 복수의 절연 필름을 적층시켜 형성된 다층 프린트 배선기판일 수 있다.
According to an embodiment of the present invention, the core substrate may be a multilayer printed wiring board formed by stacking a plurality of insulating films.

본 발명에 따른 반도체 패키지는 전면 및 상기 전면의 반대편인 배면을 가지는, 그리고 상기 배면에 외부를 향해 오목한 딤플(dimple) 형상의 함몰부가 구비된 코어 기판, 상기 함몰부 표면을 균일한 두께로 덮는 외부 본딩 패드(outer bonding pad), 상기 외부 본딩 패드가 선택적으로 노출되도록, 상기 코어 기판을 덮는 솔더 레지스트 패턴, 상기 회로 기판의 상기 전면에 실장된 전기 소자, 상기 전기 소자가 외부 환경으로부터 밀폐되도록 상기 전기 소자 및 상기 회로 기판의 전면을 덮는 몰딩막, 그리고 상기 솔더 레지스트 패턴에 의해 노출된 상기 외부 본딩 패드에 접합되어 상기 외부 본딩 패드의 표면에 비해 상기 코어 기판을 향해 일부가 삽입된 외부 접속 단자를 포함한다.A semiconductor package according to the present invention includes a core substrate having a front surface and a rear surface opposite to the front surface, and having a dimple-shaped recessed portion recessed outwardly on the rear surface, the outer surface covering the recessed surface with a uniform thickness. An outer bonding pad, a solder resist pattern covering the core substrate to selectively expose the outer bonding pad, an electrical element mounted on the front surface of the circuit board, and the electrical element to be sealed from an external environment A device, a molding film covering the entire surface of the circuit board, and an external connection terminal bonded to the external bonding pad exposed by the solder resist pattern and partially inserted toward the core substrate relative to the surface of the external bonding pad. do.

본 발명의 실시예에 따르면, 상기 외부 접속 패드는 상기 코어 기판의 내부를 향해 볼록한 형상을 가질 수 있다.According to an embodiment of the present invention, the external connection pad may have a convex shape toward the inside of the core substrate.

본 발명의 실시예에 따르면, 상기 외부 본딩 패드는 상기 외부 접속 단자의 일부를 감쌀 수 있다.According to an embodiment of the present invention, the external bonding pad may surround a portion of the external connection terminal.

본 발명의 실시예에 따르면, 상기 외부 접속 단자는 솔더볼을 포함하고, 상기 외부 본딩 패드는 상기 솔더볼의 형상과 상응하는 접합면을 가질 수 있다.
According to an embodiment of the present invention, the external connection terminal may include a solder ball, and the external bonding pad may have a bonding surface corresponding to the shape of the solder ball.

본 발명에 따른 회로 기판의 제조 방법은 전면 및 상기 전면의 반대편인 배면을 갖는 코어 기판을 준비하는 단계, 상기 코어 기판의 상기 배면에 상기 코어 기판의 외부를 향해 오목한 딤플(dimple) 형상의 함몰부를 형성시키는 단계, 그리고 상기 함몰부를 균일하게 덮는 외부 본딩 패드를 형성하는 단계를 포함한다.In the method of manufacturing a circuit board according to the present invention, the method includes: preparing a core substrate having a front surface and a rear surface opposite to the front surface, and having a dimple-shaped recess in the back surface of the core substrate toward the outside of the core substrate; And forming an outer bonding pad that uniformly covers the depression.

본 발명의 실시예에 따르면, 상기 외부 본딩 패드를 형성하는 단계는 상기 코어 기판을 균일하게 덮는 도금막을 형성하는 단계, 상기 코어 기판 상에 상기 함몰부에 형성된 도금막을 선택적으로 노출시키는 솔더 레지스트 패턴을 형성하는 단계, 상기 솔더 레지스트 패턴에 의해 노출된 상기 도금막에 도금 공정을 수행하는 단계, 상기 솔더 레지스트 패턴을 제거하는 단계, 그리고 상기 솔더 레지스트 패턴이 제거됨으로서 노출된 상기 도금막을 식각하는 식각 공정을 수행하는 단계를 포함한다.According to an embodiment of the present invention, the forming of the external bonding pad may include forming a plating film covering the core substrate uniformly, and forming a solder resist pattern on the core substrate to selectively expose the plating film formed on the depression. Forming, performing a plating process on the plated film exposed by the solder resist pattern, removing the solder resist pattern, and etching an exposed plated film by removing the solder resist pattern. Performing the steps.

본 발명의 실시예에 따르면, 상기 외부 본딩 패드를 선택적으로 노출시키는 솔더 레지스트 패턴을 형성하는 단계를 더 포함할 수 있다.According to an embodiment of the present invention, the method may further include forming a solder resist pattern for selectively exposing the external bonding pad.

본 발명의 실시예에 따르면, 상기 코어 기판에 상기 외부 본딩 패드와 전기적으로 연결되는 도전성 비아 및 회로 패턴을 형성하는 단계를 더 포함할 수 있다.According to an embodiment of the present invention, the method may further include forming conductive vias and circuit patterns electrically connected to the external bonding pads on the core substrate.

본 발명의 실시예에 따르면, 상기 함몰부를 형성하는 단계는 상기 코어 기판의 함몰부 형성 영역에 레이저 빔을 조사하는 단계를 포함할 수 있다.According to an embodiment of the present disclosure, the forming of the depression may include irradiating a laser beam to the depression formation region of the core substrate.

본 발명의 실시예에 따르면, 상기 함몰부를 형성하는 단계는 상기 함몰부와 상응하는 형상의 돌출부를 갖는 금형을 준비하는 단계 및 상기 코어 기판에 상기 금형을 가압하는 단계를 포함할 수 있다.
According to an exemplary embodiment of the present disclosure, the forming of the depression may include preparing a mold having a protrusion having a shape corresponding to the depression and pressing the mold onto the core substrate.

본 발명에 따른 반도체 패키지의 제조 방법은 전면 및 상기 전면의 반대편인 배면을 갖는 코어 기판을 준비하는 단계, 상기 코어 기판의 상기 배면에 상기 코어 기판의 외부를 향해 오목한 딤플(dimple) 형상의 함몰부를 형성시키는 단계, 상기 함몰부를 균일하게 덮어 상기 코어 기판을 향해 볼록한 형상을 갖는 외부 본딩 패드를 형성하는 단계, 상기 외부 본딩 패드를 노출시키는 솔더 레지스트 패턴을 형성하는 단계, 상기 솔더 레지스트 패턴에 의해 노출된 상기 외부 본딩 패드 상에 솔더볼을 위치시키는 단계, 그리고 상기 외부 본딩 패드에 상기 솔더볼을 접합시키는 단계를 포함할 수 있다.A method of manufacturing a semiconductor package according to the present invention includes preparing a core substrate having a front surface and a rear surface opposite to the front surface, and having a dimple-shaped recess recessed to the outside of the core substrate on the rear surface of the core substrate. Forming an outer bonding pad having a convex shape toward the core substrate uniformly covering the depression, forming a solder resist pattern exposing the outer bonding pad, and exposed by the solder resist pattern. Positioning a solder ball on the external bonding pad, and bonding the solder ball to the external bonding pad.

본 발명의 실시예에 따르면, 상기 코어 기판의 상기 전면에 전기 소자를 실장하는 단계, 상기 전기 소자를 상기 코어 기판에 전기적으로 연결시키는 단계, 그리고 상기 전기 소자가 외부로부터 밀폐되도록, 상기 코어 기판의 전면을 덮는 몰딩막을 형성하는 단계를 더 포함할 수 있다.According to an embodiment of the present invention, mounting an electric element on the front surface of the core substrate, electrically connecting the electric element to the core substrate, and sealing the electric element from the outside, The method may further include forming a molding film covering the entire surface.

본 발명의 실시예에 따르면, 상기 코어 기판에 비아홀을 형성하는 단계 및 상기 비아홀에 상기 외부 본딩 패드에 전기적으로 연결되는 도전성 비아를 형성하는 단계를 더 포함할 수 있다.
According to an embodiment of the present invention, the method may further include forming a via hole in the core substrate and forming a conductive via electrically connected to the external bonding pad in the via hole.

본 발명에 따른 회로 기판은 외부를 향해 오목한 딤플(dimple) 형상의 함몰부를 갖는 코어 기판 및 상기 함몰부 표면을 균일한 두께로 덮어 상기 코어 기판의 내부를 향해 볼록한 형상의 외부 본딩 패드를 구비할 수 있다. 여기서, 상기 외부 본딩 패드는 솔더볼과 같은 외부 접속 단자가 접합되는 접합 영역일 수 있다. 이에 따라, 본 발명에 따른 회로 기판은 외부 접속 단자의 일부가 상기 코어 기판의 내부를 향해 진입하여 접합될 수 있도록 구성됨으로써, 추후 제조될 반도체 패키지의 집적도를 향상시킬 수 있는 구조를 가질 수 있다.The circuit board according to the present invention may include a core substrate having a dimple-shaped depression concave outward and an external bonding pad having a convex shape toward the inside of the core substrate by covering the surface of the depression with a uniform thickness. have. Here, the external bonding pad may be a bonding area to which external connection terminals such as solder balls are bonded. Accordingly, the circuit board according to the present invention may be configured such that a part of the external connection terminals may enter and bond to the inside of the core substrate, thereby improving the integration degree of a semiconductor package to be manufactured later.

본 발명에 따른 반도체 패키지는 외부를 향해 오목한 딤플(dimple) 형상의 함몰부를 갖는 코어 기판 및 상기 함몰부 표면을 균일한 두께로 덮어 상기 코어 기판의 내부를 향해 볼록한 형상의 외부 본딩 패드, 그리고 상기 외부 본딩 패드에 접합된 외부 접속 단자를 구비할 수 있다. 이에 따라, 본 발명에 따른 반도체 패키지는 상기 외부 본딩 패드가 상기 외부 접속 단자의 일부를 둘러싸도록 하여, 상기 외부 본딩 패드와 상기 외부 접속 단자 간의 접합 면적을 증가시킴으로써, 회로 기판과 외부 접속 단자 간의 접합 신뢰성을 향상시킨 구조를 가질 수 있다.The semiconductor package according to the present invention includes a core substrate having a dimple-shaped recessed concave outwardly, an outer bonding pad having a uniform thickness covering the surface of the recessed portion convex toward the inside of the core substrate, and the external The external connection terminal joined to the bonding pad can be provided. Accordingly, in the semiconductor package according to the present invention, the external bonding pad surrounds a part of the external connection terminal, thereby increasing the bonding area between the external bonding pad and the external connection terminal, thereby joining the circuit board and the external connection terminal. It may have a structure with improved reliability.

본 발명에 따른 회로 기판의 제조 방법은 코어 기판에 코어 기판의 외부를 향해 오목한 딤플(dimple) 형상의 함몰부를 형성하고, 상기 함몰부를 균일한 두께로 덮는 외부 본딩 패드를 형성하여, 코어 기판의 내부를 향해 볼록한 형상의 외부 본딩 패드를 갖는 회로 기판을 제조할 수 있다. 여기서, 상기 외부 본딩 패드는 솔더볼과 같은 외부 접속 단자가 접합되는 접합 영역일 수 있다. 이에 따라, 본 발명에 따른 회로 기판의 제조 방법은 외부 접속 단자의 일부가 상기 코어 기판의 내부를 향해 진입하여 접합될 수 있도록 구성됨으로써 집적도를 향상시킬 수 있는 구조의 회로 기판을 제조할 수 있다.In the method of manufacturing a circuit board according to the present invention, a dimple-shaped recess is formed in the core substrate toward the outside of the core substrate, and an external bonding pad is formed to cover the recess with a uniform thickness, thereby forming the inside of the core substrate. A circuit board having an outer bonding pad of a convex shape can be manufactured. Here, the external bonding pad may be a bonding area to which external connection terminals such as solder balls are bonded. Accordingly, in the method of manufacturing a circuit board according to the present invention, a part of an external connection terminal may be configured to enter and bond to the inside of the core substrate, thereby manufacturing a circuit board having a structure capable of improving the degree of integration.

또한, 본 발명에 따른 반도체 패키지의 제조 방법은 코어 기판에 코어 기판의 외부를 향해 오목한 딤플(dimple) 형상의 함몰부를 형성하고, 상기 함몰부를 균일한 두께로 덮는 외부 본딩 패드를 형성하고, 상기 외부 본딩 패드에 솔더볼을 접합하여, 상기 외부 본딩 패드가 상기 외부 접속 단자를 둘러싸는 구조의 반도체 패키지를 제조할 수 있다. 이에 따라, 본 발명에 따른 반도체 패키지의 제조 방법은 상기 외부 본딩 패드와 상기 외부 접속 단자 간의 접합 면적을 증가시킴으로써, 회로 기판과 외부 접속 단자 간의 접합 신뢰성을 향상시킨 구조를 갖는 반도체 패키지를 제조할 수 있다.
In addition, the method of manufacturing a semiconductor package according to the present invention forms a dimple-shaped recessed concave toward the outside of the core substrate on the core substrate, and forms an external bonding pad covering the recessed portion with a uniform thickness, and the external A solder ball may be bonded to a bonding pad to manufacture a semiconductor package having a structure in which the external bonding pad surrounds the external connection terminal. Accordingly, the method of manufacturing a semiconductor package according to the present invention can manufacture a semiconductor package having a structure in which a bonding reliability between a circuit board and an external connection terminal is improved by increasing a bonding area between the external bonding pad and the external connection terminal. have.

도 1은 본 발명의 실시예에 따른 회로 기판을 구비한 반도체 패키지를 보여주는 도면이다.
도 2는 본 발명의 실시예에 따른 회로 기판을 구비하는 반도체 패키지의 제조 방법을 보여주는 순서도이다.
도 3 내지 도 8은 본 발명의 실시예에 따른 회로 기판을 구비하는 반도체 패키지의 제조 과정을 설명하기 위한 도면들이다.1 illustrates a semiconductor package having a circuit board according to an embodiment of the present invention.
2 is a flowchart illustrating a method of manufacturing a semiconductor package having a circuit board according to an embodiment of the present invention.
3 to 8 are views for explaining a manufacturing process of a semiconductor package having a circuit board according to an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, techniques for achieving them, and the like will become apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms. This embodiment may be provided to make the disclosure of the present invention complete, and to fully inform the scope of the invention to those skilled in the art. Like reference numerals refer to like elements throughout the specification.

본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In this specification, the singular also includes the plural unless specifically stated otherwise in the phrase. As used herein, 'comprise' and / or 'comprising' refers to a component, step, operation and / or element that is mentioned in the presence of one or more other components, steps, operations and / or elements. Or does not exclude additions.

이하, 첨부된 도면들을 참조하여, 본 발명에 따른 회로 기판 및 이를 구비하는 반도체 패키지, 그리고 상기 회로 기판의 제조 방법에 대해 상세히 설명한다.Hereinafter, a circuit board, a semiconductor package having the same, and a method of manufacturing the circuit board according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 회로 기판을 구비한 반도체 패키지를 보여주는 도면이다. 도 1을 참조하면, 본 발명의 실시예에 따른 반도체 패키지(10)는 기판 구조물(substrate structure:100) 및 상기 기판 구조물(100)에 구비되는 표면실장 구조물(surface mounted structure:200)을 포함할 수 있다.1 illustrates a semiconductor package having a circuit board according to an embodiment of the present invention. Referring to FIG. 1, a semiconductor package 10 according to an exemplary embodiment of the present invention may include a substrate structure 100 and a surface mounted structure 200 provided in the substrate structure 100. Can be.

상기 기판 구조물(100)은 인쇄회로 기판(Printed Circuit Board:PCB)을 포함할 수 있다. 예컨대, 상기 기판 구조물(이하, '회로 기판'이라 함:100)은 코어 기판(110), 상기 코어 기판(110)에 형성된 전기 연결체(141), 그리고 상기 코어 기판(110)을 덮는 솔더 레지스트 패턴(150)을 포함할 수 있다. 그리고, 상기 표면실장 구조물(200)은 상기 인쇄회로 기판에 실장된 표면 실장 부품들 및 이들 표면 실장 부품들의 보호를 위한 패키지 구성들을 포함할 수 있다. 일 예로서, 상기 표면실장 구조물(200)은 전기 소자(210), 연결 수단(220), 몰딩막(230), 그리고 외부 접속 단자(240)를 포함할 수 있다.The substrate structure 100 may include a printed circuit board (PCB). For example, the substrate structure (hereinafter, referred to as a “circuit board”) 100 may include a core substrate 110, an electrical connector 141 formed on the core substrate 110, and a solder resist covering the core substrate 110. The pattern 150 may be included. The surface mount structure 200 may include surface mount components mounted on the printed circuit board and package configurations for protecting the surface mount components. As an example, the surface mount structure 200 may include an electric element 210, a connection means 220, a molding film 230, and an external connection terminal 240.

상기 코어 기판(110)은 상기 회로 기판(100)의 내에 구비된 배선 박판일 수 있다. 예컨대, 상기 코어 기판(110)은 복수의 절연 시트들이 적층되어 형성된 다층 프린트 배선 기판일 수 있다. 상기 코어 기판(110)은 상기 코어 기판(110)의 내부를 향해 볼록한 구조를 갖는 함몰부(112) 및 비아홀(114)을 포함할 수 있다. 상기 함몰부(112)는 상기 코어 기판(110)을 향해 볼록한 구조를 가질 수 있다. 이에 따라, 상기 함몰부(112)는 상기 코어 기판(110)의 외부를 향해 오목한 딤플(dimple) 형상을 가질 수 있다. 그리고, 상기 비아홀(114)은 상기 코어 기판(110)을 관통하는 쓰루홀(through hole)일 수 있다.The core substrate 110 may be a thin wiring board provided in the circuit board 100. For example, the core substrate 110 may be a multilayer printed wiring board formed by stacking a plurality of insulating sheets. The core substrate 110 may include a depression 112 and a via hole 114 having a convex structure toward the inside of the core substrate 110. The depression 112 may have a convex structure toward the core substrate 110. Accordingly, the depression 112 may have a dimple shape concave toward the outside of the core substrate 110. The via hole 114 may be a through hole penetrating the core substrate 110.

상기 전기 연결체(141)는 상기 코어 기판(110)에 형성된 도전성 구조물을 포함할 수 있다. 예컨대, 상기 전기 연결체(141)는 도전성 비아(142), 외부 본딩 패드(outer bonding pad:144), 그리고 회로 패턴(146)을 포함할 수 있다. The electrical connector 141 may include a conductive structure formed on the core substrate 110. For example, the electrical connector 141 may include a conductive via 142, an outer bonding pad 144, and a circuit pattern 146.

상기 도전성 비아(142)는 상기 코어 기판(110)의 비아홀(114) 내에 형성된 금속 도전체일 수 있다. 상기 외부 본딩 패드(144)는 상기 함몰부(112) 표면을 따라 균일한 두께로 형성될 수 있다. 즉, 상기 외부 본딩 패드(144)는 상기 함몰부(112) 표면에 콘포말(conformal)하게 형성될 수 있다. 이에 따라, 상기 외부 본딩 패드(144)는 상기 코어 기판(110)을 향해 볼록한 딤플(dimple) 형상을 가질 수 있다. 이와 같은 외부 본딩 패드(144)는 상기 외부 접속 단자(240)가 접합되는 접합면을 가지되, 상기 접합면은 상기와 같이 딤플 형상을 가질 수 있다. 그리고, 상기 회로 패턴(146)은 상기 전기 소자(210)를 상기 회로 기판(110)에 전기적으로 연결되기 위한 금속 패드일 수 있다. 상기와 같은 전기 연결체(141)는 구리(Cu)와 같은 금속으로 이루어질 수 있다. 또한, 상기 도전성 비아(142), 외부 본딩 패드(144), 그리고 상기 회로 패턴(146)은 선택적으로 서로 연결될 수 있다.The conductive via 142 may be a metal conductor formed in the via hole 114 of the core substrate 110. The external bonding pad 144 may be formed to have a uniform thickness along the surface of the recess 112. That is, the external bonding pad 144 may be formed conformally on the surface of the recess 112. Accordingly, the external bonding pad 144 may have a dimple shape that is convex toward the core substrate 110. The external bonding pad 144 may have a bonding surface to which the external connection terminal 240 is bonded, and the bonding surface may have a dimple shape as described above. In addition, the circuit pattern 146 may be a metal pad for electrically connecting the electrical element 210 to the circuit board 110. The electrical connector 141 may be made of a metal such as copper (Cu). In addition, the conductive via 142, the external bonding pad 144, and the circuit pattern 146 may be selectively connected to each other.

상기 전기 소자(210)는 다양한 종류의 능동 소자 또는 수동 소자 중 하나일 수 있다. 일 예로서, 상기 전기 소자(210)는 반도체 집적회로 칩(IC)을 포함할 수 있다. 상기 연결 수단(220)은 상기 전기 소자(210)와 상기 회로 기판(110)을 전기적으로 연결시킬 수 있다. 상기 연결 수단(220)으로는 본딩 와이어(bonding wire)가 사용될 수 있다. 이 경우, 상기 연결 수단(220)의 일단은 상기 전기 소자(210)의 외부 접속 단자(미도시됨)에 연결되고, 타단은 상기 회로 기판(110)의 상기 회로 패턴(146)에 연결될 수 있다. 상기 몰딩막(230)은 상기 전기 소자(210) 및 상기 연결 수단(220)의 보호를 위해, 상기 전기 소자(210) 및 상기 연결 수단(220)을 덮는 절연막일 수 있다.The electrical device 210 may be one of various types of active devices or passive devices. As an example, the electrical device 210 may include a semiconductor integrated circuit chip (IC). The connection means 220 may electrically connect the electric element 210 and the circuit board 110. Bonding wires may be used as the connection means 220. In this case, one end of the connecting means 220 may be connected to an external connection terminal (not shown) of the electrical element 210, and the other end may be connected to the circuit pattern 146 of the circuit board 110. . The molding layer 230 may be an insulating layer covering the electric element 210 and the connection means 220 to protect the electric element 210 and the connection means 220.

그리고, 상기 외부 접속 단자(240)는 상기 반도체 패키지(10)을 외부 전자 장치(미도시됨)에 전기적으로 연결시키기 위한 구성일 수 있다. 예컨대, 상기 외부 접속 단자(240)는 솔더볼(solder ball)을 포함할 수 있다. 상기 외부 접속 단자(240)는 상기 회로 기판(110)의 상기 외부 본딩 패드(144)에 접합될 수 있다. 이에 따라, 상기 외부 접속 단자(240)는 상기 외부 본딩 패드(114)의 볼록한 부분에 의해, 일부가 상기 코어 기판(110)의 내부를 향해 진입하여 상기 외부 본딩 패드(144)에 접합된 구조를 가질 수 있다. 이 경우, 상기 코어 기판(110)의 표면으로부터 돌출되는 상기 외부 접속 단자(240)의 높이는 평평한 외부 본딩 패드에 솔더볼을 접합시킨 경우에 비해, 감소될 수 있다.The external connection terminal 240 may be configured to electrically connect the semiconductor package 10 to an external electronic device (not shown). For example, the external connection terminal 240 may include a solder ball. The external connection terminal 240 may be bonded to the external bonding pad 144 of the circuit board 110. Accordingly, the external connection terminal 240 has a structure in which a portion of the external connection terminal 240 enters the inside of the core substrate 110 by the convex portion of the external bonding pad 114 and is bonded to the external bonding pad 144. Can have In this case, the height of the external connection terminal 240 protruding from the surface of the core substrate 110 may be reduced, compared with the case where the solder ball is bonded to a flat external bonding pad.

상술한 바와 같이, 본 발명의 실시예에 따른 회로 기판(100)은 외부를 향해 오목한 형상의 함몰부(112)가 형성된 코어 기판(110) 및 상기 함몰부(112) 표면에 콘포말하게 형성된 외부 본딩 패드(144)를 구비할 수 있다. 상기 외부 본딩 패드(144)는 상기 외부 접속 단자(240)가 접합되는 구성으로, 상기 외부 접속 단자(240)의 일부가 상기 코어 기판(100)의 내부를 향해 진입되어 접합될 수 있는 구조를 제공할 수 있다. 이에 따라, 본 발명에 따른 회로 기판(100) 및 이를 구비하는 반도체 패키지(10)는 상기 외부 접속 단자(240) 자체의 크기를 줄이지 않는 조건에서, 상기 코어 기판(110)으로부터 돌출되는 상기 외부 접속 단자(240)의 높이를 감소시킬 수 있어, 집적도를 증가시킨 구조를 가질 수 있다.As described above, the circuit board 100 according to the embodiment of the present invention is formed on the surface of the core substrate 110 and the recess 112 formed with the recess 112 having a concave shape toward the outside. Bonding pads 144 may be provided. The external bonding pad 144 has a configuration in which the external connection terminals 240 are bonded to each other, and a part of the external connection terminals 240 is provided toward the inside of the core substrate 100 to provide a structure. can do. Accordingly, the circuit board 100 and the semiconductor package 10 including the same according to the present invention may protrude from the core substrate 110 under the condition that the size of the external connection terminal 240 itself is not reduced. The height of the terminal 240 may be reduced, and thus the structure of the terminal 240 may be increased.

본 발명의 실시예에 따른 회로 기판(100)은 외부를 향해 오목한 형상의 함몰부(112)가 형성된 코어 기판(110) 및 상기 함몰부(112) 표면에 콘포말하게 형성된 외부 본딩 패드(144)를 구비할 수 있다. 이에 따라, 본 발명에 따른 회로 기판(100)은 추후 상기 외부 본딩 패드(144)의 접합면에 접합될 솔더볼과 같은 외부 접속 단자(240)와의 접합 면적을 증가시킬 수 있는 구조를 가질 수 있다.The circuit board 100 according to the exemplary embodiment of the present invention has a core substrate 110 having a recess 112 having a concave shape toward the outside and an outer bonding pad 144 conformally formed on the surface of the recess 112. It may be provided. Accordingly, the circuit board 100 according to the present invention may have a structure capable of increasing the bonding area with the external connection terminal 240 such as solder balls to be bonded to the bonding surface of the external bonding pad 144 later.

또한, 본 발명의 실시예에 따른 반도체 패키지(10)는 코어 기판(110)의 내부를 향해 볼록한 딤플 형상을 갖는 외부 본딩 패드(144) 및 상기 외부 본딩 패드(144)에 접합된 외부 접속 단자(240)를 구비하되, 상기 외부 본딩 패드(144)는 상기 외부 접속 단자(240)의 일부를 감싸는 구조를 가질 수 있다. 이에 따라, 본 발명에 따른 회로 기판(100)은 상기 외부 본딩 패드(144)와 상기 외부 접속 단자(240) 간의 접합 면적을 증가시킴으로써, 상기 외부 접속 단자(240)와의 전기적인 접합 신뢰성을 향상시킨 구조를 가질 수 있다.
In addition, the semiconductor package 10 according to the exemplary embodiment of the present invention may have an external bonding pad 144 having a dimple shape convex toward the core substrate 110 and an external connection terminal bonded to the external bonding pad 144. 240, but the external bonding pad 144 may have a structure surrounding a portion of the external connection terminal 240. Accordingly, the circuit board 100 according to the present invention increases the bonding area between the external bonding pad 144 and the external connection terminal 240, thereby improving electrical bonding reliability with the external connection terminal 240. It may have a structure.

이하, 본 발명에 따른 회로 기판 및 이를 구비하는 반도체 패키지의 제조 과정에 대해 상세히 설명한다. 여기서, 앞서 설명한 회로 기판 및 반도체 패키지에 대해 중복되는 내용들은 생략하거나 간소화될 수 있다.Hereinafter, a manufacturing process of a circuit board and a semiconductor package having the same according to the present invention will be described in detail. In this case, overlapping contents of the circuit board and the semiconductor package described above may be omitted or simplified.

도 2는 본 발명의 실시예에 따른 회로 기판을 구비하는 반도체 패키지의 제조 방법을 보여주는 순서도이고, 도 3 내지 도 8은 본 발명의 실시예에 따른 회로 기판을 구비하는 반도체 패키지의 제조 과정을 설명하기 위한 도면들이다.2 is a flowchart illustrating a method of manufacturing a semiconductor package having a circuit board according to an embodiment of the present invention, and FIGS. 3 to 8 illustrate a process of manufacturing a semiconductor package including a circuit board according to an embodiment of the present invention. Drawings for the following.

도 2 및 도 3을 참조하면, 코어 기판(110)에 딤플(dimple) 형상의 함몰부(112)를 형성할 수 있다(S110). 일 예로서, 도 3a에 도시된 바와 같이, 상기 함몰부(112)를 형성하는 단계는 레이저(20)를 이용하여, 코어 기판(110)의 함몰부 형성 영역에 레이저 빔(22)을 조사하여 이루어질 수 있다. 다른 예로서, 도 3(b)에 도시된 바와 같이, 상기 함몰부(112)를 형성하는 단계는 상기 함몰부(112)와 상응하는 형상의 돌출부(32)를 갖는 금형(30)을 준비하는 단계, 상기 돌출부(32)가 상기 함몰부 형성 영역에 대향되도록 상기 코어 기판(110)과 상기 금형(30)을 정렬시키는 단계, 그리고 상기 코어 기판(110)에 상기 금형(30)을 가압시키는 단계를 포함할 수 있다. 또 다른 예로서, 도 3(b)에 도시된 바와 같이, 상기 함몰부(112)를 형성하는 단계는 상기 함몰부(112)와 상응하는 형상의 연마 헤드(42)를 갖는 가공 비트(bit:40)를 준비하는 단계 및 상기 가공 비트(40)를 사용하여 상기 코어 기판(110)의 함몰부 형성 영역을 연마시키는 단계를 포함할 수 있다.2 and 3, a dimple-shaped recess 112 may be formed in the core substrate 110 (S110). As an example, as shown in FIG. 3A, the forming of the depression 112 may be performed by irradiating the laser beam 22 to the depression formation region of the core substrate 110 using the laser 20. Can be done. As another example, as shown in FIG. 3B, the forming of the depression 112 may include preparing a mold 30 having a protrusion 32 having a shape corresponding to the depression 112. Aligning the core substrate 110 with the mold 30 so that the protrusion 32 faces the depression forming region, and pressing the mold 30 against the core substrate 110. It may include. As another example, as shown in FIG. 3B, the step of forming the depression 112 may include a machining bit having a polishing head 42 having a shape corresponding to the depression 112. 40) and grinding the recessed formation region of the core substrate 110 using the processing bit 40.

본 실시예에서는 상기와 같이 도 3(a)를 참조하여 설명한 레이저 가공법, 도 3(b)를 참조하여 설명한 금형 가공법, 그리고 도 3(c)를 참조하여 설명한 가공 비트를 가공법 등을 사용하여, 상기 코어 기판(110)에 딤플 형상의 함몰부(112)를 형성하는 경우를 예로 들어 설명하였으나, 상기 함몰부(112)를 형성하는 기술은 다양한 방법이 적용될 수 있다.In the present embodiment, the laser processing method described with reference to FIG. 3 (a) as described above, the mold processing method described with reference to FIG. 3 (b), and the processing bit described with reference to FIG. Although the case where the dimple-shaped recesses 112 are formed in the core substrate 110 has been described as an example, various techniques may be applied to the technique of forming the recesses 112.

도 2 및 도 4를 참조하면, 코어 기판(110)에 비아홀(114) 및 제1 도금막(120)을 차례로 형성할 수 있다(S120). 상기 비아홀(114)은 상기 코어 기판(110)에 대해 레이저 가공법 또는 드릴링 가공법 등을 선택적으로 수행하여 형성될 수 있다. 상기 제1 도금막(120)을 형성하는 단계는 상기 코어 기판(110)에 대해 도금 공정을 수행하여 이루어질 수 있다. 상기 도금 공정으로는 무전해 구리(Cu) 도금 공정이 사용될 수 있다. 이에 따라, 상기 코어 기판(110)의 표면에는 균일한 두께의 구리막이 형성될 수 있다.2 and 4, the via hole 114 and the first plating layer 120 may be sequentially formed in the core substrate 110 (S120). The via hole 114 may be formed by selectively performing a laser processing method or a drilling processing method on the core substrate 110. The forming of the first plating film 120 may be performed by performing a plating process on the core substrate 110. An electroless copper (Cu) plating process may be used as the plating process. Accordingly, a copper film having a uniform thickness may be formed on the surface of the core substrate 110.

도 2 및 도 5를 참조하면, 코어 기판(110) 상에 제1 솔더 레지스트 패턴(130) 및 제2 도금막(140)을 차례로 형성할 수 있다(S130). 상기 제1 솔더 레지스트 패턴(130)을 형성하는 단계는 상기 코어 기판(110)에 제1 솔더 레지스트막을 형성하는 단계 및 상기 코어 기판(110)의 회로 패턴 형성 영역 상의 상기 제1 솔더 레지스트막을 제거하는 단계를 포함할 수 있다. 이에 따라, 상기 제1 솔더 레지스트 패턴(130)에 의해, 상기 회로 패턴 형성 영역 상의 제1 도금막(도4의 120)이 노출될 수 있다.2 and 5, the first solder resist pattern 130 and the second plating layer 140 may be sequentially formed on the core substrate 110 (S130). The forming of the first solder resist pattern 130 may include forming a first solder resist film on the core substrate 110 and removing the first solder resist film on a circuit pattern formation region of the core substrate 110. It may include a step. Accordingly, the first plating film 120 of FIG. 4 may be exposed by the first solder resist pattern 130.

상기 제2 도금막(140)을 형성하는 단계는 상기 제1 솔더 레지스트 패턴(130)에 의해 상기 제1 도금막(120)이 노출된 상태에서, 상기 코어 기판(110)에 대해 소정의 도금 공정을 수행하여 이루어질 수 있다. 상기 도금 공정은 상기 전해 또는 무전해 구리 도금 공정이 선택적으로 사용될 수 있다. 이에 따라, 상기 제1 도금막(120) 상에 구리막이 도금되므로, 상기 코어 기판(110) 상에는 소정의 두께를 만족하는 도금막이 형성될 수 있다. 여기서, 상기 제1 솔더 레지스트 패턴(130)에 의해 노출된 상기 제1 도금막(120)은 상기 제2 도금막(140)의 형성을 위한, 시드층(seed layer)로 사용될 수 있다.The forming of the second plating film 140 may include a predetermined plating process on the core substrate 110 in a state in which the first plating film 120 is exposed by the first solder resist pattern 130. This can be done by. The plating process may be optionally used the electrolytic or electroless copper plating process. Accordingly, since a copper film is plated on the first plating film 120, a plating film satisfying a predetermined thickness may be formed on the core substrate 110. Here, the first plating layer 120 exposed by the first solder resist pattern 130 may be used as a seed layer for forming the second plating layer 140.

도 2 및 도 6을 참조하면, 코어 기판(110)에 전기 연결체(141)를 형성할 수 있다(S140). 상기 전기 연결체(141)를 형성하는 단계는 제1 도금막(도5의 120)이 노출되도록 제1 솔더 레지스트 패턴(도5의 130)을 제거하는 단계 및 노출된 제1 도금막(120)을 제거하는 단계를 포함할 수 있다. 상기 제1 도금막(120)을 제거하는 단계는 상기 코어 기판(110)에 대해 소정의 식각 공정을 수행하여 이루어질 수 있다. 이에 따라, 상기 코어 기판(110)에는 도전성 비아(142), 외부 본딩 패드(144), 그리고 회로 패턴(146) 등을 포함하는 상기 전기 연결체(141)가 형성될 수 있다.
2 and 6, an electrical connector 141 may be formed on the core substrate 110 (S140). The forming of the electrical connector 141 may include removing the first solder resist pattern 130 of FIG. 5 to expose the first plating layer 120 (FIG. 5) and the exposed first plating layer 120. It may include the step of removing. Removing the first plating layer 120 may be performed by performing a predetermined etching process on the core substrate 110. Accordingly, the electrical connector 141 including the conductive via 142, the external bonding pad 144, and the circuit pattern 146 may be formed in the core substrate 110.

도 2 및 도 7을 참조하면, 코어 기판(110) 상에 제2 솔더 레지스트 패턴(150)을 형성할 수 있다(S150). 상기 제2 솔더 레지스트 패턴(150)을 형성하는 단계는 상기 코어 기판(110)에 솔더 레지스트를 도포하는 단계 및 상기 외부 본딩 패드(144) 및 회로 패턴(146)이 노출되도록 상기 솔더 레지스트의 일부를 제거하는 단계를 포함할 수 있다. 상기 솔더 레지스트로는 광감응성 솔더 레지스트(photosensitive solder resist:PSR)이 사용되고, 상기 솔더 레지스트의 일부를 제거하는 단계는 노광 공정 및 현상 공정 등을 포함하는 포토 리소그래피 공정을 수행하여 이루어질 수 있다.2 and 7, a second solder resist pattern 150 may be formed on the core substrate 110 (S150). The forming of the second solder resist pattern 150 may include applying a solder resist to the core substrate 110 and removing a portion of the solder resist to expose the external bonding pad 144 and the circuit pattern 146. It may include the step of removing. A photosensitive solder resist (PSR) is used as the solder resist, and the removing of a part of the solder resist may be performed by performing a photolithography process including an exposure process and a developing process.

그리고, 표면 처리 공정을 수행하여 회로 기판(100)을 제조할 수 있다(s160). 상기 표면 처리 공정을 수행하는 단계는 상기 코어 기판(110)의 표면을 최종적으로 마감 처리하는 공정일 수 있다. 예컨대, 상기 표면 처리 공정은 상기 코어 기판(110)의 회로 패턴(146)을 덮는 접속 패드(160)를 형성하는 단계를 포함할 수 있다. 또한, 상기 표면 처리 공정은 상기 제2 솔더 레지스트 패턴(150)에 의해 노출된 상기 코어 기판(110)의 외부 본딩 패드(144)를 오에스피(Organic solderability preservative:OSP) 처리 공정을 수행하는 단계를 포함할 수 있다. 상기 오에스피 처리 공정은 상기 외부 본딩 패드(144)의 산화를 방지하기 위한 유기막을 상기 외부 본딩 패드(144) 표면에 형성하는 공정일 수 있다.In operation S160, the circuit board 100 may be manufactured by performing a surface treatment process. The performing of the surface treatment process may be a process of finally finishing the surface of the core substrate 110. For example, the surface treatment process may include forming a connection pad 160 covering the circuit pattern 146 of the core substrate 110. In addition, the surface treatment process may include performing an organic solderability preservative (OSP) process on the external bonding pad 144 of the core substrate 110 exposed by the second solder resist pattern 150. It may include. The OSP process may be a process of forming an organic layer on the surface of the external bonding pad 144 to prevent oxidation of the external bonding pad 144.

상기와 같은 공정을 통해, 외부를 향해 오목한 딤플 형상의 함몰부(112)를 갖는 코어 기판(110) 및 상기 함몰부(112)를 균일한 두께로 덮어 상기 코어 기판(110)을 향해 볼록한 형상을 갖는 외부 본딩 패드(144)를 구비하는 회로 기판(100)이 제조될 수 있다.Through the above process, the core substrate 110 having the dimple-shaped recessed portion 112 concave outward and the recessed portion 112 are covered with a uniform thickness to form a convex shape toward the core substrate 110. A circuit board 100 having an external bonding pad 144 having a thickness can be manufactured.

도 2 및 도 8을 참조하면, 회로 기판(100)을 이용하여 반도체 패키지를 제조할 수 있다(S170). 예컨대, 코어 기판(110)의 전면에 전기 소자(210)를 실장하는 단계, 상기 전기 소자(210)를 본딩 와이어와 같은 연결 수단(220)으로 상기 회로 기판(110)의 접속 패드(160)에 전기적으로 연결시키는 단계, 그리고 상기 전기 소자(210)와 상기 연결 수단(220)이 외부 환경으로부터 밀폐되도록 상기 코어 기판(110)의 전면을 덮는 몰딩막(230)을 형성하는 단계가 수행될 수 있다.2 and 8, a semiconductor package may be manufactured using the circuit board 100 (S170). For example, mounting the electric element 210 on the front surface of the core substrate 110, the electric element 210 is connected to the connection pad 160 of the circuit board 110 by connecting means 220 such as a bonding wire. Electrically connecting, and forming a molding film 230 covering the entire surface of the core substrate 110 so that the electrical element 210 and the connecting means 220 are sealed from an external environment. .

이에 더하여, 제2 솔더 레지스트 패턴(150)에 의해 노출된 상기 코어 기판(110)의 상기 외부 본딩 패드(144) 상에 외부 접속 단자(240)를 위치시킬 수 있다. 상기 외부 접속 단자(240)로는 솔더볼이 사용될 수 있다. 그 후, 리플로우 공정을 수행하여, 상기 외부 접속 단자(240)를 상기 외부 본딩 패드(144)에 접합시킬 수 있다. 상기와 같은 공정을 통해, 도 1에 도시된 반도체 패키지(10)가 제조될 수 있다.In addition, an external connection terminal 240 may be positioned on the external bonding pad 144 of the core substrate 110 exposed by the second solder resist pattern 150. Solder balls may be used as the external connection terminals 240. Thereafter, a reflow process may be performed to bond the external connection terminal 240 to the external bonding pad 144. Through the above process, the semiconductor package 10 shown in FIG. 1 may be manufactured.

상술한 바와 같이, 본 발명에 따른 회로 기판의 제조 방법은 코어 기판(110)을 준비하고, 상기 코어 기판(110)에 대해 딤플(dimple) 형상의 상기 함몰부(112)를 형성하고, 상기 함몰부(112)를 균일한 두께로 덮는 도금막을 형성하여, 상기 코어 기판(110)의 내부를 향해 볼록한 형상의 외부 본딩 패드(144)를 갖는 회로 기판(100)을 제조할 수 있다. 여기서, 상기 외부 본딩 패드(144)는 솔더볼과 같은 외부 접속 단자(240)가 접합되는 구성일 수 있다. 이에 따라, 본 발명에 따른 회로 기판의 제조 방법은 코어 기판(110)의 내부를 향해 볼록한 형상의 외부 접속 단자(240)를 구비한 회로 기판(100)을 제조할 수 있다.As described above, in the method of manufacturing a circuit board according to the present invention, a core substrate 110 is prepared, the dimple-shaped recesses 112 are formed with respect to the core substrate 110, and the depression is performed. A circuit board 100 having an outer bonding pad 144 having a convex shape toward the inside of the core substrate 110 may be manufactured by forming a plating film covering the part 112 with a uniform thickness. Here, the external bonding pad 144 may have a configuration in which an external connection terminal 240 such as a solder ball is bonded. Accordingly, in the method of manufacturing the circuit board according to the present invention, the circuit board 100 having the external connection terminals 240 convex toward the inside of the core substrate 110 can be manufactured.

또한, 본 발명에 따른 반도체 패키지의 제조 방법은 상기 코어 기판(110) 상에 상기 코어 기판(110)의 외부를 향해 오목한 딤플(dimple) 형상의 함몰부(112)를 형성하고, 상기 함몰부(112)를 균일한 두께로 덮는 외부 본딩 패드(144)를 형성하고, 상기 외부 본딩 패드(144)에 솔더볼을 접합하여, 상기 외부 본딩 패드(144)가 상기 외부 접속 단자(240)를 둘러싸는 구조의 반도체 패키지를 제조할 수 있다. 이에 따라, 본 발명에 따른 반도체 패키지의 제조 방법은 상기 외부 본딩 패드(144)와 상기 외부 접속 단자(240) 간의 접합 면적을 증가시킴으로써, 상기 회로 기판(110)과 상기 외부 접속 단자(240) 간의 접합 신뢰성을 향상시킨 구조를 갖는 반도체 패키지(10)를 제조할 수 있다.
In addition, in the method of manufacturing a semiconductor package according to the present invention, a recess 112 having a dimple shape concave toward the outside of the core substrate 110 is formed on the core substrate 110, and the depression portion ( An external bonding pad 144 is formed to cover 112 with a uniform thickness, and a solder ball is bonded to the external bonding pad 144 so that the external bonding pad 144 surrounds the external connection terminal 240. The semiconductor package can be manufactured. Accordingly, in the method of manufacturing the semiconductor package according to the present invention, the bonding area between the external bonding pad 144 and the external connection terminal 240 is increased to thereby provide a connection between the circuit board 110 and the external connection terminal 240. The semiconductor package 10 which has a structure which improved the bonding reliability can be manufactured.

이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
The foregoing detailed description illustrates the present invention. In addition, the foregoing description merely shows and describes preferred embodiments of the present invention, and the present invention can be used in various other combinations, modifications, and environments. That is, it is possible to make changes or modifications within the scope of the concept of the invention disclosed in this specification, the disclosure and the equivalents of the disclosure and / or the scope of the art or knowledge of the present invention. The above-described embodiments are for explaining the best state in carrying out the present invention, the use of other inventions such as the present invention in other state known in the art, and the specific fields of application and uses of the present invention. Various changes are also possible. Accordingly, the detailed description of the invention is not intended to limit the invention to the disclosed embodiments. Also, the appended claims should be construed to include other embodiments.

10 : 반도체 패키지
100 : 회로 기판
110 : 코어 기판
112 : 함몰부
114 : 비아홀
142 : 도전성 비아
144 : 외부 본딩 패드
146 : 회로 패턴
150 : 솔더 레지스트 패턴
160 : 접속 패드
200 : 표면 실장 구조물
210 : 전기 소자
220 : 연결 수단
230 : 몰딩막
240 : 외부 접속 단자10: semiconductor package
100: circuit board
110: core substrate
112: depression
114: via hole
142: conductive via
144: external bonding pad
146: circuit pattern
150: solder resist pattern
160: connection pad
200: surface mount structure
210: electric element
220: connection means
230: molding film
240: external connection terminal

Claims (20)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 전면 및 상기 전면의 반대편인 배면을 갖는 코어 기판을 준비하는 단계;
상기 코어 기판의 상기 배면에 상기 코어 기판의 외부를 향해 오목한 딤플(dimple) 형상의 함몰부를 형성시키되, 상기 코어 기판의 함몰부 형성 영역에 레이저 빔을 조사하여 상기 함몰부가 형성되는 단계; 및
상기 함몰부를 균일하게 덮는 외부 본딩 패드를 형성하는 단계를 포함하는 회로 기판의 제조 방법.
Preparing a core substrate having a front surface and a back surface opposite the front surface;
Forming a recess of a dimple shape concave toward the outside of the core substrate on the rear surface of the core substrate, wherein the recess is formed by irradiating a laser beam to the recess forming region of the core substrate; And
Forming an outer bonding pad uniformly covering the depression.
제 9 항에 있어서,
상기 외부 본딩 패드를 형성하는 단계는:
상기 코어 기판을 균일하게 덮는 도금막을 형성하는 단계;
상기 코어 기판 상에 상기 함몰부에 형성된 도금막을 선택적으로 노출시키는 솔더 레지스트 패턴을 형성하는 단계;
상기 솔더 레지스트 패턴에 의해 노출된 상기 도금막에 도금 공정을 수행하는 단계;
상기 솔더 레지스트 패턴을 제거하는 단계; 및
상기 솔더 레지스트 패턴이 제거됨으로서 노출된 상기 도금막을 식각하는 식각 공정을 수행하는 단계를 포함하는 회로 기판의 제조 방법.
The method of claim 9,
Forming the external bonding pads includes:
Forming a plating film covering the core substrate uniformly;
Forming a solder resist pattern on the core substrate to selectively expose a plating film formed on the depression;
Performing a plating process on the plating film exposed by the solder resist pattern;
Removing the solder resist pattern; And
And performing an etching process of etching the plated film exposed by removing the solder resist pattern.
제 9 항에 있어서,
상기 외부 본딩 패드를 선택적으로 노출시키는 솔더 레지스트 패턴을 형성하는 단계를 더 포함하는 회로 기판의 제조 방법.
The method of claim 9,
And forming a solder resist pattern to selectively expose the external bonding pads.
제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
상기 코어 기판에 상기 외부 본딩 패드와 전기적으로 연결되는 도전성 비아 및 회로 패턴을 형성하는 단계를 더 포함하는 회로 기판의 제조 방법.
The method according to any one of claims 9 to 11,
Forming a conductive via and a circuit pattern electrically connected to the external bonding pads on the core substrate.
삭제delete 삭제delete 삭제delete 전면 및 상기 전면의 반대편인 배면을 갖는 코어 기판을 준비하는 단계;
상기 코어 기판의 상기 배면의 함몰부 형성 영역에 레이저 빔을 조사하여 상기 함몰부가 상기 코어 기판의 외부를 향해 오목한 딤플(dimple) 형상으로 형성되는 단계;
상기 함몰부를 균일하게 덮어, 상기 코어 기판을 향해 볼록한 형상을 갖는 외부 본딩 패드를 형성하는 단계;
상기 외부 본딩 패드를 노출시키는 솔더 레지스트 패턴을 형성하는 단계;
상기 솔더 레지스트 패턴에 의해 노출된 상기 외부 본딩 패드 상에 솔더볼을 위치시키는 단계; 및
상기 외부 본딩 패드에 상기 솔더볼을 접합시키는 단계를 포함하는 반도체 패키지의 제조 방법.
Preparing a core substrate having a front surface and a back surface opposite the front surface;
Irradiating a laser beam to a recess forming region on the rear surface of the core substrate to form the recess in a dimple shape concave toward the outside of the core substrate;
Uniformly covering the recess to form an outer bonding pad having a convex shape toward the core substrate;
Forming a solder resist pattern exposing the external bonding pads;
Placing solder balls on the external bonding pads exposed by the solder resist pattern; And
Bonding the solder ball to the external bonding pad.
제 16 항에 있어서,
상기 코어 기판의 상기 전면에 전기 소자를 실장하는 단계;
상기 전기 소자를 상기 코어 기판에 전기적으로 연결시키는 단계; 및
상기 전기 소자가 외부로부터 밀폐되도록, 상기 코어 기판의 전면을 덮는 몰딩막을 형성하는 단계를 더 포함하는 반도체 패키지의 제조 방법.
17. The method of claim 16,
Mounting an electrical element on the front surface of the core substrate;
Electrically connecting the electrical element to the core substrate; And
And forming a molding film covering the entire surface of the core substrate such that the electrical element is sealed from the outside.
제 16 항에 있어서,
상기 코어 기판에 비아홀을 형성하는 단계; 및
상기 비아홀에 상기 외부 본딩 패드에 전기적으로 연결되는 도전성 비아를 형성하는 단계를 더 포함하는 반도체 패키지의 제조 방법.17. The method of claim 16,
Forming via holes in the core substrate; And
Forming a conductive via electrically connected to the external bonding pad in the via hole. 전면 및 상기 전면의 반대편인 배면을 갖는 코어 기판을 준비하는 단계;
상기 코어 기판의 상기 배면에 상기 코어 기판의 외부를 향해 오목한 딤플(dimple) 형상의 함몰부를 형성시키되, 상기 함몰부와 상응하는 형상의 돌출부를 갖는 금형을 준비하고, 상기 코어 기판에 상기 금형을 가압하여 상기 함몰부가 형성되는 단계
상기 코어 기판의 함몰부 형성 영역에 레이저 빔을 조사하여 상기 함몰부가 형성되는 단계; 및
상기 함몰부를 균일하게 덮는 외부 본딩 패드를 형성하는 단계를 포함하는 회로 기판의 제조 방법.
Preparing a core substrate having a front surface and a back surface opposite the front surface;
Forming a recess having a dimple shape concave toward the outside of the core substrate on the rear surface of the core substrate, preparing a mold having a protrusion having a shape corresponding to the recess, and pressing the mold onto the core substrate Forming the depression by
Irradiating a laser beam to a depression forming region of the core substrate to form the depression; And
Forming an outer bonding pad uniformly covering the depression.
전면 및 상기 전면의 반대편인 배면을 갖는 코어 기판을 준비하는 단계;
상기 코어 기판의 상기 배면에 상기 코어 기판의 외부를 향해 오목한 딤플(dimple) 형상의 함몰부를 형성시키되, 상기 함몰부와 상응하는 형상의 연마 헤드를 갖는 가공 비트(bit)를 준비하고, 상기 가공 비트를 사용하여 상기 코어 기판을 연마하여 상기 함몰부가 형성되는 단계 및
상기 함몰부를 균일하게 덮는 외부 본딩 패드를 형성하는 단계를 포함하는 회로 기판의 제조 방법.Preparing a core substrate having a front surface and a back surface opposite the front surface;
Forming a recess having a dimple shape concave toward the outside of the core substrate on the rear surface of the core substrate, preparing a machining bit having a polishing head having a shape corresponding to the recess and preparing the machining bit Polishing the core substrate to form the depressions; and
Forming an outer bonding pad uniformly covering the depression.
KR1020100080299A 2010-08-19 2010-08-19 Circuit board and method for manufacturing the circuit board, and semiconductor package with the circuit board and method for manufacturing the semiconductor package KR101118878B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100080299A KR101118878B1 (en) 2010-08-19 2010-08-19 Circuit board and method for manufacturing the circuit board, and semiconductor package with the circuit board and method for manufacturing the semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100080299A KR101118878B1 (en) 2010-08-19 2010-08-19 Circuit board and method for manufacturing the circuit board, and semiconductor package with the circuit board and method for manufacturing the semiconductor package

Publications (2)

Publication Number Publication Date
KR20120017602A KR20120017602A (en) 2012-02-29
KR101118878B1 true KR101118878B1 (en) 2012-03-12

Family

ID=45839479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100080299A KR101118878B1 (en) 2010-08-19 2010-08-19 Circuit board and method for manufacturing the circuit board, and semiconductor package with the circuit board and method for manufacturing the semiconductor package

Country Status (1)

Country Link
KR (1) KR101118878B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980061616A (en) * 1996-12-31 1998-10-07 김광호 Stacked chip package with chip-on-chip structure
KR20010003192A (en) * 1999-06-22 2001-01-15 김영환 Structure For Improving The Assembly Of The Package Device
KR100826345B1 (en) * 2006-11-29 2008-05-02 삼성전기주식회사 Printed circuit board and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980061616A (en) * 1996-12-31 1998-10-07 김광호 Stacked chip package with chip-on-chip structure
KR20010003192A (en) * 1999-06-22 2001-01-15 김영환 Structure For Improving The Assembly Of The Package Device
KR100826345B1 (en) * 2006-11-29 2008-05-02 삼성전기주식회사 Printed circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
KR20120017602A (en) 2012-02-29

Similar Documents

Publication Publication Date Title
US9806050B2 (en) Method of fabricating package structure
KR101610969B1 (en) Wiring substrate and method for manufacturing the same
KR100537972B1 (en) Chip scale ball grid array for integrated circuit package
US6486549B1 (en) Semiconductor module with encapsulant base
US9345143B2 (en) Method of fabricating a wiring board
KR101985020B1 (en) Method of manufacturing wiring substrate
US20070096292A1 (en) Electronic-part built-in substrate and manufacturing method therefor
US20130027896A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
US8300423B1 (en) Stackable treated via package and method
KR20150053579A (en) Electric component module and manufacturing method threrof
KR100789530B1 (en) Chip embedded printed circuit board and fabricating method of the same
EP1571706A1 (en) Electronic device
US8322596B2 (en) Wiring substrate manufacturing method
US20120043371A1 (en) Wiring substrate manufacturing method
TW201603665A (en) Printed circuit board, method for manufacturing the same and package on package having the same
TW201429326A (en) Printed circuit board with burried element and method for manufacture same and package structure
KR102380834B1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
JP6798076B2 (en) Embedded substrate and manufacturing method of embedded substrate
JP2010135860A (en) Method of manufacturing printed circuit board
US20160007463A1 (en) Electronic device module and method of manufacturing the same
US8786108B2 (en) Package structure
CN107305849B (en) Packaging structure and manufacturing method thereof
WO2021115377A1 (en) Packaging method, packaging structure and packaging module
KR101118878B1 (en) Circuit board and method for manufacturing the circuit board, and semiconductor package with the circuit board and method for manufacturing the semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee