KR101474620B1 - Substrate Inspection Apparatus and Substrate Inspection Method - Google Patents

Substrate Inspection Apparatus and Substrate Inspection Method Download PDF

Info

Publication number
KR101474620B1
KR101474620B1 KR1020120155228A KR20120155228A KR101474620B1 KR 101474620 B1 KR101474620 B1 KR 101474620B1 KR 1020120155228 A KR1020120155228 A KR 1020120155228A KR 20120155228 A KR20120155228 A KR 20120155228A KR 101474620 B1 KR101474620 B1 KR 101474620B1
Authority
KR
South Korea
Prior art keywords
resistance
net
substrate
value
resistance value
Prior art date
Application number
KR1020120155228A
Other languages
Korean (ko)
Other versions
KR20140085066A (en
Inventor
손영락
김동기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120155228A priority Critical patent/KR101474620B1/en
Priority to JP2013166057A priority patent/JP5752192B2/en
Priority to TW102143156A priority patent/TW201428307A/en
Publication of KR20140085066A publication Critical patent/KR20140085066A/en
Application granted granted Critical
Publication of KR101474620B1 publication Critical patent/KR101474620B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing

Abstract

본 발명은 기판 검사 장치 및 기판 검사 방법에 관한 것으로, 상기 기판 검사 장치는 기판 상에 설계된 다수의 네트의 설계 저항(R)에 대한 산출 저항(Rc)을 산출하는 저항값 산출부; 상기 다수의 네트의 설계 저항(R)에 대한 측정 저항(Rd)을 측정하는 저항값 측정부; 및 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율로 산출된 각 네트의 저항값 분포비(Rp) 및 상기 각 네트의 저항값 분포비의 평균(

Figure 112012108609731-pat00034
)을 임계값과 비교하여 상기 기판의 양불을 판단하는 제어부를 포함하며, 상기 기판의 단선 및 단락 검출은 물론 바이트 마우스(bite mouse)와 같은 닉(Nick) 결함도 검출함으로써 상기 기판 검사의 정밀성이 향상된다.The present invention relates to a substrate inspection apparatus and a substrate inspection method, wherein the substrate inspection apparatus includes: a resistance value calculation unit for calculating a calculation resistance (R c ) for a design resistance (R) of a plurality of nets designed on a substrate; A resistance value measuring unit for measuring a measuring resistance R d for the design resistance R of the plurality of nets; And a resistance value distribution ratio (R p ) of each net calculated as a ratio of a measured resistance (R d ) of each net to an output resistance (R c ) of each net, and an average (
Figure 112012108609731-pat00034
And detecting a nick defect such as a bite mouse as well as detecting a short circuit and a short circuit of the substrate to determine the accuracy of the inspection of the substrate. .

Description

기판 검사 장치 및 기판 검사 방법 {Substrate Inspection Apparatus and Substrate Inspection Method}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a substrate inspection apparatus,

본 발명은 기판 검사 장치 및 기판 검사 방법에 관한 것이다.
The present invention relates to a substrate inspection apparatus and a substrate inspection method.

전자제품들이 고기능화되어 가면서 기판기술도급속도로 발전하고 있다. 이러한 현상은 반도체의 집적도가 증가함에 따라 PCB의 집적도(Density)가 올라가고 있으며, 이러한 집적도는 PCB에서 회로의 미세 패턴(Fine Pattern), 미세 구멍(small hole), 하이 레이어(high layer), 그리고 PCB를 제고하는 마이크로 비아(micro via)와 빌드업(Build Up)기술로 인해 가능하게 되었다.As electronic products become more sophisticated, substrate technology is rapidly developing. This phenomenon is accompanied by an increase in the density of the PCB as the density of the semiconductor is increased. Such density is caused by the fine pattern of the circuit, a small hole, a high layer, And micro-vias and build-up technologies that enhance the performance of the system.

회로 기판이 미세화(Fine Pattern)됨에 따라 기판의 기능적 신뢰성을 요구하고 있다. 이 중 기판 전기 검사의 경우, 기존에는 제품의 양불만 판단하는 기본적인 검사를 요구하였으나, 기판의 각 네트(NET)별 저항값도 측정(4W 검사)을 요구하고 있다. As the circuit board is finely patterned, functional reliability of the substrate is required. In the case of electrical inspection of the board, it has been required to perform basic inspection to determine the amount of defects of the product, but the resistance value of each net of the board is also required to be measured (4W inspection).

이는 양불만 판단하는 기본검사를 넘어 제품 내 회로폭, Cu 두께가 일정한지를 판단하는 기준임에 제품의 신뢰도는 더욱 높아지며 신뢰성 검증항목인 B-Hast, EOL 저항에서도 일정한 데이터를 취할 수 있게 되었다.This is a criterion for judging whether the circuit width and Cu thickness in the product are constant beyond the basic inspection to judge both complaints. Therefore, the reliability of the product becomes higher and it is possible to take certain data even in the B-Hast and EOL resistance test items for reliability verification.

그러나, 각 네트별 저항값(4W 검사)을 측정하더라도 회로의 비아 오픈(via open), 회로 결손(Nick)과 같은 기판 불량을 기존의 4W(또는 2W) 검사를 통해 양불을 판단하는 것은 각 회로의 공정산포가 비아 오픈 및 회로 결손 불량의 저항값 산포보다 크므로 무리가 있다.However, even if the resistance value of each net (4W test) is measured, judging whether the substrate defect such as via open or circuit defect (Nick) of the circuit through the existing 4W (or 2W) Is larger than the resistance value scattering of the via opening and the circuit defective defects.

즉, 회로 기판이 점점 더 미세화되는 추세에 따라 상기의 바이트 마우스(bite mouse)와 같은 닉(Nick) 결함의 불량 발생율은 점점 높아질 것으로 예상된다.That is, as the circuit board becomes finer, it is expected that the defect occurrence rate of nick defects such as the above-mentioned bite mouse becomes higher and higher.

하기의 선행기술문헌에 기재된 특허문헌에는 일반적인 반도체 기판 검사 장치 및 반도체 기판 검사 방법이 개시되어 있다.The patent documents described in the following prior art documents disclose a general semiconductor substrate inspection apparatus and a semiconductor substrate inspection method.

그러나 이와 같은 종래 기판 검사에서는 기판 상에 설계된 다수의 네트 중 특정 네트에 불량이 발생 시 해당 네트의 양불을 판단하는 것이 어려웠다.However, in such a conventional substrate inspection, it has been difficult to judge whether a specific net among the plurality of nets designed on the substrate is defective.

따라서, 기판 상에 형성된 다수의 네트에 대한 단선 및 단락 검출은 물론 바이트 마우스(bite mouse)와 같은 닉(Nick) 결함까지도 검출하는 것이 가능한 신규한 정밀 기판 검사 장치 및 방법에 대한 필요가 대두된다.
Therefore, there is a need for a novel precision substrate inspection apparatus and method capable of detecting even a nick defect such as a bite mouse as well as disconnection and short circuit detection on a plurality of nets formed on a substrate.

일본특허번호 제3859446호Japanese Patent No. 3859446

본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 기판에 형성된 다수의 네트의 설계 저항에 대해 산출 저항과 측정 저항의 비율로 산출된 저항값 분포비를 이용하여 단선 및 단락은 물론 닉(Nick) 결함과 같은 정밀한 불량 검출도 가능한 기판 검사 장치 및 기판 검사 방법을 제공하는 것이다.
According to an aspect of the present invention, there is provided a method of measuring a resistance value of a plurality of nets formed on a substrate using a resistance value distribution ratio calculated from a ratio of a calculation resistance to a measurement resistance, And to provide a substrate inspection apparatus and a substrate inspection method capable of precise defect detection such as short circuit and nick defect.

본 발명의 실시예에 따른 기판 검사 장치는, 기판 상에 설계된 다수의 네트의 설계 저항(R)에 대한 산출 저항(Rc)을 산출하는 저항값 산출부; 상기 다수의 네트의 설계 저항(R)에 대한 측정 저항(Rd)을 측정하는 저항값 측정부; 및 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율로 산출된 각 네트의 저항값 분포비(Rp) 및 상기 각 네트의 저항값 분포비의 평균(

Figure 112012108609731-pat00001
)을 임계값과 비교하여 상기 기판의 양불을 판단하는 제어부를 포함하여 구성된다.A substrate inspecting apparatus according to an embodiment of the present invention includes: a resistance value calculating unit for calculating an output resistance (R c ) for a design resistance (R) of a plurality of nets designed on a substrate; A resistance value measuring unit for measuring a measuring resistance R d for the design resistance R of the plurality of nets; And a resistance value distribution ratio (R p ) of each net calculated as a ratio of a measured resistance (R d ) of each net to an output resistance (R c ) of each net, and an average (
Figure 112012108609731-pat00001
) With a threshold value to judge whether the substrate is flat or not.

또한, 상기 저항값 산출부는, 상기 각 네트의 산출 저항(Rc)을 하기의 [수학식 1] 및 [수학식 2]를 사용하여 산출한다.Further, the resistance value calculating unit calculates the calculated resistance R c of each net by using the following equations (1) and (2).

[수학식 1][Equation 1]

Figure 112012108609731-pat00002
Figure 112012108609731-pat00002

[수학식 2]&Quot; (2) "

Figure 112012108609731-pat00003
Figure 112012108609731-pat00003

여기서, 상기 각 네트는 다수의 세그먼트(segment1, segment2, ..., segmentN)로 이루어지고, Rsegment는 각 세그먼트 저항으로서, σ 는 해당 세그먼트의 저항률이고, l은 해당 세그먼트의 길이이며, A는 해당 세그먼트의 단면적이다.Wherein each net comprises a plurality of segments (segment1, segment2, ..., segmentN), R segment is the resistance of each segment, sigma is the resistivity of the segment, l is the length of the segment, A is Sectional area of the segment.

또한, 상기 제어부는, 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율인 상기 각 네트별 저항값 분포비(Rp)를 하기의 [수학식 3]을 사용하여 산출한다.Also, the control unit may calculate the resistance value distribution ratio (R p ) for each net, which is a ratio of the measured resistance (R d ) of each net to the calculated resistance (R c ) of each net, ].

[수학식 3]&Quot; (3) "

Figure 112012108609731-pat00004
Figure 112012108609731-pat00004

여기서, Rp는 각 네트의 저항값 분포비이고, Rc는 각 네트의 산출 저항이며, Rd는 각 네트의 측정 저항이다.Where R p is the resistance value distribution ratio of each net, R c is the output resistance of each net, and R d is the measurement resistance of each net.

또한, 상기 제어부는, 상기 각 네트의 저항값 분포비(Rp)가 임계값1의 범위 내에 존재할 경우 양품으로 판단하고, 상기 임계값1의 범위를 벗어나는 경우 불량으로 판단한다. 이때, 상기 임계값1은 50% 내지 138%일 수 있다.Also, the control unit determines that the product is good when the resistance value distribution ratio (R p ) of the respective nets is within the range of the threshold value 1, and determines that the product is defective when the range is out of the threshold value 1. At this time, the threshold value 1 may be 50% to 138%.

또한, 상기 제어부는, 상기 각 네트의 저항값 분포비의 평균(

Figure 112012108609731-pat00005
)을 산출하여 상기 평균(
Figure 112012108609731-pat00006
)에서 상기 각 네트의 저항값 분포비를 감한 값의 절대값이 임계값2보다 작은 경우 양품으로 판단하고, 상기 절대값이 임계값2보다 크거나 같은 경우 불량으로 판단한다. 이때, 상기 임계값2는 0% 내지 100% 중 어느 하나이며, 상기 임계값2의 값이 작을수록 상기 기판 검사의 정밀성이 높아질 수 있다.Further, the control unit may calculate an average value of resistance value distribution ratios of the respective nets
Figure 112012108609731-pat00005
), And the average (
Figure 112012108609731-pat00006
) Is less than or equal to the threshold value (2). If the absolute value is greater than or equal to the threshold value (2), it is determined that the product is defective. At this time, the threshold value 2 is any one of 0% to 100%, and the smaller the value of the threshold value 2 is, the higher the precision of the inspection of the substrate can be.

한편, 본 발명의 실시예에 따른 기판 검사 방법은, (A) 저항값 산출부가 기판 상에 설계된 각 네트의 설계 저항(R)에 대한 산출 저항(Rc)을 산출하는 단계; (B) 저항값 측정부가 상기 각 네트의 설계 저항(R)에 대한 측정 저항(Rd)을 측정하는 단계; 및 (C) 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율로 산출된 각 네트의 저항값 분포비(Rp) 및 상기 각 네트의 저항값 분포비의 평균(

Figure 112012108609731-pat00007
)을 임계값과 비교하여 상기 기판의 양불을 판단하는 단계를 포함한다.On the other hand, the method of calculating the output resistance (R c) for the design resistance (R) of each net additional substrate inspection method, (A) the resistance value calculated, designed on a substrate according to an embodiment of the present invention; (B) measuring a resistance value (R d ) for a design resistance (R) of each net; And (C) a resistance value distribution ratio (R p ) of each net calculated as a ratio of the measured resistance (R d ) of each net to the calculated resistance (R c ) of each net, and a resistance value distribution Average of rain (
Figure 112012108609731-pat00007
) With a threshold value to determine whether the substrate is flat.

또한, 상기 (A) 단계에서, 상기 각 네트의 산출 저항(Rc)은 하기의 [수학식 1] 및 [수학식 2]를 이용하여 산출한다.In the step (A), the calculation resistance R c of each net is calculated by using the following equations (1) and (2).

[수학식 1][Equation 1]

Figure 112012108609731-pat00008
Figure 112012108609731-pat00008

[수학식 2]&Quot; (2) "

Figure 112012108609731-pat00009
Figure 112012108609731-pat00009

여기서, 상기 각 네트는 다수의 세그먼트(segment1, segment2, ..., segmentN)로 이루어지고, Rsegment는 각 세그먼트 저항으로서, σ 는 해당 세그먼트의 저항률이고, l은 해당 세그먼트의 길이이며, A는 해당 세그먼트의 단면적이다.Wherein each net comprises a plurality of segments (segment1, segment2, ..., segmentN), R segment is the resistance of each segment, sigma is the resistivity of the segment, l is the length of the segment, A is Sectional area of the segment.

또한, 상기 (B) 단계에서, 상기 각 네트의 측정 저항(Rd)은 각 네트에 흐르는 전류 또는 전압으로부터 측정된다.Further, in the step (B), the measurement resistance R d of each net is measured from a current or voltage flowing through each net.

또한, 상기 (C) 단계는, (C1) 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율인 상기 각 네트의 저항값 분포비(Rp)를 하기의 [수학식 3]을 사용하여 산출하는 단계; 및 (C2) 상기 산출된 각 네트의 저항값 분포비(Rp)와 임계값1을 비교하여 상기 각 네트의 저항값 분포비(Rp)가 상기 임계값1의 범위 내에 존재할 경우 상기 기판을 양품으로 판단하고, 상기 임계값1의 범위를 벗어나는 경우 상기 기판을 불량으로 판단하는 단계를 포함한다.The step (C) may further include: (C1) calculating a resistance value distribution ratio (R p ) of each net, which is a ratio of the measured resistance (R d ) of each net to the calculated resistance (R c ) Using the following equation (3): " (3) " And (C2) to the substrate, if present in the range of the resistance value distribution of the net the calculated ratio (R p) and the threshold value 1, the resistance of each of the net distribution as compared to the non-(R p) is the threshold 1 And judging the substrate to be defective if it is out of the range of the threshold value 1.

[수학식 3]&Quot; (3) "

Figure 112012108609731-pat00010
Figure 112012108609731-pat00010

여기서, Rp는 각 네트의 저항값 분포비이고, Rc는 각 네트의 산출 저항이며, Rd는 각 네트의 측정 저항이다. 이때, 상기 임계값1은 50% 내지 138%일 수 있다.Where R p is the resistance value distribution ratio of each net, R c is the output resistance of each net, and R d is the measurement resistance of each net. At this time, the threshold value 1 may be 50% to 138%.

또한, 상기 (C) 단계는, 상기 (C1) 단계 이후, (C3) 상기 산출된 각 네트의 저항값 분포비(Rp)의 총합을 총 네트 수로 나누어 상기 각 네트의 저항값 분포비의 평균(

Figure 112012108609731-pat00011
)을 산출하는 단계; 및 (C4) 상기 산출된 저항값 분포비의 평균(
Figure 112012108609731-pat00012
)과 상기 각 네트의 저항값 분포비(Rp)의 차의 절대값이 임계값2보다 작을 경우 상기 기판을 양품으로 판단하고, 상기 절대값이 상기 임계값2보다 크거나 같은 경우 상기 기판을 불량으로 판단하는 단계를 더 포함한다. 이때, 상기 임계값2는 0% 내지 100% 중 어느 하나이며, 상기 임계값2의 값이 작을수록 상기 기판의 불량 검출 정밀성이 높아질 수 있다.
In the step (C), the sum of the resistance value distribution ratios (R p ) of the respective nets calculated after the step (C 1) is divided by the total number of nets and the average of the resistance value distribution ratios (
Figure 112012108609731-pat00011
); And (C4) calculating the average of the calculated resistance value distribution ratios
Figure 112012108609731-pat00012
) And the resistance value distribution ratio (R p ) of each of the nets is less than a threshold value 2, and when the absolute value is greater than or equal to the threshold value 2, And judging that it is defective. At this time, the threshold value 2 is any one of 0% to 100%, and the smaller the value of the threshold value 2 is, the higher the defect detection accuracy of the substrate can be.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명에 따르면, 기판에 형성된 다수의 네트의 설계 저항에 대해 산출 저항과 측정 저항의 비율로 산출된 저항값 분포비와 임계값을 비교하여 해당 네트의 불량을 검출함으로써 상기 기판의 단선 및 단락 검출이 가능하다.According to the present invention, the resistance value distribution ratio calculated by the ratio of the calculation resistance and the measurement resistance to the design resistance of a plurality of nets formed on the substrate is compared with the threshold value to detect the failure of the net, This is possible.

또한, 본 발명에 따르면 상기 임계값을 조정하여 바이트 마우스(bite mouse)와 같은 닉(Nick) 결함도 검출함으로써 상기 기판 검사의 정밀성이 향상된다.
Further, according to the present invention, the accuracy of the inspection of the substrate is improved by adjusting the threshold value to detect nick defects such as a bite mouse.

도 1a는 정상적인 회로 기판의 단면도이며, 도 1b는 결함이 있는 회로 기판의 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 기판 검사 장치의 기능 블록도이다.
도 3a 및 3b는 본 발명에 따른 기판 검사 장치를 통해 획득된 각 네트의 저항값 분포비 그래프이다.
도 4는 본 발명의 일 실시 예에 따른 기판 검사 방법을 나타내는 흐름도이다.
도 5a 내지 7c는 본 발명에 따른 기판 검사 장치 및 기판 검사 방법에 의해 기판의 불량을 검출할 수 있는 기판 불량의 예시 사진이다.Figure 1a is a cross-sectional view of a normal circuit board, and Figure 1b is a cross-sectional view of a defective circuit board.
2 is a functional block diagram of a substrate inspection apparatus according to an embodiment of the present invention.
3A and 3B are graphs of resistance value distribution ratios of respective nets obtained through the substrate inspecting apparatus according to the present invention.
4 is a flowchart illustrating a method of inspecting a substrate according to an embodiment of the present invention.
5A to 7C are photographs of substrate defects capable of detecting substrate defects by the substrate inspection apparatus and the substrate inspection method according to the present invention.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings. It will be further understood that terms such as " first, "" second," " one side, "" other," and the like are used to distinguish one element from another, no. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following description of the present invention, detailed description of related arts which may unnecessarily obscure the gist of the present invention will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a는 정상적인 회로 기판의 단면도이며, 도 1b는 결함이 있는 회로 기판의 단면도이다. 도 1a 및 1b를 참조하면, 기판(1)에 회로(2)가 패터닝될 때 도 1a에 도시된 바와 같이 정상적으로 형성되어야 하나, 도 1b에 도시된 바와 같이 회로의 일부가 떨어져 나가 파손된 닉(Nick) 결함(또는 바이트 마우스(bite mouse) 결함)을 갖거나, 회로의 일부과 완전히 떨어져 나가 단선되거나 다른 회로와 합쳐져 단락되는 결함이 발생될 수 있다.Figure 1a is a cross-sectional view of a normal circuit board, and Figure 1b is a cross-sectional view of a defective circuit board. 1A and 1B, the circuit 2 should be normally formed as shown in FIG. 1A when the circuit 2 is patterned on the substrate 1, but a part of the circuit is broken and broken as shown in FIG. Nick defects (or bite mouse defects), or may be completely disconnected from a part of the circuit, resulting in a short circuit or a short circuit that may be combined with other circuits.

이러한 기판 상의 결함을 검출하기 위해, 특히 기판의 단선 및 단락은 물론 도 3b에 도시된 닉(Nick) 결함까지도 검출하기 위해서는 보다 정밀한 기판 검사 장치 및 방법이 필요하다.A more precise substrate inspection apparatus and method are needed to detect such defects on the substrate, in particular to detect not only the breakage and short circuit of the substrate but also the nick defect shown in Fig. 3B.

도 2는 본 발명의 일 실시 예에 따른 기판 검사 장치의 기능 블록도이다.2 is a functional block diagram of a substrate inspection apparatus according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시 예에 따른 기판 검사 장치는 저항값 산출부(10), 저항값 측정부(20), 저장부(30), 입력부(40), 표시부(50) 및 제어부(60)를 포함하여 구성된다.2, a substrate inspection apparatus according to an embodiment of the present invention includes a resistance value calculation unit 10, a resistance value measurement unit 20, a storage unit 30, an input unit 40, a display unit 50, And a control unit (60).

저항값 산출부(10)는 하나의 기판(1pcs) 상에 설계된 다수의 설계 저항(R)에 대한 산출 저항(Rc)을 각 네트(net)별로 산출한다. Resistance value calculation section 10 calculates the output resistance (R c) for a plurality of design resistance (R) is designed on one substrate (1pcs) for each network (net).

여기서, '네트(net)'란 전기적으로 연결되는 두 개의 전극 패드 사이에 형성된 회로를 의미하는 것으로, 일반적으로 하나의 기판(1pcs) 내에는 다수의 네트가 형성된다.Here, 'net' means a circuit formed between two electrode pads electrically connected to each other. Generally, a plurality of nets are formed in one substrate 1pcs.

이때, 하나의 네트는 구간별로 서로 다른 저항률(σ), 길이(l) 및 단면적(A)을 가질 수 있는데, 이와 같이 구별되는 각각의 구간을 세그먼트(segment)라 칭한다. 즉, 하나의 네트는 서로 다른 저항률(σ), 길이(l) 및 단면적(A)을 갖는 다수의 세그먼트(segment1, segment2, ..., segmentN)로 이루어진다.At this time, one net may have different resistivity (?), Length (l), and cross-sectional area (A) for each section, and each section thus distinguished is referred to as a segment. That is, one net consists of a plurality of segments (segment1, segment2, ..., segmentN) having different resistivity (sigma), length l and cross-sectional area A.

이러한 세그먼트는 해당 세그먼트의 저항률(σ), 길이(l) 및 단면적(A)을 이용하여 하기의 [수학식 1]과 같이 저항으로 환산할 수 있다.Such a segment can be converted into a resistance by using the resistivity (), the length (I) and the cross-sectional area (A) of the segment as shown in the following equation (1).

따라서, 하나의 네트는 다수의 세그먼트로 이루어져 있으므로, 하나의 네트에 설계된 설계 저항(R)은 각 세그먼트 저항(Rsegment1, Rsegemnt2, ..., RsegmentN)의 총합이 된다. 즉, 하나의 네트에 설계된 설계 저항(R)에 대한 산출 저항(Rc)을 하기의 [수학식 2]와 같이 산출할 수 있다.Therefore, since one net is composed of a plurality of segments, the design resistance R designed in one net is the sum of the resistance of each segment (R segment1 , R segemnt2 , ..., R segmentN ). That is, it can be calculated as shown in Equation (2) of an output resistance (R c) for the design resistance (R) is designed in one of the net.

Figure 112012108609731-pat00013
Figure 112012108609731-pat00013

Figure 112012108609731-pat00014
Figure 112012108609731-pat00014

이에 따라, 상기 저항값 산출부(10)는 상술한 바와 같이 상기 [수학식 1] 및 [수학식 2]를 사용하여 하나의 기판(1pcs) 상에 설계된 다수의 네트의 설계 저항(R)에 대한 산출 저항(Rc)을 각 네트별로 산출할 수 있게 된다.Accordingly, the resistance value calculating unit 10 calculates the resistance value R of a plurality of nets designed on one substrate 1pcs by using the above-described equations (1) and (2) It is possible to calculate the output resistance R c for each net.

저항값 측정부(20)는 상기 기판 상에 설계된 다수의 네트의 설계 저항(R)에 대한 측정 저항(Rd)를 측정한다.The resistance value measuring unit 20 measures a measurement resistance R d for a design resistance R of a plurality of nets designed on the substrate.

즉, 상기 저항값 측정부(20)는 각 네트의 두 전극 패드 간 저항값을 소정의 측정 프로브(미도시)를 통해 측정하는데, 이때 각 네트에 흐르는 전기적 신호(예컨대, 전류 또는 전압)로부터 측정 저항(Rd)이 측정된다. That is, the resistance value measuring unit 20 measures the resistance value between two electrode pads of each net through a predetermined measurement probe (not shown), and measures the resistance value from the electric signal (for example, current or voltage) The resistance R d is measured.

이러한 상기 저항값 측정부(20)는 예를 들어 전류계 또는 전압계를 포함할 수 있다.The resistance value measuring unit 20 may include, for example, an ammeter or a voltmeter.

저장부(30)는 하나의 기판(1pcs) 상에 설계된 모든 네트의 설계치(각 네트의 세그먼트별 길이, 단면적 및 저항률 등)이 미리 저장된다.The storage unit 30 stores in advance the design values (length, cross-sectional area, resistivity, etc. for each segment of each net) of all nets designed on one substrate 1pcs.

또한, 상기 저장부(30)는 상기 저항값 산출부(10)로부터 산출된 각 네트의 산출 저항(Rc) 및 상기 저항값 측정부(20)로부터 측정된 각 네트의 측정 저항(Rd)이 저장될 수 있다.The storage unit 30 stores the calculation resistance R c of each net calculated from the resistance value calculation unit 10 and the measurement resistance R d of each net measured from the resistance value measurement unit 20, Can be stored.

입력부(40)는 기판 검사 시 사용자에 의해 후술되는 임계값 등을 입력하기 위한 것으로, 예를 들어, 키보드 등이 사용될 수 있다.The input unit 40 is for inputting a threshold value or the like to be described later by the user at the time of inspecting the substrate. For example, a keyboard or the like may be used.

표시부(50)는 기판 검사 시 후술되는 각 네트별 저항값 분포비(Rp) 그래프 등을 표시할 수 있다. 이러한 표시부(50)를 통해 표시된 그래프를 통해 해당 네트의 불량을 시각적으로 즉각적으로 인지할 수 있다.The display unit 50 may display a resistance value distribution ratio ( Rp ) graph for each net to be described later upon inspection of the substrate. Through the graph displayed through the display unit 50, the failure of the net can be visually immediately recognized.

제어부(60)는 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율로 산출된 각 네트의 저항값 분포비(Rp) 및 상기 각 네트의 저항값 분포비의 평균(

Figure 112012108609731-pat00015
)을 임계값과 비교하여 상기 기판의 양불을 판단한다.Control unit 60 is the output resistance of each net (R c) resistance of each of the net calculated on a ratio of measured resistance (R d) of each of the nets to the distribution ratio (R p) and the resistance of each of the net Average of distribution ratio (
Figure 112012108609731-pat00015
) Is compared with a threshold value to judge whether or not the substrate is flat.

구체적으로, 상기 제어부는 상기 저항값 산출부(10)로부터 산출된 각 네트의 산출 저항(Rc)과 상기 저항값 측정부(20)로부터 측정된 각 네트의 측정 저항(Rd)을 사용하여 각 네트의 저항값 분포비(Rp)을 산출한다.Specifically, the control unit uses the calculation resistance R c of each net calculated from the resistance value calculation unit 10 and the measurement resistance R d of each net measured from the resistance value measurement unit 20 And the resistance value distribution ratio (R p ) of each net is calculated.

여기서, 상기 각 네트의 저항값 분포비(Rp)는 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율로서, 하기의 [수학식 3]과 같이 구할 수 있다.Here, the resistance value distribution ratio R p of each of the nets is a ratio of the measured resistance R d of each net to the calculated resistance R c of each net, as shown in the following equation (3) Can be obtained.

Figure 112012108609731-pat00016
Figure 112012108609731-pat00016

상기 제어부(60)가 상기 [수학식 3]을 이용하여 각 네트의 저항값 분포비(Rp)를 산출하면 도 3a 및 3b에 도시된 바와 같이, 각 네트별 저항값 분포비(Rp) 그래프가 획득된다.The control unit 60 has the above [Equation 3] the use of the resistance value distribution ratio (R p) a ratio (R p), each network-specific resistance value distribution as shown in Figure 3a and 3b when calculated for each net A graph is obtained.

도 3a를 참조하면, 각 네트별로 저항값 분포비(Rp)가 약 80%에서 고르게 분포되어 있음을 알 수 있다. 이는 피검사 기판의 전기 검사를 실시한 결과, 해당 피검사 기판의 회로가 설계값 대비 약 80% 정도 일치하도록 설계되었음을 의미한다.Referring to FIG. 3A, it can be seen that the resistance value distribution ratio (R p ) is uniformly distributed at about 80% for each net. This means that as a result of the electrical inspection of the inspected board, the circuit of the inspected board is designed to be about 80% of the design value.

이때, 상기 제어부(60)는 상기 각 네트별 저항값 분포비(Rp)가 임계값의 소정 범위(예컨대, 약 50% 내지 138%) 내에 존재하는 경우 상기 기판을 양품으로 판단하고, 상기 각 네트별 저항값 분포비(Rp)가 상기 임계값의 범위를 벗어나는 경우 상기 기판을 불량으로 판단할 수 있다(1차 기판 검사).At this time, when present in the control unit 60 each of the net-specific resistance value of the distribution ratio (R p) is a predetermined range of threshold values (e.g., from about 50% to 138%) to determine the said substrate with a non-defective product, the respective If the net-by-net resistance value distribution ratio R p is out of the range of the threshold value, the substrate can be determined as defective (primary substrate inspection).

도 3b를 참조하면, 각 네트별로 저항값 분포비(Rp)가 대부분 약 80%에서 고르게 분포하나 어느 한 특정 네트(예컨대, 네트 번호 18)에서 저항값 분포비(Rp)가 약 120%(P 지점)으로 나타난다.Referring to Figure 3b, each of the net resistance value of the distribution ratio (R p) is the most one distributed evenly in about 80% of any one specific network by (e. G., The net number of 18), the resistance value distribution ratio (R p) in a 120% (Point P).

이때, 상기 제어부(60)는 각 네트별 저항값 분포비의 평균(

Figure 112012108609731-pat00017
)과 상기 특정 지점(예컨대, P 지점)의 저항값 분포비(Rp) 차(예컨대, D)의 절대값이 임계값(예컨대, 30%) 이하인 경우 상기 기판을 양품으로 판단하고, 상기 절대값이 임계값보다 크거나 같은 경우 상기 기판을 불량으로 판단할 수 있다(2차 기판 검사).At this time, the controller 60 calculates the average value of resistance value distribution ratios
Figure 112012108609731-pat00017
) And the absolute this case a certain point (e. G., Less than or equal to the resistance value distribution ratio (R p) car (for example, the absolute value of the threshold (e.g., 30% of D)) of the P point) determined the substrate with a non-defective product, and If the value is greater than or equal to the threshold value, the substrate can be determined as defective (secondary substrate inspection).

이러한 상기 제어부(60)는 도 4에 도시된 기판 검사 방법에서 더욱 상세히 설명하기로 한다.The controller 60 will be described in more detail with reference to the substrate inspection method shown in FIG.

도 4는 본 발명의 일 실시 예에 따른 기판 검사 방법을 나타내는 흐름도이다. 4 is a flowchart illustrating a method of inspecting a substrate according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 일 실시 예에 따른 기판 검사 방법은, 저항값 산출부(10)가 기판 상에 설계된 각 네트의 설계 저항(R)에 대한 산출 저항(Rc)을 상술한 [수학식 1] 및 [수학식 2]를 이용하여 산출한다(S10).4, the method for inspecting a substrate according to an embodiment of the present invention is characterized in that the resistance value calculating unit 10 calculates the calculated resistance R c for the design resistance R of each net designed on the substrate (S10) using the following equations (1) and (2).

그 다음, 저항값 측정부(20)가 상기 기판 상에 설계된 각 네트의 설계 저항(R)에 대한 측정 저항(Rd)을 소정의 측정 장치(예컨대, 전류계 또는 전압계)를 사용하여 측정된 전류 또는 전압으로부터 측정한다(S20).Next, the resistance value measuring unit 20 measures the measured resistance R d of the designed resistance R of each net designed on the substrate by using a measured current (for example, an ammeter or a voltmeter) Or voltage (S20).

그 다음, 제어부(60)가 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율로 산출된 각 네트의 저항값 분포비(Rp)와 상기 각 네트의 저항값 분포비의 평균(

Figure 112012108609731-pat00018
)을 산출한다(S30).Next, the control unit 60 calculates the resistance value distribution ratio (R p ) of each net calculated by the ratio of the measured resistance (R d ) of each net to the calculated resistance (R c ) of each net, Of the resistance value distribution ratio (
Figure 112012108609731-pat00018
(S30).

구체적으로, 상기 제어부(60)는 상기 각 네트의 저항값 분포비(Rp)를 상술한 [수학식 3]을 사용하여 산출할 수 있으며, 상기 각 네트의 저항값 분포비의 평균(

Figure 112012108609731-pat00019
)은 상기 저항값 산출부(10)로부터 산출된 각 네트의 저항값 분포비(Rp)의 총합을 총 네트 수로 나누어 산출할 수 있다.Specifically, the control unit 60 the average of the respective net above the resistance value distribution ratio (R p) of which can be calculated using the equation (3)], the resistance of each of the net distribution ratio (
Figure 112012108609731-pat00019
) Can be calculated by dividing the total sum of the resistance value distribution ratios (R p ) of the respective nets calculated by the resistance value calculating unit 10 by the total number of nets.

상기 S30 단계 이후, 상기 제어부(60)는 상기 각 네트의 저항값 분포비(Rp) 및 상기 각 네트의 저항값 분포비의 평균(

Figure 112012108609731-pat00020
)을 소정의 임계값과 비교하여 상기 기판의 양불을 판단한다(S40~S80).After the step S30, the average of the controller 60 is the resistance of each of the net distribution ratio (R p) and the resistance of each of the net distribution ratio (
Figure 112012108609731-pat00020
) Is compared with a predetermined threshold value to judge whether the substrate is flat (S40 to S80).

구체적으로, 상기 제어부(60)는 상기 산출된 각 네트의 저항값 분포비(Rp)가 임계값1의 범위 내에 존재하는지를 판단하여(S40), 상기 각 네트의 저항값 분포비(Rp)가 임계값1의 범위 내에 존재할 경우 상기 기판을 양품으로 판단하고(S70), 상기 임계값1의 범위를 벗어나는 경우 상기 기판을 불량으로 1차 판단한다(S80).Specifically, the control unit 60 is the resistance of each of the net calculated distribution ratio (R p) is to determine whether there is a range of the threshold value 1 (S40), the resistance value of the distribution ratio (R p) of each net (S70). If it is out of the range of the threshold value 1, the substrate is firstly determined to be defective (S80).

여기서, 상기 임계값1은 50% 내지 138%일 수 있다. Here, the threshold value 1 may be 50% to 138%.

상기 제어부(60)는 S40 단계에서 상기 기판의 단선 및 단락을 검출하는 1차 판단을 수행할 수 있다.The controller 60 may perform a primary determination in step S40 to detect disconnection and short circuit of the substrate.

한편, 상기 제어부(60)는 도 1b에 도시된 바와 같이 바이트 마우스(bite mouse)와 같은 닉(Nick) 결함을 검출하기 위해 상기 임계값을 조정하여 더욱 정밀하게 상기 기판의 불량을 검출하는 2차 판단을 수행할 수 있다. On the other hand, the controller 60 adjusts the threshold value to detect a nick defect such as a bite mouse as shown in FIG. 1B, Judgment can be performed.

즉, 상기 제어부(60)는 더욱 정밀한 기판의 불량 검출이 필요한 경우, 2차 검사를 수행할지를 판단한다(S50).In other words, if it is necessary to detect a defect of the substrate more precisely, the control unit 60 determines whether to perform the secondary inspection (S50).

2차 검사를 수행할 경우, 상기 제어부(60)는 S30 단계에서 산출한 상기 각 네트의 저항값 분포비의 평균(

Figure 112012108609731-pat00021
)과 상기 각 네트의 저항값 분포비(Rp)의 차의 절대값이 임계값2보다 작은 지를 판단하여(S60), 상기 절대값이 임계값2보다 작은 경우 상기 기판을 양품으로 판단하고, 상기 절대값이 상기 임계값2보다 크거나 같은 경우 상기 기판을 불량으로 판단한다.When the secondary inspection is performed, the controller 60 calculates the average of resistance value distribution ratios of the respective nets calculated in step S30
Figure 112012108609731-pat00021
) And a resistance value distribution ratio ( Rp ) of each of the nets is less than a threshold value (S60). If the absolute value is smaller than the threshold value 2, And determines that the substrate is defective when the absolute value is greater than or equal to the threshold value 2.

여기서, 상기 임계값2는 0% 내지 100% 중 어느 하나의 값으로 설정할 수 있다. 이때, 상기 임계값2의 값이 작을수록 상기 기판의 불량 검출 정밀성은 높아진다.Here, the threshold value 2 may be set to any value between 0% and 100%. At this time, the smaller the value of the threshold value 2 is, the higher the defect detection precision of the substrate becomes.

도 5a 내지 7c는 본 발명에 따른 기판 검사 장치 및 기판 검사 방법에 의해 기판의 불량을 검출할 수 있는 기판 불량의 예시 사진이다.5A to 7C are photographs of substrate defects capable of detecting substrate defects by the substrate inspection apparatus and the substrate inspection method according to the present invention.

도 5a 내지 5c 는 기판 상에 형성된 회로의 일부가 완전히 떨어져 나가 단선되어 단선 결함이 발생된 회로의 일례이고, 도 6a 내지 6c는 기판 상에 형성된 회로의 일부가 서로 연결되어 단락 결함이 발생된 회로의 일례이며, 도 7a 내지 7c는 기판 상에 형성된 회로의 일부가 바이트 마우스(bite mouse) 형태로 파손되어 닉(Nick) 결함이 발생된 회로의 일례이다.FIGS. 5A to 5C show an example of a circuit in which a part of a circuit formed on a substrate is completely separated and disconnected to cause a short-circuit defect. FIGS. 6A to 6C show a circuit in which a part of a circuit formed on a substrate is connected to each other, 7A to 7C show an example of a circuit in which a part of a circuit formed on a substrate is broken in the form of a bite mouse to cause a nick defect.

본 발명의 일 실시 예에 따른 기판 검사 장치 및 방법에 기판에 형성된 다수의 네트의 설계 저항에 대해 산출 저항과 측정 저항의 비율로 산출된 저항값 분포비와 임계값을 비교하여 해당 네트의 불량을 검출함으로써 도 5a 내지 6c에 도시된 바와 같은 상기 기판의 단선 및 단락 검출이 가능하다.The apparatus and method for inspecting a substrate according to an embodiment of the present invention compares a resistance value distribution ratio calculated as a ratio of a calculation resistance and a measurement resistance to a design value of a plurality of nets formed on a substrate, Detection of short-circuiting and short-circuiting of the substrate as shown in Figs. 5A to 6C is possible.

또한, 본 발명에 따르면 상기 임계값을 조정하여 도 7a 내지 7c에 도시된 바와 같은 바이트 마우스(bite mouse)와 같은 닉(Nick) 결함도 검출함으로써 상기 기판 검사의 정밀성이 향상될 수 있다.
Further, according to the present invention, the precision of the substrate inspection can be improved by adjusting the threshold value to detect nick defects such as a bite mouse as shown in Figs. 7A to 7C.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the same is by way of illustration and example only and is not to be construed as limiting the present invention. It is obvious that the modification or improvement is possible.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

10 : 저항값 산출부 20 : 저항값 측정부
30 : 저장부 40 : 입력부
50 : 표시부 60 : 제어부10: resistance value calculating unit 20: resistance value measuring unit
30: storage unit 40: input unit
50: display unit 60:

Claims (14)

기판 상에 설계된 다수의 네트의 설계 저항(R)에 대한 산출 저항(Rc)을 산출하는 저항값 산출부;
상기 다수의 네트의 설계 저항(R)에 대한 측정 저항(Rd)을 측정하는 저항값 측정부; 및
상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율로 산출된 각 네트의 저항값 분포비(Rp) 및 상기 각 네트의 저항값 분포비의 평균(
Figure 112014014705017-pat00022
)을 임계값과 비교하여 상기 기판의 양불을 판단하는 제어부를 포함하며,
상기 제어부는,
상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율인 상기 각 네트별 저항값 분포비(Rp)를 하기의
[수학식 3]을 사용하여 산출하는 기판 검사 장치.
[수학식 3]
Figure 112014014705017-pat00050

여기서, Rp는 각 네트의 저항값 분포비이고, Rc는 각 네트의 산출 저항이며, Rd는 각 네트의 측정 저항임.A resistance value calculating unit for calculating an output resistance ( Rc ) for a design resistance (R) of a plurality of nets designed on a substrate;
A resistance value measuring unit for measuring a measuring resistance R d for the design resistance R of the plurality of nets; And
A resistance value distribution ratio (R p ) of each net calculated as a ratio of the measured resistance (R d ) of each net to an output resistance (R c ) of each net, and an average
Figure 112014014705017-pat00022
) To a threshold value to judge whether the substrate is flat or not,
Wherein,
The resistance value distribution ratio (R p ) for each net, which is a ratio of the measured resistance (R d ) of each net to the calculated resistance (R c ) of each net,
(3). ≪ EMI ID = 3.0 >
&Quot; (3) "
Figure 112014014705017-pat00050

Where R p is the resistance value distribution ratio of each net, R c is the output resistance of each net, and R d is the measurement resistance of each net. 청구항 1에 있어서,
상기 저항값 산출부는,
상기 각 네트의 산출 저항(Rc)을 하기의 [수학식 1] 및 [수학식 2]를 사용하여 산출하는 기판 검사 장치.
[수학식 1]
Figure 112012108609731-pat00023

[수학식 2]
Figure 112012108609731-pat00024

여기서, 상기 각 네트는 다수의 세그먼트(segment1, segment2, ..., segmentN)로 이루어지고, Rsegment는 각 세그먼트 저항으로서, σ 는 해당 세그먼트의 저항률이고, l은 해당 세그먼트의 길이이며, A는 해당 세그먼트의 단면적임.The method according to claim 1,
The resistance value calculation unit calculates,
(R c ) of each net by using the following equations (1) and (2): " (1) "
[Equation 1]
Figure 112012108609731-pat00023

&Quot; (2) "
Figure 112012108609731-pat00024

Wherein each net comprises a plurality of segments (segment1, segment2, ..., segmentN), R segment is the resistance of each segment, sigma is the resistivity of the segment, l is the length of the segment, A is The cross-sectional area of the segment. 삭제delete 청구항 1에 있어서,
상기 제어부는,
상기 각 네트의 저항값 분포비(Rp)가 임계값1의 범위 내에 존재할 경우 양품으로 판단하고, 상기 임계값1의 범위를 벗어나는 경우 불량으로 판단하는 기판 검사 장치.The method according to claim 1,
Wherein,
Board testing apparatus for determining the resistance value is determined for each net distribution ratio (R p) if present in the range of the threshold value 1 of the non-defective, and if a defect is outside the range of the threshold value 1. 청구항 4에 있어서,
상기 임계값1은 50% 내지 138% 인 기판 검사 장치.The method of claim 4,
Wherein the threshold 1 is 50% to 138%. 청구항 1에 있어서,
상기 제어부는,
상기 각 네트의 저항값 분포비의 평균(
Figure 112012108609731-pat00026
)을 산출하여 상기 평균(
Figure 112012108609731-pat00027
)에서 상기 각 네트의 저항값 분포비를 감한 값의 절대값이 임계값2보다 작은 경우 양품으로 판단하고, 상기 절대값이 임계값2보다 크거나 같은 경우 불량으로 판단하는 기판 검사 장치.The method according to claim 1,
Wherein,
The average of resistance value distribution ratios of the respective nets
Figure 112012108609731-pat00026
), And the average (
Figure 112012108609731-pat00027
) Judging that the product is good if the absolute value of the value obtained by subtracting the resistance value distribution ratio of each net is smaller than the threshold value 2, and judging that the product is bad when the absolute value is greater than or equal to the threshold value 2. 청구항 6에 있어서,
상기 임계값2는 0% 내지 100% 중 어느 하나이며, 상기 임계값2의 값이 작을수록 상기 기판 검사의 정밀성이 높아지는 기판 검사 장치.The method of claim 6,
Wherein the threshold value 2 is any one of 0% to 100%, and as the value of the threshold value 2 is smaller, the accuracy of the inspection of the substrate is improved. (A) 저항값 산출부가 기판 상에 설계된 각 네트의 설계 저항(R)에 대한 산출 저항(Rc)을 산출하는 단계;
(B) 저항값 측정부가 상기 각 네트의 설계 저항(R)에 대한 측정 저항(Rd)을 측정하는 단계; 및
(C) 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율로 산출된 각 네트의 저항값 분포비(Rp) 및 상기 각 네트의 저항값 분포비의 평균(
Figure 112014073260311-pat00028
)을 임계값과 비교하여 상기 기판의 양불을 판단하는 단계를 포함하며,
상기 (C) 단계는,
(C1) 상기 각 네트의 산출 저항(Rc)에 대한 상기 각 네트의 측정 저항(Rd)의 비율인 상기 각 네트의 저항값 분포비(Rp)를 하기의 [수학식 3]을 사용하여 산출하는 단계; 및
(C2) 상기 산출된 각 네트의 저항값 분포비(Rp)와 임계값1을 비교하여 상기 각 네트의 저항값 분포비(Rp)가 상기 임계값1의 범위 내에 존재할 경우 상기 기판을 양품으로 판단하고, 상기 임계값1의 범위를 벗어나는 경우 상기 기판을 불량으로 판단하는 단계를 포함하는 기판 검사 방법.
[수학식 3]
Figure 112014073260311-pat00051

(여기서, Rp는 각 네트의 저항값 분포비이고, Rc는 각 네트의 산출 저항이며, Rd는 각 네트의 측정 저항임)
(A) calculating an output resistance (R c ) for a design resistance (R) of each net designed on a substrate of a resistance value calculating section;
(B) measuring a resistance value (R d ) for a design resistance (R) of each net; And
(C) a resistance value distribution ratio (R p ) of each net calculated as a ratio of a measured resistance (R d ) of each net to a calculated resistance (R c ) of each net, and a resistance value distribution ratio Average of
Figure 112014073260311-pat00028
) With a threshold value to judge whether or not the substrate is flat,
The step (C)
(C1) The resistance value distribution ratio (R p ) of each net, which is a ratio of the measured resistance (R d ) of each net to the calculated resistance (R c ) of each net, is calculated using the following formula ; And
(C2) a non-defective product to the substrate, if present in the range of the resistance value distribution of the net the calculated ratio (R p) and the threshold value 1, the resistance of each of the net distribution as compared to the non-(R p) is the threshold 1 And determining that the substrate is defective when the deviation is out of the range of the threshold value 1.
&Quot; (3) "
Figure 112014073260311-pat00051

(Where R p is the resistance value distribution ratio of each net, R c is the output resistance of each net, and R d is the measurement resistance of each net)
청구항 8에 있어서,
상기 (A) 단계에서,
상기 각 네트의 산출 저항(Rc)은 하기의 [수학식 1] 및 [수학식 2]를 이용하여 산출하는 기판 검사 방법.
[수학식 1]
Figure 112012108609731-pat00029

[수학식 2]
Figure 112012108609731-pat00030

여기서, 상기 각 네트는 다수의 세그먼트(segment1, segment2, ..., segmentN)로 이루어지고, Rsegment는 각 세그먼트 저항으로서, σ 는 해당 세그먼트의 저항률이고, l은 해당 세그먼트의 길이이며, A는 해당 세그먼트의 단면적임.The method of claim 8,
In the step (A)
Wherein the calculation resistance R c of each net is calculated by using the following equations (1) and (2).
[Equation 1]
Figure 112012108609731-pat00029

&Quot; (2) "
Figure 112012108609731-pat00030

Wherein each net comprises a plurality of segments (segment1, segment2, ..., segmentN), R segment is the resistance of each segment, sigma is the resistivity of the segment, l is the length of the segment, A is The cross-sectional area of the segment. 청구항 8에 있어서,
상기 (B) 단계에서, 상기 각 네트의 측정 저항(Rd)은 각 네트에 흐르는 전류 또는 전압으로부터 측정되는 기판 검사 방법.The method of claim 8,
In the step (B), the measurement resistance R d of each net is measured from a current or voltage flowing through each net. 삭제delete 청구항 10에 있어서,
상기 임계값1은 50% 내지 138%인 기판 검사 방법.The method of claim 10,
Wherein the threshold 1 is 50% to 138%. 청구항 10에 있어서,
상기 (C) 단계는,
상기 (C2) 단계 이후,
(C3) 상기 산출된 각 네트의 저항값 분포비(Rp)의 총합을 총 네트 수로 나누어 상기 각 네트의 저항값 분포비의 평균(
Figure 112014073260311-pat00032
)을 산출하는 단계; 및
(C4) 상기 산출된 저항값 분포비의 평균(
Figure 112014073260311-pat00033
)과 상기 각 네트의 저항값 분포비(Rp)의 차의 절대값이 임계값2보다 작을 경우 상기 기판을 양품으로 판단하고, 상기 절대값이 상기 임계값2보다 크거나 같은 경우 상기 기판을 불량으로 판단하는 단계를 더 포함하는 기판 검사 방법.The method of claim 10,
The step (C)
After the step (C2)
(C3) The sum of the resistance value distribution ratios (R p ) of the respective nets calculated above is divided by the total number of nets, and the average of resistance value distribution ratios
Figure 112014073260311-pat00032
); And
(C4) The average of the calculated resistance value distribution ratios
Figure 112014073260311-pat00033
) And the resistance value distribution ratio (R p ) of each of the nets is less than a threshold value 2, and when the absolute value is greater than or equal to the threshold value 2, And judging the substrate to be defective. 청구항 13에 있어서,
상기 임계값2는 0% 내지 100% 중 어느 하나이며, 상기 임계값2의 값이 작을수록 상기 기판의 불량 검출 정밀성이 높아지는 기판 검사 방법.14. The method of claim 13,
Wherein the threshold value 2 is any one of 0% to 100%, and the smaller the value of the threshold value 2 is, the higher the defect detection accuracy of the substrate is.
KR1020120155228A 2012-12-27 2012-12-27 Substrate Inspection Apparatus and Substrate Inspection Method KR101474620B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120155228A KR101474620B1 (en) 2012-12-27 2012-12-27 Substrate Inspection Apparatus and Substrate Inspection Method
JP2013166057A JP5752192B2 (en) 2012-12-27 2013-08-09 Substrate inspection apparatus and substrate inspection method
TW102143156A TW201428307A (en) 2012-12-27 2013-11-27 Substrate inspection apparatus and substrate inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120155228A KR101474620B1 (en) 2012-12-27 2012-12-27 Substrate Inspection Apparatus and Substrate Inspection Method

Publications (2)

Publication Number Publication Date
KR20140085066A KR20140085066A (en) 2014-07-07
KR101474620B1 true KR101474620B1 (en) 2014-12-18

Family

ID=51408614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120155228A KR101474620B1 (en) 2012-12-27 2012-12-27 Substrate Inspection Apparatus and Substrate Inspection Method

Country Status (3)

Country Link
JP (1) JP5752192B2 (en)
KR (1) KR101474620B1 (en)
TW (1) TW201428307A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102485483B1 (en) * 2018-01-09 2023-01-05 현대모비스 주식회사 Apparatus and method for detecting output current of invertor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003215193A (en) * 2002-01-29 2003-07-30 Mitsubishi Electric Corp Electrode inspecting method, inspecting device, program, and recording medium
JP4150296B2 (en) * 2003-06-18 2008-09-17 日本電産リード株式会社 Board inspection equipment
CN101363884B (en) * 2007-08-10 2010-10-06 富葵精密组件(深圳)有限公司 Method for testing circuit board
JP5191805B2 (en) * 2008-05-30 2013-05-08 日置電機株式会社 Inspection apparatus and inspection method
JP5463714B2 (en) * 2009-04-02 2014-04-09 日本電産リード株式会社 Substrate inspection method and substrate inspection apparatus
JP2013024582A (en) * 2011-07-15 2013-02-04 Nidec-Read Corp Substrate checkup device and substrate checkup method

Also Published As

Publication number Publication date
JP2014130128A (en) 2014-07-10
JP5752192B2 (en) 2015-07-22
TW201428307A (en) 2014-07-16
KR20140085066A (en) 2014-07-07

Similar Documents

Publication Publication Date Title
TWI394961B (en) Insulation inspection equipment and insulation inspection methods
US20100127719A1 (en) Electromigration testing and evaluation apparatus and methods
US10228411B2 (en) Testing apparatus
US9678134B2 (en) Method for determining maintenance time for contacts, and testing apparatus
TW201131180A (en) Test method for passive device embedded printed circuit board
US20110285401A1 (en) Method for Determining the Lifetime of Interconnects
US20150067378A1 (en) Measuring apparatus, measuring method, and measuring system
US20150084643A1 (en) Insulation inspection method and insulation inspection apparatus
JP6421463B2 (en) Substrate inspection apparatus and substrate inspection method
KR101474620B1 (en) Substrate Inspection Apparatus and Substrate Inspection Method
CN104124235A (en) Testing structure and testing method implemented by same
JP5014778B2 (en) Substrate inspection method and substrate inspection apparatus
JP6219073B2 (en) Insulation inspection equipment
KR102004810B1 (en) Apparatus and method for checking an inductor
JP5604839B2 (en) Substrate inspection method and substrate inspection apparatus
TWI621863B (en) Substrate inspection apparatus and substrate inspection method
CN113051853B (en) Damaged component carrier determination method, computer program, computer readable medium, and detection system
KR101483952B1 (en) Wire harness inspection method
CN108169664A (en) Board failure detection method and device, computer equipment and storage medium
US7233152B2 (en) Short detection circuit and short detection method
KR20170032661A (en) Apparatus for Inspection fusing Method for for Inspection fusing
KR101565314B1 (en) Indirect contact probing system and probing method using the same
KR20230089426A (en) Substrate inspecting device using artificial intelligence
KR20230089427A (en) Insulation inspection device and method
JP6219074B2 (en) Insulation inspection equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee