KR101473091B1

KR101473091B1 - Apparatus for and method of inspecting substrate

Info

Publication number: KR101473091B1
Application number: KR1020130022758A
Authority: KR
Inventors: 사토루 야사카
Original assignee: 가부시키가이샤 스크린 홀딩스
Priority date: 2012-05-31
Filing date: 2013-03-04
Publication date: 2014-12-15
Also published as: TW201348696A; JP2013250101A; TWI612294B; KR20130135037A; CN103454286B; JP5826707B2; CN103454286A

Abstract

[과제] 에칭 시뮬레이션을 이용하여 오검출이 적은 결함 검사를 행하고, 또한, 에칭 정보의 측정을 위해 복수의 장치 사이에서 기판을 이동시킬 필요가 없는 기판 검사 장치 및 기판 검사 방법을 제공한다.
[해결 수단] 이 기판 검사 장치는, 기판의 표면에 형성된 측정용 패턴으로부터 에칭 곡선을 측정하고, 상기 에칭 곡선을 이용하여 에칭 시뮬레이션을 행함으로써, 검사 데이터를 생성한다. 그리고 상기 검사 데이터와, 기판의 표면에 형성된 배선 패턴의 화상 데이터를 대조시킴으로써, 결함을 검출한다. 이로 인해, 에칭 곡선에 따라 생성된 검사 데이터에 기초하여, 오검출이 적은 결함 검사를 행할 수 있다. 또, 단일 기판 검사 장치에 있어서, 에칭 곡선의 측정, 에칭 시뮬레이션, 및 결함의 검출이 행해진다. 이로 인해, 복수의 장치의 사이에서 기판을 이동시킬 필요가 없다.[PROBLEMS] To provide a substrate inspecting apparatus and a substrate inspecting method which perform defect inspection with little erroneous detection using etching simulation and do not need to move a substrate between a plurality of apparatuses for measurement of etching information.
[MEANS FOR SOLVING PROBLEMS] This substrate inspection apparatus measures an etching curve from a measurement pattern formed on a surface of a substrate, and performs etching simulation using the etching curve to generate inspection data. Then, the defect is detected by collating the inspection data with the image data of the wiring pattern formed on the surface of the substrate. This makes it possible to perform defect inspection with a small number of erroneous detections based on the inspection data generated according to the etching curve. In the single substrate inspection apparatus, etching curve measurement, etching simulation, and defect detection are performed. Thereby, it is not necessary to move the substrate between the plurality of apparatuses.

Description

[0001] APPARATUS FOR AND METHOD OF INSPECTING SUBSTRATE [0002]

본 발명은, 기판의 표면에 에칭에 의해 형성된 배선 패턴의 결함 검사를 행하는 기판 검사 장치 및 기판 검사 방법에 관한 것이다.The present invention relates to a substrate inspection apparatus and a substrate inspection method for performing defect inspection of a wiring pattern formed by etching on a surface of a substrate.

종래, 프린트 기판, 반도체 웨이퍼, 포토 마스크용 유리 기판, 액정 표시 장치용 유리 기판, PDP용 유리 기판, 칼라 필터용 기판, 태양 전지용 기판 등의 정밀 전자 장치용 기판의 제조 공정에서는, 기판의 표면에, 에칭에 의해 배선 패턴이 형성된다. 그리고 형성된 배선 패턴의 품질을 보증하기 위해, 배선 패턴의 결함 검사가 행해진다. 결함 검사에 있어서는, 예를 들어, 검사용의 패턴 데이터와, 기판으로부터 읽어낸 화상 데이터를 대조하여, 양 데이터의 차분(差分)이 큰 개소를 결함으로서 검출한다. 이러한 결함 검사를 행하는 종래의 기판 검사 장치에 대해서는, 예를 들어, 특허 문헌 1에 개시되어 있다.Conventionally, in a manufacturing process of a substrate for precision electronic devices such as a printed substrate, a semiconductor wafer, a glass substrate for a photomask, a glass substrate for a liquid crystal display, a glass substrate for a PDP, a substrate for a color filter, , And a wiring pattern is formed by etching. In order to ensure the quality of the formed wiring pattern, defect inspection of the wiring pattern is performed. In the defect inspection, for example, pattern data for inspection is collated with image data read from a substrate, and a portion having a large difference between both data is detected as a defect. A conventional substrate inspecting apparatus for performing such defect inspection is disclosed in, for example, Patent Document 1.

일본국 특허공개 평7-325044호 공보Japanese Patent Application Laid-Open No. 7-325044

그런데 에칭 공정에서는, 배선 패턴의 형상이나 간격에 의해, 에칭액에 따른 부식의 정도가 바뀐다. 이는, 각 패턴의 주위에 있어서의 에칭액의 흐름의 용이가, 패턴의 형상이나 간격에 의해, 변화되기 때문이다. 예를 들어, 라인 패턴의 선폭이나 간격, 원형 패턴의 직경 등이, 부식의 정도에 영향을 끼친다. 이로 인해, 설계상의 패턴 데이터와 실제 기판으로부터 읽어낸 화상 데이터를, 단순하게 대조한 것 만으로는, 에칭에 의해 형상이 변화되기 쉬운 개소에 있어서, 많은 오검출이 발생해 버린다. 오검출이 많으면, 결함의 검출 처리에 시간이 걸리는 것뿐만 아니라, 검출된 결함의 확인 작업에도 시간이 걸린다.However, in the etching process, the degree of corrosion depending on the etching liquid changes depending on the shape and the interval of the wiring pattern. This is because the ease of the flow of the etching liquid around each pattern is changed by the shape and the interval of the pattern. For example, the line width or spacing of line patterns, the diameter of a circular pattern, etc., affect the degree of corrosion. Therefore, merely collating the pattern data on the design with the image data read out from the actual substrate causes a lot of erroneous detection in a position where the shape is easily changed by etching. If the number of erroneous detections is large, it takes time not only for the defect detection processing but also for checking the detected defects.

그런데 종래에서는, 에칭에 의해 형상이 변화되기 쉬운 개소를 검사 영역으로부터 제외하거나, 상기 개소에 있어서의 검사 감도(感度)를 저하시키거나 하여, 결함 검사를 행하고 있었다. 그러나 그러한 검사 방법으로는, 검출해야 할 결함의 간과가 발생할 우려가 있다.However, in the past, defect inspection was performed by removing a portion where the shape is easily changed by etching from the inspection region, or by lowering the inspection sensitivity at the portion. However, with such an inspection method, there is a risk of overlooking defects to be detected.

한편, 설계상의 패턴 데이터를, 에칭 시뮬레이션을 이용하여 변환하면, 패턴 데이터의 형상을 실제 기판상의 배선 패턴의 형상에, 가깝게 할 수 있다. 이로 인해, 상기 패턴 데이터를 사용하여, 오검출이 적은 결함 검사를 행할 수 있다. 그러나 에칭 시뮬레이션을 행하기 위해서는, 실제 기판의 에칭의 정도를 나타내는 에칭 곡선을 측정할 필요가 있다. 종래에서는, 이 에칭 곡선의 측정을 위해, 기판 검사 장치와는 다른 장치에 기판을 반송하고, 패턴의 측장(測長)을 행할 필요가 있었다. 또, 기판의 전면에 대해 에칭 시뮬레이션을 행하면, 에칭 시뮬레이션 자체가 장시간의 처리가 되기 때문에, 전체적으로 공정을 단축하는 것이 어려워진다.On the other hand, when the pattern data on the design is converted by using the etching simulation, the shape of the pattern data can be made close to the shape of the wiring pattern on the actual substrate. This makes it possible to perform defect inspection with little false detection using the pattern data. However, in order to perform etching simulation, it is necessary to measure an etching curve indicating the degree of etching of an actual substrate. Conventionally, in order to measure the etching curve, it has been necessary to transport the substrate to a device different from the substrate inspection apparatus, and measure the length of the pattern. In addition, if etching simulation is performed on the entire surface of the substrate, the etching simulation itself is performed for a long time, which makes it difficult to shorten the overall process.

본 발명은, 이러한 사정을 감안하여 이루어진 것으로서, 에칭 시뮬레이션을 이용하여 오검출이 적은 결함 검사를 행하고, 또한, 에칭 정보의 측정을 위해 복수의 장치 사이에서 기판을 이동시킬 필요가 없는 기판 검사 장치 및 기판 검사 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of such circumstances, and an object of the present invention is to provide a substrate inspection apparatus which performs defect inspection with little erroneous detection by using an etching simulation and does not need to move a substrate between a plurality of apparatuses for measurement of etching information, And a method for inspecting a substrate.

상기 과제를 해결하기 위해, 본원의 제1 발명은, 기판의 표면에 에칭에 의해 형성된 배선 패턴의 결함 검사를 행하는 기판 검사 장치로서, 기판의 표면에 형성된 측정용 패턴으로부터 에칭 정보를 측정하는 정보 측정 수단과, 상기 에칭 정보를 이용하여, 설계 데이터에 에칭 시뮬레이션을 행함으로써, 검사 데이터를 생성하는 시뮬레이션 수단과, 기판의 표면에 형성된 배선 패턴을 촬영하여, 얻어진 화상 데이터와 상기 검사 데이터를 대조시킴으로써, 결함을 검출하는 결함 검출 수단을 구비한다.According to a first aspect of the present invention, there is provided a substrate inspection apparatus for inspecting a defect of a wiring pattern formed by etching on a surface of a substrate, the apparatus comprising: A simulation means for generating inspection data by performing an etching simulation on the design data by using the etching information; and a wiring pattern formed on the surface of the substrate, taking the obtained image data and the inspection data against each other, And defect detecting means for detecting a defect.

본원의 제2 발명은, 제1 발명의 기판 검사 장치로서, 상기 배선 패턴은, 복수의 개편(個片) 패턴을 포함하고, 상기 시뮬레이션 수단은, 일부의 개편 패턴의 설계 데이터에 대해, 상기 에칭 시뮬레이션을 행함과 더불어, 상기 에칭 시뮬레이션의 결과를 다면화(imposition)함으로써, 상기 검사 데이터를 생성한다.According to a second aspect of the present invention, in the substrate inspection apparatus of the first invention, the wiring pattern includes a plurality of individual pieces of patterns, and the simulation means performs, for the design data of a part of the individual patterns, Simulation is performed, and the inspection data is generated by imposition of the result of the etching simulation.

본원의 제3 발명은, 제1 발명의 기판 검사 장치로서, 기판의 표면에, 복수의 검사 영역이 설정되고, 복수의 상기 검사 영역의 각각에, 상기 측정용 패턴이 설치되며, 상기 정보 측정 수단은, 복수의 상기 측정용 패턴의 각각에 대해, 에칭 정보를 측정하고, 상기 시뮬레이션 수단은, 각 검사 영역에 포함되는 측정용 패턴으로부터 얻어진 에칭 정보를 이용하여, 상기 검사 영역마다 에칭 시뮬레이션을 행한다.A third invention of the present application is the substrate inspection apparatus of the first invention, wherein a plurality of inspection regions are set on the surface of the substrate, the measurement patterns are provided in each of the plurality of inspection regions, Measures etching information for each of the plurality of measurement patterns, and the simulation means performs etching simulation for each inspection region using etching information obtained from a measurement pattern included in each inspection region.

본원의 제4 발명은, 제3 발명의 기판 검사 장치로서, 상기 검사 영역 내에, 복수의 개편 패턴이 포함되고, 상기 시뮬레이션 수단은, 일부의 개편 패턴의 설계 데이터에 대해, 상기 에칭 시뮬레이션을 행함과 더불어, 상기 에칭 시뮬레이션의 결과를 다면화함으로써, 상기 검사 데이터를 생성한다.The fourth invention of the present application is the substrate inspection apparatus of the third invention, wherein a plurality of reorganization patterns are included in the inspection region, and the simulation means performs the etching simulation on the design data of a part of the reorganization patterns In addition, the inspection data is generated by making the result of the etching simulation multifaceted.

본원의 제5 발명은, 제3 발명 또는 제4 발명의 기판 검사 장치로서, 사용자의 조작에 의해, 복수의 상기 검사 영역을 설정하는 영역 설정 수단을 더 구비한다.The fifth invention of the present application is the substrate inspection apparatus of the third invention or the fourth invention, further comprising area setting means for setting a plurality of the inspection regions by a user's operation.

본원의 제6 발명은, 제1 발명 내지 제4 발명의 기판 검사 장치로서, 상기 배선 패턴과 상기 측정용 패턴이, 단일 기판의 표면에 형성되어 있다.A sixth invention of the present application is the substrate inspection apparatus of the first invention through the fourth invention, wherein the wiring pattern and the measurement pattern are formed on the surface of a single substrate.

본원의 제7 발명은, 기판의 표면에 에칭에 의해 형성된 배선 패턴의 결함 검사를 행하는 기판 검사 방법으로서, a) 기판의 표면에 형성된 측정용 패턴으로부터 에칭 정보를 측정하는 공정과, b) 상기 에칭 정보를 이용하여, 설계 데이터에 에칭 시뮬레이션을 행함으로써, 검사 데이터를 생성하는 공정과, c) 기판의 표면에 형성된 배선 패턴을 촬영하여, 얻어진 화상 데이터와 상기 검사 데이터를 대조시킴으로써, 결함을 검출하는 공정을 단일 장치에 있어서 행한다.A seventh aspect of the present invention is a substrate inspection method for defect inspection of a wiring pattern formed by etching on a surface of a substrate, the method comprising the steps of: a) measuring etching information from a measurement pattern formed on a surface of a substrate; b) C) etching the wiring pattern formed on the surface of the substrate, and collating the obtained image data with the inspection data, thereby detecting the defect The process is performed in a single apparatus.

본원의 제8 발명은, 제7 발명의 기판 검사 방법으로서, 상기 공정 b)에 있어서는, 상기 배선 패턴을 구성하는 복수의 개편 패턴 중, 일부의 개편 패턴의 설계 데이터에 대해, 상기 에칭 시뮬레이션을 행함과 더불어, 상기 에칭 시뮬레이션의 결과를 다면화함으로써, 상기 검사 데이터를 생성한다.The eighth invention of the present application is the substrate inspection method of the seventh invention, wherein in the step b), the etching simulation is performed on design data of a part of the reorganization patterns among a plurality of reorganization patterns constituting the wiring pattern And generates the inspection data by making the result of the etching simulation multifaceted.

본원의 제9 발명은, 제7 발명의 기판 검사 방법으로서, 상기 공정 a)에 있어서는, 기판의 표면에 설정된 복수의 검사 영역의 각각에 설치된 복수의 상기 측정용 패턴의 각각에 대해, 에칭 정보를 측정하고, 상기 공정 b)에 있어서는, 각 검사 영역에 포함되는 측정용 패턴으로부터 얻어진 에칭 정보를 이용하여, 상기 검사 영역마다 에칭 시뮬레이션을 행한다.The ninth invention of the present application is the substrate inspection method of the seventh invention, wherein in the step a), etching information is provided for each of a plurality of the measurement patterns provided in each of a plurality of inspection regions set on the surface of the substrate And in the step b), etching simulation is performed for each inspection region by using etching information obtained from a measurement pattern included in each inspection region.

본원의 제10 발명은, 제9 발명의 기판 검사 방법으로서, 상기 공정 b)에 있어서는, 상기 검사 영역을 구성하는 복수의 개편 패턴 중, 일부의 개편 패턴의 설계 데이터에 대해, 상기 에칭 시뮬레이션을 행함과 더불어, 상기 에칭 시뮬레이션의 결과를 다면화함으로써, 상기 검사 데이터를 생성한다.The tenth invention of the present application is the substrate inspection method of the ninth invention, wherein in the step b), the etching simulation is performed on design data of a part of the reorganization patterns among a plurality of reorganization patterns constituting the inspection region And generates the inspection data by making the result of the etching simulation multifaceted.

본원의 제1 발명에 의하면, 에칭 정보에 따라 생성된 검사 데이터에 기초하여, 오검출이 적은 결함 검사를 행할 수 있다. 또, 단일 기판 검사 장치에 있어서, 에칭 정보의 측정, 에칭 시뮬레이션 및 결함의 검출이 행해진다. 이로 인해, 복수의 장치 사이에서 기판을 이동시킬 필요가 없다.According to the first invention of the present application, it is possible to perform defect inspection with few erroneous detection based on the inspection data generated in accordance with the etching information. In the single substrate inspection apparatus, etching information measurement, etching simulation, and defect detection are performed. Thereby, it is not necessary to move the substrate between the plurality of devices.

특히, 본원의 제2 발명에 의하면, 에칭 시뮬레이션에 걸리는 시간을 단축할 수 있다. 이로 인해, 단일 기판 검사 장치에 있어서 에칭 시뮬레이션과 결함의 검출을 행하면서, 처리 전체의 장시간화를 억제할 수 있다.Particularly, according to the second invention of the present application, the time required for the etching simulation can be shortened. This makes it possible to suppress the elongation of the entire process while performing etching simulation and defect detection in a single substrate inspection apparatus.

특히, 본원의 제3 발명에 의하면, 각 검사 영역에 있어서의 에칭의 정도를 더 정확하게 반영한 검사 데이터를 작성할 수 있다. 따라서, 각 검사 영역에 있어서의 오검출을, 더욱 저감할 수 있다.Particularly, according to the third invention of the present application, it is possible to prepare inspection data more accurately reflecting the degree of etching in each inspection region. Therefore, erroneous detection in each inspection region can be further reduced.

특히, 본원의 제4 발명에 의하면, 에칭 시뮬레이션에 걸리는 시간을 단축할 수 있다. 이로 인해, 단일 기판 검사 장치에 있어서 에칭 시뮬레이션과 결함의 검출을 행하면서, 처리 전체의 장시간화를 억제할 수 있다.Particularly, according to the fourth invention of the present application, the time required for the etching simulation can be shortened. This makes it possible to suppress the elongation of the entire process while performing etching simulation and defect detection in a single substrate inspection apparatus.

특히, 본원의 제5 발명에 의하면, 기판 검사 장치의 사용자가, 에칭 처리의 경향이나 검사의 상황에 따라, 검사 영역을 설정할 수 있다.In particular, according to the fifth invention of the present application, the user of the substrate inspection apparatus can set the inspection region according to the tendency of the etching process or the inspection condition.

특히, 본원의 제6 발명에 의하면, 실제 기판과는 별도로 에칭 정보 측정용의 기판을 준비하는 일 없이, 실제 기판에 대해, 에칭 정보의 측정으로부터 결함의 검출까지를 일관되게 행할 수 있다.Particularly, according to the sixth invention of the present application, it is possible to consistently perform, from the measurement of etching information to the detection of defects, with respect to an actual substrate without preparing a substrate for measuring etching information separately from the actual substrate.

또, 본원의 제7 발명에 의하면, 에칭 정보에 따라 생성된 검사 데이터에 기초하여, 오검출이 적은 결함 검사를 행할 수 있다. 또, 단일 장치에 있어서, 에칭 정보의 측정, 에칭 시뮬레이션 및 결함의 검출이 행해진다. 이로 인해, 복수의 장치 사이에서 기판을 이동시킬 필요가 없다.According to the seventh invention of the present application, it is possible to perform defect inspection with few erroneous detection based on the inspection data generated in accordance with the etching information. Also, in a single apparatus, measurement of etching information, simulation of etching, and detection of defects are performed. Thereby, it is not necessary to move the substrate between the plurality of devices.

특히, 본원의 제8 발명에 의하면, 에칭 시뮬레이션에 걸리는 시간을 단축할 수 있다. 이로 인해, 단일 장치에 있어서 에칭 시뮬레이션과 결함의 검출을 행하면서, 처리 전체의 장시간화를 억제할 수 있다.Particularly, according to the eighth aspect of the present invention, it is possible to shorten the time required for the etching simulation. This makes it possible to suppress the elongation of the entire process while performing etching simulation and defect detection in a single apparatus.

특히, 본원의 제9 발명에 의하면, 각 검사 영역에 있어서의 에칭의 정도를 더 정확하게 반영한 검사 데이터를 작성할 수 있다. 따라서, 각 검사 영역에 있어서의 오검출을, 더욱 저감할 수 있다. Particularly, according to the ninth invention of the present application, it is possible to create inspection data more accurately reflecting the degree of etching in each inspection region. Therefore, erroneous detection in each inspection region can be further reduced.

특히, 본원의 제10 발명에 의하면, 에칭 시뮬레이션에 걸리는 시간을 단축할 수 있다. 이로 인해, 단일 장치에 있어서 에칭 시뮬레이션과 결함의 검출을 행하면서, 처리 전체의 장시간화를 억제할 수 있다.Particularly, according to the tenth aspect of the present invention, it is possible to shorten the time required for the etching simulation. This makes it possible to suppress the elongation of the entire process while performing etching simulation and defect detection in a single apparatus.

도 1은 프린트 기판의 사시도이다.
도 2는 측정용 패턴의 예를 도시한 도이다.
도 3은 기판 검사 시스템의 구성을 도시한 도이다.
도 4는 기판 검사 장치의 상면도이다.
도 5는 기판 검사 장치의 측면도이다.
도 6은 결함 검사의 순서를 도시한 플로차트이다.
도 7은 검사 데이터의 생성 순서를 도시한 플로차트이다.
도 8은 제어부에 있어서의 데이터 처리의 모습을, 개념적으로 도시한 블럭도이다.
도 9는 한 쌍의 라인 패턴에 있어서, 에칭 곡선의 측정에 사용되는 파라미터의 예를 도시한 도이다.
도 10은 에칭 곡선의 예를 도시한 도이다.
도 11은 원형 패턴에 있어서, 에칭 곡선의 측정에 사용되는 파라미터의 예를 도시한 도이다.
도 12는 에칭 곡선의 예를 도시한 도이다.1 is a perspective view of a printed board.
2 is a diagram showing an example of a measurement pattern.
3 is a diagram showing a configuration of a substrate inspection system.
4 is a top view of the substrate inspection apparatus.
5 is a side view of the substrate inspection apparatus.
6 is a flowchart showing a procedure of defect inspection.
Fig. 7 is a flowchart showing a procedure for generating inspection data.
8 is a block diagram conceptually showing the state of data processing in the control section.
Fig. 9 is a diagram showing an example of parameters used for measurement of an etching curve in a pair of line patterns. Fig.
10 is a diagram showing an example of an etching curve.
11 is a diagram showing an example of a parameter used for measurement of an etching curve in a circular pattern.
12 is a diagram showing an example of an etching curve.

이하, 본 발명의 적합한 실시 형태에 대해, 도면을 참조하면서 설명한다.Best Mode for Carrying Out the Invention Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

〈1. 프린트 기판에 대해〉 <One. For printed boards>

먼저, 후술하는 기판 검사 장치(30)에 있어서 검사되는 프린트 기판에 대해, 설명한다. 도 1은, 프린트 기판(9)의 일례를 도시한 도이다. 도 1에 도시한 바와 같이, 프린트 기판(9)은, 베이스판부(91)와, 베이스판부(91)의 상면에 형성된 배선 패턴(92)을 가진다. 베이스판부(91)는, 유리 에폭시나 종이 페놀 등의 절연 재료로부터 형성된다. 배선 패턴(92)은, 포토 리소그래피 공정에 있어서, 동박(銅箔) 등의 도체를 에칭함으로써, 형성된다.First, a printed board to be inspected in the substrate inspection apparatus 30 to be described later will be described. Fig. 1 is a diagram showing an example of a printed board 9. Fig. 1, the printed circuit board 9 has a base plate portion 91 and a wiring pattern 92 formed on the upper surface of the base plate portion 91. As shown in Fig. The base plate portion 91 is formed from an insulating material such as glass epoxy or paper phenol. The wiring pattern 92 is formed by etching a conductor such as a copper foil in the photolithography process.

도 1에 도시한 바와 같이, 배선 패턴(92)은, 격자형상으로 배열된 복수의 개편 패턴(921)을 포함하고 있다. 도 1의 예에서는, 개편 패턴(921)의 수는 24개이다. 각 개편 패턴(921)은, 서로 동일한 전자 회로를 구성한다. 즉, 각 개편 패턴(921)은, 설계상에는 동일한 패턴으로 되어 있다. 도 1에 도시하는 프린트 기판(9)은, 그 후의 제조 공정에 있어서, 개편 패턴(921)마다 복수의 기판에 분할된다.As shown in Fig. 1, the wiring pattern 92 includes a plurality of reorganization patterns 921 arranged in a lattice pattern. In the example of Fig. 1, the number of the reorganization patterns 921 is 24. Each reorganization pattern 921 constitutes the same electronic circuit. That is, each of the reorganization patterns 921 has the same pattern in terms of design. The printed board 9 shown in Fig. 1 is divided into a plurality of boards for each individual pattern 921 in a subsequent manufacturing process.

또, 후술하는 기판 검사 시스템(1)에 있어서는, 프린트 기판(9)의 상면에, 복수의 검사 영역(93)이 설정된다. 도 1의 예에서는, 프린트 기판(9)의 상면이, 4개의 검사 영역(93)으로 분할되고, 각 검사 영역(93)에, 6개의 개편 패턴(921)이 포함되어 있다. 또, 프린트 기판(9)의 상면에는, 후술하는 에칭 곡선의 측정에 이용하기 위한 측정용 패턴(94)이, 다수 형성되어 있다. 도 1의 예에서는, 측정용 패턴(94)의 수는, 4개이다. 측정용 패턴(94)은, 각 검사 영역(93)에 1개씩 포함된다. 또한, 측정용 패턴(94)은, 동박 등의 도체를 에칭함으로써, 배선 패턴(92)과 동시에 형성된다.In the substrate inspection system 1 to be described later, a plurality of inspection areas 93 are set on the upper surface of the printed board 9. [ In the example of Fig. 1, the upper surface of the printed board 9 is divided into four inspection areas 93, and each of the inspection areas 93 includes six reorganization patterns 921. Fig. On the upper surface of the printed board 9, a large number of measuring patterns 94 for use in measurement of an etching curve to be described later are formed. In the example of Fig. 1, the number of patterns 94 for measurement is four. One pattern 94 for measurement is included in each inspection region 93. The measurement pattern 94 is formed simultaneously with the wiring pattern 92 by etching a conductor such as a copper foil.

도 2는, 측정용 패턴(94)의 예를 도시한 도이다. 도 2의 측정용 패턴(94)은, 한 쌍의 라인 패턴에 의해 구성되는 패턴조(941)와, 원형 패턴(942)을, 각각 복수 가지고 있다. 한 쌍의 라인 패턴의 간격은, 패턴조(941)마다 상이하다. 또, 복수의 원형 패턴(942)은, 서로 상이한 직경을 가지고 있다. Fig. 2 is a diagram showing an example of the measurement pattern 94. Fig. The measurement pattern 94 shown in Fig. 2 has a plurality of pattern tanks 941 and a plurality of circular patterns 942 each composed of a pair of line patterns. The intervals of the pair of line patterns are different for each pattern set 941. [ In addition, the plurality of circular patterns 942 have diameters different from each other.

또한, 측정용 패턴(94)의 디자인은, 도 2의 예로 한정되는 것은 아니다. 예를 들어, 패턴조(941)마다, 라인 패턴의 선폭이 변경되어 있어도 된다. 또, 패턴조(941)의 수나 원형 패턴(942)의 수는, 도 2와는 상이한 수여도 된다. 또, 측정용 패턴(94)에, 라인 패턴이나 원형 패턴 이외의 패턴이, 포함되어 있어도 된다. 또, 측정용 패턴은, 도 1과 같이 배선 패턴(92)의 주위에 배치되어 있어도 되고, 복수의 개편 패턴(921)의 간극에 배치되어 있어도 된다.The design of the measurement pattern 94 is not limited to the example shown in Fig. For example, the line width of the line pattern may be changed for each pattern group 941. The number of the pattern tanks 941 and the number of the circular patterns 942 may be different from those in Fig. The measurement pattern 94 may include a pattern other than a line pattern or a circular pattern. The measurement pattern may be disposed around the wiring pattern 92 as shown in Fig. 1, or may be disposed in the gap between the plurality of reorganization patterns 921. Fig.

〈2. 기판 검사 시스템의 구성〉<2. Configuration of substrate inspection system>

이어서, 본 발명의 일실시 형태에 따른 기판 검사 장치(30)를 구비한 기판 검사 시스템(1)에 대해, 설명한다. 도 3은, 기판 검사 시스템(1)의 구성을 도시한 도이다. 이 기판 검사 시스템(1)은, 프린트 기판(9)의 제조 공정에 있어서, 배선 패턴(92)의 결함 검사를 행하기 위한 시스템이다. 도 3에 도시한 바와 같이, 기판 검사 시스템(1)은, 데이터 서버(10), CAM 편집기(20), 기판 검사 장치(30), 및 검증 장치(verification equipment)(40)를 구비하고 있다.Next, a substrate inspection system 1 having a substrate inspection apparatus 30 according to an embodiment of the present invention will be described. 3 is a diagram showing the configuration of the substrate inspection system 1. The substrate inspection system 1 is a system for defect inspection of the wiring pattern 92 in the manufacturing process of the printed board 9. [ 3, the substrate inspection system 1 includes a data server 10, a CAM editor 20, a substrate inspection apparatus 30, and a verification equipment 40. [

데이터 서버(10)와 CAM 편집기(20)는, HUB(51)를 통해 전기적으로 접속되어 있다. 또, CAM 편집기(20), 기판 검사 장치(30), 및 검증 장치(40)는, HUB(52)를 통해 전기적으로 접속되어 있다. 또, CAM 편집기는, HUB(53)를 통해 기판 검사 시스템(1)의 외부에 위치하는 묘화 장치(60)에도, 전기적으로 접속되어 있다. 각 HUB(51, 52, 53)를 통해 접속된 복수의 장치 사이에서는, 다양한 데이터를 송수신하는 것이 가능해져 있다.The data server 10 and the CAM editor 20 are electrically connected through a HUB 51. [ The CAM editor 20, the substrate inspecting apparatus 30 and the verifying apparatus 40 are electrically connected through a HUB 52. The CAM editor is also electrically connected to the drawing apparatus 60 located outside the substrate inspection system 1 via the HUB 53. [ It is possible to transmit and receive various data between a plurality of apparatuses connected through the respective HUBs 51, 52 and 53.

데이터 서버(10)에는, 프린트 기판(9)상에 배열되는 각각의 개편 패턴(921)의 설계 데이터가, 기억되어 있다. 이하에서는, 각각의 개편 패턴(921)의 설계 데이터를 「개편 설계 데이터(D1)」라고 칭한다. 데이터 서버(10)는, CAM 편집기(20)로부터의 요구에 따라, 개편 설계 데이터(D1)를 CAM 편집기(20)에 출력한다. 데이터 서버(10)는, 예를 들어, 하드 디스크 등의 기억부와, 기억부에 대해 데이터의 읽고 쓰기를 행하는 CPU 등의 연산 처리부를 가지는 컴퓨터에 의해 구성된다.In the data server 10, design data of each reorganization pattern 921 arranged on the printed board 9 is stored. In the following, the design data of each reorganization pattern 921 is referred to as " reorganized design data D1 ". The data server 10 outputs the revised design data D1 to the CAM editor 20 in response to a request from the CAM editor 20. [ The data server 10 is constituted by, for example, a computer having a storage unit such as a hard disk and an arithmetic processing unit such as a CPU for reading and writing data from and to the storage unit.

CAM 편집기(20)는, 프린트 기판(9) 전체의 설계 데이터를 작성하기 위한 장치이다. 이하에서는, 프린트 기판(9) 전체의 설계 데이터를 「전체 설계 데이터(D2)」라고 칭한다. CAM 편집기(20)는, 데이터 서버(10)로부터 개편 설계 데이터(D1)를 읽어내고, 읽어낸 개편 설계 데이터(D1)를 배열함과 더불어, 측정용 패턴(94)의 설계 데이터를, 소정의 위치에 편입한다. 이에 의해, 전체 설계 데이터(D2)가 작성된다. CAM 편집기(20)는, 예를 들어, CPU 등의 연산 처리부나 메모리를 가지는 컴퓨터에 의해 구성된다.The CAM editor 20 is a device for creating design data of the entire printed circuit board 9. Hereinafter, the design data of the entire printed circuit board 9 is referred to as " overall design data D2 ". The CAM editor 20 reads the reorganization design data D1 from the data server 10 and arranges the read reorganized design data D1 and sets the design data of the measurement pattern 94 in a predetermined Position. Thus, the entire design data D2 is created. The CAM editor 20 is constituted by, for example, a computer having an operation processing unit such as a CPU or a memory.

여기서, 측정용 패턴(94)은, 프린트 기판(9)상의 검사 영역(93)마다, 예를 들어 1개씩 배치된다. 검사 영역(93)은, CAM 편집기(20)에 있어서 설정하여 전체 설계 데이터(D2)에 편입되도록 되어 있어도 되고, 혹은, 기판 검사 장치(30)의 제어부(35)에 있어서, 설정 또는 변경할 수 있도록 되어 있어도 된다.Here, the measurement patterns 94 are arranged for each inspection region 93 on the printed board 9, for example. The inspection area 93 may be set in the CAM editor 20 and incorporated into the entire design data D2 or may be set or changed in the control unit 35 of the substrate inspection apparatus 30. [ .

묘화 장치(60)는, 프린트 기판(9)의 상면에 형성된 레지스터막을, 선택적으로 노광시키기 위한 장치이다. 묘화 장치(60)는, CAM 편집기(20)로부터 전체 설계 데이터(D2)를 수신하고, 상기 전체 설계 데이터(D2)에 기초하여, 프린트 기판(9)의 상면을 선택적으로 노광시키는 묘화 처리를 행한다. 묘화 처리 후의 프린트 기판(9)은, 도시되지 않은 에칭 장치로 반송되어, 에칭 처리된다. 그 후, 세정 장치에 있어서 레지스터막이 제거됨으로써, 프린트 기판(9)의 상면에, 배선 패턴(92)과 복수의 측정용 패턴(94)이 형성된다.The drawing apparatus 60 is a device for selectively exposing a resist film formed on the upper surface of the printed board 9. The drawing apparatus 60 receives the entire design data D2 from the CAM editor 20 and performs drawing processing for selectively exposing the upper surface of the printed board 9 based on the overall design data D2 . The printed substrate 9 after the rendering process is transported to an etching apparatus (not shown) and etched. Thereafter, the resist film is removed in the cleaning apparatus, whereby a wiring pattern 92 and a plurality of measurement patterns 94 are formed on the upper surface of the printed board 9. [

기판 검사 장치(30)는, 프린트 기판(9)의 표면에 형성된 배선 패턴(92)의 결함 검사를 행하는 장치이다. 기판 검사 장치(30)는, CAM 편집기(20)로부터 수신된 전체 설계 데이터(D2)에 기초하여, 검사 데이터(D5)(도 8 참조)를 작성한다. 또, 기판 검사 장치(30)는, 프린트 기판(9)의 상면을 촬영하여, 화상 데이터(D3)(도 8 참조)를 취득한다. 그리고 검사 데이터(D5)와 화상 데이터(D3)를 대조함으로써, 배선 패턴(92)의 결함을 검출한다. 검사 결과의 데이터는, 기판 검사 장치(30)로부터 검증 장치(40)에 송신된다. 기판 검사 장치(30)의 더욱 상세한 구성에 대해서는, 후술한다.The substrate inspecting apparatus 30 is a device for inspecting a defect of a wiring pattern 92 formed on the surface of a printed board 9. The substrate inspection apparatus 30 creates the inspection data D5 (see Fig. 8) based on the entire design data D2 received from the CAM editor 20. [ The substrate inspection apparatus 30 takes an image of the upper surface of the printed substrate 9 and acquires image data D3 (see FIG. 8). Then, defects in the wiring pattern 92 are detected by collating the inspection data D5 with the image data D3. The inspection result data is transmitted from the substrate inspection apparatus 30 to the verification apparatus 40. [ A more detailed configuration of the substrate inspection apparatus 30 will be described later.

검증 장치(40)는, 기판 검사 장치(30)가 결함으로서 검출한 프린트 기판(9)상의 개소를, 목측에 의해 확인하기 위한 장치이다. 검증 장치(40)는, 기판 검사 장치(30)로부터 검사 결과의 데이터를 수신하면, 검사 결과에 있어서 지정된 개소를 작업자에게 보여준다. 작업자는, 프린트 기판(9)상의 상기 개소를, 목측 관찰에 의해 확인한다. 이에 의해, 오검출과 실결함의 분류나, 결함의 종류의 판정을 행한다. 결함의 종류에는, 예를 들어 단선, 깨짐, 돌기 등이 있다.The verification device 40 is an apparatus for confirming a position on the printed board 9 detected as a defect by the substrate inspection apparatus 30 by the user's side. Upon receiving the inspection result data from the substrate inspection apparatus 30, the verification apparatus 40 displays the designated position in the inspection result to the operator. The operator confirms the above position on the printed circuit board 9 by observing the face. Thus, the erroneous detection and the detection of the defect are performed, and the type of the defect is judged. The types of defects include, for example, breaks, breaks, protrusions, and the like.

〈3. 기판 검사 장치의 구성〉 <3. Configuration of substrate inspection apparatus>

이어서, 기판 검사 장치(30)의 더욱 상세한 구성에 대해, 설명한다.Next, a more detailed configuration of the substrate inspection apparatus 30 will be described.

도 4는, 기판 검사 장치(30)의 상면도이다. 도 5는, 기판 검사 장치(30)의 측면도이다. 도 4 및 도 5에 도시한 바와 같이, 기판 검사 장치(30)는, 하우징(31), 테이블(32), 테이블 이동 기구(33), 촬상부(34), 및 제어부(35)를 구비하고 있다. 또한, 도 4 및 도 5에서는, 하우징(31)의 내부를 명시하기 위해, 하우징(31)의 일부분을 파단하여 도시하고 있다.Fig. 4 is a top view of the substrate inspection apparatus 30. Fig. Fig. 5 is a side view of the substrate inspection apparatus 30. Fig. 4 and 5, the substrate inspection apparatus 30 includes a housing 31, a table 32, a table moving mechanism 33, an image pickup section 34, and a control section 35 have. In Figs. 4 and 5, a portion of the housing 31 is shown broken to clearly show the inside of the housing 31. Fig.

하우징(31)은, 기대(基台)부(311)와 커버부(312)를 가지고 있다. 기대부(311)는, 복수의 각(脚)부(313)를 가진다. 복수의 각부(313)는, 공장 내의 바닥면에 접촉하여 기판 검사 장치(30)의 전체를 지지한다. 커버부(312)는, 기대부(311)의 상부를 덮고 있다. 테이블(32), 테이블 이동 기구(33), 촬상부(34), 및 제어부(35)는, 기대부(311)와 커버부(312)로 구성되는 케이스형상의 하우징(31)의 내부에, 수용되어 있다.The housing 31 has a base portion 311 and a cover portion 312. The base portion 311 has a plurality of angular (leg) portions 313. The plurality of corner portions 313 contact the bottom surface in the factory to support the entire substrate inspection apparatus 30. The cover portion 312 covers the upper portion of the base portion 311. The table 32, the table moving mechanism 33, the imaging section 34 and the control section 35 are housed in a case-shaped housing 31 composed of a base section 311 and a cover section 312, And is accommodated.

테이블(32)은, 프린트 기판(9)을 올려놓는 판형상의 유지부이다. 테이블(32)은, 기대부(311)의 상부 개구 부근에, 수평 자세로 배치되어 있다. 테이블(32)은, 직사각형형상의 프레임부(321)와, 프레임부(321)의 내측에 끼워 넣어진 유리제의 광투과부(322)를 가지고 있다. 프레임부(321)의 하면에는, 후술하는 볼 나사(332)에 맞춰지는 너트부(323)가 설치되어 있다. 프린트 기판(9)은, 배선 패턴(92) 및 측정용 패턴(94)이 형성된 면이 상측이 되는 수평 자세로, 광투과부(322)의 상면에 올려 놓여진다.The table 32 is a plate-like holding part for placing the printed board 9 thereon. The table 32 is disposed in a horizontal posture near the upper opening of the base 311. [ The table 32 has a frame portion 321 having a rectangular shape and a light transmitting portion 322 made of glass sandwiched inside the frame portion 321. On the lower surface of the frame portion 321, a nut portion 323 fitted to a ball screw 332 described later is provided. The printed circuit board 9 is placed on the upper surface of the light transmitting portion 322 in a horizontal posture in which the surface on which the wiring pattern 92 and the measuring pattern 94 are formed is on the upper side.

테이블 이동 기구(33)는, 한 쌍의 가이드 레일(331), 볼 나사(332), 및 모터(333)를 가진다. 한 쌍의 가이드 레일(331)과 볼 나사(332)는, 주주사 방향에 따라, 서로 평행하고 수평으로 늘어나 있다. 테이블(32)의 프레임부(321)는, 가이드 레일(331)에 대해, 슬라이드 이동 가능하도록 부착되어 있다. 또, 볼 나사(332)에는, 테이블(32)의 너트부(323)가 맞춰져 있다. 모터(333)를 구동시키면, 볼 나사(332)는, 그 축심을 중심으로 회전한다. 그러자, 볼 나사(332) 및 가이드 레일(331)에 따라, 테이블(32)이 주주사 방향으로 이동한다.The table moving mechanism 33 has a pair of guide rails 331, a ball screw 332, and a motor 333. The pair of guide rails 331 and the ball screw 332 extend parallel to each other and horizontally along the main scanning direction. The frame portion 321 of the table 32 is attached to the guide rail 331 so as to be slidable. A nut 323 of the table 32 is fitted to the ball screw 332. When the motor 333 is driven, the ball screw 332 rotates about its axis. Then, along the ball screw 332 and the guide rail 331, the table 32 moves in the main scanning direction.

촬상부(34)는, 프린트 기판(9)의 상면을 촬영하기 위한 기구이다. 촬상부(34)는, 커버부(312)의 내부에 배치되어 있다. 도 4 및 도 5에 도시한 바와 같이, 촬상부(34)는, 복수의 롤러 기구(341), 복수의 광학 헤드(342), 헤드 지지부(343), 및 헤드 이동 기구(344)를 가지고 있다. 복수의 롤러 기구(341)는, 광학 헤드(342)의 주주사 방향의 전후에 있어서, 프린트 기판(9)의 상면을 압압한다. 이에 의해, 광학 헤드(342)의 하방에 있어서, 프린트 기판(9)의 위치 어긋남과 휘어짐이, 억제된다.The image pickup section 34 is a mechanism for photographing the upper surface of the printed board 9. The imaging section 34 is disposed inside the cover section 312. 4 and 5, the image pickup section 34 has a plurality of roller mechanisms 341, a plurality of optical heads 342, a head supporting section 343, and a head moving mechanism 344 . The plurality of roller mechanisms 341 press the upper surface of the printed board 9 before and after the optical head 342 in the main scanning direction. Thereby, the positional deviation and warpage of the printed board 9 are suppressed below the optical head 342. [

복수의 광학 헤드(342)는, 부주사 방향으로 등간격으로 배열되어 있다. 부주사 방향은, 주주사 방향에 직교하는 수평 방향이다. 각 광학 헤드(342)에는, 렌즈 등의 광학계와, CCD나 CMOS 등의 촬상 소자가 탑재되어 있다. 또, 복수의 광학 헤드(342)는, 헤드 지지부(343)에 고정되어 일체화되어 있다. 헤드 지지부(343)에 접속된 헤드 이동 기구(344)를 구동시키면, 헤드 지지부(343)와 더불어 복수의 광학 헤드(342)가, 부주사 방향으로 이동한다. 헤드 이동 기구(344)는, 예를 들어, 테이블 이동 기구(33)와 마찬가지로 가이드 레일, 볼 나사, 및 모터를 가지는 기구에 의해, 실현될 수 있다.The plurality of optical heads 342 are arranged at regular intervals in the sub-scanning direction. The sub-scanning direction is a horizontal direction orthogonal to the main scanning direction. To each optical head 342, an optical system such as a lens and an image pickup element such as a CCD or CMOS are mounted. The plurality of optical heads 342 are fixed to the head supporter 343 and integrated therewith. When the head moving mechanism 344 connected to the head supporting portion 343 is driven, a plurality of optical heads 342 move together with the head supporting portion 343 in the sub scanning direction. The head moving mechanism 344 can be realized by a mechanism having a guide rail, a ball screw, and a motor in the same manner as the table moving mechanism 33, for example.

또, 촬상부(34)는, 도시하지 않은 복수의 광원을 가진다. 광원은, 촬영시의 프린트 기판(9)의 상방 위치 및 하방 위치에, 각각 배치되어 있다. 촬상부(34)는, 이들 광원의 ON/OFF를 전환함으로써, 투과광 및 반사광에 따른 프린트 기판(9)의 촬영을 행한다. The imaging section 34 has a plurality of light sources (not shown). The light sources are arranged at the upper position and the lower position of the printed board 9 at the time of photographing, respectively. The image pickup section 34 performs ON / OFF switching of these light sources to photograph the printed board 9 in accordance with the transmitted light and the reflected light.

제어부(35)는, 커버부(312)의 내부에 배치되어 있다. 제어부(35)는, 모터(333), 롤러 기구(341), 광학 헤드(342), 및 헤드 이동 기구(344)와, 전기적으로 접속되어 있다. 제어부(35)는, 예를 들어, CPU 등의 연산 처리부, 하드 디스크 등의 기억부, 및 데이터를 일시적으로 기억하는 메모리 등을 가지는 컴퓨터에 의해 구성된다. 제어부(35)는, 사용자의 조작, 각종 입력 신호, 또는 미리 설정된 프로그램에 따라, 기판 검사 장치(30) 내의 각 부를 제어함과 더불어, 다양한 데이터 처리를 행한다. 이에 의해, 기판 검사 장치(30)에 있어서의 프린트 기판(9)의 검사가 진행된다.The control section 35 is disposed inside the cover section 312. The control unit 35 is electrically connected to the motor 333, the roller mechanism 341, the optical head 342, and the head moving mechanism 344. The control unit 35 is constituted by a computer having, for example, an arithmetic processing unit such as a CPU, a storage unit such as a hard disk, and a memory for temporarily storing data. The control unit 35 controls various units in the substrate inspecting apparatus 30 according to the user's operation, various input signals, or a preset program, and performs various data processing. Thereby, the inspection of the printed board 9 in the board inspecting apparatus 30 proceeds.

〈4. 결함 검사에 대해〉 <4. About defect inspection>

도 6은, 상기 서술한 기판 검사 장치(30)에 있어서의 결함 검사의 순서를 도시한 플로차트이다. 도 7은, 도 6 중의 단계 S3에 있어서의 검사 데이터의 생성 순서를 도시한 플로차트이다. 도 8은, 제어부(35)에 있어서의 데이터 처리의 모습을, 개념적으로 도시한 블럭도이다. 이하에서는, 도 6, 도 7, 및 도 8을 참조하면서, 기판 검사 장치(30)에 있어서의 결함 검사에 대해, 설명한다. 또한, 도 8 중의 화상 취득부(351), 정보 측정부(352), 시뮬레이션부(353), 및 데이터 대조부(354)는, 예를 들어 컴퓨터의 CPU가, 메모리 등에 기억된 데이터를 참조하면서 동작함으로써, 실현된다.Fig. 6 is a flowchart showing a procedure of defect inspection in the substrate inspection apparatus 30 described above. Fig. 7 is a flowchart showing a procedure for generating inspection data in step S3 in Fig. 8 is a block diagram conceptually showing the state of data processing in the control unit 35. As shown in Fig. Hereinafter, defect inspection in the substrate inspection apparatus 30 will be described with reference to Figs. 6, 7, and 8. Fig. The image acquisition unit 351, the information measurement unit 352, the simulation unit 353, and the data verification unit 354 in Fig. 8 are examples in which the CPU of the computer refers to data stored in a memory or the like Thereby realizing it.

기판 검사 장치(30)에 있어서 결함 검사를 행할 때에는, 먼저, 에칭 공정을 거쳐 배선 패턴(92) 및 복수의 측정용 패턴(94)이 형성된 프린트 기판(9)을, 테이블(32)의 상면에 올려놓는다. 다음에, 제어부(35)에 검사를 개시한다는 취지의 신호가 입력된다. 그러자, 제어부(35)가, 모터(333), 롤러 기구(341), 광학 헤드(342), 및 헤드 이동 기구(344)를 제어함으로써, 프린트 기판(9)의 화상을 읽어내는 처리가 행해진다(단계 S1).The printed board 9 on which the wiring pattern 92 and the plurality of measurement patterns 94 are formed is subjected to the etching process so as to be provided on the upper surface of the table 32 I put it. Next, a signal indicating that the inspection is to be started is input to the control unit 35. [ The control unit 35 controls the motor 333, the roller mechanism 341, the optical head 342 and the head moving mechanism 344 to perform a process of reading an image of the printed board 9 (Step S1).

단계 S1에서는, 먼저, 모터(333)가 순방향으로 구동한다. 이에 의해, 테이블(32) 및 프린트 기판(9)이, 주주사 방향으로 이동한다. 또, 프린트 기판(9)이 촬상부(34)의 하방을 통과하는 경우에, 복수의 광학 헤드(342)가, 프린트 기판(9)의 상면의 화상을 읽어낸다. 즉, 왕로(往路)의 주주사 스캔이 행해진다.In step S1, first, the motor 333 is driven in the forward direction. Thus, the table 32 and the printed board 9 move in the main scanning direction. When the printed board 9 passes under the imaging unit 34, a plurality of optical heads 342 read an image on the upper surface of the printed board 9. That is, main scanning of the forward route is performed.

왕로의 주주사 스캔이 완료되면, 다음에, 헤드 이동 기구(344)가 동작한다. 이에 의해, 헤드 지지부(343) 및 복수의 광학 헤드(342)가, 부주사 방향으로 이동한다. 여기서의 부주사 방향의 이동량은, 예를 들어, 광학 헤드(342)의 간격의 절반이다.When main scanning of the main path is completed, the head moving mechanism 344 is operated next. Thereby, the head support portion 343 and the plurality of optical heads 342 move in the sub scanning direction. Here, the amount of movement in the sub-scanning direction is, for example, half the distance of the optical head 342. [

그 후, 모터(333)가 역방향으로 구동한다. 이에 의해, 테이블(32) 및 프린트 기판(9)이, 왕로의 주주사 스캔과는 역방향으로 이동한다. 또, 프린트 기판(9)이 촬상부(34)의 하방을 통과하는 경우에, 복수의 광학 헤드(342)가, 프린트 기판(9)의 상면의 화상을 읽어낸다. 즉, 귀로의 주주사 스캔이 행해진다.Thereafter, the motor 333 is driven in the reverse direction. Thereby, the table 32 and the printed board 9 move in the direction opposite to the main scanning of the forward route. When the printed board 9 passes under the imaging unit 34, a plurality of optical heads 342 read an image on the upper surface of the printed board 9. That is, main scanning of the ears is performed.

이와 같이, 이 기판 검사 장치(30)에서는, 왕로 및 귀로의 주주사 스캔에 의해, 복수의 광학 헤드(342)가, 프린트 기판(9)의 상면 전역에 걸치는 화상을 촬영한다. 복수의 광학 헤드(342)의 출력 신호는, 화상 취득부(351)에 있어서 통합되고 디지털화된다. 이에 의해, 화상 데이터(D3)가 취득된다. 이 화상 데이터(D3)에는, 배선 패턴(92)의 화상과, 복수의 측정용 패턴(94)의 화상이 포함된다.As described above, in the substrate inspection apparatus 30, a plurality of optical heads 342 take an image over the entire upper surface of the printed board 9 by main scanning of the main road and the return road. The output signals of the plurality of optical heads 342 are integrated and digitized by the image acquisition section 351. [ Thus, the image data D3 is obtained. The image data D3 includes the image of the wiring pattern 92 and the images of the plurality of measurement patterns 94. [

다음에, 정보 측정부(352)가, 화상 데이터(D3)에 기초하여, 에칭의 강약의 정도를 나타내는 에칭 곡선(D4)을, 에칭 정보로서 측정한다(단계 S2). 여기에서는, 먼저, 정보 측정부(352)가, 화상 데이터(D3)에 포함되는 복수의 측정용 패턴(94)의 화상과 전체 설계 데이터(D2)에 포함되는 복수의 측정용 패턴(94)의 화상의 각각에 대해, 엣지 추출 처리를 행한다. 그리고 엣지 추출 후의 윤곽선의 차분에 기초하여, 에칭 곡선(D4)을 측정한다.Next, based on the image data D3, the information measuring unit 352 measures an etching curve D4 indicating the degree of the intensity of etching as etching information (step S2). First, the information measuring unit 352 measures the number of measurement patterns 94 included in the entire design data D2 and the image of the plurality of measurement patterns 94 included in the image data D3. For each of the images, edge extraction processing is performed. Then, the etching curve D4 is measured based on the difference of the outline after the edge extraction.

에칭 곡선(D4)은, 예를 들어, 라인 패턴의 간격이나 원형 패턴의 직경과, 라인 패턴 및 원형 패턴의 에칭량과의 관계를 나타내는 데이터로서, 산출된다. 또, 에칭 곡선(D4)은, 측정용 패턴(94)마다, 개별적으로 산출된다. 즉, 에칭 곡선(D4)은, 검사 영역(93)마다, 개별적으로 산출된다.The etching curve D4 is calculated, for example, as data representing the relationship between the intervals of the line patterns, the diameter of the circular patterns, and the etching amounts of the line patterns and the circular patterns. The etching curve D4 is calculated for each measurement pattern 94 individually. That is, the etching curve D4 is calculated individually for each inspection region 93. [

상기 서술한 대로, 측정용 패턴(94)은, 한 쌍의 라인 패턴에 의해 구성되는 패턴조(941)를, 복수 가지고 있다. 도 9는, 측정용 패턴(94) 내의 패턴조(941)에 있어서, 에칭 곡선(D4)의 측정에 사용되는 파라미터 x1, y1의 예를 도시한 도이다. 도 9에서는, 전체 설계 데이터(D2)에 포함되는 설계상의 라인 패턴(941a)이 파선으로 도시되고, 화상 데이터(D3)에 포함되는 에칭 후의 라인 패턴(941b)이 실선으로 도시되어 있다. 에칭 곡선(D4)을 측정할 때에는, 복수의 패턴조(941)에 대해, 설계상의 라인 패턴(941a) 및 에칭 후의 라인 패턴(941b)의 각 윤곽선의 차분을, 에칭량 yl로서 측정한다. 그리고 설계상의 한 쌍의 라인 패턴(941a)의 간격 x1과, 에칭량 y1의 관계를 나타내는 에칭 곡선(D4)을 산출한다. 도 10은, 이와 같이 하여 얻어진 에칭 곡선(D4)의 예를 도시한 도이다. As described above, the measurement pattern 94 has a plurality of pattern tanks 941 each composed of a pair of line patterns. 9 is a diagram showing an example of parameters x1 and y1 used in the measurement of the etching curve D4 in the pattern tier 941 in the measurement pattern 94. Fig. In Fig. 9, the line pattern 941a on the design included in the entire design data D2 is shown by a broken line, and the etched line pattern 941b included in the image data D3 is shown by a solid line. When measuring the etching curve D4, the difference between the contour lines of the designed line pattern 941a and the etched line pattern 941b is measured as the etching amount yl with respect to the plurality of pattern sets 941. An etching curve D4 indicating the relationship between the distance x1 of the pair of line patterns 941a in design and the etching amount y1 is calculated. Fig. 10 is a view showing an example of the etching curve D4 thus obtained.

도 11은, 측정용 패턴(94) 내의 원형 패턴(942)에 있어서, 에칭 곡선(D4)의 측정에 사용되는 파라미터 x2, y2의 예를 도시한 도이다. 도 11에서는, 전체 설계 데이터(D2)에 포함되는 설계상의 원형 패턴(942a)이 파선으로 도시되고, 화상 데이터(D3)에 포함되는 에칭 후의 원형 패턴(942b)이 실선으로 도시되어 있다. 에칭 곡선(D4)을 측정할 때에는, 복수의 원형 패턴(942)에 대해, 설계상의 원형 패턴(942a) 및 에칭 후의 원형 패턴(942b)의 각 윤곽선의 차분을, 에칭량 y2로서 측정한다. 그리고 설계상의 원형 패턴(942a)의 직경 x2와, 에칭량 y2의 관계를 나타내는 에칭 곡선(D4)을 산출한다. 도 12는, 이와 같이 하여 얻어지는 에칭 곡선(D4)의 예를 도시한 도이다.11 is a diagram showing an example of parameters x2 and y2 used in the measurement of the etching curve D4 in the circular pattern 942 in the measurement pattern 94. Fig. 11, the designed circular pattern 942a included in the entire design data D2 is indicated by a broken line, and the etched circular pattern 942b included in the image data D3 is indicated by a solid line. When measuring the etching curve D4, the difference between each contour line of the designed circular pattern 942a and the circular pattern 942b after etching is measured as the etching amount y2 for the plurality of circular patterns 942. [ Then, an etching curve D4 representing the relationship between the diameter x2 of the designed circular pattern 942a and the etching amount y2 is calculated. Fig. 12 is a diagram showing an example of the etching curve D4 thus obtained.

도 6, 도 7, 및 도 8로 돌아온다. 이어서, 시뮬레이션부(353)가, 에칭 곡선(D4)을 이용하여, 전체 설계 데이터(D2)로부터 검사 데이터(D5)를 생성한다(단계 S3).6, 7, and 8. Then, the simulation unit 353 generates the inspection data D5 from the entire design data D2 by using the etching curve D4 (step S3).

도 7에 도시한 바와 같이, 단계 S3에서는, 먼저, 시뮬레이션부(353)는, 전체 설계 데이터(D2)로부터, 각 검사 영역(93)의 1개의 개편 설계 데이터(D1)를 추출한다. 그리고 상기 개편 설계 데이터(D1)에 대해, 에칭 시뮬레이션을 행한다(단계 S31). 에칭 시뮬레이션에는, 상기 검사 영역(93)에 대응하는 에칭 곡선(D4)이 사용된다. 즉, 에칭 시뮬레이션에는, 상기 검사 영역(93)에 포함되는 측정용 패턴(94)으로부터 측정된 에칭 곡선이 사용된다. 그리고 시뮬레이션부(353)는, 상기 에칭 곡선(D4)에 따른 강도로, 개편 설계 데이터(D1) 내의 패턴을 변형시킨다.7, at step S3, first, the simulation unit 353 extracts one piece of modified design data D1 of each inspection area 93 from the entire design data D2. An etching simulation is performed on the reforming design data D1 (step S31). In the etching simulation, an etching curve D4 corresponding to the inspection region 93 is used. That is, in the etching simulation, an etching curve measured from the measurement pattern 94 included in the inspection region 93 is used. Then, the simulation unit 353 modifies the pattern in the reorganized design data D1 with the intensity according to the etching curve D4.

또한, 에칭 정보를 이용한 에칭 시뮬레이션에는, 예를 들어, 특허 공개 2005－202949호 공보에 기재된 시뮬레이션 방법을, 적용할 수 있다. 다만, 본 발명의 에칭 시뮬레이션에는, 상기 공보의 시뮬레이션 방법뿐만 아니라, 에칭량에 기초하여 시뮬레이션을 행하는 다른 여러 가지의 시뮬레이션 방법을, 적용하는 것이 가능하다. 또, 본 발명의 에칭 정보에는, 본 실시 형태와 같은 에칭 곡선뿐만 아니라, 에칭 레이트 등의 에칭량을 나타내는 정보도 포함된다.For example, the simulation method described in Japanese Patent Application Laid-Open No. 2005-202949 can be applied to the etching simulation using the etching information. However, in the etching simulation of the present invention, it is possible to apply not only the simulation method of the publication but also various other simulation methods that perform simulation based on the etching amount. The etching information of the present invention includes not only the same etching curve as the present embodiment but also information indicating the etching amount such as the etching rate.

다음에, 시뮬레이션부(353)는, 개편 설계 테이터(D1)의 에칭 시뮬레이션의 결과를, 전체 설계 데이터(D2)에 되돌린다(단계 S32). 이때, 검사 영역(93) 내의 모든 개편 설계 데이터(D1)를, 1개의 개편 설계 데이터(D1)의 에칭 시뮬레이션의 결과로, 치환한다. 즉, 각 검사 영역(93)에 있어서, 1개의 개편 설계 데이터(D1)의 에칭 시뮬레이션의 결과를, 다면화(imposition)한다. 이에 의해, 에칭 시뮬레이션의 시간이, 큰 폭으로 단축된다. 상기 처리의 결과, 검사 데이터(D5)가 생성된다. Next, the simulation unit 353 returns the result of the etching simulation of the reforming design data D1 to the whole design data D2 (step S32). At this time, all the reorganization design data D1 in the inspection region 93 is replaced with the result of the etching simulation of the reorganized design data D1. That is, in each inspection region 93, the result of the etching simulation of one piece of the reorganization design data D1 is imaged. Thereby, the time of the etching simulation is greatly shortened. As a result of the above processing, inspection data D5 is generated.

그 후, 데이터 대조부(354)가, 화상 데이터(D3)와 검사 데이터(D5)를 대조함으로써, 배선 패턴(92)의 결함을 검출한다(단계 S4). 여기에서는, 화상 데이터(D3) 내의 패턴과 검사 데이터(D5) 내의 패턴의 차분이, 소정의 역치보다 큰 개소를, 결함으로서 검출한다. 즉, 본 실시 형태에서는, 촬상부(34)와, 제어부(35) 내의 데이터 대조부(354)가, 결함 검출 수단을 구성하고 있다. 검사 결과는, 제어부(35)에 접속된 표시부(355)에 표시됨과 더불어, 검증 장치(40)에 송신된다. Thereafter, the data collating unit 354 collates the inspection data D5 with the image data D3 to detect defects in the wiring pattern 92 (step S4). Here, a portion where the difference between the pattern in the image data D3 and the pattern in the inspection data D5 is larger than the predetermined threshold value is detected as a defect. That is, in this embodiment, the image pickup section 34 and the data verifying section 354 in the control section 35 constitute defect detection means. The inspection result is displayed on the display unit 355 connected to the control unit 35 and transmitted to the verification apparatus 40. [

이와 같이, 이 기판 검사 장치(30)에서는, 에칭 곡선(D4)에 따라 생성된 검사 데이터(D5)에 기초하여, 프린트 기판(9)의 결함 검사를 행한다. 이에 의해, 오검출이 적은 결함 검사를 행할 수 있다. 또, 상기 서술한 단계 S1, 단계 S2, 단계 S3, 및 단계 S4는, 단일 기판 검사 장치(30)에 있어서 행해진다. 이로 인해, 에칭 곡선(D4)의 측정이나 에칭 시뮬레이션을 위해, 복수의 장치 사이에서 기판(9)을 이동시킬 필요가 없다. 이에 의해, 프린트 기판(9)의 검사를, 효율적으로 행할 수 있다. Thus, in the substrate inspection apparatus 30, the defect inspection of the printed board 9 is performed based on the inspection data D5 generated in accordance with the etching curve D4. This makes it possible to perform defect inspection with little false detection. The above-described steps S1, S2, S3, and S4 are performed in the single substrate inspection apparatus 30. Therefore, it is not necessary to move the substrate 9 between a plurality of devices for the measurement of the etching curve D4 and the simulation of the etching. Thereby, the inspection of the printed board 9 can be performed efficiently.

특히, 본 실시 형태에서는, 배선 패턴(92)과 측정용 패턴(94)이, 단일 프린트 기판(9)의 표면에, 형성되어 있다. 이로 인해, 제품이 되는 프린트 기판(9)인 실제 기판과는 별도로, 에칭 곡선 측정용 기판을 준비할 필요는 없다. 기판 검사 장치(30)는, 실제 기판에 대해, 단계 S1, 단계 S2, 단계 S3, 및 단계 S4의 처리를 일관하여 행할 수 있다.Particularly, in the present embodiment, the wiring pattern 92 and the measuring pattern 94 are formed on the surface of the single printed board 9. As a result, it is not necessary to prepare a substrate for etching curve measurement separately from the actual substrate which is the printed substrate 9 as a product. The substrate inspecting apparatus 30 can perform the processing of steps S1, S2, S3, and S4 on the actual substrate.

또, 본 실시 형태에서는, 각 검사 영역(93) 내의 일부의 개편 설계 데이터(D1)에 대해, 에칭 시뮬레이션을 행하고, 상기 에칭 시뮬레이션의 결과를 다면화함으로써, 검사 데이터(D5)가 생성된다. 이와 같이 하면, 에칭 시뮬레이션에 걸리는 시간이 단축된다. 따라서, 단일 기판 검사 장치(30)에 있어서, 단계 S1, 단계 S2, 단계 S3, 및 단계 S4의 처리를 행하면서, 처리 전체의 장시간화가 억제된다. In the present embodiment, etching simulation is performed for a part of the reorganization design data D1 in each inspection region 93, and inspection data D5 is generated by making the result of the etching simulation multifaceted. In this case, the time required for the etching simulation is shortened. Therefore, in the single substrate inspection apparatus 30, the elongation of the entire processing is suppressed while performing the processing of step S1, step S2, step S3, and step S4.

또, 본 실시 형태에서는, 검사 영역(93)마다 측정된 에칭 곡선(D4)을 이용하여, 상기 검사 영역(93)의 에칭 시뮬레이션을 행한다. 이와 같이 하면, 각 검사 영역(93)에 있어서의 에칭의 정도를 더 정확하게 반영한 검사 데이터(D5)를 작성할 수 있다. 따라서, 각 검사 영역(93)에 있어서의 오검출을, 더욱 저감할 수 있다.In the present embodiment, the etching simulation of the inspection region 93 is performed by using the etching curve D4 measured for each inspection region 93. In this manner, inspection data D5 that more accurately reflects the degree of etching in each inspection region 93 can be created. Therefore, erroneous detection in each inspection area 93 can be further reduced.

또한, 프린트 기판(9)상의 복수의 검사 영역(93)은, 기판 검사 장치(30)의 제어부(35)에 있어서, 설정 또는 변경할 수 있도록 되어 있어도 된다. 예를 들어, 제어부(35)와 전기적으로 접속된 입력부(356)로부터, 각 검사 영역(93)의 형태나 크기, 혹은, 검사 영역(93)의 수를, 임의로 설정할 수 있도록 되어 있어도 된다. 즉, 기판 검사 장치(30)가, 사용자의 조작에 기초하여 복수의 검사 영역(93)을 설정하는 영역 설정 수단을 가지고 있어도 된다. 이와 같이 하면, 기판 검사 장치(30)의 사용자가, 에칭 처리의 경향이나 검사의 상황에 따라, 더 적절한 검사 영역(93)을 설정할 수 있다.The plurality of inspection areas 93 on the printed board 9 may be set or changed in the control unit 35 of the substrate inspection apparatus 30. [ For example, the shape and size of each inspection region 93 or the number of inspection regions 93 may be arbitrarily set from the input unit 356 electrically connected to the control unit 35. [ That is, the substrate inspection apparatus 30 may have area setting means for setting a plurality of inspection regions 93 based on the user's operation. By doing so, the user of the substrate inspection apparatus 30 can set a more appropriate inspection region 93 in accordance with the tendency of the etching process or the inspection condition.

〈5. 변형예〉 <5. Modifications>

이상, 본 발명의 일실시 형태에 대해 설명했으나, 본 발명은, 상기의 실시 형태에 한정되는 것은 아니다.Although the embodiment of the present invention has been described above, the present invention is not limited to the above embodiment.

상기의 실시 형태에서는, 프린트 기판(9)의 상면에, 배선 패턴(92) 및 측정용 패턴(94)이 형성되어 있으나, 배선 패턴(92) 및 측정용 패턴(94)은, 프린트 기판(9)의 상면 및 하면의 양방에 형성되어 있어도 된다. 또, 기판 검사 장치(30)의 촬상부(34)는, 프린트 기판(9)의 상면 및 하면의 양방을 촬영할 수 있도록, 구성되어 있어도 된다.The wiring pattern 92 and the measurement pattern 94 are formed on the upper surface of the printed board 9 in the above embodiment but the wiring pattern 92 and the measurement pattern 94 are formed on the printed board 9 As shown in Fig. The imaging section 34 of the substrate inspection apparatus 30 may be configured so as to be able to photograph both the upper surface and the lower surface of the printed substrate 9. [

또, 상기의 실시 형태에서는, 프린트 기판(9)의 각 검사 영역(93)에, 측정용 패턴(94)이 1개씩 배치되어 있었으나, 1개의 검사 영역(93)에, 복수의 측정용 패턴(94)이 배치되어 있어도 된다. 또, 도 1의 예에서는, 프린트 기판(9)에 4개의 검사 영역(93)이 설정되어 있으나, 프린트 기판(9)에 설정되는 검사 영역(93)의 수는 1개, 2개, 또는 3개 여도 되고, 5개 이상이어도 된다. 검사 영역(93)의 수나 형상은, 프린트 기판(9)의 크기, 요구되는 검사 정도, 에칭액이 흐르는 방향 등에 따라, 설정하면 된다.In the above-described embodiment, although one measurement pattern 94 is provided for each inspection region 93 of the printed circuit board 9, a plurality of measurement patterns 93 94 may be disposed. 1, four inspection areas 93 are set on the printed board 9, but the number of inspection areas 93 set on the printed board 9 is 1, 2, or 3 Or five or more. The number or shape of the inspection area 93 may be set according to the size of the printed board 9, the degree of inspection required, the direction in which the etching liquid flows, and the like.

또, 배선 패턴이 형성된 실제 기판과는 별도로, 측정용 패턴만이 형성된 에칭 곡선 측정용의 기판을, 준비해도 된다. 그 경우에는, 먼저, 기판 검사 장치(30)에 에칭 곡선 측정용의 기판을 준비하여, 상기 기판의 화상 데이터로부터, 에칭 곡선을 측정한다. 그 후, 기판 검사 장치(30)에 실제 기판을 준비하여, 결함의 검출을 행한다. 이 경우에도, 에칭 곡선의 측정을 위해, 복수의 장치 사이에서 기판을 이동시킬 필요는 없다.In addition to the actual substrate on which the wiring pattern is formed, a substrate for etching curve measurement in which only the measuring pattern is formed may be prepared. In this case, first, a substrate for etching curve measurement is prepared in the substrate inspection apparatus 30, and the etching curve is measured from the image data of the substrate. Subsequently, an actual substrate is prepared in the substrate inspection apparatus 30 to detect defects. In this case as well, it is not necessary to move the substrate between a plurality of devices for measurement of the etching curve.

또, 상기의 기판 검사 시스템(1)은, 기판 검사 장치(30)와는 별도로, 검증 장치(40)를 구비하고 있었으나, 검증 장치(40)를 생략하고, 기판 검사 장치(30) 자체에, 결함을 목측으로 확인할 수 있는 기능을 탑재해도 된다. The substrate inspection system 1 described above is provided with the verification device 40 separately from the substrate inspection device 30. The verification device 40 may be omitted and the substrate inspection device 30 itself may be provided with a defect May be equipped with a function of confirming the contents of the contents to the user's eyes.

또, 상기의 기판 검사 장치(30)는, 프린트 기판(9)을 검사 대상으로 하고 있었으나, 본 발명의 기판 검사 장치 및 기판 검사 방법은, 반도체 웨이퍼, 포토 마스크용 유리 기판, 액정 표시 장치용 유리 기판, PDP용 유리 기판, 칼라 필터용 기판, 태양 전지용 기판 등의 다른 정밀 전자 장치용 기판을, 검사 대상으로 하는 것이어도 된다. The substrate inspection apparatus and the substrate inspection method of the present invention are applicable to a semiconductor wafer, a glass substrate for a photomask, a glass for a liquid crystal display device A substrate for a PDP, a substrate for a color filter, a substrate for a solar cell, or other substrate for precision electronic devices may be used as an inspection target.

또, 기판 검사 장치의 세부의 구성에 대해서는, 본원의 각 도에 도시된 구성과 상위하고 있어도 된다. 또, 상기의 실시 형태나 변형예로 등장한 각 요소를, 모순이 발생하지 않는 범위에서, 적당하게 해도 된다.The details of the configuration of the substrate inspection apparatus may be different from those shown in the drawings of the present application. It is to be noted that the respective elements appearing in the above-described embodiments and modifications may be appropriately set within a range in which no contradiction occurs.

1: 기판 검사 시스템 9: 프린트 기판
10: 데이터 서버 20: CAM 편집기
30: 기판 검사 장치 31: 하우징
32: 테이블 33: 테이블 이동 기구
34: 촬상부 35: 제어부
40: 검증 장치 51, 52, 53: HUB
60: 묘화 장치 91: 베이스판부
92: 배선 패턴 93: 검사 영역
94: 측정용 패턴 351: 화상 취득부
352: 정보 측정부 353: 시뮬레이션부
354: 데이터 대조부 355: 표시부
356: 입력부 921: 개편 패턴
D1: 개편 설계 데이터 D2: 전체 설계 데이터
D3: 화상 데이터 D4: 에칭 곡선
D5: 검사 데이터1: substrate inspection system 9: printed substrate
10: Data server 20: CAM editor
30: substrate inspection device 31: housing
32: Table 33: Table movement mechanism
34: image pickup section 35:
40: verification device 51, 52, 53: HUB
60: drawing device 91: base plate
92: wiring pattern 93: inspection area
94: Measurement pattern 351: Image acquisition unit
352: Information measuring unit 353: Simulation unit
354: data collation unit 355: display unit
356: input unit 921: reorganization pattern
D1: Reorganized design data D2: Overall design data
D3: image data D4: etching curve
D5: Inspection data

Claims

A substrate inspection apparatus for defect inspection of a wiring pattern formed by etching on a surface of a substrate,
An information measuring means for measuring etching information from a measurement pattern formed on a surface of a substrate;
Simulation means for generating inspection data by performing etching simulation on design data using the etching information;
And defect detection means for detecting a defect by photographing a wiring pattern formed on the surface of the substrate and collating the obtained image data with the inspection data,
Wherein the wiring pattern includes a plurality of individual pieces,
Wherein the simulation means generates the inspection data by performing the etching simulation on the design data of a part of the reorganization pattern and by multiplying the result of the etching simulation.

A substrate inspection apparatus for defect inspection of a wiring pattern formed by etching on a surface of a substrate,
An information measuring means for measuring etching information from a measurement pattern formed on a surface of a substrate;
Simulation means for generating inspection data by performing etching simulation on design data using the etching information;
And defect detection means for detecting a defect by photographing a wiring pattern formed on the surface of the substrate and collating the obtained image data with the inspection data,
A plurality of inspection regions are set on a surface of a substrate,
The measurement pattern is provided in each of the plurality of inspection regions,
Wherein the information measuring means measures etch information for each of the plurality of measurement patterns,
Wherein the simulation means performs etching simulation for each inspection region by using etching information obtained from a measurement pattern included in each inspection region.

The method of claim 2,
A plurality of reorganization patterns are included in the inspection region,
Wherein the simulation means performs the etching simulation on the design data of a part of the reorganization pattern and generates the inspection data by making the result of the etching simulation multifaceted.

The method according to claim 2 or 3,
Further comprising area setting means for setting a plurality of said inspection regions by an operation of a user.

A substrate inspection apparatus for defect inspection of a wiring pattern formed by etching on a surface of a substrate,
An information measuring means for measuring etching information from a measurement pattern formed on a surface of a substrate;
Simulation means for generating inspection data by performing etching simulation on design data using the etching information;
And defect detection means for detecting a defect by photographing a wiring pattern formed on the surface of the substrate and collating the obtained image data with the inspection data,
Wherein the wiring pattern and the measurement pattern are formed on a surface of a single substrate.

A substrate inspection method for inspecting a defect of a wiring pattern formed by etching on a surface of a substrate,
comprising the steps of: a) measuring etching information from a measurement pattern formed on a surface of a substrate;
b) generating inspection data by performing etching simulation on the design data using the etching information;
c) photographing a wiring pattern formed on the surface of the substrate, and collating the obtained image data with the inspection data, thereby performing a step of detecting defects in a single apparatus,
In the step b), the etching simulation is performed on the design data of a part of the reorganization patterns among a plurality of reorganization patterns constituting the wiring pattern, and the result of the etching simulation is made multi- To the substrate.

A substrate inspection method for inspecting a defect of a wiring pattern formed by etching on a surface of a substrate,
comprising the steps of: a) measuring etching information from a measurement pattern formed on a surface of a substrate;
b) generating inspection data by performing etching simulation on the design data using the etching information;
c) photographing a wiring pattern formed on the surface of the substrate, and collating the obtained image data with the inspection data, thereby performing a step of detecting defects in a single apparatus,
In the step a), etching information is measured for each of a plurality of the measurement patterns provided in each of a plurality of inspection regions set on the surface of the substrate,
Wherein in the step b), etching simulation is performed for each inspection region by using etching information obtained from a measurement pattern included in each inspection region.

The method of claim 7,
In the step b), the etching simulation is performed on design data of a part of the reorganization patterns among a plurality of reorganization patterns constituting the inspection region, and the result of the etching simulation is made multi- To the substrate.

A substrate inspection apparatus for defect inspection of a wiring pattern formed by etching on a surface of a substrate,
Information measuring means for measuring etching information indicative of the degree of intensity of etching based on image data obtained by photographing a measurement pattern formed on a surface of a substrate;
Simulation means for generating inspection data by performing etching simulation on design data using the etching information;
And defect detection means for detecting a defect by photographing a wiring pattern formed on the surface of the substrate and collating the obtained image data with the inspection data.

A substrate inspection method for inspecting a defect of a wiring pattern formed by etching on a surface of a substrate,
comprising the steps of: a) measuring etching information indicating the degree of intensity of etching based on image data obtained by photographing a measurement pattern formed on a surface of a substrate;
b) generating inspection data by performing etching simulation on the design data using the etching information;
c) photographing a wiring pattern formed on the surface of the substrate, and collating the obtained image data with the inspection data, thereby performing a step of detecting defects in a single apparatus.