KR101471971B1 - Non-linear resistance switching memory device using multi-layered tunnel barrier selector - Google Patents
Non-linear resistance switching memory device using multi-layered tunnel barrier selector Download PDFInfo
- Publication number
- KR101471971B1 KR101471971B1 KR1020120150533A KR20120150533A KR101471971B1 KR 101471971 B1 KR101471971 B1 KR 101471971B1 KR 1020120150533 A KR1020120150533 A KR 1020120150533A KR 20120150533 A KR20120150533 A KR 20120150533A KR 101471971 B1 KR101471971 B1 KR 101471971B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- oxide film
- electrode
- reram
- resistance switching
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 title description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 21
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000001747 exhibiting effect Effects 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 122
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 239000011229 interlayer Substances 0.000 claims 2
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- 230000008569 process Effects 0.000 description 11
- 230000005641 tunneling Effects 0.000 description 11
- 238000000151 deposition Methods 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- 229910004166 TaN Inorganic materials 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910000314 transition metal oxide Inorganic materials 0.000 description 3
- 229910019044 CoSix Inorganic materials 0.000 description 2
- 229910005889 NiSix Inorganic materials 0.000 description 2
- -1 Si and WSix Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical class [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910003070 TaOx Inorganic materials 0.000 description 2
- 229910008486 TiSix Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910016978 MnOx Inorganic materials 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N nickel(II) oxide Inorganic materials [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명에 따라서 기판 상에 형성되는 하부 전극과; 상기 하부 전극 상에 형성되어 저항 스위칭 특성을 나타내는 금속 산화물 층과; 상기 금속 산화물 층 상에 형성되어, 비휘발성 저항 스위칭 메모리(ReRAM) 소자의 상부 전극 및 선택 소자의 하부 전극 역할을 수행하는 전극층과; 상기 전극층 상에 형성되는 다층 구조의 선택 소자와; 상기 선택 소자 상에 형성되는 상부 전극을 포함하고, 상기 선택 소자의 다층 구조는 서로 다른 밴드갭 에너지를 갖는 복수의 층으로 구성되며, 이 경우 상기 전극층에 인접하는 최하층과 상기 상부 전극에 인접하는 최상층은 그 최하층과 최상층 사이에 형성되는 중앙층보다 낮은 밴드갭 에너지를 갖는 동일 종류의 산화막으로 형성되고, 상기 중앙층은 상기 복수의 층 가장 큰 밴드갭 에너지를 갖는 산화막으로 형성되는 것을 특징으로 하는 비휘발성 저항 스위칭 메모리(ReRAM) 소자가 제공된다.A lower electrode formed on the substrate according to the present invention; A metal oxide layer formed on the lower electrode and exhibiting resistance switching characteristics; An electrode layer formed on the metal oxide layer and serving as an upper electrode of the non-volatile resistance switching memory (ReRAM) device and a lower electrode of the selection device; A selection element having a multilayer structure formed on the electrode layer; And the upper electrode formed on the selection element, wherein the multi-layer structure of the selection element is composed of a plurality of layers having different band gap energies, wherein the lowest layer adjacent to the electrode layer and the uppermost layer adjacent to the upper electrode Is formed of an oxide film of the same kind having a lower band gap energy than a center layer formed between the lowermost layer and the uppermost layer, and the center layer is formed of an oxide film having the largest band gap energy A volatile resistance switching memory (ReRAM) device is provided.
Description
본 발명은 저항 스위칭 메모리 소자에 관한 것으로서, 특히 다층 터널 배리어 선택 소자를 이용하는 비선형 저항 스위칭 메모리 소자 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE
지금까지 반도체 관련 산업은 1980년대의 소형화, 집적화, 1990년대의 초소형화, 고집적화를 기반으로 성공적으로 발전되었다. 이런 성공은 소자 크기가 작아지더라도 소자 작동 원리가 그대로 유지될 수 있다는 것을 기반으로 한다. 따라서, 기존의 기술 방식의 연장선상에서 그 기술을 보다 향상시키는 방향으로 모든 연구 개발이 이루어졌으며 지금까지 매우 성공적이었다.
So far, the semiconductor industry has been successfully developed based on miniaturization and integration in the 1980s, miniaturization in the 1990s, and high integration. This success is based on the fact that the principle of device operation can be maintained even if the device size is reduced. Therefore, all the research and development has been carried out in the direction of improving the technology on the extension of the existing technology method, and it has been very successful so far.
그러나, 정보화와 통신화가 가속됨에 따라 더 많은 정보를 더욱 빠르게 처리할 수 있는 능력을 가진 반도체 소자와 시스템의 성능 향상의 필요성이 대두되었으며, 이를 위해 핵심 부품인 메모리 소자의 초고속화, 초고집적화 및 초절전화가 필수적으로 요구된다. 따라서, 고용량 정보 저장에 필요한 초고집적화가 가능한 비휘발성 메모리 소자 개발의 필요성이 그 어느 때보다도 커지고 있는 실정이다.
However, as information and communication have been accelerated, there has been a need to improve the performance of semiconductor devices and systems capable of processing more information more quickly. For this purpose, there has been a need for an ultra-high speed, Anger is essential. Therefore, there is a growing need for the development of nonvolatile memory devices capable of ultra-high integration required for high-capacity information storage.
최근, ITRS(International Technology 갬으메 랙 Semiconductors)에 따르면, 비휘발성 차세대 메모리로서 유력하게 대두되고 있는 소자로서, PRAM(Phase Change RAM), NFGM(Nano Floating Gate Memory), ReRAM, PoRAM(Polymer RAM), MRAM(Magnetic RAM), Molecular memory 등이 있으며, 이러한 차세대 메모리 개발은 DRAM의 고집적성과 낮은 소비 전력, Flash 메모리의 비휘발성, SRAM의 고속 동작을 모두 구현하기 위한 방향으로 이루어지고 있다. 특히, ReRAM 소자는 상기 메모리 소자의 장점을 모두 가지고 있어서, 유력한 차세대 메모리로 거론되고 있다.
In recent years, according to International Technology Gamme Rack Semiconductors (ITRS), devices such as PRAM (Phase Change RAM), Nano Floating Gate Memory (NFGM), ReRAM, PoRAM MRAM (Magnetic RAM), and Molecular memory. The development of this next generation memory is aimed to realize both high integration of DRAM, low power consumption, nonvolatility of flash memory, and high speed operation of SRAM. In particular, ReRAM devices have all the advantages of the memory device, and are being considered as a next-generation memory capable.
종래의 비휘발성 저항 스위칭 메모리의 작동 과정을 살펴 보면, 금속 산화막 본질의 높은 저항 상태(HRS: High Resistance State)에서 인가하는 전압에 의해 낮은 저항 상태(LRS: Low Resistance State)로 변화하는 forming process를 거치게 되고, 이후에 인가하는 전압에 의해 LRS에서 HRS로 변하는 reset process와 HRS에서 LRS로 변하는 set process에 의해 저항 스위칭 동작을 하게 된다. 일반적으로 크로스 포인트 ReRAM 소자 제작을 위해, 크로스 포인트 ReRAM 소자 구동에서 선택 소자가 선택 셀 외에 다른 소자에서 발생되는 잠입 전류(sneak current)를 막아주기 때문에, 선택 소자의 역할이 중요하다.
The operation process of the conventional nonvolatile resistance switching memory will be described as a forming process which changes to a low resistance state (LRS) by a voltage applied in a high resistance state (HRS) And then a resistance switching operation is performed by a reset process which changes from LRS to HRS by a voltage to be applied later and a set process which changes from HRS to LRS. In general, for the production of a cross-point ReRAM device, the role of the select device is important because the select device prevents the sneak current generated in other devices other than the selected cell in driving the cross-point ReRAM device.
구체적으로, 고집적의 이상적인 메모리 소자 구현을 위해 직교 막대 셀 어레이의 개발이 이루어지고 있다. 그러나, 직교 막대 셀 어레이가 가지는 고유의 특성으로 인해 인접 셀들 사이에 잠입 전류로 인한 간섭 현상이 발생하고, 데이터의 읽기 동작 등에 오류가 발생하게 된다(도 5 참조).
Specifically, an orthogonal rod cell array is being developed to realize a highly integrated and ideal memory device. However, due to the inherent characteristics of the orthogonal bar cell array, an interference phenomenon occurs due to an inrush current between adjacent cells, resulting in errors in data read operation and the like (refer to FIG. 5).
이와 관련하여, 각각의 셀들을 선택하여 읽을 수 있도록 하는 선택 소자가 각 셀마다 제공되며(예컨대, 공개특허 제10-2012-59195호 등 참조), 이러한 선택 소자로서 트랜지스터나 다이오드를 사용한다. 이러한 선택 소자의 경우, 다이오드와 달리 (+)와 (-) 외부 전계에 대칭적인 I-V 특성을 가지며, 낮은 외부 전계에서는 낮은 전류가 흐르고 높은 외부 전계에서는 높은 전류가 흐르는 우수한 비선형 특성이 요구되고 있다. 그러나, 기존의 선택 소자는 모두 단일층으로 구성되는데, 상기와 같은 비선형 특성이 잘 구현되지 않는다는 문제점을 갖고 있다.In this regard, a selection device is provided for each cell to enable each cell to be selected and read (see, for example, Japanese Patent Laid-Open Publication No. 10-2012-59195), and a transistor or a diode is used as such a selection device. Unlike diodes, these selective devices have I-V characteristics that are symmetrical to the (+) and (-) external fields, and require excellent nonlinear characteristics in which a low current flows in a low external field and a high current flows in a high external field. However, all of the conventional selective elements are formed of a single layer, which has a problem that the above nonlinear characteristics are not well realized.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 그 한 가지 목적은 비선형 특성이 잘 구현되는 저항 스위칭 메모리 소자 및 그 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a resistance switching memory device in which nonlinear characteristics are well realized and a method of manufacturing the same.
본 발명의 다른 목적은 크로스 포인트 저항 스위칭 메모리 소자의 읽기와 쓰기 동작에서 잠입 전류에 의한 선택 셀의 동작 및 읽기 오류가 없는 1S1R(1개의 ReRAM 및 1개의 Selector) 저항 스위칭 메모리 소자 및 그 제조 방법을 제공하는 것이다.It is another object of the present invention to provide a 1S1R (1 ReRAM and 1 Selector) resistive switching memory device and a method of manufacturing the same, in which there is no error in the operation of the selected cell due to the inrush current in the read and write operations of the crosspoint resistance switching memory device .
상기 목적을 달성하기 위하여, 본 발명에 따라서 기판 상에 형성되는 하부 전극과; 상기 하부 전극 상에 형성되어 저항 스위칭 특성을 나타내는 금속 산화물 층과; 상기 금속 산화물 층 상에 형성되어, 비휘발성 저항 스위칭 메모리(ReRAM) 소자의 상부 전극 및 선택 소자의 하부 전극 역할을 수행하는 전극층과; 상기 전극층 상에 형성되는 다층 구조의 선택 소자와; 상기 선택 소자 상에 형성되는 상부 전극을 포함하고, 상기 선택 소자의 다층 구조는 서로 다른 밴드갭 에너지를 갖는 복수의 층으로 구성되며, 이 경우 상기 전극층에 인접하는 최하층과 상기 상부 전극에 인접하는 최상층은 그 최하층과 최상층 사이에 형성되는 중앙층보다 낮은 밴드갭 에너지를 갖는 동일 종류의 산화막으로 형성되고, 상기 중앙층은 상기 복수의 층 가장 큰 밴드갭 에너지를 갖는 산화막으로 형성되는 것을 특징으로 하는 비휘발성 저항 스위칭 메모리(ReRAM) 소자가 제공된다.
According to an aspect of the present invention, there is provided a plasma display panel comprising: a lower electrode formed on a substrate; A metal oxide layer formed on the lower electrode and exhibiting resistance switching characteristics; An electrode layer formed on the metal oxide layer and serving as an upper electrode of the non-volatile resistance switching memory (ReRAM) device and a lower electrode of the selection device; A selection element having a multilayer structure formed on the electrode layer; And the upper electrode formed on the selection element, wherein the multi-layer structure of the selection element is composed of a plurality of layers having different band gap energies, wherein the lowest layer adjacent to the electrode layer and the uppermost layer adjacent to the upper electrode Is formed of an oxide film of the same kind having a lower band gap energy than a center layer formed between the lowermost layer and the uppermost layer, and the center layer is formed of an oxide film having the largest band gap energy A volatile resistance switching memory (ReRAM) device is provided.
한 가지 실시예에 있어서, 상기 선택 소자는 3개의 층으로 이루어지는 다층 구조로 형성되고, 이 경우 다층 구조는 상기 전극층 상에 낮은 밴드갭 에너지의 산화막으로 이루어지는 최하층/높은 에너지의 산화막으로 이루어지는 중앙층/낮은 밴드갭 에너지의 산화막으로 이루어지는 최상층이 순차적으로 적층되어 형성될 수 수 있다.
In one embodiment, the selection device is formed as a three-layered multi-layer structure. In this case, the multi-layer structure includes a middle layer / a middle layer / low-energy layer formed of an oxide film having the lowest bandgap energy, And an uppermost layer composed of an oxide film having a low band gap energy can be sequentially formed and laminated.
한 가지 실시예에 있어서, 상기 선택 소자는 5개의 층으로 이루어지는 다층 구조로 형성되고, 이 경우 다층 구조는 상기 전극층 상에 낮은 밴드갭 에너지의 산화막으로 이루어지는 최하층/높은 에너지의 산화막으로 이루어지는 중앙층/낮은 밴드갭 에너지의 산화막으로 이루어지는 최상층을 포함하고, 상기 중앙층과 최하층 사이 및 중앙층과 최상층 사이에 상기 최하층 및 최상층의 산화막보다 높은 밴드갭 에너지를 갖지만 상기 중앙층의 산화막보다 낮은 밴드갭 에너지를 갖는 산화막으로 이루어지는 삽입층이 각각 개재될 수 있다.
In one embodiment, the selection device is formed as a multilayer structure including five layers. In this case, the multilayer structure may include a middle layer / a middle layer / a bottom layer, which is composed of an oxide film having the lowest band gap energy, And a lower bandgap energy lower than that of the middle layer and an uppermost layer of the oxide film of the middle layer and a lower bandgap energy than the oxide film of the lower layer and the uppermost layer, And an insulator layer composed of an oxide film having an oxide film.
한 가지 실시예에 있어서, 상기 낮은 밴드갭 에너지의 산화막은 TiO2, Ta2O5 또는 Nb2O5로 구성되고, 상기 높은 밴드갭 에너지의 산화막은 Al2O3, ZrO2, HfO2, SiO2 또는 MgO로 구성될 수 있다.
In one embodiment, the oxide film of low band gap energy is composed of TiO 2 , Ta 2 O 5 or Nb 2 O 5 , and the oxide film of high band gap energy is Al 2 O 3 , ZrO 2 , HfO 2 , SiO 2 or MgO.
한 가지 실시예에 있어서, 상기 최하층 및 최상층의 산화막은 TiO2, Ta2O5 또는 Nb2O5로 구성되고, 상기 중앙층의 산화막은 Al2O3로 구성되며, 상기 삽입층은 ZrO2, HfO2, SiO2 또는 MgO로 구성될 수 있다.
In one embodiment, the oxide film of the lowermost layer and the uppermost layer is composed of TiO 2, Ta 2 O 5 or Nb 2 O 5, an oxide film in the middle layer is composed of Al 2 O 3, wherein the insertion layer is ZrO 2 , HfO 2 , SiO 2 or MgO.
한 가지 실시예에 있어서, 상기 비휘발성 저항 스위칭 메모리(ReRAM) 소자는 크로스 포인트 ReRAM 소자 구조에 적용되어, 잠입 전류(sneak current)를 감소시킬 수 있다.
In one embodiment, the non-volatile resistance switching memory (ReRAM) device is applied to a cross-point ReRAM device structure to reduce sneak current.
본 발명의 다른 양태에 따라서, 비휘발성 저항 스위칭 메모리(ReRAM) 소자의 제조 방법이 제공된다. 상기 방법은 기판 상에 하부 전극을 형성하는 단계; 상기 하부 전극 상에 저항 스위칭 특성을 나타내는 금속 산화물 층을 형성하는 단계; 상기 금속 산화물 층 상에 비휘발성 저항 스위칭 메모리(ReRAM) 소자의 상부 전극 및 선택 소자의 하부 전극 역할을 수행하는 전극층을 형성하는 단계; 상기 전극층 상에 다층 구조의 선택 소자를 형성하는 단계; 상기 선택 소자 상에 상부 전극을 형성하는 단계를 포함하고, 상기 선택 소자의 다층 구조는 서로 다른 밴드갭 에너지를 갖는 복수의 층으로 구성되며, 상기 전극층에 인접하여 형성하는 최하층과 상기 상부 전극에 인접하여 형성하는 최상층은 그 최하층과 최상층 사이에 형성되는 중앙층보다 낮은 밴드갭 에너지를 갖는 동일 종류의 산화막으로 형성하고, 상기 중앙층은 상기 복수의 층 가장 큰 밴드갭 에너지를 갖는 산화막으로 형성하는 것을 특징으로 한다.
According to another aspect of the present invention, a method of manufacturing a non-volatile resistance switching memory (ReRAM) device is provided. The method includes forming a lower electrode on a substrate; Forming a metal oxide layer exhibiting resistance switching characteristics on the lower electrode; Forming an upper electrode of the non-volatile resistance switching memory (ReRAM) device on the metal oxide layer and an electrode layer serving as a lower electrode of the selection device; Forming a selection element having a multi-layer structure on the electrode layer; And forming an upper electrode on the selection element, wherein the multi-layer structure of the selection element is composed of a plurality of layers having different band gap energies, and the lowest layer formed adjacent to the electrode layer and adjacent to the upper electrode The uppermost layer to be formed is formed of the same kind of oxide film having a band gap energy lower than that of the center layer formed between the lowermost layer and the uppermost layer and the center layer is formed of an oxide film having the greatest band gap energy .
한 가지 실시예에 있어서, 상기 방법은 상기 금속 산화물 층과 전극층 사이에 산소 분압을 이용하여 저항을 높게 만들어 스위칭 동작시 작동 전류를 낮추는 역할을 하는 활성층을 형성하는 단계를 더 포함할 수 있다.In one embodiment, the method may further include forming an active layer between the metal oxide layer and the electrode layer to increase the resistance by using an oxygen partial pressure to lower the operating current during the switching operation.
본 발명에 따르면, 비휘발성 저항 스위칭 메모리 소자를 제조함에 있어서, Crested 다층 산화막 구조를 갖는 선택 소자를 이용한다. 이와 같은 본 발명에 따르면, 높은 F-N 터널링 전류로 인해 우수한 비선형 특성과 단일 산화막에 비해 전이 금속 산화막의 두께를 조절하여, 초기 전류와 F-N 터널링 전류를 보다 쉽게 조절할 수 있다. 따라서, 고성능, 저전력의 안정적인 비선형 저항 스위칭 소자의 개발이 가능하다. 또한, 크로스 포인트 ReRAM 구조에서 읽기와 쓰기를 위한 외부 전압이 인가되는 부분에서, 선택 셀 이외의 부분에서 half voltage에 의한 가장 효율적으로 잠입 전류를 막아주는 1S1R 고조의 크로스 포인트 ReRAM 소자를 용이하게 제조할 수 있다.According to the present invention, in manufacturing a nonvolatile resistance switching memory device, a selection device having a Crested multilayer oxide film structure is used. According to the present invention, it is possible to more easily control the initial current and the F-N tunneling current by adjusting the nonlinear characteristic and the thickness of the transition metal oxide film compared to the single oxide film due to the high F-N tunneling current. Therefore, it is possible to develop a stable non-linear resistance switching device with high performance and low power. In addition, in a cross-point ReRAM structure, a cross-point ReRAM device with a 1S1R level of high-efficiency inrush current can be easily fabricated at half of the selected cell except for an external voltage for reading and writing. .
도 1은 Crested 다층 산화막 구조의 선택 소자에서 산화막의 밴드 갭 및 conduction band offset 측정 결과값과 터널링 특성을 보여주는 도면이다.
도 2는 Crested 다층 산화막 구조의 선택 소자 + 저항 스위칭 소자의 구조를 보여주는 도면이다.
도 3은 낮은 밴드갭 산화막/높은 밴드갭 산화막/낮은 밴드갭 산화막 구조(TiO2/HfO2/TiO2)의 선택 소자+저항 스위칭 소자에서의 비선형 저항 스위칭 특성을 보여주는 도면이다(도면에서, 예컨대 1n은 1 nm를 의미한다).
도 4는 산화막의 두께에 따른 상부 전극/낮은 밴드갭 산화막/높은 밴드갭 산화막/낮은 밴드갭 산화막/하부 전극의 Crested 다층 산화막 구조의 선택 소자의 터널링 특성을 보여주는 도면이다.
도 5는 크로스 포인트 ReRAM 소자에서 선택 소자 및 비선형 저항 스위칭 특성의 필요성을 보여주는 도면이다.FIG. 1 is a graph showing the results of band gap and conduction band offset measurement and tunneling characteristics of an oxide film in a selective device of a Crested multilayer oxide film structure.
FIG. 2 is a view showing a structure of a selection device of a Crested multilayer oxide structure + a resistance switching device. FIG.
FIG. 3 is a diagram showing nonlinear resistance switching characteristics in a selection device of a low bandgap oxide film / a high bandgap oxide film / a low bandgap oxide film structure (TiO 2 / HfO 2 / TiO 2 ) + a resistance switching device 1 n means 1 nm).
FIG. 4 is a graph showing tunneling characteristics of a selection device of a Crested multilayer oxide film structure of an upper electrode / a lower bandgap oxide film / a higher bandgap oxide film / a lower bandgap oxide film / a lower electrode according to the thickness of an oxide film.
5 is a diagram showing the necessity of selecting elements and nonlinear resistance switching characteristics in a cross point ReRAM element.
이하에서는, 첨부 도면을 참조하여, 본 발명의 바람직한 실시예를 설명한다. 이하의 설명에 있어서, 당업계에 이미 널리 알려진 기술적 구성, 용어 등에 대한 설명은 생략한다. 특히, 저항성 스위칭 메모리(ReRAM) 소자를 구성하는 각 층의 기능이나 구성 등과 같이, 메모리 소자와 관련하여 공지의 구성에 대한 설명은 생략한다. 이러한 설명을 생략하더라도, 당업자라면 이하의 설명을 통해 본 발명의 특징적 구성을 쉽게 이해할 수 있을 것이다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. In the following description, descriptions of technical constructions, terms and the like well known in the art will be omitted. In particular, the description of well-known structures related to the memory elements, such as the function and configuration of each layer constituting the resistive switching memory (ReRAM) element, will be omitted. Even if these explanations are omitted, those skilled in the art will readily understand the characteristic configuration of the present invention through the following description.
도 1에는 본 발명에서 이용하는 Crested 다층 산화막 구조를 갖는 선택 소자에서 산화막의 밴드 갭 및 conduction band-offset 측정 결과값과 터널링 특성을 보여준다. 또한, I-V 곡선에서 Crested 구조의 곡선이 다른 두 구조에 비해 위로 올라가 있다. 즉 높은 전압 즉 F-N 터널링이 일어나는 영역에서 전류는 높고 낮은 전압에서는 전류가 낮은데, 이는 선택소자로서 우수한 특성을 의미한다.
FIG. 1 shows the bandgap and conduction band-offset measurement results of an oxide film and tunneling characteristics in a selective device having a Crested multilayer oxide structure used in the present invention. In addition, the curve of the Crested structure in the IV curve rises above the other two structures. That is, the current is high in the region where the high voltage or FN tunneling occurs, and the current is low in the low voltage, which means excellent characteristics as a selection device.
도시한 바와 같이, 본 발명에 따른 선택소자를 구비한 ReRAM 소자에 따르면, 선택소자를 기존의 것과 달리, 낮은 밴드갭의 산화막/높은 밴드갭의 산화막/낮은 밴드갭의 산화막의 Crested 다층 구조로 형성한다.
As shown in the figure, according to the ReRAM device having the selection device according to the present invention, the selection device is formed by a Crested multi-layer structure of an oxide film of a low bandgap / an oxide film of a high bandgap / an oxide film of a low bandgap do.
도 2에는 본 발명의 한 가지 실시예에 따른 Crested 다층 산화막 구조의 선택 소자+저항 스위칭 소자의 구조가 개략적으로 도시되어 있다. 도시한 바와 같이, 본 발명에 따른 선택소자를 구비한 ReRAM 소자는 1S1R 구조를 바탕으로 하고 있으며, 기판 상에 하부 전극을 형성하는 단계, 상기 하부 전극 상에 저항 스위칭 소자용 저항 층인 전이 금속 산화물을 형성하는 단계, 저항 스위칭 소자의 상부 전극이며 선택 소자의 하부 전극으로 사용되는 금속 전극을 형성하는 단계, 그리고 선택 소자의 저항체 역할을 하는 다층 구조의 산화막을 형성하는 단계로서, 상기 다층 구조는 낮은 밴드갭의 산화막/높은 밴드갭의 산화막/낮은 밴드갭의 산화막으로 구성되는 것인, 선택 소자 형성 단계와, 상기 선택 소자 상에 상부 전극을 형성하는 단계를 통해 제조될 수 있다.
FIG. 2 schematically shows a structure of a selection device of a Crested multilayer oxide structure + a resistance switching device according to an embodiment of the present invention. As shown in the drawing, the ReRAM device having a selection device according to the present invention is based on a 1S1R structure, and includes a step of forming a lower electrode on a substrate, a step of forming a transition metal oxide Forming a metal electrode to be used as a lower electrode of a selection element and an upper electrode of a resistance switching element, and forming a multi-layered oxide film serving as a resistor of the selection element, The oxide film of the gap / the oxide film of the high bandgap / the oxide film of the low bandgap, and the step of forming the upper electrode on the selection element.
상기 하부 전극을 형성하는 단계에서는, 기판 위에 하부 전극 형성을 위한 제1 전도막 물질을 증착하고 전극 패턴끼리의 분리를 위한 제1 절연막을 증착하는 과정 및 하부 전극 형성을 위한 패너닝 후 상기 금속 산화막끼리의 분리와 하부 전극과 상부 전극끼리의 분리를 위한 제2 절연막을 증착하고 평탄화하는 과정과 하부 전극과 상부 전극을 금속 산화막으로 연결하기 위한 컨택트 홀 타입의 패터닝 과정이 포함된다.
In the forming of the lower electrode, a process of depositing a first conductive film material for forming a lower electrode on a substrate, depositing a first insulating film for separating electrode patterns, and a process of depositing a metal oxide film A process of depositing and planarizing a second insulating film for separating the lower electrode and the upper electrode from each other, and a contact hole type patterning process for connecting the lower electrode and the upper electrode to the metal oxide film.
상기 하부 전극은 일반적으로 반도체 소자 제조시 금속 배선에 사용되는 금속 물질과, Pt, Si, Si 금속 화합물이면 적용될 수 있으며, 그 대표적인 예로는 Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Pt 등과 같은 금속 물질과, Si 및 WSix, NiSix, CoSix, TiSix 등과 같은 실리콘 금속 화합물 등이 있다.
W, Cu, Pt, TiN, TaN, Ti, Ta, Ta, and the like. The lower electrode may be a metal material used for metal wiring, , Pt and the like, and silicon metal compounds such as Si and WSix, NiSix, CoSix, and TiSix.
상기 저항 스위칭용 금속 산화막을 형성하는 단계는 상기 패터팅된 하부 전극의 상부에 금속 산화막을 증착하는 과정으로서, Al2O3, ZrO2, TiO2, NiO, ZnO, MnOx, WOx, Ta2O5 또는 HfO2가 사용될 수 있다.
The forming of the resistance switching metal oxide layer for is a process for depositing a metal oxide layer on top of the lower electrode of the L teoting, Al 2 O 3, ZrO 2 ,
한편, 도시한 TaOx 층에 대해 설명하면, 통상 ReRAM 소자에서 TiN, TaN, Ti, Ta 등 산소에 대해 반응성이 있는 물질을 전극으로 사용하여 산소의 migration을 통해 저항 스위칭을 이용하기도 한다. 본 발명의 한 가지 실시예에서는, TiN 등 대신에 TaOx 층을 형성할 수도 있는데, 이는 산소 분압을 이용하여 저항이 높도록 하여, 스위칭이 일어날 때 작동 전류를 낮추기 위해 형성하는 활성층(active layer)이며, 본 발명에서 반드시 채택되어야 하는 층은 아니며, 상기 목적에 따라 선택적으로 형성되는 층이다.
On the other hand, in the case of the TaOx layer shown in the figure, resistive switching is generally used in the ReRAM device through the migration of oxygen using a material reactive with oxygen such as TiN, TaN, Ti, and Ta as an electrode. In one embodiment of the present invention, a TaOx layer may be formed instead of TiN or the like, which is an active layer which is formed by using an oxygen partial pressure to increase the resistance and to lower the operating current when switching occurs Is not necessarily a layer to be adopted in the present invention but is a layer selectively formed according to the purpose.
상기 저항 스위칭 메모리 소자의 상부 전극이며 선택 소자의 하부 전극인 제2 전도막은 일반적으로 반도체 소자 제조시 금속 배선에 사용되는 금속 물질과, Pt 등과 같은 금속 화합물이면 적용될 수 있으며, 그 대표적인 예로는 Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Pt 등과 같은 금속 물질과, Si 및 WSix, NiSix, CoSix, TiSix 등과 같은 실리콘 금속 화합물 등이 있다.
The second conductive layer, which is the upper electrode of the resistance switching memory element and the lower electrode of the selection element, can be generally applied to a metal material used for metal wiring and a metal compound such as Pt in the manufacture of semiconductor devices. Typical examples thereof include Al, Metal materials such as W, Cu, Pt, TiN, TaN, Ti, Ta and Pt and silicon metal compounds such as Si and WSix, NiSix, CoSix and TiSix.
상기 선택 소자용 금속 산화막을 형성하는 단계로는 패터닝된 상기 제2 전도막의 상부에 금속 산화막을 증착하는 과정으로 본 발명에 따르면, TiO2, Ta2O5, Nb2O5 등과 같이 낮은 밴드갭과 conduction band offset(그 값은 통상 밴드갭 에너지와 비례한다)을 갖는 금속 산화막이 이러한 제3 절연막으로서 이용될 수 있다. 제3 절연막 상에 Al2O3, ZrO2, HfO2가, SiO2, MgO와 같은 높은 밴드갭과 conduction band offset을 갖는 금속 산화막(제4 절연막)을 형성한다. 또한, 제4 절연막 상에 TiO2, Ta2O5 등과 같은 낮은 밴드갭과 conduction band offset을 갖는 금속 산화막(제5 절연막)을 형성한다. 즉, 선택 소자를 Crested 다층 구조로 형성함과 아울러, 각 층을 밴드갭 에너지의 관점에서 구성하여, 이하에서 설명하는 바와 같이 터널링 효과 및 비선형 특성의 개선을 달성한다.
A step of forming a metal oxide film for the selection device according to the present invention a process for depositing a metal oxide film on said second top conductive film is patterned, such as TiO 2, Ta 2 O 5, Nb 2 O 5 low bandgap And a conduction band offset (whose value is usually proportional to the band gap energy) can be used as such a third insulating film. A metal oxide film (fourth insulating film) having a high band gap and a conduction band offset such as Al 2 O 3 , ZrO 2 , HfO 2 , SiO 2 , and MgO is formed on the third insulating film. On the fourth insulating film, TiO 2 , Ta 2 O 5 And a metal oxide film (fifth insulating film) having a low band gap and a conduction band offset as shown in FIG. That is, the selection device is formed in a Crested multi-layer structure, and each layer is configured in terms of band gap energy to achieve the improvement of the tunneling effect and the nonlinear characteristics as described below.
한편, 상기 Crested 다층 산화막 구조를 구성하는 각 산화물의 밴드갭 에너지와 관련하여, 그 높고 낮음은 상대적인 개념인데, 본 발명에서는 약 3.0~4.0 eV의 밴드갭 에너지를 낮은 밴드갭 에너지라 지칭하고(예컨대, TiO2, Ta2O5 등)(예컨대, TiO2의 밴드갭 에너지는 약 3.57 eV. 도 1 참조), 약 5.8~9.0 eV의 밴드갭 에너지를 높은 밴드갭 에너지라 지칭한다(예컨대, HfO2, SiO2, Al2O3, ZrO2, MgO 등)(예컨대, HfO2의 밴드갭 에너지는 약 5.72 eV. 도 1 참조).
Meanwhile, regarding the band gap energy of each oxide constituting the Crested multilayer oxide film structure, the high and low are relative concepts. In the present invention, the band gap energy of about 3.0 to 4.0 eV is referred to as low band gap energy (for example, , TiO 2 , Ta 2 O 5 and the like) (for example, the band gap energy of TiO 2 is about 3.57 eV, see FIG. 1), and the band gap energy of about 5.8 to 9.0 eV is referred to as high band gap energy 2 , SiO 2 , Al 2 O 3 , ZrO 2 , MgO, etc.) (for example, the band gap energy of HfO 2 is about 5.72 eV.
한편, 상부 전극을 형성하는 단계는 금속 산화막(제5 절연막) 위에 전극 물질로 사용되는 제3 전도막을 증착하고 패터닝하는 과정을 포함한다. 상부 전극은 하부 전극과 마찬가지로, 일반적으로 반도체 소자 제조시 금속 배선에 사용되는 금속 물질이 적용될 수 있고, 그 대표적인 예로는 Ti, Al, Ta, TaN, TiN, Pt, Ru, Ni 등이 있다. 여기서 하부 전극과 상부 전극을 구성하는 물질이 반드시 동일할 필요는 없으며, 또한 패터닝된 상부 전극과의 단락을 위하여 상부 전극 상에 추가의 절연막을 증착하고 화학적/물리적 연마 공정을 진행하는 공정도 포함될 수 있다.
Meanwhile, the step of forming the upper electrode includes a step of depositing and patterning a third conductive film used as an electrode material on the metal oxide film (fifth insulating film). The upper electrode may be a metal material used for metal wiring in the manufacture of a semiconductor device, for example, Ti, Al, Ta, TaN, TiN, Pt, Ru, or Ni. The material constituting the lower electrode and the upper electrode does not necessarily have to be the same, and a process of depositing an additional insulating film on the upper electrode and performing a chemical / physical polishing process for short-circuiting with the patterned upper electrode may be included have.
<실시예><Examples>
본 발명자는 Pt 전극 위에 TiO2/HfO2/TiO2 또는 TiO2/Al2O3/TiO2 Crested 구조로 금속 산화막을 증착한 후, TiN을 상부 전극으로서 증착하였다.
The present inventors deposited TiO 2 / HfO 2 / TiO 2 or TiO 2 / Al 2 O 3 / TiO 2 Crested structures on the Pt electrode and then deposited TiN as the upper electrode.
상기와 같은 Crested 다층 산화막 구조의 선택소자와 저항 스위칭 소자로 이루어지는 1S1R ReRAM 소자를 제작하여 그 특성을 관찰하였다.
A 1S1R ReRAM device consisting of a Crested multilayer oxide structure and a resistance switching device was fabricated and its characteristics were observed.
도 3에 나타낸 바와 같이, (+) 외부 바이어스 하에서 비선형 SET 단계가 발생하였고, (-) 외부 바이어스 하에서 일반적으로 비선형 RESET 단계가 발생하는 비선형 저항 스위칭 특성이 발현되었다. 비선형 저항 스위칭의 LRS 상태의 I-V 곡선은 선택 소자의 I-V와 동일한 특성이 나타난다(도 3의 왼쪽 도면에서, 검은 색은 저항소자의 I-V 곡선이고, 붉은 색이 선택소자의 I-V 곡선이다. 도 3의 오른쪽 도면은 저항 소자와 선택소자를 결합한 1S1R 구조의 소자에서 나타나는 특성을 보여준다).
As shown in FIG. 3, nonlinear SET switching occurs under a (+) external bias and a nonlinear resistance switching characteristic is generated in which a nonlinear RESET step occurs under a negative external bias. The IV curve of the LRS state of the nonlinear resistance switching exhibits the same characteristics as the IV of the selection device (in the left drawing of Fig. 3, black is the IV curve of the resistance element and red is the IV curve of the selection device. The figure on the right shows the characteristics of a 1S1R device that combines a resistor and a select device.
한편, Crested 다층 산화막 구조는 높은 F-N 터널링 전류로 인해 우수한 비선형 특성과 단일 산화막에 비해 전이 금속 산화막의 두께를 조절하여 초기 전류와 F-N 터널링 전류를 보다 쉽게 조절할 수 있는 특성을 나타낸다(도 4 참조). Crested 다층 산화막의 비선형 터널링 특성은 크로스 포인트 소자에서 잠입 전류를 줄여주는 역할을 한다. 즉 본 발명에 의해 제공되는 비선형 터널링 특성의 한 가지 특징이 잠입 전류를 줄여주는 것이다. 따라서, 본 발명의 비선형 저항 스위칭 특성이 구현되는 ReRAM 소자를 포인트 크로스 ReRAM 소자 구조(예컨대, 도 5 참조)에 적용하면, 잠입 전류를 줄여줄 수 있는데, 이는 reading과 programming/erasing 모두에서 잠입 전류가 발생하는데, 이를 모두 감소시킬 수 있다는 의미이다.
On the other hand, the Crested multilayer oxide structure has excellent nonlinear characteristics due to the high FN tunneling current and can easily control the initial current and the FN tunneling current by adjusting the thickness of the transition metal oxide layer compared to the single oxide layer (see FIG. 4). The nonlinear tunneling characteristics of the Crested multilayer oxide film serve to reduce the inrush current in the crosspoint device. That is, one feature of the non-linear tunneling characteristics provided by the present invention is to reduce the inrush current. Therefore, application of the ReRAM device implementing the nonlinear resistance switching characteristic of the present invention to a point crossed ReRAM device structure (see, e.g., FIG. 5) can reduce the inrush current because the inrush current in both reading and programming / But it can reduce all of them.
이상 본 발명을 바람직한 실시예를 참조하여 설명하였지만, 본 발명은 상기 실시예에 제한되지 않는다는 것을 이해하여야 한다. 예컨대, 선택소자를 구성하는 Crested 다층 구조를 3층인 것으로 설명하였지만, 본 발명은 이에 제한되지 않는다. 즉, 5층 또는 7층의 Crested 다층 구조 역시 가능하다. 예컨대, 5층 구조로 하는 경우, 상단층과 바닥층을 낮은 밴드갭 에너지의 산화막으로 구성하고, 가운데의 층은 가장 높은 밴드갭 에너지의 산화막으로 구성하며, 이들 사이의 층은 낮은 밴드갭 에너지보다는 높지만 상기 가장 높은 밴드갭 에너지보다는 작은 밴드갭 에너지의 산화막으로 구성하는 것이 바람직하다(예컨대, TiO2/HfO2/Al2O3/HfO2/TiO2). 7층의 다층 구조를 형성하는 경우에도 유사한 방식으로 구성할 수 있다. 이러한 변형예 역시 본 발명의 범위 내에 속하는 것이다. 즉 본 발명은 후술하는 특허청구범위 내에서 다양하게 변형 및 수정할 수 있으며, 이들은 모두 본 발명의 범위 내에 속하는 것이다. 따라서, 본 발명은 특허청구범위 및 그 균등물에 의해서만 제한된다.
While the present invention has been described with reference to the preferred embodiments, it is to be understood that the invention is not limited to the disclosed embodiments. For example, although the Crested multi-layer structure constituting the selection device is described as three layers, the present invention is not limited thereto. That is, five or seven layers of Crested multilayer structures are also possible. For example, in the case of a five-layer structure, the upper layer and the bottom layer are made of an oxide film having a low band gap energy, the middle layer is made up of an oxide film having the highest band gap energy, and a layer therebetween is higher than a low band gap energy (For example, TiO 2 / HfO 2 / Al 2 O 3 / HfO 2 / TiO 2 ) having a band gap energy smaller than the highest band gap energy. A multilayer structure of seven layers can be formed in a similar manner. These modifications are also within the scope of the present invention. That is, the present invention can be variously modified and modified within the scope of the following claims, all of which are within the scope of the present invention. Accordingly, the invention is limited only by the claims and the equivalents thereof.
Claims (12)
상기 하부 전극 상에 형성되어 저항 스위칭 특성을 나타내는 금속 산화물 층과;
상기 금속 산화물 층 상에 형성되어, 비휘발성 저항 스위칭 메모리(ReRAM) 소자의 상부 전극 및 선택 소자의 하부 전극 역할을 수행하는 전극층과;
상기 전극층 상에 형성되는 다층 구조의 선택 소자와;
상기 다층 구조의 선택 소자 상에 형성되는 상부 전극
을 포함하고,
상기 다층 구조의 선택 소자는 5개의 층으로 이루어지는 다층 구조로 형성되고, 이 경우 다층 구조는 상기 전극층 상에 인접하고 제1 밴드갭 에너지의 산화막으로 이루어지는 최하층/제1 밴드갭 에너지보다 높은 제2 밴드갭 에너지의 산화막으로 이루어지는 중앙층/상기 상부 전극에 인접하고 상기 최하층과 동일 종류의 산화막으로 이루어지는 최상층을 포함하고, 상기 중앙층과 최하층 사이 및 상기 중앙층과 최상층 사이에 상기 최하층 및 최상층의 산화막보다 높은 밴드갭 에너지를 갖지만 상기 중앙층의 산화막보다 낮은 밴드갭 에너지인 제3 밴드갭 에너지를 갖는 산화막으로 이루어지는 삽입층이 각각 개재되어 있는 것을 특징으로 하는 비휘발성 저항 스위칭 메모리(ReRAM) 소자.A lower electrode formed on the substrate;
A metal oxide layer formed on the lower electrode and exhibiting resistance switching characteristics;
An electrode layer formed on the metal oxide layer and serving as an upper electrode of the non-volatile resistance switching memory (ReRAM) device and a lower electrode of the selection device;
A selection element having a multilayer structure formed on the electrode layer;
The upper electrode formed on the selective element of the multi-
/ RTI >
The selection element of the multi-layer structure is formed as a multi-layer structure having five layers. In this case, the multi-layer structure includes a second band which is adjacent to the electrode layer and which is lower than the lowest layer / first band gap energy composed of the oxide film of the first band gap energy A center layer made of an oxide film of gap energy / an uppermost layer adjacent to the upper electrode and made of an oxide film of the same kind as the lowermost layer, and between the center layer and the lowermost layer and between the center layer and the uppermost layer, And an interlayer composed of an oxide film having a high band gap energy but a third band gap energy which is lower in band gap energy than the oxide film of the central layer are each interposed.
기판 상에 하부 전극을 형성하는 단계;
상기 하부 전극 상에 저항 스위칭 특성을 나타내는 금속 산화물 층을 형성하는 단계;
상기 금속 산화물 층 상에 비휘발성 저항 스위칭 메모리(ReRAM) 소자의 상부 전극 및 선택 소자의 하부 전극 역할을 수행하는 전극층을 형성하는 단계;
상기 전극층 상에 다층 구조의 선택 소자를 형성하는 단계;
상기 다층 구조의 선택 소자 상에 상부 전극을 형성하는 단계
를 포함하고,
상기 다층 구조의 선택 소자는 5개의 층으로 이루어지는 다층 구조로 형성되고, 이 경우 다층 구조는 상기 전극층 상에 인접하고 제1 밴드갭 에너지의 산화막으로 이루어지는 최하층/제1 밴드갭 에너지보다 높은 제2 밴드갭 에너지의 산화막으로 이루어지는 중앙층/상기 상부 전극에 인접하고 상기 최하층과 동일 종류의 산화막으로 이루어지는 최상층을 포함하고, 상기 중앙층과 최하층 사이 및 상기 중앙층과 최상층 사이에 상기 최하층 및 최상층의 산화막보다 높은 밴드갭 에너지를 갖지만 상기 중앙층의 산화막보다 낮은 밴드갭 에너지인 제3 밴드갭 에너지를 갖는 산화막으로 이루어지는 삽입층을 각각 개재하여 형성하는 것을 특징으로 하는 비휘발성 저항 스위칭 메모리(ReRAM) 소자의 제조 방법.A method of fabricating a non-volatile resistance switching memory (ReRAM)
Forming a lower electrode on the substrate;
Forming a metal oxide layer exhibiting resistance switching characteristics on the lower electrode;
Forming an upper electrode of the non-volatile resistance switching memory (ReRAM) device on the metal oxide layer and an electrode layer serving as a lower electrode of the selection device;
Forming a selection element having a multi-layer structure on the electrode layer;
Forming an upper electrode on the selection element of the multi-layer structure;
Lt; / RTI >
The selection element of the multi-layer structure is formed as a multi-layer structure having five layers. In this case, the multi-layer structure includes a second band which is adjacent to the electrode layer and which is lower than the lowest layer / first band gap energy composed of the oxide film of the first band gap energy A center layer made of an oxide film of gap energy / an uppermost layer adjacent to the upper electrode and made of an oxide film of the same kind as the lowermost layer, and between the center layer and the lowermost layer and between the center layer and the uppermost layer, (RERAM) device having a high bandgap energy but an interlayer composed of an oxide film having a third bandgap energy which is lower than the oxide film of the central layer. Way.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120150533A KR101471971B1 (en) | 2012-12-21 | 2012-12-21 | Non-linear resistance switching memory device using multi-layered tunnel barrier selector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120150533A KR101471971B1 (en) | 2012-12-21 | 2012-12-21 | Non-linear resistance switching memory device using multi-layered tunnel barrier selector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140081135A KR20140081135A (en) | 2014-07-01 |
| KR101471971B1 true KR101471971B1 (en) | 2014-12-11 |
Family
ID=51732514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120150533A KR101471971B1 (en) | 2012-12-21 | 2012-12-21 | Non-linear resistance switching memory device using multi-layered tunnel barrier selector |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101471971B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160049299A (en) | 2014-10-27 | 2016-05-09 | 에스케이하이닉스 주식회사 | Electronic device and method for fabricating the same |
| KR20160102641A (en) | 2015-02-23 | 2016-08-31 | 에스케이하이닉스 주식회사 | Electronic device |
| US11309491B2 (en) | 2019-08-26 | 2022-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Data storage structure for improving memory cell reliability |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010064446A1 (en) * | 2008-12-04 | 2010-06-10 | パナソニック株式会社 | Nonvolatile memory element and nonvolatile memory device |
| KR20100078808A (en) * | 2008-12-30 | 2010-07-08 | 삼성전자주식회사 | Resistive memory device |
| KR20110033032A (en) * | 2009-09-24 | 2011-03-30 | 가부시끼가이샤 도시바 | Semiconductor memory device |
| JP2011222929A (en) * | 2010-03-23 | 2011-11-04 | Toshiba Corp | Nonvolatile memory and manufacturing method of the same |
-
2012
- 2012-12-21 KR KR1020120150533A patent/KR101471971B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010064446A1 (en) * | 2008-12-04 | 2010-06-10 | パナソニック株式会社 | Nonvolatile memory element and nonvolatile memory device |
| KR20100078808A (en) * | 2008-12-30 | 2010-07-08 | 삼성전자주식회사 | Resistive memory device |
| KR20110033032A (en) * | 2009-09-24 | 2011-03-30 | 가부시끼가이샤 도시바 | Semiconductor memory device |
| JP2011222929A (en) * | 2010-03-23 | 2011-11-04 | Toshiba Corp | Nonvolatile memory and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140081135A (en) | 2014-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102514350B1 (en) | switch element and memory | |
| TWI661535B (en) | Switch device and storage unit | |
| US9029187B1 (en) | Using multi-layer MIMCAPs with defective barrier layers as selector element for a cross bar memory array | |
| US7935953B2 (en) | Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same | |
| KR101219774B1 (en) | Method of forming semiconductor device having transition metal oxide layer and related device | |
| US11462685B2 (en) | Switch device, storage apparatus, and memory system incorporating boron and carbon | |
| Liu et al. | Complementary resistive switching in niobium oxide-based resistive memory devices | |
| US10056432B2 (en) | Self-rectifying RRAM cell structure having two resistive switching layers with different bandgaps and RRAM 3D crossbar array architecture | |
| JP2011233551A (en) | Nonvolatile variable-resistance element and nonvolatile semiconductor memory device | |
| US9252189B2 (en) | Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and method for manufacturing nonvolatile semiconductor memory device | |
| KR20130020426A (en) | Nonvolatile memory element and memory device including the same | |
| US8760920B2 (en) | Semiconductor memory device integrating flash memory and resistive/magnetic memory | |
| US20150137062A1 (en) | Mimcaps with quantum wells as selector elements for crossbar memory arrays | |
| US20130214235A1 (en) | Resistive memory having rectifying characteristics or an ohmic contact layer | |
| KR101317755B1 (en) | Nonvolatile memory device having threshold switching resistor, memory array containing the memory device and method for manufacturing the array | |
| US20120168706A1 (en) | Resistance random access memory | |
| TWI759457B (en) | memory device | |
| KR101416243B1 (en) | Complementary resistance switching memory device and method of manufacturing the same | |
| KR101471971B1 (en) | Non-linear resistance switching memory device using multi-layered tunnel barrier selector | |
| Chen et al. | Impact of vertical RRAM device characteristics on 3D cross-point array design | |
| KR101445568B1 (en) | Resistance switching memory device having improved non-linearity and method of the same | |
| TWI733520B (en) | Memory cell, memory device and method of amplifying data using selector element of memory cell | |
| US20170062522A1 (en) | Combining Materials in Different Components of Selector Elements of Integrated Circuits | |
| JP7145495B2 (en) | nonvolatile memory element | |
| KR101787751B1 (en) | Resistive RAM of having Ohmic Contact Layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20171129 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20181203 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20191203 Year of fee payment: 6 |