KR101416243B1 - Complementary resistance switching memory device and method of manufacturing the same - Google Patents
Complementary resistance switching memory device and method of manufacturing the same Download PDFInfo
- Publication number
- KR101416243B1 KR101416243B1 KR1020130024780A KR20130024780A KR101416243B1 KR 101416243 B1 KR101416243 B1 KR 101416243B1 KR 1020130024780 A KR1020130024780 A KR 1020130024780A KR 20130024780 A KR20130024780 A KR 20130024780A KR 101416243 B1 KR101416243 B1 KR 101416243B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- oxide film
- band gap
- gap energy
- rti
- Prior art date
Links
- 230000000295 complement effect Effects 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 33
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 19
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 13
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 230000001747 exhibiting effect Effects 0.000 claims description 6
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 4
- 229910052681 coesite Inorganic materials 0.000 claims 2
- 229910052906 cristobalite Inorganic materials 0.000 claims 2
- 239000012212 insulator Substances 0.000 claims 2
- 239000000377 silicon dioxide Substances 0.000 claims 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 2
- 229910052682 stishovite Inorganic materials 0.000 claims 2
- 229910052905 tridymite Inorganic materials 0.000 claims 2
- 239000010408 film Substances 0.000 description 87
- 239000010410 layer Substances 0.000 description 68
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 13
- 239000001301 oxygen Substances 0.000 description 13
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 12
- 230000008569 process Effects 0.000 description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 229910052593 corundum Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229910001845 yogo sapphire Inorganic materials 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910004166 TaN Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910019044 CoSix Inorganic materials 0.000 description 1
- 229910005889 NiSix Inorganic materials 0.000 description 1
- -1 Si and WSix Chemical class 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical class [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008486 TiSix Inorganic materials 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005323 electroforming Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002687 intercalation Effects 0.000 description 1
- 238000009830 intercalation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 상보적 저항 스위칭(CRS) 메모리 소자에 관한 것으로서, 특히 낮은 구동 전류 및 비선형 특성을 갖는 상보적 저항 스위칭 메모리 소자 및 그 제조 방법에 관한 것이다.The present invention relates to a complementary resistance switching (CRS) memory device, and more particularly, to a complementary resistance switching memory device having low driving current and nonlinear characteristics, and a method of manufacturing the same.
지금까지 반도체 관련 산업은 1980년대의 소형화, 집적화, 1990년대의 초소형화, 고집적화를 기반으로 성공적으로 발전되었다. 이런 성공은 소자 크기가 작아지더라도 소자 작동 원리가 그대로 유지될 수 있다는 것을 기반으로 한다. 따라서, 기존의 기술 방식의 연장선상에서 그 기술을 보다 향상시키는 방향으로 모든 연구 개발이 이루어졌으며 지금까지 매우 성공적이었다.
So far, the semiconductor industry has been successfully developed based on miniaturization and integration in the 1980s, miniaturization in the 1990s, and high integration. This success is based on the fact that the principle of device operation can be maintained even if the device size is reduced. Therefore, all the research and development has been carried out in the direction of improving the technology on the extension of the existing technology method, and it has been very successful so far.
그러나, 정보화와 통신화가 가속됨에 따라 더 많은 정보를 더욱 빠르게 처리할 수 있는 능력을 가진 반도체 소자와 시스템의 성능 향상의 필요성이 대두되었으며, 이를 위해 핵심 부품인 메모리 소자의 초고속화, 초고집적화 및 초절전화가 필수적으로 요구된다. 따라서, 고용량 정보 저장에 필요한 초고집적화가 가능한 비휘발성 메모리 소자 개발의 필요성이 그 어느 때보다도 커지고 있는 실정이다.
However, as information and communication have been accelerated, there has been a need to improve the performance of semiconductor devices and systems capable of processing more information more quickly. For this purpose, there has been a need for an ultra-high speed, Anger is essential. Therefore, there is a growing need for the development of nonvolatile memory devices capable of ultra-high integration required for high-capacity information storage.
최근, ITRS(International Technology Roadmap for Semiconductors)에 따르면, 비휘발성 차세대 메모리로서 유력하게 대두되고 있는 소자로서, PRAM(Phase Change RAM), NFGM(Nano Floating Gate Memory), ReRAM, PoRAM(Polymer RAM), MRAM(Magnetic RAM), Molecular memory 등이 있으며, 이러한 차세대 메모리 개발은 DRAM의 고집적성과 낮은 소비 전력, Flash 메모리의 비휘발성, SRAM의 고속 동작을 모두 구현하기 위한 방향으로 이루어지고 있다. 특히, ReRAM 소자는 상기 메모리 소자의 장점을 모두 가지고 있어서, 유력한 차세대 메모리로 거론되고 있다.
In recent years, according to the International Technology Roadmap for Semiconductors (ITRS), a nonvolatile next generation memory device has come to the forefront, including a PRAM (Phase Change RAM), a Nano Floating Gate Memory (NFGM), a ReRAM, a PoRAM (Magnetic RAM), and Molecular memory. The development of this next generation memory is aimed to realize both high integration of DRAM, low power consumption, nonvolatility of flash memory, and high-speed operation of SRAM. In particular, ReRAM devices have all the advantages of the memory device, and are being considered as a next-generation memory capable.
종래의 비휘발성 저항 스위칭 메모리의 작동 과정을 살펴 보면, 금속 산화막 본질의 높은 저항 상태(HRS: High Resistance State)에서 인가하는 전압에 의해 낮은 저항 상태(LRS: Low Resistance State)로 변화하는 forming process를 거치게 되고, 이후에 인가하는 전압에 의해 LRS에서 HRS로 변하는 reset process와 HRS에서 LRS로 변하는 set process에 의해 저항 스위칭 동작을 하게 된다. 일반적으로 크로스 포인트 필라멘트리형 bipolar ReRAM 소자 제작을 위해, 크로스 포인트 ReRAM 소자 구동에서 다이오드가 선택 소자 외에 다른 소자에서 발생되는 잠입 전류(sneak current)를 막아주기 때문에, 다이오드의 역할이 중요하다.
The operation process of the conventional nonvolatile resistance switching memory will be described as a forming process which changes to a low resistance state (LRS) by a voltage applied in a high resistance state (HRS) And then a resistance switching operation is performed by a reset process which changes from LRS to HRS by a voltage to be applied later and a set process which changes from HRS to LRS. In general, for the production of cross-point filament type bipolar ReRAM devices, the role of the diode is important because the diode prevents the sneak current generated by other devices other than the selected device in driving the cross point ReRAM device.
구체적으로, 고집적의 이상적인 메모리 소자 구현을 위해 직교 막대 셀 어레이의 개발이 이루어지고 있다. 그러나, 직교 막대 셀 어레이가 가지는 고유의 특성으로 인해 인접 셀들 사이에 잠입 전류로 인한 간섭 현상이 발생하고, 데이터의 읽기 동작 등에 오류가 발생하게 된다(예컨대, 도 5 참조).
Specifically, an orthogonal rod cell array is being developed to realize a highly integrated and ideal memory device. However, due to the inherent characteristics of the orthogonal bar cell array, an interference phenomenon occurs due to an inrush current between adjacent cells, resulting in errors in data read operation and the like (see, for example, FIG. 5).
한편, 상보적 저항 스위칭(CRS) 메모리 소자가 알려져 있다(예컨대, 공개특허 제10-2012-79953호 참조). 이러한 메모리 소자는 양과 음 외부 전압 모두에서 RESET 단계가 나타나는데, 이를 상보적 저항 스위칭 특성이라 지칭한다. 즉 CRS의 스위칭 특성은 비선형 특성을 가지면서 RESET만 양쪽 bias에서 일어나는 것을 말한다. RESET만 일어나지만 메모리를 상태, 즉 ON/OFF를 구별할 수 있는 스위칭 특성이다.
On the other hand, complementary resistance switching (CRS) memory devices are known (see, for example, Patent Publication No. 10-2012-79953). This memory element exhibits a RESET step at both positive and negative external voltages, which is referred to as a complementary resistance switching characteristic. In other words, the switching characteristic of the CRS is that the RESET only occurs at both bias while having a nonlinear characteristic. It is a switching characteristic that only a RESET occurs but a memory state, that is, ON / OFF can be distinguished.
종래에 따르면, DC 스퍼터링과 같은 PVD 장비를 이용하여 화학양론이 맞는 두 산화막 사이에 산소 결핍 산화막 또는 중간(intermediate) 산화막을 개재시켜, 하나의 외부 바이어스에서 SET과 RESET이 동시에 일어나는 구조를 나타내는데, 높은 구동 전류의 비선형 특성을 가지는 저항 스위칭 특성을 나타낸
Conventionally, a PVD device such as DC sputtering is used to show a structure in which SET and RESET occur simultaneously in one external bias through an oxygen deficient oxide film or an intermediate oxide film between two oxide films satisfying stoichiometry. Showing resistance switching characteristics with nonlinear characteristics of driving current
그러나, 기존의 상보적 저항 스위칭은 중간 금속이나 산소 결핍 산화막을 삽입하므로, 산화/환원에 의한 소자의 불안정성이 야기될 수 있다. 또한, 소자의 불안정(poor retention/endurance)뿐만 아니라, 구동 전류가 너무 높아 실제로 고집적 메모리 소자를 제작하는 것이 불가능하다. 또한, 필라멘트리 타입 저항 스위칭 구동 원리를 가지고 있어, 두께를 통한 ON/OFF의 구동 전류를 조절하기 힘들다는 문제점도 갖고 있다.However, the conventional complementary resistance switching inserts an intermediate metal or an oxygen-deficient oxide film, which may cause instability of the device due to oxidation / reduction. In addition, since not only the poor retention / endurance of the device but also the driving current is too high, it is practically impossible to fabricate a highly integrated memory device. In addition, it has a filamentary type resistance switching driving principle, which makes it difficult to control ON / OFF driving current through the thickness.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 그 한 가지 목적은 예컨대, 10 ㎂ 이하의 낮은 구동 전류 및 비선형 특성을 갖는 CRS 메모리 소자 및 그 제조 방법을 제공하는 것이다.It is an object of the present invention to provide a CRS memory device having a low driving current and a nonlinear characteristic of 10 A or less, and a manufacturing method thereof.
본 발명의 다른 목적은 크로스 포인트 저항 스위칭 메모리 소자의 읽기와 쓰기 동작에서 잠입 전류에 의한 선택 셀의 동작 및 읽기 오류가 없는 diode or selector-less type CRS 메모리 소자 및 그 제조 방법을 제공하는 것이다.It is another object of the present invention to provide a diode or selector-less type CRS memory device and a method of manufacturing the same, which are free from errors in operation and read operation of a selected cell due to an inrush current in a read and write operation of a crosspoint resistance switching memory device.
본 발명에 따라서 기판 상에 형성되는 하부 전극과; 상기 하부 전극 상에 형성되어 저항 스위칭 특성을 나타내는 금속 산화물 층과; 상기 금속 산화물 상에 형성되는 상부 전극을 포함하고, 상기 금속 산화물 층은 서로 다른 밴드갭 에너지를 갖는 복수의 층으로 구성되며, 이 경우 상기 하부 전극층에 인접하는 최하층과 상기 상부 전극에 인접하는 최상층은 그 최하층과 최상층 사이에 형성되는 중앙부의 층보다 낮은 밴드갭 에너지를 갖는 동일 종류의 산화막으로 형성되고, 상기 중앙부의 층은 상기 복수의 층 가장 큰 밴드갭 에너지를 갖는 산화막으로 형성되는 것을 특징으로 하는, 다이오드 또는 선택 소자가 없는 상보적 저항 스위칭 메모리 소자가 제공된다.
A lower electrode formed on the substrate according to the present invention; A metal oxide layer formed on the lower electrode and exhibiting resistance switching characteristics; Wherein the uppermost layer adjacent to the lower electrode layer and the uppermost layer adjacent to the upper electrode are formed of a plurality of layers having different band gap energies, And the middle layer is formed of an oxide film having the largest bandgap energy, and the middle layer is formed of an oxide film having the highest bandgap energy , A complementary resistive switching memory element without diodes or selection elements is provided.
한 가지 실시예에 있어서, 상기 금속 산화물 층은 3개의 층으로 이루어지는 다층 구조로 형성되고, 이 경우 다층 구조는 상기 하부 전극 상에 낮은 밴드갭 에너지의 산화막으로 이루어지는 최하층/높은 에너지의 산화막으로 이루어지는 중앙층/낮은 밴드갭 에너지의 산화막으로 이루어지는 최상층이 순차적으로 적층되어 형성될 수 있다.
In one embodiment, the metal oxide layer is formed as a three-layered multi-layered structure. In this case, the multi-layered structure includes a center electrode formed of an oxide film having a low band gap energy, Layer / an uppermost layer made of an oxide film having a low band gap energy can be sequentially formed.
한 가지 실시예에 있어서, 상기 금속 산화물 층은 5개의 층으로 이루어지는 다층 구조로 형성되고, 이 경우 다층 구조는 상기 하부 전극 상에 낮은 밴드갭 에너지의 산화막으로 이루어지는 최하층/높은 에너지의 산화막으로 이루어지는 중앙층/낮은 밴드갭 에너지의 산화막으로 이루어지는 최상층을 포함하고, 상기 중앙층과 최하층 사이 및 중앙층과 최상층 사이에 상기 최하층 및 최상층의 산화막보다 높은 밴드갭 에너지를 갖지만 상기 중간층의 산화막보다 낮은 밴드갭 에너지를 갖는 산화막으로 이루어지는 삽입층이 각각 개재될 수 있다.
In one embodiment, the metal oxide layer is formed in a multi-layered structure composed of five layers. In this case, the multi-layered structure includes a center electrode formed of an oxide film having a low band gap energy, Layer / lower band gap energy, and has a band gap energy higher than that of the lower and uppermost oxide layers between the center layer and the lowermost layer and between the center layer and the uppermost layer, but has a band gap energy lower than that of the oxide film of the intermediate layer And an interlayer composed of an oxide film having an interlayer insulating film interposed therebetween.
한 가지 실시예에 있어서, 상기 낮은 밴드갭 에너지의 산화막은 TiO2, Ta2O5 또는 Nb2O5로 구성되고, 상기 높은 밴드갭 에너지의 산화막은 Al2O3, ZrO2, HfO2, SiO2 또는 MgO로 구성될 수 있다.
In one embodiment, the oxide film of low band gap energy is composed of TiO 2 , Ta 2 O 5 or Nb 2 O 5 , and the oxide film of high band gap energy is Al 2 O 3 , ZrO 2 , HfO 2 , SiO 2 or MgO.
한 가지 실시예에 있어서, 상기 최하층 및 최상층의 산화막은 TiO2, Ta2O5 또는 Nb2O5로 구성되고, 상기 중간층의 산화막은 Al2O3로 구성되며, 상기 삽입층은 ZrO2, HfO2, SiO2 또는 MgO로 구성될 수 있다.
In one embodiment, the oxide film of the lowermost layer and the uppermost layer is composed of TiO 2, Ta 2 O 5 or Nb 2 O 5, an oxide film of the intermediate layer is composed of Al 2 O 3, wherein the insertion layer is ZrO 2, HfO 2 , SiO 2 or MgO.
한 가지 실시예에 있어서, 상기 상보적 저항 스위칭 메모리 소자는 크로스 포인트 ReRAM 소자 구조에 적용되어, 잠입 전류(sneak current)를 감소시킬 수 있다.
In one embodiment, the complementary resistance switching memory element is applied to a cross-point ReRAM device structure to reduce the sneak current.
본 발명의 다른 양태에 따라서, 다이오드 또는 선택 소자가 없는 상보적 저항 스위칭 메모리 소자의 제조 방법이 제공된다. 상기 방법은 기판 상에 하부 전극을 형성하는 단계; 상기 하부 전극 상에 저항 스위칭 특성을 나타내는 금속 산화물 층을 형성하는 단계; 상기 금속 산화물 상에 상부 전극을 형성하는 단계를 포함하고, 상기 금속 산화물 층은 서로 다른 밴드갭 에너지를 갖는 복수의 층으로 구성되며, 이 경우 상기 하부 전극층에 인접하는 최하층과 상기 상부 전극에 인접하는 최상층은 그 최하층과 최상층 사이에 형성되는 중앙부의 층보다 낮은 밴드갭 에너지를 갖는 동일 종류의 산화막으로 형성되고, 상기 중앙부의 층은 상기 복수의 층 가장 큰 밴드갭 에너지를 갖는 산화막으로 형성되는 것을 특징으로 한다.
According to another aspect of the present invention, a method of fabricating a complementary resistive switching memory element without a diode or a selection element is provided. The method includes forming a lower electrode on a substrate; Forming a metal oxide layer exhibiting resistance switching characteristics on the lower electrode; And forming an upper electrode on the metal oxide, wherein the metal oxide layer is composed of a plurality of layers having different band gap energies, wherein the lower layer adjacent to the lower electrode layer and the lower layer adjacent to the upper electrode The uppermost layer is formed of the same kind of oxide film having a band gap energy lower than that of the middle layer formed between the lowermost layer and the uppermost layer and the middle layer is formed of an oxide film having the greatest band gap energy .
상기 제조 방법에 있어서, 상기 금속 산화물 층은 3개의 층으로 이루어지는 다층 구조로 형성하고, 이 경우 다층 구조는 상기 하부 전극 상에 인접하여 낮은 밴드갭 에너지의 산화막으로 이루어지는 최하층/높은 에너지의 산화막으로 이루어지는 중앙층/낮은 밴드갭 에너지의 산화막으로 이루어지는 최상층을 순차적으로 적층하여 형성할 수 있다.
In this case, the metal oxide layer is formed as a three-layered multi-layer structure. In this case, the multi-layer structure is composed of an oxide film of the lowest layer / A middle layer / an uppermost layer composed of an oxide film having a low band gap energy, and the like.
상기 제조 방법에 있어서, 상기 금속 산화물 층은 5개의 층으로 이루어지는 다층 구조로 형성하고, 이 경우 다층 구조는 상기 하부 전극 상에 낮은 밴드갭 에너지의 산화막으로 이루어지는 최하층/높은 에너지의 산화막으로 이루어지는 중앙층/낮은 밴드갭 에너지의 산화막으로 이루어지는 최상층을 포함하고, 상기 중앙층과 최하층 사이 및 중앙층과 최상층 사이에 상기 최하층 및 최상층의 산화막보다 높은 밴드갭 에너지를 갖지만 상기 중앙층의 산화막보다 낮은 밴드갭 에너지를 갖는 산화막으로 이루어지는 삽입층을 각각 개재하여 형성할 수 있다.
In the above manufacturing method, the metal oxide layer is formed in a multi-layer structure composed of five layers. In this case, the multi-layer structure includes a center layer made of an oxide film having the lowest band gap energy, / Lower band gap energy, and has a band gap energy higher than that of the lowest and uppermost oxide layers between the center layer and the lowermost layer and between the center layer and the uppermost layer, but has a lower band gap energy And an interlayer made of an oxide film having an oxide film having an oxide film.
상기 제조 방법에 있어서, 상기 낮은 밴드갭 에너지의 산화막은 TiO2, Ta2O5 또는 Nb2O5로 구성되고, 상기 높은 밴드갭 에너지의 산화막은 Al2O3, ZrO2, HfO2, SiO2 또는 MgO로 구성될 수 있다.
In the above manufacturing method, the oxide film of low band gap energy is made of TiO 2 , Ta 2 O 5 or Nb 2 O 5 , and the oxide film of high band gap energy is Al 2 O 3 , ZrO 2 , HfO 2 , SiO 2 or MgO.
상기 제조 방법에 있어서, 상기 최하층 및 최상층의 산화막은 TiO2, Ta2O5 또는 Nb2O5로 구성되고, 상기 중간층의 산화막은 Al2O3로 구성되며, 상기 삽입층은 ZrO2, HfO2, SiO2 또는 MgO로 구성될 수 있다.In the above manufacturing method, the oxide films of the lowermost layer and the uppermost layer are composed of TiO 2 , Ta 2 O 5 or Nb 2 O 5 , the oxide film of the intermediate layer is composed of Al 2 O 3 , and the intercalation layer is composed of ZrO 2 , HfO 2 , SiO 2, or MgO.
본 발명에 따르면, 낮은 구동 전류 및 우수한 비선형 특성을 발휘하는 상보적 저항 스위칭 메모리 소자가 제공된다.According to the present invention, a complementary resistance switching memory element exhibiting a low driving current and excellent nonlinear characteristics is provided.
도 1은 Crested 구조의 diodelsss 상보적 저항 스위칭 메모리 소자의 구조를 보여주는 도면이다.
도 2는 Crested 산화막 구조 형성에 필요한 산화막의 밴드갭 및 conduction band-offset 측정 값을 보여주는 도면이다.
도 3은 낮은 밴드갭 산화막/높은 밴드갭 산화막 구조와, 높은 밴드갭 산화막/낮은 밴드갭 산화막 구조에서의 반대의 스위칭 방향을 바탕으로 한 상부 전극/낮은 밴드갭 산화막/높은 밴드갭 산화막/낮은 밴드갭 산화막/하부 전극의 Crested 구조를 갖는 상보적 저항 스위칭 메모리 소자의 저항 스위칭 특성을 보여주는 도면이다.
도 4는 산화막의 두께에 따른 상부 전극/낮은 밴드갭 산화막/높은 밴드갭 산화막/낮은 밴드갭 산화막/하부 전극의 Crested 구조를 갖는 상보적 저항 스위칭 메모리 소자의 저항 스위칭 특성을 보여주는 도면이다.(도면에서, 예컨대 1n은 1 nm를 의미한다).
도 5는 크로스 포인트 ReRAM 소자에서 선택 소자 및 비선형 저항 스위칭 특성의 필요성을 보여주는 도면이다.
도 6은 상부 전극/낮은 밴드갭 산화막/높은 밴드갭 산화막/낮은 밴드갭 산화막/하부 전극의 Crested 구조에서의 상보적 저항 스위칭 메커니즘을 나타낸다.FIG. 1 is a diagram showing the structure of a complementary resistive switching memory device having a Crested structure diodelsss.
FIG. 2 is a graph showing band gap and conduction band-offset measurement values of an oxide film necessary for forming a Crested oxide film structure.
FIG. 3 is a cross-sectional view illustrating a structure of a low bandgap oxide film / a high bandgap oxide film structure, a high bandgap oxide film / a low bandgap oxide film structure, an upper electrode / a low bandgap oxide film / a high bandgap oxide film / A resistance switching characteristic of a complementary resistance switching memory device having a Crested structure of a gap oxide film / a lower electrode.
4 is a view showing resistance switching characteristics of a complementary resistance switching memory device having a Crested structure of an upper electrode / a lower bandgap oxide film / a higher bandgap oxide film / a lower bandgap oxide film / a lower electrode according to the thickness of an oxide film , For example, 1n means 1 nm).
5 is a diagram showing the necessity of selecting elements and nonlinear resistance switching characteristics in a cross point ReRAM element.
6 shows a complementary resistance switching mechanism in the Crested structure of the upper electrode / lower bandgap oxide / higher bandgap oxide / lower bandgap oxide / lower electrode.
이하에서는, 첨부 도면을 참조하여, 본 발명의 바람직한 실시예를 설명한다. 이하의 설명에 있어서, 당업계에 이미 널리 알려진 기술적 구성, 용어 등에 대한 설명은 생략한다. 특히, 본 발명이 대상으로 하고 있는 상보적 저항 스위칭(CRS)메모리 소자를 구성하는 각 층의 기능이나 구성 등과 같이, 상기 메모리 소자와 관련하여 공지의 구성이나 용어 등에 대한 설명은 생략한다. 이러한 설명을 생략하더라도, 당업자라면 이하의 설명을 통해 본 발명의 특징적 구성을 쉽게 이해할 수 있을 것이다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. In the following description, descriptions of technical constructions, terms and the like well known in the art will be omitted. In particular, the description of well-known structures and terminology related to the memory elements, such as the function and configuration of each layer constituting a complementary resistance switching (CRS) memory element to which the present invention is applied, will be omitted. Even if these explanations are omitted, those skilled in the art will readily understand the characteristic configuration of the present invention through the following description.
도 1에는 본 발명에서 이용하는 Crested 구조의 diodeless 상보적 저항 스위칭 소자의 구조가 개략적으로 도시되어 있다. 즉, 본 발명에서는, 전극과 접촉하고 있는 산화막의 계면에서 저항 스위칭 특성이 발현되는데, 도 1의 좌측과 같은 구조에서 TiO2(제2 산화막)와 전극 계면에서 저항 스위칭 특성이 관찰된다. 이에 기초하여, 도 1의 우측에 도시한 것과 같은 Crested 구조를 형성하여, 두 전극 사이에 배치하면, 양 끝 계면에서 산소 공공의 움직임이 발생하게 되고, 그 움직임은 반대가 되기 때문에, 상보적 저항 스위칭 특성이 발현된다(도 3 참조).
FIG. 1 schematically shows a structure of a diodeless complementary resistance switching device having a Crested structure used in the present invention. That is, in the present invention, the resistance switching characteristic is developed at the interface of the oxide film in contact with the electrode, and the resistance switching characteristic is observed at the electrode interface with TiO 2 (second oxide film) in the structure shown on the left side of FIG. On the basis of this, when Crested structure as shown in the right side of Fig. 1 is formed and arranged between two electrodes, movement of oxygen vacancy occurs at both end interfaces, and the movement thereof is reversed. Therefore, The switching characteristic is expressed (see Fig. 3).
도시한 바와 같이, 본 발명의 상보적 저항 스위칭 메모리 소자에 따르면, 기존의 것과 달리, 낮은 밴드갭의 산화막/높은 밴드갭의 산화막/낮은 밴드갭의 산화막의 Crested 다층 구조(금속 산화막)가 상부 전극과 하부 전극 사이에 형성되며, 또 선택 소자를 구비하지 않고 있다.
As shown, according to the complementary resistance switching memory device of the present invention, a Crested multilayer structure (metal oxide film) of an oxide film of a low band gap / an oxide film of a high band gap / an oxide film of a low band gap And a lower electrode, and does not include a selection element.
도 1에 도시한 바와 같이, 본 발명에 따른 상보적 저항 스위칭 메모리 소자는 selector-less Crested 구조를 바탕으로 하고 있으며, 기판 상에 하부 전극을 형성하는 단계, 상기 하부 전극 상에 저항층으로 사용되는 낮은 밴드갭 산화막/높은 밴드갭 산화막/낮은 밴드갭 산화막의 Crested 구조를 형성하는 단계, 상기 구조 상에 상부 전극을 형성하는 단계를 포함한다.
As shown in FIG. 1, the complementary resistance switching memory device according to the present invention is based on a selector-less Crested structure, and includes a step of forming a lower electrode on a substrate, Forming a Crested structure of a low bandgap oxide film / a high bandgap oxide film / a low bandgap oxide film, and forming an upper electrode on the structure.
상기 하부 전극을 형성하는 공지의 단계에서는, 기판 위에 하부 전극 형성을 위한 제1 전도막 물질을 증착하고 전극 패턴끼리의 분리를 위한 제1 절연막을 증착하는 과정 및 하부 전극 형성을 위한 패터닝 후 상기 금속 산화막끼리의 분리와 하부 전극과 상부 전극끼리의 분리를 위한 제2 절연막을 증착하고 평탄화하는 과정과 하부 전극과 상부 전극을 금속 산화막으로 연결하기 위한 컨택트 홀 타입의 패터닝 과정이 포함된다.
In a known step of forming the lower electrode, a process of depositing a first conductive film material for forming a lower electrode on a substrate, depositing a first insulating film for separating the electrode patterns, A process of depositing and flattening a second insulating film for separating the oxide films and for separating the lower and upper electrodes from each other, and a contact hole type patterning process for connecting the lower electrode and the upper electrode to the metal oxide film.
상기 하부 전극은 일반적으로 반도체 소자 제조시 금속 배선에 사용되는 금속 물질과, Pt, Si, Si 금속 화합물이면 적용될 수 있으며, 그 대표적인 예로는 Al, W, Cu, Pt, TiN, TaN, Ti, Ta, Pt 등과 같은 금속 물질과, Si 및 WSix, NiSix, CoSix, TiSix 등과 같은 실리콘 금속 화합물 등이 있다.
W, Cu, Pt, TiN, TaN, Ti, Ta, Ta, and the like. The lower electrode may be a metal material used for metal wiring, , Pt and the like, and silicon metal compounds such as Si and WSix, NiSix, CoSix, and TiSix.
상기 Crested 구조(금속 산화막)을 형성하는 단계에서는, 상기 패터닝된 상기 제1 절연막 및 제2 절연막 상에 금속 산화막을 증착하는 과정으로서, 본 발명의 금속 산화막은 일실시예에서 3개의 금속 산화막(절연막)으로 이루어지는 Crested 구조의 산화막이다. 즉, 상기 제1 절연막과 제2 절연막 상에 TiO2, Ta2O5, Nb2O5 등과 같이 낮은 밴드갭과 conduction band offset(그 값은 통상 밴드갭 에너지와 비례한다)을 갖는 금속 산화막이 이러한 제3 절연막(제2 산화막)으로서 이용될 수 있다. 제3 절연막 상에 Al2O3, ZrO2, HfO2, SiO2, MgO와 같은 높은 밴드갭과 conduction band offset을 갖는 금속 산화막(제4 절연막)(제3 산화막)을 형성한다. 또한, 제4 절연막 상에 TiO2, Ta2O5 등과 같은 낮은 밴드갭과 conduction band offset을 갖는 금속 산화막(제5 절연막)(제4 산화막)을 형성한다. 즉, 저항 스위칭 특성을 발현하는 금속 산화물 층을 Crested 다층 구조로 형성함과 아울러, 각 층을 밴드갭 에너지의 관점에서 구성하여, 이하에서 설명하는 바와 같이 낮은 구동 전압 및 비선형 특성의 개선을 달성한다. 즉 높은 밴드갭 산화막은 박막의 구동 전류를 조절하고 구동 전류의 비선형 특성을 향상시켜주는 역할을 하며, 예컨대 TiO2 등이 저항 스위칭 특성을 발현한다.
In the step of forming the Crested structure (metal oxide film), a metal oxide film is deposited on the patterned first insulating film and the second insulating film. In the metal oxide film of the present invention, three metal oxide films ). ≪ / RTI > That is, a metal oxide film having a low band gap and a conduction band offset (whose value is usually proportional to the band gap energy) such as TiO 2 , Ta 2 O 5 , and Nb 2 O 5 is formed on the first insulating film and the second insulating film And can be used as such a third insulating film (second oxide film). A metal oxide film (fourth insulating film) (third oxide film) having a high band gap and conduction band offset such as Al 2 O 3 , ZrO 2 , HfO 2 , SiO 2 , and MgO is formed on the third insulating film. On the fourth insulating film, TiO 2 , Ta 2 O 5 (Fifth insulating film) (fourth oxide film) having a low bandgap and a conduction band offset such as < - > That is, the metal oxide layer exhibiting resistance switching characteristics is formed into a Crested multi-layer structure, and each layer is configured in terms of band gap energy to achieve improvement of low driving voltage and nonlinear characteristics as described below . That is, the high bandgap oxide film plays a role of adjusting the driving current of the thin film and improving the nonlinear characteristic of the driving current. For example, TiO 2 or the like exhibits resistance switching characteristics.
한편, 상기 Crested 다층 산화막 구조를 구성하는 각 산화물의 밴드갭 에너니와 관련하여, 그 높은 낮음은 상대적인 개념인데, 본 발명에서는 약 3.0~4.0 eV의 밴드갭 에너지를 낮은 밴드갭 에너지라 지칭하고(예컨대, TiO2, Ta2O5 등)(예컨대, TiO2의 밴드갭 에너지는 약 3.57 eV. 도 2 참조), 약 5.8~9.0 eV의 밴드갭 에너지를 높은 밴드갭 에너지라 지칭한다(예컨대, HfO2, SiO2, Al2O3, ZrO2, MgO 등)(예컨대, HfO2의 밴드갭 에너지는 약 5.72 eV. 도 2 참조).
In the meantime, regarding the band gap energy of each oxide constituting the Crested multilayer oxide structure, the high low is a relative concept. In the present invention, the band gap energy of about 3.0 to 4.0 eV is referred to as a low band gap energy , TiO 2 , Ta 2 O 5 and the like) (for example, the band gap energy of TiO 2 is about 3.57 eV, see FIG. 2), and the band gap energy of about 5.8 to 9.0 eV is referred to as high band gap energy 2 , SiO 2 , Al 2 O 3 , ZrO 2 , MgO, etc.) (for example, the band gap energy of HfO 2 is about 5.72 eV.
한편, 상부 전극을 형성하는 단계는 금속 산화막(제5 절연막) 위에 전극 물질로 사용되는 제2 전도막을 증착하고 패터닝하는 과정을 포함한다. 상부 전극은 하부 전극과 마찬가지로, 일반적으로 반도체 소자 제조시 금속 배선에 사용되는 금속 물질이 적용될 수 있고, 그 대표적인 예로는 Ti, Al, Ta, TaN, TiN, Pt, 겨 Ni 등이 있다. 여기서 하부 전극과 상부 전극을 구성하는 물질이 반드시 동일할 필요는 없으며, 또한 패터닝된 상부 전극과의 단락을 위하여 상부 전극 상에 추가의 절연막을 증착하고 화학적/물리적 연마 공정을 진행하는 공정도 포함될 수 있다.
Meanwhile, the step of forming the upper electrode includes a step of depositing and patterning a second conductive film used as an electrode material on the metal oxide film (fifth insulating film). The upper electrode may be a metal material used for metal wiring in the manufacture of a semiconductor device, for example, Ti, Al, Ta, TaN, TiN, Pt, and Ni. The material constituting the lower electrode and the upper electrode does not necessarily have to be the same, and a process of depositing an additional insulating film on the upper electrode and performing a chemical / physical polishing process for short-circuiting with the patterned upper electrode may be included have.
<실시예><Examples>
본 발명자는 Pt 전극 위에 TiO2/HfO2/TiO2, TiO2/Al2O3/TiO2 Crested 구조로 금속 산화막을 증착한 후, TiN을 상부 전극으로서 증착하였다.
The present inventors deposited TiO 2 / HfO 2 / TiO 2 , TiO 2 / Al 2 O 3 / TiO 2 Crested structures on the Pt electrode, and then TiN was deposited as an upper electrode.
상기와 같은 Crested 다층 산화막 구조를 갖는 상보적 저항 스위칭 메모리 소자를 제작하여 그 특성을 관찰하였다.
A complementary resistive switching memory device with Crested multilayer oxide structure was fabricated and its characteristics were observed.
도 3에 나타낸 바와 같이, (+) 외부 바이어스 하에서 over shooting 효과가 없는 가운데, electro-forming process가 발생하게 되고, (-) 외부 바이어스 하에서 RESET 단계가 발생한다. 도 3에서 ①~④의 번호는 CRS 스위칭이 일어날 때, 스위칭 방향을 나타낸다. 번호는 RESET 만이 발생하므로, CRS라는 것을 나타내주는 그래프가 형성할 때 움직이는 순서이다. 그러나, (+) 외부 바이어스 하에서 일반적으로 set 단계가 발생하는 일반적인 ReRAM과 달리, (-) 외부 바이어스 하에서와 같이 RESET 단계가 나타나는 상보적 저항 스위칭 특성이 나타났다. 이러한 상보적 저항 스위칭 특성으로 인하여, compliance current의 설정이 필요 없고, Crested 구조에 의한 우수한 비선형 특성과 전이 금속 낮화막의 두께를 조절하여 낮은 전류에서 스위칭이 일어났다(도 4 참조).
As shown in FIG. 3, under the (+) external bias, there is no over shooting effect, an electro-forming process occurs, and a RESET step occurs under (-) external bias. In Fig. 3, the
또한, 비선형 스위칭 특성이 구현되어, 크로스 포인트 소자에서 다이오드 없이 잠입 전류를 줄일 수가 있으며(도 5 참조), 기존의 상보적 저항 스위칭은 중간 금속이나 산소 결핍 산화막을 삽입하므로, 산화 환원에 의한 소자의 불안정성이 발생할 수 있으나, 본 발명의 경우 Crested 구조의 각 금속 산화막을 ALD를 이용하여 증착하는데, 원자층 증착을 이용하여 화학양론이 제어된 산화막을 형성할 수 있어, 신뢰성을 향상시킬 수 있다. 즉, 본 발명의 경우, ALD를 이용하여 금속 산화막을 형성하는데, 이에 따라 결핍 산소를 형성하기 위한 어려움 없이 화학양론이 맞는 산화막을 이용할 수 있고, 이때 전극과의 계면에 형성되는 산소 공공을 조정(외부 바이어스를 인가하여 산소 공공과 같은 결함의 이동(migration)을 조정한다)하여, 낮은 구동 전류 및 비선형 특성을 구현할 수 있다(도 3 참조).
In addition, nonlinear switching characteristics can be realized to reduce the inrush current without a diode in a cross point device (see FIG. 5). Since the conventional complementary resistance switching inserts an intermediate metal or an oxygen deficient oxide film, However, in the case of the present invention, each metal oxide film having a Crested structure is deposited using ALD. An atomic layer deposition can be used to form an oxide film having a controlled stoichiometry, thereby improving reliability. That is, in the case of the present invention, an ALD is used to form a metal oxide film, thereby making it possible to use an oxide film satisfying stoichiometry without difficulty to form deficient oxygen, and to adjust the oxygen vacancy formed at the interface with the electrode Out Bias is applied to adjust the migration of defects such as oxygen vacancies) to achieve low drive current and nonlinear characteristics (see FIG. 3).
또한, 크로스 포인트 ReRAM 구조에서 기록 셀 이외의 부분에서 half voltage가 인가되어 버리는 다이오드를 사용함에 따른 half voltage에 의한 잠입 전류를 막을 수 있다.
In addition, in the cross point ReRAM structure, an inrush current due to a half voltage due to the use of a diode which is applied with a half voltage at a portion other than the recording cell can be prevented.
즉 Crested 다층 산화막 구조는 높은 F-N 터널링 전류로 인해 우수한 비선형 특성과 단일 산화막에 비해 전이 금속 산화막의 두께를 조절하여 초기 전류와 F-N 터널링 전류를 보다 쉽게 조절할 수 있는 특성을 나타낸다(도 4 참조). Crested 다층 산화막의 비선형 터널링 특성은 크로스 포인트 소자에서 잠입 전류를 줄여주는 역할을 한다. 즉 본 발명에 의해 제공되는 비선형 터널링 특성의 한 가지 특징이 잠입 전류를 줄여주는 것이다. 따라서, 본 발명의 비선형 저항 스위칭 특성이 구현되는 ReRAM 소자를 포인트 크로스 ReRAM 소자 구조(예컨대, 도 5 참조)에 적용하면, 잠입 전류를 줄여줄 수 있는데, 이는 reading과 programming/erasing 모두에서 잠입 전류가 발생하는데, 이를 모두 감소시킬 수 있다는 의미이다.
That is, the Crested multilayered oxide structure has excellent nonlinear characteristics due to the high FN tunneling current, and can easily control the initial current and the FN tunneling current by adjusting the thickness of the transition metal oxide layer compared to the single oxide layer (see FIG. 4). The nonlinear tunneling characteristics of the Crested multilayer oxide film serve to reduce the inrush current in the crosspoint device. That is, one feature of the non-linear tunneling characteristics provided by the present invention is to reduce the inrush current. Therefore, application of the ReRAM device implementing the nonlinear resistance switching characteristic of the present invention to a point crossed ReRAM device structure (see, e.g., FIG. 5) can reduce the inrush current because the inrush current in both reading and programming / But it can reduce all of them.
또한, 종래 기술과 달리 상보적 특성을 나타내는 다이오드를 사용하지 않을뿐만 아니라, 선택 소자도 생략하고 있어, 제조 공정 면에서 뛰어난 이점을 발휘할 수 있다.
Further, unlike the prior art, not only a diode showing complementary characteristics is used but a selective element is omitted, and an advantage in manufacturing process can be exerted.
한편, 도 6은 본 발명의 상보적 저항 스위칭 메커니즘을 보여주는 도면으로서, TiO2가 접하고 있는 계면에서는 모두 스위칭이 일어난다는 것을 보여준다(도 3의 특성을 설명해 주는 도면이다.) 구체적으로, TiO2/Al2O3와 Al2O3/TiO2의 VARIOT 구조에서 저항 스위칭 특성을 평가하여 보면 TiO2와 전극 계면에서 산소 공공의 움직임에 의해 계면 Schottky depletion 영역의 변화에 의해 스위칭이 발생하고 Al2O3는 current barrier의 역할만 하는 것을 확인하였다. 이와 비교하여, TiO2/Al2O3/TiO2의 Crested 구조에서는 TiO2/Al2O3 와 Al2O3/TiO2의 양쪽 계면 모두에서 산소 공공이 모두 움직여, 양 계면에서 CRS 특성이 관찰 된다는 것을 보여준다. 상부 계면에 산소 공공이 줄어드는 시점에 하부 계면에 산소 공공이 증가하게 되므로 동작 전류가 전압이 증가함에 따라 증가하다가 감소하는 경향이 발생하여 RESET 이 발생하고, 상부 계면에 산소 공공이 증가하는 시점에 하부 계면에 산소 공공은 감소하는 경향이 나타나므로, 동작 전류는 전압이 증가함에 따라 증가하다가 감소하는 RESET이 똑같이 발생하게 된다(상보적 저항 스위칭 특성).6 shows the complementary resistance switching mechanism of the present invention, in which all the switching occurs at the interface where
이상 본 발명을 바람직한 실시예를 참조하여 설명하였지만, 본 발명은 상기 실시예에 제한되지 않는다는 것을 이해하여야 한다. 예컨대, Crested 다층 구조를 3층인 것으로 설명하였지만, 본 발명은 이에 제한되지 않는다. 즉, 5층 또는 7층의 Crested 다층 구조 역시 가능하다. 예컨대, 5층 구조로 하는 경우, 상단층과 바닥층을 낮은 밴드갭 에너지의 산화막으로 구성하고, 가운데의 층은 가장 높은 밴드갭 에너지의 산화막으로 구성하며, 이들 사이의 층은 낮은 밴드갭 에너지보다는 높지만 상기 가장 높은 밴드갭 에너지보다는 작은 밴드갭 에너지의 산화막으로 구성하는 것이 바람직하다(예컨대, TiO2/HfO2/Al2O3/HfO2/TiO2). 7층의 다층 구조를 형성하는 경우에도 유사한 방식으로 구성할 수 있다. 이러한 변형예 역시 본 발명의 범위 내에 속하는 것이다. 즉 본 발명은 후술하는 특허청구범위 내에서 다양하게 변형 및 수정할 수 있으며, 이들은 모두 본 발명의 범위 내에 속하는 것이다. 따라서, 본 발명은 특허청구범위 및 그 균등물에 의해서만 제한된다.
While the present invention has been described with reference to the preferred embodiments, it is to be understood that the invention is not limited to the disclosed embodiments. For example, although the Crested multilayer structure is described as three layers, the present invention is not limited thereto. That is, five or seven layers of Crested multilayer structures are also possible. For example, in the case of a five-layer structure, the upper layer and the bottom layer are made of an oxide film having a low band gap energy, the middle layer is made up of an oxide film having the highest band gap energy, and a layer therebetween is higher than a low band gap energy (For example, TiO 2 / HfO 2 / Al 2 O 3 / HfO 2 / TiO 2 ) having a band gap energy smaller than the highest band gap energy. A multilayer structure of seven layers can be formed in a similar manner. These modifications are also within the scope of the present invention. That is, the present invention can be variously modified and modified within the scope of the following claims, all of which are within the scope of the present invention. Accordingly, the invention is limited only by the claims and the equivalents thereof.
Claims (11)
상기 하부 전극 상에 형성되어 저항 스위칭 특성을 나타내는 금속 산화물 층과;
상기 금속 산화물 상에 형성되는 상부 전극
을 포함하고,
상기 금속 산화물 층은 서로 다른 밴드갭 에너지를 갖는 복수의 층으로 구성되며, 이 경우 상기 하부 전극층에 인접하는 최하층과 상기 상부 전극에 인접하는 최상층은 그 최하층과 최상층 사이에 형성되는 중앙부의 중앙층보다 낮은 밴드갭 에너지를 갖는 동일 종류의 산화막으로 형성되고, 상기 중앙층은 상기 복수의 층 중 가장 큰 밴드갭 에너지를 갖는 산화막으로 형성되는 것을 특징으로 하는, 다이오드 또는 선택 소자가 없는 상보적 저항 스위칭 메모리 소자.A lower electrode formed on the substrate;
A metal oxide layer formed on the lower electrode and exhibiting resistance switching characteristics;
The upper electrode formed on the metal oxide
/ RTI >
The metal oxide layer is composed of a plurality of layers having different band gap energies. In this case, the lowest layer adjacent to the lower electrode layer and the uppermost layer adjacent to the upper electrode have a center layer formed between the lowermost layer and the uppermost layer Wherein the intermediate layer is formed of an oxide film of the same kind having a low band gap energy and the center layer is formed of an oxide film having the largest band gap energy among the plurality of layers, device.
기판 상에 하부 전극을 형성하는 단계;
상기 하부 전극 상에 저항 스위칭 특성을 나타내는 금속 산화물 층을 형성하는 단계;
상기 금속 산화물 상에 상부 전극을 형성하는 단계
를 포함하고,
상기 금속 산화물 층은 서로 다른 밴드갭 에너지를 갖는 복수의 층으로 구성되며, 이 경우 상기 하부 전극층에 인접하는 최하층과 상기 상부 전극에 인접하는 최상층은 그 최하층과 최상층 사이에 형성되는 중앙부의 중앙층보다 낮은 밴드갭 에너지를 갖는 동일 종류의 산화막으로 형성되고, 상기 중앙층은 상기 복수의 층 중 가장 큰 밴드갭 에너지를 갖는 산화막으로 형성되는 것을 특징으로 하는, 다이오드 또는 선택 소자가 없는 상보적 저항 스위칭 메모리 소자의 제조 방법.A method of fabricating a complementary resistive switching memory element without a diode or a selection element,
Forming a lower electrode on the substrate;
Forming a metal oxide layer exhibiting resistance switching characteristics on the lower electrode;
Forming an upper electrode on the metal oxide
Lt; / RTI >
The metal oxide layer is composed of a plurality of layers having different band gap energies. In this case, the lowest layer adjacent to the lower electrode layer and the uppermost layer adjacent to the upper electrode have a center layer formed between the lowermost layer and the uppermost layer Wherein the intermediate layer is formed of an oxide film of the same kind having a low band gap energy and the center layer is formed of an oxide film having the largest band gap energy among the plurality of layers, / RTI >
The method according to claim 9, the oxide film of the lowermost layer and the uppermost layer is TiO 2, Ta 2 O 5 or is composed of a Nb 2 O 5, an oxide film in the middle layer is composed of Al 2 O 3, wherein the insertion layer is ZrO 2, HfO 2 , < / RTI & gt ; SiO2 or < RTI ID = 0.0 > MgO. ≪ / RTI >
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130024780A KR101416243B1 (en) | 2013-03-08 | 2013-03-08 | Complementary resistance switching memory device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130024780A KR101416243B1 (en) | 2013-03-08 | 2013-03-08 | Complementary resistance switching memory device and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101416243B1 true KR101416243B1 (en) | 2014-07-09 |
Family
ID=51741427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130024780A KR101416243B1 (en) | 2013-03-08 | 2013-03-08 | Complementary resistance switching memory device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101416243B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101545452B1 (en) | 2014-09-18 | 2015-08-19 | 한양대학교 산학협력단 | Complementary resistance switching memory device and method of manufacturing the same |
| KR101576743B1 (en) | 2014-08-11 | 2015-12-10 | 포항공과대학교 산학협력단 | Electric Device of performing Multi-operation |
| US10163983B1 (en) | 2017-07-25 | 2018-12-25 | Korea Institute Of Science And Technology | Complementary resistance switchable filler and nonvolatile complementary resistance switchable memory comprising the same |
| US10615227B2 (en) | 2017-07-25 | 2020-04-07 | Korea Institute Of Science And Technology | Spherical complementary resistance switchable filler and nonvolatile complementary resistance switchable memory comprising the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070005040A (en) * | 2005-07-05 | 2007-01-10 | 삼성전자주식회사 | Unit cell structure and method of forming the unit cell structure, and non-volatile memory device having the unit cell structure and method of manufacturing the non-volatile memory device |
| US20080211036A1 (en) | 2007-03-02 | 2008-09-04 | Samsung Electronics Co., Ltd. | Bipolar Resistive Memory Device Having Tunneling Layer |
| KR20120029635A (en) * | 2010-09-17 | 2012-03-27 | 주식회사 하이닉스반도체 | Switching device and memory device with the same |
| KR20120079953A (en) * | 2011-01-06 | 2012-07-16 | 에스케이하이닉스 주식회사 | Switching device and semiconductor memory device with the same |
-
2013
- 2013-03-08 KR KR1020130024780A patent/KR101416243B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070005040A (en) * | 2005-07-05 | 2007-01-10 | 삼성전자주식회사 | Unit cell structure and method of forming the unit cell structure, and non-volatile memory device having the unit cell structure and method of manufacturing the non-volatile memory device |
| US20080211036A1 (en) | 2007-03-02 | 2008-09-04 | Samsung Electronics Co., Ltd. | Bipolar Resistive Memory Device Having Tunneling Layer |
| KR20120029635A (en) * | 2010-09-17 | 2012-03-27 | 주식회사 하이닉스반도체 | Switching device and memory device with the same |
| KR20120079953A (en) * | 2011-01-06 | 2012-07-16 | 에스케이하이닉스 주식회사 | Switching device and semiconductor memory device with the same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101576743B1 (en) | 2014-08-11 | 2015-12-10 | 포항공과대학교 산학협력단 | Electric Device of performing Multi-operation |
| KR101545452B1 (en) | 2014-09-18 | 2015-08-19 | 한양대학교 산학협력단 | Complementary resistance switching memory device and method of manufacturing the same |
| US10163983B1 (en) | 2017-07-25 | 2018-12-25 | Korea Institute Of Science And Technology | Complementary resistance switchable filler and nonvolatile complementary resistance switchable memory comprising the same |
| US10615227B2 (en) | 2017-07-25 | 2020-04-07 | Korea Institute Of Science And Technology | Spherical complementary resistance switchable filler and nonvolatile complementary resistance switchable memory comprising the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9208869B2 (en) | Resistive RAM, method for fabricating the same, and method for driving the same | |
| JP5368741B2 (en) | Semiconductor device having transition metal oxide film and manufacturing method thereof | |
| JP5339716B2 (en) | Resistive memory device and manufacturing method thereof | |
| JP5468087B2 (en) | Nonvolatile memory element and nonvolatile memory device | |
| JP4698630B2 (en) | Variable resistance memory device having buffer layer formed on lower electrode | |
| TWI625874B (en) | Conductive-bridging random access memory | |
| KR102166506B1 (en) | Storage apparatus and method for manufacturing same | |
| KR101457812B1 (en) | 2-Terminal Switching Device Having Bipolar Switching Property, Fabrication Methods for the Same, and Resistance Memory Cross-Point Array Having the Same | |
| US9252189B2 (en) | Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and method for manufacturing nonvolatile semiconductor memory device | |
| KR20120046327A (en) | Memristors based on mixed-metal-valence compounds | |
| JP2008010836A (en) | Variable resistance random access memory element equipped with n+ interface layer | |
| JP2008022007A (en) | Non-volatile memory element containing variable resistance substance, and its manufacturing method | |
| KR20090126530A (en) | Resistance random access memory | |
| KR20130020426A (en) | Nonvolatile memory element and memory device including the same | |
| JP2018538701A5 (en) | ||
| US20120168706A1 (en) | Resistance random access memory | |
| KR101317755B1 (en) | Nonvolatile memory device having threshold switching resistor, memory array containing the memory device and method for manufacturing the array | |
| KR101416243B1 (en) | Complementary resistance switching memory device and method of manufacturing the same | |
| US10026895B2 (en) | Superlattice memory and crosspoint memory device | |
| KR101471971B1 (en) | Non-linear resistance switching memory device using multi-layered tunnel barrier selector | |
| JP2014103326A (en) | Nonvolatile memory element and manufacturing method thereof | |
| KR101445568B1 (en) | Resistance switching memory device having improved non-linearity and method of the same | |
| KR101123736B1 (en) | ReRAM memory device with multi-level and manufacturing method of the same | |
| JP7145495B2 (en) | nonvolatile memory element | |
| TWI545698B (en) | Semiconductor memory storage array device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170703 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180627 Year of fee payment: 5 |