KR101467517B1 - Stack-type semiconductor package and method of manufacturing the same - Google Patents

Stack-type semiconductor package and method of manufacturing the same Download PDF

Info

Publication number
KR101467517B1
KR101467517B1 KR1020130030951A KR20130030951A KR101467517B1 KR 101467517 B1 KR101467517 B1 KR 101467517B1 KR 1020130030951 A KR1020130030951 A KR 1020130030951A KR 20130030951 A KR20130030951 A KR 20130030951A KR 101467517 B1 KR101467517 B1 KR 101467517B1
Authority
KR
South Korea
Prior art keywords
external connection
package
solder balls
semiconductor package
fixing
Prior art date
Application number
KR1020130030951A
Other languages
Korean (ko)
Other versions
KR20140115804A (en
Inventor
송유진
Original Assignee
송유진
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 송유진 filed Critical 송유진
Priority to KR1020130030951A priority Critical patent/KR101467517B1/en
Publication of KR20140115804A publication Critical patent/KR20140115804A/en
Application granted granted Critical
Publication of KR101467517B1 publication Critical patent/KR101467517B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

적층형 반도체 패키지 및 그 제조방법에 관한 것이다. 적층형 반도체 패키지는 제1,2 반도체 패키지와, 회로기판, 및 고정부를 포함한다. 제1 반도체 패키지는 하면에 제1 솔더볼들이 배열된다. 제2 반도체 패키지는 하면에 제2 솔더볼들이 배열된다. 회로기판은 상면에 제1 솔더볼들을 안착시켜 제1 반도체 패키지를 실장하고 하면에 제2 솔더볼들을 안착시켜 제2 반도체 패키지를 실장하는 패키지 실장부와, 하면에 외부 접속용 솔더볼들이 배열된 외부 접속부와, 패키지 실장부와 외부 접속부 사이에서 굽힘 가능하게 되어 제1 반도체 패키지의 상면이 외부 접속부의 상면에 대응되게 하는 연성부, 및 연성부를 경유하여 패키지 실장부로부터 외부 접속부에 걸쳐 형성되어 제1,2 솔더볼들을 외부 접속용 솔더볼들에 전기적으로 연결하는 회로 패턴부를 구비한다. 고정부는 제1 반도체 패키지의 상면이 외부 접속부의 상면에 대응된 상태로 패키지 실장부를 외부 접속부에 고정시킨다.To a stacked semiconductor package and a manufacturing method thereof. The stacked semiconductor package includes first and second semiconductor packages, a circuit board, and a fixing portion. First solder balls are arranged on the bottom surface of the first semiconductor package. Second solder balls are arranged on the bottom surface of the second semiconductor package. The circuit board includes a package mounting portion for mounting the first semiconductor package on the upper surface thereof and mounting the second semiconductor package by mounting the second solder balls on the lower surface thereof and an external connection portion on which solder balls for external connection are arranged on the lower surface A flexible portion which is bendable between the package mounting portion and the external connection portion so that the upper surface of the first semiconductor package corresponds to the upper surface of the external connection portion and the first and second semiconductor packages are formed over the external connection portion from the package mounting portion via the flexible portion, And a circuit pattern portion for electrically connecting the solder balls to the solder balls for external connection. The fixing portion fixes the package mounting portion to the external connection portion with the upper surface of the first semiconductor package corresponding to the upper surface of the external connection portion.

Description

적층형 반도체 패키지 및 그 제조방법{Stack-type semiconductor package and method of manufacturing the same}[0001] Stack-type semiconductor package and method of manufacturing same [0002]

본 발명은 반도체 패키지를 패키지 단위로 적층하는 기술에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique of stacking semiconductor packages on a package basis.

일반적으로, 저장 용량이 작은 메모리 반도체 패키지를 2개 사용해서 저장 용량이 큰 1개의 메모리 반도체 패키지를 대체하는 것이 비용적인 측면에서 유리할 수 있다. 이를 위해, 동일한 메모리 반도체 패키지를 2개 적층하여 저장 용량을 2배로 늘인 새로운 적층형 반도체 패키지를 제공하는 기술이 이용되고 있다. 예를 들어, 미국특허 제6,242,285호에는 상부 반도체 칩의 리드들을 변형한 후, 하부 반도체 칩의 대응하는 리드들과 직접 용접하는 기술이 개시되고 있다. 이 기술은 여타의 종래 기술에 비해 간단하다는 장점을 갖는다.In general, it may be advantageous in terms of cost to replace one memory semiconductor package having a large storage capacity by using two memory semiconductor packages having a small storage capacity. To this end, techniques have been used to provide a new stacked semiconductor package in which two identical memory semiconductor packages are stacked to double the storage capacity. For example, U.S. Patent No. 6,242,285 discloses a technique for directly welding the leads of the upper semiconductor chip to the corresponding leads of the lower semiconductor chip. This technique has the advantage that it is simpler than the other conventional techniques.

그런데, 전술한 기술은 패키지 주변으로 리드들이 인출된 DIP(Dual In-line Package) 등과 같은 반도체 패키지에는 적용 가능하지만, 패키지의 하면에 솔더볼들이 배열된 BGA(Ball Grid Array) 패키지 등과 같은 반도체 패키지에는 적용되기 어렵다. However, although the above-described technique is applicable to semiconductor packages such as DIP (Dual In-line Package) in which leads are drawn around the package, a semiconductor package such as a BGA (Ball Grid Array) package in which solder balls are arranged on the lower surface of the package It is difficult to apply.

본 발명의 과제는 BGA 패키지 형태의 제1,2 반도체 패키지를 적층하는데 용이하게 적용될 수 있는 적층형 반도체 패키지 및 그 제조방법을 제공함에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a stacked semiconductor package that can be easily applied to stacking first and second semiconductor packages in a BGA package form, and a method of manufacturing the same.

상기의 과제를 달성하기 위한 본 발명에 따른 적층형 반도체 패키지는, 하면에 제1 솔더볼들이 배열된 제1 반도체 패키지; 하면에 제2 솔더볼들이 배열된 제2 반도체 패키지; 상면에 상기 제1 솔더볼들을 안착시켜 상기 제1 반도체 패키지를 실장하고 하면에 상기 제2 솔더볼들을 안착시켜 상기 제2 반도체 패키지를 실장하는 패키지 실장부와, 하면에 외부 접속용 솔더볼들이 배열된 외부 접속부와, 상기 패키지 실장부와 외부 접속부 사이에서 굽힘 가능하게 되어 상기 제1 반도체 패키지의 상면이 상기 외부 접속부의 상면에 대응되게 하는 연성부, 및 상기 연성부를 경유하여 상기 패키지 실장부로부터 상기 외부 접속부에 걸쳐 형성되어 상기 제1,2 솔더볼들을 상기 외부 접속용 솔더볼들에 전기적으로 연결하는 회로 패턴부를 구비한 회로기판; 및 상기 제1 반도체 패키지의 상면이 상기 외부 접속부의 상면에 대응된 상태로 상기 패키지 실장부를 상기 외부 접속부에 고정시키는 고정부;를 포함한다.According to an aspect of the present invention, there is provided a stacked semiconductor package including: a first semiconductor package having first solder balls arranged on a lower surface thereof; A second semiconductor package in which second solder balls are arranged on a bottom surface; A package mounting portion for mounting the first semiconductor package on a top surface thereof and mounting the second semiconductor package on a bottom surface of the package mounting the second solder balls, And a flexible portion which is bendable between the package mounting portion and the external connection portion so that the upper surface of the first semiconductor package corresponds to the upper surface of the external connection portion, A circuit board formed on the circuit board and electrically connecting the first and second solder balls to the external connection solder balls; And a fixing part fixing the package mounting part to the external connection part with the upper surface of the first semiconductor package corresponding to the upper surface of the external connection part.

본 발명에 따른 적층형 반도체 패키지의 제조방법은, 하면에 제1 솔더볼들이 배열된 제1 반도체 패키지와, 하면에 제2 솔더볼들이 배열된 제2 반도체 패키지를 마련하는 단계; 패키지 실장부와, 외부 접속부와, 상기 패키지 실장부와 외부 접속부 사이에서 굽힘 가능하게 된 연성부, 및 상기 연성부를 경유하여 상기 패키지 실장부와 외부 접속부에 걸쳐 형성된 회로 패턴부를 포함한 회로기판을 마련하는 단계; 상기 패키지 실장부의 상면에 상기 제1 반도체 패키지를 실장해서 상기 제1 솔더볼들을 상기 회로 패턴부와 전기적으로 연결하며, 상기 패키지 실장부의 하면에 상기 제2 반도체 패키지를 실장해서 상기 제2 솔더볼들을 상기 회로 패턴부와 전기적으로 연결하는 단계; 상기 패키지 실장부와 외부 접속부에 고정시키기 위한 고정부를 마련해서 상기 고정부를 상기 패키지 실장부와 외부 접속부에 결합시키는 단계; 상기 외부 접속부의 하면에 상기 회로 패턴부와 전기적으로 연결되는 외부 접속용 솔더볼들을 형성하는 단계; 및 상기 연성부를 구부려 상기 제1 반도체 패키지의 상면을 상기 외부 접속부의 상면에 대응시킨 후, 상기 고정부에 의해 상기 패키지 실장부를 상기 외부 접속부에 고정시키는 단계;를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a stacked semiconductor package, including: providing a first semiconductor package having first solder balls arranged on a lower surface thereof and a second semiconductor package having second solder balls arranged on a lower surface thereof; A circuit board including a package mounting portion, an external connecting portion, a flexible portion bendable between the package mounting portion and the external connecting portion, and a circuit pattern portion formed over the package mounting portion and the external connecting portion via the flexible portion step; Wherein the first semiconductor package is mounted on an upper surface of the package mounting portion to electrically connect the first solder balls to the circuit pattern portion and the second semiconductor package is mounted on a lower surface of the package mounting portion, Electrically connecting to the pattern unit; Providing a fixing portion for fixing to the package mounting portion and the external connection portion, and coupling the fixing portion to the package mounting portion and the external connection portion; Forming external connection solder balls electrically connected to the circuit pattern portion on a lower surface of the external connection portion; And bending the flexible portion to correspond the upper surface of the first semiconductor package to the upper surface of the external connection portion, and fixing the package mounting portion to the external connection portion by the fixing portion.

본 발명에 따르면, BGA 패키지 형태의 제1,2 반도체 패키지를 용이하게 적층해서 하나의 반도체 패키지를 구성할 수 있다. 제1,2 반도체 패키지가 동일한 용량을 갖는 DDR 메모리 패키지로 이루어지는 경우, 저장 용량을 2배로 늘인 하나의 반도체 패키지를 구성할 수 있다. 따라서, 저장 용량이 작은 메모리 패키지를 2개 사용해서 저장 용량이 큰 1개의 메모리 패키지를 대체할 수 있으므로, 비용적인 측면에서 유리한 효과가 있다.According to the present invention, the first and second semiconductor packages in the form of a BGA package can be easily stacked to form one semiconductor package. In the case where the first and second semiconductor packages are made of a DDR memory package having the same capacity, a single semiconductor package with a storage capacity doubled can be formed. Therefore, it is possible to replace one memory package having a large storage capacity by using two memory packages each having a small storage capacity, which is advantageous in terms of cost.

도 1은 본 발명의 일 실시예에 따른 적층형 반도체 패키지에 대한 사시도이다.
도 2는 도 1에 있어서, 패키지 실장부를 외부 접속부로부터 펼쳐 놓은 상태를 도시한 사시도이다.
도 3은 도 2에 대한 분해 사시도이다.
도 4는 도 3에 있어서, 회로기판에 대한 배면도이다.
도 5 내지 도 8은 도 1에 도시된 적층형 반도체 패키지를 제조하는 방법을 설명하기 위한 도면.1 is a perspective view of a stacked semiconductor package according to an embodiment of the present invention.
Fig. 2 is a perspective view showing the state in which the package mounting portion is extended from the external connection portion in Fig. 1;
FIG. 3 is an exploded perspective view of FIG. 2. FIG.
Fig. 4 is a rear view of the circuit board in Fig. 3; Fig.
FIGS. 5 to 8 are views for explaining a method of manufacturing the stacked semiconductor package shown in FIG. 1; FIGS.

이하 첨부된 도면을 참조하여, 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 적층형 반도체 패키지에 대한 사시도이다. 도 2는 도 1에 있어서, 패키지 실장부를 외부 접속부로부터 펼쳐 놓은 상태를 도시한 사시도이다. 도 3은 도 2에 대한 분해 사시도이다. 도 4는 도 3에 있어서, 회로기판에 대한 배면도이다.1 is a perspective view of a stacked semiconductor package according to an embodiment of the present invention. Fig. 2 is a perspective view showing the state in which the package mounting portion is extended from the external connection portion in Fig. 1; FIG. 3 is an exploded perspective view of FIG. 2. FIG. Fig. 4 is a rear view of the circuit board in Fig. 3; Fig.

도 1 내지 도 4를 참조하면, 적층형 반도체 패키지(100)는 제1,2 반도체 패키지(110)(120)와, 회로기판(130), 및 고정부(140)를 포함한다.Referring to FIGS. 1 to 4, a stacked semiconductor package 100 includes first and second semiconductor packages 110 and 120, a circuit board 130, and a fixing portion 140.

제1 반도체 패키지(110)는 하면에 제1 솔더볼(111)들이 배열된 형태로 이루어진다. 제2 반도체 패키지(120)는 하면에 제2 솔더볼(121)들이 배열된 형태로 이루어진다. 즉, 제1,2 반도체 패키지(110)(120)는 BGA 패키지에 해당한다. 일 예로, 제1,2 반도체 패키지(110)(120)는 각각 DDR(Double-Data-Rate) 메모리 패키지일 수 있다.The first semiconductor package 110 includes first solder balls 111 arranged on a lower surface thereof. The second semiconductor package 120 has second solder balls 121 arranged on the lower surface thereof. That is, the first and second semiconductor packages 110 and 120 correspond to a BGA package. For example, the first and second semiconductor packages 110 and 120 may each be a double-data-rate (DDR) memory package.

회로기판(130)은 패키지 실장부(131)와, 외부 접속부(132)와, 연성부(133), 및 회로 패턴부를 포함한다. 패키지 실장부(131)는 상면에 제1 솔더볼(111)들을 안착시켜 제1 반도체 패키지(110)를 실장하고, 하면에 제2 솔더볼(121)들을 안착시켜 제2 반도체 패키지(120)를 실장한다. 패키지 실장부(131)는 상하면에 제1,2 반도체 패키지(110)(120)를 안정적으로 지지할 수 있도록 리지드(rigid)한 형태로 이루어질 수 있다. 또한, 패키지 실장부(131)는 절연성 재질로 이루어질 수 있다. The circuit board 130 includes a package mounting portion 131, an external connecting portion 132, a flexible portion 133, and a circuit pattern portion. The package mounting portion 131 mounts the first semiconductor package 110 by mounting the first solder balls 111 on the upper surface and mounts the second semiconductor package 120 by placing the second solder balls 121 on the lower surface . The package mounting portion 131 may be rigid so as to stably support the first and second semiconductor packages 110 and 120 on the upper and lower surfaces thereof. In addition, the package mounting portion 131 may be made of an insulating material.

외부 접속부(132)는 하면에 외부 접속용 솔더볼(134)들이 배열된다. 외부 접속용 솔더볼(134)들은 적층형 반도체 패키지(100)를 외부 회로와 연결하기 위한 것이다. 외부 접속부(132)는 하면에 외부 접속용 솔더볼(134)들을 안정적으로 지지하고 상면에 제1 반도체 패키지(110)를 안정적으로 지지할 수 있도록 리지드한 형태로 이루어질 수 있다. 또한, 외부 접속부(132)는 절연성 재질로 이루어질 수 있다.Solder balls 134 for external connection are arranged on the lower surface of the external connection part 132. The external connection solder balls 134 are for connecting the stacked semiconductor package 100 to an external circuit. The external connection part 132 may be rigidly supported on the bottom surface of the solder balls 134 for external connection and may be rigidly supported on the top surface to stably support the first semiconductor package 110. Also, the external connection part 132 may be made of an insulating material.

연성부(133)는 패키지 실장부(131)와 외부 접속부(132) 사이에서 굽힘 가능한 형태로 이루어진다. 따라서, 연성부(133)는 제1 반도체 패키지(110)의 상면이 외부 접속부(132)의 상면에 대응되도록 굽어질 수 있다. 연성부(133)는 한쪽 단부가 패키지 실장부(131) 내에 합지되고 다른 쪽 단부가 외부 접속부(132) 내에 합지될 수 있다. 연성부(133)는 절연성 재질로 이루어질 수 있다. 연성부(133)는 패키지 실장부(131)에 안착된 제1,2 솔더볼(111)(121)들을 외부 접속용 솔더볼(134)들과 전기적으로 연결시키는 회로 패턴부가 경유해서 형성될 수 있게 한다.The flexible portion 133 is formed to be bendable between the package mounting portion 131 and the external connection portion 132. Therefore, the flexible portion 133 can be bent such that the upper surface of the first semiconductor package 110 corresponds to the upper surface of the external connection portion 132. [ One end of the flexible portion 133 may be laminated in the package mounting portion 131 and the other end may be laminated in the external connection portion 132. The flexible portion 133 may be made of an insulating material. The soft portion 133 allows the first and second solder balls 111 and 121 mounted on the package mounting portion 131 to be formed via a circuit pattern portion for electrically connecting the external connection solder balls 134 .

회로 패턴부는 연성부(133)를 경유하여 패키지 실장부(131)로부터 외부 접속부(132)에 걸쳐 형성된다. 회로 패턴부는 제1,2 솔더볼(111)(121)들을 외부 접속용 솔더볼(134)들에 전기적으로 연결한다. 고정부(140)는 제1 반도체 패키지(110)의 상면이 외부 접속부(132)의 상면에 대응된 상태로 패키지 실장부(131)를 외부 접속부(132)에 고정시킨다. The circuit pattern portion is formed from the package mounting portion 131 to the external connection portion 132 via the flexible portion 133. [ The circuit pattern portion electrically connects the first and second solder balls 111 and 121 to the external connection solder balls 134. The fixing portion 140 fixes the package mounting portion 131 to the external connection portion 132 with the upper surface of the first semiconductor package 110 corresponding to the upper surface of the external connection portion 132. [

전술한 바에 따르면, BGA 패키지 형태의 제1,2 반도체 패키지(110)(120)를 용이하게 적층해서 하나의 적층형 반도체 패키지(100)를 구성할 수 있다. 예를 들어, 제1,2 반도체 패키지(110)(120)가 동일한 용량을 갖는 DDR 메모리 패키지로 이루어지는 경우, 저장 용량을 2배로 늘인 하나의 반도체 패키지(100)를 구성할 수 있다. 따라서, 저장 용량이 작은 메모리 패키지를 2개 사용해서 저장 용량이 큰 1개의 메모리 패키지를 대체할 수 있으므로, 비용적인 측면에서 유리할 수 있다.According to the above description, the first and second semiconductor packages 110 and 120 in the form of a BGA package can be easily stacked to form one stacked semiconductor package 100. For example, when the first and second semiconductor packages 110 and 120 are formed of a DDR memory package having the same capacity, one semiconductor package 100 having a storage capacity doubled can be constructed. Therefore, it is possible to replace one memory package having a large storage capacity by using two memory packages each having a small storage capacity, which is advantageous from a cost standpoint.

한편, 일 예로, 고정부(140)는 고정 벽(141) 및 고정 클립(142)을 포함할 수 있다. 고정 벽(141)은 외부 접속부(132)의 상면에 결합되어 제1 반도체 패키지(110)가 수용될 수 있는 공간을 한정한다. 고정 벽(141)은 외부 접속부(132)의 상면에 솔더링 방식으로 결합될 수 있다. Meanwhile, as an example, the fixing portion 140 may include the fixing wall 141 and the fixing clip 142. The fixing wall 141 is coupled to the upper surface of the external connection part 132 to define a space in which the first semiconductor package 110 can be received. The fixing wall 141 may be coupled to the upper surface of the external connection portion 132 by a soldering method.

제1 반도체 패키지(110)가 4개 측면들을 갖는 형태로 이루어지는 경우, 고정 벽(141)은 제1 반도체 패키지(110)의 4개 측면들로부터 이격되도록 배치될 수 있다. 고정 벽(141)은 4개로 분할되어 제1 반도체 패키지(110)의 4개 측면들과 각각 대응되도록 구비될 수도 있다. 고정 벽(141)은 열 방출 기능 및/또는 전자파 차폐 기능을 할 수 있는 재질, 예컨대 스테인리스 강 등과 같은 재질로 이루어질 수 있다.When the first semiconductor package 110 is in the form of having four sides, the fixing wall 141 may be arranged to be spaced apart from the four sides of the first semiconductor package 110. The fixing wall 141 may be divided into four portions so as to correspond to the four sides of the first semiconductor package 110, respectively. The fixing wall 141 may be made of a material such as stainless steel or the like that can perform a heat releasing function and / or an electromagnetic wave shielding function.

고정 클립(142)은 패키지 실장부(131)의 상면에 결합되어 고정 벽(141)의 일부분을 끼워서 고정한다. 고정 클립(142)은 한 쌍의 탄성 편(142a)들을 포함할 수 있다. 탄성 편(142a)들은 이격된 사이로 고정 벽(141)의 일부분이 끼워지면 탄성 변형되도록 구성된다. 따라서, 고정 벽(141)의 일부분은 탄성 편(142a)들 사이에 끼워진 상태에서 탄성 편(142a)들의 탄성 복원력에 의해 고정될 수 있다. 고정 클립(142)은 2개로 구비될 수 있다. 고정 클립(142)들은 패키지 실장부(131)의 4개 가장자리들 중 연성부(133)와 연결된 가장자리의 양 옆에 위치한 가장자리들의 상면에 하나씩 배치될 수 있다. 따라서, 패키지 실장부(131)가 외부 접속부(132)에 보다 견고하게 고정될 수 있다.The fixing clip 142 is coupled to the upper surface of the package mounting portion 131 to fix a portion of the fixing wall 141 therebetween. The fixing clip 142 may include a pair of elastic pieces 142a. The elastic pieces 142a are configured to be elastically deformed when a part of the fixing wall 141 is fitted between the elastic pieces 142a. Therefore, a part of the fixing wall 141 can be fixed by the resilient restoring force of the elastic pieces 142a while being sandwiched between the elastic pieces 142a. The fixing clip 142 may be provided in two. The fixing clips 142 may be disposed one on top of the edges positioned on both sides of the edge connected to the soft portion 133 of the four edges of the package mounting portion 131. [ Therefore, the package mounting portion 131 can be more firmly fixed to the external connection portion 132. [

고정부(140)는 패키지 실장부(131)를 외부 접속부(132)에 보다 견고하게 고정시킬 수 있도록 후크(143)와 걸림 홈(144)을 더 포함할 수 있다. 후크(143)는 고정 벽(141)에서 연성부(133)와 인접한 부위의 반대쪽에 위치한 부위의 선단에 배치된다. 걸림 홈(144)은 후크(143)가 걸려서 끼움 결합할 수 있도록 패키지 실장부(131)의 가장자리에 형성된다. 후크(143)는 걸림 홈(144)에 끼워질 때 탄성 변형될 수 있도록 구성된다. 따라서, 후크(143)는 탄성 복원력에 의해 걸림 홈(144)에 끼워진 상태로 유지될 수 있다. The fixing portion 140 may further include a hook 143 and an engagement groove 144 so as to more firmly fix the package mounting portion 131 to the external connection portion 132. The hook 143 is disposed at the tip of the portion of the fixing wall 141 opposite to the portion adjacent to the soft portion 133. [ The latching groove 144 is formed at the edge of the package mounting portion 131 so that the hook 143 can be engaged and fitted. The hook 143 is configured to be elastically deformed when it is fitted into the engagement groove 144. Therefore, the hook 143 can be held in the engagement groove 144 by the elastic restoring force.

다른 예로, 고정부는 양면테이프 등과 같은 접착부재 또는 접착제로 구성되어 제1 반도체 패키지(110)의 상면을 외부 접속부(132)의 상면에 접착시키는 것도 가능하므로, 예시된 바에 한정되지 않는다.As another example, the fixing portion may be composed of an adhesive member such as double-sided tape or an adhesive so that the upper surface of the first semiconductor package 110 can be adhered to the upper surface of the external connection portion 132, so that the present invention is not limited thereto.

회로 패턴부는 제1,2 단자층(135a)(135b)과, 외부 접속용 단자층(135c)를 포함할 수 있다. 제1 단자층(135a)은 패키지 실장부(131)의 상면에 형성되어 제1 솔더볼(111)들과 접합된다. 제1 단자층(135a)은 제1 솔더볼(111)들과 일대일 대응되어 접합되는 단자들을 포함할 수 있다. 제2 단자층(135b)은 패키지 실장부(131)의 하면에 형성되어 제2 솔더볼(121)들과 접합된다. 제2 단자층(135b)은 제2 솔더볼(121)들과 일대일 대응되어 접합되는 단자들을 포함할 수 있다. 외부 접속용 단자층(135c)은 외부 접속부(132)의 하면에 형성되어 외부 접속용 솔더볼(134)들과 접합된다. 외부 접속용 단자층(135c)은 외부 접속용 솔더볼(134)들과 일대일 대응되어 접합되는 단자들을 포함할 수 있다.The circuit pattern portion may include first and second terminal layers 135a and 135b and an external connection terminal layer 135c. The first terminal layer 135a is formed on the upper surface of the package mounting portion 131 and is bonded to the first solder balls 111. [ The first terminal layer 135a may include terminals that are in one-to-one correspondence with the first solder balls 111. [ The second terminal layer 135b is formed on the lower surface of the package mounting part 131 and is joined to the second solder balls 121. [ The second terminal layer 135b may include terminals that are in one-to-one correspondence with the second solder balls 121. [ The terminal layer 135c for external connection is formed on the lower surface of the external connection portion 132 and is bonded to the solder balls 134 for external connection. The external connection terminal layer 135c may include terminals that are in one-to-one correspondence with the solder balls 134 for external connection.

그리고, 회로 패턴부는 연성부(133)에 형성된 제1,2 패턴층을 포함할 수 있다. 제1,2 패턴층은 제1,2 단자층(135a)(135b)을 외부 접속용 단자층(135c)에 각각 전기적으로 연결한다. 예를 들어, 제1,2 반도체 패키지(110)(120)가 DDR 메모리 패키지로 이루어지는 경우에 대해 설명하면 다음과 같다. 제1,2 패턴층은 제1 반도체 패키지(110)의 CS(Chip Select), CKE(Clock Enable), ODT(On-Die Termination), ZQ 채널들과 연결되는 제1 솔더볼(111)들을 제1 반도체 패키지(110)의 CS, CKE, ODT, ZQ 채널들에 대응되게 할당된 외부 접속용 솔더볼(134)들과 접속시키며, 제2 반도체 패키지(120)의 CS, CKE, ODT, ZQ 채널들과 연결되는 제2 솔더볼(121)들을 제2 반도체 패키지(120)의 CS, CKE, ODT, ZQ 채널들에 대응되게 할당된 외부 접속용 솔더볼(134)들과 접속시킬 수 있다. The circuit pattern portion may include first and second pattern layers formed on the flexible portion 133. The first and second pattern layers electrically connect the first and second terminal layers 135a and 135b to the external connection terminal layer 135c, respectively. For example, a case where the first and second semiconductor packages 110 and 120 are formed of a DDR memory package will be described. The first and second pattern layers are formed by stacking first solder balls 111 connected to the chip select, clock enable (CKE), on-die termination (ODT) and ZQ channels of the first semiconductor package 110, CKE, ODT and ZQ channels of the second semiconductor package 120 and the external connection solder balls 134 corresponding to the CS, CKE, ODT and ZQ channels of the semiconductor package 110, The second solder balls 121 may be connected to the external connection solder balls 134 corresponding to the CS, CKE, ODT, and ZQ channels of the second semiconductor package 120.

그리고, 제1,2 패턴층은 제1 반도체 패키지(110)의 데이터 채널을 포함한 나머지 채널들과 연결되는 제1 솔더볼(111)들을 제2 반도체 패키지(120)의 데이터 채널을 포함한 나머지 채널들과 연결되는 제2 솔더볼(121)들과 공통되게 접속시킴과 아울러, 공통 접속된 채널들에 대응되게 할당된 외부 접속용 솔더볼(134)들과 접속시킬 수 있다. 따라서, 적층형 반도체 패키지(100)는 제1,2 반도체 패키지(110)(120)의 저장 용량을 합한 저장 용량을 갖고 외부 회로와 연결될 수 있다. 제1,2 패턴층과, 제1,2 단자층(135a)(135b), 및 외부 접속용 단자층(135c) 간의 전기적 연결은 비어 홀들에 의해 이루어질 수 있다.
The first and second pattern layers are formed by connecting the first solder balls 111 connected to the remaining channels including the data channel of the first semiconductor package 110 to the remaining channels including the data channel of the second semiconductor package 120 And can be connected to the solder balls 134 for external connection allocated correspondingly to the commonly connected channels as well as to be commonly connected to the second solder balls 121 to be connected. Accordingly, the stacked semiconductor package 100 may have a storage capacity of the storage capacities of the first and second semiconductor packages 110 and 120 and may be connected to an external circuit. The electrical connection between the first and second pattern layers, the first and second terminal layers 135a and 135b, and the external connection terminal layer 135c may be made by via holes.

전술한 구성의 적층형 반도체 패키지(100)를 제조하는 방법에 대해, 도 1 내지 도 4와 함께, 도 5 내지 도 8을 참조하여 설명하면 다음과 같다. A method for manufacturing the stacked semiconductor package 100 having the above-described structure will be described with reference to FIGS. 5 to 8 together with FIGS. 1 to 4. FIG.

먼저, 도 5에 도시된 바와 같이, 제1,2 반도체 패키지(110)(120)를 마련한다. 여기서, 제1 반도체 패키지(110)는 하면에 제1 솔더볼(111)들이 배열된 형태로 이루어져 있으며, 제2 반도체 패키지(120)는 하면에 제2 솔더볼(121)들이 배열된 형태로 이루어져 있다. First, as shown in FIG. 5, first and second semiconductor packages 110 and 120 are provided. The first semiconductor package 110 has first solder balls 111 arranged on the lower surface thereof and the second semiconductor package 120 has second solder balls 121 arranged on the lower surface thereof.

그리고, 회로기판(130)을 마련한다. 여기서, 회로기판(130)은 패키지 실장부(131)와, 외부 접속부(132)와, 패키지 실장부(131)와 외부 접속부(132) 사이에서 굽힘 가능하게 된 연성부(133), 및 연성부(133)를 경유하여 패키지 실장부(131)와 외부 접속부(132)에 걸쳐 형성된 회로 패턴부를 포함하여 구성된다. 연성부(133)의 한쪽 단부를 패키지 실장부(131) 내에 합지시키고 연성부(133)의 다른 쪽 단부를 외부 접속부(132) 내에 합지시킴으로써, 연성부(133)를 패키지 실장부(131)와 외부 접속부(132)에 연결할 수 있다.Then, the circuit board 130 is provided. Here, the circuit board 130 includes a package mounting portion 131, an external connecting portion 132, a flexible portion 133 that is bendable between the package mounting portion 131 and the external connection portion 132, And a circuit pattern portion formed over the package mounting portion 131 and the external connection portion 132 via the through hole 133. [ The flexible portion 133 is connected to the package mounting portion 131 and the other end portion of the flexible portion 133 is connected to the package mounting portion 131 by joining one end of the flexible portion 133 into the package mounting portion 131, And can be connected to the external connection unit 132.

회로 패턴부의 구성은 다음과 같이 이루어질 수 있다. 제1 솔더볼(111)들과 접합되는 제1 단자층(135a)을 패키지 실장부(131)의 상면에 형성한다. 제2 솔더볼(121)들과 접합되는 제2 단자층(135b)을 패키지 실장부(131)의 하면에 형성한다. 외부 접속용 솔더볼(134)들과 접합되는 외부 접속용 단자층(135c)을 외부 접속부(132)의 하면에 형성한다. 그리고, 제1,2 단자층(135a)(135b)을 외부 접속용 단자층(135c)에 각각 전기적으로 연결하는 제1,2 패턴층을 연성부(133)에 형성한다. 이때, 제1,2 단자층(135a)(135b)과, 외부 접속용 단자층(135c), 및 제1,2 패턴층 간의 전기적 연결은 비어 홀들에 의해 이루어질 수 있다.The configuration of the circuit pattern portion can be made as follows. The first terminal layer 135a to be bonded to the first solder balls 111 is formed on the upper surface of the package mounting portion 131. [ The second terminal layer 135b to be bonded to the second solder balls 121 is formed on the lower surface of the package mounting portion 131. [ An external connection terminal layer 135c to be connected to the solder balls 134 for external connection is formed on the lower surface of the external connection portion 132. [ The first and second pattern layers for electrically connecting the first and second terminal layers 135a and 135b to the external connection terminal layer 135c are formed in the soft portion 133, respectively. At this time, the electrical connection between the first and second terminal layers 135a and 135b, the terminal layer 135c for external connection, and the first and second pattern layers may be made by via holes.

그리고, 패키지 실장부(131)와 외부 접속부(132)에 고정시키기 위한 고정부(140)를 마련한다. 고정부(140)는 제1 반도체 패키지(110)가 수용될 수 있는 공간을 한정하는 고정 벽(141)과, 고정 벽(141)을 끼워서 고정하는 고정 클립(142)을 포함하도록 구성될 수 있다. 고정 클립(142)은 한 쌍의 탄성 편(142a)들을 포함할 수 있다. 고정 벽(141)에서 연성부(133)와 인접한 부위의 반대쪽에 위치한 부위의 선단에 후크(143)를 형성할 수도 있다. 이 경우, 패키지 실장부(131)의 가장자리에는 후크(143)가 걸려서 끼움 결합할 수 있는 걸림 홈(144)을 형성해둘 수 있다. Further, a fixing portion 140 for fixing the package mounting portion 131 and the external connection portion 132 is provided. The fixing portion 140 may be configured to include a fixing wall 141 defining a space in which the first semiconductor package 110 can be received and a fixing clip 142 for fixing the fixing wall 141 therebetween . The fixing clip 142 may include a pair of elastic pieces 142a. The hook 143 may be formed at the tip of the portion of the fixing wall 141 opposite to the portion adjacent to the soft portion 133. [ In this case, a hooking groove 144 may be formed at the edge of the package mounting portion 131 so that the hook 143 can be engaged with the hook 143.

이후, 도 6에 도시된 바와 같이, 패키지 실장부(131)의 상면에 제1 반도체 패키지(110)를 실장해서 제1 솔더볼(111)들을 회로 패턴부와 전기적으로 연결한다. 그리고, 패키지 실장부(131)의 하면에 제2 반도체 패키지(120)를 실장해서 제2 솔더볼(121)들을 회로 패턴부와 전기적으로 연결한다. 6, the first semiconductor package 110 is mounted on the upper surface of the package mounting part 131 to electrically connect the first solder balls 111 to the circuit pattern part. The second semiconductor package 120 is mounted on the lower surface of the package mounting part 131 to electrically connect the second solder balls 121 to the circuit pattern part.

예컨대, 패키지 실장부(131)의 상면에 제1 반도체 패키지(110)를 배치한다. 이때, 제1 단자층(135a)에 제1 솔더볼(111)들을 맞닿게 위치시킨다. 그리고, 패키지 실장부(131)의 하면에 제2 반도체 패키지(120)를 배치한다. 이때, 제2 단자층(135b)에 제2 솔더볼(121)들을 맞닿게 위치시킨다. For example, the first semiconductor package 110 is disposed on the upper surface of the package mounting portion 131. At this time, the first solder balls 111 are placed in contact with the first terminal layer 135a. The second semiconductor package 120 is disposed on the lower surface of the package mounting portion 131. At this time, the second solder balls 121 are placed in contact with the second terminal layer 135b.

이와 같이 패키지 실장부(131)의 상하면에 제1,2 반도체 패키지(110)(120)를 배치한 상태로 리플로우 솔더링(reflow soldering) 공정을 수행한다. 그러면, 제1 단자층(135a)에 제1 솔더볼(111)들이 접합되고, 제2 단자층(135b)에 제2 솔더볼(121)들이 접합됨으로써, 패키지 실장부(131)의 상하면에 제1,2 반도체 패키지(110)(120)가 실장될 수 있다.The reflow soldering process is performed with the first and second semiconductor packages 110 and 120 disposed on the top and bottom surfaces of the package mounting portion 131. [ The first solder balls 111 are bonded to the first terminal layer 135a and the second solder balls 121 are soldered to the second terminal layer 135b. 2 semiconductor packages 110 and 120 may be mounted.

고정 벽(141)을 외부 접속부(132)의 상면에 결합시키고, 고정 클립(142)을 패키지 실장부(131)의 상면에 결합시킨다. 예컨대, 고정 벽(141)과 고정 클립(142)을 솔더링에 의해 외부 접속부(132)와 패키지 실장부(131)에 각각 결합시킬 수 있다. 이 경우, 제1,2 반도체 패키지(110)(120)를 리플로우 솔더링에 의해 패키지 실장부(131)의 상하면에 실장시키는 과정에서, 고정 벽(141)과 고정 클립(142)을 솔더링에 의해 외부 접속부(132)와 패키지 실장부(131)에 결합시킬 수 있다. The fixing wall 141 is coupled to the upper surface of the external connection portion 132 and the fixing clip 142 is coupled to the upper surface of the package mounting portion 131. For example, the fixing wall 141 and the fixing clip 142 can be coupled to the external connection portion 132 and the package mounting portion 131 by soldering, respectively. In this case, in the process of mounting the first and second semiconductor packages 110 and 120 on the upper and lower surfaces of the package mounting portion 131 by reflow soldering, the fixing wall 141 and the fixing clip 142 are soldered And can be coupled to the external connection portion 132 and the package mounting portion 131.

고정 벽(141)과 고정 클립(142)에 사용되는 땝납은 외부 접속부(132)의 하면에 외부 접속용 솔더볼을 형성하기 위한 리플로우 솔더링 온도보다 높은 용융온도를 갖는 것으로 마련될 수 있다. 따라서, 외부 접속부(132)의 하면에 외부 접속용 솔더볼(134)을 형성하기 위한 리플로우 솔더링 공정이 수행될 때, 고정 벽(141)과 외부 접속부(132) 간의 솔더링 부위와 고정 클립(142)과 패키지 실장부(131) 간의 솔더링 부위가 용융되지 않고 경화된 상태로 유지될 수 있다. The solder used for the fixing wall 141 and the fixing clip 142 may be provided with a melting temperature higher than the reflow soldering temperature for forming the solder ball for external connection on the lower surface of the external connection part 132. [ When the reflow soldering process for forming the solder ball 134 for external connection is performed on the lower surface of the external connection portion 132, the soldering portion between the fixing wall 141 and the external connection portion 132, And the package mounting portion 131 can be maintained in a cured state without melting.

이후, 도 7에 도시된 바와 같이, 외부 접속부(132)의 하면에 회로 패턴부와 전기적으로 연결되는 외부 접속용 솔더볼(134)들을 형성한다. 예컨대, 외부 접속용 외부 접속용 단자층(135c)에 외부 접속용 솔더볼(134)들을 리플로우 솔더링 공정 등에 의해 형성한다.7, solder balls 134 for external connection, which are electrically connected to the circuit pattern portion, are formed on the lower surface of the external connection portion 132. As shown in FIG. For example, solder balls 134 for external connection are formed in the external connection terminal layer 135c by a reflow soldering process or the like.

이후, 도 8에 도시된 바와 같이, 연성부(133)를 구부려 제1 반도체 패키지(110)의 상면을 외부 접속부(132)의 상면에 대응시킨다. 이 상태에서, 고정부(140)에 의해 패키지 실장부(131)를 외부 접속부(132)에 고정시킨다. 즉, 고정 벽(141)을 고정 클립(142)의 탄성 편(142a)들 사이에 끼우는 한편, 후크(143)를 걸림 홈(144)에 끼운다. 그러면, 제1 반도체 패키지(110)의 상면이 외부 접속부(132)의 상면에 대응되어 적층된 상태로 유지됨으로써, 적층형 반도체 패키지(100)의 제조가 완료될 수 있다. 한편, 외부 접속부(132)의 하면에 외부 접속용 솔더볼(134)들을 형성하는 과정은, 연성부(133)를 굽부려 제1 반도체 패키지(110)의 상면을 외부 접속부(132)의 상면에 대응시켜 고정시키는 과정 이후에 수행되는 것도 가능하다.8, the flexible portion 133 is bent so that the upper surface of the first semiconductor package 110 is made to correspond to the upper surface of the external connection portion 132. Next, as shown in FIG. In this state, the package mounting portion 131 is fixed to the external connection portion 132 by the fixing portion 140. That is, the fixing wall 141 is sandwiched between the elastic pieces 142a of the fixing clip 142, and the hook 143 is fitted into the engaging groove 144. [ Then, the upper surface of the first semiconductor package 110 is held in a laminated state corresponding to the upper surface of the external connection portion 132, thereby completing the fabrication of the stacked semiconductor package 100. The process of forming the solder balls 134 for external connection on the lower surface of the external connection part 132 may be performed by bending the flexible part 133 so that the upper surface of the first semiconductor package 110 corresponds to the upper surface of the external connection part 132 It is also possible to perform it after the fixing process.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of limitation and that those skilled in the art will recognize that various modifications and equivalent arrangements may be made therein. It will be possible. Accordingly, the true scope of protection of the present invention should be determined only by the appended claims.

110..제1 반도체 패키지 111..제1 솔더볼
120..제2 반도체 패키지 121..제2 솔더볼
130..회로기판 131..패키지 실장부
132..외부 접속부 133..연성부
134..외부 접속용 솔더볼 140..회로기판
141..고정 벽 142..고정 클립
143..후크110. First semiconductor package 111. First solder ball
120 .. second semiconductor package 121 .. second solder ball
130 .. Circuit board 131 .. Package mounting part
132 .. External connection 133 .. Flexible part
134 .. Solder balls for external connection 140 .. Circuit board
141 .. fixing wall 142 .. fixing clip
143 .. Hook

Claims (6)

삭제delete 하면에 제1 솔더볼들이 배열된 제1 반도체 패키지;
하면에 제2 솔더볼들이 배열된 제2 반도체 패키지;
상면에 상기 제1 솔더볼들을 안착시켜 상기 제1 반도체 패키지를 실장하고 하면에 상기 제2 솔더볼들을 안착시켜 상기 제2 반도체 패키지를 실장하는 패키지 실장부와, 하면에 외부 접속용 솔더볼들이 배열된 외부 접속부와, 상기 패키지 실장부와 외부 접속부 사이에서 굽힘 가능하게 되어 상기 제1 반도체 패키지의 상면이 상기 외부 접속부의 상면에 대응되게 하는 연성부, 및 상기 연성부를 경유하여 상기 패키지 실장부로부터 상기 외부 접속부에 걸쳐 형성되어 상기 제1,2 솔더볼들을 상기 외부 접속용 솔더볼들에 전기적으로 연결하는 회로 패턴부를 구비한 회로기판; 및
상기 제1 반도체 패키지의 상면이 상기 외부 접속부의 상면에 대응된 상태로 상기 패키지 실장부를 상기 외부 접속부에 고정시키는 고정부;를 포함하며,
상기 고정부는,
상기 외부 접속부의 상면에 결합되어 상기 제1 반도체 패키지가 수용될 수 있는 공간을 한정하는 고정 벽, 및
상기 패키지 실장부의 상면에 결합되어 상기 고정 벽의 일부분을 끼워서 고정하는 고정 클립을 포함하는 것을 특징으로 하는 적층형 반도체 패키지. A first semiconductor package in which first solder balls are arranged on a bottom surface;
A second semiconductor package in which second solder balls are arranged on a bottom surface;
A package mounting portion for mounting the first semiconductor package on a top surface thereof and mounting the second semiconductor package on a bottom surface of the package mounting the second solder balls, And a flexible portion which is bendable between the package mounting portion and the external connection portion so that the upper surface of the first semiconductor package corresponds to the upper surface of the external connection portion, A circuit board formed on the circuit board and electrically connecting the first and second solder balls to the external connection solder balls; And
And a fixing part fixing the package mounting part to the external connection part with the upper surface of the first semiconductor package corresponding to the upper surface of the external connection part,
The fixing unit includes:
A fixing wall coupled to an upper surface of the external connection portion to define a space in which the first semiconductor package can be received,
And a fixing clip which is coupled to an upper surface of the package mounting part and fixes a part of the fixing wall. 하면에 제1 솔더볼들이 배열된 제1 반도체 패키지;
하면에 제2 솔더볼들이 배열된 제2 반도체 패키지;
상면에 상기 제1 솔더볼들을 안착시켜 상기 제1 반도체 패키지를 실장하고 하면에 상기 제2 솔더볼들을 안착시켜 상기 제2 반도체 패키지를 실장하는 패키지 실장부와, 하면에 외부 접속용 솔더볼들이 배열된 외부 접속부와, 상기 패키지 실장부와 외부 접속부 사이에서 굽힘 가능하게 되어 상기 제1 반도체 패키지의 상면이 상기 외부 접속부의 상면에 대응되게 하는 연성부, 및 상기 연성부를 경유하여 상기 패키지 실장부로부터 상기 외부 접속부에 걸쳐 형성되어 상기 제1,2 솔더볼들을 상기 외부 접속용 솔더볼들에 전기적으로 연결하는 회로 패턴부를 구비한 회로기판; 및
상기 제1 반도체 패키지의 상면이 상기 외부 접속부의 상면에 대응된 상태로 상기 패키지 실장부를 상기 외부 접속부에 고정시키는 고정부;를 포함하며,
상기 회로 패턴부는,
상기 패키지 실장부의 상면에 형성되어 상기 제1 솔더볼들과 접합되는 제1 단자층과,
상기 패키지 실장부의 하면에 형성되어 상기 제2 솔더볼들과 접합되는 제2 단자층과,
상기 외부 접속부의 하면에 형성되어 상기 외부 접속용 솔더볼들과 접합되는 외부 접속용 단자층과,
상기 연성부에 형성되어 상기 제1,2 단자층을 상기 외부 접속용 단자층에 각각 전기적으로 연결하는 제1,2 패턴층을 포함하는 것을 특징으로 하는 적층형 반도체 패키지.A first semiconductor package in which first solder balls are arranged on a bottom surface;
A second semiconductor package in which second solder balls are arranged on a bottom surface;
A package mounting portion for mounting the first semiconductor package on a top surface thereof and mounting the second semiconductor package on a bottom surface of the package mounting the second solder balls, And a flexible portion which is bendable between the package mounting portion and the external connection portion so that the upper surface of the first semiconductor package corresponds to the upper surface of the external connection portion, A circuit board formed on the circuit board and electrically connecting the first and second solder balls to the external connection solder balls; And
And a fixing part fixing the package mounting part to the external connection part with the upper surface of the first semiconductor package corresponding to the upper surface of the external connection part,
The circuit pattern portion includes:
A first terminal layer formed on an upper surface of the package mounting part and bonded to the first solder balls,
A second terminal layer formed on a lower surface of the package mounting part and bonded to the second solder balls,
An external connection terminal layer formed on the lower surface of the external connection portion and joined to the external connection solder balls,
And first and second pattern layers formed on the soft portion and electrically connecting the first and second terminal layers to the external connection terminal layer, respectively. 삭제delete 하면에 제1 솔더볼들이 배열된 제1 반도체 패키지와, 하면에 제2 솔더볼들이 배열된 제2 반도체 패키지를 마련하는 단계;
패키지 실장부와, 외부 접속부와, 상기 패키지 실장부와 외부 접속부 사이에서 굽힘 가능하게 된 연성부, 및 상기 연성부를 경유하여 상기 패키지 실장부와 외부 접속부에 걸쳐 형성된 회로 패턴부를 포함한 회로기판을 마련하는 단계;
상기 패키지 실장부의 상면에 상기 제1 반도체 패키지를 실장해서 상기 제1 솔더볼들을 상기 회로 패턴부와 전기적으로 연결하며, 상기 패키지 실장부의 하면에 상기 제2 반도체 패키지를 실장해서 상기 제2 솔더볼들을 상기 회로 패턴부와 전기적으로 연결하는 단계;
상기 패키지 실장부와 외부 접속부에 고정시키기 위한 고정부를 마련해서 상기 고정부를 상기 패키지 실장부와 외부 접속부에 결합시키는 단계;
상기 외부 접속부의 하면에 상기 회로 패턴부와 전기적으로 연결되는 외부 접속용 솔더볼들을 형성하는 단계; 및
상기 연성부를 구부려 상기 제1 반도체 패키지의 상면을 상기 외부 접속부의 상면에 대응시킨 후, 상기 고정부에 의해 상기 패키지 실장부를 상기 외부 접속부에 고정시키는 단계;를 포함하며,
상기 고정부를 상기 패키지 실장부와 외부 접속부에 결합시키는 단계는,
상기 제1 반도체 패키지가 수용될 수 있는 공간을 한정하는 고정 벽을 마련해서 상기 고정 벽을 상기 외부 접속부의 상면에 결합시키는 과정, 및
상기 고정 벽을 끼워서 고정하는 고정 클립을 마련해서 상기 고정 클립을 상기 패키지 실장부의 상면에 결합시키는 과정을 포함하는 것을 특징으로 하는 적층형 반도체 패키지의 제조방법.Providing a first semiconductor package having first solder balls arranged on a lower surface thereof and a second semiconductor package having second solder balls arranged on a lower surface thereof;
A circuit board including a package mounting portion, an external connecting portion, a flexible portion bendable between the package mounting portion and the external connecting portion, and a circuit pattern portion formed over the package mounting portion and the external connecting portion via the flexible portion step;
Wherein the first semiconductor package is mounted on an upper surface of the package mounting portion to electrically connect the first solder balls to the circuit pattern portion and the second semiconductor package is mounted on a lower surface of the package mounting portion, Electrically connecting to the pattern unit;
Providing a fixing portion for fixing to the package mounting portion and the external connection portion, and coupling the fixing portion to the package mounting portion and the external connection portion;
Forming external connection solder balls electrically connected to the circuit pattern portion on a lower surface of the external connection portion; And
And bending the flexible portion to correspond the upper surface of the first semiconductor package to the upper surface of the external connection portion and fixing the package mounting portion to the external connection portion by the fixing portion,
The step of coupling the fixing part to the package mounting part and the external connection part comprises:
A step of providing a fixing wall defining a space in which the first semiconductor package can be accommodated, thereby bonding the fixing wall to the upper surface of the external connection portion; and
And attaching the fixing clip to the upper surface of the package mounting portion by providing a fixing clip for fixing the fixing wall. 하면에 제1 솔더볼들이 배열된 제1 반도체 패키지와, 하면에 제2 솔더볼들이 배열된 제2 반도체 패키지를 마련하는 단계;
패키지 실장부와, 외부 접속부와, 상기 패키지 실장부와 외부 접속부 사이에서 굽힘 가능하게 된 연성부, 및 상기 연성부를 경유하여 상기 패키지 실장부와 외부 접속부에 걸쳐 형성된 회로 패턴부를 포함한 회로기판을 마련하는 단계;
상기 패키지 실장부의 상면에 상기 제1 반도체 패키지를 실장해서 상기 제1 솔더볼들을 상기 회로 패턴부와 전기적으로 연결하며, 상기 패키지 실장부의 하면에 상기 제2 반도체 패키지를 실장해서 상기 제2 솔더볼들을 상기 회로 패턴부와 전기적으로 연결하는 단계;
상기 패키지 실장부와 외부 접속부에 고정시키기 위한 고정부를 마련해서 상기 고정부를 상기 패키지 실장부와 외부 접속부에 결합시키는 단계;
상기 외부 접속부의 하면에 상기 회로 패턴부와 전기적으로 연결되는 외부 접속용 솔더볼들을 형성하는 단계; 및
상기 연성부를 구부려 상기 제1 반도체 패키지의 상면을 상기 외부 접속부의 상면에 대응시킨 후, 상기 고정부에 의해 상기 패키지 실장부를 상기 외부 접속부에 고정시키는 단계;를 포함하며,
상기 회로기판을 마련하는 단계는,
상기 제1 솔더볼들과 접합되는 제1 단자층을 상기 패키지 실장부의 상면에 형성하고, 상기 제2 솔더볼들과 접합되는 제2 단자층을 상기 패키지 실장부의 하면에 형성하며, 상기 외부 접속용 솔더볼들과 접합되는 외부 접속용 단자층을 상기 외부 접속부의 하면에 형성하며, 상기 제1,2 단자층을 상기 외부 접속용 단자층에 각각 전기적으로 연결하는 제1,2 패턴층을 상기 연성부에 형성하여 상기 회로 패턴부를 구성하는 것을 특징으로 하는 적층형 반도체 패키지의 제조방법.Providing a first semiconductor package having first solder balls arranged on a lower surface thereof and a second semiconductor package having second solder balls arranged on a lower surface thereof;
A circuit board including a package mounting portion, an external connecting portion, a flexible portion bendable between the package mounting portion and the external connecting portion, and a circuit pattern portion formed over the package mounting portion and the external connecting portion via the flexible portion step;
Wherein the first semiconductor package is mounted on an upper surface of the package mounting portion to electrically connect the first solder balls to the circuit pattern portion and the second semiconductor package is mounted on a lower surface of the package mounting portion, Electrically connecting to the pattern unit;
Providing a fixing portion for fixing to the package mounting portion and the external connection portion, and coupling the fixing portion to the package mounting portion and the external connection portion;
Forming external connection solder balls electrically connected to the circuit pattern portion on a lower surface of the external connection portion; And
And bending the flexible portion to correspond the upper surface of the first semiconductor package to the upper surface of the external connection portion and fixing the package mounting portion to the external connection portion by the fixing portion,
The step of providing the circuit board includes:
A first terminal layer bonded to the first solder balls is formed on an upper surface of the package mounting portion and a second terminal layer bonded to the second solder balls is formed on a lower surface of the package mounting portion, And the first and second pattern layers electrically connecting the first and second terminal layers to the external connection terminal layer are formed in the soft portion, Thereby forming the circuit pattern portion.
KR1020130030951A 2013-03-22 2013-03-22 Stack-type semiconductor package and method of manufacturing the same KR101467517B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130030951A KR101467517B1 (en) 2013-03-22 2013-03-22 Stack-type semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130030951A KR101467517B1 (en) 2013-03-22 2013-03-22 Stack-type semiconductor package and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20140115804A KR20140115804A (en) 2014-10-01
KR101467517B1 true KR101467517B1 (en) 2014-12-01

Family

ID=51990046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130030951A KR101467517B1 (en) 2013-03-22 2013-03-22 Stack-type semiconductor package and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101467517B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282057A (en) * 2003-02-28 2004-10-07 Elpida Memory Inc Stacked semiconductor package
JP3942206B2 (en) * 1995-12-25 2007-07-11 エルピーダメモリ株式会社 Manufacturing method of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3942206B2 (en) * 1995-12-25 2007-07-11 エルピーダメモリ株式会社 Manufacturing method of semiconductor device
JP2004282057A (en) * 2003-02-28 2004-10-07 Elpida Memory Inc Stacked semiconductor package

Also Published As

Publication number Publication date
KR20140115804A (en) 2014-10-01

Similar Documents

Publication Publication Date Title
US20060220636A1 (en) Highly stable piezoelectric oscillator
JP2003133518A (en) Semiconductor module
JP7350646B2 (en) optical module
JP4445511B2 (en) Multi-chip semiconductor device
JP2011035345A (en) Semiconductor device module, electronic circuit unit, electronic device, and method of manufacturing semiconductor device module
US10129986B2 (en) Printed circuit board and printed circuit board arrangement
WO2010097871A1 (en) Circuit board module and electronic device provided with same
JP4717062B2 (en) Bare chip mounting structure and mounting method
US20130134569A1 (en) Semiconductor package
KR101467517B1 (en) Stack-type semiconductor package and method of manufacturing the same
US8659383B2 (en) Magnetic member
US20210134695A1 (en) Interposer board having heating function and electronic device using the same
KR100843734B1 (en) Semiconductor power package module and method for fabricating the same
WO2022042472A1 (en) Chip packaging module and electronic device
US20210136909A1 (en) Interposer board having heating function and electronic device
JPWO2006082745A1 (en) Connection parts, multilayer substrate
KR101504955B1 (en) Semiconductor package of double-sided mounting type
US10064278B2 (en) 3D electronic module comprising a ball grid array stack
JP4489094B2 (en) Semiconductor package
JP2008166525A (en) Electronic circuit module
JP2510694B2 (en) IC card
JP2012227320A (en) Semiconductor device
JP5184951B2 (en) Semiconductor package
KR20100040150A (en) Electric device module
JP2005079387A (en) Semiconductor device, semiconductor module, and manufacturing method of the semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 6