JP5184951B2 - Semiconductor package - Google Patents
Semiconductor package Download PDFInfo
- Publication number
- JP5184951B2 JP5184951B2 JP2008105582A JP2008105582A JP5184951B2 JP 5184951 B2 JP5184951 B2 JP 5184951B2 JP 2008105582 A JP2008105582 A JP 2008105582A JP 2008105582 A JP2008105582 A JP 2008105582A JP 5184951 B2 JP5184951 B2 JP 5184951B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- memory
- resin layer
- sealing resin
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本発明は半導体メモリカード等に用いられる半導体パッケージに関する。 The present invention relates to a semiconductor package used for a semiconductor memory card or the like.
NAND型フラッシュメモリ等を内蔵するメモリカード(半導体メモリカード)は、急速に小型化と高容量化が進められている。小型化されたメモリカードを実現するために、メモリ素子やコントローラ素子等の半導体素子は配線基板上に積層して搭載されている。さらに、メモリ素子自体も配線基板上に多段に積層される場合が多くなってきている。半導体素子の電極パッドはワイヤボンディングを適用し、金属ワイヤを介して配線基板の接続パッドと電気的に接続される。さらに、配線基板上に封止樹脂層を形成することによって、メモリカードとして用いられる半導体パッケージが構成される。 A memory card (semiconductor memory card) incorporating a NAND flash memory or the like has been rapidly reduced in size and capacity. In order to realize a miniaturized memory card, semiconductor elements such as a memory element and a controller element are stacked and mounted on a wiring board. In addition, memory elements themselves are often stacked in multiple stages on a wiring board. The electrode pads of the semiconductor element are electrically connected to the connection pads of the wiring board through metal wires by applying wire bonding. Furthermore, a semiconductor package used as a memory card is formed by forming a sealing resin layer on the wiring board.
メモリカードの高容量化を実現する上で、メモリ素子やコントローラ素子等の半導体素子の配線基板上における積層構造(搭載構造)の改良に加えて、メモリ素子自体の高密度化とそれに基づく高容量化が進められている。また、メモリ素子の外形形状は高容量化を図る上で大形化する傾向にある。ここで、メモリ素子はSD規格等で外形寸法が規定されている。さらに、メモリカードの先端にはカードスロットに装着する際のカードの前後や表裏の向きを示す傾斜部が設けられている(特許文献1参照)。 In order to increase the capacity of memory cards, in addition to improving the stacked structure (mounting structure) of semiconductor elements such as memory elements and controller elements on the wiring board, the memory elements themselves have a higher density and higher capacity based on them. Is being promoted. Further, the outer shape of the memory element tends to increase in size in order to increase the capacity. Here, the external dimensions of the memory element are defined by the SD standard or the like. Furthermore, an inclined portion is provided at the front end of the memory card to indicate the front / rear direction and front / back direction of the card when it is inserted into the card slot (see Patent Document 1).
メモリカード用の配線基板等に大形化されたメモリ素子を搭載する場合、メモリカードの先端に設けられる傾斜部は配線基板上に搭載可能な半導体素子のサイズを制約する要因となる。すなわち、傾斜部は半導体素子が搭載された配線基板から半導体素子を封止する封止樹脂層にかけて設けられる。このような傾斜部を有する半導体パッケージにおいて、配線基板上に搭載可能な半導体素子のサイズは傾斜部を形成した後の配線基板の大きさに制約される。言い換えると、傾斜部を有する半導体パッケージ(メモリカード等)には、その大きさに比べて小さい半導体素子しか搭載することができない。
本発明の目的は、配線基板および封止樹脂層の端部に傾斜部が設けられる半導体パッケージにおいて、傾斜部を有する配線基板上に搭載し得る半導体素子の大形化を図ることを可能にした半導体パッケージを提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to make it possible to increase the size of a semiconductor element that can be mounted on a wiring board having an inclined portion in a semiconductor package in which an inclined portion is provided at the end of the wiring substrate and the sealing resin layer. It is to provide a semiconductor package.
本発明の第1の態様に係る半導体パッケージは、外部接続端子を有する第1の主面と、素子搭載部と接続パッドとを有する第2の主面とを備える配線基板と、前記配線基板の前記素子搭載部上に搭載され、少なくとも一つの外形辺に沿って配列された電極パッドを有する半導体素子と、前記配線基板の前記接続パッドと前記半導体素子の前記電極パッドとを電気的に接続する金属ワイヤと、前記半導体素子を前記金属ワイヤと共に封止するように、前記配線基板の前記第2の主面上に形成された封止樹脂層と、前記配線基板および前記封止樹脂層の端部に前記配線基板の前記第1の主面から前記封止樹脂層にかけて設けられた傾斜部とを具備し、前記半導体素子はその端部が前記配線基板の端部から突出して前記傾斜部の上方に位置するように、前記配線基板の外形内に収まる大きさを有するダミー素子を介して前記配線基板上に配置されていることを特徴としている。 A semiconductor package according to a first aspect of the present invention includes a wiring board including a first main surface having an external connection terminal, a second main surface having an element mounting portion and a connection pad, A semiconductor element mounted on the element mounting portion and having an electrode pad arranged along at least one outer side is electrically connected to the connection pad of the wiring board and the electrode pad of the semiconductor element. A metal wire, a sealing resin layer formed on the second main surface of the wiring board so as to seal the semiconductor element together with the metal wire, and ends of the wiring board and the sealing resin layer And an inclined portion provided from the first main surface of the wiring board to the sealing resin layer, and the semiconductor element has an end protruding from the end of the wiring board and To be located above It is characterized in that through a dummy element having a size falling within the outer shape of the wiring substrate is disposed on the wiring board.
本発明の第2の態様に係る半導体パッケージは、外部接続端子を有する第1の主面と、素子搭載部と接続パッドとを有する第2の主面とを備える配線基板と、前記配線基板の前記素子搭載部上に搭載され、少なくとも一つの外形辺に沿って配列された電極パッドを有する半導体素子と、前記配線基板の前記接続パッドと前記半導体素子の前記電極パッドとを電気的に接続する金属ワイヤと、前記半導体素子を前記金属ワイヤと共に封止するように、前記配線基板の前記第2の主面上に形成された封止樹脂層と、前記配線基板および前記封止樹脂層の端部に前記配線基板の前記第1の主面から前記封止樹脂層にかけて設けられた傾斜部とを具備し、前記半導体素子はその端部が前記配線基板の端部から突出して前記傾斜部の上方に位置するように、前記傾斜部に対応した傾斜面を有する接着層を介して前記配線基板上に配置されていることを特徴としている。 A semiconductor package according to a second aspect of the present invention includes a wiring board including a first main surface having an external connection terminal, a second main surface having an element mounting portion and a connection pad, and the wiring board. A semiconductor element mounted on the element mounting portion and having an electrode pad arranged along at least one outer side is electrically connected to the connection pad of the wiring board and the electrode pad of the semiconductor element. A metal wire, a sealing resin layer formed on the second main surface of the wiring board so as to seal the semiconductor element together with the metal wire, and ends of the wiring board and the sealing resin layer And an inclined portion provided from the first main surface of the wiring board to the sealing resin layer, and the semiconductor element has an end protruding from the end of the wiring board and To be located above It is characterized in that it is arranged on the wiring substrate via an adhesive layer having an inclined surface corresponding to the inclined portion.
本発明の第3の態様に係る半導体パッケージは、外部接続端子を有する第1の主面と、素子搭載部と接続パッドとを有する第2の主面とを備える配線基板と、前記配線基板の前記素子搭載部上に搭載され、少なくとも一つの外形辺に沿って配列された電極パッドを有する半導体素子と、前記配線基板の前記接続パッドと前記半導体素子の前記電極パッドとを電気的に接続する金属ワイヤと、前記半導体素子を前記金属ワイヤと共に封止するように、前記配線基板の前記第2の主面上に形成された封止樹脂層と、前記配線基板および封止樹脂層の端部に前記配線基板の第1の主面から前記封止樹脂層にかけて設けられた傾斜部とを具備し、前記半導体素子はその端部が前記配線基板の端部から突出して前記傾斜部の上方に位置するように、前記傾斜部に対応した傾斜面を有することを特徴としている。 A semiconductor package according to a third aspect of the present invention includes a wiring board including a first main surface having external connection terminals, a second main surface having an element mounting portion and a connection pad, A semiconductor element mounted on the element mounting portion and having an electrode pad arranged along at least one outer side is electrically connected to the connection pad of the wiring board and the electrode pad of the semiconductor element. A metal wire, a sealing resin layer formed on the second main surface of the wiring board so as to seal the semiconductor element together with the metal wire, and ends of the wiring board and the sealing resin layer And an inclined portion provided from the first main surface of the wiring board to the sealing resin layer, and the semiconductor element has an end protruding from the end of the wiring board and above the inclined portion. Located as above It is characterized by having an inclined surface corresponding to the slope portion.
本発明の第4の態様に係る半導体パッケージは、外部接続端子を有する第1の主面と、素子搭載部と接続パッドとを有する第2の主面とを備える配線基板と、前記配線基板の前記素子搭載部上に積層された複数の半導体素子を備え、前記複数の半導体素子は少なくとも一つの外形辺に沿って配列された電極パッドを有する素子群と、前記配線基板の前記接続パッドと前記複数の半導体素子の前記電極パッドとを電気的に接続する金属ワイヤと、前記素子群を前記金属ワイヤと共に封止するように、前記配線基板の前記第2の主面上に形成された封止樹脂層と、前記配線基板および封止樹脂層の端部に前記配線基板の第1の主面から前記封止樹脂層にかけて設けられた傾斜部とを具備し、前記素子群内の最下段に位置する前記半導体素子はその端部が前記配線基板の端部から突出して前記傾斜部の上方に位置するように、前記傾斜部に対応した傾斜面を有することを特徴としている。 A semiconductor package according to a fourth aspect of the present invention includes a wiring board comprising a first main surface having an external connection terminal, a second main surface having an element mounting portion and a connection pad, A plurality of semiconductor elements stacked on the element mounting portion, wherein the plurality of semiconductor elements includes an element group having electrode pads arranged along at least one outer side; the connection pads of the wiring board; A metal wire that electrically connects the electrode pads of a plurality of semiconductor elements, and a seal formed on the second main surface of the wiring board so as to seal the element group together with the metal wires A resin layer; and an inclined portion provided from the first main surface of the wiring substrate to the sealing resin layer at an end of the wiring substrate and the sealing resin layer, and at the lowest stage in the element group The semiconductor element located is Parts such is positioned above the inclined portion protrudes from an end portion of the wiring board is characterized by having an inclined surface corresponding to the inclined portion.
本発明の態様に係る半導体パッケージは、配線基板および封止樹脂層の端部に設けられる傾斜部の半導体素子に対する干渉を改善している。従って、傾斜部を有する半導体パッケージの配線基板上に搭載可能な半導体素子の大形化を図ることが可能となる。 The semiconductor package which concerns on the aspect of this invention has improved the interference with respect to the semiconductor element of the inclination part provided in the edge part of a wiring board and a sealing resin layer. Therefore, it is possible to increase the size of the semiconductor element that can be mounted on the wiring substrate of the semiconductor package having the inclined portion.
以下、本発明を実施するための形態について、図面を参照して説明する。まず、本発明の第1の実施形態による半導体パッケージについて、図1、図2および図3を参照して説明する。図1は第1の実施形態による半導体パッケージを適用した半導体メモリカードの構成を示す平面図、図2は図1のA−A線に沿った断面図(長辺方向に切断した断面図)、図3は図2の一部を拡大して示す断面図である。これらの図に示される半導体メモリカード1はケースレスのメモリカードであり、例えばSDTM規格のメモリカード(マイクロSDTMカード等)として使用されるものである。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings. First, a semiconductor package according to a first embodiment of the present invention will be described with reference to FIG. 1, FIG. 2, and FIG. FIG. 1 is a plan view showing a configuration of a semiconductor memory card to which the semiconductor package according to the first embodiment is applied. FIG. 2 is a cross-sectional view taken along the line AA in FIG. FIG. 3 is an enlarged cross-sectional view showing a part of FIG. The semiconductor memory card 1 shown in these figures is a caseless memory card, and is used, for example, as an SD ™ standard memory card (such as a micro SD ™ card).
メモリカード1は素子搭載基板と端子形成基板とを兼ねる配線基板2を備えている。配線基板2は、例えば絶縁性樹脂基板の内部や表面に配線網を設けたものであり、具体的にはガラス−エポキシ樹脂やBT樹脂(ビスマレイミド・トリアジン樹脂)等を使用したプリント配線板が適用される。配線基板2は、端子形成面となる第1の主面2aと、素子搭載面となる第2の主面2bとを備えている。配線基板2の第2の主面2bには、チップコンデンサやヒューズ等のチップ部品3が実装されている。
The memory card 1 includes a
配線基板2は概略矩形状の外形を有している。配線基板2の一方の短辺4Aはメモリカード1をカードスロットに挿入する際の先端部に相当する。他方の短辺4Bはメモリカード1の後方部に相当する。配線基板2の一方の長辺5Aは直線形状であるのに対し、他方の長辺5Bはメモリカード1の前後や表裏の向きを示す切り欠き部やくびれ部を有している。配線基板2の各角部は曲線状(R形状)とされている。さらに、メモリカード1の先端には配線基板2の第1の主面2aから後に詳述する封止樹脂層6にかけて傾斜部7が設けられている。後方側には封止樹脂を一部盛り上げた取手部8が設けられている。
The
配線基板2の第1の主面2aには、メモリカード1の入出力端子となる外部接続端子9が形成されている。外部接続端子9は電解めっき等により形成された金属層で構成されている。なお、配線基板2の第1の主面2aはメモリカード1の表面に相当する。さらに、配線基板2の第1の主面2aには、外部接続端子9の形成領域を除く領域に第1の配線網(図示せず)が設けられている。第1の配線網は例えばメモリカード1のテストパッドを有している。第1の主面2aに設けられた第1の配線網は、絶縁性の接着シールや接着テープ等を用いた絶縁層(図示せず)で覆われている。
On the first
配線基板2の第2の主面2bは、素子搭載部10と接続パッド11を含む第2の配線網とを有している。なお、配線基板2の第2の主面2bはメモリカード1の裏面に対応するものである。接続パッド11を有する第2の配線網は、配線基板2の図示を省略した内部配線(スルーホール等)を介して、外部接続端子9や第1の配線網と電気的に接続されている。接続パッド11は、短辺4Bに沿った第1のパッド領域12Aと長辺5Aに沿った第2のパッド領域12Bのそれぞれに配置されている。
The second
配線基板2の第2の主面2bには、複数のメモリ素子(半導体素子)13A、13Bが搭載されている。メモリ素子13としては例えばNAND型フラッシュメモリが用いられる。複数のメモリ素子13A、13Bは素子群14を構成している。このような素子群14上にはコントローラ素子(半導体素子)15が積層されている。コントローラ素子15は、複数のメモリ素子13A、13Bからデータの書き込みや読み出しを行うメモリ素子13を選択し、選択したメモリ素子13へのデータの書き込み、また選択したメモリ素子13に記憶されたデータの読み出し等を行うものである。
A plurality of memory elements (semiconductor elements) 13A and 13B are mounted on the second
素子群14は配線基板2の外形内に収まる大きさを有するダミー素子16を介して配線基板2の素子搭載部10に搭載されている。すなわち、配線基板2の素子搭載部10にはダミー素子(実際にはメモリ素子等として機能させない半導体素子)16が第1の接着層17Aを介して接着されている。ダミー素子16は、メモリ素子13やコントローラ素子15等が搭載された配線基板2の第2の主面2bに封止樹脂層6をモールド成形した後、配線基板2および封止樹脂層6の先端側の一部を除去して傾斜部7を形成した際に、傾斜部7を形成した後の配線基板2の外形内に収まる形状を有している。
The
ダミー素子16はその上に複数のメモリ素子13A、13Bを積層した際に、複数のメモリ素子13A、13Bの端部(先端)が配線基板2の端部(傾斜部7を形成した後の先端部)から突出し、かつ封止樹脂層6に設けられた傾斜部7の上方に位置するような厚さを有している。言い換えると、複数のメモリ素子13A、13Bと傾斜部7とが干渉しないように、複数のメモリ素子13A、13Bはダミー素子16で嵩上げされている。ダミー素子16はそれ自体が傾斜部7に干渉されない大きさと、複数のメモリ素子13A、13Bが傾斜部7に干渉されないように嵩上げする厚さを有している。
When the plurality of
従って、封止樹脂層6に設けられた傾斜部7の上方に達する大きさを有するメモリ素子13A、13B、言い換えると配線基板2から突出する部分(突出部P)を有するメモリ素子13A、13Bを、傾斜部7に干渉されることなく、傾斜部7を有する配線基板2上に搭載することが可能となる。従来のメモリカードでは最大でも傾斜部7を有する配線基板2の外形内に収まる半導体素子しか搭載することができないため、半導体素子の大きさはメモリカード(半導体パッケージ)の大きさに比べて傾斜部の分だけ小さくする必要がある。これに対して、メモリ素子13の端部が配線基板2から突出することを許容することによって、その分だけ大きなメモリ素子13を搭載することが可能となる。
Accordingly, the
ダミー素子16上には第1のメモリ素子13Aが第2の接着層17Bを介して接着されている。第1のメモリ素子13Aはダミー素子16より大形で、その端部(先端)が配線基板2の先端から突出して傾斜部7の上方に位置する形状を有している。端部が傾斜部7の上方に位置する素子形状とは、垂直方向(基板面に垂直な方向)に適度な距離を開け、かつ平面視したときに素子端部が封止樹脂層6の傾斜部7と重なり合う形状を意味するものである。さらに、第1のメモリ素子13A上には第2のメモリ素子13Bが第3の接着層17Cを介して接着されている。第1のメモリ素子13Aと第2のメモリ素子13Bとは矩形状の同一形状を有し、各端部が封止樹脂層6の傾斜部7の上方に位置している。
A
上述したように、メモリカード1は傾斜部7を形成した後の配線基板2の基板領域(基板外形に基づく領域)のみならず、配線基板2から突出した傾斜部7の上方を含む領域まで素子搭載領域としている。従って、メモリカード1に搭載可能な素子サイズは傾斜部7に制約されず、メモリカード1の大きさに応じたメモリ素子13を搭載することが可能となる。傾斜部7を形成した後の配線基板2の基板領域のみを素子搭載領域としていた従来のメモリカードに比べて、搭載可能なメモリ素子13を大形化することができ、メモリカード1の大きさに見合った大形のメモリ素子13を搭載することが可能となる。
As described above, the memory card 1 includes not only the substrate area (area based on the board outline) of the
第1および第2のメモリ素子13A、13Bは短辺片側パッド構造を有しており、それぞれ配線基板2の短辺4Bの近傍に位置する辺(一方の短辺)に沿って配列された電極パッド18を有している。このような第1および第2のメモリ素子13A、13Bは、それぞれ電極パッド18を有する電極形成面(回路形成面)を上方に向けて、配線基板2の第2の主面2b上に積層されて搭載されている。第1および第2のメモリ素子13A、13Bは外形を構成する各辺を揃えて積層されている。
Each of the first and
すなわち、配線基板2に対するメモリ素子13A、13Bの占有面積(積層後の素子占有面積)が最小面積(1個のメモリ素子13に相当する面積)となるように、第1のメモリ素子13Aと第2のメモリ素子13Bとは長辺および短辺を揃えて積層されている。これによって、大形のメモリ素子13A、13Bを寸法が規定されているメモリカード1に搭載することを可能にしている。
That is, the
第1および第2のメモリ素子13A、13Bの電極パッド18は、それぞれ第1のパッド領域12Aに配置された接続パッド11と第1の金属ワイヤ19を介して電気的に接続されている。金属ワイヤ19には一般的なAuワイヤやCuワイヤ等の金属細線が用いられる。金属ワイヤ19はループ高さを低減することが可能なリバースボンディングを適用してワイヤボンディングすることが好ましい。すなわち、電極パッド18上には予め金属バンプが形成される。金属ワイヤ19の一端は接続パッド11にボール接続され、他端は電極パッド18上に形成された金属バンプに接続される。
The
第1のメモリ素子13Aに接続された第1の金属ワイヤ19は、上段側に位置する第2のメモリ素子13Bに干渉され、ショート等の不具合が発生するおそれがある。そこで、下段側に位置する第1のメモリ素子13Aの電極パッド18に接続された第1の金属ワイヤ19の端部(素子側端部)は、上段側に位置する第2のメモリ素子13Bの接着層17C内に埋め込まれている。これによって、第1の金属ワイヤ19と第2のメモリ素子13Bとの接触を防止している。第1の金属ワイヤ19は第3の接着層17Cの厚さに基づいて第2のメモリ素子13Bから離間している。
The
このように、第3の接着層17Cはスペーサ層としての機能を併せ持つものである。第3の接着層17Cは、メモリ素子13の接着機能と、接着温度で軟化して第1の金属ワイヤ19を内部に取り込む機能とを有する絶縁樹脂で構成される。このような絶縁樹脂としては、例えばアクリル樹脂のような熱可塑性樹脂、あるいはエポキシ樹脂のような熱硬化性樹脂が挙げられる。接着層17Cの厚さは30〜100μmの範囲とすることが好ましく、さらに好ましくは40〜60μmの範囲である。
As described above, the third
第3の接着層17Cの厚さが30μm未満の場合、金属ワイヤ19の第2のメモリ素子13Bとの接触を抑制できないおそれがある。第3の接着層17Cの厚さが100μmを超えると、メモリ素子13A、13Bの積層厚が厚くなりすぎる。なお、第1および第2の接着層17A、17Bには一般的なポリイミド樹脂、エポキシ樹脂、アクリル樹脂等を主成分とするダイアタッチフィルム(接着剤フィルム)が用いられる。
When the thickness of the third
なお、図1ないし図3では2個のメモリ素子13A、13Bで素子群14を構成したメモリカード1を示したが、メモリ素子13の積層数はこれに限定されるものではない。素子群14は3個、4個もしくはそれ以上のメモリ素子13で構成してもよい。さらに、メモリカード1は配線基板2上に1個のメモリ素子13を搭載した構造を有していてもよい。このように、配線基板2上に搭載するメモリ素子13の数は1個もしくは複数個のいずれであってもよい。メモリカード1を構成する半導体パッケージは、メモリ素子13等の半導体素子の搭載数に限定されるものではない。
1 to 3 show the memory card 1 in which the
素子群14上にはコントローラ素子15が配置されている。具体的には、第2のメモリ素子13B上にコントローラ素子15が接着層20を介して接着されている。コントローラ素子15は長辺片側パッド構造を有しており、配線基板2の長辺5Aの近傍に位置する辺(一方の長辺)に沿って配列された電極パッド21を有している。コントローラ素子15の電極パッド21は、第2のパッド領域12Bに配置された接続パッド11と第2の金属ワイヤ22を介して電気的に接続されている。
A
メモリ素子13A、13Bやコントローラ素子15が搭載された配線基板2の第2の主面2bには、例えばエポキシ樹脂からなる封止樹脂層6がモールド成形されている。メモリ素子13A、13Bやコントローラ素子15は、金属ワイヤ19、22等と共に封止樹脂層6で一体的に封止されている。配線基板2および封止樹脂層6の先端にはメモリカード1の前方を示す傾斜部7が設けられている。傾斜部7は封止樹脂層6をモールド成形した後に、配線基板2の第2の主面2bから封止樹脂層6にかけて面取り加工を施すことによって形成される。この際、メモリ素子13A、13Bはダミー素子16により嵩上げされているため、傾斜部7がメモリ素子13A、13Bに干渉することはない。
On the second
メモリカード1は、ベースカードのような収納ケースを用いることなく、それ単体で半導体メモリカード(例えばマイクロSDTMカード)を構成するものである。従って、封止樹脂層6等は直接外部に露出した状態とされている。すなわち、メモリカード1は封止樹脂層6等を外部に露出させたケースレスの半導体メモリカードである。上述したメモリカード1の前後や表裏の向き等を示す切り欠き部やくびれ部、また傾斜部7はメモリカード1自体(具体的には配線基板2や封止樹脂層6)に設けられている。
The memory card 1 constitutes a semiconductor memory card (for example, a micro SD ™ card) by itself without using a storage case such as a base card. Therefore, the sealing
前述したように、この実施形態のメモリカード1においては、形状および寸法が規定された配線基板2に対して、できるだけ大きなメモリ素子13の搭載を可能にしている。従って、メモリ素子13の外形形状(大きさ)に基づいてメモリカード1の高容量化を図ることができる。さらに、メモリ素子13の搭載数に関しては、前述したように金属ワイヤ19の接続構造等を工夫することによって、大形のメモリ素子13を複数段に積層して搭載することを可能にしている。この実施形態によればメモリ素子13の大きさと積層構造等に基づいて、高容量化を図ったメモリカード1を提供することが可能となる。
As described above, in the memory card 1 of this embodiment, it is possible to mount as large a
次に、本発明の第2の実施形態について説明する。図4および図5は第2の実施形態による半導体パッケージを適用した半導体メモリカードを示す図であって、図4は半導体メモリカードの構成を示す断面図(メモリカードを長辺方向に切断した断面図)、図5は図4の一部を拡大して示す断面図である。これらの図に示される半導体メモリカード31はケースレスのメモリカードであり、例えばSDTM規格のメモリカード(マイクロSDTMカード等)として使用されるものである。 Next, a second embodiment of the present invention will be described. 4 and 5 are views showing a semiconductor memory card to which the semiconductor package according to the second embodiment is applied, and FIG. 4 is a cross-sectional view showing a configuration of the semiconductor memory card (a cross-section obtained by cutting the memory card in the long side direction). FIG. 5 is an enlarged cross-sectional view of a part of FIG. The semiconductor memory card 31 shown in these figures is a caseless memory card, and is used, for example, as an SD ™ standard memory card (such as a micro SD ™ card).
図4および図5に示すメモリカード31は複数のメモリ素子13A、13Bの配線基板2に対する搭載構造(積層構造)や接着層の構造を除いて、第1の実施形態のメモリカード1と同一構造を有しているため、同一部分には同一符号を付して説明を一部省略する。また、複数のメモリ素子13A、13Bが搭載された配線基板2の平面構造は、ダミー素子を用いていないことを除いて、第1の実施形態のメモリカード1と同様である。そこで、メモリカード31の平面構造の図示は省略する。以下の説明において、メモリカード31の平面構造に関する説明が必要な場合には図1を参照するものとする。
The memory card 31 shown in FIGS. 4 and 5 has the same structure as the memory card 1 of the first embodiment, except for the mounting structure (stacked structure) of the plurality of
配線基板2の素子搭載部10には、第1のメモリ素子(半導体素子)13Aが第1の接着層32Aを介して接着されている。第1のメモリ素子13Aはその端部(先端)が配線基板2の端部(傾斜部7を形成した後の先端部)から突出し、かつ封止樹脂層6に設けられた傾斜部7の上方に位置する形状を有している。ここで、通常の厚さを有する接着層を用いた場合、配線基板2の第1の主面2aから封止樹脂層6にかけて傾斜部7を形成する際に、傾斜部7が第1のメモリ素子13Aに干渉することになる。
A first memory element (semiconductor element) 13A is bonded to the
そこで、第2の実施形態では第1の接着層32Aの厚さを十分に厚くして、第1のメモリ素子13Aを第1の接着層32Aで嵩上げしている。第2の実施形態における第1の接着層32Aは、第1の実施形態のダミー素子16と同様な効果を有するものである。すなわち、第1の接着層32Aは第1のメモリ素子13Aが傾斜部7に干渉されないように嵩上げすることが可能な厚さを有している。このような嵩上げに必要な厚さを有する第1の接着層32Aは、その角部が配線基板2の先端部から突出することになる。この部分は配線基板2から封止樹脂層6にかけて傾斜部7を形成する際に同時に加工される。
Therefore, in the second embodiment, the thickness of the first
このように、第1の接着層32Aは傾斜部7に対応した傾斜面33を有している。第1の接着層32Aの傾斜面33は、メモリ素子13等を搭載した配線基板2上に封止樹脂層6をモールド成形した後に、配線基板2の第2の主面2bから封止樹脂層6にかけて面取り加工する際に、第1の接着層32Aの角部を同時に加工することにより形成される。第1の接着層32Aは十分な厚さを有しているため、傾斜面33は第1の接着層32Aの厚さ全体を加工するのではなく、第1の接着層32Aの角部を除去するように形成される。傾斜面33の上部には第1の接着層32Aの厚さが一部残存している。これによって、第1のメモリ素子13Aに傾斜部7が干渉することを防止している。
As described above, the first adhesive layer 32 </ b> A has the
第1のメモリ素子13A上には第2のメモリ素子13Bが第2の接着層32Bを介して接着されている。第1のメモリ素子13Aと第2のメモリ素子13Bとは矩形状の同一形状を有し、各端部が封止樹脂層6の傾斜部7の上方に位置している。これらによって、封止樹脂層6に設けられた傾斜部7の上方に達する大きさを有するメモリ素子13A、13B、言い換えると配線基板2から突出する部分(突出部P)を有するメモリ素子13A、13Bを、傾斜部7を有する配線基板2上に搭載することが可能となる。
A
すなわち、メモリカード31は傾斜部7を形成した後の配線基板2の基板領域(基板外形に基づく領域)のみならず、配線基板2から突出した傾斜部7の上方を含む領域まで素子搭載領域としている。従って、メモリカード31に搭載可能な素子サイズは傾斜部7に制約されず、メモリカード31の大きさに応じたメモリ素子13を搭載することができる。従来のメモリカードでは最大でも傾斜部7を有する配線基板2の外形内に収まる半導体素子しか搭載することができないため、半導体素子の大きさはメモリカードの大きさに比べて傾斜部の分だけ小さくする必要がある。これに対して、メモリ素子13の端部が配線基板2から突出することを許容することによって、メモリカード31の大きさに見合った大形のメモリ素子13を搭載することが可能となる。
That is, the memory card 31 is used not only as a substrate region (region based on the board outline) of the
第1および第2のメモリ素子13A、13Bは、前述した第1の実施形態と同様に短辺片側パッド構造を有しており、それぞれ配線基板2の短辺4Bの近傍に位置する辺(一方の短辺)に沿って配列された電極パッド18を有している。第1および第2のメモリ素子13A、13Bの電極パッド18は、それぞれ第1のパッド領域12Aに配置された接続パッド11と第1の金属ワイヤ19を介して電気的に接続されている。第1のメモリ素子13Aに接続された第1の金属ワイヤ19は、第1の実施形態と同様に素子側端部が上段側に位置する第2のメモリ素子13Bの接着層32B内に埋め込まれている。接着層32A、32Bの構成材料や厚さ等は第1の実施形態と同様とされている。
Each of the first and
なお、図4および図5では2個のメモリ素子13で素子群14を構成したメモリカード31を示したが、メモリ素子13の積層数はこれに限定されるものではない。素子群14は3個、4個もしくはそれ以上のメモリ素子13で構成してもよい。さらに、メモリカード31は配線基板2上に1個のメモリ素子13を搭載した構造を有していてもよい。このように、配線基板2上に搭載するメモリ素子13の数は1個もしくは複数個のいずれであってもよい。メモリカード31を構成する半導体パッケージは、メモリ素子13等の半導体素子の搭載数に限定されるものではない。
4 and 5 show the memory card 31 in which the
素子群14上にはコントローラ素子15が配置されている。コントローラ素子15は長辺片側パッド構造を有しており、配線基板2の長辺5Aの近傍に位置する辺(一方の長辺)に沿って配列された電極パッド21を有している。コントローラ素子15の電極パッド21は、第2のパッド領域12Bに配置された接続パッド11と第2の金属ワイヤ22を介して電気的に接続されている。メモリ素子13A、13Bやコントローラ素子15が搭載された配線基板2の第2の主面2bには、例えばエポキシ樹脂からなる封止樹脂層6がモールド成形されている。メモリ素子13A、13Bやコントローラ素子15は、金属ワイヤ19、22等と共に封止樹脂層6で一体的に封止されている。
A
配線基板2および封止樹脂層6の先端には、メモリカード31の前方を示す傾斜部7が設けられている。傾斜部7は封止樹脂層6をモールド成形した後に、配線基板2の第2の主面2bから封止樹脂層6にかけて面取り加工を施すことによって形成される。この際、第1の接着層32Aの角部を同時に面取り加工して傾斜面33を形成する。傾斜面33は傾斜部7に露出している。第1の接着層32Aは第1のメモリ素子13Aを嵩上げすることが可能な厚さを有しており、さらに第1の接着層32Aの角部のみを加工しているため、第1のメモリ素子13Aは傾斜部7に干渉されることはない。
An
メモリカード31は、ベースカードのような収納ケースを用いることなく、それ単体で半導体メモリカード(例えばマイクロSDTMカード)を構成するものである。従って、封止樹脂層6等は直接外部に露出した状態とされている。すなわち、メモリカード31は封止樹脂層6等を外部に露出させたケースレスの半導体メモリカードである。上述したメモリカード31の前後や表裏の向き等を示す切り欠き部やくびれ部、また傾斜部7はメモリカード31自体(具体的には配線基板2や封止樹脂層6)に設けられている。
The memory card 31 alone constitutes a semiconductor memory card (for example, a micro SD ™ card) without using a storage case such as a base card. Therefore, the sealing
前述したように、この実施形態のメモリカード31においては、形状および寸法が規定された配線基板2に対して、できるだけ大きなメモリ素子13の搭載を可能にしている。従って、メモリ素子13の外形形状(大きさ)に基づいてメモリカード31の高容量化を図ることができる。さらに、メモリ素子13の搭載数に関しては、前述したように金属ワイヤ19の接続構造等を工夫することによって、大形のメモリ素子13を複数段に積層して搭載することを可能にしている。この実施形態によればメモリ素子13の大きさと積層構造等に基づいて、高容量化を図ったメモリカード31を提供することが可能となる。
As described above, in the memory card 31 of this embodiment, it is possible to mount as large a
次に、本発明の第3の実施形態について説明する。図6および図7は第3の実施形態による半導体パッケージを適用した半導体メモリカードを示す図であって、図6は半導体メモリカードの構成を示す断面図(メモリカードを長辺方向に切断した断面図)、図7は図6の一部を拡大して示す断面図である。これらの図に示される半導体メモリカード41はケースレスのメモリカードであり、例えばSDTM規格のメモリカード(マイクロSDTMカード等)として使用されるものである。
Next, a third embodiment of the present invention will be described. 6 and 7 are views showing a semiconductor memory card to which the semiconductor package according to the third embodiment is applied. FIG. 6 is a cross-sectional view showing a configuration of the semiconductor memory card (a cross-section obtained by cutting the memory card in the long side direction). FIG. 7 is an enlarged sectional view showing a part of FIG. The
図6および図7に示すメモリカード41は複数のメモリ素子13A、13Bの配線基板2に対する搭載構造(積層構造)や第1のメモリ素子13Aの角部形状を除いて、第1の実施形態のメモリカード1と同一構造を有しているため、同一部分には同一符号を付して説明を一部省略する。複数のメモリ素子13A、13Bが搭載された配線基板2の平面構造は、ダミー素子を用いていないことを除いて、第1の実施形態のメモリカード1と同様である。そこで、メモリカード41の平面構造の図示は省略する。以下の説明において、メモリカード41の平面構造に関する説明が必要な場合には図1を参照するものとする。
The
配線基板2の素子搭載部10には、第1のメモリ素子(半導体素子)13Aが第1の接着層42Aを介して接着されている。第1のメモリ素子13Aはその端部(先端)が配線基板2の端部(傾斜部7を形成した後の先端部)から突出し、かつ封止樹脂層6に設けられた傾斜部7の上方に位置する形状を有している。配線基板2の第2の主面2bから封止樹脂層6にかけて傾斜部7を形成するにあたって、配線基板2の先端部から突出した部分(突出部P)を有する第1のメモリ素子13Aには傾斜部7が干渉する。
A first memory element (semiconductor element) 13A is bonded to the
そこで、第3の実施形態では素子群14を構成するメモリ素子13A、13Bのうち、最下段に位置する第1のメモリ素子13Aの角部を傾斜部7の形成と同時に加工し、第1のメモリ素子13Aの下面側角部に傾斜面43を形成している。このように、第3の実施形態における第1のメモリ素子13Aは傾斜部7に対応した傾斜面43を有している。第1のメモリ素子13Aの傾斜面43は、メモリ素子13等を搭載した配線基板2上に封止樹脂層6をモールド成形した後に、配線基板2の第2の主面2bから封止樹脂層6にかけて面取り加工する際に、同時に第1のメモリ素子13Aの角部を第1の接着層42Aと共に加工することにより形成される。傾斜面43は傾斜部7に露出する。
Therefore, in the third embodiment, among the
この際、単に第1のメモリ素子13Aの角部を面取り加工しただけでは、傾斜面43がメモリ素子13Aの回路形成面(上面)に達するおそれがある。そこで、第3の実施形態では第1のメモリ素子13Aの角部を面取り加工して傾斜面43を形成した際に、第1のメモリ素子13Aの厚さを傾斜面43がメモリ素子13Aの回路形成面(上面)に達しない厚さに設定している。第1のメモリ素子13Aの具体的な厚さは、傾斜部7の形成と同時に加工される高さと回路部の形成深さ等に基づいて適宜設定する。第1のメモリ素子13Aの角部を面取り加工した際に、傾斜面43が回路部に達しなければよい。
At this time, if the corners of the
第1のメモリ素子13A上には第2のメモリ素子13Bが第2の接着層42Bを介して接着されている。第2のメモリ素子13Bは通常の素子形状を有している。第1のメモリ素子13Aと第2のメモリ素子13Bとは矩形状の同一形状を有し、各端部が封止樹脂層6の傾斜部7の上方に位置している。これらによって、封止樹脂層6に設けられた傾斜部7の上方に達する大きさを有するメモリ素子13A、13B、言い換えると配線基板2から突出する部分(突出部P)を有するメモリ素子13A、13Bを、傾斜部7を有する配線基板2上に搭載することが可能となる。すなわち、メモリカード41は配線基板2の基板領域のみならず、配線基板2から突出した領域まで素子搭載領域としている。
A
従って、メモリカード41に搭載可能な素子サイズは傾斜部7に制約されず、メモリカード41の大きさに応じたメモリ素子13を搭載することができる。従来のメモリカードでは最大でも傾斜部7を有する配線基板2の外形内に収まる半導体素子しか搭載することができないため、半導体素子の大きさはメモリカードの大きさに比べて傾斜部の分だけ小さくする必要がある。これに対して、メモリ素子13の角部に傾斜面43を形成し、メモリ素子13の端部が配線基板2から突出することを許容することによって、メモリカード41の大きさに見合った大形のメモリ素子13を搭載することが可能となる。
Therefore, the element size that can be mounted on the
図6および図7では配線基板2から封止樹脂層6にかけて面取り加工する際に、第1のメモリ素子13Aの角部を同時に加工して傾斜面43を形成した構造を示している。この場合、第1のメモリ素子13Aの傾斜面43は傾斜部7に露出する。第1のメモリ素子13Aの傾斜面43は、図8に示すように封止樹脂層6内に埋め込まれていてもよい。図8に示す構造は、第1のメモリ素子13Aの下面形状が配線基板2の基板領域内に収まるように、予め角部に傾斜面43を形成した第1のメモリ素子13Aを配線基板2上に搭載することにより得られる。このような構造を採用することによって、メモリ素子13の大形化を図った上で、傾斜面43が傾斜部7に露出することを防ぐことができる。
6 and 7 show a structure in which the
第1および第2のメモリ素子13A、13Bは、前述した第1の実施形態と同様に短辺片側パッド構造を有しており、それぞれ配線基板2の短辺4Bの近傍に位置する辺(一方の短辺)に沿って配列された電極パッド18を有している。第1および第2のメモリ素子13A、13Bの電極パッド18は、それぞれ第1のパッド領域12Aに配置された接続パッド11と第1の金属ワイヤ19を介して電気的に接続されている。第1のメモリ素子13Aに接続された第1の金属ワイヤ19は、第1の実施形態と同様に素子側端部が上段側に位置する第2のメモリ素子13Bの接着層42B内に埋め込まれている。接着層42A、42Bの構成材料や厚さ等は第1の実施形態と同様とされている。
Each of the first and
なお、図6ないし図8では2個のメモリ素子13で素子群14を構成したメモリカード41を示したが、メモリ素子13の積層数はこれに限定されるものではない。素子群14は3個、4個もしくはそれ以上のメモリ素子13で構成してもよい。さらに、メモリカード41は図9に示すように配線基板2上に1個のメモリ素子13を搭載した構造を有していてもよい。この場合、メモリ素子13に傾斜面43が形成される。このように、配線基板2上に搭載するメモリ素子13の数は1個もしくは複数個のいずれであってもよい。メモリカード41を構成する半導体パッケージは、メモリ素子13等の半導体素子の搭載数に限定されるものではない。
6 to 8 show the
素子群14上にはコントローラ素子15が配置されている。コントローラ素子15は長辺片側パッド構造を有しており、配線基板2の長辺5Aの近傍に位置する辺(一方の長辺)に沿って配列された電極パッド21を有している。コントローラ素子15の電極パッド21は、第2のパッド領域12Bに配置された接続パッド11と第2の金属ワイヤ22を介して電気的に接続されている。メモリ素子13A、13Bやコントローラ素子15が搭載された配線基板2の第2の主面2bには、例えばエポキシ樹脂からなる封止樹脂層6がモールド成形されている。メモリ素子13A、13Bやコントローラ素子15は、金属ワイヤ19、22等と共に封止樹脂層6で一体的に封止されている。
A
配線基板2および封止樹脂層6の先端には、メモリカード41の前方を示す傾斜部7が設けられている。傾斜部7は封止樹脂層6をモールド成形した後に、配線基板2の第2の主面2bから封止樹脂層6にかけて面取り加工を施すことによって形成される。この際、第1のメモリ素子13Aの角部を例えば同時に面取り加工して傾斜面43を形成する。第1のメモリ素子13Aは上面側の回路部に傾斜面43が達しない厚さを有しており、回路部に影響を及ぼさない半導体基板の角部のみを加工している。従って、配線基板2から突出する部分(突出部P)を有するメモリ素子13を、メモリカード41を構成する半導体パッケージ内に収納することが可能となる。
An
メモリカード41は、ベースカードのような収納ケースを用いることなく、それ単体で半導体メモリカード(例えばマイクロSDTMカード)を構成するものである。従って、封止樹脂層6等は直接外部に露出した状態とされている。すなわち、メモリカード41は封止樹脂層6等を外部に露出させたケースレスの半導体メモリカードである。上述したメモリカード41の前後や表裏の向き等を示す切り欠き部やくびれ部、また傾斜部7はメモリカード41自体(具体的には配線基板2や封止樹脂層6)に設けられている。
The
前述したように、この実施形態のメモリカード41においては、形状および寸法が規定された配線基板2に対して、できるだけ大きなメモリ素子13の搭載を可能にしている。従って、メモリ素子13の外形形状(大きさ)に基づいてメモリカード41の高容量化を図ることができる。さらに、メモリ素子13の搭載数に関しては、前述したように金属ワイヤ19の接続構造等を工夫することによって、大形のメモリ素子13を複数段に積層して搭載することを可能にしている。この実施形態によればメモリ素子13の大きさと積層構造等に基づいて、高容量化を図ったメモリカード41を提供することが可能となる。
As described above, in the
上述した各実施形態のメモリカード1、31、41はそれ単体で構成するケースレスの半導体メモリカードに対して有効であるが、必ずしもベースカードのようなケースを用いた半導体メモリカードを除外するものではない。さらに、各実施形態の構造はメモリカード以外の半導体パッケージにも適用できる。具体的には、実施形態の装置構造はBGAパッケージやLGAパッケージ等にも適用可能である。メモリカード以外の半導体記憶装置等を構成する半導体パッケージは配線基板に半田ボール等からなる外部接続端子(ボール端子)が設けられることを除いて、基本的な構造はメモリカードと同様とされる。
The
なお、本発明の半導体パッケージは上記した実施形態のメモリカードに限定されるものではなく、傾斜部を有する配線基板上に1個もしくは複数個の半導体素子を搭載した各種の半導体パッケージに適用可能である。本発明の半導体パッケージの具体的な構造は、本発明の基本構成を満足するものであれば種々に変形が可能である。さらに、実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。 The semiconductor package of the present invention is not limited to the memory card of the above embodiment, and can be applied to various semiconductor packages in which one or a plurality of semiconductor elements are mounted on a wiring board having an inclined portion. is there. The specific structure of the semiconductor package of the present invention can be variously modified as long as it satisfies the basic configuration of the present invention. Furthermore, the embodiments can be expanded or modified within the scope of the technical idea of the present invention, and the expanded and modified embodiments are also included in the technical scope of the present invention.
1,31,41…メモリカード、2…配線基板、2a…第1の主面、2b…第2の主面、6…封止樹脂層、7…傾斜部、9…外部接続端子、10…素子搭載部、11…接続パッド、12A,12B…パッド領域、13,13A,13B…メモリ素子、14…素子群、15…コントローラ素子、16…ダミー素子、17A,17B,17C,20,32A,32B,42A,42B…接着層、18,21…電極パッド、19,22…金属ワイヤ、33…接着層の傾斜面、43…メモリ素子の傾斜面。
DESCRIPTION OF
Claims (5)
前記配線基板の前記素子搭載部上に搭載され、少なくとも一つの外形辺に沿って配列された電極パッドを有する半導体素子と、
前記配線基板の前記接続パッドと前記半導体素子の前記電極パッドとを電気的に接続する金属ワイヤと、
前記半導体素子を前記金属ワイヤと共に封止するように、前記配線基板の前記第2の主面上に形成された封止樹脂層と、
前記配線基板および前記封止樹脂層の端部に前記配線基板の前記第1の主面から前記封止樹脂層にかけて設けられた傾斜部とを具備し、
前記半導体素子はその端部が前記配線基板の端部から突出して前記傾斜部の上方に位置するように、前記配線基板の外形内に収まる大きさを有するダミー素子を介して前記配線基板上に配置されていることを特徴とする半導体パッケージ。 A wiring board comprising a first main surface having an external connection terminal, and a second main surface having an element mounting portion and a connection pad;
A semiconductor element mounted on the element mounting portion of the wiring board and having an electrode pad arranged along at least one outer side;
A metal wire that electrically connects the connection pad of the wiring board and the electrode pad of the semiconductor element;
A sealing resin layer formed on the second main surface of the wiring board so as to seal the semiconductor element together with the metal wire;
An inclined part provided from the first main surface of the wiring board to the sealing resin layer at an end of the wiring board and the sealing resin layer;
The semiconductor element is placed on the wiring board through a dummy element having a size that fits within the outer shape of the wiring board so that the end part protrudes from the end part of the wiring board and is positioned above the inclined part. A semiconductor package characterized by being arranged.
前記配線基板の前記素子搭載部上に搭載され、少なくとも一つの外形辺に沿って配列された電極パッドを有する半導体素子と、
前記配線基板の前記接続パッドと前記半導体素子の前記電極パッドとを電気的に接続する金属ワイヤと、
前記半導体素子を前記金属ワイヤと共に封止するように、前記配線基板の前記第2の主面上に形成された封止樹脂層と、
前記配線基板および前記封止樹脂層の端部に前記配線基板の前記第1の主面から前記封止樹脂層にかけて設けられた傾斜部とを具備し、
前記半導体素子はその端部が前記配線基板の端部から突出して前記傾斜部の上方に位置するように、前記傾斜部に対応した傾斜面を有する接着層を介して前記配線基板上に配置されていることを特徴とする半導体パッケージ。 A wiring board comprising a first main surface having an external connection terminal, and a second main surface having an element mounting portion and a connection pad;
A semiconductor element mounted on the element mounting portion of the wiring board and having an electrode pad arranged along at least one outer side;
A metal wire that electrically connects the connection pad of the wiring board and the electrode pad of the semiconductor element;
A sealing resin layer formed on the second main surface of the wiring board so as to seal the semiconductor element together with the metal wire;
An inclined part provided from the first main surface of the wiring board to the sealing resin layer at an end of the wiring board and the sealing resin layer;
The semiconductor element is disposed on the wiring substrate via an adhesive layer having an inclined surface corresponding to the inclined portion so that the end portion protrudes from the end portion of the wiring substrate and is positioned above the inclined portion. A semiconductor package characterized by that.
前記素子搭載部には複数の前記半導体素子が搭載されていることを特徴とする半導体パッケージ。 The semiconductor package according to claim 1 or 2,
A semiconductor package comprising a plurality of the semiconductor elements mounted on the element mounting portion.
前記配線基板の前記素子搭載部上に搭載され、少なくとも一つの外形辺に沿って配列された電極パッドを有する半導体素子と、
前記配線基板の前記接続パッドと前記半導体素子の前記電極パッドとを電気的に接続する金属ワイヤと、
前記半導体素子を前記金属ワイヤと共に封止するように、前記配線基板の前記第2の主面上に形成された封止樹脂層と、
前記配線基板および前記封止樹脂層の端部に前記配線基板の前記第1の主面から前記封止樹脂層にかけて設けられた傾斜部とを具備し、
前記半導体素子はその端部が前記配線基板の端部から突出して前記傾斜部の上方に位置するように、前記傾斜部に対応した傾斜面を有することを特徴とする半導体パッケージ。 A wiring board comprising a first main surface having an external connection terminal, and a second main surface having an element mounting portion and a connection pad;
A semiconductor element mounted on the element mounting portion of the wiring board and having an electrode pad arranged along at least one outer side;
A metal wire that electrically connects the connection pad of the wiring board and the electrode pad of the semiconductor element;
A sealing resin layer formed on the second main surface of the wiring board so as to seal the semiconductor element together with the metal wire;
An inclined part provided from the first main surface of the wiring board to the sealing resin layer at an end of the wiring board and the sealing resin layer;
The semiconductor package according to claim 1, wherein the semiconductor element has an inclined surface corresponding to the inclined portion so that an end portion of the semiconductor element protrudes from an end portion of the wiring board and is positioned above the inclined portion.
前記配線基板の前記素子搭載部上に積層された複数の半導体素子を備え、前記複数の半導体素子は少なくとも一つの外形辺に沿って配列された電極パッドを有する素子群と、
前記配線基板の前記接続パッドと前記複数の半導体素子の前記電極パッドとを電気的に接続する金属ワイヤと、
前記素子群を前記金属ワイヤと共に封止するように、前記配線基板の前記第2の主面上に形成された封止樹脂層と、
前記配線基板および前記封止樹脂層の端部に前記配線基板の前記第1の主面から前記封止樹脂層にかけて設けられた傾斜部とを具備し、
前記素子群内の最下段に位置する前記半導体素子は、その端部が前記配線基板の端部から突出して前記傾斜部の上方に位置するように、前記傾斜部に対応した傾斜面を有することを特徴とする半導体パッケージ。 A wiring board comprising a first main surface having an external connection terminal, and a second main surface having an element mounting portion and a connection pad;
An element group having a plurality of semiconductor elements stacked on the element mounting portion of the wiring board, the plurality of semiconductor elements having electrode pads arranged along at least one outer edge;
Metal wires for electrically connecting the connection pads of the wiring board and the electrode pads of the plurality of semiconductor elements;
A sealing resin layer formed on the second main surface of the wiring board so as to seal the element group together with the metal wires;
An inclined part provided from the first main surface of the wiring board to the sealing resin layer at an end of the wiring board and the sealing resin layer;
The semiconductor element located at the lowermost stage in the element group has an inclined surface corresponding to the inclined part so that the end part protrudes from the end part of the wiring board and is located above the inclined part. A semiconductor package characterized by
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008105582A JP5184951B2 (en) | 2008-04-15 | 2008-04-15 | Semiconductor package |
US12/259,539 US7952183B2 (en) | 2007-10-29 | 2008-10-28 | High capacity memory with stacked layers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008105582A JP5184951B2 (en) | 2008-04-15 | 2008-04-15 | Semiconductor package |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009259940A JP2009259940A (en) | 2009-11-05 |
JP5184951B2 true JP5184951B2 (en) | 2013-04-17 |
Family
ID=41387019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008105582A Active JP5184951B2 (en) | 2007-10-29 | 2008-04-15 | Semiconductor package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5184951B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5337110B2 (en) * | 2010-06-29 | 2013-11-06 | 株式会社東芝 | Semiconductor memory device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6621155B1 (en) * | 1999-12-23 | 2003-09-16 | Rambus Inc. | Integrated circuit device having stacked dies and impedance balanced transmission lines |
US6376904B1 (en) * | 1999-12-23 | 2002-04-23 | Rambus Inc. | Redistributed bond pads in stacked integrated circuit die package |
JP4843447B2 (en) * | 2006-03-31 | 2011-12-21 | 株式会社東芝 | Semiconductor device and memory card using the same |
JP5207868B2 (en) * | 2008-02-08 | 2013-06-12 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
-
2008
- 2008-04-15 JP JP2008105582A patent/JP5184951B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009259940A (en) | 2009-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4776675B2 (en) | Semiconductor memory card | |
JP4498403B2 (en) | Semiconductor device and semiconductor memory device | |
US8581372B2 (en) | Semiconductor storage device and a method of manufacturing the semiconductor storage device | |
JP5193837B2 (en) | Semiconductor memory card | |
US8395268B2 (en) | Semiconductor memory device | |
JP5222509B2 (en) | Semiconductor device | |
JP4886308B2 (en) | USB memory device | |
JP2010177456A (en) | Semiconductor device | |
JP2009205613A (en) | Semiconductor memory apparatus | |
JP2008204462A (en) | Semiconductor package, integrated circuit card having the semiconductor package and manufacturing method therefor | |
JP5150243B2 (en) | Semiconductor memory device | |
JP2008311559A (en) | Semiconductor package | |
JP2007019484A (en) | Stacked package | |
JP2007207802A (en) | Electronic circuit module and method of manufacturing same | |
TWI529918B (en) | Semiconductor memory card | |
US20110198740A1 (en) | Semiconductor storage device and manufacturing method thereof | |
JP2007128953A (en) | Semiconductor device and memory card using same | |
JP2009182104A (en) | Semiconductor package | |
JP5184951B2 (en) | Semiconductor package | |
JP5178213B2 (en) | Stacked semiconductor device and semiconductor memory device | |
JP2006054359A (en) | Semiconductor device | |
US20080073772A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
JP4489094B2 (en) | Semiconductor package | |
JP2005057271A (en) | Semiconductor chip package and stacked module having functional part and packaging part arranged horizontally on common plane | |
KR100891515B1 (en) | Stack type package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120116 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130117 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5184951 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |