KR101464860B1 - 알릴 알콜을 포함하는 금속 씨앗층 평탄제 및 이를 이용한 씨앗층의 형성방법 - Google Patents

알릴 알콜을 포함하는 금속 씨앗층 평탄제 및 이를 이용한 씨앗층의 형성방법 Download PDF

Info

Publication number
KR101464860B1
KR101464860B1 KR1020130013363A KR20130013363A KR101464860B1 KR 101464860 B1 KR101464860 B1 KR 101464860B1 KR 1020130013363 A KR1020130013363 A KR 1020130013363A KR 20130013363 A KR20130013363 A KR 20130013363A KR 101464860 B1 KR101464860 B1 KR 101464860B1
Authority
KR
South Korea
Prior art keywords
seed layer
substrate
forming
plating solution
film
Prior art date
Application number
KR1020130013363A
Other languages
English (en)
Other versions
KR20140100257A (ko
Inventor
권오중
최인수
임태호
김광환
Original Assignee
인천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인천대학교 산학협력단 filed Critical 인천대학교 산학협력단
Priority to KR1020130013363A priority Critical patent/KR101464860B1/ko
Publication of KR20140100257A publication Critical patent/KR20140100257A/ko
Application granted granted Critical
Publication of KR101464860B1 publication Critical patent/KR101464860B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02601Nanoparticles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 알릴 알콜을 포함하는 금속 씨앗층 평탄제 및 이를 이용한 씨앗층의 형성방법에 관한 것이다. 본 발명에 따른 씨앗층의 형성방법은 고비저항 기판에 금속 나노입자를 흡착시킨 후 전해도금을 수행할 때 알릴 알콜을 포함하는 평탄제를 첨가시켜 거칠기가 낮은 씨앗층을 형성할 수 있으며, 미세패턴 제조가 가능할 뿐만이 아니라, 단차 도포성의 문제를 해결할 수 있다.

Description

알릴 알콜을 포함하는 금속 씨앗층 평탄제 및 이를 이용한 씨앗층의 형성방법{Metal seed layer leveler comprising allyl alcohol and method for constructing metal seed layer using the same}
본 발명은 알릴 알콜을 포함하는 금속 씨앗층 평탄제 및 이를 이용한 씨앗층의 형성방법에 관한 것이다.
최근 반도체 공정에서는 배선의 선폭이 감소함에 따라 발생하는 저항-축전 지연(resistance-capacitance delay)문제가 반도체의 속도를 감소시키는 요인으로 대두되고 있다. 이러한 문제를 해결하기 위하여 저항이 낮은 구리 배선과 유전율이 낮은 저유전체의 이용에 관한 연구가 활발히 이루어지고 있다.
현재 반도체 기판에 대한 구리 배선은 다마신 공정(damascene process)을 이용하여 형성하는데, 상기 공정은 구리 배선이 채워질 홈을 미리 만든 후 구리를 채워 배선을 형성하는 방법이다. 구리를 채워 넣기 위한 다양한 방법 중 공동(void) 없이 바닥차오름(bottom-up) 형상으로 구리를 채워 넣을 수 있는 전해도금은, 공정이 쉽고 생산원가가 낮으며 거칠기가 낮은 박막을 형성할 수 있다는 장점 ?문에 널리 사용되고 있다.
그러나 현재 반도체 공정에서 이용되는 고비저항 기판에 전해도금을 적용할 경우, 기판에 고르게 전하를 전달하기 위한 균일한 씨앗층(seed layer)의 형성이 필수적이라는 단점이 있다. 씨앗층은 주로 구리를 이용하고 있으며, 이를 형성하기 위하여 주로 물리 기상 증착법 (physical vapor deposition)이 적용되고 있다. 그러나 계속되는 선폭의 감소는 기존의 물리 기상 증착법을 이용한 씨앗층 형성시 선폭 내 단차 도포성이 떨어지는 문제를 발생시켰고, 이는 구리 전해도금을 이용한 바닥차오름을 어렵게 만드는 원인으로 작용하고 있다.
물리 기상 증착법을 대신하여 씨앗층을 형성하는 방법 중의 하나는 무전해 도금(electroless deposition) 방법이 있다. 고비저항 기판 위에서 무전해 도금을 실시할 경우 기판 위에 주석 민감화 및 팔라듐 활성화를 통해 팔라듐 입자를 형성하는 표면 활성화 과정을 거치게 된다. 이 때 10 nm 이상의 크기를 가지는 팔라듐 입자를 이용한 씨앗층은 두께가 두껍기 때문에, 55 nm 이하의 선폭에 적용하기에는 무리가 있는 실정이다.
따라서 위에 제시된 표면 활성화 과정 대신 10 nm 이하의 크기를 가지는 팔라듐 또는 금 등의 나노 입자를 직접 기판에 도포해 씨앗층을 형성하는 방법이 제안된 바 있다. 이와 같은 방법은 무전해 도금 및 전해 도금을 통해 모두 구현될 수 있는데, 무전해 도금을 이용할 경우 기판과 씨앗층 사이의 접착력이 문제가 되어 자가 조립층(self-assembled monolayer)을 이용하여 접착력을 높이는 방법이 제시되었다. 그러나 자가 조립층을 형성하는 것은 많은 시간이 소요되어 실제 반도체 공정에 적용될 경우 생산성에 문제가 발생하게 된다. 반면 전해도금을 이용한 경우 역시 씨앗층을 형성시킬 수 있다고 보고되었지만, 형성된 씨앗층의 거칠기가 커서 후속 공정에서 공동이 형성되어 소자의 신뢰성을 떨어뜨리는 문제가 발생할 수 있다. 따라서, 씨앗층의 거침도를 줄일 수 있는 방법에 대한 연구의 필요성이 절실히 요구되고 있다.
본 발명자들은 반도체 기판에 대한 씨앗층 형성시에 씨앗층이 평탄하게 형성되기 위한 방법에 대해 탐색하던 중, 알릴 알콜을 포함하는 평탄제를 첨가하는 경우에 거칠기가 낮은 씨앗층을 형성할 수 있어 미세패턴의 제조가 가능함을 확인하고, 본 발명을 완성하였다.
따라서, 본 발명은 알릴 알콜을 포함하는 금속 씨앗층 평탄제 및 이를 이용한 씨앗층의 형성방법을 제공하고자 한다.
본 발명은 알릴 알콜을 포함하는 금속 씨앗층 평탄제 및 이를 이용한 씨앗층의 형성방법을 제공한다.
본 발명에 따른 씨앗층의 형성방법은 고비저항 기판에 금속 나노입자를 흡착시킨 후 전해도금을 수행할 때 알릴 알콜을 포함하는 평탄제를 첨가시켜 거칠기가 낮은 씨앗층을 형성할 수 있으며, 미세패턴 제조가 가능할 뿐만이 아니라, 단차 도포성의 문제를 해결할 수 있다.
도 1은 본 발명의 일 실시예에 따라 제조된 씨앗층이 형성된 기판의 단면도이다.
도 2는 구리 씨앗층 형성시의 알릴 알콜이 포함된 평탄제를 첨가한 경우 및 첨가하지 않은 경우에 대한 기판의 LSV (Linear sweep voltammetry) 그래프를 나타낸 것이다.
도 3는 평판 기판에서 표준 칼로멜 전극 대비 -1.5 V 에서 6 mC씩 두 번 정전하 전착을 수행할 때, 알릴 알콜을 포함하는 평탄제가 첨가된 경우 및 첨가되지 않은 경우에 대한 표면 전자 현미경 사진이다.
도 4는 패턴 기판에서 표준 칼로멜 전극 대비 -1.5 V에서 6 mC씩 두 번 정전하 전착을 수행할 때, 알릴 알콜을 포함하는 평탄제가 첨가된 경우 및 첨가되지 않은 경우에 대한 표면 전자 현미경 사진이다.
본 발명은 기판의 금속 배선 공정에 있어서, 알릴 알콜을 포함하는 씨앗층 평탄제를 제공한다.
상기 알릴 알콜은 2-프로펜올 또는 (2E)-부트-2-엔-1-올일 수 있으나 이에 한정되지 않으며, 일반적인 불포화 알콜을 포함한다.
또한, 본 발명은
1) 기판의 표면에 절연막을 형성하는 단계;
2) 상기 절연막의 일정 영역을 식각하여 함몰부를 갖는 층간 절연막 패턴을 형성하는 단계;
3) 상기 패턴이 형성된 부분 표면에 확산방지막을 형성하는 단계;
4) 상기 확산방지막 표면에 금속 나노입자를 흡착시키는 단계; 및
5) 상기 흡착된 금속 나노입자를 매개로, 확산방지막 위에 알릴알콜을 포함하는 평탄제를 포함하는 도금액으로 전해도금을 하여 씨앗층을 형성시키는 단계;
를 포함하는, 씨앗층의 형성방법을 제공한다.
이하, 본 발명의 씨앗층의 형성방법에 관하여 단계별로 상세히 설명한다.
상기 1)단계는 기판의 표면에 절연막을 형성하는 단계이다.
상기 절연막은 제1절연막 및 제2절연막으로 이루어진 다층박막일 수 있다. 다른 예로 절연막은 제1절연막과 제2절연막의 구별이 없는 하나의 절연막일 수도 있다. 경우에 따라서는 절연막이 존재하지 않을 수도 있다. 절연막은 유기 절연물 또는 무기 절연물을 포함할 수 있다. 예를 들어, 실리콘 산화물 (SiO2)를 포함하는 절연물일 수 있다. 또 다른 예를 들어, 블랙 다이아몬드, FSG (fluorine silicate glass), SiOC, 폴리이미드, HSQ (hydrogen silsesquioxanes), PAE (poly alylene ethers), BCB (bisbenzocycle butenes), FPI (fluoro-polyimides), EPI (fluoro-polyinide), 비정질 불화탄소 (α-C:F, amorphous fluorocarbon), 파릴렌, PTEEE (polyfluro tetraethylene), 나노다공질실리카 등으로 이루어질 수도 있으나, 이에 한정되지 않는다.
상기 2)단계는 절연막의 일정 영역을 식각하여 함몰부를 갖는 층간 절연막 패턴을 형성하는 단계이다.
상기 기판은 패턴 기판에만 한정되는 것은 아니고, 평판 기판에도 적용될 수 있다.
상기 3)단계는 패턴이 형성된 부분 표면에 확산방지막을 형성하는 단계이다.
상기 확산방지막은 고비저항 금속막 또는 금속질화막 또는 금속산화막일 수 있는데, 전해도금막을 구성하는 금속원자가 절연막으로 확산하는 것을 방지하는 역할을 수행할 수 있다. 상기 확산방지막은 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru) 및 코발트(Co)로 이루어진 군에서 선택된 1종 이상을 포함할 수 있으나, 이에 한정되지 않으며, 화학 기상 증착 (CVD: Chemical Vapor Deposition) 또는 스퍼터링 (sputtering)과 같은 물리 기상 증착 (PVD: Physical Vapor Deposition) 방법에 의해 형성될 수 있으나 확산방지막의 재질 및 형성방법에 제한이 있는 것은 아니다. 또한, 비저항은 10 μΩcm 내지 200 μΩcm 범위일 수 있다.
본 발명은 상기 3)단계 이후에 기판 표면에 형성된 산화막을 제거하는 단계를 추가로 포함할 수 있다.
확산방지막이 형성된 기판(이하 '고비저항 기판'과 병용)의 금속막 또는 금속질화막 또는 금속산화막의 표면에는 자연산화막이 존재할 수 있으며, 금속 나노입자의 균일한 흡착을 돕기 위하여 고비저항 금속막 또는 금속질화막 또는 금속산화막 표면에 존재하는 자연산화막을 제거하는 것이 바람직하다. 자연산화막 제거 방법에 제한이 있는 것은 아니다. 예를 들어, 산성식각용액을 이용한 습식식각에 의해 제거할 수 있으며, 플라즈마 가스를 이용한 건식식각에 의해 제거할 수도 있다.
상기 4)단계는 상기 확산방지막 표면에 금속 나노입자를 흡착시키는 단계이다.
상기 자연산화막이 제거된 확산방지제에 금속 나노입자를 흡착시켜 그 표면을 활성화시킨다. 금속 나노입자의 흡착은 금속 나노입자를 포함한 용액에 기판을 침지하거나 상기 용액을 기판 상에 떨어뜨리는 방법을 사용할 수 있다. 또는 기상합성법으로 금속 나노입자를 직접 확산방지막에 형성할 수도 있다.
금속 나노입자는 확산방지막의 표면에 흡착되어 존재하는 금속 나노입자로써, 초기 전해도금의 핵형성을 촉진시킨다. 상기 금속 나노입자는 팔라듐(Pd), 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 로듐(Rh), 니켈(Ni) 및 코발트(Co)로 이루어진 군에서 선택된 1종 이상일 수 있으나, 이에 한정되지 않는다. 금속 나노입자의 입경은 6 nm 이하인 것이 바람직하다. 6 nm 이하일 경우에 금속 나노입자로 인한 박막의 저항증가를 감소시키고, 최근의 55 nm 이하의 미세패턴 공정에 적용이 용이할 수 있다. 제작상의 이점을 고려하여 금속 나노입자의 입경은 1 nm 내지 6 nm인 것이 보다 유효할 수 있다.
금속 나노입자의 제조방법을 살펴보면, 금속 나노입자는 건식 방법으로 제조되거나 습식 방법으로 제조된 것 두 가지 다 본 발명에서 활용할 수 있다. 즉 표면활성화 용액을 만들기 위하여 문제가 되지 않으면 금속 나노입자 제조 공정은 특별히 제한되지 않는다. 예를 들어, 아크방전법, 스퍼터링법, 냉동용해법 (cryomelting)에 의해 구리(Cu), 니켈(Ni), 코발트(Co) 등의 나노입자를 제조할 수 있다. 또는 유기금속화합물의 열분해법, 침전법 등의 액상법 (습식 방법)에 의해 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 은(Ag) 등으로 이루어진 나노입자를 제조할 수 있다.
제조된 표면활성화 용액(금속 나노입자 용액)과 기판을 접촉시켜 금속 나노입자를 기판 상에 흡착시킬 수 있다. 고비저항 기판에 흡착되는 나노입자의 밀도는 나노입자를 포함하는 표면활성화 용액의 농도와 단위 면적당 적용되는 용액의 부피에 따라 달라질 수 있다.
상기 5)단계는 흡착된 금속 나노입자를 매개로, 확산방지막 위에 알릴알콜을 포함하는 평탄제를 포함하는 도금액으로 전해도금을 하여 씨앗층을 형성시키는 단계이다.
전해도금은 대기 분위기와 10 ℃ 내지 80 ℃ 의 온도 조건에서 전해도금 용액(도금액)에 나노 입자로 표면 활성화시킨 기판을 넣은 후 환원 전위를 인가하여 수행될 수 있다. 상기 도금액은 구리(Cu), 은(Ag), 백금(Pt), 니켈(Ni) 및 코발트(Co)으로 이루어진 군에서 선택된 1종 이상을 포함할 수 있으나 이에 한정되지 않으며, 도금액의 금속 이온의 농도는 0.1 M 내지 0.5 M이 바람직하며, 알릴 알콜을 포함하는 평탄제의 농도는 0.001 M 내지 0.1 M이 바람직하다. 인가된 환원 전위는 표준 칼로멜 전극 (standard calomel electrode)에 대하여 -0.2 V 내지 -2.0 V일 수 있으나, 도금액의 특성에 따라 달라질 수 있다. 또한, 전해도금시 정전압 및 정전류를 인가하거나 펄스를 인가할 수도 있다. 또한 도금액의 pH 범위는 1 내지 13, 바람직하게는 1 내지 10일 수 있다.
일 실시예로, 상기 도금액이 구리 전해도금 용액인 경우, 구리 전해도금 용액의 바람직한 구리 이온 농도는 0.1 M 내지 0.5 M 이며, 바람직한 환원 전위는 -0.2 V 내지 -2.0 V이다. 첨가되는 불포화 알콜의 바람직한 농도는 0.001 M 내지 0.1 M 이고, 구리 전해도금 용액의 pH는 1 내지 10인 것이 바람직하다. 도금액으로 씨앗층을 형성하기 위한 전착 시간은 인가된 전압과 목표로 하는 두께에 따라 다를 수 있으나, 바람직하게는 3초 내지 100초 일 수 있다.
본 발명에 따라 고비저항 기판에 씨앗층을 형성하는 일 실시예는 하기와 같다.
탄탈륨과 같은 고비저항 기판 표면에 형성되어 있는 산화막을 제거하기 위하여 불산 1vol% 내지 5 vol%, 질산 1vol% 내지 5vol% 를 포함한 식각용액으로 탄탈륨 표면을 3분 내지 10분 동안 식각한다. 식각된 표면에 습식방법 또는 건식 방법으로 합성된 1 nm 내지 6 nm 크기의 팔라듐, 금, 백금, 은, 구리, 로듐, 니켈, 루테늄, 또는 코발트 나노입자를 농도 0.01 wt% 내지 0.1 wt%로 포함한 나노입자 용액(표면활성화 용액)으로 고비저항 기판에 1.5 cm × 1.5 cm 당 0.05 ml 내지 0.2 ml 부피로 처리한다. 이때 표면활성화 용액의 온도는 10℃ 내지 90 ℃이며 고비저항 기판의 온도도 10 ℃ 내지 90 ℃로 유지하고, 표면활성화 용액의 pH는 3 내지 10 사이로 유지한다. 금속 나노입자로 표면이 활성화된 기판을 0.1 M 내지 0.5 M 의 구리 전해도금 용액 또는 0.1 M 내지 0.5 M의 타 금속 전해도금 용액을 이용하여, 온도 10 ℃ 내지 80 ℃ 사이에서 구리의 경우 표준 칼로멜 전극에 대하여 -0.2 V 내지 -2.0V 로 환원 전위에 따라 3초 내지 400초 간 전착한다. 이 때 알릴 알콜을 포함하는 평탄제를 0.0001 M 내지 0.1 M 첨가하여 전착을 진행한다.
본 발명에 따른 씨앗층의 형성방법으로 제조된 평판 기판에 형성된 씨앗층은 단면 및 표면 분석에 의하여 10 nm 내지 100 nm, 바람직하게는 30 nm 내지 80 nm의 두께 및 1 nm 내지 10 nm, 바람직하게는 2 nm 내지 3 nm의 표면 거칠기를 갖게 됨을 확인할 수 있다. 또한 패턴 기판의 경우 단차 도포성이 우수한 씨앗층이 형성되어 있음을 확인할 수 있다.
본 발명에 따른 씨앗층의 형성방법은 고비저항 기판에 금속 나노입자를 흡착시킨 후 전해도금을 수행할 때 알릴 알콜을 포함하는 평탄제를 첨가시켜 거칠기가 낮은 씨앗층을 형성할 수 있으며, 미세패턴 제조가 가능할 뿐만이 아니라, 단차 도포성의 문제를 해결할 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시한다. 그러나 하기의 실시예는 본 발명을 보다 쉽게 이해하기 위하여 제공되는 것일 뿐, 실시예에 의해 본 발명의 내용이 한정되는 것은 아니다.
실시예 1. 팔라듐 나노입자로 표면을 활성화시킨 탄탈륨 기판에 대한 구리 씨앗층의 형성
1-1. 팔라듐 나노입자 용액의 제조
팔라듐 나노 입자는 에틸렌글리콜을 사용한 폴리올(polyol)방법을 사용하여 합성하였다. 먼저 용매인 에틸렌글리콜에 단분자 기준으로 0.1 M의 PVP (Polyvinylpyrrolidone)와 0.001 M의 CTAB (Cetyltrimethylyammonium Bromide)을 첨가한 후, 0.003 M의 K2PdCl6을 첨가하였다. 이후, 상기 팔라듐 용액을 마이크로웨이브를 이용하여 80초간 환원시켰다. 합성된 팔라듐 나노입자 용액을 원심분리기를 이용(10000rpm, 15분)하여 추출한 뒤, 에탄올과 헥산(hexane)을 순차적으로 사용(에탄올:헥산=1:4)하여 세척하였으며, 이를 에탄올에 분산시켜 보관하였다.
1-2. 팔라듐 나노입자를 이용한 표면 활성화
실험에 사용된 기판은 물리 기상 증착법으로 탄탈륨 확산방지막이 형성된 기판으로, 평판 또는 패턴 웨이퍼(wafer)로, Ta(7.5nm) / SiO2의 구조를 가지며 각 패턴의 너비는 55 nm이었다. 각 웨이퍼는 1.5 cm × 1.5 cm 크기의 정사각형 모양으로 절단하여 사용하였다. 상기 탄탈륨 기판 표면에 형성된 산화막을 제거하기 위하여 불산 1vol%와 질산 1vol%로 혼합된 식각용액에 3분(패턴) 또는 10분(평판)간 침지시킨 후 이온 제거수로 세 번, 10초씩 표면을 세척하였다. 이후, 상기 에탄올에 분산되어 있는 팔라듐 나노입자 용액 0.1 mL를 기판 표면에 천천히 떨어뜨린 뒤 약 1시간 정도의 상온 건조를 진행하였다.
1-3. 기판 표면에 대한 구리 씨앗층 형성
상기 표면 활성화를 진행한 기판을 0.25 M의 Cu2P2O7과 1 M의 K4P2O7으로 이루어진 구리 전해도금 용액에 침지하여 전해도금을 진행하였다. 이 때 평판의 경우 0.035 M의 알릴 알콜을, 패턴의 경우 0.07 M의 알릴 알콜을 첨가하거나 또는 첨가하지 않았고, 기준 전극으로는 표준 칼로멜 전극, 반대 전극으로는 백금선을 사용하였다.
본 발명의 씨앗층이 형성된 기판의 단면도는 도 1에 나타내었다.
도 1에 나타난 바와 같이, 본 발명에 따라 씨앗층이 형성된 반도체 장치는 기판(100), 절연막(102), 확산방지막(104), 금속 나노입자(106), 씨앗층(108) 등을 포함할 수 있다. 도시된 예는 집적회로 반도체 장치를 구성하는 금속 배선을 나타낸 것이나 본 발명이 도시된 배선 구조에만 한정되는 것은 아니다.
실험예 1. LSV (Linear Sweep Voltammetry) 그래프
구리 전해도금 용액에서 표면 활성화 이후 알릴 알콜을 첨가한 경우 및 첨가하지 않은 경우 기판의 LSV (Linear Sweep Voltammetry) 그래프를 도 2에 나타내었다.
도 2에 나타난 바와 같이, 알릴 알콜이 존재하는 경우에 개시 전위(onset potential)에는 큰 차이를 보이지 않았으나, 전체적으로 전류의 크기가 감소하였으며, 알릴 알콜 0.00875 M 이상의 첨가에서 포화됨을 확인할 수 있었다.
실험예 2. 평판 기판에서의 표면 전자 현미경 사진
평판 기판에서 표준 칼로멜 전극 대비 -1.5 V 에서 6 mC씩 두 번 정전하 전착을 수행할 때 0.035 M의 알릴 알콜이 첨가된 경우와 첨가되지 않은 경우의 표면 및 단면 전자 현미경 사진을 도 3에 나타내었다.
도 3에 나타난 바와 같이, 알릴 알콜이 첨가되지 않은 경우 구리가 팔라듐 나노입자를 중심으로 형성되고 씨앗층으로 자라 불균일한 표면을 보였고 이의 표면 거칠기는 약 4 nm를 나타내었다. 반면 알릴 알콜이 첨가되면 알릴 알콜의 평탄화 효과 (levelling effect)로 인해 전체적으로 균일한 씨앗층을 형성할 수 있었고 표면 거칠기는 약 2 nm임을 확인할 수 있었다.
실험예 3. 패턴 기판에서의 표면 전자 현미경 사진
패턴 기판에서 표준 칼로멜 전극 대비 -1.5 V 에서 6 mC씩 두 번 정전하 전착을 수행할 때 0.07 M의 알릴 알콜이 첨가된 경우와 첨가되지 않은 경우의 표면 및 단면 전자 현미경 사진을 도 4에 나타내었다.
도 4에 나타난 바와 같이, 알릴 알콜이 첨가되지 않은 경우 불균일한 씨앗층 형성으로 선폭의 입구가 막히는 경우도 관찰되었으나, 알릴 알콜이 첨가된 경우 균일한 씨앗층이 패턴 전체에 형성된 것을 확인할 수 있었다.
100 : 기판 102 : 절연막
104 : 확산 방지막 106 : 금속 나노입자
108 : 전해 도금막

Claims (10)

  1. 삭제
  2. 기판의 금속 배선 공정상 씨앗층 형성을 위한 도금액에 첨가되는 씨앗층 평탄제로서,
    2-프로펜올 및 (2E)-부트-2-엔-1-올 중에서 선택된 알릴 알콜을 포함하며,
    상기 도금액에 0.001 M 내지 0.1 M의 농도로 첨가되어 사용되고,
    상기 씨앗층 평탄제가 첨가된 도금액에 의해 형성되는 씨앗층은, 기판의 절연막 상의 확산방지막 표면에 흡착된 금속 나노입자를 매개로, 확산방지막 위에 상기 도금액이 전해도금되어 형성된 것이며,
    상기 확산방지막은 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru) 및 코발트(Co)로 이루어진 군에서 선택된 1종 이상을 포함하는 것이고,
    상기 씨앗층 평탄제가 첨가된 도금액에 의해 형성되는 씨앗층은, 두께가 10 nm 내지 100 nm, 표면 거칠기가 2 nm 내지 3 nm인 것임을 특징으로 하는,
    씨앗층 평탄제.
  3. 1) 기판의 표면에 절연막을 형성하는 단계;
    2) 상기 절연막의 일정 영역을 식각하여 함몰부를 갖는 절연막 패턴을 형성하는 단계;
    3) 상기 패턴이 형성된 부분 표면에, 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru) 및 코발트(Co)로 이루어진 군에서 선택된 1종 이상을 포함하는 확산방지막을 형성하는 단계;
    4) 상기 확산방지막 표면에 형성된 산화막을 제거하는 단계;
    5) 상기 산화막이 제거된 확산방지막 표면에 금속 나노입자를 흡착시키는 단계; 및
    6) 상기 흡착된 금속 나노입자를 매개로, 확산방지막 위에 제2항의 씨앗층 평탄제를 포함하는 도금액으로 전해도금을 하여 씨앗층을 형성시키는 단계;
    를 포함하는, 씨앗층의 형성방법.
  4. 제3항에 있어서, 상기 5)단계의 금속 나노입자는 팔라듐(Pd), 금(Au), 백금(Pt), 은(Ag), 구리(Cu), 로듐(Rh), 니켈(Ni) 및 코발트(Co)로 이루어진 군에서 선택된 1종 이상인 것을 특징으로 하는, 씨앗층의 형성방법.
  5. 제3항에 있어서, 상기 6)단계의 도금액은 구리(Cu), 은(Ag), 백금(Pt), 니켈(Ni) 및 코발트(Co)로 이루어진 군에서 선택된 1종 이상을 포함하는 것을 특징으로 하는, 씨앗층의 형성방법.
  6. 삭제
  7. 제3항에 있어서, 상기 6)단계의 도금액의 pH는 1 내지 13이며, 온도는 10 ℃ 내지 80 ℃이며, 전해도금은 정전압 및 정전류를 인가하거나 또는 펄스를 인가하여 수행되며, 전착 전압은 -0.2 V 내지 -2 V인 것을 특징으로 하는, 씨앗층의 형성방법.
  8. 삭제
  9. 삭제
  10. 삭제
KR1020130013363A 2013-02-06 2013-02-06 알릴 알콜을 포함하는 금속 씨앗층 평탄제 및 이를 이용한 씨앗층의 형성방법 KR101464860B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130013363A KR101464860B1 (ko) 2013-02-06 2013-02-06 알릴 알콜을 포함하는 금속 씨앗층 평탄제 및 이를 이용한 씨앗층의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130013363A KR101464860B1 (ko) 2013-02-06 2013-02-06 알릴 알콜을 포함하는 금속 씨앗층 평탄제 및 이를 이용한 씨앗층의 형성방법

Publications (2)

Publication Number Publication Date
KR20140100257A KR20140100257A (ko) 2014-08-14
KR101464860B1 true KR101464860B1 (ko) 2014-11-24

Family

ID=51746215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130013363A KR101464860B1 (ko) 2013-02-06 2013-02-06 알릴 알콜을 포함하는 금속 씨앗층 평탄제 및 이를 이용한 씨앗층의 형성방법

Country Status (1)

Country Link
KR (1) KR101464860B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159978A1 (ko) * 2017-03-03 2018-09-07 (주)잉크테크 미세 회로 형성방법 및 에칭액 조성물
KR20210147599A (ko) 2020-05-29 2021-12-07 서울대학교산학협력단 비스-아릴 암모늄 화합물을 포함하는 도금용 평탄제

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0143483B1 (ko) * 1995-05-10 1998-08-17 김만제 도금층 니켈석출비 및 밀착성을 향상시키는 아연-니켈합금 전기도금용액
KR20040008644A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 금속 박막 증착 방법
KR20070061579A (ko) * 2004-10-06 2007-06-13 바스프 악티엔게젤샤프트 전해연마 전해질 및 이를 사용한 금속층의 평탄화 방법
KR20080100807A (ko) * 2005-11-18 2008-11-19 레플리서러스 테크놀로지스 에이비 다중 층 구조 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0143483B1 (ko) * 1995-05-10 1998-08-17 김만제 도금층 니켈석출비 및 밀착성을 향상시키는 아연-니켈합금 전기도금용액
KR20040008644A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 금속 박막 증착 방법
KR20070061579A (ko) * 2004-10-06 2007-06-13 바스프 악티엔게젤샤프트 전해연마 전해질 및 이를 사용한 금속층의 평탄화 방법
KR20080100807A (ko) * 2005-11-18 2008-11-19 레플리서러스 테크놀로지스 에이비 다중 층 구조 형성 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159978A1 (ko) * 2017-03-03 2018-09-07 (주)잉크테크 미세 회로 형성방법 및 에칭액 조성물
US11089691B2 (en) 2017-03-03 2021-08-10 Inktec Co., Ltd. Microcircuit forming method and etching fluid composition
TWI751293B (zh) * 2017-03-03 2022-01-01 南韓商印可得股份有限公司 微電路形成方法
KR20210147599A (ko) 2020-05-29 2021-12-07 서울대학교산학협력단 비스-아릴 암모늄 화합물을 포함하는 도금용 평탄제

Also Published As

Publication number Publication date
KR20140100257A (ko) 2014-08-14

Similar Documents

Publication Publication Date Title
US11171041B2 (en) Etch damage and ESL free dual damascene metal interconnect
KR101633039B1 (ko) 표면 개질된 그래핀 캡핑층을 포함한 구리 배선 소자 및 그 제조 방법
US7960277B2 (en) Electronic device and method of manufacturing the same
US7625814B2 (en) Filling deep features with conductors in semiconductor manufacturing
US8372744B2 (en) Fabricating a contact rhodium structure by electroplating and electroplating composition
US7250366B2 (en) Carbon nanotubes with controlled diameter, length, and metallic contacts
WO2005004234A1 (en) Selective capping of copper wiring
KR101078738B1 (ko) 반도체 소자의 구리배선 및 그 형성방법
KR101182155B1 (ko) 반도체 장치 및 금속박막 형성방법
TWI295485B (en) Method of improving low-k film property and damascene process using the same
KR101464860B1 (ko) 알릴 알콜을 포함하는 금속 씨앗층 평탄제 및 이를 이용한 씨앗층의 형성방법
EP3034655A1 (en) Trench pattern wet chemical copper metal filling using a hard mask structure
WO2012010479A1 (en) Method and structure to improve the conductivity of narrow copper filled vias
JP2007180496A (ja) 金属シード層の製造方法
US9153449B2 (en) Electroless gap fill
KR100421913B1 (ko) 반도체 소자의 금속 배선 형성방법
US10692814B2 (en) Chemical direct pattern plating method
US20090239062A1 (en) Method and structure of integrated rhodium contacts with copper interconnects
KR100451767B1 (ko) 반도체 소자의 금속 배선 형성방법
JP2001274159A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171026

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181029

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 6