KR101464818B1 - Capacitance type input device and production method thereof - Google Patents

Capacitance type input device and production method thereof Download PDF

Info

Publication number
KR101464818B1
KR101464818B1 KR1020117030738A KR20117030738A KR101464818B1 KR 101464818 B1 KR101464818 B1 KR 101464818B1 KR 1020117030738 A KR1020117030738 A KR 1020117030738A KR 20117030738 A KR20117030738 A KR 20117030738A KR 101464818 B1 KR101464818 B1 KR 101464818B1
Authority
KR
South Korea
Prior art keywords
film
conductive film
transparent conductive
conductive member
transparent
Prior art date
Application number
KR1020117030738A
Other languages
Korean (ko)
Other versions
KR20120040155A (en
Inventor
히로유키 스가와라
Original Assignee
지오마텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지오마텍 가부시키가이샤 filed Critical 지오마텍 가부시키가이샤
Publication of KR20120040155A publication Critical patent/KR20120040155A/en
Application granted granted Critical
Publication of KR101464818B1 publication Critical patent/KR101464818B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0414Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0414Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position
    • G06F3/04142Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position the force sensing means being located peripherally, e.g. disposed at the corners or at the side of a touch sensing plate
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0414Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position
    • G06F3/04144Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position using an array of force sensing means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0414Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position
    • G06F3/04146Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position using pressure sensitive conductive elements delivering a boolean signal and located between crossing sensing lines, e.g. located between X and Y sensing line layers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/04162Control or interface arrangements specially adapted for digitisers for exchanging data with external devices, e.g. smart pens, via the digitiser sensing hardware
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/04166Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G06F3/041661Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving using detection at multiple resolutions, e.g. coarse and fine scanning; using detection within a limited area, e.g. object tracking window
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/04166Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G06F3/041662Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving using alternate mutual and self-capacitive scanning
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/0418Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/0418Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04186Touch location disambiguation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Position Input By Displaying (AREA)

Abstract

[과제] 본 발명은 투명성이 높고, 또한 소비전력이 작은 정전용량형 입력장치를 제공하는 것을 과제로 한다.
[해결수단] 상기 과제를 해결하기 위해, 본 발명의 정전용량형 입력장치는, 입력부와, 출력부를 투명기판의 동일 면 상에 구비한 정전용량형 입력장치로서, 출력부는, 신호를 출력하는 접속단자와, 입력부와 접속단자를 전기적으로 접속하는 배선 패턴을 갖는다. 입력부는, 제1 방향에 서로 이웃하여 배설되는 복수의 제1 투명도전막과, 제1 투명도전막을 전기적으로 접속하는 도전부재로 구성되는 복수의 제1 전극 패턴을 가지며, 또한, 제1 방향과 교차하는 제2 방향에 서로 이웃하여 배설되는 복수의 제2 투명도전막과, 제1 전극 패턴의 도전부재와 교차하는 위치에 배설되는 접속부로 구성되는 제2 전극 패턴을 갖는다. 도전부재와 접속단자와 배선 패턴은 동일 도전체막에 의해 형성되고, 도전체막은, 금속층의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층에 의해 구성되며, 도전부재는 선형상으로 형성되어 있는 것을 특징으로 한다.
[PROBLEMS] To provide a capacitive input device having high transparency and small power consumption.
[MEANS FOR SOLVING THE PROBLEMS] To solve the above problems, a capacitive input device of the present invention is an electrostatic capacitive input device having an input section and an output section on the same surface of a transparent substrate, And a wiring pattern for electrically connecting the input section and the connection terminal. The input section has a plurality of first transparent conductive films disposed adjacent to each other in the first direction and a plurality of first electrode patterns composed of a conductive member electrically connecting the first transparent conductive film, A plurality of second transparent conductive films disposed adjacent to each other in a second direction of the first electrode pattern and a second electrode pattern composed of a connection portion arranged at a position intersecting the conductive member of the first electrode pattern. The conductive member, the connection terminal and the wiring pattern are formed by the same conductive film, and the conductive film is composed of a single layer of a metal layer or a multilayer including at least one metal layer, and the conductive member is formed in a linear shape .

Description

정전용량형 입력장치 및 그의 제조방법{Capacitance type input device and production method thereof}[0001] The present invention relates to a capacitance type input device and a manufacturing method thereof,

본 발명은, 정전용량형 입력장치 및 그의 제조방법에 관한 것으로, 특히, 높은 투명성을 구비하는 동시에 소비전력을 억제한 정전용량형 입력장치 및 그의 제조방법에 관한 것이다.The present invention relates to a capacitive input device and a method of manufacturing the same, and more particularly, to a capacitive input device having high transparency while suppressing power consumption and a method of manufacturing the same.

최근 들어, 휴대전화, 전자수첩 등의 휴대단말(PDA, Personal Digital Assistant), 게임기, 자동차 내비게이션, 퍼스널 컴퓨터, 티켓 판매기, 은행의 단말 등의 전자기기분야에 있어서, 액정장치 등의 표면에 태블릿형 입력장치(터치 패널)가 도입되어 있고, 그 수요는 비약적으로 신장되고 있다. 이러한 입력장치의 경우, 액정장치의 화상표시영역에 표시된 지시 화상을 참조하면서, 이 지시 화상이 표시되어 있는 개소에 스타일러스 펜이나 손가락 등으로 접촉함으로써, 지시 화상에 대응하는 정보의 입력을 행할 수 있다. 2. Description of the Related Art Recently, in the fields of electronic devices such as mobile phones, PDAs, personal digital assistants, game machines, car navigation systems, personal computers, ticket vending machines, An input device (touch panel) has been introduced, and the demand has been dramatically increased. In the case of such an input device, information corresponding to the instruction image can be input by making contact with a stylus pen, a finger, or the like at a position where the instruction image is displayed while referring to the instruction image displayed in the image display area of the liquid crystal device .

터치 패널식 입력장치는, 스타일러스 펜이나 손가락으로 조작영역에 대해 입력조작을 행했을 때, 조작영역 내의 입력조작 위치를 검출하여, 외부 처리장치로 입력조작 위치를 나타내는 입력신호를 출력한다. 이때의 동작원리에 의해, 터치 패널식 입력장치는 주로, 저항막형, 정전용량형, 전자유도형, 초음파 표면탄성파형, 적외선 주사형 등이 있는데, 현재는 위치 검출이 용이하고, 비교적 비용이 억제되는 저항막형의 입력장치가 주류가 되어 있다. The touch panel type input device detects the input operation position in the operation area when the input operation is performed with respect to the operation area with the stylus pen or the finger and outputs an input signal indicating the input operation position to the external processing device. According to the principle of operation at this time, the touch panel type input device mainly includes a resistance film type, a capacitance type, an electromagnetic induction type, an ultrasonic surface acoustic wave type, an infrared ray scanning type, etc. At present, A resistive-film-type input device becomes mainstream.

그러나, 저항막형의 입력장치는, 필름과 유리의 2매 구조로 필름을 아래로 눌러 쇼트시키는 구조이기 때문에, 동작 온도범위가 좁고, 경시변화에 약하다는 문제점이 있다. 또한, 충격에 약하고, 수명이 짧다는 문제점을 가지고 있다. 또한, 입력장치의 면적 확대에 수반되는 정밀도의 저하나, 금속박막을 2매 필요로 하기 때문에 투명성이 떨어진다는 문제점도 있다. However, since the resistive film type input device has a structure in which the film is pressed downward by a two-piece structure of film and glass, there is a problem that the operating temperature range is narrow and is weak to change with time. Further, it is vulnerable to impact and has a short life span. In addition, there is a problem in that transparency deteriorates because the precision required for enlarging the area of the input device is reduced, and two metal thin films are required.

이에 대해, 정전용량형의 입력장치는, 입력장치의 표면 전체에 전해를 형성하고, 유저의 손가락이 접촉 또는 근접한 부분의 표면전하의 변화에 의해 위치 검출을 행하기 때문에, 먼지나 물에 강하여 내구성이 있고, 또한 고분해능을 갖는다. 또한, 응답속도가 높고, 또한 손가락 등의 도체에만 반응하기 때문에, 그 밖의 것(예를 들면 의복 등)이 접촉했을 때의 오작동이 없다고 하는 이점도 가지고 있다. On the other hand, the capacitive type input device forms electrolysis on the entire surface of the input device, and detects the position by the change of the surface charge of the portion where the user's finger touch or comes close. Therefore, And has a high resolution. In addition, since the response speed is high and it responds only to conductors such as fingers, there is an advantage that there is no malfunction when other things (for example, clothing) are contacted.

이러한 정전용량형의 입력장치로서, 특허문헌 1 및 2에서는, 1매의 기판 상에서 서로 교차하는 방향에 전극 패턴을 연재(延在)시켜서, 격자형상의 전극 패턴을 형성하고, 유저의 손가락이 접촉 또는 근접했을 때, 전극 간의 정전용량이 변화하는 것을 검지하여 입력위치를 검출하는 기술이 제안되어 있다.As such capacitive-type input devices, Patent Documents 1 and 2 disclose a method of forming a lattice-like electrode pattern by extending an electrode pattern in a direction intersecting with each other on a single substrate, Detecting a change in the electrostatic capacitance between the electrodes when the voltage is close to or close to the reference voltage, and detecting the input position.

특허문헌 1 : 일본국 특허공개 제2008-310550호 공보Patent Document 1: Japanese Patent Application Laid-Open No. 2008-310550

특허문헌 2 : 일본국 실용신안등록 제3134925호 공보Patent Document 2: Japanese Utility Model Registration No. 3134925

일반적으로, 터치 패널식 입력장치는 화상표시장치 위에 배설(配設)되어, 조작자가 화상표시장치에 표시된 화상을 보고, 터치 패널식 입력장치에 접촉함으로써 조작된다. 따라서, 화상표시장치에 표시된 화상을 터치 패널식 입력장치의 조작면측에서 육안으로 볼 필요가 있기 때문에, 터치 패널식 입력장치는 투명성이 높은 것이 요구된다. 그 때문에, 터치 패널식 입력장치의 기판 및 전극 패턴의 재료로서, 투명성이 우수한 재료가 사용되어 왔다. In general, a touch panel type input device is disposed (disposed) on an image display device, and is operated by an operator viewing an image displayed on the image display device and contacting the touch panel type input device. Therefore, since the image displayed on the image display device needs to be visually seen from the operation surface side of the touch panel type input device, the touch panel type input device is required to have high transparency. Therefore, a material having excellent transparency has been used as the material of the substrate and the electrode pattern of the touch panel type input device.

특허문헌 1에서는 각 전극 패턴의 교차부를 작게 하고, 또한 그 교차부에 있어서, 투광성의 박막(투명도전막)을 적층한 구조로 하고 있기 때문에, 전극 패턴의 교차부가 눈에 띄지 않아, 그 결과, 투명성이 높은 터치 패널식 입력장치를 제공하고 있다. 또한, 특허문헌 2에 있어서도, 투명성을 갖는 재료(투명도전막)에 의해 구성된 입력장치가 개시되어 있다. Patent Document 1 discloses a structure in which the crossing portions of the electrode patterns are made small and the light transmitting thin film (transparent conductive film) is laminated at the crossing portions, so that the crossing portions of the electrode patterns are not conspicuous, Thereby providing a high-touch-panel-type input device. Also in Patent Document 2, an input device configured by a transparent material (transparent conductive film) is disclosed.

한편, 정전용량형의 입력장치는, 상시 전류를 흐르게 할 필요가 있기 때문에, 그 소비전력은, 장치 전체의 저항값에 크게 의존한다. 따라서, 터치 패널식 입력장치에 있어서, 투명도전막을 패터닝한 경우, 투명도전막은 금속과 비교하여 저항값이 크기 때문에, 입력부를 작동시키는 전압이 높아져, 소비전력이 증가한다는 문제점이 있다. On the other hand, in a capacitive input device, since the constant current needs to flow, the power consumption thereof greatly depends on the resistance value of the entire device. Therefore, when the transparent conductive film is patterned in the touch panel type input device, since the resistance value of the transparent conductive film is larger than that of the metal, there is a problem that the voltage for operating the input portion increases and power consumption increases.

또한, 정전용량형의 입력장치는, 전술한 바와 같이 투명도전막을 패터닝한 경우, 소비전력이 증가한다. 이에 대해, 조금이라도 소비전력의 삭감을 도모하여, 외부장치와의 접속에 사용되는 배선 패턴으로서, 저항값이 낮은 금속박막이 사용되고 있었다. 따라서, 투명성을 필요로 하는 터치 패널식 입력장치에 있어서는, 전극 패턴, 및 교차부의 도전부재는 투명도전막이 사용되는 한편으로, 배선 패턴은 금속박막이 사용되고 있어, 전극 패턴 및 교차부의 도전부재와, 배선 패턴이 각각 상이한 재료에 의해 구성되어 있었다. 그 때문에, 배선 패턴의 성막공정, 및 전극 패턴 등의 성막공정이 각각 별도로 필요하여, 제조공정이 번잡해지기 쉽다고 하는 문제점이 있었다. Further, in the capacitance type input device, when the transparent conductive film is patterned as described above, the power consumption increases. On the other hand, a metal thin film having a low resistance value has been used as a wiring pattern to be used for connection with an external device by reducing consumption power even a little. Therefore, in a touch panel type input device requiring transparency, a transparent conductive film is used for the electrode pattern and the conductive member at the intersection, while a metallic thin film is used for the wiring pattern. Thus, And the wiring patterns were made of different materials. For this reason, there is a problem in that a film formation step of a wiring pattern and a film formation step such as an electrode pattern are separately required, and the manufacturing process is apt to become complicated.

본 발명의 목적은, 정전용량형 입력장치에 있어서, 투명성이 높고, 또한 소비전력이 작은 터치 패널식 입력장치를 제공하는 것에 있다. 또한, 본 발명의 다른 목적은, 정전용량형 입력장치를 간단한 구성으로 하여, 간략화한 제조공정으로 함으로써 저렴한 정전용량형 입력장치를 제공하는 것에 있다. 또한 본 명세서에 있어서는, 입력장치를 통해 보는 화상에 대해, 인간의 시력에 의한 시인성(視認性)을 투명성으로 표현하고 있다. 즉, 미세하기 때문에 눈으로 보고 확인(시인)할 수 없는 것에 의해 빛이 차단되어, 광투과량이 약간 감소한 경우에도, 화상 시인성에 영향이 없는 경우는 투명하다고 표현하고 있다.An object of the present invention is to provide a touch panel type input device having high transparency and small power consumption in a capacitive input device. Another object of the present invention is to provide an inexpensive capacitive input device having a simplified configuration of the capacitive input device and a simplified manufacturing process. Further, in the present specification, the image viewed through the input device is expressed with transparency by visibility of human eyes. That is, even when the light transmission amount is slightly reduced due to the fact that light can not be seen (confirmed) by microscopic observation, it is expressed as transparent when there is no influence on image visibility.

상기 과제는, 본 발명의 정전용량형 입력장치에 의하면, 입력조작이 행해지는 입력부와, 그 입력부로부터의 신호를 출력하기 위한 출력부를 가지며, 상기 입력부 및 상기 출력부가, 투명기판의 동일 면 상에 구비된 정전용량형 입력장치로서, 상기 출력부는, 상기 신호를 출력하는 접속단자와, 상기 입력부와 상기 접속단자를 전기적으로 접속하는 배선 패턴을 가지며, 상기 입력부는, 상기 투명기판 상의 제1 방향에 서로 이웃하여 배설되는 복수의 제1 투명도전막과, 그 제1 투명도전막을 전기적으로 접속하는 도전부재로 구성되는 복수의 제1 전극 패턴과, 상기 제1 방향과 교차하는 제2 방향에 서로 이웃하여 배설되는 복수의 제2 투명도전막과, 그 복수의 제2 투명도전막과 연속해서 형성되는 동시에 상기 도전부재와 교차하는 위치에 배설되는 접속부로 구성되는 복수의 제2 전극 패턴과, 상기 도전부재와 상기 접속부 사이에 배설되어, 상기 도전부재와 상기 접속부의 절연을 유지하는 절연막을 가지며, 상기 도전부재와 상기 접속단자와 상기 배선 패턴은 동일한 도전체막에 의해 형성되고, 그 도전체막은, 금속층의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층으로 되며, 상기 도전부재는, 선형상으로 형성되어 있는 것으로 인해 해결된다. The above object is achieved by a capacitive input device according to the present invention, which has an input section for performing an input operation and an output section for outputting a signal from the input section, wherein the input section and the output section are arranged on the same surface of the transparent substrate Wherein the output section has a connection terminal for outputting the signal and a wiring pattern for electrically connecting the input section and the connection terminal, and the input section has a wiring pattern in a first direction on the transparent substrate A plurality of first transparent conductive films disposed adjacent to each other and a plurality of first electrode patterns each composed of a conductive member electrically connecting the first transparent conductive film and a plurality of second electrode patterns disposed adjacent to each other in a second direction crossing the first direction A plurality of second transparent conductive films to be disposed, connection portions formed continuously with the plurality of second transparent conductive films and arranged at positions intersecting with the conductive members, And an insulating film disposed between the conductive member and the connection portion to maintain insulation between the conductive member and the connection portion, wherein the conductive member, the connection terminal, and the wiring pattern have the same conductivity And the conductor film is formed as a single layer of a metal layer or a multilayer including at least one metal layer, and the conductive member is formed in a linear shape.

이와 같이, 제1 전극 패턴에 있어서, 제1 투명도전막을 전기적으로 접속하는 도전부재가, 투명도전막보다도 저항값이 작은 금속층(금속박막)을 포함하는 도전체막에 의해 구성됨으로써, 정전용량형 입력장치의 소비전력을 삭감할 수 있다. 종래기술에서는, 정전용량형 입력장치의 조작영역에 있어서의 투명성을 확보하기 위해, 전극 패턴은 모두 투명도전막을 사용하여 형성되고 있었다. 그러나, 투명도전막은 그 저항값이 두께에 의존하여, 두께 수 십 nm 정도 이상일 때에도, 1.5×10-4 Ω㎝ 정도의 저항률을 취하나, 그 저항률은 금속박막의 저항률(예를 들면 동의 저항률 1.67×10-6 Ω㎝)과 비교하여 극단적으로 크다. 따라서, 투명도전막을 사용한 경우, 정전용량형 입력장치의 소비전력은 커지나, 본 발명과 같이, 금속층을 1층, 또는 적어도 1층 이상의 금속층을 포함하는 복층에 의해 도전체막을 구성함으로써, 소비전력의 삭감을 도모할 수 있다. As described above, in the first electrode pattern, the conductive member for electrically connecting the first transparent conductive film is constituted by a conductive film including a metal layer (metal thin film) having a resistance value lower than that of the transparent conductive film, It is possible to reduce the power consumption of the battery. In the prior art, in order to ensure transparency in the operating region of the capacitive input device, all of the electrode patterns were formed using a transparent conductive film. However, the transparent conductive film has, depending on its resistance value, thickness, even greater than about several tens of nm thickness, it chwihana a resistivity of about 1.5 × 10 -4 Ω㎝, the resistivity is the resistivity of the metal thin film (for example, accept a resistivity 1.67 × 10 -6 Ω cm). Therefore, when the transparent conductive film is used, the power consumption of the capacitive input device is increased. However, as in the present invention, by constructing the conductive film by a metal layer as one layer or a multilayer including at least one metal layer, Reduction can be planned.

이때, 청구항 2와 같이, 상기 도전체막은 상기 금속층의 단층으로 되고, 상기 도전부재의 상기 제2 방향의 폭이 4~10 ㎛이면 바람직하다. At this time, as in Claim 2, it is preferable that the conductor film is a single layer of the metal layer, and the width of the conductive member in the second direction is 4 to 10 mu m.

이와 같이, 도전체막을 금속층만으로 형성한 경우, 도전부재의 폭을 4~10 ㎛라는 매우 좁은 구성으로 하면, 인간의 시력으로는 도전부재를 전혀 눈으로 보고 확인할 수 없다. 따라서, 도전부재를 조작자가 눈으로 보고 확인하지 못해, 정전용량형 입력장치의 조작영역의 투명성을 확보할 수 있다. 도전체막을 금속층만으로 한 경우, 도전부재의 폭을 10 ㎛보다도 크게 하면 도전부재가 약간이기는 하나 조작자로부터 눈으로 보고 확인되며, 4 ㎛보다 작게 하면 에칭 등에 의한 패터닝의 정밀도가 저하되기 때문에 바람직하지 않다.Thus, when the conductive film is formed of only the metal layer, if the conductive member has a very narrow width of 4 to 10 占 퐉, the conductive member can not be visually confirmed by human eyesight at all. Therefore, the operator can not visually confirm the conductive member, and transparency of the operation region of the capacitive input device can be ensured. When the conductive film is made of only the metal layer, if the width of the conductive member is made larger than 10 μm, the conductive member is slightly visible, and is visually confirmed from the operator. If the conductive member is smaller than 4 μm, the accuracy of patterning due to etching or the like is lowered .

또한, 청구항 3과 같이, 상기 도전체막은 금속층과 금속 산화물층이 번갈아 적층된 복층으로 되고, 상기 도전체막에 있어서, 상기 금속 산화물층이, 시인측에 형성되어 되면 바람직하다. Further, as in claim 3, it is preferable that the conductor film is a multilayer in which a metal layer and a metal oxide layer are alternately stacked, and in the conductor film, the metal oxide layer is formed on the viewer side.

이와 같이, 조작자의 시인측에 금속 산화물층을 형성함으로써, 각 층 간에 있어서의 빛의 간섭을 이용하여, 도전체막의 반사율을 저하시킬 수 있다.By forming the metal oxide layer on the visual side of the operator in this way, the reflectance of the conductor film can be lowered by utilizing interference of light between the respective layers.

도전부재와 같은 미세한 형상은, 투과광으로는 눈으로 보고 확인되지 않더라도, 반사광의 방향에 따라서는 눈으로 보고 확인 가능해지는 경우가 있으나, 반사율을 저하시킴으로써, 이 문제를 해소할 수 있다. The fine shape, such as the conductive member, may be visible by the eyes depending on the direction of the reflected light, even if it is not seen and seen by the eyes. However, by lowering the reflectance, this problem can be solved.

그리고, 금속층과 금속 산화물층을 각각 복수 적층하면, 추가로 반사율을 저하시킬 수 있다. 그 결과, 도전체막에 의해 형성되는 도전부재, 접속단자, 배선 패턴이 보다 눈으로 보고 확인하기 어려워져, 입력부 및 출력부에 있어서 균일하게 투명성이 향상된 정전용량형 입력장치를 제공할 수 있다. When a plurality of metal layers and a plurality of metal oxide layers are stacked, the reflectance can be further reduced. As a result, the conductive member, the connection terminal, and the wiring pattern formed by the conductive film become more difficult to see and observe, thereby providing a capacitive input device in which the transparency is uniformly improved in the input portion and the output portion.

또한, 「시인측(視認側)」이란, 정전용량형 입력장치에 있어서, 조작자가 눈으로 보고 확인하는 쪽을 가리키는 것이다. 보다 상세하게는, 투명기판 상에서, 입력부와 출력부가 형성된 쪽(표면)에서 조작자가 눈으로 보고 확인하는 경우는, 도전체막의 최상층을 가리킨다. 한편, 입력부와 출력부가 형성되어 있지 않은 쪽(이면)에서 조작자가 눈으로 보고 확인하는 경우는, 도전체막의 최하층을 가리키는 것이다. The " view side (viewing side) " refers to a side of the capacitive input device viewed by an operator. More specifically, when the operator looks at the side (surface) on which the input section and the output section are formed on the transparent substrate, the uppermost layer of the conductor film is indicated. On the other hand, in the case where the operator looks at the side on which the input unit and the output unit are not formed (back side), the operator indicates the lowest layer of the conductor film.

또한 이때, 청구항 4와 같이, 상기 도전부재의 상기 제2 방향의 폭이 7~40 ㎛이면 바람직하다. In this case, it is preferable that the width of the conductive member in the second direction is 7 to 40 탆 as in claim 4.

이와 같이, 도전체막에 있어서 조작자의 시인측에 금속 산화물층을 형성하고, 투명성을 향상시킴으로써 도전부재를 형성할 때, 도전부재의 폭을 7~40 ㎛로 하면 된다. 도전부재를 금속층만으로 구성한 경우와 달리, 금속 산화물층을 시인측에 형성한 경우, 보다 투명성이 향상되기 때문에, 도전부재의 폭을 크게 한 경우에도 눈으로 보고 확인하기 어려워진다. 단, 금속 산화물층을 시인측에 형성하더라도, 도전부재의 폭을 40 ㎛보다도 크게 한 경우, 약간이기는 하나 도전부재가 눈으로 보고 확인되기 때문에 바람직하지 않다. 또한, 7 ㎛보다도 작게 하면 에칭 등에 의한 패터닝의 정밀도가 저하되기 때문에 바람직하지 않다. As described above, when forming the conductive member by forming a metal oxide layer on the viewer's side of the conductive film by improving the transparency, the width of the conductive member may be set to 7 to 40 탆. Unlike the case where the conductive member is made of only the metal layer, when the metal oxide layer is formed on the viewer side, the transparency is improved, so that even when the width of the conductive member is increased, However, even when the metal oxide layer is formed on the viewing side, when the width of the conductive member is made larger than 40 占 퐉, the conductive member is not visible because it is visible. When the thickness is less than 7 占 퐉, the precision of patterning due to etching or the like is lowered, which is not preferable.

또한, 청구항 5와 같이, 상기 금속층의 재료는, 은, 은 합금, 동, 동 합금, MAM(Mo 또는 Mo 합금/Al 또는 Al 합금/Mo 또는 Mo 합금의 3층 구조 화합물)으로부터 선택되는 어느 하나의 금속이면 바람직하다. Further, as in claim 5, the material of the metal layer is selected from silver, a silver alloy, copper, a copper alloy, MAM (a three-layer structure compound of Mo or Mo alloy / Al or Al alloy / Mo or Mo alloy) Is preferable.

이들 금속 재료는 저항값이 작기 때문에, 도전부재와, 접속단자와, 배선 패턴을 상기 금속의 박막으로 되는 단층, 또는 상기 금속의 박막을 포함하는 복층으로 함으로써, 소비전력이 작은 정전용량형 입력장치를 얻을 수 있다. 또한, 저항값이 작기 때문에, 배선 피치를 좁게 할 수 있어, 그 결과, 배선 패턴이 배설되는 액자면적(출력부)을 좁게 할 수 있다. 또한, 배선 피치가 협소화 가능한 것으로부터, 동 설치면적으로 배선 패턴을 늘리는 것이 가능해져, 높은 위치 정밀도로 입력신호를 검출할 수 있다. Since these metal materials have a small resistance value, by forming the conductive member, the connection terminal, and the wiring pattern into a single layer that is a thin film of the metal or a multi-layer including the thin film of the metal, Can be obtained. Further, since the resistance value is small, the wiring pitch can be narrowed, and as a result, the frame area (output portion) in which the wiring pattern is disposed can be narrowed. Further, since the wiring pitch can be narrowed, the wiring pattern can be increased in the same mounting area, and the input signal can be detected with high positional accuracy.

또한, 상기 금속 재료는, 에칭에 의한 가공이 용이하기 때문에, 본 발명의 정전용량형 입력장치의 제조에 적합하다. Further, since the metal material is easily processed by etching, it is suitable for manufacturing the capacitive input device of the present invention.

또한, 청구항 6과 같이, 상기 금속층의 재료는, 은, 은 합금, 동, 동 합금, MAM(Mo 또는 Mo 합금/Al 또는 Al 합금/Mo 또는 Mo 합금의 3층 구조 화합물)으로부터 선택되는 어느 하나의 금속이고, 상기 금속 산화물층은, 인듐 복합 산화물이 함유되어 되면 바람직하다. Further, as in claim 6, the material of the metal layer is selected from silver, silver alloy, copper, copper alloy, MAM (a three-layer structure compound of Mo or Mo alloy / Al or Al alloy / Mo or Mo alloy) And the metal oxide layer is preferably an indium complex oxide.

이와 같이, 금속층을 상기 재료에 의해 형성하고, 추가로 금속 산화물층을 상기 재료로 함으로써, 도전체막을 에칭에 의해 일괄적으로 가공할 수 있다. 그 결과, 제조공정이 번잡해지는 경우가 없어, 제조시의 비용을 삭감할 수 있다. Thus, the conductor film can be processed collectively by etching by forming the metal layer using the above material and further using the metal oxide layer as the above material. As a result, the manufacturing process is not complicated, and the manufacturing cost can be reduced.

또한, 청구항 7과 같이, 상기 도전부재와 상기 접속부의 교차부에 있어서, 상기 투명기판 상에, 상기 도전부재와, 상기 절연막과, 상기 접속부가, 이 순서로 적층되어 되면 바람직하다. It is preferable that the conductive member, the insulating film and the connection portion are laminated in this order on the transparent substrate at the intersection of the conductive member and the connection portion as in Claim 7.

이러한 구성, 즉 도 6과 같은 구성으로 하면, 절연막을 제1 전극 패턴과 제2 전극 패턴의 교차부에만 배설하기만 하면 된다. 본 구성에 의하면, 투명기판 상에, 도전부재가 형성되어 있기 때문에, 그 후, 교차부에만 절연막을 형성하는 것만으로, 제1 전극 패턴과 제2 전극 패턴의 절연이 유지된다. 따라서, 각 부(각 부재)를 적층시켜서 형성할 때, 보다 용이하게 형성할 수 있다. With this configuration, that is, with the configuration shown in FIG. 6, the insulating film may be disposed only at the intersections of the first electrode pattern and the second electrode pattern. According to this configuration, since the conductive member is formed on the transparent substrate, the insulation between the first electrode pattern and the second electrode pattern is maintained only by forming the insulating film only at the intersection. Therefore, it is possible to more easily form each part (each member) by lamination.

한편, 투명기판 상에 제1 및 제2 투명도전막과, 제2 전극 패턴에 있어서의 접속부가 먼저 성막된 구성, 즉 도 4와 같은 구성으로 한 경우, 도전부재는 마지막에 형성된다. 이때, 도전부재는 제1 투명도전막만을 전기적으로 접속해야만 하기 때문에, 제1 투명도전막과 도전부재가 접속하는 부분 이외의 부분은, 모두 절연막으로 덮여 있을 필요가 있다. On the other hand, when the first and second transparent conductive films and the connecting portions in the second electrode pattern are formed on the transparent substrate in advance, that is, in the case of the configuration shown in Fig. 4, the conductive member is formed last. At this time, since the conductive member must electrically connect only the first transparent conductive film, it is necessary that all the portions other than the portion where the first transparent conductive film and the conductive member are connected are covered with the insulating film.

따라서, 본 구성에 의하면, 절연막을 설치하는 범위가 제1 전극 패턴과 제2 전극 패턴의 교차부로만 한정되기 때문에, 제1 전극 패턴 및 제2 전극 패턴 상에는 보호막만이 성막되는 구성이 된다. 그 결과, 전체의 막두께가 얇아지기 때문에, 막두께가 두꺼울 때에 문제가 되는 간섭색에 의한 투명성의 저하를 방지할 수 있다. Therefore, according to this configuration, only the protective film is formed on the first electrode pattern and the second electrode pattern, because the range in which the insulating film is provided is limited only to the intersection of the first electrode pattern and the second electrode pattern. As a result, since the entire film thickness is thinned, deterioration of transparency due to the interference color which is a problem when the film thickness is large can be prevented.

또한 본 구성에 의하면, 투명기판 상에 먼저 투명도전막이 성막된 구성(도 4의 구성)과는 달리, 도 6의 구성으로 하면, 절연막에 있어서 도전부재를 관통시키기 위한 미소한 접촉구멍을 설치할 필요가 없고, 또한 도전부재를 그 접촉구멍에 관통시키는 등의 미세한 패터닝을 행할 필요가 없다. 따라서, 비교적 간단한 구성으로 할 수 있고, 그 결과, 정전용량형 입력장치의 입력부를 성막할 때, 수율이 좋아진다. According to this configuration, unlike the configuration in which the transparent conductive film is first formed on the transparent substrate (the configuration in Fig. 4), in the configuration shown in Fig. 6, it is necessary to form a minute contact hole for penetrating the conductive member in the insulating film And there is no need to perform fine patterning such as penetrating the conductive member through the contact hole. Therefore, a relatively simple structure can be obtained, and as a result, when the input portion of the capacitive input device is formed, the yield is improved.

또한 상기 과제는, 본 발명의 정전용량형 입력장치의 제조방법에 의하면, 입력조작이 행해지는 입력부와, 그 입력부로부터의 신호를 출력하기 위한 출력부를 가지며, 상기 입력부 및 상기 출력부가, 투명기판의 동일 면 상에 구비된 정전용량형 입력장치의 제조방법으로서, 상기 투명기판 상의 전면에, 투명도전막을 성막하는 투명도전막 성막공정과, 상기 투명도전막에 대해, 상기 투명기판 상의 제1 방향에 서로 이웃하여 배설되는 복수의 제1 투명도전막과, 상기 제1 방향과 교차하는 제2 방향에 배설되는 복수의 제2 투명도전막과, 그 복수의 제2 투명도전막과 연속해서 형성되는 접속부를 에칭하여 형성하는 투명도전막 패터닝공정과, 상기 투명기판 상의 전면에, 절연막을 성막하는 절연막 성막공정과, 상기 절연막을 패터닝하여, 상기 제1 투명도전막 상에 있어서, 상기 제2 투명도전막과 연속해서 형성되는 접속부를 개재시켜서 양측에 접촉구멍을 형성하는 접촉구멍 형성공정과, 상기 투명기판 상의 전면에, 금속층의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층으로 되는 도전체막을 성막하는 도전체막 성막공정과, 상기 도전체막에 대해, 상기 출력부가 상기 신호를 출력하기 위해 구비되는 접속단자와, 그 접속단자와 상기 입력부를 접속하는 배선 패턴과, 상기 복수의 제1 투명도전막을 전기적으로 접속하는 동시에 상기 접속부와 교차하는 위치에 배설되는 선형상의 도전부재를 에칭함으로써 형성하는 도전체막 패터닝공정, 을 구비함으로써 해결된다. According to a second aspect of the present invention, there is provided a method of manufacturing a capacitive input device, comprising the steps of: inputting an input operation; and outputting a signal from the input unit, A method for manufacturing a capacitive input device provided on the same plane, the method comprising: a transparent conductive film forming step of forming a transparent conductive film on the entire surface of the transparent substrate; and a transparent conductive film forming step of forming, on the transparent conductive film, A plurality of second transparent conductive films disposed in a second direction intersecting with the first direction and a connection portion formed continuously with the plurality of second transparent conductive films are formed by etching A transparent conductive film patterning step, an insulating film forming step of forming an insulating film on the entire surface of the transparent substrate, and a step of patterning the insulating film, A contact hole forming step of forming a contact hole on both sides via a connecting portion formed continuously with the second transparent conductive film on the surface of the transparent substrate; and a step of forming a single layer of a metal layer or a metal layer A connection terminal provided for the output section to output the signal, a wiring pattern for connecting the connection terminal and the input section, and a wiring pattern for connecting the connection section to the wiring section, And a conductive film patterning step of forming a conductive film on the first transparent conductive film by etching the linear conductive member arranged at a position intersecting the connection portion.

종래기술에 있어서는, 투명성의 확보를 목적으로 하여, 전극 패턴의 접속부는 모두 투명도전막으로 성막되어 있었으나, 접속단자와 배선 패턴은 저항값이 낮은 금속박막으로 형성되어 있었다. 따라서, 본 발명과 같이, 도전부재와 접속단자와 배선 패턴을 동일 재료로 되는 도전체막으로 형성함으로써, 그 제조공정을 간소화할 수 있다. 또한, 복수의 제1 투명도전막을 전기적으로 접속하는 도전부재를, 도전체막에 의해 형성함으로써, 전극 패턴의 저항값이 작아지기 때문에, 소비전력이 작은 정전용량형 입력장치를 제공할 수 있다. In the prior art, all of the connection portions of the electrode patterns were formed of a transparent conductive film for the purpose of securing transparency, but the connection terminals and the wiring pattern were formed of a metal thin film having a low resistance value. Therefore, by forming the conductive member, the connection terminal and the wiring pattern from a conductive film made of the same material as in the present invention, the manufacturing process can be simplified. Further, since the resistance value of the electrode pattern is made small by forming the conductive member that electrically connects the plurality of first transparent conductive films with the conductive film, it is possible to provide the capacitance type input device with low power consumption.

또한 상기 과제는, 본 발명의 정전용량형 입력장치의 제조방법에 의하면, 입력조작이 행해지는 입력부와, 그 입력부로부터의 신호를 출력하기 위한 출력부를 가지며, 상기 입력부 및 상기 출력부가, 투명기판의 동일 면 상에 구비된 정전용량형 입력장치의 제조방법으로서, 상기 투명기판 상의 전면에, 금속층의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층으로 되는 도전체막을 성막하는 도전체막 성막공정과, 상기 도전체막에 대해, 상기 출력부가 상기 신호를 출력하기 위해 구비되는 접속단자와, 그 접속단자와 상기 입력부를 접속하는 배선 패턴과, 상기 투명기판 상의 제1 방향에 서로 이웃하여 배설되는 복수의 제1 투명도전막을 전기적으로 접속하는 동시에 상기 제1 방향을 따라 형성되는 선형상의 도전부재를 에칭하여 형성하는 도전체막 패터닝공정과, 상기 투명기판 상의 전면에, 절연막을 성막하는 절연막 성막공정과, 상기 절연막에 있어서, 상기 도전부재와, 상기 제2 방향에 서로 이웃하여 배설되는 복수의 제2 투명도전막과 연속해서 형성되는 동시에 상기 도전부재와 교차하는 위치에 배설되는 접속부를 절연하는 위치 이외의 부분을 제거하는 절연막 패터닝공정과, 상기 투명기판 상의 전면에, 투명도전막을 성막하는 투명도전막 성막공정과, 상기 투명도전막에 대해, 상기 제1 투명도전막과, 복수의 상기 제2 투명도전막과, 상기 접속부를 에칭하여 형성하는 투명도전막 패터닝공정, 을 구비함으로써 해결된다. According to a second aspect of the present invention, there is provided a method of manufacturing a capacitive input device, comprising the steps of: inputting an input operation; and outputting a signal from the input unit, There is provided a manufacturing method of a capacitive input device provided on the same plane, comprising the steps of: forming a conductor film in a multilayered structure including a single layer of a metal layer or a metal layer of at least one layer on the entire surface of the transparent substrate; A wiring pattern for connecting the connection terminal and the input section to the conductive film, the output section being provided for outputting the signal, and a wiring pattern for connecting the plurality of first A conductor electrically connected to the transparent conductive film and formed by etching a linear conductive member formed along the first direction, Film forming step of forming an insulating film on the entire surface of the transparent substrate; and a step of forming a conductive film on the insulating film so as to cover the conductive member and a plurality of second transparent conductive films disposed adjacent to each other in the second direction A conductive film forming step of forming a transparent conductive film on the entire surface of the transparent substrate, the transparent conductive film forming step of forming a transparent conductive film on the entire surface of the transparent substrate, And a transparent conductive film patterning step of forming the first transparent conductive film, the plurality of second transparent conductive films, and the connecting portion by etching.

이때, 전술한 청구항 7의 발명의 구성의 정전용량형 입력장치를 제공할 수 있기 때문에, 간섭색을 저감하여, 투명성을 확보한 정전용량형 입력장치를 제공하는 것이 가능해진다. At this time, since the capacitance type input device of the invention of claim 7 can be provided, it is possible to provide the capacitance type input device in which the interference color is reduced and the transparency is secured.

이때, 청구항 10과 같이, 상기 도전체막 성막공정에 있어서, 상기 금속층의 단층을 성막하고, 상기 도전체막 패터닝공정에 있어서, 상기 도전부재의 상기 제2 방향의 폭이 4~10 ㎛가 되도록 형성하면 바람직하다. At this time, as in claim 10, in the conductor film forming step, the single layer of the metal layer is formed, and when the conductive film patterning step is performed so that the width of the conductive member in the second direction is 4 to 10 mu m desirable.

이와 같이, 제1 투명도전막을 전기적으로 접속하는 도전부재를 금속층만으로 되는 도전체막에 의해 형성할 때, 그 폭을 4~10 ㎛로 함으로써, 도전부재가 눈으로 보고 확인되기 어려워져, 입력부에 있어서 투명성을 구비한 정전용량형 입력장치를 제공할 수 있다. As described above, when the conductive member for electrically connecting the first transparent conductive film is formed by a conductor film made of only a metal layer, the width of the conductive member is 4 to 10 mu m, A capacitance type input device having transparency can be provided.

또한, 청구항 11과 같이, 상기 도전체막 성막공정에 있어서, 최초 또는 최후에 금속 산화물층을 성막하는 공정을 구비하는 동시에, 상기 금속층을 성막하는 공정과, 상기 금속 산화물층을 성막하는 공정을 번갈아 구비하면 바람직하다. As in claim 11, in the conductor film forming step, a step of forming a metal oxide layer at the beginning or at the end is provided, and a step of forming the metal layer and a step of forming the metal oxide layer are alternately provided .

이와 같이, 도전체막에 있어서 최상층 또는 최하층으로서 금속 산화물층을 구비함으로써, 투명성이 높은 도전체막으로 할 수 있다. 이때, 적어도 시인측에 금속 산화물층을 구비하고 있을 필요가 있다. Thus, by providing the metal oxide layer as the uppermost layer or the lowermost layer in the conductor film, a conductor film having high transparency can be obtained. At this time, it is necessary to provide a metal oxide layer at least on the viewer side.

또한, 도전체막에 있어서 금속층과 금속 산화물층을 번갈아 적층시킴으로써, 각 층 간에 있어서의 빛의 간섭을 이용하여, 보다 반사율이 낮은 도전체막으로 할 수 있다. 그 결과, 입력부 및 출력부의 투명성이 높은 정전용량형 입력장치를 제공할 수 있다. Further, by alternately laminating the metal layer and the metal oxide layer in the conductor film, it is possible to make the conductor film having a lower reflectance by using the interference of light between the respective layers. As a result, it is possible to provide a capacitive input device having a high transparency of the input section and the output section.

또한 이때, 청구항 12와 같이, 상기 도전체막 패터닝공정에 있어서, 상기 도전부재의 상기 제2 방향의 폭이 7~40 ㎛가 되도록 형성하면 바람직하다. In this case, it is preferable that the width of the conductive member in the second direction is 7 to 40 占 퐉 in the conductive film patterning step as in claim 12.

이와 같이, 도전체막에 있어서 금속 산화물층을 최상층 또는 최하층에 형성하고, 도전부재의 폭을 상기 범위로 함으로써, 도전부재를 눈으로 보고 확인하기 어렵게 할 수 있기 때문에, 보다 투명성이 높은 정전용량형 입력장치를 제공할 수 있다.In this manner, by forming the metal oxide layer in the uppermost layer or the lowermost layer in the conductive film and making the width of the conductive member within the above range, it is possible to make the conductive member difficult to visually recognize and confirm, Device can be provided.

본 발명의 정전용량형 입력장치에 의하면, 적어도 1층 이상의 금속층을 포함하는 도전체막에 의해, 제1 투명도전막을 전기적으로 접속하는 도전부재를 형성함으로써, 도전부재의 전기저항을 작게 하고, 그 결과, 소비전력을 작게 한 정전용량형 입력장치를 제공할 수 있다. 또한, 도전부재, 접속단자, 배선 패턴을 동일 재료로 함으로써, 제조공정을 비약적으로 간소화시킬 수 있다. According to the electrostatic capacitive input device of the present invention, by forming the conductive member that electrically connects the first transparent conductive film with the conductive film including at least one metal layer, the electrical resistance of the conductive member is reduced, , It is possible to provide a capacitive input device with reduced power consumption. Further, by using the same material as the conductive member, the connection terminal and the wiring pattern, the manufacturing process can be dramatically simplified.

또한, 도전체막을 금속층만으로 형성한 경우는, 도전부재의 폭을 4~10 ㎛로 함으로써, 도전부재의 시인성을 저하시킬 수 있어, 투명성이 높은 정전용량형 입력장치로 할 수 있다. In the case where the conductor film is formed of only the metal layer, the width of the conductive member is 4 to 10 占 퐉 so that the visibility of the conductive member can be lowered, and the capacitance type input apparatus with high transparency can be obtained.

또한, 금속층과 금속 산화물층을 번갈아 적층시켜서 도전체막을 형성하고, 추가로 금속 산화물층을 조작자의 시인측에 배설함으로써, 도전체막의 시인성을 저하시킬 수 있다. 그리고, 이와 같이 구성된 도전체막에 의해 형성되는 도전부재의 폭을 7~40 ㎛로 함으로써, 입력부의 투명성을 확보할 수 있다. Further, the visibility of the conductor film can be lowered by alternately laminating the metal layer and the metal oxide layer to form a conductor film, and further arranging the metal oxide layer on the viewer's side of the operator. By setting the width of the conductive member formed by the conductive film thus formed to 7 to 40 占 퐉, the transparency of the input portion can be secured.

또한, 도전부재, 절연막, 투명도전막의 순서로 성막된 구성으로 하면, 절연막은 전극 패턴의 교차부에만 성막되기만 해도 되기 때문에, 전체 막두께를 얇게 할 수 있다. 그 결과, 간섭색에 의한 영향이 경감되기 때문에, 투명성이 높은 정전용량형 입력장치를 제공할 수 있다.When the conductive film, the insulating film, and the transparent conductive film are formed in this order, the insulating film can be formed only at the intersections of the electrode patterns, and therefore the total film thickness can be reduced. As a result, since the effect of the interference color is reduced, the capacitance type input device with high transparency can be provided.

도 1은 본 발명의 실시형태의 정전용량형 입력장치를 탑재한 입력장치의 개략 사시도이다.
도 2는 본 발명의 실시형태의 정전용량형 입력장치의 패턴도이다.
도 3은 본 발명의 실시형태 1의 정전용량형 입력장치의 패턴도를 일부 확대한 설명도이다.
도 4는 본 발명의 실시형태 1의 도 3의 A-A선에 상당하는 개략 단면도이다.
도 5는 본 발명의 실시형태 2의 정전용량형 입력장치의 패턴도를 일부 확대한 설명도이다.
도 6은 본 발명의 실시형태 2의 도 5의 B-B선에 상당하는 개략 단면도이다.
도 7은 본 발명의 실시예 1-1~실시예 1-4의 광학 특성을 나타내는 그래프도이다.
도 8은 본 발명의 실시예 2-1~실시예 2-5의 광학 특성을 나타내는 그래프도이다.
부호의 설명
1 정전용량형 입력장치
1a 입력부
1b 출력부
2 화상표시장치
3 플렉시블 플랫 케이블
4 투명기판
20 제1 전극 패턴(입력부)
21, 31 패드부
21a, 21c 제1 투명도전막
31a, 31d 제2 투명도전막
21b, 31b, 41a, 41b 절연막
22 접촉구멍
30 제2 전극 패턴(입력부)
31c, 31e 접속부
40 교차부
50, 60 배선 패턴(출력부)
50a, 60a 접속단자(출력부)
51a, 51b 도전부재
52a, 52b 접촉부
71 보호막
100 입력장치
1 is a schematic perspective view of an input device equipped with a capacitive input device according to an embodiment of the present invention.
2 is a pattern diagram of a capacitive input device according to an embodiment of the present invention.
Fig. 3 is an explanatory view showing a part of an enlarged pattern view of the capacitive input device according to the first embodiment of the present invention.
4 is a schematic cross-sectional view corresponding to line AA in Fig. 3 of Embodiment 1 of the present invention.
5 is a partially enlarged view of a pattern diagram of the capacitive input device according to the second embodiment of the present invention.
Fig. 6 is a schematic sectional view corresponding to the BB line in Fig. 5 according to the second embodiment of the present invention.
7 is a graph showing optical characteristics of Examples 1-1 to 1-4 of the present invention.
8 is a graph showing optical characteristics of Examples 2-1 to 2-5 of the present invention.
Explanation of symbols
1 Capacitive input device
1a input unit
1b output section
2-image display device
3 Flexible Flat Cable
4 transparent substrate
20 First electrode pattern (input section)
21, 31,
21a, 21c First transparent conductive film
31a and 31d,
21b, 31b, 41a and 41b,
22 contact hole
30 Second electrode pattern (input section)
31c and 31e,
40 intersection
50, 60 Wiring pattern (output section)
50a, 60a connection terminal (output section)
51a and 51b,
52a and 52b,
71 Shield
100 input device

본 발명의 실시형태의 정전용량형 입력장치를 도면을 토대로 설명한다. 또한, 이하에 설명하는 재료, 배치, 구성 등은, 본 발명을 한정하는 것이 아니며, 본 발명의 취지의 범위 내에서 다양하게 개변할 수 있는 것이다. A capacitive input device according to an embodiment of the present invention will be described with reference to the drawings. In addition, the materials, arrangement, configuration, and the like described below do not limit the present invention, but can be variously modified within the scope of the present invention.

도 1 및 도 2는 본 발명의 실시형태에 관한 것으로, 도 1은 정전용량형 입력장치를 탑재한 입력장치의 개략 사시도, 도 2는 정전용량형 입력장치의 패턴도이며, 도 3 및 도 4는 본 발명의 실시형태 1에 관한 것으로, 도 3은 정전용량형 입력장치의 패턴도를 일부 확대한 설명도, 도 4는 도 3의 A-A선에 상당하는 개략 단면도이며, 도 5 및 도 6은 본 발명의 실시형태 2에 관한 것으로, 도 5는 정전용량형 입력장치의 패턴도를 일부 확대한 설명도, 도 6은 도 5의 B-B선에 상당하는 개략 단면도, 도 7은 실시예 1-1~실시예 1-4의 광학 특성을 나타내는 그래프도, 도 8은 실시예 2-1~실시예 2-5의 광학 특성을 나타내는 그래프도이다. 1 and 2 relate to an embodiment of the present invention. Fig. 1 is a schematic perspective view of an input device equipped with a capacitive input device, Fig. 2 is a pattern diagram of the capacitive input device, and Figs. 3 and 4 Fig. 4 is a schematic cross-sectional view corresponding to line AA in Fig. 3, and Figs. 5 and 6 are cross- 5 is a schematic enlarged view of a pattern diagram of a capacitive input device, Fig. 6 is a schematic cross-sectional view corresponding to line BB in Fig. 5, Fig. 7 is a cross- FIG. 8 is a graph showing the optical characteristics of Examples 2-1 to 2-5. FIG.

[실시형태 1][Embodiment 1]

본 발명의 실시형태의 정전용량형 입력장치(1)는, 도 1에 나타내는 바와 같이, 화상표시장치(2)와 조합하여 구성됨으로써, 입력장치(100)로서 사용된다. 입력장치(100)는, 적어도 정전용량형 입력장치(1)와, 화상표시장치(2)와 플렉시블 플랫 케이블(3)을 구비하고 있다. 입력장치(100)에 있어서, 정전용량형 입력장치(1)는, 화상표시장치(2)의 눈으로 보는 쪽, 즉 유저가 조작하는 쪽에 포개어 배설되고, 정전용량형 입력장치(1)의 표면에는, 조작자가 입력조작을 행하기 위한 입력부(1a)와, 입력부(1a)로부터의 신호를 외부로 출력하기 위한 출력부(1b)가 구비되어 있다. 1, the capacitive input device 1 according to the embodiment of the present invention is used in combination with the image display device 2 to be used as the input device 100. [ The input device 100 includes at least a capacitive input device 1, an image display device 2, and a flexible flat cable 3. In the input device 100, the capacitive input device 1 is superposed on the side viewed by the eyes of the image display device 2, that is, on the side operated by the user, and the surface of the capacitive input device 1 An input unit 1a for an operator to perform an input operation and an output unit 1b for externally outputting a signal from the input unit 1a are provided.

그리고, 정전용량형 입력장치(1)의 출력부(1b)에 대해, 입력된 신호를 출력하기 위한 플렉시블 플랫 케이블(3)이 접속되어 있다. 플렉시블 플랫 케이블(3)은 미도시의 검출용 구동회로(검출부)에 접속된다. 또한, 입력장치(100)의 조작시에, 조작에 영향을 미치지 않는 영역이라면, 구동용 IC가 COG(Chip On Glass) 실장되어 있어도 된다. A flexible flat cable 3 for outputting the input signal is connected to the output portion 1b of the capacitive input device 1. The flexible flat cable 3 is connected to a detection driving circuit (detection portion) not shown. In addition, when the input device 100 is operated, the driver IC may be mounted on a COG (Chip On Glass) if the operation is not affected.

입력장치(100)에 탑재되는 화상표시장치(2)는, 일반적인 액정 패널, 유기 EL 패널 등을 사용할 수 있고, 동영상이나 정지화상을 표시한다.As the image display device 2 mounted on the input device 100, a general liquid crystal panel, an organic EL panel, or the like can be used, and a moving image or a still image is displayed.

입력장치(100)에 있어서는, 전류량의 비율을 계측함으로써, 그 위치를 판별하는 정전용량방식을 채용하고 있다. 이하, 그 조작을 설명한다. In the input device 100, a capacitance method is employed for determining the position by measuring the ratio of the amount of current. The operation will be described below.

입력장치(100)는, 정전용량형 입력장치(1)를 구비하고, 그 조작시, 유저는 화상표시장치(2)에 표시된 화상을, 투명한 정전용량형 입력장치(1)를 매개로 눈으로 보고 확인하고, 대응하는 입력정보를 확인한다. 그리고 화상표시장치(2)에 표시된 지시용 화상에 대응하는 위치를, 정전용량형 입력장치(1) 상에서 손가락 등을 사용하여 접촉함으로써, 정보의 입력을 행한다. 이때, 도전체인 손가락이 접촉하면, 정전용량형 입력장치(1) 상에 배설된 검출전극(제1 전극 패턴(20), 제2 전극 패턴(30))과의 사이에서 정전용량을 가지게 된다. 그 결과로서 손가락 접촉한 위치의 정전용량이 저하되어, 그 위치를 미도시의 검출용 구동회로(검출부)에 의해 산출함으로써 행해지는 것이다. The input device 100 is provided with a capacitive input device 1 in which the user can visually display the image displayed on the image display device 2 via the transparent capacitive input device 1 Confirms the report, and confirms corresponding input information. Then, the position corresponding to the instruction image displayed on the image display device 2 is contacted with the finger or the like on the capacitive input device 1 to input information. At this time, when the conductive finger touches, the capacitance between the sensing electrode (the first electrode pattern 20 and the second electrode pattern 30) provided on the capacitive input device 1 has a capacitance. As a result, the electrostatic capacity at the finger-contacted position is lowered, and the position is performed by calculating the position by the detection driving circuit (detection portion) (not shown).

정전용량형 입력장치(1)는, 도 2와 같이, 투명기판(4) 상에, x축방향으로 연설(延設)되는 제1 전극 패턴(20), y축방향으로 연설되는 제2 전극 패턴(30)이 성막됨으로써, 입력부(1a)가 형성된다. 또한, 각 전극 패턴에 접속되는 배선 패턴(50, 60) 및 배선 패턴(50, 60)에 구비된 접속단자(50a, 60a)가 성막됨으로써, 출력부(1b)가 형성된다. 또한, 도 2는 정전용량형 입력장치(1)의 패턴의 일부를 나타내고 있다. 2, the capacitive input device 1 includes a first electrode pattern 20 extending in the x-axis direction on the transparent substrate 4, a second electrode pattern 20 extending in the y- By forming the pattern 30, the input section 1a is formed. The output portions 1b are formed by forming the wiring patterns 50 and 60 connected to the respective electrode patterns and the connection terminals 50a and 60a provided in the wiring patterns 50 and 60. 2 shows a part of the pattern of the capacitive input device 1. In Fig.

제1 전극 패턴(20)에 구비된 제1 투명도전막(21a)(도 3을 참조) 및 제2 전극 패턴(30)에 구비된 제2 투명도전막(31a)은, 각각 대략 마름모꼴로 형성되어 있다. 제2 전극 패턴(30)에 있어서, 서로 이웃하는 제2 투명도전막(31a)은, 대략 마름모꼴의 정점끼리 접속부(31c)에 의해 연속해서 형성되고, 결과로서 y축방향으로 연속한 제2 전극 패턴(30)을 형성한다. 제1 전극 패턴(20)과 제2 전극 패턴(30)은, 서로 교차부(40)에 있어서 교차하고, 양자는 전기적으로 절연되어 있다. 제1 전극 패턴(20) 및 제2 전극 패턴(30) 사이는 도 2와 같이 수직 대응 관계여도 되고, 기타 수직이 아닌 대응 각도로 투명기판(4) 상에 배설되어도 된다. The first transparent conductive film 21a (see FIG. 3) provided in the first electrode pattern 20 and the second transparent conductive film 31a provided in the second electrode pattern 30 are formed in a substantially diamond shape . In the second electrode pattern 30, the second transparent conductive films 31a adjacent to each other are successively formed by connecting portions 31c of substantially rhombic vertices, and as a result, (30). The first electrode pattern 20 and the second electrode pattern 30 intersect each other at the intersection 40, and both are electrically insulated. The first electrode pattern 20 and the second electrode pattern 30 may be vertically aligned as shown in FIG. 2, or may be arranged on the transparent substrate 4 at a corresponding non-vertical angle.

배선 패턴(50, 60)은, 도 2와 같이, 제1 전극 패턴(20)(보다 상세하게는 제1 투명도전막(21a)) 및 제2 전극 패턴(30)(보다 상세하게는 제2 투명도전막(31a))에 대해, 가능한 길게 접하는 구성으로 하면, 저항을 작게 할 수 있기 때문에 바람직하다. 배선 패턴(50, 60) 및 접속단자(50a, 60a)는, 투명기판(4) 또는 절연막 상에서 금속층의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층을 구비한 도전체에 의해 형성된다. 배선 패턴(50, 60)은, 각각 제1 전극 패턴(20), 제2 전극 패턴(30)과 접속단자(50a, 60a)를 전기적으로 접속하고 있고, 이 접속단자(50a, 60a)에 있어서, 플렉시블 플랫 케이블(3)에 접속된다. The wiring patterns 50 and 60 are formed by patterning the first electrode pattern 20 (more specifically, the first transparent conductive film 21a) and the second electrode pattern 30 (more specifically, (The entire film 31a), it is preferable to make the resistance as small as possible. The wiring patterns 50 and 60 and the connection terminals 50a and 60a are formed of a single layer of a metal layer on a transparent substrate 4 or an insulating film or a conductor having multiple layers including at least one metal layer. The wiring patterns 50 and 60 electrically connect the first electrode pattern 20 and the second electrode pattern 30 to the connection terminals 50a and 60a respectively. In the connection terminals 50a and 60a, , And the flexible flat cable (3).

이때, 접속단자(50a, 60a) 상에, 이방 도전성 필름(ACF), 플렉시블 플랫 케이블(3)을 이 순서로 포개어 150℃ 정도로 가열하여 열압착한다. 또한, ACF를 사용하여 접속할뿐 아니라, 땜납 접속 등의 다른 접속방법으로 접속하는 것이어도 되고, 플렉시블 플랫 케이블(3) 대신에 금속 도선을 사용해도 된다. 금속 도선을 플렉시블 플랫 케이블(3) 대신에 사용하는 경우는, 그 접속방법을 와이어 본딩, 땜납, 레이저용접 등으로 할 수 있다. At this time, an anisotropic conductive film (ACF) and a flexible flat cable 3 are stacked in this order on the connection terminals 50a and 60a and heated to about 150 DEG C to thermocompression. In addition to being connected by using the ACF, it may be connected by another connecting method such as solder connection, or a metal lead may be used instead of the flexible flat cable 3. [ When the metal wire is used in place of the flexible flat cable 3, the connection method may be wire bonding, soldering, laser welding, or the like.

다음으로, 실시형태 1에 있어서의 제1 전극 패턴(20) 및 제2 전극 패턴(30)에 관하여, 도 3 및 도 4를 사용하여 상세하게 설명한다. Next, the first electrode pattern 20 and the second electrode pattern 30 in the first embodiment will be described in detail with reference to FIGS. 3 and 4. FIG.

도 3은, 실시형태 1의 정전용량형 입력장치(1)의 패턴도를 일부 확대한 설명도이고, 도 4는, 도 3의 A-A선에 상당하는 개략 단면도이다. 3 is a partially enlarged view of a pattern diagram of the capacitive input device 1 according to the first embodiment. FIG. 4 is a schematic cross-sectional view taken along line A-A of FIG.

도 3에 있어서, 대면적을 갖는 패드부(21 및 31)(본 실시형태에서는 마름모꼴의 부분)를 형성하는 제1 투명도전막(21a) 및 제2 투명도전막(31a), 추가로 교차부(40)를 포함하는 투명기판(4) 상의 전면에 미도시의 절연막이 형성된다. 미도시의 절연막에 있어서, 제1 투명도전막(21a) 상에 있는 부분을 절연막(21b)이라, 제2 투명도전막(31a) 상에 있는 부분을 절연막(31b)이라, 교차부(40)의 접속부(31c) 상에 적층된 부분을 절연막(41a)이라 칭한다. 절연막(21b)에 있어서는, 절연막을 갖지 않는 접촉구멍(22)이 설치된다. 투명기판(4) 상의 전면에 걸쳐 설치된 절연막은, 후술하는 도전부재(51a) 등보다도 먼저 성막되기 때문에, 배선 패턴(50, 60)의 하층에도 설치된다. 따라서 본 실시형태 1에 있어서는, 절연막을 성막한 시점에서, 접촉구멍(22) 이외의 투명기판(4) 상의 모든 범위가 절연막에 의해 덮인 구성이 된다.3, the first transparent conductive film 21a and the second transparent conductive film 31a forming the pad portions 21 and 31 (diamond-shaped portions in the present embodiment) having a large area, and further the intersection portions 40 An insulating film (not shown) is formed on the entire surface of the transparent substrate 4. A portion on the first transparent conductive film 21a is referred to as an insulating film 21b and a portion on the second transparent conductive film 31a is referred to as an insulating film 31b, And the portion laminated on the insulating film 31c is referred to as an insulating film 41a. In the insulating film 21b, a contact hole 22 having no insulating film is provided. The insulating film provided over the entire surface of the transparent substrate 4 is also formed under the wiring patterns 50 and 60 because the insulating film is formed earlier than the conductive members 51a and the like described later. Therefore, in the first embodiment, all the areas on the transparent substrate 4 other than the contact holes 22 are covered with the insulating film at the time of forming the insulating film.

그리고, 도 4에 나타내는 바와 같이, 서로 이웃하여 형성된 제1 투명도전막(21a)이 절연막(41a) 상에 있어서 서로 전기적으로 접속하도록, 접촉구멍(22)을 매개로 도전부재(51a)가 형성된다. 이것에 의해, 전기적으로 접속된 제1 전극 패턴(20)이 형성되어 있다. 즉, 이간하여 서로 이웃하는 패드부(21)의 제1 투명도전막(21a)끼리를, 도전부재(51a)가 절연막(41a) 상을 브릿지하도록 배설됨으로써, 전기적으로 접속되어 있다. 이때, 도전부재(51a)는, 접촉부(52a)에 있어서, 제1 투명도전막(21a)과 접촉하고 있다. 4, the conductive members 51a are formed via the contact holes 22 so that the first transparent conductive films 21a formed adjacent to each other are electrically connected to each other on the insulating film 41a . As a result, the first electrode pattern 20 electrically connected is formed. That is, the first transparent conductive films 21a of the neighboring pads 21 are electrically connected to each other by being disposed so that the conductive members 51a bridge over the insulating film 41a. At this time, the conductive member 51a is in contact with the first transparent conductive film 21a at the contact portion 52a.

또한 정전용량형 입력장치(1)에 있어서, 각 막을 적층시킨 투명기판(4) 상의 전면은 보호막(71)에 의해 덮여 있다. Further, in the capacitive input device 1, the entire surface of the transparent substrate 4 on which the respective films are laminated is covered with a protective film 71.

실시형태 1에 있어서, 정전용량형 입력장치(1)는, 투명기판(4) 상에, 제1 투명도전막(21a) 및 제2 투명도전막(31a)을 구비한 패드부(21, 31)가 조작면측에서 보아 마름모꼴로 형성되어 있다. 또한, 패드부(21, 31)의 형상은, 마름모꼴로 한정되는 것이 아니라, 육각형 등, 투명기판(4) 상을 균일하게 극간 없이 덮을 수 있는 형상을 채용할 수 있다. 여기서, 마름모꼴을 채용한 경우, 그 한변의 길이는 4~8 ㎜로 하면 바람직하다.The capacitance input device 1 according to the first embodiment is provided with the pad portions 21 and 31 having the first transparent conductive film 21a and the second transparent conductive film 31a on the transparent substrate 4 And is formed in a rhombic shape when viewed from the operating surface side. The shape of the pad portions 21 and 31 is not limited to a diamond shape but may adopt a shape such as a hexagon which can uniformly cover the transparent substrate 4 with no gaps. Here, in the case of adopting diamond, it is preferable that the length of one side thereof is 4 to 8 mm.

패드부(21)를 형성하는 제1 투명도전막(21a)은, 서로 이웃하여 이간해서 형성되어 있는 한편, 패드부(31)를 형성하는 제2 투명도전막(31a)은, 교차부(40)에 있어서 접속부(31c)를 매개로, 인접한 제2 투명도전막(31a)이 연속으로 형성됨으로써, 각각 제1 전극 패턴(20) 및 제2 전극 패턴(30)을 형성한다. 그리고 접속부(31c)는, 그 폭(도 3의 x축방향의 길이)을 50~200 ㎛로 하면 바람직하다. 또한, 이때, 인접하는 제1 투명도전막(21a)끼리가 교차부(40)에 있어서 연속해 있고, 제2 투명도전막(31a)이 도중에 끊겨 이간된 구성으로 해도 된다. The first transparent conductive film 21a forming the pad portion 21 is formed to be spaced apart from and adjacent to each other while the second transparent conductive film 31a forming the pad portion 31 is formed at the intersection portion 40 The adjacent second transparent conductive films 31a are continuously formed via the connecting portions 31c to form the first electrode patterns 20 and the second electrode patterns 30, respectively. It is preferable that the width of the connecting portion 31c (the length in the x-axis direction in Fig. 3) be 50 to 200 탆. At this time, the first transparent conductive films 21a adjacent to each other may be continuous at the intersection 40, and the second transparent conductive film 31a may be interrupted halfway.

이때, 투명기판(4)은, 유리, 필름을 포함하는 수지기판 등의 투명하고 절연성인 재료를 사용할 수 있다. 유리, 수지기판은 금속 등의 도전성이 있는 기판과 같이, 절연막을 형성할 필요가 없기 때문에, 조작이 번잡해지는 경우가 없어, 바람직하다. 또한, 필름은 그 가요성에 의해, 정전용량형 입력장치(1)의 강도를 높일 수 있다. At this time, as the transparent substrate 4, a transparent and insulating material such as a glass or a film-containing resin substrate can be used. Glass and resin substrates are preferable because they do not need to be formed with an insulating film like a conductive substrate such as a metal, so that operations are not complicated. Further, the flexibility of the film can increase the strength of the capacitive input device 1.

또한, 제1 전극 패턴(20), 제2 전극 패턴(30)을 형성하는 패드부(21, 31)에 있어서, 투명기판(4) 상에 설치되는 제1 투명도전막(21a), 제2 투명도전막(31a) 및 접속부(31c)는 투명한 도전막이 사용되고, 예를 들면 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminium Zinc Oxide) 등을 사용할 수 있으며, 바람직하게는 ITO를 사용한다. 이들 전극 패턴에 있어서, 제1 투명도전막(21a), 제2 투명도전막(31a) 및 접속부(31c)의 두께는 10~20 nm 정도가 바람직하다. In the pad portions 21 and 31 forming the first electrode pattern 20 and the second electrode pattern 30, the first transparent conductive film 21a provided on the transparent substrate 4, A transparent conductive film is used for the whole film 31a and the connection portion 31c and for example ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), AZO (Aluminum Zinc Oxide) do. In these electrode patterns, the thickness of the first transparent conductive film 21a, the second transparent conductive film 31a, and the connection portion 31c is preferably about 10 to 20 nm.

제1 투명도전막(21a), 제2 투명도전막(31a) 및 접속부(31c)의 성막방법으로서는, 스프레이 열분해법, CVD법 등의 화학적 성막법과 증착법, 스퍼터링법 등의 물리적 성막법으로 크게 구별할 수 있다. 그 중에서도 스퍼터링법은, 얻어지는 막의 저항값 및 투과율의 경시번화가 적어, 성막 조건의 제어가 용이하기 때문에 바람직하다. 그리고 제1 투명도전막(21a), 제2 투명도전막(31a) 및 접속부(31c)는, 에칭에 의해 패터닝된다. The film forming method of the first transparent conductive film 21a, the second transparent conductive film 31a and the connecting portion 31c can be roughly classified into a chemical film forming method such as a spray pyrolysis method and a CVD method and a physical film forming method such as a vapor deposition method and a sputtering method have. Among them, the sputtering method is preferable because the change in the resistance value and the transmittance of the obtained film is small and the control of the film forming conditions is easy. The first transparent conductive film 21a, the second transparent conductive film 31a, and the connection portion 31c are patterned by etching.

절연막[(21b, 31b)(도 3에서 그 위치만을 나타내었다) 및 (41a)(도 4를 참조)]을 포함하는 절연막에는 투명한 절연 재료를 사용하는 것이 바람직하고, SiO2, Al2O3, 폴리이미드 수지, 아크릴 수지 등을 사용할 수 있으며, 그 두께는 300~3000 nm 정도가 바람직하다. 또한, 절연막의 형성방법으로서는, 증착법, 스퍼터링법, 디핑법, 인쇄법을 사용할 수 있다. 그 중에서도 스퍼터링법은, 얻어지는 막의 저항값 및 투과율의 경시변화가 적고, 성막 조건의 제어가 용이하기 때문에 바람직하다. 그리고 절연막은, 무기계의 막인 경우는 에칭에 의해, 수지를 사용했을 때는 필요부를 경화시킨 후의 미경화부의 제거에 의해, 패터닝되어 절연막(21b, 31b 및 41a)을 형성한다. Insulating [(21b, 31b) (In Figure 3 is shown only that location) and (41a) (see FIG. 4) of an insulating film containing In is preferable to use a transparent insulating material, SiO 2, Al 2 O 3 , A polyimide resin, an acrylic resin, or the like can be used, and the thickness is preferably about 300 to 3000 nm. As a method of forming the insulating film, a vapor deposition method, a sputtering method, a dipping method, and a printing method can be used. Among them, the sputtering method is preferable because the change in the resistance value and the transmittance with time of the obtained film is small and the control of the film forming conditions is easy. In the case of using an inorganic film, the insulating film is patterned to form the insulating films 21b, 31b and 41a by the removal of the uncured portions after curing the necessary portions when using the resin.

도전부재(51a) 및 배선 패턴(50, 60), 접속단자(50a, 60a)는 금속층(금속박막)의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층을 구비한 도전체막에 의해 형성된다. 그리고, 금속층의 재료로서는 금, 은, 동, 몰리브덴(Mo), 니오브(Nb), 알루미늄(Al) 등의 금속을 단체(單體), 또는 각각의 합금을 사용할 수 있다. 바람직하게는 에칭에 의해 패터닝하기 쉬운 은, 동, 은 합금, 동 합금, MAM(Mo 또는 Mo 합금/Al 또는 Al 합금/Mo 또는 Mo 합금의 3층 구조)으로부터 선택되는 어느 하나로 하면 된다. 보다 상세하게는, Mo 합금은 Nb를 함유하는 것, Al 합금은 Nd를 함유하는 것으로 하면 바람직하다. Al을 함유한 재료를 사용함으로써, 비교적 저렴하게 제조할 수 있는 동시에, 도통성(導通性)을 확보할 수 있기 때문에 바람직하다.The conductive member 51a and the wiring patterns 50 and 60 and the connection terminals 50a and 60a are formed of a single layer of a metal layer (metal thin film) or a conductor film having a multilayer including at least one metal layer. As a material of the metal layer, metals such as gold, silver, copper, molybdenum (Mo), niobium (Nb), and aluminum (Al) may be used alone or alloys thereof may be used. Preferably, any one selected from the group consisting of copper, silver alloy, copper alloy, MAM (a three-layer structure of Mo or Mo alloy / Al or Al alloy / Mo or Mo alloy), which is easily patterned by etching, may be used. More specifically, it is preferable that the Mo alloy contains Nb, and the Al alloy contains Nd. The use of a material containing Al is preferable because it can be manufactured at a relatively low cost and conductivity can be ensured.

도전체막의 두께는 30~500 nm 정도(도전체막이 복층인 경우는 그 합계가 200~600 nm 정도), 도전부재(51a)의 폭(도 3의 y축방향의 길이)은 4~10 ㎛(복층의 경우는 7~40 ㎛), 길이(도 3의 x축방향의 길이)가 100~300 ㎛ 정도이면 바람직하다. The width of the conductive member 51a (the length in the y-axis direction in FIG. 3) is about 4 to 10 m (the total length is about 200 to 600 nm when the conductor film is a multilayer) (7 to 40 mu m in the case of a multi-layered structure) and a length (length in the x-axis direction in Fig. 3) of about 100 to 300 mu m.

도전부재(51a)는 미소 폭의 선형상으로 형성되어 있고, 보다 상세하게는, 패드부(21)와 비교하여 폭이 매우 좁은 직사각형의 세폭(細幅)형상으로 되어 있다. 도전부재(51a)의 폭(도 3의 y축방향의 길이)을 4 ㎛(도전체막이 복층인 경우는 7 ㎛)보다 작게 하면 에칭에 의해 재현성 좋게 제조하는 것이 어려워진다. 또한, 도전체막을 금속층만으로 한 경우는 단층이기 때문에, 도전부재(51a)의 폭을 4 ㎛의 좁기까지 제어할 수 있으나, 도전체막을 복층으로 형성한 경우, 약간 에칭 정밀도가 저하되기 때문에, 에칭 정밀도를 확보하기 위해, 7 ㎛ 이상으로 하면 바람직하다. 한편, 10 ㎛(복층의 경우는 40 ㎛)보다도 크게 하면 도전부재(51a)가 약간 눈으로 보고 확인되게 되어, 얻어지는 정전용량형 입력장치(1)의 투명성이 저하된다. 따라서, 정전용량형 입력장치(1)의 시인성이 저하되어 바람직하지 않다. The conductive member 51a is formed in a minute line shape, and more specifically, has a narrow rectangular shape with a width narrower than that of the pad portion 21. When the width of the conductive member 51a (the length in the y-axis direction in Fig. 3) is made smaller than 4 탆 (7 탆 in the case where the conductor film is a multilayer), it is difficult to produce the conductive member 51a with good reproducibility by etching. When the conductive film is made of only the metal layer, the width of the conductive member 51a can be controlled to a narrow value of 4 占 퐉 because it is a single layer. However, In order to ensure accuracy, it is preferable that the thickness is 7 mu m or more. On the other hand, if the thickness is larger than 10 占 퐉 (40 占 퐉 in the case of multiple layers), the conductive member 51a will be slightly visible and the transparency of the resulting capacitive input device 1 will deteriorate. Therefore, the visibility of the capacitive input device 1 is lowered, which is undesirable.

은 합금만으로 도전체막을 형성하고, 도전부재(51a)를 4 ㎛, 7 ㎛, 10 ㎛, 20 ㎛의 폭으로 형성하여, 육안으로 봐서 확인을 행하였다. 10명이 육안으로 봐서 확인을 행한 바, 10 ㎛ 이하일 때, 과반수인 9명이 도전부재(51a)를 눈으로 보고 확인할 수 없었다. 또한, 도전부재(51a)의 폭이 20 ㎛일 때는, 6명이 눈으로 보고 확인 가능하였다. And the conductive member 51a was formed to have a width of 4 占 퐉, 7 占 퐉, 10 占 퐉 and 20 占 퐉 and confirmed by visual observation. 10 persons were visually confirmed and when it was 10 탆 or less, a majority of nine persons could not confirm the conductive member 51a with eyes. When the width of the conductive member 51a was 20 占 퐉, six members could be visually confirmed.

이것에 의해, 도전부재(51a)의 폭은, 도전체막을 금속층만으로 구성한 경우, 10 ㎛ 이하로 하면 되는 것이 확인되었다. 또한, 도전부재(51a)를 4 ㎛ 미만의 폭으로 형성하고자 시도하였으나, 에칭 정밀도가 낮아, 요구되는 허용 범위 내의 정밀도로 패터닝할 수 없었다. As a result, it was confirmed that the width of the conductive member 51a was set to be 10 占 퐉 or less when the conductive film was composed of only the metal layer. In addition, the conductive member 51a was attempted to be formed with a width of less than 4 占 퐉, but the etching accuracy was low and patterning with the precision within the required allowable range could not be achieved.

또한, 은 합금으로 되는 금속층과 IGO로 되는 금속 산화물층을 조합하여 형성하고, 도전부재(51a)를 4 ㎛, 7 ㎛, 10 ㎛, 20 ㎛, 40 ㎛, 50 ㎛의 폭으로 형성하여, 육안으로 봐서 확인을 행하였다. 10명이 육안으로 봐서 확인을 행한 바, 40 ㎛ 이하일 때, 과반수인 10명이 도전부재(51a)를 눈으로 보고 확인할 수 없었다. 또한, 도전부재(51a)의 폭이 50 ㎛일 때는, 6명이 눈으로 보고 확인 가능하였다.The conductive member 51a is formed to have a width of 4 탆, 7 탆, 10 탆, 20 탆, 40 탆, and 50 탆, . 10 persons were visually confirmed and when it was 40 탆 or less, a majority of 10 persons could not visually confirm the conductive member 51a. When the width of the conductive member 51a was 50 占 퐉, six members could be visually confirmed.

이것에 의해, 도전부재(51a)의 폭은, 도전체막을 금속층과 금속 산화물층의 적층체로 구성한 경우, 40 ㎛ 이하로 하면 되는 것이 확인되었다. 또한, 도전부재(51a)를 7 ㎛ 미만의 폭으로 형성하고자 시도하였으나, 에칭 정밀도가 낮아, 요구되는 허용 범위 내의 정밀도로 패터닝할 수 없었다. As a result, it was confirmed that the width of the conductive member 51a should be 40 占 퐉 or less when the conductor film is formed of a laminate of a metal layer and a metal oxide layer. In addition, the conductive member 51a was attempted to be formed with a width of less than 7 占 퐉, but the etching accuracy was low and it was impossible to pattern the conductive member 51a with accuracy within the required allowable range.

배선 패턴(50, 60) 및 접속단자(50a, 60a)는, 전술한 도전부재(51a)와 동일한 재료를 사용해서 형성된다. 이것에 의해, 배선 패턴(50, 60) 및 접속단자(50a, 60a)의 형성과, 도전부재(51a)의 형성을 동시에 행할 수 있기 때문에, 제조공정을 단축할 수 있다. 또한, 도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)도 또한, 스퍼터링법에 의해 전영역에 도전체막을 성막한 후, 에칭에 의해 패터닝된다. The wiring patterns 50 and 60 and the connection terminals 50a and 60a are formed using the same material as the above-described conductive member 51a. Thus, the formation of the wiring patterns 50 and 60 and the connection terminals 50a and 60a and the formation of the conductive member 51a can be performed at the same time, so that the manufacturing process can be shortened. The conductive member 51a, the wiring patterns 50 and 60 and the connection terminals 50a and 60a are also patterned by etching after forming a conductor film in the entire region by the sputtering method.

도전체막은, 상기 재료로 되는 금속층과, 금속 산화물층이 번갈아 적층된 구성으로 하면 바람직하다. 이때, 도전체막에 있어서, 투명기판(4)으로부터 가장 먼 위치에 형성되는 층(즉, 최상층)을 금속 산화물층에 의해 형성함으로써, 배선 패턴(50, 60), 접속단자(50a, 60a) 및 도전부재(51a)에 있어서의 반사가 억제되어, 투명기판(4)의 바깥쪽(즉, 제1 전극 패턴(20) 및 제2 전극 패턴(30)이 형성되어 있는 면)에서 육안으로 본 경우, 보다 눈으로 보고 확인되기 어려워지기 때문에 바람직하다. It is preferable that the conductor film has a structure in which the metal layer made of the above material and the metal oxide layer are alternately laminated. At this time, the wiring patterns 50 and 60, the connection terminals 50a and 60a, and the connection terminals 50a and 60a are formed by forming the layer (that is, the uppermost layer) formed at the farthest position from the transparent substrate 4 in the conductor film with the metal oxide layer. In the case where the reflection on the conductive member 51a is suppressed so as to be seen with the naked eye on the outside of the transparent substrate 4 (that is, the surface on which the first electrode pattern 20 and the second electrode pattern 30 are formed) , Which is preferable because it becomes harder to see and confirm with eyes.

또한, 도전체막에 있어서, 투명기판(4)에서 가장 가까운 위치에 형성되는 층(즉, 최하층)을 금속 산화물층에 의해 형성함으로써, 배선 패턴(50, 60), 접속단자(50a, 60a) 및 도전부재(51a)에 있어서의 반사가 억제되어, 투명기판(4)의 안쪽(즉, 제1 전극 패턴(20) 및 제2 전극 패턴(30)이 형성되어 있지 않은 면)에서 육안으로 본 경우, 보다 눈으로 보고 확인되기 어려워지기 때문에 바람직하다. The wiring patterns 50 and 60, the connection terminals 50a and 60a, and the connection terminals 50a and 60b are formed by forming a layer (that is, the lowermost layer) that is closest to the transparent substrate 4 in the conductor film with the metal oxide layer. When the reflection on the conductive member 51a is suppressed and the transparent substrate 4 is viewed from the inside (i.e., the surface on which the first electrode pattern 20 and the second electrode pattern 30 are not formed) , Which is preferable because it becomes harder to see and confirm with eyes.

금속 산화물층을 구성하는 재료로서는, ITO(Indium Tin Oxide), Nb, V, Ta, Mo, Ga, Ge를 첨가한 ITO, IZO(Indium Zinc Oxide), IGO(Indium Germanium Oxide) 등의 인듐 복합 산화물을 들 수 있다. Examples of the material constituting the metal oxide layer include indium tin oxide (ITO), indium zinc oxide (ITO), indium zinc oxide (IZO) and indium germanium oxide (IGO) doped with Nb, V, Ta, .

이와 같이, 본 발명에서는 저항값이 높은 투명도전막을 배선 패턴(50, 60), 접속단자(50a, 60a) 및 도전부재(51a)의 재료로서 사용하지 않고, 금속층(금속박막)의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층을 구비한 도전체막에 의해 이들 부재를 형성한다. 따라서, 소비전력이 억제된다. As described above, in the present invention, a transparent conductive film having a high resistance value is used as a single layer of a metal layer (metal thin film), or at least a thin film of a metal layer (metal thin film), without using the conductive films as the materials of the wiring patterns 50 and 60, the connection terminals 50a and 60a, These members are formed by a conductor film having a multilayer including one or more metal layers. Therefore, power consumption is suppressed.

또한, 도전체막을 금속층의 단층에 의해 형성한 경우, 도전부재(51a)의 폭을 4~10 ㎛로 함으로써, 눈으로 보고 확인되기 어려워지기 때문에, 전체적으로 투명성이 높은 정전용량형 입력장치(1)를 제공할 수 있는 것이다. When the conductive film is formed by a single layer of the metal layer, the width of the conductive member 51a is set to 4 to 10 mu m, Can be provided.

또한, 도전체막을 적어도 1층 이상의 금속층을 포함하는 복층에 의해 형성하고, 적어도 조작자가 눈으로 보고 확인하는 쪽(즉, 도 1의 화상표시장치(2)가 배설되어 있지 않은 쪽)의 층을 금속 산화물층에 의해 형성함으로써, 도전부재(51a)를 눈으로 보고 확인되기 어렵게 할 수 있다. 이때, 도전부재(51a)의 폭을 7~40 ㎛로 하면 바람직하다. Further, the conductor film is formed by a multilayer including at least one metal layer, and at least a layer on the side where the operator visually confirms (that is, the side on which the image display device 2 of Fig. 1 is not disposed) By forming the conductive member 51a with the metal oxide layer, it is possible to make the conductive member 51a hard to be visually recognized. At this time, it is preferable that the width of the conductive member 51a is 7 to 40 탆.

보호막(71)은 투명기판(4) 상에 배설된 각 부재의 내환경성을 높이는 동시에, 정전용량형 입력장치(1)이 외력에 의해 변형되었을 때에 우려되는 크랙의 발생을 방지하는 효과를 갖는다. 보호막(71)에는, SiO2, Al2O3 등을 증착법, 스퍼터링법, 디핑법 등에 의해 형성한 절연막, 스크린 인쇄법에 의한 폴리이미드 필름 등을 사용할 수 있다. 자외선 등으로 경화되는 감광성 수지를 사용하는 것도 가능하다. The protective film 71 enhances the environmental resistance of the respective members disposed on the transparent substrate 4 and has an effect of preventing occurrence of a crack that is a concern when the capacitive input device 1 is deformed by an external force. As the protective film 71, an insulating film formed of SiO 2 , Al 2 O 3, or the like by a vapor deposition method, a sputtering method, a dipping method, or the like, a polyimide film by a screen printing method, or the like can be used. It is also possible to use a photosensitive resin which is cured by ultraviolet rays or the like.

다음으로, 본 발명의 실시형태 1의 정전용량형 입력장치(1)에 관하여, 그 제조방법을 구체적으로 설명한다.Next, a manufacturing method of the capacitive input device 1 according to the first embodiment of the present invention will be described in detail.

먼저, 투명기판(4) 상에, 제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)를 각 부 동시에 성막한다. 제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)의 성막방법을 이하에 설명한다. First, the first transparent conductive film 21a, the second transparent conductive film 31a, and the connection portion 31c thereof are formed on the transparent substrate 4 at the same time. A method of forming the first transparent conductive film 21a, the second transparent conductive film 31a, and the connection portion 31c thereof will be described below.

(1. 투명도전막 성막공정)(1. Transparent Film Formation Process)

정전용량형 입력장치(1)의 투명기판(4) 상에 있어서, 전영역에 걸쳐서 진공 증착법, 스퍼터링법, CVD법 등을 사용하여 투명도전막을 성막한다. 그 후, 스핀 코터나 스프레이에 의해, 포토레지스트를 도포하고, 성막되는 제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)가 투명기판(4) 상의 적절한 위치에 배설되도록 마스크를 사용하여 노광한다. 또한 이때, 조작면측에서 보아, 마름모꼴로 형성된 제1 투명도전막(21a), 제2 투명도전막(31a)의 한변이 각각 4~8 ㎜, 제1 투명도전막(21a)과 제2 투명도전막(31a)의 간격이 50~200 ㎛가 되도록 설계한다. On the transparent substrate 4 of the capacitive input device 1, a transparent conductive film is formed over the entire area by using a vacuum evaporation method, a sputtering method, a CVD method, or the like. The first transparent conductive film 21a, the second transparent conductive film 31a and the connection portion 31c thereof to be formed are applied to the transparent substrate 4 at appropriate positions on the transparent substrate 4 by applying a photoresist by spin coater or spraying. So as to expose using a mask. At this time, one side of the first transparent conductive film 21a and the second transparent conductive film 31a formed in rhombic shape are 4 to 8 mm and the other side of the first transparent conductive film 21a and the second transparent conductive film 31a, Is designed to be 50 to 200 mu m.

노광 후, 투명도전막이 적층된 투명기판(4)을 현상액에 침지함으로써, 불필요한 부분(즉, 제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)에 상당하지 않는 부분)의 포토레지스트를 제거한다. 포토레지스트를 제거한 후, 각 막이 적층된 투명기판(4)을 에칭용액에 침지함으로써, 포토레지스트에 덮여 있지 않은 부분의 투명도전막을 부식시켜, 제거한다. 그 후, 용제를 사용하여 포토레지스트를 완전히 제거함으로써, 제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)를 형성한다. After the exposure, the transparent substrate 4 on which the transparent conductive film is laminated is immersed in the developing solution to remove unnecessary portions (that is, the portions that do not correspond to the first transparent conductive film 21a, the second transparent conductive film 31a, ) Is removed. After the photoresist is removed, the transparent conductive film on the portion not covered with the photoresist is corroded and removed by immersing the transparent substrate 4 in which the respective films are laminated in the etching solution. Thereafter, the photoresist is completely removed by using a solvent to form the first transparent conductive film 21a, the second transparent conductive film 31a, and the connection portion 31c thereof.

제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)의 성막시, 투명도전막 재료로서 ITO를 사용하고, 스퍼터링 조건은 이하의 조건으로 하면 바람직하다. ITO is preferably used as the transparent conductive film material when forming the first transparent conductive film 21a, the second transparent conductive film 31a and the connection portion 31c thereof, and the sputtering conditions are preferably set under the following conditions.

[스퍼터링 조건][Sputtering conditions]

DC 파워: 2KW, 스퍼터 가스: Ar+O2, 가스압: 3mTorr, O2/Ar: 1~2%, 기판온도: 250℃DC power: 2 KW, sputter gas: Ar + O 2 , gas pressure: 3 mTorr, O 2 / Ar: 1 to 2%

또한, 노광에 사용하는 광원으로서 초고압수은등, X선, KrF 엑시머 레이저, ArF 엑시머 레이저 등을 사용할 수 있는데, 보다 미세한 패터닝을 행하는데는, 단파장의 것이 바람직하다. 본 실시형태에서는, 오크제작소 제조 젯프린터: 광원 CHM-2000(초고압수은등)을 사용하였다. An ultra-high pressure mercury lamp, an X-ray, a KrF excimer laser, an ArF excimer laser, or the like can be used as a light source for exposure, and a shorter wavelength is preferable for finer patterning. In the present embodiment, a light source CHM-2000 (ultra-high-pressure mercury lamp) manufactured by Orque Manufacturing Co., Ltd. was used.

또한, 포토레지스트로서는 포지티브형 레지스트가 사용된다. 본 실시형태에서는 AZ 일렉트로닉 머티리얼즈(주) 제조 AZRFP-230K2를 사용하였다. 도쿄 오카 제조 OFPR-800LB를 채용해도 된다. As the photoresist, a positive type resist is used. In the present embodiment, AZRFP-230K2 manufactured by AZ Electronic Materials Co., Ltd. was used. OFPR-800LB manufactured by Tokyo Ohka Co., Ltd. may be employed.

또한, 현상액으로서는 유기 염기 용액, 무기 염기 용액을 사용할 수 있는데, 무기 염기 용액의 사용시에는, 금속 이온이 혼입될 가능성이 있기 때문에, 유기 염기 용액을 사용하면 바람직하다. 구체적으로는, TMAH(Tetra Methyl A㎜onium Hydroxyde) 수용액 등을 들 수 있다. 본 실시형태에서는 도쿄 오카(주)사 제조 PMER을 사용하였다. 또한 이때, 에칭 용액으로서, 시안계, 왕수계, 요오드계, 옥살산계 등의 에칭 용액을 사용할 수 있다. 본 실시형태에서는, 질산, 브롬화수소산, 염화제2철 용액을 사용하였다. 또한, 포토레지스트를 세정하는 용제로서는 알칼리 용액이 사용되고, 바람직하게는 TMAH를 사용한다. 본 실시형태에 있어서도 TMAH를 사용하였다.As the developing solution, an organic base solution or an inorganic base solution can be used. In the case of using an inorganic base solution, it is preferable to use an organic base solution because metal ions may be incorporated. Specific examples thereof include aqueous solutions of TMAH (Tetra Methyl Ammonium Hydroxyde). In this embodiment, PMER manufactured by Tokyo Ohka Co., Ltd. was used. At this time, as the etching solution, an etching solution such as cyan, wax, iodine or oxalic acid can be used. In the present embodiment, nitric acid, hydrobromic acid, and ferric chloride solution were used. As a solvent for cleaning the photoresist, an alkali solution is used, preferably TMAH. TMAH was also used in this embodiment.

전술한 포토레지스트, 현상액, 에칭 용액, 용제는 이것에 한정되지 않고, 제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)를 형성하는 재료에 의존하여, 적절히 선택할 수 있다. The above-mentioned photoresist, developing solution, etching solution and solvent are not limited thereto but may be appropriately selected depending on the material forming the first transparent conductive film 21a, the second transparent conductive film 31a and the connecting portion 31c thereof have.

또한, 본 실시형태에 있어서는, 비교적 저렴하고 대량생산이 가능한 웨트 에칭에 의한 방법을 나타내었으나, 드라이 에칭에 의해 제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)를 패터닝해도 된다.In the present embodiment, the wet etching method which is comparatively inexpensive and capable of mass production is shown. However, the first transparent conductive film 21a, the second transparent conductive film 31a, and the connecting portion 31c thereof are formed by dry etching Patterning may be performed.

(2. 절연막 성막공정)(2. Insulating film forming step)

제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)를 성막한 후, 절연막(21b, 31b 및 41a)을 포함하는 절연막(미도시)을, 정전용량형 입력장치(1)의 투명기판(4) 상에 있어서 전영역에 걸쳐 성막한다.An insulating film (not shown) including insulating films 21b, 31b, and 41a is formed on a capacitive input device (not shown) after the first transparent conductive film 21a, the second transparent conductive film 31a, 1) over the entire area on the transparent substrate 4.

먼저, 정전용량형 입력장치(1)의 투명기판(4) 상의 전영역에 걸쳐 진공 증착법, 스퍼터링법, CVD법 등을 사용하여 절연막(미도시)을 성막한다. 그 후, 스핀 코터나 스프레이에 의해, 포토레지스트를 도포하고, 성막되는 접촉구멍(22)이 투명기판(4) 상의 적절한 위치에 배설되도록 마스크를 사용하여 노광한다. 노광 후, 각 막이 적층된 투명기판(4)을 현상액에 침지함으로써, 불필요한 부분(즉, 접촉구멍(22)에 상당하는 부분)의 포토레지스트를 제거한다. 포토레지스트를 제거한 후, 각 막이 적층된 투명기판(4)을 에칭 용액에 침지함으로써, 포토레지스트에 덮여 있지 않은 부분의 절연막을 제거한다. 그 후, 용제를 사용하여 포토레지스트를 완전히 제거함으로써, 접촉구멍(22) 이외의 부분에 절연막(절연막(21b, 31b 및 41a)을 포함하는 전영역)이 형성된다. First, an insulating film (not shown) is formed over the entire area of the transparent substrate 4 of the capacitive input device 1 by using a vacuum evaporation method, a sputtering method, a CVD method, or the like. Thereafter, the photoresist is applied by a spin coater or spray, and a contact hole 22 to be formed is exposed using a mask so as to be disposed at a proper position on the transparent substrate 4. [ After the exposure, the photoresist in the unnecessary portion (that is, the portion corresponding to the contact hole 22) is removed by immersing the transparent substrate 4 in which the respective films are laminated in the developer. After removing the photoresist, the insulating film of the portion not covered with the photoresist is removed by immersing the transparent substrate 4 in which the respective films are laminated in the etching solution. Thereafter, the photoresist is completely removed by using a solvent to form an insulating film (entire region including the insulating films 21b, 31b, and 41a) at portions other than the contact holes 22.

절연막으로서 감광성의 수지를 사용하는 것도 가능하다. 인쇄 또는 디핑에 의한 수지의 도포 후, 마스크를 통한 노광에 의해 필요한 부분을 경화시키고, 그 후, 불필요한 미경화 부분을 제거한다. 제조공정으로서는, 보다 간략화된다. It is also possible to use a photosensitive resin as the insulating film. After application of the resin by printing or dipping, necessary portions are cured by exposure through a mask, and then unnecessary uncured portions are removed. The manufacturing process is simplified.

미도시의 절연막(절연막(21b, 31b 및 41a)을 포함하는 전영역)의 성막시, 절연막 재료로서 SiO2를 사용하는 경우는, 스퍼터링 조건은 이하의 조건으로 하면 바람직하다. 또한, 접촉구멍(22)의 크기는 그 한변을 50~200 ㎛로 하면 바람직하다. When SiO 2 is used as the insulating film material when forming the insulating film (the entire region including the insulating films 21b, 31b and 41a), the sputtering conditions are preferably set under the following conditions. It is preferable that the size of the contact hole 22 is 50 to 200 mu m on one side.

[스퍼터링 조건][Sputtering conditions]

DC 파워: 5KW, 스퍼터 가스: Ar+O2, 가스압: 3~5mTorr, O2/Ar: 20~40%, 기판온도: 200℃ DC power: 5 KW, sputter gas: Ar + O 2 , gas pressure: 3 to 5 mTorr, O 2 / Ar: 20 to 40%

전술한 포토레지스트, 현상액, 에칭 용액, 용제는 이것에 한정되지 않고, 미도시의 절연막(절연막(21b, 31b 및 41a)을 포함하는 전영역)을 형성하는 재료에 의존하여, 적절히 선택할 수 있다. The above-mentioned photoresist, developer, etching solution, and solvent are not limited to these, and can be appropriately selected depending on the material forming the insulating film (insulating film 21b, 31b and 41a).

또한, 본 실시형태에 있어서는, 비교적 저렴하고 대량생산이 가능한 웨트 에칭에 의한 방법을 나타내었으나, 드라이 에칭에 의해 절연막(21b, 31b 및 41a)을 포함하는 전영역을 패터닝해도 된다. In the present embodiment, the wet etching method which is relatively inexpensive and can be mass-produced is shown, but the entire area including the insulating films 21b, 31b and 41a may be patterned by dry etching.

(3. 도전체막 성막공정)(3. Conductive film forming step)

미도시의 절연막(절연막(21b, 31b 및 41a)을 포함하는 전영역)을 성막, 패터닝한 후, 도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)를 형성한다. 도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)는, 이하와 같이 에칭공정을 거침으로써 형성한다. The conductive members 51a, the wiring patterns 50 and 60, and the connection terminals 50a and 60a are formed after the insulating film (the entire region including the insulating films 21b, 31b, and 41a) . The conductive member 51a, the wiring patterns 50 and 60, and the connection terminals 50a and 60a are formed through the etching process as follows.

먼저, 정전용량형 입력장치(1)의 투명기판(4) 상의 전영역에 걸쳐 진공 증착법, 스퍼터링법, CVD법 등을 사용하여 도전체막을 성막한다. 이때, 도전체막으로서 금속층의 단층만을 성막해도 되고, 또한, 금속층을 포함하는 복층을 성막해도 된다. 복층을 성막하는 경우는, 박막형성장치 내에서 원료의 전환을 행함으로써 각 층의 구성 재료를 적절히 선택한다. 그리고, 조작자의 시인측에 금속 산화물층이 성막되는 동시에, 금속층과 금속 산화물층이 번갈아 적층되도록 박막형성장치 내에서 재료를 전환한다. First, a conductive film is formed over the entire area of the transparent substrate 4 of the capacitive input device 1 by using a vacuum evaporation method, a sputtering method, a CVD method, or the like. At this time, only a single layer of the metal layer may be formed as the conductor film, or a multilayer including the metal layer may be formed. When the multilayered film is formed, the constituent material of each layer is appropriately selected by switching the raw materials in the thin film forming apparatus. Then, the material is switched in the thin film forming apparatus so that the metal oxide layer is formed on the visual side of the operator and the metal layer and the metal oxide layer are alternately laminated.

그 후, 스핀 코터나 스프레이에 의해, 포토레지스트를 도포하고, 성막되는 도전부재(51a)의 폭(도 3의 y축방향의 길이)이 4~10 ㎛(도전체막을 복층으로 한 경우는 7~40 ㎛), 길이(도 3의 x축방향의 길이)가 100~300 ㎛ 정도가 되도록, 또한 배선 패턴(50, 60) 및 접속단자(50a, 60a)가 투명기판(4) 상의 적절한 위치에 배설되도록 마스크를 사용하여 노광한다. Thereafter, the photoresist is applied by spin coater or spraying to form a conductive member 51a having a width (length in the y-axis direction in Fig. 3) of 4 to 10 mu m (in the case where the conductor film is a multi- And the wiring patterns 50 and 60 and the connection terminals 50a and 60a are arranged at appropriate positions on the transparent substrate 4 so that the lengths of the wiring patterns 50 and 60 and the lengths in the x- As shown in FIG.

노광 후, 각 막이 적층된 투명기판(4)을 현상액에 침지함으로써, 불필요한 부분(즉, 도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)에 상당하지 않는 부분)의 포토레지스트를 제거한다. 포토레지스트를 제거한 후, 각 막이 적층된 투명기판(4)을 에칭 용액에 침지함으로써, 포토레지스트에 덮여 있지 않은 부분의 도전체막을 부식시켜, 제거한다. 그 후, 용제를 사용하여 포토레지스트를 완전히 제거함으로써, 도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)를 형성한다.After the exposure, the unnecessary portions (that is, portions not corresponding to the conductive members 51a, the wiring patterns 50 and 60 and the connection terminals 50a and 60a) are formed by immersing the transparent substrate 4, The photoresist is removed. After removing the photoresist, the conductor film on the portion not covered with the photoresist is corroded and removed by immersing the transparent substrate 4 on which the films are stacked in the etching solution. Thereafter, the conductive member 51a, the wiring patterns 50 and 60, and the connection terminals 50a and 60a are formed by completely removing the photoresist by using a solvent.

도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)의 성막시, 도전체막 재료로서 예를 들면 은 합금을 사용한 경우, 스퍼터링 조건은 이하의 조건으로 하면 바람직하다. 단, 도전체막 재료 및 그의 성막조건은 이것에 한정되는 것은 아니고, 금속층의 재료로서는 금, 은, 동, 몰리브덴(Mo), 니오브(Nb), 알루미늄(Al) 등의 금속을 단체, 또는 각각의 합금을 사용할 수 있고, 그 성막 조건은 적절히 설정된다. When a silver alloy is used as the conductor film material at the time of forming the conductive member 51a, the wiring patterns 50 and 60 and the connection terminals 50a and 60a, the sputtering conditions are preferably set under the following conditions. However, the conductive film material and the film forming conditions thereof are not limited to this. The metal layer may be formed of a metal such as gold, silver, copper, molybdenum (Mo), niobium (Nb), aluminum (Al) Alloy may be used, and the film forming conditions thereof are properly set.

[스퍼터링 조건][Sputtering conditions]

DC 파워: 7KW, 스퍼터 가스: Ar, 가스압: 2~4mTorr, 기판온도: 100℃ DC power: 7 KW, sputter gas: Ar, gas pressure: 2 to 4 mTorr, substrate temperature: 100 캜

또한, 도전체막을 복층으로 구성할 때도, 금속층으로서 금, 은, 동, 몰리브덴(Mo), 니오브(Nb), 알루미늄(Al) 등의 금속을 단체, 또는 각각의 합금을 사용할 수 있다. 또한, 금속 산화물층으로서 ITO(Indium Tin Oxide), Nb, V, Ta, Mo, Ga, Ge를 첨가한 ITO, IZO(Indium Zinc Oxide), IGO(Indium Germanium Oxide) 등을 사용하여 도전체막을 성막해도 된다. 또한, 도전체막의 구성에 관하여, 후술에서 상세하게 설명한다. When forming the conductor film in a multilayer structure, metals such as gold, silver, copper, molybdenum (Mo), niobium (Nb) and aluminum (Al) may be used singly or in combination as the metal layer. In addition, ITO, IZO (Indium Zinc Oxide), IGO (Indium Germanium Oxide) or the like to which ITO (Indium Tin Oxide), Nb, V, Ta, Mo, You can. The structure of the conductor film will be described later in detail.

또한, 에칭액은 인산, 질산, 초산 중 어느 둘 이상에서 선택되는 산의 혼합액을 사용할 수 있다. 포토레지스트, 현상액 등은 전술한 투명도전막 성막공정의 경우와 동일하다. The etching solution may be a mixed solution of an acid selected from two or more of phosphoric acid, nitric acid and acetic acid. The photoresist, developer, and the like are the same as those in the case of the above-described transparent conductive film forming process.

전술한 포토레지스트, 현상액, 에칭 용액, 용제는 이것에 한정되는 것이 아니고, 도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)를 형성하는 재료에 의존하여, 적절히 선택할 수 있다. The above-mentioned photoresist, developer, etching solution and solvent are not limited thereto but may be appropriately selected depending on the material for forming the conductive member 51a, the wiring patterns 50 and 60 and the connection terminals 50a and 60a .

또한, 본 실시형태에 있어서는, 비교적 저렴하고 대량생산이 가능한 웨트 에칭에 의한 방법을 나타내었으나, 드라이 에칭에 의해 도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)를 성막해도 된다. In the present embodiment, the wet etching method which is comparatively inexpensive and capable of mass production is shown. However, the conductive member 51a, the wiring patterns 50 and 60, and the connection terminals 50a and 60a are formed by dry etching It may be formed.

(4. 보호막 성막공정)(4. Protective Film Forming Step)

전술한 바와 같이 도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)를 성막한 후, 각 막을 적층시킨 투명기판(4) 상의 전면에 보호막(71)을 성막함으로써, 정전용량형 입력장치(1)를 얻는다. 이때, 보호막(71)으로서, SiO2, Al2O3 등을 증착법, 스퍼터링법, 디핑법 등에 의해 형성한 절연막, 스크린 인쇄법에 의한 폴리이미드 필름 등이 사용된다. 바람직하게는, 내열성 및 내약품성이 높고, 접착성이 높은 폴리이미드 필름을 사용하는 것이 좋다. The protective film 71 is formed on the entire surface of the transparent substrate 4 on which the respective films are stacked after the conductive member 51a, the wiring patterns 50 and 60 and the connection terminals 50a and 60a are formed as described above, The capacitance type input device 1 is obtained. As the protective film 71, an insulating film formed of SiO 2 , Al 2 O 3 or the like by a vapor deposition method, a sputtering method, a dipping method, or the like, a polyimide film by a screen printing method, or the like is used. Preferably, a polyimide film having high heat resistance, high chemical resistance and high adhesiveness is used.

[비교예][Comparative Example]

실시형태 1의 도전부재(51a)에 종래와 동일하게 투명도전막(ITO막)을 채용한 것을 비교예로 하여, 실시형태 1과 저항값을 비교한다. 또한, 비교예에 있어서, 도전부재(51a)를 투명도전막(ITO막)으로 한 것 이외는, 다른 구성은 실시형태 1과 동일한 부재 배치, 재료이다. 또한, 실시형태 1에 있어서, 도전부재(51a)는 후루야 금속 제조의 APC(은, 팔라듐, 동의 합금)박막으로 하였다. The resistance value of the conductive member 51a of the first embodiment is compared with that of the first embodiment, using a transparent conductive film (ITO film) as in the prior art as a comparative example. In the comparative example, the other components are the same member arrangement and material as those in the first embodiment, except that the conductive member 51a is a transparent conductive film (ITO film). Further, in Embodiment 1, the conductive member 51a is made of APC (silver, palladium, copper alloy) thin film manufactured by Furuya Metal Corporation.

일반적으로, 저항률 ρ(Ω㎝)와 저항값 R(Ω) 사이에는 이하의 식(1)이 성립한다. Generally, the following equation (1) holds between the resistivity? (? Cm) and the resistance value R (?).

R=(ρ×L)/S…(1)R = (? L) / S ... (One)

여기서, L은 그 도체의 길이(㎝), S는 도체의 단면적(㎠)을 나타낸다. Where L is the length (cm) of the conductor and S is the cross-sectional area (cm 2) of the conductor.

본 발명의 실시형태 1의 도전부재(51a)에 있어서 전술한 식(1)을 적용하면, 그 저항값 R은 약 3.5 Ω이 된다. 또한 이때, 사용하는 금속을 APC로 하고, 저항률 ρ: 3.5×10-6 Ω㎝, 도체의 길이 L: 200 ㎛, 도체의 단면적 S: 2.0×10-8 ㎠(도전부재(51a)의 폭 10 ㎛, 두께: 200 nm일 때의 단면적)로 하였다. When the above-described formula (1) is applied to the conductive member 51a according to the first embodiment of the present invention, the resistance value R becomes about 3.5 立. Also, at this time, assuming that the metal to be used is APC, the resistivity ρ is 3.5 × 10 -6 Ωcm, the length L of the conductor is 200 μm, the cross-sectional area S of the conductor is 2.0 × 10 -8 cm 2 Mu m, thickness: 200 nm).

한편, 도전부재(51a)를 종래의 투명도전막(ITO)으로 한 비교예에 있어서, 전술한 식(1)을 적용하면, 그 저항값 R은 약 400 Ω이 된다. 또한 이때, 저항률 ρ: 1.5×10-4 Ω㎝, 도체의 길이 L: 200 ㎛, 도체의 단면적 S: 7.5×10-9 ㎠(도전부재(51a)의 폭 50 ㎛, 두께: 15 nm일 때의 단면적)로 하였다. On the other hand, in the comparative example in which the conductive member 51a is made of the conventional transparent conductive film (ITO), the resistance value R becomes about 400? When the above-described formula (1) is applied. When the resistivity ρ is 1.5 × 10 -4 Ωcm, the length L of the conductor is 200 μm, the cross-sectional area S of the conductor is 7.5 × 10 -9 cm 2 (the width of the conductive member 51a is 50 μm and the thickness is 15 nm) Sectional area).

전술한 바와 같이, 제1 투명도전막(21a)을 접속하는 도체로서, 투명도전막(ITO막)을 사용한 경우인 비교예와, 금속박막을 사용한 경우인 본 발명의 실시형태 1은, 그 저항값이 각각 400 Ω, 3.5 Ω이 되어, 실시형태 1은 저항값이 크게 감소하고 있고, 그 때문에, 정전용량형 입력장치(1)의 소비전력을 대폭 삭감할 수 있다. As described above, in the comparative example in which the transparent conductive film (ITO film) is used as the conductor connecting the first transparent conductive film 21a and the first embodiment of the present invention in which the metal thin film is used, 400 Ω and 3.5 Ω, respectively. In the first embodiment, the resistance value is greatly reduced. Therefore, the power consumption of the capacitive input device 1 can be greatly reduced.

[실시형태 2][Embodiment 2]

본 발명의 실시형태 2의 정전용량형 입력장치(1)는, 전술한 실시형태 1에 있어서의 각 막의 적층순서(구성) 및 형상을 변경한 것 이외는, 대응하는 각 막은 전술한 실시형태 1(도 3 및 도 4)과 동일한 재료에 의해 구성되고, 또한 각 막은 동일한 성막방법에 의해 형성된다. 이하, 도 5 및 도 6을 참조하여, 실시형태 1과 비교해서 상이한 점을 상세하게 설명한다. The capacitive input device 1 according to the second embodiment of the present invention is different from the capacitive input device 1 according to the first embodiment described above except that the stacking order (configuration) and shape of each film in the above- (Figs. 3 and 4), and each film is formed by the same film-forming method. Hereinafter, the differences from the first embodiment will be described in detail with reference to Figs. 5 and 6. Fig.

도 5는 실시형태 2의 정전용량형 입력장치(1)의 패턴도를 일부 확대한 설명도이고, 도 6은 도 5의 B-B선에 상당하는 개략 단면도이다. 5 is a partially enlarged view of a pattern diagram of the capacitive input device 1 according to the second embodiment, and Fig. 6 is a schematic sectional view corresponding to the line B-B in Fig.

도 5에 있어서, 패드부(21)를 형성하는 제1 투명도전막(21c)은, 서로 이간하여 형성되어 있는 한편, 서로 이웃하는 제1 투명도전막(21c)끼리는 도전부재(51b)에 의해 전기적으로 접속되어 있다. 또한, 패드부(31)를 형성하는 제2 투명도전막(31d)은 접속부(31e)를 매개로 서로 이웃하여 형성된 제2 투명도전막(31d)과 연속해서 형성된다. 이것에 의해, 각각 연속한 제1 전극 패턴(20) 및 제2 전극 패턴(30)이 형성된다.5, the first transparent conductive films 21c forming the pad portions 21 are formed apart from each other, while the neighboring first transparent conductive films 21c are electrically connected to each other by the conductive members 51b Respectively. The second transparent conductive film 31d forming the pad portion 31 is formed continuously with the second transparent conductive film 31d formed adjacent to each other via the connecting portion 31e. Thus, the first electrode pattern 20 and the second electrode pattern 30 which are continuous with each other are formed.

그리고, 제1 전극 패턴(20)에 구비된 도전부재(51b)와, 제2 전극 패턴(30)에 구비된 접속부(31e)는, 서로 교차부(40)에 있어서 교차한다. 또한, 이때, 제1 투명도전막(21c)이 교차부(40)에 있어서 연결되어 있고, 제2 투명도전막(31d)이 도중에 끊겨 이간된 구성으로 해도 된다. The conductive member 51b provided in the first electrode pattern 20 and the connection portion 31e provided in the second electrode pattern 30 intersect each other at the intersection 40. At this time, the first transparent conductive film 21c may be connected at the intersection 40, and the second transparent conductive film 31d may be interrupted halfway.

실시형태 2에 있어서, 정전용량형 입력장치(1)는, 투명기판(4) 상에, 도전부재(51b), 배선 패턴(50, 60) 및 접속단자(50a, 60a)가 성막되어 있다. 이 도전부재(51b), 배선 패턴(50, 60) 및 접속단자(50a, 60a)는 단층의 금속층(금속박막) 또는 적어도 1층 이상의 금속층을 포함하는 복층을 구비한 도전체막에 의해 형성된다. 그리고, 도전부재(51b), 배선 패턴(50, 60) 및 접속단자(50a, 60a)의 두께는 단층의 경우, 30~500 nm 정도(복층의 경우, 그 합계가 200~600 nm 정도)가 바람직하고, 도전부재(51b)의 폭(도 5의 y축방향의 길이) 및 길이(도 5의 x축방향의 길이)는 실시형태 1의 도전부재(51a)와 동일하게 한다.The electrostatic capacitance type input device 1 according to Embodiment 2 is formed with a conductive member 51b, wiring patterns 50 and 60 and connection terminals 50a and 60a on a transparent substrate 4. The conductive member 51b, the wiring patterns 50 and 60 and the connection terminals 50a and 60a are formed of a single-layered metal layer (metal thin film) or a conductive film having multiple layers including at least one metal layer. The thickness of the conductive member 51b, the wiring patterns 50 and 60 and the connection terminals 50a and 60a is about 30 to 500 nm (in the case of multiple layers, the total is about 200 to 600 nm) The width (length in the y-axis direction in Fig. 5) and length (length in the x-axis direction in Fig. 5) of the conductive member 51b are the same as those in the conductive member 51a in the first embodiment.

도전부재(51b)의 양단에는, 그 일부가 포개어지도록 하여 제1 투명도전막(21c)이 성막된다. 즉, 도전부재(51b) 상의 일부인 접촉부(52b)에 제1 투명도전막(21c)의 일부가 적층됨으로써, 서로 전기적으로 접속된다. 제1 투명도전막(21c), 제2 투명도전막(31d)의 형상 및 크기, 제1 투명도전막(21c)과 제2 투명도전막(31d)의 간격은, 전술한 실시형태 1과 동일하게 한다. The first transparent conductive film 21c is formed on both ends of the conductive member 51b such that a part thereof is superimposed. That is, a part of the first transparent conductive film 21c is laminated on the contact portion 52b which is a part of the conductive member 51b, thereby being electrically connected to each other. The shape and size of the first transparent conductive film 21c and the second transparent conductive film 31d and the gap between the first transparent conductive film 21c and the second transparent conductive film 31d are the same as those in the first embodiment.

도전부재(51b) 상에 있어서, 제1 투명도전막(21c)이 적층되어 있지 않은 부분(즉, 접촉부(52b) 이외의 부분)은, 절연막(41b)에 덮여 있다. 이 절연막(41b)은, 교차부(40)에 있어서, 제1 전극 패턴(20) 및 제2 전극 패턴(30)을, 전기적으로 절연하기 위해 배설된다. 따라서, 절연막(41b)은, 도전부재(51b) 상에 있어서, 제1 투명도전막(21c)이 적층되어 있지 않은 부분을 모두 덮을 필요는 없고, 적어도 제2 전극 패턴(30)에 있어서의 접속부(31e)와, 도전부재(51b)가 절연되도록 배설되어 있으면 된다. The portion where the first transparent conductive film 21c is not laminated (i.e., the portion other than the contact portion 52b) on the conductive member 51b is covered with the insulating film 41b. The insulating film 41b is disposed at the intersection portion 40 to electrically isolate the first electrode pattern 20 and the second electrode pattern 30 from each other. Therefore, the insulating film 41b does not need to cover all of the portions of the conductive member 51b where the first transparent conductive film 21c is not laminated, 31e and the conductive member 51b are insulated from each other.

또한, 절연막(41b)의 크기는, 도 5의 x축방향의 길이가 50~200 ㎛, y축방향의 길이가 50~200 ㎛ 정도로 하면 된다. 이 절연막(41b)의 크기는, 전술한 바와 같이, 접속부(31e)와, 도전부재(51b)가 전기적으로 접속되지 않는 범위로 하고, 그 범위에서 적절히 설계할 수 있다. The insulating film 41b may have a length of 50 to 200 mu m in the x-axis direction and a length of 50 to 200 mu m in the y-axis direction in Fig. The size of the insulating film 41b can be appropriately designed within the range in which the connecting portion 31e and the conductive member 51b are not electrically connected as described above.

절연막(41b) 상에는, 패드부(31)를 형성하는 제2 투명도전막(31d)끼리를 전기적으로 접속하는 접속부(31e)가 적층된다. 또한, 이 접속부(31e)도 또한, 투명도전막으로 형성되어 있다. 이때, 접속부(31e)의 폭(도 5의 x축방향의 길이)은 50~200 ㎛로 하면 된다. A connecting portion 31e for electrically connecting the second transparent conductive films 31d forming the pad portion 31 to each other is laminated on the insulating film 41b. The connection portion 31e is also formed of a transparent conductive film. At this time, the width of the connection portion 31e (the length in the x-axis direction in Fig. 5) may be 50 to 200 탆.

또한 실시형태 2의 정전용량형 입력장치(1)에 있어서도, 실시형태 1과 동일하게, 각 막을 적층시킨 투명기판(4) 상의 전면은 보호막(71)에 의해 덮여 있다.Also in the capacitive input device 1 of the second embodiment, like the first embodiment, the entire surface of the transparent substrate 4 on which the respective films are stacked is covered with the protective film 71. [

다음으로, 본 발명의 실시형태 2의 정전용량형 입력장치(1)에 관하여, 그 제조방법을 구체적으로 설명한다. Next, a manufacturing method of the capacitive input device 1 according to the second embodiment of the present invention will be described in detail.

(1. 도전체막 성막공정)(1. Conductive film forming step)

먼저, 투명기판(4) 상에, 이하와 같이 도전부재(51b), 배선 패턴(50, 60) 및 접속단자(50a, 60a)를 성막한다. First, the conductive member 51b, the wiring patterns 50 and 60, and the connection terminals 50a and 60a are formed on the transparent substrate 4 as follows.

도전부재(51b), 배선 패턴(50, 60) 및 접속단자(50a, 60a)는, 이하와 같이 에칭공정을 거침으로써 형성된다. 먼저, 정전용량형 입력장치(1)의 투명기판(4) 상의 전영역에 걸쳐 진공 증착법, 스퍼터링법, CVD법 등을 사용하여 도전체막을 성막한다. 이때, 도전체막으로서는, 실시형태 1과 동일하게, 금속층만을 성막해도 되고, 금속층 및 금속 산화물층을 번갈아 적층시켜서 성막해도 된다. The conductive member 51b, the wiring patterns 50 and 60, and the connection terminals 50a and 60a are formed through the etching process as follows. First, a conductive film is formed over the entire area of the transparent substrate 4 of the capacitive input device 1 by using a vacuum evaporation method, a sputtering method, a CVD method, or the like. At this time, as the conductor film, only the metal layer may be formed, or the metal layer and the metal oxide layer may be alternately laminated in the same manner as in the first embodiment.

그 후, 스핀 코터나 스프레이에 의해, 포토레지스트를 도포하고, 성막되는 도전부재(51b)의 폭(도 5의 y축방향의 길이)이 4~10 ㎛(도전체막을 복층으로 한 경우는 7~40 ㎛), 길이(도 5의 x축방향의 길이)가 100~300 ㎛ 정도가 되도록, 또한 배선 패턴(50, 60) 및 접속단자(50a, 60a)가 투명기판(4) 상의 적절한 위치에 배설되도록 마스크를 사용하여 노광한다. 노광 후, 각 막이 적층된 투명기판(4)을 현상액에 침지함으로써, 불필요한 부분(즉, 도전부재(51b), 배선 패턴(50, 60) 및 접속단자(50a, 60a)에 상당하지 않는 부분)의 포토레지스트를 제거한다. 포토레지스트를 제거한 후, 각 막이 적층된 투명기판(4)을 에칭 용액에 침지함으로써, 포토레지스트에 덮여 있지 않은 부분의 도전체막을 부식시켜, 제거한다. 그 후, 용제를 사용하여 포토레지스트를 완전히 제거함으로써, 도전부재(51b), 배선 패턴(50, 60) 및 접속단자(50a, 60a)를 형성한다. Thereafter, the photoresist is applied by spin coater or spraying to form a conductive member 51b having a width of 4 to 10 mu m (the length in the y-axis direction in Fig. 5) And the wiring patterns 50 and 60 and the connection terminals 50a and 60a are formed at appropriate positions on the transparent substrate 4 so that the lengths of the wiring patterns 50 and 60 and the lengths As shown in FIG. After the exposure, unnecessary portions (that is, portions not corresponding to the conductive members 51b, the wiring patterns 50 and 60 and the connection terminals 50a and 60a) are formed by immersing the transparent substrate 4, The photoresist is removed. After removing the photoresist, the conductor film on the portion not covered with the photoresist is corroded and removed by immersing the transparent substrate 4 on which the films are stacked in the etching solution. Thereafter, the conductive member 51b, the wiring patterns 50 and 60, and the connection terminals 50a and 60a are formed by completely removing the photoresist by using a solvent.

이때, 성막 조건 및 에칭 조건은 전술한 도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)의 성막시와 동일하다. At this time, the film forming conditions and the etching conditions are the same as those at the time of forming the conductive members 51a, the wiring patterns 50 and 60, and the connection terminals 50a and 60a.

(2. 절연막 성막공정)(2. Insulating film forming step)

도전부재(51b), 배선 패턴(50, 60) 및 접속단자(50a, 60a)를 성막한 후, 절연막(41b)을 성막한다. 절연막(41b)은, 이하와 같이 에칭공정을 거침으로써 형성된다. 먼저, 정전용량형 입력장치(1)의 투명기판(4) 상의 전영역에 걸쳐 진공 증착법, 스퍼터링법, CVD법 등을 사용하여 미도시의 절연막을 성막한다. 그 후, 스핀 코터나 스프레이에 의해, 포토레지스트를 도포하고, 절연막(41b)이, 접속부(31e)와, 도전부재(51b)가 전기적으로 접속되지 않는 범위에 형성되도록, 마스크를 사용하여 노광한다. 노광 후, 각 막이 적층된 투명기판(4)을 현상액에 침지함으로써, 불필요한 부분(즉, 절연막(41b)에 상당하지 않는 부분)의 포토레지스트를 제거한다. 포토레지스트를 제거한 후, 각 막이 적층된 투명기판(4)을 에칭 용액에 침지함으로써, 포토레지스트에 덮여 있지 않은 부분의 절연막을 부식시켜, 제거한다. 그 후, 용제를 사용하여 포토레지스트를 완전히 제거함으로써, 절연막(41b)을 형성한다. After the conductive member 51b, the wiring patterns 50 and 60 and the connection terminals 50a and 60a are formed, the insulating film 41b is formed. The insulating film 41b is formed by an etching process as follows. First, an insulating film (not shown) is formed over the entire area of the transparent substrate 4 of the capacitive input device 1 by using a vacuum evaporation method, a sputtering method, a CVD method, or the like. Thereafter, a photoresist is applied by a spin coater or spraying and exposure is performed using a mask so that the insulating film 41b is formed in such a range that the connecting portion 31e and the conductive member 51b are not electrically connected . After the exposure, the photoresist of the unnecessary portion (that is, the portion which does not correspond to the insulating film 41b) is removed by immersing the transparent substrate 4 in which the respective films are laminated in the developer. After removing the photoresist, the insulating film of the portion not covered with the photoresist is corroded and removed by immersing the transparent substrate 4 in which the respective films are laminated in the etching solution. Thereafter, the photoresist is completely removed using a solvent to form the insulating film 41b.

절연막으로서 감광성의 수지를 사용하는 것도 가능하다. 인쇄 또는 디핑에 의한 수지의 도포 후, 마스크를 통한 노광에 의해 필요한 부분을 경화시키고, 그 후, 불필요한 미경화 부분을 제거한다. 제조공정으로서는, 보다 간략화된다. It is also possible to use a photosensitive resin as the insulating film. After application of the resin by printing or dipping, necessary portions are cured by exposure through a mask, and then unnecessary uncured portions are removed. The manufacturing process is simplified.

이때, 성막 조건 및 패터닝 조건은 전술한 절연막(절연막(21b, 31b 및 41a)을 포함하는 전영역)의 성막시와 동일하다. At this time, the film forming conditions and the patterning conditions are the same as those at the time of film formation of the above-described insulating film (the entire region including the insulating films 21b, 31b and 41a).

(3. 투명도전막 성막공정)(3. Transparent Film Formation Process)

절연막(41b)을 성막한 후, 제1 투명도전막(21c), 제2 투명도전막(31d) 및 그의 접속부(31e)를 성막한다. 제1 투명도전막(21c), 제2 투명도전막(31d) 및 그의 접속부(31e)는, 이하와 같이 에칭공정을 거침으로써 형성된다. 먼저, 정전용량형 입력장치(1)의 투명기판(4) 상의 전영역에 걸쳐 진공 증착법, 스퍼터링법, CVD법 등을 사용하여 투명도전막을 성막한다. After the insulating film 41b is formed, the first transparent conductive film 21c, the second transparent conductive film 31d, and the connecting portion 31e thereof are formed. The first transparent conductive film 21c, the second transparent conductive film 31d, and the connection portion 31e thereof are formed by an etching process as follows. First, a transparent conductive film is formed over the entire area of the transparent substrate 4 of the capacitive input device 1 by using a vacuum evaporation method, a sputtering method, a CVD method, or the like.

절연막(41b)을 성막한 후, 정전용량형 입력장치(1)의 투명기판(4) 상의 전영역에 걸쳐 진공 증착법, 스퍼터링법, CVD법 등을 사용하여 투명도전막을 성막한다. 그 후, 스핀 코터나 스프레이에 의해, 포토레지스트를 도포하고, 성막되는 제1 투명도전막(21c), 제2 투명도전막(31d) 및 그의 접속부(31e)가 투명기판(4) 상의 적절한 위치에 배설되도록 마스크를 사용하여 노광한다. After forming the insulating film 41b, a transparent conductive film is formed over the entire area of the transparent substrate 4 of the capacitive input device 1 by using the vacuum evaporation method, the sputtering method, the CVD method, or the like. The first transparent conductive film 21c, the second transparent conductive film 31d and the connecting portion 31e thereof to be formed are applied to the transparent substrate 4 at a suitable position on the transparent substrate 4 by applying a photoresist by a spin coater or spraying, So as to expose using a mask.

노광 후, 투명도전막이 적층된 투명기판(4)을 현상액에 침지함으로써, 불필요한 부분(즉, 제1 투명도전막(21c), 제2 투명도전막(31d) 및 그의 접속부(31e)에 상당하지 않는 부분)의 포토레지스트를 제거한다. 포토레지스트를 제거한 후, 각 막이 적층된 투명기판(4)을 에칭 용액에 침지함으로써, 포토레지스트에 덮여 있지 않은 부분의 투명도전막을 부식시켜, 제거한다. 그 후, 용제를 사용하여 포토레지스트를 완전히 제거함으로써, 제1 투명도전막(21c), 제2 투명도전막(31d) 및 그의 접속부(31e)를 형성한다.After the exposure, the transparent substrate 4 on which the transparent conductive film is laminated is immersed in the developing solution to remove unnecessary portions (that is, the portions that do not correspond to the first transparent conductive film 21c, the second transparent conductive film 31d, ) Is removed. After the photoresist is removed, the transparent conductive film on the portion not covered with the photoresist is corroded and removed by immersing the transparent substrate 4 in which the respective films are laminated in the etching solution. Thereafter, the photoresist is completely removed by using a solvent to form the first transparent conductive film 21c, the second transparent conductive film 31d, and the connecting portion 31e thereof.

이때, 성막 조건 및 에칭 조건은 전술한 제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)의 성막시와 동일하다. At this time, the film forming conditions and the etching conditions are the same as those at the time of forming the first transparent conductive film 21a, the second transparent conductive film 31a, and the connecting portion 31c thereof.

(4. 보호막 성막공정)(4. Protective Film Forming Step)

전술한 바와 같이 제1 투명도전막(21c), 제2 투명도전막(31d) 및 그의 접속부(31e)를 성막한 후, 각 막을 적층시킨 투명기판(4) 상의 전면에 보호막(71)을 성막함으로써, 정전용량형 입력장치(1)를 얻는다. 이때, 성막 조건은 전술한 실시형태 1에 있어서의 보호막(71)의 성막시와 동일하다. The protective film 71 is formed on the entire surface of the transparent substrate 4 on which the respective films are stacked after the first transparent conductive film 21c, the second transparent conductive film 31d and the connecting portion 31e are formed as described above, The capacitance type input device 1 is obtained. At this time, the film forming conditions are the same as those in forming the protective film 71 in Embodiment 1 described above.

다음으로, 배선 패턴(50, 60), 접속단자(50a, 60a) 및 도전부재(51a)를 구성하는 도전체막의 구성에 관하여 상세하게 설명한다. 본 발명에 있어서, 도전체막은, 금속층의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층에 의해 구성되어 있다. 실시예 1-1~실시예 1-4, 실시예 2-1~실시예 2-5에 있어서 각종 구성의 도전체막에 관하여, 그 반사율의 시뮬레이션을 행하였다. 각 실시예에 있어서의 투명기판(4) 상의 도전체막의 구성을 표 1에 나타내는 동시에, 도 7 및 도 8에 각 실시예의 도전체막에 관한 광학 특성을 나타낸다. Next, the structure of the conductive film constituting the wiring patterns 50 and 60, the connection terminals 50a and 60a and the conductive member 51a will be described in detail. In the present invention, the conductor film is composed of a single layer of a metal layer or a multilayer including at least one metal layer. The reflectance of the conductor films of various structures in Examples 1-1 to 1-4 and 2-5 to 2-5 was simulated. The structure of the conductor film on the transparent substrate 4 in each example is shown in Table 1, and the optical characteristics of the conductor film in each example are shown in Fig. 7 and Fig.

Figure 112011102315402-pct00001
Figure 112011102315402-pct00001

표 1은, 투명기판(4)으로서의 유리기판 상에 성막된, 각 실시예에 있어서의 도전체막의 구성(적층순)을 나타내고 있다. 또한, 표 중의 「관측측(시인측)」란의 화살표는, 반사율을 계측하는 쪽을 나타내고 있고, 각 층을 적층시킨 유리기판에 있어서 화살표를 기재한 쪽 면의 반사율을 도 7 및 도 8에 나타내고 있다(예를 들면, 실시예 1-3에서는 유리기판 상에 은 합금, IGO, 은 합금, IGO의 순서로 적층되어 있고, IGO가 성막된 쪽에서 관측되는 반사율을 도 7에 나타내고 있다. 또한, 실시예 1-4에서는 유리기판 상에 IGO, 은 합금, IGO, 은 합금의 순서로 적층되어 있고, 유리기판측에서 관측되는 반사율을 도 7에 나타내고 있다.).Table 1 shows the constitution (in the order of lamination) of the conductive films in each example formed on the glass substrate as the transparent substrate 4. [ 7 and 8 show the reflectance of the side of the glass substrate on which the arrows are written on the glass substrates in which the respective layers are stacked. The arrows in the " observation side (viewer side) " (For example, in Examples 1-3, the reflectance observed on the side where the silver alloy, IGO, silver alloy, and IGO are laminated in this order on the glass substrate and the side where the IGO is deposited is shown in Fig. In Example 1-4, IGO, silver alloy, IGO and silver alloy are stacked in this order on a glass substrate, and the reflectance observed on the glass substrate side is shown in Fig.

또한, 표 중의 각 층에 관한 괄호 안의 숫자는 각 층의 두께를 나타내고 있다. 또한, 은 합금, MAM에 관하여, 두께를 나타내지 않은 경우, 이들 층의 두께는 적당한 저항값이 얻어지는 범위이면 되고, 적절히 설계할 수 있다. 은 합금의 경우는 50~500 nm 정도, MAM의 경우는 100~600 nm 정도로 하면 바람직하다. The numbers in parentheses for each layer in the table indicate the thickness of each layer. Further, regarding the silver alloy and the MAM, if the thickness is not shown, the thickness of these layers can be suitably designed as long as a suitable resistance value can be obtained. Silver is about 50 to 500 nm in the case of the alloy, and about 100 to 600 nm in the case of the MAM.

도 7은 실시예 1-1~실시예 1-4에 있어서의 각 파장의 빛의 반사율을 나타낸 것이다. 실시예 1-1~실시예 1-4는, 금속층의 재료를 은 합금, 금속 산화물층의 재료를 IGO로 하고 있다. 7 shows the reflectance of light of each wavelength in Examples 1-1 to 1-4. In Examples 1-1 to 1-4, the material of the metal layer is a silver alloy, and the material of the metal oxide layer is IGO.

실시예 1-1 및 실시예 1-2는 유리기판에 은 합금을 성막한 경우로, 어느 면을 육안으로 보는 측으로 해도, 파장이 400~700 nm인 영역에 있어서 빛의 반사율은 80~98% 정도인 것이 나타내어져 있다. 따라서, 도전체막을 금속층의 단층으로 한 경우, 반사율이 높아져, 눈으로 보고 확인되기 쉬운 것으로부터, 도전부재(51a, 51b)를 형성할 때, 그 폭을 4~10 ㎛로 설정하여, 매우 좁게 형성함으로써 눈으로 보고 확인하기 어렵게 할 수 있다. Examples 1-1 and 1-2 show the case where a silver alloy is formed on a glass substrate. The reflectance of light is 80 to 98% in a region where the wavelength is 400 to 700 nm, . ≪ / RTI > Therefore, when the conductor film is a single layer of the metal layer, the reflectance increases and it is easy to see and observe by eyes. Therefore, when the conductive members 51a and 51b are formed, the width is set to 4 to 10 mu m, It is possible to make it difficult to see and confirm with eyes.

그리고, 실시예 1-3 및 실시예 1-4는 금속층과 금속 산화물층을 번갈아 적층하고, 시인측에 금속 산화물층을 성막한 경우로, 금속 산화물층측에 있어서의 빛의 반사율은, 파장이 400~700 nm인 영역에 있어서 실시예 1-1 및 실시예 1-2보다도 낮고, 약 15~64% 정도인 것이 나타내어져 있다. 따라서, 도전체막에 있어서, 시인측에 금속 산화물층을 형성함으로써 눈으로 보고 확인하기 어렵게 할 수 있다. In Examples 1-3 and 1-4, a metal layer and a metal oxide layer were alternately laminated and a metal oxide layer was formed on the viewer side. The reflectance of light on the metal oxide layer side was 400 To 700 nm, which is lower than those of Examples 1-1 and 1-2, and is about 15 to 64%. Therefore, it is possible to make it difficult for the conductor film to be visually confirmed by forming a metal oxide layer on the viewer side.

즉, 금속층을 단층으로 형성하는 경우보다도 금속 산화물층을 시인측에 성막한 복층으로 형성한 경우 쪽이, 보다 높은 투명성을 얻을 수 있다. 따라서 금속 산화물층을 시인측에 성막한 경우, 도전부재(51a, 51b)의 폭을 넓게 형성해도 양호한 투명성이 얻어지는 것으로부터, 도전부재(51a, 51b)의 폭은 7~40 ㎛로 설정된다.In other words, higher transparency can be obtained when the metal oxide layer is formed as a multilayer film formed on the viewer side than when the metal layer is formed as a single layer. Therefore, when the metal oxide layer is formed on the viewing side, the width of the conductive members 51a and 51b is set to 7 to 40 占 퐉 because good transparency can be obtained even if the widths of the conductive members 51a and 51b are wide.

도 8은 실시예 2-1~실시예 2-5에 있어서의 각 파장의 빛의 반사율을 나타낸 것이다. 실시예 2-1~실시예 2-5에서는, 금속층의 재료를 MAM 또는 Mo-Nb 합금, 금속 산화물층의 재료를 IGO로 하고 있다. 8 shows the reflectance of light of each wavelength in Examples 2-1 to 2-5. In Examples 2-1 to 2-5, the material of the metal layer is MAM or Mo-Nb alloy, and the material of the metal oxide layer is IGO.

실시예 2-1 및 실시예 2-2는 유리기판에 MAM을 성막한 경우로, 어느 면을 육안으로 보는 측으로 해도, 파장이 400~700 nm인 영역에 있어서 빛의 반사율은 40~53% 정도인 것이 나타내어져 있다. 따라서, 도전체막을 은 합금의 단층으로 한 경우보다도 반사율은 저하되고, 파장이 400 nm 부근 및 650 nm 부근에서는, 은 합금과 IGO를 적층시킨 경우와 동일 정도의 반사율을 얻을 수 있다.In Examples 2-1 and 2-2, MAM was formed on a glass substrate. The reflectance of light in a region where the wavelength is 400 to 700 nm is 40 to 53% . Therefore, the reflectance is lower than that in the case where the conductor film is made of a single layer of silver alloy, and at the wavelengths around 400 nm and 650 nm, the reflectance can be obtained to the same degree as when silver alloy and IGO are laminated.

또한, MAM에 금속 산화물막을 조합하여 성막한 경우(실시예 2-3~실시예 2-5)는, 400~700 nm의 파장범위에 있어서 매우 낮은 반사율을 나타낸다. 특히 실시예 2-4 및 실시예 2-5는, 400~700 nm의 파장범위의 전역에 걸쳐 10% 이하(약 3~8% 정도)의 반사율인 것으로부터, 매우 시인성이 낮아, 높은 투명성을 구비하고 있는 것이 나타내어져 있다. In addition, when the metal oxide film is formed in combination with the MAM (Examples 2-3 to 2-5), the reflectance is extremely low in the wavelength range of 400 to 700 nm. In particular, in Examples 2-4 and 2-5, the reflectance is 10% or less (about 3% to 8%) over the entire wavelength range of 400 to 700 nm, As shown in FIG.

따라서 실시예 1-1~실시예 1-4, 실시예 2-1~실시예 2-5에 의해, 도전체막에 있어서, 시인측에 금속 산화물층을 형성했을 때, 시인측의 빛의 반사율이 저하되고, 그 결과, 높은 투명성을 구비한 도전체막으로 하는 것이 가능한 것이 나타내어졌다.Therefore, in Examples 1-1 to 1-4 and Examples 2-1 to 2-5, when the metal oxide layer was formed on the viewer side in the conductor film, the reflectance of light on the viewer side was As a result, it has been shown that a conductor film having high transparency can be obtained.

전술한 바와 같이, 본 발명의 정전용량형 입력장치(1)는, 제1 전극 패턴(20) 및 제2 전극 패턴(30)의 교차부(40)에 있어서 전기적으로 절연되어 있다. 그리고, 제1 전극 패턴(20)에 있어서, 이간하여 성막된 제1 투명도전막(21a, 21c)을 접속하는 도전부재(51a, 51b)와, 배선 패턴(50, 60) 및 접속단자(50a, 60a)가 도전체막으로 구성되어 있다. 따라서, 도전부재(51a, 51b)는, 배선 패턴(50, 60) 및 접속단자(50a, 60a)와 동시에 성막하는 것이 가능하기 때문에, 제조공정을 간소화할 수 있다. 또한 도전부재(51a, 51b)는, 투명도전막을 사용하여 형성하는 경우와 비교하여, 그 저항값이 작아, 정전용량형 입력장치(1)의 소비전력을 저감할 수 있다. The capacitive input device 1 of the present invention is electrically insulated at the intersection portion 40 of the first electrode pattern 20 and the second electrode pattern 30 as described above. The conductive patterns 51a and 51b and the wiring patterns 50 and 60 and the connection terminals 50a and 50b for connecting the first transparent conductive films 21a and 21c, 60a are formed of a conductive film. Therefore, since the conductive members 51a and 51b can be formed simultaneously with the wiring patterns 50 and 60 and the connection terminals 50a and 60a, the manufacturing process can be simplified. Further, as compared with the case where the conductive members 51a and 51b are formed by using a transparent conductive film, the resistance value thereof is small, and the power consumption of the capacitive input device 1 can be reduced.

본 발명의 정전용량형 입력장치(1)는, 휴대전화, 전자수첩 등의 휴대단말(PDA, Personal Digital Assistant), 게임기, 자동차 내비게이션, 퍼스널 컴퓨터, 티켓 판매기, 은행의 단말 등의 전자기기분야에 있어서 유용할 것으로 기대된다. The capacitive input device 1 of the present invention can be applied to a field of electronic devices such as a portable telephone (PDA, Personal Digital Assistant), a game machine, a car navigation system, a personal computer, a ticket vending machine, Are expected to be useful.

Claims (12)

입력조작이 행해지는 입력부와, 그 입력부로부터의 신호를 출력하기 위한 출력부를 가지며, 상기 입력부 및 상기 출력부가, 투명기판의 동일 면 상에 구비된 정전용량형 입력장치로서,
상기 출력부는, 상기 신호를 출력하는 접속단자와, 상기 입력부와 상기 접속단자를 전기적으로 접속하는 배선 패턴을 가지며,
상기 입력부는, 상기 투명기판 상의 제1 방향에 서로 이웃하여 배설(配設)되는 복수의 제1 투명도전막과, 그 제1 투명도전막을 전기적으로 접속하는 도전부재로 구성되는 복수의 제1 전극 패턴과,
상기 제1 방향과 교차하는 제2 방향에 서로 이웃하여 배설되는 복수의 제2 투명도전막과,
그 복수의 제2 투명도전막과 연속해서 형성되는 동시에 상기 도전부재와 교차하는 위치에 배설되는 접속부로 구성되는 복수의 제2 전극 패턴과,
상기 도전부재와 상기 접속부 사이에 배설되어, 상기 도전부재와 상기 접속부의 절연을 유지하는 절연막을 가지며,
상기 도전부재와 상기 접속단자와 상기 배선 패턴은 동일한 도전체막에 의해 형성되고,
그 도전체막은, 금속층의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층으로 되며,
상기 도전부재는, 선형상으로 형성되어 있는 것을 특징으로 하는 정전용량형 입력장치.
A capacitive input device having an input section for performing an input operation and an output section for outputting a signal from the input section, wherein the input section and the output section are provided on the same surface of the transparent substrate,
Wherein the output section has a connection terminal for outputting the signal and a wiring pattern for electrically connecting the input section and the connection terminal,
Wherein the input section includes a plurality of first transparent conductive films disposed adjacently to each other in a first direction on the transparent substrate and a plurality of first electrode patterns composed of a conductive member electrically connecting the first transparent conductive film, and,
A plurality of second transparent conductive films disposed adjacent to each other in a second direction crossing the first direction,
A plurality of second electrode patterns which are formed continuously with the plurality of second transparent conductive films and which are arranged at positions crossing the conductive members,
And an insulating film disposed between the conductive member and the connection portion to maintain insulation between the conductive member and the connection portion,
The conductive member, the connection terminal and the wiring pattern are formed of the same conductive film,
The conductor film is a single layer of a metal layer or a multilayer including at least one metal layer,
Wherein the conductive member is formed in a linear shape.
제1항에 있어서,
상기 도전체막은 상기 금속층의 단층으로 되고, 상기 도전부재의 상기 제2 방향의 폭이 4~10 ㎛인 것을 특징으로 하는 정전용량형 입력장치.
The method according to claim 1,
Wherein the conductor film is a single layer of the metal layer, and the width of the conductive member in the second direction is 4 to 10 占 퐉.
제1항에 있어서,
상기 도전체막은 금속층과 금속 산화물층이 번갈아 적층된 복층으로 되고,
상기 도전체막에 있어서, 상기 금속 산화물층이, 시인측(視認側)에 형성되어 되는 것을 특징으로 하는 정전용량형 입력장치.
The method according to claim 1,
The conductor film is a multilayer in which a metal layer and a metal oxide layer are alternately stacked,
Wherein the metal oxide layer is formed on the viewer side (viewing side) in the conductor film.
제3항에 있어서,
상기 도전부재의 상기 제2 방향의 폭이 7~40 ㎛인 것을 특징으로 하는 정전용량형 입력장치.
The method of claim 3,
And a width of the conductive member in the second direction is 7 to 40 占 퐉.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 금속층의 재료는, 은, 은 합금, 동, 동 합금, MAM(Mo 또는 Mo 합금/Al 또는 Al 합금/Mo 또는 Mo 합금의 3층 구조 화합물)으로부터 선택되는 어느 하나의 금속인 것을 특징으로 하는 정전용량형 입력장치.
5. The method according to any one of claims 1 to 4,
Wherein the material of the metal layer is any one selected from the group consisting of silver, a silver alloy, a copper alloy, a copper alloy, MAM (a three-layer structure compound of Mo or Mo alloy / Al or Al alloy / Mo or Mo alloy) Capacitive input device.
제3항 또는 제4항에 있어서,
상기 금속층의 재료는, 은, 은 합금, 동, 동 합금, MAM(Mo 또는 Mo 합금/Al 또는 Al 합금/Mo 또는 Mo 합금의 3층 구조 화합물)으로부터 선택되는 어느 하나의 금속이고,
상기 금속 산화물층은, 인듐 복합 산화물이 함유되어 되는 것을 특징으로 하는 정전용량형 입력장치.
The method according to claim 3 or 4,
The material of the metal layer is any one selected from silver, a silver alloy, a copper alloy, a copper alloy, MAM (a three-layer structure compound of Mo or Mo alloy / Al or Al alloy / Mo or Mo alloy)
Wherein the metal oxide layer contains an indium composite oxide.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 도전부재와 상기 접속부의 교차부에 있어서,
상기 투명기판 상에, 상기 도전부재와, 상기 절연막과, 상기 접속부가, 이 순서로 적층되어 되는 것을 특징으로 하는 정전용량형 입력장치.
5. The method according to any one of claims 1 to 4,
At the intersection of the conductive member and the connection portion,
Wherein the conductive member, the insulating film, and the connecting portion are laminated in this order on the transparent substrate.
입력조작이 행해지는 입력부와, 그 입력부로부터의 신호를 출력하기 위한 출력부를 가지며, 상기 입력부 및 상기 출력부가, 투명기판의 동일 면 상에 구비된 정전용량형 입력장치의 제조방법으로서,
상기 투명기판 상의 전면에, 투명도전막을 성막하는 투명도전막 성막공정과,
상기 투명도전막에 대해, 상기 투명기판 상의 제1 방향에 서로 이웃하여 배설되는 복수의 제1 투명도전막과, 상기 제1 방향과 교차하는 제2 방향에 배설되는 복수의 제2 투명도전막과, 그 복수의 제2 투명도전막과 연속해서 형성되는 접속부를 에칭하여 형성하는 투명도전막 패터닝공정과,
상기 투명기판 상의 전면에, 절연막을 성막하는 절연막 성막공정과,
상기 절연막을 패터닝하여, 상기 제1 투명도전막 상에 있어서, 상기 제2 투명도전막과 연속해서 형성되는 접속부를 개재시켜서 양측에 접촉구멍을 형성하는 접촉구멍 형성공정과,
상기 투명기판 상의 전면에, 금속층의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층으로 되는 도전체막을 성막하는 도전체막 성막공정과,
상기 도전체막에 대해, 상기 출력부가 상기 신호를 출력하기 위해 구비되는 접속단자와, 그 접속단자와 상기 입력부를 접속하는 배선 패턴과, 상기 복수의 제1 투명도전막을 전기적으로 접속하는 동시에 상기 접속부와 교차하는 위치에 배설되는 선형상의 도전부재를 에칭함으로써 형성하는 도전체막 패터닝공정,
을 구비하는 것을 특징으로 하는, 정전용량형 입력장치의 제조방법.
A manufacturing method of a capacitive input device having an input section for performing an input operation and an output section for outputting a signal from the input section, the input section and the output section being provided on the same surface of a transparent substrate,
A transparent conductive film forming step of forming a transparent conductive film on the entire surface of the transparent substrate,
A plurality of first transparent conductive films disposed in a first direction on the transparent substrate with respect to the transparent conductive film; a plurality of second transparent conductive films disposed in a second direction crossing the first direction; A transparent conductive film patterning step of forming a connection portion formed continuously with the second transparent conductive film of the transparent conductive film,
An insulating film forming step of forming an insulating film on the entire surface of the transparent substrate,
A contact hole forming step of patterning the insulating film to form contact holes on both sides of the first transparent conductive film through a connection portion formed continuously with the second transparent conductive film,
A conductor film forming step of forming a multilayer conductor film including a single layer of a metal layer or a metal layer of at least one layer on the entire surface of the transparent substrate;
A wiring pattern for connecting the connection terminal and the input section to the conductive film; and a wiring pattern for electrically connecting the plurality of first transparent conductive films to the connection section, A conductive film patterning step formed by etching a linear conductive member arranged at an intersecting position,
Wherein the step of forming the capacitive input device comprises the steps of:
입력조작이 행해지는 입력부와, 그 입력부로부터의 신호를 출력하기 위한 출력부를 가지며, 상기 입력부 및 상기 출력부가, 투명기판의 동일 면 상에 구비된 정전용량형 입력장치의 제조방법으로서,
상기 투명기판 상의 전면에, 금속층의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층으로 되는 도전체막을 성막하는 도전체막 성막공정과,
상기 도전체막에 대해, 상기 출력부가 상기 신호를 출력하기 위해 구비되는 접속단자와, 그 접속단자와 상기 입력부를 접속하는 배선 패턴과, 상기 투명기판 상의 제1 방향에 서로 이웃하여 배설되는 복수의 제1 투명도전막을 전기적으로 접속하는 동시에 상기 제1 방향을 따라 형성되는 선형상의 도전부재를 에칭하여 형성하는 도전체막 패터닝공정과,
상기 투명기판 상의 전면에, 절연막을 성막하는 절연막 성막공정과,
상기 절연막에 있어서, 상기 도전부재와, 상기 제1 방향과 교차하는 제2 방향에 서로 이웃하여 배설되는 복수의 제2 투명도전막과 연속해서 형성되는 동시에 상기 도전부재와 교차하는 위치에 배설되는 접속부를 절연하는 위치 이외의 부분을 제거하는 절연막 패터닝공정과,
상기 투명기판 상의 전면에, 투명도전막을 성막하는 투명도전막 성막공정과,
상기 투명도전막에 대해, 상기 제1 투명도전막과, 복수의 상기 제2 투명도전막과, 상기 접속부를 에칭하여 형성하는 투명도전막 패터닝공정,
을 구비하는 것을 특징으로 하는, 정전용량형 입력장치의 제조방법.
A manufacturing method of a capacitive input device having an input section for performing an input operation and an output section for outputting a signal from the input section, the input section and the output section being provided on the same surface of a transparent substrate,
A conductor film forming step of forming a multilayer conductor film including a single layer of a metal layer or a metal layer of at least one layer on the entire surface of the transparent substrate;
A wiring pattern for connecting the connection terminal and the input section to the conductive film; a wiring pattern for connecting the connection terminal and the input section; and a plurality of wiring patterns arranged adjacent to each other in the first direction on the transparent substrate, A conductive film patterning step of electrically connecting one transparent conductive film and etching the linear conductive member formed along the first direction;
An insulating film forming step of forming an insulating film on the entire surface of the transparent substrate,
And a connection portion formed continuously with a plurality of second transparent conductive films disposed adjacent to each other in a second direction intersecting with the first direction and arranged at a position intersecting with the conductive member, An insulating film patterning step of removing a portion other than the insulating position,
A transparent conductive film forming step of forming a transparent conductive film on the entire surface of the transparent substrate,
A transparent conductive film patterning step of forming the transparent conductive film by etching the first transparent conductive film, the plurality of second transparent conductive films, and the connection portion,
Wherein the step of forming the capacitive input device comprises the steps of:
제8항 또는 제9항에 있어서,
상기 도전체막 성막공정에 있어서, 상기 금속층의 단층을 성막하고,
상기 도전체막 패터닝공정에 있어서, 상기 도전부재의 상기 제2 방향의 폭이 4~10 ㎛가 되도록 형성하는 것을 특징으로 하는 정전용량형 입력장치의 제조방법.
10. The method according to claim 8 or 9,
In the conductive film forming step, a single layer of the metal layer is formed,
Wherein a width of the conductive member in the second direction is 4 to 10 占 퐉 in the step of patterning the conductive film.
제8항 또는 제9항에 있어서,
상기 도전체막 성막공정에 있어서, 최초 또는 최후에 금속 산화물층을 성막하는 공정을 구비하는 동시에,
상기 금속층을 성막하는 공정과, 상기 금속 산화물층을 성막하는 공정을 번갈아 구비하는 것을 특징으로 하는 정전용량형 입력장치의 제조방법.
10. The method according to claim 8 or 9,
And a step of forming a metal oxide layer at the beginning or at the end in the conductive film forming step,
Wherein the step of forming the metal layer and the step of forming the metal oxide layer are alternately provided.
제11항에 있어서,
상기 도전체막 패터닝공정에 있어서, 상기 도전부재의 상기 제2 방향의 폭이 7~40 ㎛가 되도록 형성하는 것을 특징으로 하는 정전용량형 입력장치의 제조방법.
12. The method of claim 11,
Wherein a width of the conductive member in the second direction is 7 to 40 占 퐉 in the step of patterning the conductive film.
KR1020117030738A 2009-06-23 2010-06-11 Capacitance type input device and production method thereof KR101464818B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-148923 2009-06-23
JP2009148923 2009-06-23
PCT/JP2010/059926 WO2010150668A1 (en) 2009-06-23 2010-06-11 Capacitance type input device and production method thereof

Publications (2)

Publication Number Publication Date
KR20120040155A KR20120040155A (en) 2012-04-26
KR101464818B1 true KR101464818B1 (en) 2014-11-25

Family

ID=43386440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117030738A KR101464818B1 (en) 2009-06-23 2010-06-11 Capacitance type input device and production method thereof

Country Status (5)

Country Link
JP (1) JP5503651B2 (en)
KR (1) KR101464818B1 (en)
CN (1) CN102804108B (en)
TW (1) TWI502451B (en)
WO (1) WO2010150668A1 (en)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011128674A (en) * 2009-12-15 2011-06-30 Sony Corp Electrostatic capacitance-type input device and method for manufacturing the same
CN103443750B (en) * 2011-01-20 2017-02-15 日产化学工业株式会社 Coating composition for touch panels, coating film, and touch panel
JP5780455B2 (en) * 2011-06-17 2015-09-16 凸版印刷株式会社 Projection-type capacitive touch panel sensor and method for manufacturing the same, and display device including projection-type capacitive touch panel sensor
WO2013008679A1 (en) 2011-07-11 2013-01-17 大日本印刷株式会社 Color filter formation substrate and method for manufacturing same, and display device
JP5930150B2 (en) * 2011-08-23 2016-06-08 大日本印刷株式会社 Touch panel sensor with color filter, liquid crystal display device, and coordinate detection device
CN102955628B (en) 2011-08-26 2015-12-09 宸鸿科技(厦门)有限公司 The manufacture method of contact panel
CN103049144A (en) * 2011-10-14 2013-04-17 宸鸿科技(厦门)有限公司 Touch control device figure and manufacture method thereof
CN103186275B (en) * 2011-12-31 2015-09-30 宸鸿科技(厦门)有限公司 Contact panel and preparation method thereof
JP5928689B2 (en) * 2012-01-10 2016-06-01 大日本印刷株式会社 Touch panel member, coordinate detection device, and touch panel member manufacturing method
JP5588466B2 (en) * 2012-01-16 2014-09-10 Smk株式会社 Touch panel wiring structure
WO2013118883A1 (en) * 2012-02-09 2013-08-15 シャープ株式会社 Touch-panel substrate
CN103246385B (en) * 2012-02-10 2016-05-25 阿尔卑斯电气株式会社 Input unit
JP5865819B2 (en) * 2012-02-10 2016-02-17 アルプス電気株式会社 Input device
WO2013118881A1 (en) * 2012-02-10 2013-08-15 シャープ株式会社 Capacitive-type touch panel
JP5075282B1 (en) * 2012-02-10 2012-11-21 アルプス電気株式会社 Input device
JP5075287B1 (en) * 2012-04-26 2012-11-21 アルプス電気株式会社 Input device
CN103853397A (en) * 2012-12-04 2014-06-11 厦门天马微电子有限公司 Capacitive touch screen and manufacturing method thereof
JP6061698B2 (en) * 2013-01-24 2017-01-18 ジオマテック株式会社 Protection panel integrated touch panel sensor, manufacturing method thereof, and portable electronic device
JP6143552B2 (en) * 2013-05-27 2017-06-07 デクセリアルズ株式会社 Touch panel and method for manufacturing touch panel
KR20150011926A (en) * 2013-07-24 2015-02-03 삼성디스플레이 주식회사 Touch Screen Panel and Fabricating Method Thereof
CN104423667B (en) * 2013-08-30 2018-01-12 Lg伊诺特有限公司 Touch pad and display
JP6157293B2 (en) * 2013-09-12 2017-07-05 株式会社アルバック Touch panel and method for manufacturing touch panel
JP2015118537A (en) * 2013-12-18 2015-06-25 大日本印刷株式会社 Display device with touch panel sensor and touch position detection function
JP6213832B2 (en) * 2014-01-29 2017-10-18 株式会社アルバック Touch panel
TWI666582B (en) * 2014-06-24 2019-07-21 日商Vts觸控感測器股份有限公司 Manufacturing method of touch sensor substrate
JP6497744B2 (en) * 2015-08-21 2019-04-10 株式会社アルバック Touch panel
CN109143637B (en) * 2017-06-16 2020-02-18 京东方科技集团股份有限公司 Panel manufacturing method, panel and display device
CN110456946A (en) * 2018-05-07 2019-11-15 蓝思科技(长沙)有限公司 Grid type Touch Screen component and electronic equipment
JP7315862B2 (en) 2021-09-30 2023-07-27 ダイキン工業株式会社 Power conversion equipment and refrigeration equipment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008269297A (en) * 2007-04-20 2008-11-06 Seiko Epson Corp Coordinate input device and display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4506785B2 (en) * 2007-06-14 2010-07-21 エプソンイメージングデバイス株式会社 Capacitive input device
CN100495139C (en) * 2007-10-10 2009-06-03 友达光电股份有限公司 Touching control panel and its manufacturing method
TWM344544U (en) * 2007-12-25 2008-11-11 Cando Corp Sensory structure of touch panel
CN101424817B (en) * 2008-12-17 2010-07-21 友达光电股份有限公司 Method for making colorful filtering touch control substrate
JP3149113U (en) * 2008-12-25 2009-03-12 洋華光電股▲ふん▼有限公司 Capacitor-type contact control induction structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008269297A (en) * 2007-04-20 2008-11-06 Seiko Epson Corp Coordinate input device and display device

Also Published As

Publication number Publication date
KR20120040155A (en) 2012-04-26
TW201108083A (en) 2011-03-01
JP5503651B2 (en) 2014-05-28
WO2010150668A1 (en) 2010-12-29
CN102804108A (en) 2012-11-28
CN102804108B (en) 2015-11-25
JPWO2010150668A1 (en) 2012-12-10
TWI502451B (en) 2015-10-01

Similar Documents

Publication Publication Date Title
KR101464818B1 (en) Capacitance type input device and production method thereof
TWI411948B (en) Capacitive input device
JP4998919B2 (en) Capacitive input device
TWI635428B (en) Projected capacitive touch panel with a silver-inclusive transparent conducting layer(s)
JP4720857B2 (en) Capacitance type input device and display device with input function
EP2386937B1 (en) Capacitive touch panel and method of reducing visibility of metal conductors in the same
US20100053114A1 (en) Touch panel apparatus and method for manufacturing the same
TWI417779B (en) Touch panel and liquid crystal display device including the same
JP5942454B2 (en) Touch panel sensor, display device with touch panel, and method of manufacturing touch panel sensor
US20110157086A1 (en) Electrostatic capacity type touch panel, display device and process for producing electrostatic capacity type touch panel
US20140092323A1 (en) Touch panel comprising conductive pattern
JP5827972B2 (en) Touch sensor integrated display device
JP2020531935A (en) Touch structure and its manufacturing method, display device
EP2657818A2 (en) Touch panel and method of manufacturing the same
JP5763417B2 (en) Electrode substrate for capacitance type input device and capacitance type input device
JP5375692B2 (en) Manufacturing method of touch panel sensor
US20200150804A1 (en) Touch substrate and method of fabracating the same, touch display device
KR102007662B1 (en) Display device having minimizded bezel
JP2013149196A (en) Touch panel sensor, display device with touch panel, and method of manufacturing touch panel sensor
JP5707949B2 (en) Touch panel sensor and method for manufacturing touch panel sensor
JP2013015989A (en) Capacitive touch panel and manufacturing method therefor
JP5659684B2 (en) Touch panel substrate and manufacturing method thereof
JP2014178718A (en) Touch panel and display device with touch panel
JP5928689B2 (en) Touch panel member, coordinate detection device, and touch panel member manufacturing method
JP2020052552A (en) Conductive pattern substrate and method of manufacturing conductive pattern substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171010

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 5