KR20120040155A - Capacitance type input device and production method thereof - Google Patents

Capacitance type input device and production method thereof Download PDF

Info

Publication number
KR20120040155A
KR20120040155A KR1020117030738A KR20117030738A KR20120040155A KR 20120040155 A KR20120040155 A KR 20120040155A KR 1020117030738 A KR1020117030738 A KR 1020117030738A KR 20117030738 A KR20117030738 A KR 20117030738A KR 20120040155 A KR20120040155 A KR 20120040155A
Authority
KR
South Korea
Prior art keywords
film
transparent conductive
conductive member
input device
transparent
Prior art date
Application number
KR1020117030738A
Other languages
Korean (ko)
Other versions
KR101464818B1 (en
Inventor
히로유키 스가와라
Original Assignee
지오마텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지오마텍 가부시키가이샤 filed Critical 지오마텍 가부시키가이샤
Publication of KR20120040155A publication Critical patent/KR20120040155A/en
Application granted granted Critical
Publication of KR101464818B1 publication Critical patent/KR101464818B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0414Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0414Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position
    • G06F3/04142Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position the force sensing means being located peripherally, e.g. disposed at the corners or at the side of a touch sensing plate
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0414Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position
    • G06F3/04144Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position using an array of force sensing means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0414Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position
    • G06F3/04146Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using force sensing means to determine a position using pressure sensitive conductive elements delivering a boolean signal and located between crossing sensing lines, e.g. located between X and Y sensing line layers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/04162Control or interface arrangements specially adapted for digitisers for exchanging data with external devices, e.g. smart pens, via the digitiser sensing hardware
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/04166Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G06F3/041661Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving using detection at multiple resolutions, e.g. coarse and fine scanning; using detection within a limited area, e.g. object tracking window
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/04166Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G06F3/041662Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving using alternate mutual and self-capacitive scanning
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/0418Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/0418Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04186Touch location disambiguation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Abstract

[과제] 본 발명은 투명성이 높고, 또한 소비전력이 작은 정전용량형 입력장치를 제공하는 것을 과제로 한다.
[해결수단] 상기 과제를 해결하기 위해, 본 발명의 정전용량형 입력장치는, 입력부와, 출력부를 투명기판의 동일 면 상에 구비한 정전용량형 입력장치로서, 출력부는, 신호를 출력하는 접속단자와, 입력부와 접속단자를 전기적으로 접속하는 배선 패턴을 갖는다. 입력부는, 제1 방향에 서로 이웃하여 배설되는 복수의 제1 투명도전막과, 제1 투명도전막을 전기적으로 접속하는 도전부재로 구성되는 복수의 제1 전극 패턴을 가지며, 또한, 제1 방향과 교차하는 제2 방향에 서로 이웃하여 배설되는 복수의 제2 투명도전막과, 제1 전극 패턴의 도전부재와 교차하는 위치에 배설되는 접속부로 구성되는 제2 전극 패턴을 갖는다. 도전부재와 접속단자와 배선 패턴은 동일 도전체막에 의해 형성되고, 도전체막은, 금속층의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층에 의해 구성되며, 도전부재는 선형상으로 형성되어 있는 것을 특징으로 한다.
DISCLOSURE OF THE INVENTION An object of the present invention is to provide a capacitive input device having high transparency and low power consumption.
In order to solve the above problems, the capacitive input device of the present invention is a capacitive input device having an input portion and an output portion on the same side of a transparent substrate, wherein the output portion is a connection for outputting a signal. It has a wiring pattern which electrically connects a terminal, an input part, and a connection terminal. The input unit has a plurality of first electrode patterns composed of a plurality of first transparent conductive films disposed adjacent to each other in a first direction, and a conductive member for electrically connecting the first transparent conductive film, and intersects with the first direction. And a second electrode pattern including a plurality of second transparent conductive films disposed adjacent to each other in a second direction, and a connection part disposed at a position crossing the conductive member of the first electrode pattern. The conductive member, the connecting terminal, and the wiring pattern are formed of the same conductor film, and the conductor film is composed of a single layer of a metal layer or multiple layers including at least one metal layer, and the conductive member is formed in a linear shape. It is done.

Description

정전용량형 입력장치 및 그의 제조방법{Capacitance type input device and production method thereof}Capacitive type input device and production method

본 발명은, 정전용량형 입력장치 및 그의 제조방법에 관한 것으로, 특히, 높은 투명성을 구비하는 동시에 소비전력을 억제한 정전용량형 입력장치 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitive input device and a method for manufacturing the same, and more particularly, to a capacitive input device having high transparency and suppressing power consumption, and a method for manufacturing the same.

최근 들어, 휴대전화, 전자수첩 등의 휴대단말(PDA, Personal Digital Assistant), 게임기, 자동차 내비게이션, 퍼스널 컴퓨터, 티켓 판매기, 은행의 단말 등의 전자기기분야에 있어서, 액정장치 등의 표면에 태블릿형 입력장치(터치 패널)가 도입되어 있고, 그 수요는 비약적으로 신장되고 있다. 이러한 입력장치의 경우, 액정장치의 화상표시영역에 표시된 지시 화상을 참조하면서, 이 지시 화상이 표시되어 있는 개소에 스타일러스 펜이나 손가락 등으로 접촉함으로써, 지시 화상에 대응하는 정보의 입력을 행할 수 있다. Background Art In recent years, in the fields of electronic devices such as PDAs (PDAs), game machines, car navigation systems, personal computers, ticket vending machines, bank terminals, and the like, tablets are provided on the surface of liquid crystal devices. An input device (touch panel) has been introduced, and the demand is rapidly increasing. In the case of such an input device, while the reference image displayed on the image display area of the liquid crystal device is referred to, information corresponding to the instruction image can be input by contacting the point where the instruction image is displayed with a stylus pen or a finger. .

터치 패널식 입력장치는, 스타일러스 펜이나 손가락으로 조작영역에 대해 입력조작을 행했을 때, 조작영역 내의 입력조작 위치를 검출하여, 외부 처리장치로 입력조작 위치를 나타내는 입력신호를 출력한다. 이때의 동작원리에 의해, 터치 패널식 입력장치는 주로, 저항막형, 정전용량형, 전자유도형, 초음파 표면탄성파형, 적외선 주사형 등이 있는데, 현재는 위치 검출이 용이하고, 비교적 비용이 억제되는 저항막형의 입력장치가 주류가 되어 있다. The touch panel input device detects an input operation position in the operation area when the input operation is performed on the operation area with a stylus pen or a finger, and outputs an input signal indicating the input operation position to the external processing device. Due to the operation principle at this time, the touch panel input device mainly includes a resistive film type, a capacitive type, an electromagnetic induction type, an ultrasonic surface acoustic wave type, and an infrared scan type. The resistive film input device is the mainstream.

그러나, 저항막형의 입력장치는, 필름과 유리의 2매 구조로 필름을 아래로 눌러 쇼트시키는 구조이기 때문에, 동작 온도범위가 좁고, 경시변화에 약하다는 문제점이 있다. 또한, 충격에 약하고, 수명이 짧다는 문제점을 가지고 있다. 또한, 입력장치의 면적 확대에 수반되는 정밀도의 저하나, 금속박막을 2매 필요로 하기 때문에 투명성이 떨어진다는 문제점도 있다. However, since the resistive input device has a structure in which a film is pressed down by a two-piece structure of film and glass, the operating temperature range is narrow and it is weak against changes over time. In addition, it is vulnerable to impact and has a short lifespan. In addition, there is also a problem that the transparency decreases due to the decrease in the precision associated with the enlargement of the area of the input device and the need for two metal thin films.

이에 대해, 정전용량형의 입력장치는, 입력장치의 표면 전체에 전해를 형성하고, 유저의 손가락이 접촉 또는 근접한 부분의 표면전하의 변화에 의해 위치 검출을 행하기 때문에, 먼지나 물에 강하여 내구성이 있고, 또한 고분해능을 갖는다. 또한, 응답속도가 높고, 또한 손가락 등의 도체에만 반응하기 때문에, 그 밖의 것(예를 들면 의복 등)이 접촉했을 때의 오작동이 없다고 하는 이점도 가지고 있다. On the other hand, the capacitive input device forms electrolysis on the entire surface of the input device, and detects the position by the change of the surface charge of the part where the user's finger is in contact with or close to it. And also has high resolution. Moreover, since the response speed is high and only responds to conductors, such as a finger, it also has the advantage that there is no malfunction when another thing (for example, clothes etc.) touches.

이러한 정전용량형의 입력장치로서, 특허문헌 1 및 2에서는, 1매의 기판 상에서 서로 교차하는 방향에 전극 패턴을 연재(延在)시켜서, 격자형상의 전극 패턴을 형성하고, 유저의 손가락이 접촉 또는 근접했을 때, 전극 간의 정전용량이 변화하는 것을 검지하여 입력위치를 검출하는 기술이 제안되어 있다.As such a capacitive input device, Patent Literatures 1 and 2 form an electrode pattern in a direction crossing each other on a single substrate to form a lattice-shaped electrode pattern, and the user's fingers touch each other. Alternatively, a technique for detecting an input position by detecting a change in capacitance between electrodes when approaching has been proposed.

특허문헌 1 : 일본국 특허공개 제2008-310550호 공보Patent Document 1: Japanese Patent Publication No. 2008-310550

특허문헌 2 : 일본국 실용신안등록 제3134925호 공보Patent Document 2: Japanese Utility Model Registration No. 3134925

일반적으로, 터치 패널식 입력장치는 화상표시장치 위에 배설(配設)되어, 조작자가 화상표시장치에 표시된 화상을 보고, 터치 패널식 입력장치에 접촉함으로써 조작된다. 따라서, 화상표시장치에 표시된 화상을 터치 패널식 입력장치의 조작면측에서 육안으로 볼 필요가 있기 때문에, 터치 패널식 입력장치는 투명성이 높은 것이 요구된다. 그 때문에, 터치 패널식 입력장치의 기판 및 전극 패턴의 재료로서, 투명성이 우수한 재료가 사용되어 왔다. In general, a touch panel input device is disposed on an image display device and operated by the operator viewing an image displayed on the image display device and touching the touch panel input device. Therefore, since the image displayed on the image display device needs to be viewed visually from the operation surface side of the touch panel input device, the touch panel input device is required to have high transparency. Therefore, materials excellent in transparency have been used as materials of the substrate and the electrode pattern of the touch panel input device.

특허문헌 1에서는 각 전극 패턴의 교차부를 작게 하고, 또한 그 교차부에 있어서, 투광성의 박막(투명도전막)을 적층한 구조로 하고 있기 때문에, 전극 패턴의 교차부가 눈에 띄지 않아, 그 결과, 투명성이 높은 터치 패널식 입력장치를 제공하고 있다. 또한, 특허문헌 2에 있어서도, 투명성을 갖는 재료(투명도전막)에 의해 구성된 입력장치가 개시되어 있다. In patent document 1, since the intersection part of each electrode pattern is made small and it has a structure which laminated | stacked the translucent thin film (transparent conductive film) in the intersection part, the intersection part of an electrode pattern is not outstanding, As a result, transparency This high touch panel input device is provided. Moreover, also in patent document 2, the input device comprised by the material (transparent conductive film) which has transparency is disclosed.

한편, 정전용량형의 입력장치는, 상시 전류를 흐르게 할 필요가 있기 때문에, 그 소비전력은, 장치 전체의 저항값에 크게 의존한다. 따라서, 터치 패널식 입력장치에 있어서, 투명도전막을 패터닝한 경우, 투명도전막은 금속과 비교하여 저항값이 크기 때문에, 입력부를 작동시키는 전압이 높아져, 소비전력이 증가한다는 문제점이 있다. On the other hand, since the capacitance-type input device needs to flow current at all times, its power consumption largely depends on the resistance value of the entire apparatus. Therefore, in the touch panel input device, when the transparent conductive film is patterned, since the transparent conductive film has a larger resistance value than the metal, the voltage for operating the input unit is increased, resulting in an increase in power consumption.

또한, 정전용량형의 입력장치는, 전술한 바와 같이 투명도전막을 패터닝한 경우, 소비전력이 증가한다. 이에 대해, 조금이라도 소비전력의 삭감을 도모하여, 외부장치와의 접속에 사용되는 배선 패턴으로서, 저항값이 낮은 금속박막이 사용되고 있었다. 따라서, 투명성을 필요로 하는 터치 패널식 입력장치에 있어서는, 전극 패턴, 및 교차부의 도전부재는 투명도전막이 사용되는 한편으로, 배선 패턴은 금속박막이 사용되고 있어, 전극 패턴 및 교차부의 도전부재와, 배선 패턴이 각각 상이한 재료에 의해 구성되어 있었다. 그 때문에, 배선 패턴의 성막공정, 및 전극 패턴 등의 성막공정이 각각 별도로 필요하여, 제조공정이 번잡해지기 쉽다고 하는 문제점이 있었다. In addition, in the capacitive input device, the power consumption increases when the transparent conductive film is patterned as described above. On the other hand, the metal thin film with low resistance value was used as the wiring pattern used for the connection with an external apparatus in order to reduce power consumption even a little. Therefore, in a touch panel input device requiring transparency, a transparent conductive film is used for the electrode pattern and the conductive member of the crossing portion, while a metal thin film is used for the wiring pattern. Wiring patterns were made of different materials, respectively. Therefore, there is a problem that a film forming step of a wiring pattern and a film forming step such as an electrode pattern are separately required, and the manufacturing process is likely to be complicated.

본 발명의 목적은, 정전용량형 입력장치에 있어서, 투명성이 높고, 또한 소비전력이 작은 터치 패널식 입력장치를 제공하는 것에 있다. 또한, 본 발명의 다른 목적은, 정전용량형 입력장치를 간단한 구성으로 하여, 간략화한 제조공정으로 함으로써 저렴한 정전용량형 입력장치를 제공하는 것에 있다. 또한 본 명세서에 있어서는, 입력장치를 통해 보는 화상에 대해, 인간의 시력에 의한 시인성(視認性)을 투명성으로 표현하고 있다. 즉, 미세하기 때문에 눈으로 보고 확인(시인)할 수 없는 것에 의해 빛이 차단되어, 광투과량이 약간 감소한 경우에도, 화상 시인성에 영향이 없는 경우는 투명하다고 표현하고 있다.An object of the present invention is to provide a touch panel input device having high transparency and low power consumption in a capacitive input device. Another object of the present invention is to provide an inexpensive capacitive input device by setting the capacitive input device in a simple configuration and using a simplified manufacturing process. In addition, in this specification, the visibility by human eyesight is expressed with transparency with respect to the image seen through an input device. In other words, even when the light is blocked because it is fine and cannot be seen (viewed) by the eye, and the light transmittance is slightly reduced, the image visibility is expressed as being transparent.

상기 과제는, 본 발명의 정전용량형 입력장치에 의하면, 입력조작이 행해지는 입력부와, 그 입력부로부터의 신호를 출력하기 위한 출력부를 가지며, 상기 입력부 및 상기 출력부가, 투명기판의 동일 면 상에 구비된 정전용량형 입력장치로서, 상기 출력부는, 상기 신호를 출력하는 접속단자와, 상기 입력부와 상기 접속단자를 전기적으로 접속하는 배선 패턴을 가지며, 상기 입력부는, 상기 투명기판 상의 제1 방향에 서로 이웃하여 배설되는 복수의 제1 투명도전막과, 그 제1 투명도전막을 전기적으로 접속하는 도전부재로 구성되는 복수의 제1 전극 패턴과, 상기 제1 방향과 교차하는 제2 방향에 서로 이웃하여 배설되는 복수의 제2 투명도전막과, 그 복수의 제2 투명도전막과 연속해서 형성되는 동시에 상기 도전부재와 교차하는 위치에 배설되는 접속부로 구성되는 복수의 제2 전극 패턴과, 상기 도전부재와 상기 접속부 사이에 배설되어, 상기 도전부재와 상기 접속부의 절연을 유지하는 절연막을 가지며, 상기 도전부재와 상기 접속단자와 상기 배선 패턴은 동일한 도전체막에 의해 형성되고, 그 도전체막은, 금속층의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층으로 되며, 상기 도전부재는, 선형상으로 형성되어 있는 것으로 인해 해결된다. According to the capacitive input device of the present invention, there is provided an input unit for performing an input operation and an output unit for outputting a signal from the input unit, wherein the input unit and the output unit are on the same side of the transparent substrate. A capacitive input device provided, wherein said output portion has a connection terminal for outputting said signal, and a wiring pattern for electrically connecting said input portion and said connection terminal, and said input portion in a first direction on said transparent substrate. A plurality of first electrode patterns comprising a plurality of first transparent conductive films disposed adjacent to each other, a conductive member for electrically connecting the first transparent conductive film, and a second direction crossing the first direction A plurality of second transparent conductive films to be disposed, and the connecting portion formed in succession to the plurality of second transparent conductive films and intersected with the conductive member A plurality of second electrode patterns and an insulating film disposed between the conductive member and the connecting portion to maintain insulation between the conductive member and the connecting portion, wherein the conductive member, the connecting terminal, and the wiring pattern have the same conductivity; The conductive film is formed by a body film, and the conductive film is a single layer of a metal layer or a multilayer including at least one or more metal layers. The conductive member is solved by being formed in a linear shape.

이와 같이, 제1 전극 패턴에 있어서, 제1 투명도전막을 전기적으로 접속하는 도전부재가, 투명도전막보다도 저항값이 작은 금속층(금속박막)을 포함하는 도전체막에 의해 구성됨으로써, 정전용량형 입력장치의 소비전력을 삭감할 수 있다. 종래기술에서는, 정전용량형 입력장치의 조작영역에 있어서의 투명성을 확보하기 위해, 전극 패턴은 모두 투명도전막을 사용하여 형성되고 있었다. 그러나, 투명도전막은 그 저항값이 두께에 의존하여, 두께 수 십 nm 정도 이상일 때에도, 1.5×10-4 Ω㎝ 정도의 저항률을 취하나, 그 저항률은 금속박막의 저항률(예를 들면 동의 저항률 1.67×10-6 Ω㎝)과 비교하여 극단적으로 크다. 따라서, 투명도전막을 사용한 경우, 정전용량형 입력장치의 소비전력은 커지나, 본 발명과 같이, 금속층을 1층, 또는 적어도 1층 이상의 금속층을 포함하는 복층에 의해 도전체막을 구성함으로써, 소비전력의 삭감을 도모할 수 있다. In this way, in the first electrode pattern, the conductive member for electrically connecting the first transparent conductive film is constituted by a conductive film including a metal layer (metal thin film) having a lower resistance value than the transparent conductive film, whereby a capacitive input device is provided. Can reduce power consumption. In the prior art, in order to ensure transparency in the operation region of the capacitive input device, all of the electrode patterns were formed using a transparent conductive film. However, the transparent conductive film has a resistivity of about 1.5 × 10 −4 Ωcm even when its resistance value depends on the thickness and is about tens of nm or more thick, but the resistivity is the resistivity of the metal thin film (for example, copper resistivity of 1.67 ×). 10 -6 Ωcm) is extremely large. Therefore, when the transparent conductive film is used, the power consumption of the capacitive input device increases, but as in the present invention, the conductive film is composed of one layer or multiple layers including at least one or more metal layers. We can reduce.

이때, 청구항 2와 같이, 상기 도전체막은 상기 금속층의 단층으로 되고, 상기 도전부재의 상기 제2 방향의 폭이 4~10 ㎛이면 바람직하다. At this time, as in Claim 2, it is preferable that the said conductor film becomes a single layer of the said metal layer, and the width | variety of the said 2nd direction of the said conductive member is 4-10 micrometers.

이와 같이, 도전체막을 금속층만으로 형성한 경우, 도전부재의 폭을 4~10 ㎛라는 매우 좁은 구성으로 하면, 인간의 시력으로는 도전부재를 전혀 눈으로 보고 확인할 수 없다. 따라서, 도전부재를 조작자가 눈으로 보고 확인하지 못해, 정전용량형 입력장치의 조작영역의 투명성을 확보할 수 있다. 도전체막을 금속층만으로 한 경우, 도전부재의 폭을 10 ㎛보다도 크게 하면 도전부재가 약간이기는 하나 조작자로부터 눈으로 보고 확인되며, 4 ㎛보다 작게 하면 에칭 등에 의한 패터닝의 정밀도가 저하되기 때문에 바람직하지 않다.As described above, in the case where the conductor film is formed only of the metal layer, if the width of the conductive member is set to a very narrow structure of 4 to 10 µm, the conductive member can not be seen by eye at all. Therefore, the operator cannot see and confirm the conductive member, thereby ensuring transparency of the operation area of the capacitive input device. In the case where the conductor film is made of only the metal layer, it is not preferable if the width of the conductive member is larger than 10 μm, but the conductive member is slightly visible but confirmed by the operator. .

또한, 청구항 3과 같이, 상기 도전체막은 금속층과 금속 산화물층이 번갈아 적층된 복층으로 되고, 상기 도전체막에 있어서, 상기 금속 산화물층이, 시인측에 형성되어 되면 바람직하다. Moreover, as in Claim 3, it is preferable that the said conductor film becomes a multilayer in which the metal layer and the metal oxide layer were laminated | stacked alternately, and in the said conductor film, the said metal oxide layer is formed in the visual recognition side.

이와 같이, 조작자의 시인측에 금속 산화물층을 형성함으로써, 각 층 간에 있어서의 빛의 간섭을 이용하여, 도전체막의 반사율을 저하시킬 수 있다.In this way, by forming the metal oxide layer on the operator's viewing side, the reflectance of the conductor film can be reduced by using the interference of light between the layers.

도전부재와 같은 미세한 형상은, 투과광으로는 눈으로 보고 확인되지 않더라도, 반사광의 방향에 따라서는 눈으로 보고 확인 가능해지는 경우가 있으나, 반사율을 저하시킴으로써, 이 문제를 해소할 수 있다. The fine shape such as the conductive member may be visually identified and confirmed depending on the direction of the reflected light even though it is not visually confirmed by the transmitted light, but this problem can be solved by lowering the reflectance.

그리고, 금속층과 금속 산화물층을 각각 복수 적층하면, 추가로 반사율을 저하시킬 수 있다. 그 결과, 도전체막에 의해 형성되는 도전부재, 접속단자, 배선 패턴이 보다 눈으로 보고 확인하기 어려워져, 입력부 및 출력부에 있어서 균일하게 투명성이 향상된 정전용량형 입력장치를 제공할 수 있다. And if a plurality of metal layers and metal oxide layers are laminated, respectively, the reflectance can be further lowered. As a result, the conductive member, the connecting terminal, and the wiring pattern formed by the conductor film are more difficult to see and confirm visually, so that a capacitive input device with improved transparency can be provided uniformly in the input section and the output section.

또한, 「시인측(視認側)」이란, 정전용량형 입력장치에 있어서, 조작자가 눈으로 보고 확인하는 쪽을 가리키는 것이다. 보다 상세하게는, 투명기판 상에서, 입력부와 출력부가 형성된 쪽(표면)에서 조작자가 눈으로 보고 확인하는 경우는, 도전체막의 최상층을 가리킨다. 한편, 입력부와 출력부가 형성되어 있지 않은 쪽(이면)에서 조작자가 눈으로 보고 확인하는 경우는, 도전체막의 최하층을 가리키는 것이다. In addition, the "view side" refers to the side which an operator visually confirms in a capacitive input device. In more detail, when an operator visually confirms from the side (surface) in which the input part and the output part were formed on the transparent substrate, it points to the uppermost layer of a conductor film. On the other hand, when the operator visually confirms from the side (rear surface) where the input unit and the output unit are not formed, it points to the lowest layer of the conductor film.

또한 이때, 청구항 4와 같이, 상기 도전부재의 상기 제2 방향의 폭이 7~40 ㎛이면 바람직하다. At this time, as in claim 4, the width in the second direction of the conductive member is preferably 7 to 40 µm.

이와 같이, 도전체막에 있어서 조작자의 시인측에 금속 산화물층을 형성하고, 투명성을 향상시킴으로써 도전부재를 형성할 때, 도전부재의 폭을 7~40 ㎛로 하면 된다. 도전부재를 금속층만으로 구성한 경우와 달리, 금속 산화물층을 시인측에 형성한 경우, 보다 투명성이 향상되기 때문에, 도전부재의 폭을 크게 한 경우에도 눈으로 보고 확인하기 어려워진다. 단, 금속 산화물층을 시인측에 형성하더라도, 도전부재의 폭을 40 ㎛보다도 크게 한 경우, 약간이기는 하나 도전부재가 눈으로 보고 확인되기 때문에 바람직하지 않다. 또한, 7 ㎛보다도 작게 하면 에칭 등에 의한 패터닝의 정밀도가 저하되기 때문에 바람직하지 않다. Thus, when forming a conductive member by forming a metal oxide layer on the operator's visual side in a conductor film, and improving transparency, the width | variety of a conductive member should just be 7-40 micrometers. Unlike the case where the conductive member is composed of only the metal layer, when the metal oxide layer is formed on the viewing side, transparency is more improved, and therefore, even when the width of the conductive member is increased, it becomes difficult to see and confirm visually. However, even when the metal oxide layer is formed on the viewing side, when the width of the conductive member is larger than 40 µm, it is not preferable because the conductive member is visually confirmed but slightly. Moreover, when smaller than 7 micrometers, since the precision of the patterning by an etching etc. falls, it is unpreferable.

또한, 청구항 5와 같이, 상기 금속층의 재료는, 은, 은 합금, 동, 동 합금, MAM(Mo 또는 Mo 합금/Al 또는 Al 합금/Mo 또는 Mo 합금의 3층 구조 화합물)으로부터 선택되는 어느 하나의 금속이면 바람직하다. In addition, as in claim 5, the material of the metal layer is any one selected from silver, silver alloy, copper, copper alloy, MAM (Mo or Mo alloy / Al or Al alloy / Mo or Mo alloy) It is preferable if it is a metal.

이들 금속 재료는 저항값이 작기 때문에, 도전부재와, 접속단자와, 배선 패턴을 상기 금속의 박막으로 되는 단층, 또는 상기 금속의 박막을 포함하는 복층으로 함으로써, 소비전력이 작은 정전용량형 입력장치를 얻을 수 있다. 또한, 저항값이 작기 때문에, 배선 피치를 좁게 할 수 있어, 그 결과, 배선 패턴이 배설되는 액자면적(출력부)을 좁게 할 수 있다. 또한, 배선 피치가 협소화 가능한 것으로부터, 동 설치면적으로 배선 패턴을 늘리는 것이 가능해져, 높은 위치 정밀도로 입력신호를 검출할 수 있다. Since these metal materials have a small resistance value, the capacitive input device having low power consumption can be obtained by setting the conductive member, the connection terminal, and the wiring pattern into a single layer made of the thin film of the metal or a multilayer including the thin film of the metal. Can be obtained. In addition, since the resistance value is small, the wiring pitch can be narrowed, and as a result, the frame area (output section) in which the wiring pattern is disposed can be narrowed. Further, since the wiring pitch can be narrowed, the wiring pattern can be increased in the same installation area, and the input signal can be detected with high positional accuracy.

또한, 상기 금속 재료는, 에칭에 의한 가공이 용이하기 때문에, 본 발명의 정전용량형 입력장치의 제조에 적합하다. Moreover, since the said metal material is easy to process by an etching, it is suitable for manufacture of the capacitive input device of this invention.

또한, 청구항 6과 같이, 상기 금속층의 재료는, 은, 은 합금, 동, 동 합금, MAM(Mo 또는 Mo 합금/Al 또는 Al 합금/Mo 또는 Mo 합금의 3층 구조 화합물)으로부터 선택되는 어느 하나의 금속이고, 상기 금속 산화물층은, 인듐 복합 산화물이 함유되어 되면 바람직하다. In addition, as in claim 6, the material of the metal layer is any one selected from silver, silver alloy, copper, copper alloy, MAM (Mo or Mo alloy / Al or Al alloy / Mo or Mo alloy) It is a metal, and it is preferable that the said metal oxide layer contains an indium complex oxide.

이와 같이, 금속층을 상기 재료에 의해 형성하고, 추가로 금속 산화물층을 상기 재료로 함으로써, 도전체막을 에칭에 의해 일괄적으로 가공할 수 있다. 그 결과, 제조공정이 번잡해지는 경우가 없어, 제조시의 비용을 삭감할 수 있다. Thus, by forming a metal layer with the said material and making a metal oxide layer the said material, a conductor film can be processed collectively by an etching. As a result, a manufacturing process does not become complicated, and the cost at the time of manufacture can be reduced.

또한, 청구항 7과 같이, 상기 도전부재와 상기 접속부의 교차부에 있어서, 상기 투명기판 상에, 상기 도전부재와, 상기 절연막과, 상기 접속부가, 이 순서로 적층되어 되면 바람직하다. In addition, as in claim 7, at the intersection of the conductive member and the connecting portion, the conductive member, the insulating film, and the connecting portion are preferably stacked in this order on the transparent substrate.

이러한 구성, 즉 도 6과 같은 구성으로 하면, 절연막을 제1 전극 패턴과 제2 전극 패턴의 교차부에만 배설하기만 하면 된다. 본 구성에 의하면, 투명기판 상에, 도전부재가 형성되어 있기 때문에, 그 후, 교차부에만 절연막을 형성하는 것만으로, 제1 전극 패턴과 제2 전극 패턴의 절연이 유지된다. 따라서, 각 부(각 부재)를 적층시켜서 형성할 때, 보다 용이하게 형성할 수 있다. In such a configuration, that is, as shown in FIG. 6, the insulating film only needs to be disposed at the intersection of the first electrode pattern and the second electrode pattern. According to this configuration, since the conductive member is formed on the transparent substrate, the insulation between the first electrode pattern and the second electrode pattern is maintained only by forming an insulating film only at the intersections thereafter. Therefore, when forming each part (each member) by laminating, it can form more easily.

한편, 투명기판 상에 제1 및 제2 투명도전막과, 제2 전극 패턴에 있어서의 접속부가 먼저 성막된 구성, 즉 도 4와 같은 구성으로 한 경우, 도전부재는 마지막에 형성된다. 이때, 도전부재는 제1 투명도전막만을 전기적으로 접속해야만 하기 때문에, 제1 투명도전막과 도전부재가 접속하는 부분 이외의 부분은, 모두 절연막으로 덮여 있을 필요가 있다. On the other hand, when the first and second transparent conductive films and the connecting portion in the second electrode pattern are first formed on the transparent substrate, that is, as shown in FIG. 4, the conductive member is formed last. At this time, since the conductive member must electrically connect only the first transparent conductive film, it is necessary to cover all portions of the conductive member except for the portion where the first transparent conductive film and the conductive member are connected with the insulating film.

따라서, 본 구성에 의하면, 절연막을 설치하는 범위가 제1 전극 패턴과 제2 전극 패턴의 교차부로만 한정되기 때문에, 제1 전극 패턴 및 제2 전극 패턴 상에는 보호막만이 성막되는 구성이 된다. 그 결과, 전체의 막두께가 얇아지기 때문에, 막두께가 두꺼울 때에 문제가 되는 간섭색에 의한 투명성의 저하를 방지할 수 있다. Therefore, according to this structure, since the range in which the insulating film is provided is limited only to the intersection of the first electrode pattern and the second electrode pattern, only the protective film is formed on the first electrode pattern and the second electrode pattern. As a result, since the whole film thickness becomes thin, the fall of transparency by the interference color which becomes a problem when a film thickness is thick can be prevented.

또한 본 구성에 의하면, 투명기판 상에 먼저 투명도전막이 성막된 구성(도 4의 구성)과는 달리, 도 6의 구성으로 하면, 절연막에 있어서 도전부재를 관통시키기 위한 미소한 접촉구멍을 설치할 필요가 없고, 또한 도전부재를 그 접촉구멍에 관통시키는 등의 미세한 패터닝을 행할 필요가 없다. 따라서, 비교적 간단한 구성으로 할 수 있고, 그 결과, 정전용량형 입력장치의 입력부를 성막할 때, 수율이 좋아진다. According to this configuration, unlike the configuration in which the transparent conductive film is first formed on the transparent substrate (configuration of FIG. 4), the configuration of FIG. 6 requires the provision of minute contact holes for penetrating the conductive member in the insulating film. And there is no need to perform fine patterning such as passing the conductive member through the contact hole. Therefore, a relatively simple structure can be obtained, and as a result, the yield is improved when forming the input portion of the capacitive input device.

또한 상기 과제는, 본 발명의 정전용량형 입력장치의 제조방법에 의하면, 입력조작이 행해지는 입력부와, 그 입력부로부터의 신호를 출력하기 위한 출력부를 가지며, 상기 입력부 및 상기 출력부가, 투명기판의 동일 면 상에 구비된 정전용량형 입력장치의 제조방법으로서, 상기 투명기판 상의 전면에, 투명도전막을 성막하는 투명도전막 성막공정과, 상기 투명도전막에 대해, 상기 투명기판 상의 제1 방향에 서로 이웃하여 배설되는 복수의 제1 투명도전막과, 상기 제1 방향과 교차하는 제2 방향에 배설되는 복수의 제2 투명도전막과, 그 복수의 제2 투명도전막과 연속해서 형성되는 접속부를 에칭하여 형성하는 투명도전막 패터닝공정과, 상기 투명기판 상의 전면에, 절연막을 성막하는 절연막 성막공정과, 상기 절연막을 패터닝하여, 상기 제1 투명도전막 상에 있어서, 상기 제2 투명도전막과 연속해서 형성되는 접속부를 개재시켜서 양측에 접촉구멍을 형성하는 접촉구멍 형성공정과, 상기 투명기판 상의 전면에, 금속층의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층으로 되는 도전체막을 성막하는 도전체막 성막공정과, 상기 도전체막에 대해, 상기 출력부가 상기 신호를 출력하기 위해 구비되는 접속단자와, 그 접속단자와 상기 입력부를 접속하는 배선 패턴과, 상기 복수의 제1 투명도전막을 전기적으로 접속하는 동시에 상기 접속부와 교차하는 위치에 배설되는 선형상의 도전부재를 에칭함으로써 형성하는 도전체막 패터닝공정, 을 구비함으로써 해결된다. In addition, according to the manufacturing method of the capacitive input device of the present invention, there is provided an input unit for performing an input operation and an output unit for outputting a signal from the input unit, wherein the input unit and the output unit are formed of a transparent substrate. A method of manufacturing a capacitive input device provided on the same surface, the method comprising: forming a transparent conductive film on a front surface of the transparent substrate, and neighboring each other in a first direction on the transparent substrate with respect to the transparent conductive film; Formed by etching a plurality of first transparent conductive films, which are disposed to be formed, a plurality of second transparent conductive films disposed in a second direction crossing the first direction, and a plurality of second transparent conductive films that are continuously formed. A transparent conductive film patterning step, an insulating film forming step of forming an insulating film on the entire surface of the transparent substrate, and patterning the insulating film to form the first transparent conductive A contact hole forming step of forming contact holes on both sides via a connecting portion formed continuously with the second transparent conductive film, and a single layer of a metal layer or at least one metal layer on the entire surface of the transparent substrate; A conductor film forming step of forming a conductor film to be a multilayer, a connection terminal provided for outputting the signal to the conductor film, a wiring pattern connecting the connection terminal and the input unit, and the plurality of A conductive film patterning step is formed by electrically connecting a first transparent conductive film to and simultaneously etching a linear conductive member disposed at a position intersecting the connecting portion.

종래기술에 있어서는, 투명성의 확보를 목적으로 하여, 전극 패턴의 접속부는 모두 투명도전막으로 성막되어 있었으나, 접속단자와 배선 패턴은 저항값이 낮은 금속박막으로 형성되어 있었다. 따라서, 본 발명과 같이, 도전부재와 접속단자와 배선 패턴을 동일 재료로 되는 도전체막으로 형성함으로써, 그 제조공정을 간소화할 수 있다. 또한, 복수의 제1 투명도전막을 전기적으로 접속하는 도전부재를, 도전체막에 의해 형성함으로써, 전극 패턴의 저항값이 작아지기 때문에, 소비전력이 작은 정전용량형 입력장치를 제공할 수 있다. In the prior art, for the purpose of securing transparency, all the connection portions of the electrode patterns were formed of transparent conductive films, but the connection terminals and the wiring patterns were formed of metal thin films having low resistance values. Therefore, as in the present invention, the manufacturing process can be simplified by forming the conductive member, the connecting terminal, and the wiring pattern from the conductive film made of the same material. Moreover, since the resistance value of an electrode pattern becomes small by forming the electrically-conductive member which electrically connects a some 1st transparent conductive film with a conductor film, a capacitance-type input device with low power consumption can be provided.

또한 상기 과제는, 본 발명의 정전용량형 입력장치의 제조방법에 의하면, 입력조작이 행해지는 입력부와, 그 입력부로부터의 신호를 출력하기 위한 출력부를 가지며, 상기 입력부 및 상기 출력부가, 투명기판의 동일 면 상에 구비된 정전용량형 입력장치의 제조방법으로서, 상기 투명기판 상의 전면에, 금속층의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층으로 되는 도전체막을 성막하는 도전체막 성막공정과, 상기 도전체막에 대해, 상기 출력부가 상기 신호를 출력하기 위해 구비되는 접속단자와, 그 접속단자와 상기 입력부를 접속하는 배선 패턴과, 상기 투명기판 상의 제1 방향에 서로 이웃하여 배설되는 복수의 제1 투명도전막을 전기적으로 접속하는 동시에 상기 제1 방향을 따라 형성되는 선형상의 도전부재를 에칭하여 형성하는 도전체막 패터닝공정과, 상기 투명기판 상의 전면에, 절연막을 성막하는 절연막 성막공정과, 상기 절연막에 있어서, 상기 도전부재와, 상기 제2 방향에 서로 이웃하여 배설되는 복수의 제2 투명도전막과 연속해서 형성되는 동시에 상기 도전부재와 교차하는 위치에 배설되는 접속부를 절연하는 위치 이외의 부분을 제거하는 절연막 패터닝공정과, 상기 투명기판 상의 전면에, 투명도전막을 성막하는 투명도전막 성막공정과, 상기 투명도전막에 대해, 상기 제1 투명도전막과, 복수의 상기 제2 투명도전막과, 상기 접속부를 에칭하여 형성하는 투명도전막 패터닝공정, 을 구비함으로써 해결된다. In addition, according to the manufacturing method of the capacitive input device of the present invention, there is provided an input unit for performing an input operation and an output unit for outputting a signal from the input unit, wherein the input unit and the output unit are formed of a transparent substrate. A method for manufacturing a capacitive input device provided on the same surface, comprising: a conductor film forming step of forming a conductor film including a single layer of a metal layer or a multilayer including at least one metal layer on a front surface of the transparent substrate; The conductive film includes a connection terminal provided for outputting the signal, a wiring pattern connecting the connection terminal and the input portion, and a plurality of first electrodes disposed adjacent to each other in a first direction on the transparent substrate. A conductor electrically connected to the transparent conductive film and formed by etching a linear conductive member formed along the first direction. A film patterning step, an insulating film forming step of forming an insulating film on the entire surface of the transparent substrate, and the conductive member and a plurality of second transparent conductive films disposed adjacent to each other in the second direction in the insulating film An insulating film patterning step of removing portions other than the positions of insulating the connecting portion formed at the same time as the intersection with the conductive member, a transparent conductive film forming step of forming a transparent conductive film on the entire surface of the transparent substrate, and the transparent conductive film Is solved by providing the first transparent conductive film, the plurality of second transparent conductive films, and a transparent conductive film patterning step of etching and forming the connection portion.

이때, 전술한 청구항 7의 발명의 구성의 정전용량형 입력장치를 제공할 수 있기 때문에, 간섭색을 저감하여, 투명성을 확보한 정전용량형 입력장치를 제공하는 것이 가능해진다. At this time, since the capacitive input device of the structure of the invention of claim 7 can be provided, it is possible to provide a capacitive input device with reduced interference color and securing transparency.

이때, 청구항 10과 같이, 상기 도전체막 성막공정에 있어서, 상기 금속층의 단층을 성막하고, 상기 도전체막 패터닝공정에 있어서, 상기 도전부재의 상기 제2 방향의 폭이 4~10 ㎛가 되도록 형성하면 바람직하다. In this case, as in claim 10, in the conductor film forming step, a single layer of the metal layer is formed, and in the conductor film patterning step, when the width in the second direction of the conductive member is formed to be 4 to 10 μm. desirable.

이와 같이, 제1 투명도전막을 전기적으로 접속하는 도전부재를 금속층만으로 되는 도전체막에 의해 형성할 때, 그 폭을 4~10 ㎛로 함으로써, 도전부재가 눈으로 보고 확인되기 어려워져, 입력부에 있어서 투명성을 구비한 정전용량형 입력장치를 제공할 수 있다. Thus, when forming the electrically conductive member which electrically connects a 1st transparent conductive film by the electrically conductive film which consists only of a metal layer, when the width is set to 4-10 micrometers, it becomes difficult to see visually and confirm a conductive member, and A capacitive input device having transparency can be provided.

또한, 청구항 11과 같이, 상기 도전체막 성막공정에 있어서, 최초 또는 최후에 금속 산화물층을 성막하는 공정을 구비하는 동시에, 상기 금속층을 성막하는 공정과, 상기 금속 산화물층을 성막하는 공정을 번갈아 구비하면 바람직하다. In the conductor film forming step, as described in claim 11, a step of forming a metal oxide layer at the beginning or the end of the conductor film forming step is provided, and the step of forming the metal layer and the step of forming the metal oxide layer are alternately provided. Is preferable.

이와 같이, 도전체막에 있어서 최상층 또는 최하층으로서 금속 산화물층을 구비함으로써, 투명성이 높은 도전체막으로 할 수 있다. 이때, 적어도 시인측에 금속 산화물층을 구비하고 있을 필요가 있다. Thus, by providing a metal oxide layer as an uppermost layer or a lowermost layer in a conductor film, it can be set as a highly transparent conductor film. At this time, it is necessary to provide the metal oxide layer at least on the viewing side.

또한, 도전체막에 있어서 금속층과 금속 산화물층을 번갈아 적층시킴으로써, 각 층 간에 있어서의 빛의 간섭을 이용하여, 보다 반사율이 낮은 도전체막으로 할 수 있다. 그 결과, 입력부 및 출력부의 투명성이 높은 정전용량형 입력장치를 제공할 수 있다. In addition, by alternately stacking the metal layer and the metal oxide layer in the conductor film, a conductor film having a lower reflectance can be obtained by utilizing interference of light between the layers. As a result, it is possible to provide a capacitive input device having high transparency of the input unit and the output unit.

또한 이때, 청구항 12와 같이, 상기 도전체막 패터닝공정에 있어서, 상기 도전부재의 상기 제2 방향의 폭이 7~40 ㎛가 되도록 형성하면 바람직하다. At this time, as in claim 12, in the conductor film patterning step, the width of the conductive member in the second direction is preferably 7 to 40 µm.

이와 같이, 도전체막에 있어서 금속 산화물층을 최상층 또는 최하층에 형성하고, 도전부재의 폭을 상기 범위로 함으로써, 도전부재를 눈으로 보고 확인하기 어렵게 할 수 있기 때문에, 보다 투명성이 높은 정전용량형 입력장치를 제공할 수 있다.As described above, by forming the metal oxide layer in the uppermost layer or the lowermost layer in the conductor film and making the width of the conductive member within the above range, it is difficult to see and confirm the conductive member visually. A device can be provided.

본 발명의 정전용량형 입력장치에 의하면, 적어도 1층 이상의 금속층을 포함하는 도전체막에 의해, 제1 투명도전막을 전기적으로 접속하는 도전부재를 형성함으로써, 도전부재의 전기저항을 작게 하고, 그 결과, 소비전력을 작게 한 정전용량형 입력장치를 제공할 수 있다. 또한, 도전부재, 접속단자, 배선 패턴을 동일 재료로 함으로써, 제조공정을 비약적으로 간소화시킬 수 있다. According to the capacitive input device of the present invention, by forming a conductive member for electrically connecting the first transparent conductive film with a conductor film including at least one metal layer, the electrical resistance of the conductive member is reduced, and as a result, Therefore, a capacitive input device with low power consumption can be provided. In addition, by using the conductive member, the connection terminal, and the wiring pattern as the same material, the manufacturing process can be dramatically simplified.

또한, 도전체막을 금속층만으로 형성한 경우는, 도전부재의 폭을 4~10 ㎛로 함으로써, 도전부재의 시인성을 저하시킬 수 있어, 투명성이 높은 정전용량형 입력장치로 할 수 있다. In the case where the conductor film is formed only of the metal layer, the width of the conductive member is set to 4 to 10 µm, whereby the visibility of the conductive member can be lowered, and thus, a highly transparent capacitance input device can be obtained.

또한, 금속층과 금속 산화물층을 번갈아 적층시켜서 도전체막을 형성하고, 추가로 금속 산화물층을 조작자의 시인측에 배설함으로써, 도전체막의 시인성을 저하시킬 수 있다. 그리고, 이와 같이 구성된 도전체막에 의해 형성되는 도전부재의 폭을 7~40 ㎛로 함으로써, 입력부의 투명성을 확보할 수 있다. In addition, the conductor film is formed by alternately stacking the metal layer and the metal oxide layer, and further, by disposing the metal oxide layer on the viewer's viewing side, the visibility of the conductor film can be reduced. And the transparency of an input part can be ensured by setting the width | variety of the conductive member formed of the conductor film comprised in this way to 7-40 micrometers.

또한, 도전부재, 절연막, 투명도전막의 순서로 성막된 구성으로 하면, 절연막은 전극 패턴의 교차부에만 성막되기만 해도 되기 때문에, 전체 막두께를 얇게 할 수 있다. 그 결과, 간섭색에 의한 영향이 경감되기 때문에, 투명성이 높은 정전용량형 입력장치를 제공할 수 있다.In the case where the structure is formed in the order of the conductive member, the insulating film, and the transparent conductive film, the insulating film only needs to be formed only at the intersections of the electrode patterns, so that the overall film thickness can be reduced. As a result, since the influence by the interference color is reduced, a high capacitance transparent input device can be provided.

도 1은 본 발명의 실시형태의 정전용량형 입력장치를 탑재한 입력장치의 개략 사시도이다.
도 2는 본 발명의 실시형태의 정전용량형 입력장치의 패턴도이다.
도 3은 본 발명의 실시형태 1의 정전용량형 입력장치의 패턴도를 일부 확대한 설명도이다.
도 4는 본 발명의 실시형태 1의 도 3의 A-A선에 상당하는 개략 단면도이다.
도 5는 본 발명의 실시형태 2의 정전용량형 입력장치의 패턴도를 일부 확대한 설명도이다.
도 6은 본 발명의 실시형태 2의 도 5의 B-B선에 상당하는 개략 단면도이다.
도 7은 본 발명의 실시예 1-1~실시예 1-4의 광학 특성을 나타내는 그래프도이다.
도 8은 본 발명의 실시예 2-1~실시예 2-5의 광학 특성을 나타내는 그래프도이다.
부호의 설명
1 정전용량형 입력장치
1a 입력부
1b 출력부
2 화상표시장치
3 플렉시블 플랫 케이블
4 투명기판
20 제1 전극 패턴(입력부)
21, 31 패드부
21a, 21c 제1 투명도전막
31a, 31d 제2 투명도전막
21b, 31b, 41a, 41b 절연막
22 접촉구멍
30 제2 전극 패턴(입력부)
31c, 31e 접속부
40 교차부
50, 60 배선 패턴(출력부)
50a, 60a 접속단자(출력부)
51a, 51b 도전부재
52a, 52b 접촉부
71 보호막
100 입력장치
1 is a schematic perspective view of an input device equipped with a capacitive input device according to an embodiment of the present invention.
2 is a pattern diagram of a capacitive input device according to an embodiment of the present invention.
FIG. 3 is an explanatory diagram partially enlarged in a pattern diagram of the capacitive input device according to the first embodiment of the present invention. FIG.
4 is a schematic cross-sectional view corresponding to line AA in FIG. 3 of Embodiment 1 of the present invention.
Fig. 5 is an explanatory diagram partially enlarged in a pattern diagram of the capacitive input device according to the second embodiment of the present invention.
It is a schematic sectional drawing corresponding to the BB line of FIG. 5 of Embodiment 2 of this invention.
7 is a graph showing the optical properties of Example 1-1 to Example 1-4 of the present invention.
8 is a graph showing the optical properties of Example 2-1 to Example 2-5 of the present invention.
Explanation of the sign
1 Capacitive Input Device
1a input
1b output
2 Image display device
3 flexible flat cable
4 transparent substrate
20 First electrode pattern (input section)
21, 31 pads
21a, 21c first transparent conductive film
31a, 31d second transparent conductive film
21b, 31b, 41a, 41b insulating film
22 contact hole
30 Second electrode pattern (input section)
31c, 31e connection
40 intersections
50, 60 wiring pattern (output part)
50a, 60a connection terminal (output part)
51a, 51b conductive member
52a, 52b contacts
71 Shield
100 input device

본 발명의 실시형태의 정전용량형 입력장치를 도면을 토대로 설명한다. 또한, 이하에 설명하는 재료, 배치, 구성 등은, 본 발명을 한정하는 것이 아니며, 본 발명의 취지의 범위 내에서 다양하게 개변할 수 있는 것이다. A capacitive input device according to an embodiment of the present invention will be described with reference to the drawings. In addition, the material, arrangement | positioning, a structure, etc. which are demonstrated below do not limit this invention, It can variously change within the range of the meaning of this invention.

도 1 및 도 2는 본 발명의 실시형태에 관한 것으로, 도 1은 정전용량형 입력장치를 탑재한 입력장치의 개략 사시도, 도 2는 정전용량형 입력장치의 패턴도이며, 도 3 및 도 4는 본 발명의 실시형태 1에 관한 것으로, 도 3은 정전용량형 입력장치의 패턴도를 일부 확대한 설명도, 도 4는 도 3의 A-A선에 상당하는 개략 단면도이며, 도 5 및 도 6은 본 발명의 실시형태 2에 관한 것으로, 도 5는 정전용량형 입력장치의 패턴도를 일부 확대한 설명도, 도 6은 도 5의 B-B선에 상당하는 개략 단면도, 도 7은 실시예 1-1~실시예 1-4의 광학 특성을 나타내는 그래프도, 도 8은 실시예 2-1~실시예 2-5의 광학 특성을 나타내는 그래프도이다. 1 and 2 relate to an embodiment of the present invention, FIG. 1 is a schematic perspective view of an input device equipped with a capacitive input device, FIG. 2 is a pattern diagram of the capacitive input device, and FIGS. 3 and 4. 3 is an explanatory view in which partly enlarged the pattern diagram of the capacitive input device, FIG. 4 is a schematic cross-sectional view corresponding to the AA line of FIG. 3, and FIGS. 5 and 6 5 is an explanatory diagram in which partly a pattern diagram of a capacitive input device is enlarged, FIG. 6 is a schematic cross-sectional view corresponding to the BB line of FIG. 5, and FIG. 7 is an embodiment 1-1. 8 is a graph showing the optical properties of Example 1-4, and FIG. 8 is a graph showing the optical properties of Example 2-1 to Example 2-5.

[실시형태 1]Embodiment 1

본 발명의 실시형태의 정전용량형 입력장치(1)는, 도 1에 나타내는 바와 같이, 화상표시장치(2)와 조합하여 구성됨으로써, 입력장치(100)로서 사용된다. 입력장치(100)는, 적어도 정전용량형 입력장치(1)와, 화상표시장치(2)와 플렉시블 플랫 케이블(3)을 구비하고 있다. 입력장치(100)에 있어서, 정전용량형 입력장치(1)는, 화상표시장치(2)의 눈으로 보는 쪽, 즉 유저가 조작하는 쪽에 포개어 배설되고, 정전용량형 입력장치(1)의 표면에는, 조작자가 입력조작을 행하기 위한 입력부(1a)와, 입력부(1a)로부터의 신호를 외부로 출력하기 위한 출력부(1b)가 구비되어 있다. The capacitive input device 1 of the embodiment of the present invention is used as the input device 100 by being configured in combination with the image display device 2 as shown in FIG. 1. The input device 100 includes at least a capacitive input device 1, an image display device 2, and a flexible flat cable 3. In the input device 100, the capacitive input device 1 is disposed on the side of the image display device 2 that is visible to the user, that is, the user operates, and is disposed on the surface of the capacitive input device 1. There is provided an input unit 1a for the operator to perform an input operation, and an output unit 1b for outputting a signal from the input unit 1a to the outside.

그리고, 정전용량형 입력장치(1)의 출력부(1b)에 대해, 입력된 신호를 출력하기 위한 플렉시블 플랫 케이블(3)이 접속되어 있다. 플렉시블 플랫 케이블(3)은 미도시의 검출용 구동회로(검출부)에 접속된다. 또한, 입력장치(100)의 조작시에, 조작에 영향을 미치지 않는 영역이라면, 구동용 IC가 COG(Chip On Glass) 실장되어 있어도 된다. The flexible flat cable 3 for outputting the input signal is connected to the output 1b of the capacitive input device 1. The flexible flat cable 3 is connected to a detection drive circuit (detection section) not shown. In the operation of the input device 100, the driving IC may be mounted with a chip on glass (COG) as long as it does not affect the operation.

입력장치(100)에 탑재되는 화상표시장치(2)는, 일반적인 액정 패널, 유기 EL 패널 등을 사용할 수 있고, 동영상이나 정지화상을 표시한다.As the image display device 2 mounted on the input device 100, a general liquid crystal panel, an organic EL panel, or the like can be used, and a moving picture or a still picture is displayed.

입력장치(100)에 있어서는, 전류량의 비율을 계측함으로써, 그 위치를 판별하는 정전용량방식을 채용하고 있다. 이하, 그 조작을 설명한다. In the input device 100, a capacitive method for determining the position is employed by measuring the ratio of the amount of current. The operation will be described below.

입력장치(100)는, 정전용량형 입력장치(1)를 구비하고, 그 조작시, 유저는 화상표시장치(2)에 표시된 화상을, 투명한 정전용량형 입력장치(1)를 매개로 눈으로 보고 확인하고, 대응하는 입력정보를 확인한다. 그리고 화상표시장치(2)에 표시된 지시용 화상에 대응하는 위치를, 정전용량형 입력장치(1) 상에서 손가락 등을 사용하여 접촉함으로써, 정보의 입력을 행한다. 이때, 도전체인 손가락이 접촉하면, 정전용량형 입력장치(1) 상에 배설된 검출전극(제1 전극 패턴(20), 제2 전극 패턴(30))과의 사이에서 정전용량을 가지게 된다. 그 결과로서 손가락 접촉한 위치의 정전용량이 저하되어, 그 위치를 미도시의 검출용 구동회로(검출부)에 의해 산출함으로써 행해지는 것이다. The input device 100 includes a capacitive input device 1, and in operation thereof, the user visually displays an image displayed on the image display device 2 through the transparent capacitive input device 1. View and confirm, and confirm corresponding input information. Then, the position corresponding to the instruction image displayed on the image display device 2 is touched on the capacitive input device 1 by using a finger or the like to input information. At this time, when a finger, which is a conductor, contacts, the capacitor has capacitance between the detection electrodes (the first electrode pattern 20 and the second electrode pattern 30) disposed on the capacitive input device 1. As a result, the capacitance at the position where the finger touches is lowered, and the position is calculated by calculating the position by a detection driving circuit (detector) not shown.

정전용량형 입력장치(1)는, 도 2와 같이, 투명기판(4) 상에, x축방향으로 연설(延設)되는 제1 전극 패턴(20), y축방향으로 연설되는 제2 전극 패턴(30)이 성막됨으로써, 입력부(1a)가 형성된다. 또한, 각 전극 패턴에 접속되는 배선 패턴(50, 60) 및 배선 패턴(50, 60)에 구비된 접속단자(50a, 60a)가 성막됨으로써, 출력부(1b)가 형성된다. 또한, 도 2는 정전용량형 입력장치(1)의 패턴의 일부를 나타내고 있다. As shown in FIG. 2, the capacitive input device 1 includes a first electrode pattern 20 extending in the x-axis direction and a second electrode extending in the y-axis direction on the transparent substrate 4. As the pattern 30 is formed, the input unit 1a is formed. Moreover, the output part 1b is formed by forming the wiring patterns 50 and 60 connected to each electrode pattern, and the connection terminal 50a and 60a with which the wiring patterns 50 and 60 were formed. 2 shows a part of the pattern of the capacitive input device 1.

제1 전극 패턴(20)에 구비된 제1 투명도전막(21a)(도 3을 참조) 및 제2 전극 패턴(30)에 구비된 제2 투명도전막(31a)은, 각각 대략 마름모꼴로 형성되어 있다. 제2 전극 패턴(30)에 있어서, 서로 이웃하는 제2 투명도전막(31a)은, 대략 마름모꼴의 정점끼리 접속부(31c)에 의해 연속해서 형성되고, 결과로서 y축방향으로 연속한 제2 전극 패턴(30)을 형성한다. 제1 전극 패턴(20)과 제2 전극 패턴(30)은, 서로 교차부(40)에 있어서 교차하고, 양자는 전기적으로 절연되어 있다. 제1 전극 패턴(20) 및 제2 전극 패턴(30) 사이는 도 2와 같이 수직 대응 관계여도 되고, 기타 수직이 아닌 대응 각도로 투명기판(4) 상에 배설되어도 된다. The first transparent conductive film 21a (see FIG. 3) provided in the first electrode pattern 20 and the second transparent conductive film 31a provided in the second electrode pattern 30 are each formed in a substantially rhombus shape. . In the second electrode pattern 30, the second transparent conductive films 31a adjacent to each other are formed continuously by the connecting portions 31c of substantially rhombic vertices, and as a result, the second electrode pattern continuous in the y-axis direction. 30 is formed. The first electrode pattern 20 and the second electrode pattern 30 cross each other at the intersection portion 40, and both of them are electrically insulated. The relationship between the first electrode pattern 20 and the second electrode pattern 30 may be perpendicular to each other as shown in FIG. 2, or may be disposed on the transparent substrate 4 at a corresponding angle other than vertical.

배선 패턴(50, 60)은, 도 2와 같이, 제1 전극 패턴(20)(보다 상세하게는 제1 투명도전막(21a)) 및 제2 전극 패턴(30)(보다 상세하게는 제2 투명도전막(31a))에 대해, 가능한 길게 접하는 구성으로 하면, 저항을 작게 할 수 있기 때문에 바람직하다. 배선 패턴(50, 60) 및 접속단자(50a, 60a)는, 투명기판(4) 또는 절연막 상에서 금속층의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층을 구비한 도전체에 의해 형성된다. 배선 패턴(50, 60)은, 각각 제1 전극 패턴(20), 제2 전극 패턴(30)과 접속단자(50a, 60a)를 전기적으로 접속하고 있고, 이 접속단자(50a, 60a)에 있어서, 플렉시블 플랫 케이블(3)에 접속된다. As shown in FIG. 2, the wiring patterns 50 and 60 may include the first electrode pattern 20 (more specifically, the first transparent conductive film 21a) and the second electrode pattern 30 (more specifically, the second transparency). It is preferable to set it as the structure which contact | connects the front film 31a as long as possible, since resistance can be made small. The wiring patterns 50 and 60 and the connection terminals 50a and 60a are formed of a conductor having a single layer of a metal layer or a multilayer including at least one or more metal layers on the transparent substrate 4 or the insulating film. The wiring patterns 50 and 60 electrically connect the first electrode pattern 20, the second electrode pattern 30 and the connection terminals 50a and 60a, respectively. In the connection terminals 50a and 60a, And flexible flat cable 3.

이때, 접속단자(50a, 60a) 상에, 이방 도전성 필름(ACF), 플렉시블 플랫 케이블(3)을 이 순서로 포개어 150℃ 정도로 가열하여 열압착한다. 또한, ACF를 사용하여 접속할뿐 아니라, 땜납 접속 등의 다른 접속방법으로 접속하는 것이어도 되고, 플렉시블 플랫 케이블(3) 대신에 금속 도선을 사용해도 된다. 금속 도선을 플렉시블 플랫 케이블(3) 대신에 사용하는 경우는, 그 접속방법을 와이어 본딩, 땜납, 레이저용접 등으로 할 수 있다. At this time, on the connection terminals 50a and 60a, the anisotropic conductive film (ACF) and the flexible flat cable 3 are piled up in this order, it heats about 150 degreeC, and is thermocompression bonding. Moreover, not only may it be connected using ACF, but also may be connected by other connection methods, such as solder connection, and metal conductor wire may be used instead of the flexible flat cable 3. In the case where a metal conductive wire is used instead of the flexible flat cable 3, the connection method can be made by wire bonding, soldering, laser welding, or the like.

다음으로, 실시형태 1에 있어서의 제1 전극 패턴(20) 및 제2 전극 패턴(30)에 관하여, 도 3 및 도 4를 사용하여 상세하게 설명한다. Next, the 1st electrode pattern 20 and the 2nd electrode pattern 30 in Embodiment 1 are demonstrated in detail using FIG. 3 and FIG.

도 3은, 실시형태 1의 정전용량형 입력장치(1)의 패턴도를 일부 확대한 설명도이고, 도 4는, 도 3의 A-A선에 상당하는 개략 단면도이다. 3 is an enlarged explanatory view of a pattern diagram of the capacitive input device 1 of Embodiment 1, and FIG. 4 is a schematic cross-sectional view corresponding to the line A-A in FIG.

도 3에 있어서, 대면적을 갖는 패드부(21 및 31)(본 실시형태에서는 마름모꼴의 부분)를 형성하는 제1 투명도전막(21a) 및 제2 투명도전막(31a), 추가로 교차부(40)를 포함하는 투명기판(4) 상의 전면에 미도시의 절연막이 형성된다. 미도시의 절연막에 있어서, 제1 투명도전막(21a) 상에 있는 부분을 절연막(21b)이라, 제2 투명도전막(31a) 상에 있는 부분을 절연막(31b)이라, 교차부(40)의 접속부(31c) 상에 적층된 부분을 절연막(41a)이라 칭한다. 절연막(21b)에 있어서는, 절연막을 갖지 않는 접촉구멍(22)이 설치된다. 투명기판(4) 상의 전면에 걸쳐 설치된 절연막은, 후술하는 도전부재(51a) 등보다도 먼저 성막되기 때문에, 배선 패턴(50, 60)의 하층에도 설치된다. 따라서 본 실시형태 1에 있어서는, 절연막을 성막한 시점에서, 접촉구멍(22) 이외의 투명기판(4) 상의 모든 범위가 절연막에 의해 덮인 구성이 된다.In Fig. 3, the first transparent conductive film 21a and the second transparent conductive film 31a, which form the pad portions 21 and 31 having a large area (in the present embodiment, a rhombic portion), and the intersection portion 40 are further provided. An insulating film (not shown) is formed on the entire surface of the transparent substrate 4 including the (). In the insulating film (not shown), the portion on the first transparent conductive film 21a is called the insulating film 21b, and the portion on the second transparent conductive film 31a is called the insulating film 31b. The part laminated | stacked on 31c is called insulating film 41a. In the insulating film 21b, the contact hole 22 which does not have an insulating film is provided. Since the insulating film provided over the entire surface on the transparent substrate 4 is formed before the conductive member 51a or the like described later, the insulating film is also provided below the wiring patterns 50 and 60. Therefore, in this Embodiment 1, when the insulating film is formed, all the ranges on the transparent substrate 4 other than the contact hole 22 are covered with the insulating film.

그리고, 도 4에 나타내는 바와 같이, 서로 이웃하여 형성된 제1 투명도전막(21a)이 절연막(41a) 상에 있어서 서로 전기적으로 접속하도록, 접촉구멍(22)을 매개로 도전부재(51a)가 형성된다. 이것에 의해, 전기적으로 접속된 제1 전극 패턴(20)이 형성되어 있다. 즉, 이간하여 서로 이웃하는 패드부(21)의 제1 투명도전막(21a)끼리를, 도전부재(51a)가 절연막(41a) 상을 브릿지하도록 배설됨으로써, 전기적으로 접속되어 있다. 이때, 도전부재(51a)는, 접촉부(52a)에 있어서, 제1 투명도전막(21a)과 접촉하고 있다. As shown in FIG. 4, the conductive member 51a is formed via the contact hole 22 so that the first transparent conductive films 21a formed adjacent to each other are electrically connected to each other on the insulating film 41a. . Thereby, the 1st electrode pattern 20 electrically connected is formed. In other words, the first transparent conductive films 21a of the pad portions 21 that are spaced apart from each other are arranged to be electrically connected to each other so that the conductive member 51a bridges the insulating film 41a. At this time, the conductive member 51a is in contact with the first transparent conductive film 21a in the contact portion 52a.

또한 정전용량형 입력장치(1)에 있어서, 각 막을 적층시킨 투명기판(4) 상의 전면은 보호막(71)에 의해 덮여 있다. In the capacitive input device 1, the entire surface on the transparent substrate 4 on which the respective films are laminated is covered by the protective film 71. As shown in FIG.

실시형태 1에 있어서, 정전용량형 입력장치(1)는, 투명기판(4) 상에, 제1 투명도전막(21a) 및 제2 투명도전막(31a)을 구비한 패드부(21, 31)가 조작면측에서 보아 마름모꼴로 형성되어 있다. 또한, 패드부(21, 31)의 형상은, 마름모꼴로 한정되는 것이 아니라, 육각형 등, 투명기판(4) 상을 균일하게 극간 없이 덮을 수 있는 형상을 채용할 수 있다. 여기서, 마름모꼴을 채용한 경우, 그 한변의 길이는 4~8 ㎜로 하면 바람직하다.In Embodiment 1, the capacitive input device 1 includes pads 21 and 31 having a first transparent conductive film 21a and a second transparent conductive film 31a on the transparent substrate 4. It is formed in a rhombus from the operation surface side. In addition, the shape of the pad parts 21 and 31 is not limited to a lozenge, but the shape which can cover the transparent substrate 4 top uniformly without gaps can be employ | adopted. Here, when the lozenge is employed, the length of one side thereof is preferably 4 to 8 mm.

패드부(21)를 형성하는 제1 투명도전막(21a)은, 서로 이웃하여 이간해서 형성되어 있는 한편, 패드부(31)를 형성하는 제2 투명도전막(31a)은, 교차부(40)에 있어서 접속부(31c)를 매개로, 인접한 제2 투명도전막(31a)이 연속으로 형성됨으로써, 각각 제1 전극 패턴(20) 및 제2 전극 패턴(30)을 형성한다. 그리고 접속부(31c)는, 그 폭(도 3의 x축방향의 길이)을 50~200 ㎛로 하면 바람직하다. 또한, 이때, 인접하는 제1 투명도전막(21a)끼리가 교차부(40)에 있어서 연속해 있고, 제2 투명도전막(31a)이 도중에 끊겨 이간된 구성으로 해도 된다. The first transparent conductive film 21a for forming the pad portion 21 is formed adjacent to each other, while the second transparent conductive film 31a for forming the pad portion 31 is provided at the intersection portion 40. In this case, the adjacent second transparent conductive film 31a is continuously formed through the connection portion 31c, thereby forming the first electrode pattern 20 and the second electrode pattern 30, respectively. And it is preferable for the connection part 31c to make the width | variety (length in the x-axis direction of FIG. 3) 50-200 micrometers. In this case, the adjacent first transparent conductive films 21a may be continuous at the intersection portion 40 and the second transparent conductive films 31a may be cut off and separated from each other.

이때, 투명기판(4)은, 유리, 필름을 포함하는 수지기판 등의 투명하고 절연성인 재료를 사용할 수 있다. 유리, 수지기판은 금속 등의 도전성이 있는 기판과 같이, 절연막을 형성할 필요가 없기 때문에, 조작이 번잡해지는 경우가 없어, 바람직하다. 또한, 필름은 그 가요성에 의해, 정전용량형 입력장치(1)의 강도를 높일 수 있다. At this time, the transparent substrate 4 may use a transparent and insulating material such as glass or a resin substrate including a film. Since glass and a resin substrate do not need to form an insulating film like conductive substrates, such as a metal, operation does not become complicated and is preferable. In addition, the film can increase the strength of the capacitive input device 1 due to its flexibility.

또한, 제1 전극 패턴(20), 제2 전극 패턴(30)을 형성하는 패드부(21, 31)에 있어서, 투명기판(4) 상에 설치되는 제1 투명도전막(21a), 제2 투명도전막(31a) 및 접속부(31c)는 투명한 도전막이 사용되고, 예를 들면 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminium Zinc Oxide) 등을 사용할 수 있으며, 바람직하게는 ITO를 사용한다. 이들 전극 패턴에 있어서, 제1 투명도전막(21a), 제2 투명도전막(31a) 및 접속부(31c)의 두께는 10~20 nm 정도가 바람직하다. Further, in the pad portions 21 and 31 forming the first electrode pattern 20 and the second electrode pattern 30, the first transparent conductive film 21a and the second transparency provided on the transparent substrate 4 are also provided. The conductive film 31a and the connection portion 31c may be made of a transparent conductive film. For example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), or the like may be used. do. In these electrode patterns, the thickness of the first transparent conductive film 21a, the second transparent conductive film 31a, and the connection portion 31c is preferably about 10 to 20 nm.

제1 투명도전막(21a), 제2 투명도전막(31a) 및 접속부(31c)의 성막방법으로서는, 스프레이 열분해법, CVD법 등의 화학적 성막법과 증착법, 스퍼터링법 등의 물리적 성막법으로 크게 구별할 수 있다. 그 중에서도 스퍼터링법은, 얻어지는 막의 저항값 및 투과율의 경시번화가 적어, 성막 조건의 제어가 용이하기 때문에 바람직하다. 그리고 제1 투명도전막(21a), 제2 투명도전막(31a) 및 접속부(31c)는, 에칭에 의해 패터닝된다. As the film forming method of the first transparent conductive film 21a, the second transparent conductive film 31a, and the connecting portion 31c, chemical film forming methods such as spray pyrolysis and CVD methods and physical film forming methods such as vapor deposition and sputtering methods can be largely distinguished. have. Among them, the sputtering method is preferable because the time value of the resistance value and the transmittance of the film obtained is small and the control of the film forming conditions is easy. The first transparent conductive film 21a, the second transparent conductive film 31a, and the connecting portion 31c are patterned by etching.

절연막[(21b, 31b)(도 3에서 그 위치만을 나타내었다) 및 (41a)(도 4를 참조)]을 포함하는 절연막에는 투명한 절연 재료를 사용하는 것이 바람직하고, SiO2, Al2O3, 폴리이미드 수지, 아크릴 수지 등을 사용할 수 있으며, 그 두께는 300~3000 nm 정도가 바람직하다. 또한, 절연막의 형성방법으로서는, 증착법, 스퍼터링법, 디핑법, 인쇄법을 사용할 수 있다. 그 중에서도 스퍼터링법은, 얻어지는 막의 저항값 및 투과율의 경시변화가 적고, 성막 조건의 제어가 용이하기 때문에 바람직하다. 그리고 절연막은, 무기계의 막인 경우는 에칭에 의해, 수지를 사용했을 때는 필요부를 경화시킨 후의 미경화부의 제거에 의해, 패터닝되어 절연막(21b, 31b 및 41a)을 형성한다. It is preferable to use a transparent insulating material for the insulating film including the insulating films 21b, 31b (only the positions thereof are shown in Fig. 3) and 41a (see Fig. 4), and SiO 2 , Al 2 O 3 , Polyimide resin, acrylic resin and the like can be used, and the thickness thereof is preferably about 300 to 3000 nm. As the method for forming the insulating film, a vapor deposition method, sputtering method, dipping method, or printing method can be used. Among them, the sputtering method is preferable because there is little change over time in the resistance value and the transmittance of the obtained film, and the film forming conditions are easy to control. The insulating film is patterned to form insulating films 21b, 31b, and 41a by etching in the case of an inorganic film and by removal of the uncured part after curing the required portion when using a resin.

도전부재(51a) 및 배선 패턴(50, 60), 접속단자(50a, 60a)는 금속층(금속박막)의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층을 구비한 도전체막에 의해 형성된다. 그리고, 금속층의 재료로서는 금, 은, 동, 몰리브덴(Mo), 니오브(Nb), 알루미늄(Al) 등의 금속을 단체(單體), 또는 각각의 합금을 사용할 수 있다. 바람직하게는 에칭에 의해 패터닝하기 쉬운 은, 동, 은 합금, 동 합금, MAM(Mo 또는 Mo 합금/Al 또는 Al 합금/Mo 또는 Mo 합금의 3층 구조)으로부터 선택되는 어느 하나로 하면 된다. 보다 상세하게는, Mo 합금은 Nb를 함유하는 것, Al 합금은 Nd를 함유하는 것으로 하면 바람직하다. Al을 함유한 재료를 사용함으로써, 비교적 저렴하게 제조할 수 있는 동시에, 도통성(導通性)을 확보할 수 있기 때문에 바람직하다.The conductive member 51a, the wiring patterns 50 and 60, and the connection terminals 50a and 60a are formed of a conductor film having a single layer of a metal layer (metal thin film) or a multilayer including at least one or more metal layers. As the material of the metal layer, metals such as gold, silver, copper, molybdenum (Mo), niobium (Nb), and aluminum (Al) can be used alone or their respective alloys can be used. Preferably, any one selected from silver, copper, a silver alloy, a copper alloy, and MAM (a three-layer structure of Mo or Mo alloy / Al or Al alloy / Mo or Mo alloy) that is easily patterned by etching may be used. More specifically, the Mo alloy preferably contains Nb, and the Al alloy preferably contains Nd. By using a material containing Al, it is preferable because it can be manufactured relatively inexpensively and ensures conduction.

도전체막의 두께는 30~500 nm 정도(도전체막이 복층인 경우는 그 합계가 200~600 nm 정도), 도전부재(51a)의 폭(도 3의 y축방향의 길이)은 4~10 ㎛(복층의 경우는 7~40 ㎛), 길이(도 3의 x축방향의 길이)가 100~300 ㎛ 정도이면 바람직하다. The thickness of the conductor film is about 30 to 500 nm (when the conductor film is a multilayer, the total is about 200 to 600 nm), and the width of the conductive member 51a (length in the y-axis direction in FIG. 3) is 4 to 10 μm. (In the case of a multilayer, 7-40 micrometers) It is preferable if length (length in the x-axis direction of FIG. 3) is about 100-300 micrometers.

도전부재(51a)는 미소 폭의 선형상으로 형성되어 있고, 보다 상세하게는, 패드부(21)와 비교하여 폭이 매우 좁은 직사각형의 세폭(細幅)형상으로 되어 있다. 도전부재(51a)의 폭(도 3의 y축방향의 길이)을 4 ㎛(도전체막이 복층인 경우는 7 ㎛)보다 작게 하면 에칭에 의해 재현성 좋게 제조하는 것이 어려워진다. 또한, 도전체막을 금속층만으로 한 경우는 단층이기 때문에, 도전부재(51a)의 폭을 4 ㎛의 좁기까지 제어할 수 있으나, 도전체막을 복층으로 형성한 경우, 약간 에칭 정밀도가 저하되기 때문에, 에칭 정밀도를 확보하기 위해, 7 ㎛ 이상으로 하면 바람직하다. 한편, 10 ㎛(복층의 경우는 40 ㎛)보다도 크게 하면 도전부재(51a)가 약간 눈으로 보고 확인되게 되어, 얻어지는 정전용량형 입력장치(1)의 투명성이 저하된다. 따라서, 정전용량형 입력장치(1)의 시인성이 저하되어 바람직하지 않다. The conductive member 51a is formed in a linear shape with a small width, and more specifically, has a rectangular narrow width having a very narrow width compared with the pad portion 21. When the width (length in the y-axis direction in FIG. 3) of the conductive member 51a is made smaller than 4 μm (7 μm in the case where the conductive film is a multilayer), it is difficult to manufacture with good reproducibility by etching. In addition, since the conductor film is made of only a metal layer, since it is a single layer, the width of the conductive member 51a can be controlled to a narrow width of 4 µm. However, when the conductor film is formed in a multilayer, the etching accuracy is slightly lowered. In order to ensure the precision, it is preferable to set it as 7 micrometers or more. On the other hand, when it is larger than 10 m (40 m in the case of a multilayer), the conductive member 51a is visually confirmed to be slightly visible, and the transparency of the obtained capacitive input device 1 is lowered. Therefore, the visibility of the capacitive input device 1 is lowered, which is not preferable.

은 합금만으로 도전체막을 형성하고, 도전부재(51a)를 4 ㎛, 7 ㎛, 10 ㎛, 20 ㎛의 폭으로 형성하여, 육안으로 봐서 확인을 행하였다. 10명이 육안으로 봐서 확인을 행한 바, 10 ㎛ 이하일 때, 과반수인 9명이 도전부재(51a)를 눈으로 보고 확인할 수 없었다. 또한, 도전부재(51a)의 폭이 20 ㎛일 때는, 6명이 눈으로 보고 확인 가능하였다. The conductor film was formed only by the silver alloy, and the electrically-conductive member 51a was formed in the width | variety of 4 micrometers, 7 micrometers, 10 micrometers, and 20 micrometers, and it confirmed visually. When 10 people visually confirmed and confirmed, when it was 10 micrometers or less, the majority nine people could not confirm by visually seeing the electrically conductive member 51a. In addition, when the width | variety of the electrically-conductive member 51a was 20 micrometers, six people were able to see and confirm visually.

이것에 의해, 도전부재(51a)의 폭은, 도전체막을 금속층만으로 구성한 경우, 10 ㎛ 이하로 하면 되는 것이 확인되었다. 또한, 도전부재(51a)를 4 ㎛ 미만의 폭으로 형성하고자 시도하였으나, 에칭 정밀도가 낮아, 요구되는 허용 범위 내의 정밀도로 패터닝할 수 없었다. This confirmed that the width of the conductive member 51a should be 10 µm or less when the conductor film was composed of only the metal layer. In addition, an attempt was made to form the conductive member 51a in a width of less than 4 µm, but the etching accuracy was low, so that patterning could not be performed with a precision within the required allowable range.

또한, 은 합금으로 되는 금속층과 IGO로 되는 금속 산화물층을 조합하여 형성하고, 도전부재(51a)를 4 ㎛, 7 ㎛, 10 ㎛, 20 ㎛, 40 ㎛, 50 ㎛의 폭으로 형성하여, 육안으로 봐서 확인을 행하였다. 10명이 육안으로 봐서 확인을 행한 바, 40 ㎛ 이하일 때, 과반수인 10명이 도전부재(51a)를 눈으로 보고 확인할 수 없었다. 또한, 도전부재(51a)의 폭이 50 ㎛일 때는, 6명이 눈으로 보고 확인 가능하였다.Further, a metal layer made of silver alloy and a metal oxide layer made of IGO are formed in combination, and the conductive member 51a is formed to have a width of 4 μm, 7 μm, 10 μm, 20 μm, 40 μm, 50 μm, and the naked eye. It confirmed by looking at it. When 10 people visually confirmed and confirmed, when it was 40 micrometers or less, the majority 10 people could not confirm by visually seeing the electrically conductive member 51a. In addition, when the width | variety of the electrically-conductive member 51a was 50 micrometers, six people were able to see and confirm visually.

이것에 의해, 도전부재(51a)의 폭은, 도전체막을 금속층과 금속 산화물층의 적층체로 구성한 경우, 40 ㎛ 이하로 하면 되는 것이 확인되었다. 또한, 도전부재(51a)를 7 ㎛ 미만의 폭으로 형성하고자 시도하였으나, 에칭 정밀도가 낮아, 요구되는 허용 범위 내의 정밀도로 패터닝할 수 없었다. Thereby, when the width | variety of the electrically-conductive member 51a comprised the laminated body of a metal layer and a metal oxide layer, it was confirmed that what should just be 40 micrometers or less. In addition, an attempt was made to form the conductive member 51a in a width of less than 7 µm, but the etching precision was low, so that the patterning could not be performed with a precision within the required allowable range.

배선 패턴(50, 60) 및 접속단자(50a, 60a)는, 전술한 도전부재(51a)와 동일한 재료를 사용해서 형성된다. 이것에 의해, 배선 패턴(50, 60) 및 접속단자(50a, 60a)의 형성과, 도전부재(51a)의 형성을 동시에 행할 수 있기 때문에, 제조공정을 단축할 수 있다. 또한, 도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)도 또한, 스퍼터링법에 의해 전영역에 도전체막을 성막한 후, 에칭에 의해 패터닝된다. The wiring patterns 50 and 60 and the connection terminals 50a and 60a are formed using the same material as the above-mentioned conductive member 51a. As a result, the formation of the wiring patterns 50 and 60 and the connection terminals 50a and 60a and the formation of the conductive member 51a can be performed at the same time, so that the manufacturing process can be shortened. In addition, the conductive members 51a, the wiring patterns 50 and 60, and the connection terminals 50a and 60a are also patterned by etching after forming a conductor film in all regions by the sputtering method.

도전체막은, 상기 재료로 되는 금속층과, 금속 산화물층이 번갈아 적층된 구성으로 하면 바람직하다. 이때, 도전체막에 있어서, 투명기판(4)으로부터 가장 먼 위치에 형성되는 층(즉, 최상층)을 금속 산화물층에 의해 형성함으로써, 배선 패턴(50, 60), 접속단자(50a, 60a) 및 도전부재(51a)에 있어서의 반사가 억제되어, 투명기판(4)의 바깥쪽(즉, 제1 전극 패턴(20) 및 제2 전극 패턴(30)이 형성되어 있는 면)에서 육안으로 본 경우, 보다 눈으로 보고 확인되기 어려워지기 때문에 바람직하다. It is preferable to set it as the structure in which the conductor film and the metal oxide layer which are the said material were laminated | stacked alternately. At this time, in the conductor film, the layer (ie, the uppermost layer) formed at the position farthest from the transparent substrate 4 is formed by the metal oxide layer, whereby the wiring patterns 50 and 60, the connection terminals 50a and 60a, and When the reflection in the conductive member 51a is suppressed and visually seen from the outside of the transparent substrate 4 (that is, the surface on which the first electrode pattern 20 and the second electrode pattern 30 are formed) This is desirable because it becomes more difficult to see and identify.

또한, 도전체막에 있어서, 투명기판(4)에서 가장 가까운 위치에 형성되는 층(즉, 최하층)을 금속 산화물층에 의해 형성함으로써, 배선 패턴(50, 60), 접속단자(50a, 60a) 및 도전부재(51a)에 있어서의 반사가 억제되어, 투명기판(4)의 안쪽(즉, 제1 전극 패턴(20) 및 제2 전극 패턴(30)이 형성되어 있지 않은 면)에서 육안으로 본 경우, 보다 눈으로 보고 확인되기 어려워지기 때문에 바람직하다. Further, in the conductor film, by forming a layer (i.e., the lowest layer) formed at the position closest to the transparent substrate 4 by the metal oxide layer, the wiring patterns 50 and 60, the connection terminals 50a and 60a and When the reflection in the conductive member 51a is suppressed and is visually seen from the inside of the transparent substrate 4 (that is, the surface on which the first electrode pattern 20 and the second electrode pattern 30 are not formed). This is desirable because it becomes more difficult to see and identify.

금속 산화물층을 구성하는 재료로서는, ITO(Indium Tin Oxide), Nb, V, Ta, Mo, Ga, Ge를 첨가한 ITO, IZO(Indium Zinc Oxide), IGO(Indium Germanium Oxide) 등의 인듐 복합 산화물을 들 수 있다. Examples of the material constituting the metal oxide layer include indium composite oxides such as ITO (Indium Tin Oxide), Nb, V, Ta, Mo, Ga, and Ge, Indium Zinc Oxide (IZO), and Indium Germanium Oxide (IGO). Can be mentioned.

이와 같이, 본 발명에서는 저항값이 높은 투명도전막을 배선 패턴(50, 60), 접속단자(50a, 60a) 및 도전부재(51a)의 재료로서 사용하지 않고, 금속층(금속박막)의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층을 구비한 도전체막에 의해 이들 부재를 형성한다. 따라서, 소비전력이 억제된다. As described above, in the present invention, a transparent conductive film having a high resistance value is not used as a material for the wiring patterns 50 and 60, the connection terminals 50a and 60a, and the conductive member 51a, and a single layer or at least a metal layer (metal thin film). These members are formed by the conductor film provided with the multilayer which contains one or more metal layers. Therefore, power consumption is suppressed.

또한, 도전체막을 금속층의 단층에 의해 형성한 경우, 도전부재(51a)의 폭을 4~10 ㎛로 함으로써, 눈으로 보고 확인되기 어려워지기 때문에, 전체적으로 투명성이 높은 정전용량형 입력장치(1)를 제공할 수 있는 것이다. In the case where the conductor film is formed of a single layer of a metal layer, since the width of the conductive member 51a is made 4 to 10 탆, it is difficult to see and confirm, so that the capacitive input device 1 having high transparency as a whole is provided. It can provide.

또한, 도전체막을 적어도 1층 이상의 금속층을 포함하는 복층에 의해 형성하고, 적어도 조작자가 눈으로 보고 확인하는 쪽(즉, 도 1의 화상표시장치(2)가 배설되어 있지 않은 쪽)의 층을 금속 산화물층에 의해 형성함으로써, 도전부재(51a)를 눈으로 보고 확인되기 어렵게 할 수 있다. 이때, 도전부재(51a)의 폭을 7~40 ㎛로 하면 바람직하다. In addition, the conductor film is formed by a multilayer including at least one metal layer, and at least the layer of the side which the operator visually confirms (that is, the side in which the image display apparatus 2 of FIG. 1 is not disposed) is formed. By forming with the metal oxide layer, it is possible to make the conductive member 51a difficult to see visually. At this time, it is preferable to make the width | variety of the conductive member 51a into 7-40 micrometers.

보호막(71)은 투명기판(4) 상에 배설된 각 부재의 내환경성을 높이는 동시에, 정전용량형 입력장치(1)이 외력에 의해 변형되었을 때에 우려되는 크랙의 발생을 방지하는 효과를 갖는다. 보호막(71)에는, SiO2, Al2O3 등을 증착법, 스퍼터링법, 디핑법 등에 의해 형성한 절연막, 스크린 인쇄법에 의한 폴리이미드 필름 등을 사용할 수 있다. 자외선 등으로 경화되는 감광성 수지를 사용하는 것도 가능하다. The protective film 71 increases the environmental resistance of each member disposed on the transparent substrate 4 and has an effect of preventing the generation of cracks that are concerned when the capacitive input device 1 is deformed by an external force. As the protective film 71, an insulating film in which SiO 2 , Al 2 O 3, or the like is formed by a vapor deposition method, a sputtering method, a dipping method, or the like, or a polyimide film by screen printing can be used. It is also possible to use photosensitive resin cured by ultraviolet rays or the like.

다음으로, 본 발명의 실시형태 1의 정전용량형 입력장치(1)에 관하여, 그 제조방법을 구체적으로 설명한다.Next, the manufacturing method of the capacitive input device 1 of Embodiment 1 of this invention is demonstrated concretely.

먼저, 투명기판(4) 상에, 제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)를 각 부 동시에 성막한다. 제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)의 성막방법을 이하에 설명한다. First, the first transparent conductive film 21a, the second transparent conductive film 31a, and its connecting portion 31c are simultaneously formed on the transparent substrate 4. The method of forming the first transparent conductive film 21a, the second transparent conductive film 31a, and the connecting portion 31c thereof will be described below.

(1. 투명도전막 성막공정)(1.Transparent conductive film deposition process)

정전용량형 입력장치(1)의 투명기판(4) 상에 있어서, 전영역에 걸쳐서 진공 증착법, 스퍼터링법, CVD법 등을 사용하여 투명도전막을 성막한다. 그 후, 스핀 코터나 스프레이에 의해, 포토레지스트를 도포하고, 성막되는 제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)가 투명기판(4) 상의 적절한 위치에 배설되도록 마스크를 사용하여 노광한다. 또한 이때, 조작면측에서 보아, 마름모꼴로 형성된 제1 투명도전막(21a), 제2 투명도전막(31a)의 한변이 각각 4~8 ㎜, 제1 투명도전막(21a)과 제2 투명도전막(31a)의 간격이 50~200 ㎛가 되도록 설계한다. On the transparent substrate 4 of the capacitive input device 1, a transparent conductive film is formed over the entire area using vacuum deposition, sputtering, CVD, or the like. Thereafter, the photoresist is applied by spin coater or spray, and the first transparent conductive film 21a, the second transparent conductive film 31a, and its connecting portion 31c, which are formed, are disposed at appropriate positions on the transparent substrate 4. Exposure is carried out using a mask if possible. At this time, one side of the first transparent conductive film 21a and the second transparent conductive film 31a formed in a rhombus, respectively, is 4 to 8 mm, and the first transparent conductive film 21a and the second transparent conductive film 31a are viewed from the operation surface side. The spacing is designed to be 50 ~ 200 ㎛.

노광 후, 투명도전막이 적층된 투명기판(4)을 현상액에 침지함으로써, 불필요한 부분(즉, 제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)에 상당하지 않는 부분)의 포토레지스트를 제거한다. 포토레지스트를 제거한 후, 각 막이 적층된 투명기판(4)을 에칭용액에 침지함으로써, 포토레지스트에 덮여 있지 않은 부분의 투명도전막을 부식시켜, 제거한다. 그 후, 용제를 사용하여 포토레지스트를 완전히 제거함으로써, 제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)를 형성한다. After exposure, the transparent substrate 4, on which the transparent conductive film is laminated, is immersed in a developing solution, thereby unnecessary parts (i.e., portions not corresponding to the first transparent conductive film 21a, the second transparent conductive film 31a, and the connection portion 31c thereof). Remove the photoresist. After the photoresist is removed, the transparent substrate 4 on which each film is laminated is immersed in an etching solution to corrode and remove the transparent conductive film in the portion not covered with the photoresist. Thereafter, the photoresist is completely removed using a solvent to form the first transparent conductive film 21a, the second transparent conductive film 31a, and the connecting portion 31c thereof.

제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)의 성막시, 투명도전막 재료로서 ITO를 사용하고, 스퍼터링 조건은 이하의 조건으로 하면 바람직하다. When forming the first transparent conductive film 21a, the second transparent conductive film 31a, and the connecting portion 31c thereof, ITO is used as the transparent conductive film material, and the sputtering conditions are preferably the following conditions.

[스퍼터링 조건][Sputtering condition]

DC 파워: 2KW, 스퍼터 가스: Ar+O2, 가스압: 3mTorr, O2/Ar: 1~2%, 기판온도: 250℃DC power: 2KW, Sputter gas: Ar + O 2 , Gas pressure: 3mTorr, O 2 / Ar: 1-2%, Substrate temperature: 250 ℃

또한, 노광에 사용하는 광원으로서 초고압수은등, X선, KrF 엑시머 레이저, ArF 엑시머 레이저 등을 사용할 수 있는데, 보다 미세한 패터닝을 행하는데는, 단파장의 것이 바람직하다. 본 실시형태에서는, 오크제작소 제조 젯프린터: 광원 CHM-2000(초고압수은등)을 사용하였다. In addition, an ultra-high pressure mercury lamp, an X-ray, a KrF excimer laser, an ArF excimer laser, etc. can be used as a light source used for exposure, but shorter wavelength is preferable for finer patterning. In the present embodiment, an oak mill jet printer: light source CHM-2000 (ultra high pressure mercury lamp) was used.

또한, 포토레지스트로서는 포지티브형 레지스트가 사용된다. 본 실시형태에서는 AZ 일렉트로닉 머티리얼즈(주) 제조 AZRFP-230K2를 사용하였다. 도쿄 오카 제조 OFPR-800LB를 채용해도 된다. In addition, a positive resist is used as a photoresist. In this embodiment, AZ Electronic Materials Co., Ltd. product AZRFP-230K2 was used. You may use OFPR-800LB manufactured by Tokyo Oka.

또한, 현상액으로서는 유기 염기 용액, 무기 염기 용액을 사용할 수 있는데, 무기 염기 용액의 사용시에는, 금속 이온이 혼입될 가능성이 있기 때문에, 유기 염기 용액을 사용하면 바람직하다. 구체적으로는, TMAH(Tetra Methyl A㎜onium Hydroxyde) 수용액 등을 들 수 있다. 본 실시형태에서는 도쿄 오카(주)사 제조 PMER을 사용하였다. 또한 이때, 에칭 용액으로서, 시안계, 왕수계, 요오드계, 옥살산계 등의 에칭 용액을 사용할 수 있다. 본 실시형태에서는, 질산, 브롬화수소산, 염화제2철 용액을 사용하였다. 또한, 포토레지스트를 세정하는 용제로서는 알칼리 용액이 사용되고, 바람직하게는 TMAH를 사용한다. 본 실시형태에 있어서도 TMAH를 사용하였다.In addition, an organic base solution and an inorganic base solution can be used as a developing solution. When using an inorganic base solution, since metal ion may mix, it is preferable to use an organic base solution. Specifically, TMAH (Tetra Methyl Ammonium Hydroxyde) aqueous solution etc. are mentioned. In this embodiment, PMER manufactured by Tokyo Oka Corporation was used. At this time, an etching solution such as cyanide, aqua regia, iodine, or oxalic acid can be used as the etching solution. In this embodiment, nitric acid, hydrobromic acid, and ferric chloride solution were used. As the solvent for washing the photoresist, an alkaline solution is used, and preferably TMAH is used. TMAH was also used in this embodiment.

전술한 포토레지스트, 현상액, 에칭 용액, 용제는 이것에 한정되지 않고, 제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)를 형성하는 재료에 의존하여, 적절히 선택할 수 있다. The photoresist, the developer, the etching solution, and the solvent described above are not limited thereto, and can be appropriately selected depending on the material forming the first transparent conductive film 21a, the second transparent conductive film 31a, and the connecting portion 31c thereof. have.

또한, 본 실시형태에 있어서는, 비교적 저렴하고 대량생산이 가능한 웨트 에칭에 의한 방법을 나타내었으나, 드라이 에칭에 의해 제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)를 패터닝해도 된다.In addition, in this embodiment, although the method by the wet etching which is comparatively inexpensive and mass production is shown was shown, the 1st transparent conductive film 21a, the 2nd transparent conductive film 31a, and its connection part 31c were dried by dry etching. You may pattern.

(2. 절연막 성막공정)(2.Insulation film forming process)

제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)를 성막한 후, 절연막(21b, 31b 및 41a)을 포함하는 절연막(미도시)을, 정전용량형 입력장치(1)의 투명기판(4) 상에 있어서 전영역에 걸쳐 성막한다.After forming the first transparent conductive film 21a, the second transparent conductive film 31a, and the connecting portion 31c thereof, an insulating film (not shown) including the insulating films 21b, 31b, and 41a is formed into a capacitive input device ( On the transparent substrate 4 of 1), a film is formed over the entire area.

먼저, 정전용량형 입력장치(1)의 투명기판(4) 상의 전영역에 걸쳐 진공 증착법, 스퍼터링법, CVD법 등을 사용하여 절연막(미도시)을 성막한다. 그 후, 스핀 코터나 스프레이에 의해, 포토레지스트를 도포하고, 성막되는 접촉구멍(22)이 투명기판(4) 상의 적절한 위치에 배설되도록 마스크를 사용하여 노광한다. 노광 후, 각 막이 적층된 투명기판(4)을 현상액에 침지함으로써, 불필요한 부분(즉, 접촉구멍(22)에 상당하는 부분)의 포토레지스트를 제거한다. 포토레지스트를 제거한 후, 각 막이 적층된 투명기판(4)을 에칭 용액에 침지함으로써, 포토레지스트에 덮여 있지 않은 부분의 절연막을 제거한다. 그 후, 용제를 사용하여 포토레지스트를 완전히 제거함으로써, 접촉구멍(22) 이외의 부분에 절연막(절연막(21b, 31b 및 41a)을 포함하는 전영역)이 형성된다. First, an insulating film (not shown) is formed over the entire area on the transparent substrate 4 of the capacitive input device 1 by using a vacuum deposition method, a sputtering method, a CVD method, or the like. Thereafter, the photoresist is applied by a spin coater or a spray, and exposed using a mask so that the contact holes 22 to be formed are disposed at appropriate positions on the transparent substrate 4. After exposure, the photoresist of the unnecessary portion (that is, the portion corresponding to the contact hole 22) is removed by immersing the transparent substrate 4 on which each film is laminated in a developer. After removing the photoresist, the insulating film of the portion not covered with the photoresist is removed by immersing the transparent substrate 4 on which each film is laminated in an etching solution. Thereafter, the photoresist is completely removed using a solvent, whereby insulating films (all regions including the insulating films 21b, 31b, and 41a) are formed in portions other than the contact holes 22.

절연막으로서 감광성의 수지를 사용하는 것도 가능하다. 인쇄 또는 디핑에 의한 수지의 도포 후, 마스크를 통한 노광에 의해 필요한 부분을 경화시키고, 그 후, 불필요한 미경화 부분을 제거한다. 제조공정으로서는, 보다 간략화된다. It is also possible to use photosensitive resin as an insulating film. After application of the resin by printing or dipping, the necessary portions are cured by exposure through a mask, and then unnecessary uncured portions are removed. As a manufacturing process, it simplifies more.

미도시의 절연막(절연막(21b, 31b 및 41a)을 포함하는 전영역)의 성막시, 절연막 재료로서 SiO2를 사용하는 경우는, 스퍼터링 조건은 이하의 조건으로 하면 바람직하다. 또한, 접촉구멍(22)의 크기는 그 한변을 50~200 ㎛로 하면 바람직하다. In the case of forming an insulating film (not shown in the entire region including the insulating films 21b, 31b, and 41a), in the case of using SiO 2 as the insulating film material, the sputtering conditions are preferably the following conditions. In addition, it is preferable that the size of the contact hole 22 be 50-200 micrometers in one side.

[스퍼터링 조건][Sputtering condition]

DC 파워: 5KW, 스퍼터 가스: Ar+O2, 가스압: 3~5mTorr, O2/Ar: 20~40%, 기판온도: 200℃ DC power: 5KW, sputter gas: Ar + O 2 , gas pressure: 3 ~ 5mTorr, O 2 / Ar: 20 ~ 40%, substrate temperature: 200 ℃

전술한 포토레지스트, 현상액, 에칭 용액, 용제는 이것에 한정되지 않고, 미도시의 절연막(절연막(21b, 31b 및 41a)을 포함하는 전영역)을 형성하는 재료에 의존하여, 적절히 선택할 수 있다. The photoresist, developer, etching solution, and solvent described above are not limited to this, and can be appropriately selected depending on the material forming the insulating film (all regions including the insulating films 21b, 31b, and 41a), which is not shown.

또한, 본 실시형태에 있어서는, 비교적 저렴하고 대량생산이 가능한 웨트 에칭에 의한 방법을 나타내었으나, 드라이 에칭에 의해 절연막(21b, 31b 및 41a)을 포함하는 전영역을 패터닝해도 된다. In addition, in this embodiment, although the method by the wet etching which is comparatively cheap and mass production is possible was shown, you may pattern the whole area | region containing the insulating films 21b, 31b, and 41a by dry etching.

(3. 도전체막 성막공정)(3. Conductor film formation process)

미도시의 절연막(절연막(21b, 31b 및 41a)을 포함하는 전영역)을 성막, 패터닝한 후, 도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)를 형성한다. 도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)는, 이하와 같이 에칭공정을 거침으로써 형성한다. After forming and patterning an insulating film (all regions including insulating films 21b, 31b, and 41a), a conductive member 51a, wiring patterns 50, 60, and connection terminals 50a, 60a are formed. . The conductive member 51a, the wiring patterns 50 and 60 and the connection terminals 50a and 60a are formed by performing an etching process as follows.

먼저, 정전용량형 입력장치(1)의 투명기판(4) 상의 전영역에 걸쳐 진공 증착법, 스퍼터링법, CVD법 등을 사용하여 도전체막을 성막한다. 이때, 도전체막으로서 금속층의 단층만을 성막해도 되고, 또한, 금속층을 포함하는 복층을 성막해도 된다. 복층을 성막하는 경우는, 박막형성장치 내에서 원료의 전환을 행함으로써 각 층의 구성 재료를 적절히 선택한다. 그리고, 조작자의 시인측에 금속 산화물층이 성막되는 동시에, 금속층과 금속 산화물층이 번갈아 적층되도록 박막형성장치 내에서 재료를 전환한다. First, a conductive film is formed by using a vacuum deposition method, a sputtering method, a CVD method, or the like over the entire area on the transparent substrate 4 of the capacitive input device 1. At this time, only the single layer of a metal layer may be formed as a conductor film, and you may form a multilayer which contains a metal layer. When forming multiple layers, the constituent material of each layer is appropriately selected by switching raw materials in the thin film forming apparatus. Then, a metal oxide layer is formed on the operator's viewing side, and the material is switched in the thin film forming apparatus so that the metal layer and the metal oxide layer are alternately stacked.

그 후, 스핀 코터나 스프레이에 의해, 포토레지스트를 도포하고, 성막되는 도전부재(51a)의 폭(도 3의 y축방향의 길이)이 4~10 ㎛(도전체막을 복층으로 한 경우는 7~40 ㎛), 길이(도 3의 x축방향의 길이)가 100~300 ㎛ 정도가 되도록, 또한 배선 패턴(50, 60) 및 접속단자(50a, 60a)가 투명기판(4) 상의 적절한 위치에 배설되도록 마스크를 사용하여 노광한다. Thereafter, the photoresist is applied by spin coating or spraying, and the width (length in the y-axis direction in FIG. 3) of the conductive member 51a to be formed is 4 to 10 µm (when the conductive film is made into a multilayer). 40 µm), the length (length in the x-axis direction in FIG. 3) is about 100 to 300 µm, and the wiring patterns 50 and 60 and the connection terminals 50a and 60a are appropriately positioned on the transparent substrate 4 It exposes using a mask so that it may be excreted in.

노광 후, 각 막이 적층된 투명기판(4)을 현상액에 침지함으로써, 불필요한 부분(즉, 도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)에 상당하지 않는 부분)의 포토레지스트를 제거한다. 포토레지스트를 제거한 후, 각 막이 적층된 투명기판(4)을 에칭 용액에 침지함으로써, 포토레지스트에 덮여 있지 않은 부분의 도전체막을 부식시켜, 제거한다. 그 후, 용제를 사용하여 포토레지스트를 완전히 제거함으로써, 도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)를 형성한다.After exposure, the transparent substrate 4 on which each film is laminated is immersed in a developing solution, thereby unnecessary parts (that is, portions not corresponding to the conductive members 51a, the wiring patterns 50 and 60, and the connection terminals 50a and 60a). Remove the photoresist. After the photoresist is removed, the transparent substrate 4 on which each film is laminated is immersed in the etching solution, whereby the conductive film in the portion not covered with the photoresist is corroded and removed. Thereafter, the photoresist is completely removed using a solvent to form the conductive member 51a, the wiring patterns 50 and 60, and the connection terminals 50a and 60a.

도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)의 성막시, 도전체막 재료로서 예를 들면 은 합금을 사용한 경우, 스퍼터링 조건은 이하의 조건으로 하면 바람직하다. 단, 도전체막 재료 및 그의 성막조건은 이것에 한정되는 것은 아니고, 금속층의 재료로서는 금, 은, 동, 몰리브덴(Mo), 니오브(Nb), 알루미늄(Al) 등의 금속을 단체, 또는 각각의 합금을 사용할 수 있고, 그 성막 조건은 적절히 설정된다. When the conductive members 51a, the wiring patterns 50 and 60, and the connection terminals 50a and 60a are formed, for example, when a silver alloy is used as the conductor film material, the sputtering conditions are preferably set as the following conditions. However, the conductor film material and the film formation conditions thereof are not limited thereto, and the metal layer may be formed of a single metal or a metal such as gold, silver, copper, molybdenum (Mo), niobium (Nb) or aluminum (Al). An alloy can be used and the film-forming conditions are set suitably.

[스퍼터링 조건][Sputtering condition]

DC 파워: 7KW, 스퍼터 가스: Ar, 가스압: 2~4mTorr, 기판온도: 100℃ DC power: 7KW, sputter gas: Ar, gas pressure: 2 ~ 4mTorr, substrate temperature: 100 ℃

또한, 도전체막을 복층으로 구성할 때도, 금속층으로서 금, 은, 동, 몰리브덴(Mo), 니오브(Nb), 알루미늄(Al) 등의 금속을 단체, 또는 각각의 합금을 사용할 수 있다. 또한, 금속 산화물층으로서 ITO(Indium Tin Oxide), Nb, V, Ta, Mo, Ga, Ge를 첨가한 ITO, IZO(Indium Zinc Oxide), IGO(Indium Germanium Oxide) 등을 사용하여 도전체막을 성막해도 된다. 또한, 도전체막의 구성에 관하여, 후술에서 상세하게 설명한다. When the conductor film is formed of a multilayer, metals such as gold, silver, copper, molybdenum (Mo), niobium (Nb), and aluminum (Al) may be used alone or in their respective alloys. In addition, a conductive film is formed by using ITO (Indium Tin Oxide), Nb, V, Ta, Mo, Ga, Ge added ITO, Indium Zinc Oxide (IZO), Indium Germanium Oxide (IGO), or the like as the metal oxide layer. You may also In addition, the structure of a conductor film is demonstrated in detail later.

또한, 에칭액은 인산, 질산, 초산 중 어느 둘 이상에서 선택되는 산의 혼합액을 사용할 수 있다. 포토레지스트, 현상액 등은 전술한 투명도전막 성막공정의 경우와 동일하다. In addition, the etching liquid can use the mixed liquid of the acid chosen from any two or more of phosphoric acid, nitric acid, and acetic acid. The photoresist, the developer, and the like are the same as those in the above-described transparent conductive film forming process.

전술한 포토레지스트, 현상액, 에칭 용액, 용제는 이것에 한정되는 것이 아니고, 도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)를 형성하는 재료에 의존하여, 적절히 선택할 수 있다. The photoresist, the developer, the etching solution, and the solvent described above are not limited thereto, and may be appropriately selected depending on the material for forming the conductive member 51a, the wiring patterns 50 and 60, and the connection terminals 50a and 60a. Can be.

또한, 본 실시형태에 있어서는, 비교적 저렴하고 대량생산이 가능한 웨트 에칭에 의한 방법을 나타내었으나, 드라이 에칭에 의해 도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)를 성막해도 된다. In addition, in this embodiment, although the method by the wet etching which is comparatively inexpensive and mass production is shown, the conductive member 51a, the wiring patterns 50 and 60, and the connection terminal 50a and 60a are dried by dry etching. You may form a film.

(4. 보호막 성막공정)(4.Film protection process)

전술한 바와 같이 도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)를 성막한 후, 각 막을 적층시킨 투명기판(4) 상의 전면에 보호막(71)을 성막함으로써, 정전용량형 입력장치(1)를 얻는다. 이때, 보호막(71)으로서, SiO2, Al2O3 등을 증착법, 스퍼터링법, 디핑법 등에 의해 형성한 절연막, 스크린 인쇄법에 의한 폴리이미드 필름 등이 사용된다. 바람직하게는, 내열성 및 내약품성이 높고, 접착성이 높은 폴리이미드 필름을 사용하는 것이 좋다. By forming the conductive members 51a, the wiring patterns 50 and 60, and the connection terminals 50a and 60a as described above, by forming the protective film 71 on the entire surface on the transparent substrate 4 on which the respective films are laminated, A capacitive input device 1 is obtained. At this time, as the protective film 71, an insulating film in which SiO 2 , Al 2 O 3, or the like is formed by a vapor deposition method, a sputtering method, a dipping method, or the like, a polyimide film by a screen printing method, or the like is used. Preferably, it is preferable to use a polyimide film having high heat resistance and chemical resistance and high adhesiveness.

[비교예][Comparative Example]

실시형태 1의 도전부재(51a)에 종래와 동일하게 투명도전막(ITO막)을 채용한 것을 비교예로 하여, 실시형태 1과 저항값을 비교한다. 또한, 비교예에 있어서, 도전부재(51a)를 투명도전막(ITO막)으로 한 것 이외는, 다른 구성은 실시형태 1과 동일한 부재 배치, 재료이다. 또한, 실시형태 1에 있어서, 도전부재(51a)는 후루야 금속 제조의 APC(은, 팔라듐, 동의 합금)박막으로 하였다. The resistance value is compared with Embodiment 1 by making the conductive member 51a of Embodiment 1 employ | adopting a transparent conductive film (ITO film) like a conventional example as a comparative example. In addition, in the comparative example, except for setting the conductive member 51a as a transparent conductive film (ITO film), the other configuration is the same member arrangement and material as those of the first embodiment. In addition, in Embodiment 1, the electrically-conductive member 51a was made into the APC (silver, palladium, copper alloy) thin film of a Furuya metal manufacture.

일반적으로, 저항률 ρ(Ω㎝)와 저항값 R(Ω) 사이에는 이하의 식(1)이 성립한다. In general, the following equation (1) holds between the resistivity p (Ωcm) and the resistance value R (Ω).

R=(ρ×L)/S…(1)R = (ρ × L) / S... (One)

여기서, L은 그 도체의 길이(㎝), S는 도체의 단면적(㎠)을 나타낸다. Here, L is the length (cm) of the conductor, S is the cross-sectional area (cm 2) of the conductor.

본 발명의 실시형태 1의 도전부재(51a)에 있어서 전술한 식(1)을 적용하면, 그 저항값 R은 약 3.5 Ω이 된다. 또한 이때, 사용하는 금속을 APC로 하고, 저항률 ρ: 3.5×10-6 Ω㎝, 도체의 길이 L: 200 ㎛, 도체의 단면적 S: 2.0×10-8 ㎠(도전부재(51a)의 폭 10 ㎛, 두께: 200 nm일 때의 단면적)로 하였다. When the above formula (1) is applied to the conductive member 51a of Embodiment 1 of the present invention, the resistance value R is about 3.5 Ω. At this time, the metal to be used was APC, and the resistivity p: 3.5 × 10 −6 Ωcm, the length of the conductor L: 200 μm, the cross-sectional area S of the conductor: 2.0 × 10 −8 cm 2 (width of the conductive member 51a 10). Μm, thickness: cross-sectional area at 200 nm).

한편, 도전부재(51a)를 종래의 투명도전막(ITO)으로 한 비교예에 있어서, 전술한 식(1)을 적용하면, 그 저항값 R은 약 400 Ω이 된다. 또한 이때, 저항률 ρ: 1.5×10-4 Ω㎝, 도체의 길이 L: 200 ㎛, 도체의 단면적 S: 7.5×10-9 ㎠(도전부재(51a)의 폭 50 ㎛, 두께: 15 nm일 때의 단면적)로 하였다. On the other hand, in the comparative example in which the conductive member 51a is made of a conventional transparent conductive film ITO, when the above formula (1) is applied, the resistance value R becomes about 400 Ω. At this time, the resistivity p is 1.5 × 10 −4 Ωcm, the conductor length L is 200 μm, the conductor cross-sectional area S is 7.5 × 10 −9 cm 2 (the width of the conductive member 51a is 50 μm, and the thickness is 15 nm). Cross-sectional area).

전술한 바와 같이, 제1 투명도전막(21a)을 접속하는 도체로서, 투명도전막(ITO막)을 사용한 경우인 비교예와, 금속박막을 사용한 경우인 본 발명의 실시형태 1은, 그 저항값이 각각 400 Ω, 3.5 Ω이 되어, 실시형태 1은 저항값이 크게 감소하고 있고, 그 때문에, 정전용량형 입력장치(1)의 소비전력을 대폭 삭감할 수 있다. As described above, in the comparative example in which a transparent conductive film (ITO film) is used as the conductor connecting the first transparent conductive film 21a, and in Embodiment 1 of the present invention in the case of using a metal thin film, the resistance value is 400 Ω and 3.5 Ω, respectively, the resistance value of Embodiment 1 is greatly reduced, and therefore, the power consumption of the capacitive input device 1 can be significantly reduced.

[실시형태 2]Embodiment 2

본 발명의 실시형태 2의 정전용량형 입력장치(1)는, 전술한 실시형태 1에 있어서의 각 막의 적층순서(구성) 및 형상을 변경한 것 이외는, 대응하는 각 막은 전술한 실시형태 1(도 3 및 도 4)과 동일한 재료에 의해 구성되고, 또한 각 막은 동일한 성막방법에 의해 형성된다. 이하, 도 5 및 도 6을 참조하여, 실시형태 1과 비교해서 상이한 점을 상세하게 설명한다. In the capacitive input device 1 according to the second embodiment of the present invention, each of the corresponding films is the first embodiment described above except that the stacking order (configuration) and the shape of the respective films in the first embodiment are changed. 3 and 4, and each film is formed by the same film formation method. Hereinafter, with reference to FIG. 5 and FIG. 6, a different point compared with Embodiment 1 is demonstrated in detail.

도 5는 실시형태 2의 정전용량형 입력장치(1)의 패턴도를 일부 확대한 설명도이고, 도 6은 도 5의 B-B선에 상당하는 개략 단면도이다. FIG. 5 is an enlarged explanatory view of a pattern diagram of the capacitive input device 1 according to the second embodiment, and FIG. 6 is a schematic cross-sectional view corresponding to the line B-B in FIG. 5.

도 5에 있어서, 패드부(21)를 형성하는 제1 투명도전막(21c)은, 서로 이간하여 형성되어 있는 한편, 서로 이웃하는 제1 투명도전막(21c)끼리는 도전부재(51b)에 의해 전기적으로 접속되어 있다. 또한, 패드부(31)를 형성하는 제2 투명도전막(31d)은 접속부(31e)를 매개로 서로 이웃하여 형성된 제2 투명도전막(31d)과 연속해서 형성된다. 이것에 의해, 각각 연속한 제1 전극 패턴(20) 및 제2 전극 패턴(30)이 형성된다.In FIG. 5, the first transparent conductive film 21c forming the pad portion 21 is formed to be spaced apart from each other, and the adjacent first transparent conductive film 21c are electrically connected to each other by the conductive member 51b. Connected. Further, the second transparent conductive film 31d forming the pad portion 31 is formed continuously with the second transparent conductive film 31d formed adjacent to each other via the connection portion 31e. Thereby, the continuous 1st electrode pattern 20 and the 2nd electrode pattern 30 are formed, respectively.

그리고, 제1 전극 패턴(20)에 구비된 도전부재(51b)와, 제2 전극 패턴(30)에 구비된 접속부(31e)는, 서로 교차부(40)에 있어서 교차한다. 또한, 이때, 제1 투명도전막(21c)이 교차부(40)에 있어서 연결되어 있고, 제2 투명도전막(31d)이 도중에 끊겨 이간된 구성으로 해도 된다. The conductive member 51b provided in the first electrode pattern 20 and the connection portion 31e provided in the second electrode pattern 30 cross each other at the intersection portion 40. In this case, the first transparent conductive film 21c may be connected at the intersection portion 40, and the second transparent conductive film 31d may be cut off in the middle and separated from each other.

실시형태 2에 있어서, 정전용량형 입력장치(1)는, 투명기판(4) 상에, 도전부재(51b), 배선 패턴(50, 60) 및 접속단자(50a, 60a)가 성막되어 있다. 이 도전부재(51b), 배선 패턴(50, 60) 및 접속단자(50a, 60a)는 단층의 금속층(금속박막) 또는 적어도 1층 이상의 금속층을 포함하는 복층을 구비한 도전체막에 의해 형성된다. 그리고, 도전부재(51b), 배선 패턴(50, 60) 및 접속단자(50a, 60a)의 두께는 단층의 경우, 30~500 nm 정도(복층의 경우, 그 합계가 200~600 nm 정도)가 바람직하고, 도전부재(51b)의 폭(도 5의 y축방향의 길이) 및 길이(도 5의 x축방향의 길이)는 실시형태 1의 도전부재(51a)와 동일하게 한다.In Embodiment 2, in the capacitive input device 1, the conductive member 51b, the wiring patterns 50 and 60, and the connection terminals 50a and 60a are formed on the transparent substrate 4. As shown in FIG. The conductive member 51b, the wiring patterns 50 and 60, and the connection terminals 50a and 60a are formed of a conductive film having a single layer of metal (metal thin film) or a multilayer including at least one or more metal layers. The thickness of the conductive member 51b, the wiring patterns 50 and 60, and the connection terminals 50a and 60a is about 30 to 500 nm in the case of a single layer (the total is about 200 to 600 nm in the case of a multilayer). Preferably, the width (length in the y-axis direction in FIG. 5) and the length (length in the x-axis direction in FIG. 5) of the conductive member 51b are the same as those in the conductive member 51a in the first embodiment.

도전부재(51b)의 양단에는, 그 일부가 포개어지도록 하여 제1 투명도전막(21c)이 성막된다. 즉, 도전부재(51b) 상의 일부인 접촉부(52b)에 제1 투명도전막(21c)의 일부가 적층됨으로써, 서로 전기적으로 접속된다. 제1 투명도전막(21c), 제2 투명도전막(31d)의 형상 및 크기, 제1 투명도전막(21c)과 제2 투명도전막(31d)의 간격은, 전술한 실시형태 1과 동일하게 한다. The first transparent conductive film 21c is formed on both ends of the conductive member 51b so that a part thereof is stacked. That is, a part of the 1st transparent conductive film 21c is laminated | stacked on the contact part 52b which is a part on the conductive member 51b, and is electrically connected with each other. The shape and size of the first transparent conductive film 21c and the second transparent conductive film 31d and the interval between the first transparent conductive film 21c and the second transparent conductive film 31d are the same as those in the first embodiment.

도전부재(51b) 상에 있어서, 제1 투명도전막(21c)이 적층되어 있지 않은 부분(즉, 접촉부(52b) 이외의 부분)은, 절연막(41b)에 덮여 있다. 이 절연막(41b)은, 교차부(40)에 있어서, 제1 전극 패턴(20) 및 제2 전극 패턴(30)을, 전기적으로 절연하기 위해 배설된다. 따라서, 절연막(41b)은, 도전부재(51b) 상에 있어서, 제1 투명도전막(21c)이 적층되어 있지 않은 부분을 모두 덮을 필요는 없고, 적어도 제2 전극 패턴(30)에 있어서의 접속부(31e)와, 도전부재(51b)가 절연되도록 배설되어 있으면 된다. On the conductive member 51b, a portion where the first transparent conductive film 21c is not laminated (that is, portions other than the contact portion 52b) is covered with the insulating film 41b. This insulating film 41b is disposed in the cross section 40 so as to electrically insulate the first electrode pattern 20 and the second electrode pattern 30. Therefore, the insulating film 41b does not need to cover all the portions on which the first transparent conductive film 21c is not laminated on the conductive member 51b, and at least the connection portion in the second electrode pattern 30 ( 31e) and the conductive member 51b may be disposed so as to be insulated from each other.

또한, 절연막(41b)의 크기는, 도 5의 x축방향의 길이가 50~200 ㎛, y축방향의 길이가 50~200 ㎛ 정도로 하면 된다. 이 절연막(41b)의 크기는, 전술한 바와 같이, 접속부(31e)와, 도전부재(51b)가 전기적으로 접속되지 않는 범위로 하고, 그 범위에서 적절히 설계할 수 있다. The size of the insulating film 41b may be about 50 to 200 m in the length of the x-axis direction and 50 to 200 m in the y-axis direction of FIG. As described above, the size of the insulating film 41b is a range in which the connection portion 31e and the conductive member 51b are not electrically connected, and can be appropriately designed in that range.

절연막(41b) 상에는, 패드부(31)를 형성하는 제2 투명도전막(31d)끼리를 전기적으로 접속하는 접속부(31e)가 적층된다. 또한, 이 접속부(31e)도 또한, 투명도전막으로 형성되어 있다. 이때, 접속부(31e)의 폭(도 5의 x축방향의 길이)은 50~200 ㎛로 하면 된다. On the insulating film 41b, the connection part 31e which electrically connects the 2nd transparent conductive film 31d which forms the pad part 31 is laminated | stacked. In addition, this connecting portion 31e is also formed of a transparent conductive film. At this time, the width (length in the x-axis direction in FIG. 5) of the connecting portion 31e may be set to 50 to 200 μm.

또한 실시형태 2의 정전용량형 입력장치(1)에 있어서도, 실시형태 1과 동일하게, 각 막을 적층시킨 투명기판(4) 상의 전면은 보호막(71)에 의해 덮여 있다.Also in the capacitive input device 1 of Embodiment 2, similarly to Embodiment 1, the entire surface on the transparent substrate 4 on which each film is laminated is covered with the protective film 71.

다음으로, 본 발명의 실시형태 2의 정전용량형 입력장치(1)에 관하여, 그 제조방법을 구체적으로 설명한다. Next, the manufacturing method of the capacitive input device 1 of Embodiment 2 of this invention is demonstrated concretely.

(1. 도전체막 성막공정)(1.Conductor film formation process)

먼저, 투명기판(4) 상에, 이하와 같이 도전부재(51b), 배선 패턴(50, 60) 및 접속단자(50a, 60a)를 성막한다. First, the conductive member 51b, the wiring patterns 50 and 60 and the connection terminals 50a and 60a are formed on the transparent substrate 4 as follows.

도전부재(51b), 배선 패턴(50, 60) 및 접속단자(50a, 60a)는, 이하와 같이 에칭공정을 거침으로써 형성된다. 먼저, 정전용량형 입력장치(1)의 투명기판(4) 상의 전영역에 걸쳐 진공 증착법, 스퍼터링법, CVD법 등을 사용하여 도전체막을 성막한다. 이때, 도전체막으로서는, 실시형태 1과 동일하게, 금속층만을 성막해도 되고, 금속층 및 금속 산화물층을 번갈아 적층시켜서 성막해도 된다. The conductive member 51b, the wiring patterns 50 and 60, and the connection terminals 50a and 60a are formed by performing an etching process as follows. First, a conductive film is formed by using a vacuum deposition method, a sputtering method, a CVD method, or the like over the entire area on the transparent substrate 4 of the capacitive input device 1. At this time, as the conductor film, only the metal layer may be formed as in the first embodiment, or the metal layer and the metal oxide layer may be alternately laminated.

그 후, 스핀 코터나 스프레이에 의해, 포토레지스트를 도포하고, 성막되는 도전부재(51b)의 폭(도 5의 y축방향의 길이)이 4~10 ㎛(도전체막을 복층으로 한 경우는 7~40 ㎛), 길이(도 5의 x축방향의 길이)가 100~300 ㎛ 정도가 되도록, 또한 배선 패턴(50, 60) 및 접속단자(50a, 60a)가 투명기판(4) 상의 적절한 위치에 배설되도록 마스크를 사용하여 노광한다. 노광 후, 각 막이 적층된 투명기판(4)을 현상액에 침지함으로써, 불필요한 부분(즉, 도전부재(51b), 배선 패턴(50, 60) 및 접속단자(50a, 60a)에 상당하지 않는 부분)의 포토레지스트를 제거한다. 포토레지스트를 제거한 후, 각 막이 적층된 투명기판(4)을 에칭 용액에 침지함으로써, 포토레지스트에 덮여 있지 않은 부분의 도전체막을 부식시켜, 제거한다. 그 후, 용제를 사용하여 포토레지스트를 완전히 제거함으로써, 도전부재(51b), 배선 패턴(50, 60) 및 접속단자(50a, 60a)를 형성한다. Thereafter, the photoresist is applied by spin coater or spray, and the width (length in the y-axis direction in FIG. 5) of the conductive member 51b to be formed is 4 to 10 μm (when the conductive film is made into a multilayer). 40 µm), the length (length in the x-axis direction in FIG. 5) is about 100 to 300 µm, and the wiring patterns 50 and 60 and the connection terminals 50a and 60a are appropriately positioned on the transparent substrate 4 It exposes using a mask so that it may be excreted in. After exposure, the transparent substrate 4 on which each film is laminated is immersed in a developing solution, thereby unnecessary parts (that is, portions not corresponding to the conductive members 51b, the wiring patterns 50 and 60, and the connection terminals 50a and 60a). Remove the photoresist. After the photoresist is removed, the transparent substrate 4 on which each film is laminated is immersed in the etching solution, whereby the conductive film in the portion not covered with the photoresist is corroded and removed. Thereafter, the photoresist is completely removed using a solvent to form the conductive member 51b, the wiring patterns 50 and 60, and the connection terminals 50a and 60a.

이때, 성막 조건 및 에칭 조건은 전술한 도전부재(51a), 배선 패턴(50, 60) 및 접속단자(50a, 60a)의 성막시와 동일하다. At this time, the film forming conditions and the etching conditions are the same as those of the above-mentioned conductive members 51a, the wiring patterns 50 and 60, and the connection terminals 50a and 60a.

(2. 절연막 성막공정)(2.Insulation film forming process)

도전부재(51b), 배선 패턴(50, 60) 및 접속단자(50a, 60a)를 성막한 후, 절연막(41b)을 성막한다. 절연막(41b)은, 이하와 같이 에칭공정을 거침으로써 형성된다. 먼저, 정전용량형 입력장치(1)의 투명기판(4) 상의 전영역에 걸쳐 진공 증착법, 스퍼터링법, CVD법 등을 사용하여 미도시의 절연막을 성막한다. 그 후, 스핀 코터나 스프레이에 의해, 포토레지스트를 도포하고, 절연막(41b)이, 접속부(31e)와, 도전부재(51b)가 전기적으로 접속되지 않는 범위에 형성되도록, 마스크를 사용하여 노광한다. 노광 후, 각 막이 적층된 투명기판(4)을 현상액에 침지함으로써, 불필요한 부분(즉, 절연막(41b)에 상당하지 않는 부분)의 포토레지스트를 제거한다. 포토레지스트를 제거한 후, 각 막이 적층된 투명기판(4)을 에칭 용액에 침지함으로써, 포토레지스트에 덮여 있지 않은 부분의 절연막을 부식시켜, 제거한다. 그 후, 용제를 사용하여 포토레지스트를 완전히 제거함으로써, 절연막(41b)을 형성한다. After the conductive member 51b, the wiring patterns 50 and 60, and the connection terminals 50a and 60a are formed, the insulating film 41b is formed. The insulating film 41b is formed by performing an etching process as follows. First, an insulating film (not shown) is formed over the entire area on the transparent substrate 4 of the capacitive input device 1 by using a vacuum deposition method, a sputtering method, a CVD method, or the like. Thereafter, the photoresist is applied by a spin coater or spray, and the insulating film 41b is exposed using a mask so that the connecting portion 31e and the conductive member 51b are formed in a range not electrically connected to each other. . After exposure, the photoresist of the unnecessary portions (that is, portions not corresponding to the insulating film 41b) is removed by immersing the transparent substrate 4 on which each film is laminated in a developer. After the photoresist is removed, the transparent substrate 4 on which each film is laminated is immersed in an etching solution, whereby the insulating film in the portion not covered with the photoresist is corroded and removed. Thereafter, the photoresist is completely removed using a solvent to form the insulating film 41b.

절연막으로서 감광성의 수지를 사용하는 것도 가능하다. 인쇄 또는 디핑에 의한 수지의 도포 후, 마스크를 통한 노광에 의해 필요한 부분을 경화시키고, 그 후, 불필요한 미경화 부분을 제거한다. 제조공정으로서는, 보다 간략화된다. It is also possible to use photosensitive resin as an insulating film. After application of the resin by printing or dipping, the necessary portions are cured by exposure through a mask, and then unnecessary uncured portions are removed. As a manufacturing process, it simplifies more.

이때, 성막 조건 및 패터닝 조건은 전술한 절연막(절연막(21b, 31b 및 41a)을 포함하는 전영역)의 성막시와 동일하다. At this time, the film forming conditions and the patterning conditions are the same as those of the above-mentioned insulating film (all areas including the insulating films 21b, 31b and 41a).

(3. 투명도전막 성막공정)(3. Transparent conductive film deposition process)

절연막(41b)을 성막한 후, 제1 투명도전막(21c), 제2 투명도전막(31d) 및 그의 접속부(31e)를 성막한다. 제1 투명도전막(21c), 제2 투명도전막(31d) 및 그의 접속부(31e)는, 이하와 같이 에칭공정을 거침으로써 형성된다. 먼저, 정전용량형 입력장치(1)의 투명기판(4) 상의 전영역에 걸쳐 진공 증착법, 스퍼터링법, CVD법 등을 사용하여 투명도전막을 성막한다. After the insulating film 41b is formed, a first transparent conductive film 21c, a second transparent conductive film 31d and a connection portion 31e thereof are formed. The 1st transparent conductive film 21c, the 2nd transparent conductive film 31d, and its connection part 31e are formed through an etching process as follows. First, a transparent conductive film is formed by using vacuum deposition, sputtering, CVD, or the like over the entire area on the transparent substrate 4 of the capacitive input device 1.

절연막(41b)을 성막한 후, 정전용량형 입력장치(1)의 투명기판(4) 상의 전영역에 걸쳐 진공 증착법, 스퍼터링법, CVD법 등을 사용하여 투명도전막을 성막한다. 그 후, 스핀 코터나 스프레이에 의해, 포토레지스트를 도포하고, 성막되는 제1 투명도전막(21c), 제2 투명도전막(31d) 및 그의 접속부(31e)가 투명기판(4) 상의 적절한 위치에 배설되도록 마스크를 사용하여 노광한다. After the insulating film 41b is formed, a transparent conductive film is formed by using a vacuum deposition method, a sputtering method, a CVD method, or the like over the entire area on the transparent substrate 4 of the capacitive input device 1. Thereafter, the photoresist is applied by spin coater or spray, and the first transparent conductive film 21c, the second transparent conductive film 31d, and the connecting portion 31e thereof are formed at appropriate positions on the transparent substrate 4. Exposure is carried out using a mask if possible.

노광 후, 투명도전막이 적층된 투명기판(4)을 현상액에 침지함으로써, 불필요한 부분(즉, 제1 투명도전막(21c), 제2 투명도전막(31d) 및 그의 접속부(31e)에 상당하지 않는 부분)의 포토레지스트를 제거한다. 포토레지스트를 제거한 후, 각 막이 적층된 투명기판(4)을 에칭 용액에 침지함으로써, 포토레지스트에 덮여 있지 않은 부분의 투명도전막을 부식시켜, 제거한다. 그 후, 용제를 사용하여 포토레지스트를 완전히 제거함으로써, 제1 투명도전막(21c), 제2 투명도전막(31d) 및 그의 접속부(31e)를 형성한다.After exposure, the transparent substrate 4, on which the transparent conductive film is laminated, is immersed in a developing solution, thereby making unnecessary portions (i.e., portions not corresponding to the first transparent conductive film 21c, the second transparent conductive film 31d, and its connecting portion 31e). Remove the photoresist. After the photoresist is removed, the transparent substrate 4 on which each film is laminated is immersed in an etching solution, whereby the transparent conductive film in the portion not covered with the photoresist is corroded and removed. Thereafter, the photoresist is completely removed using a solvent to form the first transparent conductive film 21c, the second transparent conductive film 31d, and its connecting portion 31e.

이때, 성막 조건 및 에칭 조건은 전술한 제1 투명도전막(21a), 제2 투명도전막(31a) 및 그의 접속부(31c)의 성막시와 동일하다. At this time, the film forming conditions and the etching conditions are the same as those of the first transparent conductive film 21a, the second transparent conductive film 31a, and the connecting portion 31c thereof.

(4. 보호막 성막공정)(4.Film protection process)

전술한 바와 같이 제1 투명도전막(21c), 제2 투명도전막(31d) 및 그의 접속부(31e)를 성막한 후, 각 막을 적층시킨 투명기판(4) 상의 전면에 보호막(71)을 성막함으로써, 정전용량형 입력장치(1)를 얻는다. 이때, 성막 조건은 전술한 실시형태 1에 있어서의 보호막(71)의 성막시와 동일하다. As described above, after forming the first transparent conductive film 21c, the second transparent conductive film 31d, and the connecting portion 31e thereof, the protective film 71 is formed on the entire surface on the transparent substrate 4 on which each film is laminated. A capacitive input device 1 is obtained. At this time, the film forming conditions are the same as those of the protective film 71 in the first embodiment described above.

다음으로, 배선 패턴(50, 60), 접속단자(50a, 60a) 및 도전부재(51a)를 구성하는 도전체막의 구성에 관하여 상세하게 설명한다. 본 발명에 있어서, 도전체막은, 금속층의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층에 의해 구성되어 있다. 실시예 1-1~실시예 1-4, 실시예 2-1~실시예 2-5에 있어서 각종 구성의 도전체막에 관하여, 그 반사율의 시뮬레이션을 행하였다. 각 실시예에 있어서의 투명기판(4) 상의 도전체막의 구성을 표 1에 나타내는 동시에, 도 7 및 도 8에 각 실시예의 도전체막에 관한 광학 특성을 나타낸다. Next, the structure of the conductor film which comprises the wiring patterns 50 and 60, the connection terminal 50a and 60a, and the electrically-conductive member 51a is demonstrated in detail. In the present invention, the conductor film is composed of a single layer of a metal layer or a multilayer including at least one or more metal layers. In Example 1-1-Example 1-4 and Example 2-1-Example 2-5, the reflectance was simulated about the conductor film of various structures. The structure of the conductor film on the transparent substrate 4 in each Example is shown in Table 1, and the optical characteristic regarding the conductor film of each Example is shown in FIG.

Figure pct00001
Figure pct00001

표 1은, 투명기판(4)으로서의 유리기판 상에 성막된, 각 실시예에 있어서의 도전체막의 구성(적층순)을 나타내고 있다. 또한, 표 중의 「관측측(시인측)」란의 화살표는, 반사율을 계측하는 쪽을 나타내고 있고, 각 층을 적층시킨 유리기판에 있어서 화살표를 기재한 쪽 면의 반사율을 도 7 및 도 8에 나타내고 있다(예를 들면, 실시예 1-3에서는 유리기판 상에 은 합금, IGO, 은 합금, IGO의 순서로 적층되어 있고, IGO가 성막된 쪽에서 관측되는 반사율을 도 7에 나타내고 있다. 또한, 실시예 1-4에서는 유리기판 상에 IGO, 은 합금, IGO, 은 합금의 순서로 적층되어 있고, 유리기판측에서 관측되는 반사율을 도 7에 나타내고 있다.).Table 1 shows the structure (laminating order) of the conductor film in each Example which was formed on the glass substrate as the transparent substrate 4. In addition, the arrow of the "observation side (viewing side)" column of the table | surface has shown the direction which measures a reflectance, and reflectance of the surface where the arrow is described in the glass substrate which laminated | stacked each layer is shown to FIG. 7 and FIG. For example, in Example 1-3, the reflectivity observed from the side where silver alloy, IGO, silver alloy, and IGO were laminated | stacked on the glass substrate in the order of IGO was formed is shown in FIG. In Example 1-4, IGO, silver alloy, IGO, and silver alloy are laminated | stacked on the glass substrate in order, and the reflectance observed from the glass substrate side is shown in FIG.

또한, 표 중의 각 층에 관한 괄호 안의 숫자는 각 층의 두께를 나타내고 있다. 또한, 은 합금, MAM에 관하여, 두께를 나타내지 않은 경우, 이들 층의 두께는 적당한 저항값이 얻어지는 범위이면 되고, 적절히 설계할 수 있다. 은 합금의 경우는 50~500 nm 정도, MAM의 경우는 100~600 nm 정도로 하면 바람직하다. In addition, the number in the bracket | parenthesis regarding each layer in a table | surface has shown the thickness of each layer. In addition, when thickness is not shown about silver alloy and MAM, the thickness of these layers should just be a range from which a suitable resistance value is obtained, and can design suitably. In the case of a silver alloy, it is preferable to set it as about 50-500 nm, and in the case of MAM, it is about 100-600 nm.

도 7은 실시예 1-1~실시예 1-4에 있어서의 각 파장의 빛의 반사율을 나타낸 것이다. 실시예 1-1~실시예 1-4는, 금속층의 재료를 은 합금, 금속 산화물층의 재료를 IGO로 하고 있다. 7 shows the reflectance of light of each wavelength in Example 1-1 to Example 1-4. In Examples 1-1 to 1-4, the material of the metal layer is made of silver alloy and the metal oxide layer is made of IGO.

실시예 1-1 및 실시예 1-2는 유리기판에 은 합금을 성막한 경우로, 어느 면을 육안으로 보는 측으로 해도, 파장이 400~700 nm인 영역에 있어서 빛의 반사율은 80~98% 정도인 것이 나타내어져 있다. 따라서, 도전체막을 금속층의 단층으로 한 경우, 반사율이 높아져, 눈으로 보고 확인되기 쉬운 것으로부터, 도전부재(51a, 51b)를 형성할 때, 그 폭을 4~10 ㎛로 설정하여, 매우 좁게 형성함으로써 눈으로 보고 확인하기 어렵게 할 수 있다. Example 1-1 and Example 1-2 are the case where a silver alloy is formed into a glass substrate, and even if the surface is seen by the naked eye, the reflectance of light is 80-98% in the area | region whose wavelength is 400-700 nm. The degree is shown. Therefore, when the conductor film is made of a single layer of a metal layer, the reflectance is high, and since the conductive members 51a and 51b are formed, the width is set to 4 to 10 占 퐉 and very narrowly, since it is easy to see and confirm visually. Formation can make it difficult to see and see.

그리고, 실시예 1-3 및 실시예 1-4는 금속층과 금속 산화물층을 번갈아 적층하고, 시인측에 금속 산화물층을 성막한 경우로, 금속 산화물층측에 있어서의 빛의 반사율은, 파장이 400~700 nm인 영역에 있어서 실시예 1-1 및 실시예 1-2보다도 낮고, 약 15~64% 정도인 것이 나타내어져 있다. 따라서, 도전체막에 있어서, 시인측에 금속 산화물층을 형성함으로써 눈으로 보고 확인하기 어렵게 할 수 있다. And Example 1-3 and Example 1-4 are a case where the metal layer and the metal oxide layer are laminated | stacked alternately, and a metal oxide layer is formed into a visual recognition side, The light reflectance on the metal oxide layer side has a wavelength of 400 It is shown to be about 15 to 64% lower than Example 1-1 and Example 1-2 in the region of -700 nm. Therefore, in the conductor film, by forming the metal oxide layer on the viewing side, it can be difficult to see and confirm visually.

즉, 금속층을 단층으로 형성하는 경우보다도 금속 산화물층을 시인측에 성막한 복층으로 형성한 경우 쪽이, 보다 높은 투명성을 얻을 수 있다. 따라서 금속 산화물층을 시인측에 성막한 경우, 도전부재(51a, 51b)의 폭을 넓게 형성해도 양호한 투명성이 얻어지는 것으로부터, 도전부재(51a, 51b)의 폭은 7~40 ㎛로 설정된다.That is, higher transparency can be obtained when the metal oxide layer is formed into a multilayer formed on the viewing side than when the metal layer is formed by a single layer. Therefore, in the case where the metal oxide layer is formed on the viewer side, even if the widths of the conductive members 51a and 51b are formed wide enough, the transparency of the conductive members 51a and 51b is set to 7 to 40 m.

도 8은 실시예 2-1~실시예 2-5에 있어서의 각 파장의 빛의 반사율을 나타낸 것이다. 실시예 2-1~실시예 2-5에서는, 금속층의 재료를 MAM 또는 Mo-Nb 합금, 금속 산화물층의 재료를 IGO로 하고 있다. 8 shows the reflectance of light of each wavelength in Example 2-1 to Example 2-5. In Example 2-1-Example 2-5, the material of a metal layer is MAM or Mo-Nb alloy, and the material of a metal oxide layer is IGO.

실시예 2-1 및 실시예 2-2는 유리기판에 MAM을 성막한 경우로, 어느 면을 육안으로 보는 측으로 해도, 파장이 400~700 nm인 영역에 있어서 빛의 반사율은 40~53% 정도인 것이 나타내어져 있다. 따라서, 도전체막을 은 합금의 단층으로 한 경우보다도 반사율은 저하되고, 파장이 400 nm 부근 및 650 nm 부근에서는, 은 합금과 IGO를 적층시킨 경우와 동일 정도의 반사율을 얻을 수 있다.In Examples 2-1 and 2-2, when MAM is formed on a glass substrate, even if the surface is viewed by the naked eye, the reflectance of light is about 40 to 53% in the region having a wavelength of 400 to 700 nm. Is shown. Therefore, the reflectance is lower than that in the case where the conductor film is made of a single layer of silver alloy, and at the wavelength of around 400 nm and around 650 nm, the reflectance at the same level as when the silver alloy and IGO are laminated can be obtained.

또한, MAM에 금속 산화물막을 조합하여 성막한 경우(실시예 2-3~실시예 2-5)는, 400~700 nm의 파장범위에 있어서 매우 낮은 반사율을 나타낸다. 특히 실시예 2-4 및 실시예 2-5는, 400~700 nm의 파장범위의 전역에 걸쳐 10% 이하(약 3~8% 정도)의 반사율인 것으로부터, 매우 시인성이 낮아, 높은 투명성을 구비하고 있는 것이 나타내어져 있다. In the case where the MAM is formed by combining a metal oxide film (Examples 2-3 to 2-5), the reflectance is very low in the wavelength range of 400 to 700 nm. Especially Example 2-4 and Example 2-5 have a reflectance of 10% or less (about 3 to 8%) over the whole wavelength range of 400-700 nm, and are very low visibility, and high transparency It has shown.

따라서 실시예 1-1~실시예 1-4, 실시예 2-1~실시예 2-5에 의해, 도전체막에 있어서, 시인측에 금속 산화물층을 형성했을 때, 시인측의 빛의 반사율이 저하되고, 그 결과, 높은 투명성을 구비한 도전체막으로 하는 것이 가능한 것이 나타내어졌다.Therefore, according to Example 1-1-Example 1-4 and Example 2-1-Example 2-5, when the metal oxide layer is formed in the visual recognition side in the conductor film, the reflectance of the light on the visual recognition side is It lowered and it turned out that it was possible to set it as the conductor film provided with high transparency.

전술한 바와 같이, 본 발명의 정전용량형 입력장치(1)는, 제1 전극 패턴(20) 및 제2 전극 패턴(30)의 교차부(40)에 있어서 전기적으로 절연되어 있다. 그리고, 제1 전극 패턴(20)에 있어서, 이간하여 성막된 제1 투명도전막(21a, 21c)을 접속하는 도전부재(51a, 51b)와, 배선 패턴(50, 60) 및 접속단자(50a, 60a)가 도전체막으로 구성되어 있다. 따라서, 도전부재(51a, 51b)는, 배선 패턴(50, 60) 및 접속단자(50a, 60a)와 동시에 성막하는 것이 가능하기 때문에, 제조공정을 간소화할 수 있다. 또한 도전부재(51a, 51b)는, 투명도전막을 사용하여 형성하는 경우와 비교하여, 그 저항값이 작아, 정전용량형 입력장치(1)의 소비전력을 저감할 수 있다. As described above, the capacitive input device 1 of the present invention is electrically insulated at the intersection portion 40 of the first electrode pattern 20 and the second electrode pattern 30. In the first electrode pattern 20, the conductive members 51a and 51b for connecting the first transparent conductive films 21a and 21c formed apart from each other, the wiring patterns 50 and 60, and the connection terminals 50a and 60a) is comprised of a conductor film. Therefore, since the conductive members 51a and 51b can be formed simultaneously with the wiring patterns 50 and 60 and the connection terminals 50a and 60a, the manufacturing process can be simplified. Moreover, compared with the case where the conductive members 51a and 51b are formed using a transparent conductive film, the resistance value is small and the power consumption of the capacitive input device 1 can be reduced.

본 발명의 정전용량형 입력장치(1)는, 휴대전화, 전자수첩 등의 휴대단말(PDA, Personal Digital Assistant), 게임기, 자동차 내비게이션, 퍼스널 컴퓨터, 티켓 판매기, 은행의 단말 등의 전자기기분야에 있어서 유용할 것으로 기대된다. The capacitive input device 1 of the present invention is applied to the field of electronic devices such as mobile phones, personal digital assistants (PDAs) such as electronic notebooks, game machines, car navigation systems, personal computers, ticket vending machines, and bank terminals. It is expected to be useful.

Claims (12)

입력조작이 행해지는 입력부와, 그 입력부로부터의 신호를 출력하기 위한 출력부를 가지며, 상기 입력부 및 상기 출력부가, 투명기판의 동일 면 상에 구비된 정전용량형 입력장치로서,
상기 출력부는, 상기 신호를 출력하는 접속단자와, 상기 입력부와 상기 접속단자를 전기적으로 접속하는 배선 패턴을 가지며,
상기 입력부는, 상기 투명기판 상의 제1 방향에 서로 이웃하여 배설(配設)되는 복수의 제1 투명도전막과, 그 제1 투명도전막을 전기적으로 접속하는 도전부재로 구성되는 복수의 제1 전극 패턴과,
상기 제1 방향과 교차하는 제2 방향에 서로 이웃하여 배설되는 복수의 제2 투명도전막과,
그 복수의 제2 투명도전막과 연속해서 형성되는 동시에 상기 도전부재와 교차하는 위치에 배설되는 접속부로 구성되는 복수의 제2 전극 패턴과,
상기 도전부재와 상기 접속부 사이에 배설되어, 상기 도전부재와 상기 접속부의 절연을 유지하는 절연막을 가지며,
상기 도전부재와 상기 접속단자와 상기 배선 패턴은 동일한 도전체막에 의해 형성되고,
그 도전체막은, 금속층의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층으로 되며,
상기 도전부재는, 선형상으로 형성되어 있는 것을 특징으로 하는 정전용량형 입력장치.
A capacitive input device having an input unit for performing an input operation and an output unit for outputting a signal from the input unit, wherein the input unit and the output unit are provided on the same side of the transparent substrate.
The output unit has a connection terminal for outputting the signal, a wiring pattern for electrically connecting the input unit and the connection terminal,
The input unit includes a plurality of first electrode patterns including a plurality of first transparent conductive films disposed adjacent to each other in a first direction on the transparent substrate and a conductive member electrically connecting the first transparent conductive film. and,
A plurality of second transparent conductive films disposed adjacent to each other in a second direction crossing the first direction;
A plurality of second electrode patterns composed of a connecting portion formed continuously with the plurality of second transparent conductive films and disposed at a position intersecting the conductive member;
An insulating film disposed between the conductive member and the connecting portion to maintain insulation between the conductive member and the connecting portion,
The conductive member, the connection terminal, and the wiring pattern are formed by the same conductor film,
The conductor film is a single layer of a metal layer or a multilayer including at least one or more metal layers,
The conductive member is formed in a linear form, characterized in that the capacitive input device.
제1항에 있어서,
상기 도전체막은 상기 금속층의 단층으로 되고, 상기 도전부재의 상기 제2 방향의 폭이 4~10 ㎛인 것을 특징으로 하는 정전용량형 입력장치.
The method of claim 1,
And the conductor film is a single layer of the metal layer, and the width of the conductive member in the second direction is 4 to 10 µm.
제1항에 있어서,
상기 도전체막은 금속층과 금속 산화물층이 번갈아 적층된 복층으로 되고,
상기 도전체막에 있어서, 상기 금속 산화물층이, 시인측(視認側)에 형성되어 되는 것을 특징으로 하는 정전용량형 입력장치.
The method of claim 1,
The conductor film is a multilayer in which a metal layer and a metal oxide layer are alternately stacked,
In the conductor film, the metal oxide layer is formed on the viewing side.
제3항에 있어서,
상기 도전부재의 상기 제2 방향의 폭이 7~40 ㎛인 것을 특징으로 하는 정전용량형 입력장치.
The method of claim 3,
And a width in the second direction of the conductive member is in the range of 7 to 40 μm.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 금속층의 재료는, 은, 은 합금, 동, 동 합금, MAM(Mo 또는 Mo 합금/Al 또는 Al 합금/Mo 또는 Mo 합금의 3층 구조 화합물)으로부터 선택되는 어느 하나의 금속인 것을 특징으로 하는 정전용량형 입력장치.
5. The method according to any one of claims 1 to 4,
The material of the metal layer is any one metal selected from silver, silver alloy, copper, copper alloy, MAM (Mo or Mo alloy / Al or Al alloy / Mo or Mo alloy) characterized in that the metal Capacitive input device.
제3항 또는 제4항에 있어서,
상기 금속층의 재료는, 은, 은 합금, 동, 동 합금, MAM(Mo 또는 Mo 합금/Al 또는 Al 합금/Mo 또는 Mo 합금의 3층 구조 화합물)으로부터 선택되는 어느 하나의 금속이고,
상기 금속 산화물층은, 인듐 복합 산화물이 함유되어 되는 것을 특징으로 하는 정전용량형 입력장치.
The method according to claim 3 or 4,
The material of the metal layer is any one metal selected from silver, silver alloy, copper, copper alloy, MAM (Mo or Mo alloy / Al or Al alloy / Mo or Mo alloy),
And said metal oxide layer contains an indium composite oxide.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 도전부재와 상기 접속부의 교차부에 있어서,
상기 투명기판 상에, 상기 도전부재와, 상기 절연막과, 상기 접속부가, 이 순서로 적층되어 되는 것을 특징으로 하는 정전용량형 입력장치.
The method according to any one of claims 1 to 6,
In the intersection of the said conductive member and the said connection part,
And the conductive member, the insulating film, and the connecting portion are stacked in this order on the transparent substrate.
입력조작이 행해지는 입력부와, 그 입력부로부터의 신호를 출력하기 위한 출력부를 가지며, 상기 입력부 및 상기 출력부가, 투명기판의 동일 면 상에 구비된 정전용량형 입력장치의 제조방법으로서,
상기 투명기판 상의 전면에, 투명도전막을 성막하는 투명도전막 성막공정과,
상기 투명도전막에 대해, 상기 투명기판 상의 제1 방향에 서로 이웃하여 배설되는 복수의 제1 투명도전막과, 상기 제1 방향과 교차하는 제2 방향에 배설되는 복수의 제2 투명도전막과, 그 복수의 제2 투명도전막과 연속해서 형성되는 접속부를 에칭하여 형성하는 투명도전막 패터닝공정과,
상기 투명기판 상의 전면에, 절연막을 성막하는 절연막 성막공정과,
상기 절연막을 패터닝하여, 상기 제1 투명도전막 상에 있어서, 상기 제2 투명도전막과 연속해서 형성되는 접속부를 개재시켜서 양측에 접촉구멍을 형성하는 접촉구멍 형성공정과,
상기 투명기판 상의 전면에, 금속층의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층으로 되는 도전체막을 성막하는 도전체막 성막공정과,
상기 도전체막에 대해, 상기 출력부가 상기 신호를 출력하기 위해 구비되는 접속단자와, 그 접속단자와 상기 입력부를 접속하는 배선 패턴과, 상기 복수의 제1 투명도전막을 전기적으로 접속하는 동시에 상기 접속부와 교차하는 위치에 배설되는 선형상의 도전부재를 에칭함으로써 형성하는 도전체막 패터닝공정,
을 구비하는 것을 특징으로 하는, 정전용량형 입력장치의 제조방법.
A method of manufacturing a capacitive input device having an input unit for performing an input operation and an output unit for outputting a signal from the input unit, wherein the input unit and the output unit are provided on the same side of the transparent substrate.
A transparent conductive film forming step of forming a transparent conductive film on the entire surface of the transparent substrate;
A plurality of first transparent conductive films disposed adjacent to each other in a first direction on the transparent substrate, a plurality of second transparent conductive films disposed in a second direction crossing the first direction, and a plurality of the transparent conductive films A transparent conductive film patterning step of etching and forming a connection portion formed continuously with the second transparent conductive film of
An insulating film forming step of forming an insulating film on the entire surface of the transparent substrate;
A contact hole forming step of patterning the insulating film to form contact holes on both sides of the first transparent conductive film via a connecting portion formed continuously with the second transparent conductive film;
A conductor film forming step of forming a conductor film including a single layer of a metal layer or a multilayer including at least one or more metal layers on the entire surface of the transparent substrate;
A connection terminal provided with the output unit for outputting the signal, a wiring pattern connecting the connection terminal and the input unit, and electrically connecting the plurality of first transparent conductive films to the conductor film; A conductor film patterning step formed by etching a linear conductive member disposed at an intersection position,
Method for manufacturing a capacitive input device, characterized in that it comprises a.
입력조작이 행해지는 입력부와, 그 입력부로부터의 신호를 출력하기 위한 출력부를 가지며, 상기 입력부 및 상기 출력부가, 투명기판의 동일 면 상에 구비된 정전용량형 입력장치의 제조방법으로서,
상기 투명기판 상의 전면에, 금속층의 단층 또는 적어도 1층 이상의 금속층을 포함하는 복층으로 되는 도전체막을 성막하는 도전체막 성막공정과,
상기 도전체막에 대해, 상기 출력부가 상기 신호를 출력하기 위해 구비되는 접속단자와, 그 접속단자와 상기 입력부를 접속하는 배선 패턴과, 상기 투명기판 상의 제1 방향에 서로 이웃하여 배설되는 복수의 제1 투명도전막을 전기적으로 접속하는 동시에 상기 제1 방향을 따라 형성되는 선형상의 도전부재를 에칭하여 형성하는 도전체막 패터닝공정과,
상기 투명기판 상의 전면에, 절연막을 성막하는 절연막 성막공정과,
상기 절연막에 있어서, 상기 도전부재와, 상기 제2 방향에 서로 이웃하여 배설되는 복수의 제2 투명도전막과 연속해서 형성되는 동시에 상기 도전부재와 교차하는 위치에 배설되는 접속부를 절연하는 위치 이외의 부분을 제거하는 절연막 패터닝공정과,
상기 투명기판 상의 전면에, 투명도전막을 성막하는 투명도전막 성막공정과,
상기 투명도전막에 대해, 상기 제1 투명도전막과, 복수의 상기 제2 투명도전막과, 상기 접속부를 에칭하여 형성하는 투명도전막 패터닝공정,
을 구비하는 것을 특징으로 하는, 정전용량형 입력장치의 제조방법.
A method of manufacturing a capacitive input device having an input unit for performing an input operation and an output unit for outputting a signal from the input unit, wherein the input unit and the output unit are provided on the same side of the transparent substrate.
A conductor film forming step of forming a conductor film including a single layer of a metal layer or a multilayer including at least one or more metal layers on the entire surface of the transparent substrate;
A connection terminal provided with the output unit for outputting the signal, a wiring pattern for connecting the connection terminal and the input unit, and a plurality of agents disposed adjacent to each other in a first direction on the transparent substrate with respect to the conductor film; A conductor film patterning step of electrically connecting the transparent conductive film and etching the linear conductive member formed along the first direction;
An insulating film forming step of forming an insulating film on the entire surface of the transparent substrate;
A portion of the insulating film other than the position insulated from the conductive member and a plurality of second transparent conductive films disposed adjacent to each other in the second direction and insulated the connecting portion formed at a position crossing the conductive member. An insulating film patterning process for removing the
A transparent conductive film forming step of forming a transparent conductive film on the entire surface of the transparent substrate;
A transparent conductive film patterning step of forming the first transparent conductive film, the plurality of second transparent conductive films, and the connecting portion by etching the transparent conductive film;
Method for manufacturing a capacitive input device, characterized in that it comprises a.
제8항 또는 제9항에 있어서,
상기 도전체막 성막공정에 있어서, 상기 금속층의 단층을 성막하고,
상기 도전체막 패터닝공정에 있어서, 상기 도전부재의 상기 제2 방향의 폭이 4~10 ㎛가 되도록 형성하는 것을 특징으로 하는 정전용량형 입력장치의 제조방법.
The method according to claim 8 or 9,
In the conductor film forming step, a single layer of the metal layer is formed,
In the conductor film patterning step, the conductive member is formed so that the width in the second direction of the conductive member is 4 ~ 10 ㎛.
제8항 또는 제9항에 있어서,
상기 도전체막 성막공정에 있어서, 최초 또는 최후에 금속 산화물층을 성막하는 공정을 구비하는 동시에,
상기 금속층을 성막하는 공정과, 상기 금속 산화물층을 성막하는 공정을 번갈아 구비하는 것을 특징으로 하는 정전용량형 입력장치의 제조방법.
The method according to claim 8 or 9,
In the conductor film forming step, a step of forming a metal oxide layer first or last, and at the same time,
And forming the metal layer and forming the metal oxide layer alternately.
제11항에 있어서,
상기 도전체막 패터닝공정에 있어서, 상기 도전부재의 상기 제2 방향의 폭이 7~40 ㎛가 되도록 형성하는 것을 특징으로 하는 정전용량형 입력장치의 제조방법.
The method of claim 11,
In the conductor film patterning step, the conductive member is formed so that the width in the second direction of the conductive member is 7 ~ 40 ㎛.
KR1020117030738A 2009-06-23 2010-06-11 Capacitance type input device and production method thereof KR101464818B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009148923 2009-06-23
JPJP-P-2009-148923 2009-06-23
PCT/JP2010/059926 WO2010150668A1 (en) 2009-06-23 2010-06-11 Capacitance type input device and production method thereof

Publications (2)

Publication Number Publication Date
KR20120040155A true KR20120040155A (en) 2012-04-26
KR101464818B1 KR101464818B1 (en) 2014-11-25

Family

ID=43386440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117030738A KR101464818B1 (en) 2009-06-23 2010-06-11 Capacitance type input device and production method thereof

Country Status (5)

Country Link
JP (1) JP5503651B2 (en)
KR (1) KR101464818B1 (en)
CN (1) CN102804108B (en)
TW (1) TWI502451B (en)
WO (1) WO2010150668A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101476026B1 (en) * 2012-02-10 2014-12-23 알프스 덴키 가부시키가이샤 Input device

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011128674A (en) * 2009-12-15 2011-06-30 Sony Corp Electrostatic capacitance-type input device and method for manufacturing the same
WO2012099253A1 (en) * 2011-01-20 2012-07-26 日産化学工業株式会社 Coating composition for touch panels, coating film, and touch panel
JP5780455B2 (en) * 2011-06-17 2015-09-16 凸版印刷株式会社 Projection-type capacitive touch panel sensor and method for manufacturing the same, and display device including projection-type capacitive touch panel sensor
CN106873231B (en) * 2011-07-11 2020-10-16 大日本印刷株式会社 Color filter forming substrate, manufacturing method thereof and display device
JP5930150B2 (en) * 2011-08-23 2016-06-08 大日本印刷株式会社 Touch panel sensor with color filter, liquid crystal display device, and coordinate detection device
CN102955628B (en) 2011-08-26 2015-12-09 宸鸿科技(厦门)有限公司 The manufacture method of contact panel
CN103049144A (en) * 2011-10-14 2013-04-17 宸鸿科技(厦门)有限公司 Touch control device figure and manufacture method thereof
CN103186275B (en) * 2011-12-31 2015-09-30 宸鸿科技(厦门)有限公司 Contact panel and preparation method thereof
JP5928689B2 (en) * 2012-01-10 2016-06-01 大日本印刷株式会社 Touch panel member, coordinate detection device, and touch panel member manufacturing method
JP5588466B2 (en) * 2012-01-16 2014-09-10 Smk株式会社 Touch panel wiring structure
WO2013118883A1 (en) * 2012-02-09 2013-08-15 シャープ株式会社 Touch-panel substrate
JP5865819B2 (en) * 2012-02-10 2016-02-17 アルプス電気株式会社 Input device
JP5075282B1 (en) * 2012-02-10 2012-11-21 アルプス電気株式会社 Input device
WO2013118881A1 (en) * 2012-02-10 2013-08-15 シャープ株式会社 Capacitive-type touch panel
JP5075287B1 (en) * 2012-04-26 2012-11-21 アルプス電気株式会社 Input device
CN103853397A (en) * 2012-12-04 2014-06-11 厦门天马微电子有限公司 Capacitive touch screen and manufacturing method thereof
JP6061698B2 (en) * 2013-01-24 2017-01-18 ジオマテック株式会社 Protection panel integrated touch panel sensor, manufacturing method thereof, and portable electronic device
JP6143552B2 (en) * 2013-05-27 2017-06-07 デクセリアルズ株式会社 Touch panel and method for manufacturing touch panel
KR20150011926A (en) * 2013-07-24 2015-02-03 삼성디스플레이 주식회사 Touch Screen Panel and Fabricating Method Thereof
CN104423667B (en) * 2013-08-30 2018-01-12 Lg伊诺特有限公司 Touch pad and display
JP6157293B2 (en) * 2013-09-12 2017-07-05 株式会社アルバック Touch panel and method for manufacturing touch panel
JP2015118537A (en) * 2013-12-18 2015-06-25 大日本印刷株式会社 Display device with touch panel sensor and touch position detection function
JP6213832B2 (en) * 2014-01-29 2017-10-18 株式会社アルバック Touch panel
CN106462292B (en) * 2014-06-24 2019-08-13 Vts-触动感应器有限公司 Touch sensor substrate, touch panel, display device and touch sensor substrate manufacturing method
JP6497744B2 (en) * 2015-08-21 2019-04-10 株式会社アルバック Touch panel
CN109143637B (en) 2017-06-16 2020-02-18 京东方科技集团股份有限公司 Panel manufacturing method, panel and display device
JP7315862B2 (en) 2021-09-30 2023-07-27 ダイキン工業株式会社 Power conversion equipment and refrigeration equipment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4967780B2 (en) * 2007-04-20 2012-07-04 セイコーエプソン株式会社 Coordinate input device and display device
JP4506785B2 (en) * 2007-06-14 2010-07-21 エプソンイメージングデバイス株式会社 Capacitive input device
CN100495139C (en) * 2007-10-10 2009-06-03 友达光电股份有限公司 Touching control panel and its manufacturing method
TWM344544U (en) * 2007-12-25 2008-11-11 Cando Corp Sensory structure of touch panel
CN101424817B (en) * 2008-12-17 2010-07-21 友达光电股份有限公司 Method for making colorful filtering touch control substrate
JP3149113U (en) * 2008-12-25 2009-03-12 洋華光電股▲ふん▼有限公司 Capacitor-type contact control induction structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101476026B1 (en) * 2012-02-10 2014-12-23 알프스 덴키 가부시키가이샤 Input device

Also Published As

Publication number Publication date
JP5503651B2 (en) 2014-05-28
KR101464818B1 (en) 2014-11-25
TW201108083A (en) 2011-03-01
CN102804108B (en) 2015-11-25
JPWO2010150668A1 (en) 2012-12-10
TWI502451B (en) 2015-10-01
WO2010150668A1 (en) 2010-12-29
CN102804108A (en) 2012-11-28

Similar Documents

Publication Publication Date Title
KR20120040155A (en) Capacitance type input device and production method thereof
US10969919B2 (en) Touch panel and display device with touch panel
CN101553776B (en) Touch panel apparatus and method for manufacturing the same
JP4998919B2 (en) Capacitive input device
JP4506785B2 (en) Capacitive input device
KR102199340B1 (en) Touch window
JP4720857B2 (en) Capacitance type input device and display device with input function
US9081427B2 (en) Position-sensing panel and method
CN104956297A (en) Projected capacitive touch panel with a silver-inclusive transparent conducting layer(s)
US9851859B2 (en) Touch window and touch device including the same
JP5942454B2 (en) Touch panel sensor, display device with touch panel, and method of manufacturing touch panel sensor
KR20130091518A (en) Electrostatic capacity type touch screen panel and method for fabricating the same
JP5827972B2 (en) Touch sensor integrated display device
JP6233075B2 (en) Touch panel sensor and input / output device including touch panel sensor
JP5763417B2 (en) Electrode substrate for capacitance type input device and capacitance type input device
JP5375692B2 (en) Manufacturing method of touch panel sensor
JP5892418B2 (en) Touch panel sensor, touch panel sensor manufacturing method, and laminate for manufacturing touch panel sensor
KR20130072402A (en) Fabrication method of electrode-pattern of touch panel
KR20160095314A (en) Touch screen panel
JP2013149196A (en) Touch panel sensor, display device with touch panel, and method of manufacturing touch panel sensor
KR20160133603A (en) Touch screen panel
JP5707949B2 (en) Touch panel sensor and method for manufacturing touch panel sensor
JP2014178718A (en) Touch panel and display device with touch panel
JP6205995B2 (en) Display device with touch panel sensor and touch position detection function
JP2012088836A (en) Touch panel substrate and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171010

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 5