KR101464511B1 - 전기전도성이 우수한 전기이중층 커패시터 직렬연결용 인쇄회로기판 - Google Patents

전기전도성이 우수한 전기이중층 커패시터 직렬연결용 인쇄회로기판 Download PDF

Info

Publication number
KR101464511B1
KR101464511B1 KR1020130008764A KR20130008764A KR101464511B1 KR 101464511 B1 KR101464511 B1 KR 101464511B1 KR 1020130008764 A KR1020130008764 A KR 1020130008764A KR 20130008764 A KR20130008764 A KR 20130008764A KR 101464511 B1 KR101464511 B1 KR 101464511B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
double layer
electric double
layer capacitor
Prior art date
Application number
KR1020130008764A
Other languages
English (en)
Other versions
KR20140096221A (ko
Inventor
김상길
이병준
윤은혜
김범수
Original Assignee
주식회사 비츠로셀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 비츠로셀 filed Critical 주식회사 비츠로셀
Priority to KR1020130008764A priority Critical patent/KR101464511B1/ko
Publication of KR20140096221A publication Critical patent/KR20140096221A/ko
Application granted granted Critical
Publication of KR101464511B1 publication Critical patent/KR101464511B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G5/00—Component parts or accessories for scaffolds
    • E04G5/08—Scaffold boards or planks
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G7/00—Connections between parts of the scaffold
    • E04G7/02—Connections between parts of the scaffold with separate coupling elements
    • E04G7/28—Clips or connections for securing boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

단면 PCB(printed circuit board)를 적용함으로써 솔더링 작업을 간소화할 수 있음과 더불어, 회로패턴의 두께 및 면적 설계를 최적화하는 것을 통해 우수한 전기전도성의 확보로 저항을 감소시킬 수 있는 전기이중층 커패시터 직렬연결용 인쇄회로기판에 대하여 개시한다.
본 발명의 실시예에 따른 전기이중층 커패시터 직렬연결용 인쇄회로기판은 2.5V/10F 또는 2.7V/10F의 전기이중층 커패시터 2개를 직렬연결하여 5.0V/5F 또는 5.4V/5F의 전기이중층 커패시터 어셈블리를 제조하기 위한 전기이중층 커패시터 직렬연결용 인쇄회로기판에 있어서, 상기 인쇄회로기판은 기판 몸체와, 상기 기판 몸체의 일면에만 형성된 회로패턴을 포함하며, 상기 회로패턴은 30 ~ 40㎛의 두께를 갖고, 상기 회로패턴은 상기 기판 몸체의 일면 전체 면적의 89% 이상을 덮도록 형성된 것을 특징으로 한다.

Description

전기전도성이 우수한 전기이중층 커패시터 직렬연결용 인쇄회로기판{PRINTED CIRCUIT BOARD OF ELECTRIC DOUBLE LAYER CAPACITOR WITH EXCELLENT ELECTRICAL CONDUCTIVITY}
본 발명은 전기이중층 커패시터 직렬연결용 인쇄회로기판에 관한 것으로, 보다 구체적으로는 단면 PCB(printed circuit board)를 적용함으로써 솔더링 작업을 간소화할 수 있음과 더불어, 회로패턴의 두께 및 면적 설계를 최적화하는 것을 통해 우수한 전기전도성의 확보로 저항을 감소시킬 수 있는 전기이중층 커패시터 직렬연결용 인쇄회로기판에 관한 것이다.
최근, 화석에너지의 고갈, 지구온난화 등으로 인한 환경오염은 심각한 사회문제가 되고 있다. 이를 해결하기 위해, 태양전지, 풍력발전, 조력발전, 연료전지 등의 신재생 전기에너지의 활용방안이 대두되고 있으며, 특히 전기자동차와 하이브리드 자동차가 활발히 개발되고 있다.
이와 같이, 전기에너지의 활용에 필요한 에너지 저장장치로 이차전지가 많이 사용된다. 그러나, 이차전지는 독극성 화합물질을 재료로 사용하는데, 수명이 1 ~ 3년으로 짧아서 폐기물에 의한 환경오염의 우려가 크고 순간적 에너지 방출능력에 한계가 있다. 즉, 이차전지는 충전용량은 크지만 출력전력이 낮아서 순간적 부하변동에 적절히 대응하기 어려운 문제가 있다.
이러한 이차전지의 대체재로 전기이중층 커패시터(Electric Double Layer Capacitor : EDLC)가 거론되고 있다. 전기이중층 커패시터는 재료에 독극성 화학물질을 함유하고 있지 않을 뿐만 아니라, 수명이 반영구적이어서 폐기물에 의한 환경오염을 최소화할 수 있는 이점이 있다.
이러한 전기이중층 커패시터는 일차 및 이차 리튬전지와 직렬연결시 정격전압이 2 ~ 3V로 낮아 2개의 전기이중층 커패시터를 직렬연결하여 사용하고 있다. 즉, 전기이중층 커패시터는 2개가 상호 인접한 위치에서 이격되도록 배치되며, 전기이중층 커패시터 어셈블리를 제조하기 위해 전기이중층 커패시터 직렬연결용 인쇄회로기판을 이용하여 실장하고 있다.
그러나, 종래의 전기이중층 커패시터 직렬연결용 인쇄회로기판은 양면 PCB를 이용하여 2개의 전기이중층 커패시터를 직렬연결하고 있는데, 이 경우 인쇄회로기판의 양쪽면 모두에 대하여 솔더링 공정으로 외부전극을 접지시켜야 하기 때문에 자동화하는데 어려움이 따르고 있다.
관련 선행 문헌으로는 대한민국 공개특허 제10-2011-0082932호(2011.07.20 공개)가 있으며, 상기 문헌에는 전기 이중층 커패시터 및 그 제조방법이 기재되어 있다.
본 발명의 목적은 단면 PCB(printed circuit board)를 적용함으로써 솔더링 작업을 간소화할 수 있음과 더불어, 회로패턴의 두께 및 면적 설계를 최적화하는 것을 통해 우수한 전기전도성의 확보로 저항을 감소시킬 수 있는 전기이중층 커패시터 직렬연결용 인쇄회로기판을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 전기이중층 커패시터 직렬연결용 인쇄회로기판은 2.5V/10F 또는 2.7V/10F의 전기이중층 커패시터 2개를 직렬연결하여 5.0V/5F 또는 5.4V/5F의 전기이중층 커패시터 어셈블리를 제조하기 위한 전기이중층 커패시터 직렬연결용 인쇄회로기판에 있어서, 상기 인쇄회로기판은 기판 몸체와, 상기 기판 몸체의 일면에만 형성된 회로패턴을 포함하며, 상기 회로패턴은 30 ~ 40㎛의 두께를 갖고, 상기 회로패턴은 상기 기판 몸체의 일면 전체 면적의 89% 이상을 덮도록 형성된 것을 특징으로 한다.
본 발명에 따른 전기이중층 커패시터 직렬연결용 인쇄회로기판은 회로패턴의 두께 및 면적 설계를 최적화하는 것을 통해 우수한 전기전도성의 확보로 저항을 감소시킬 수 있다.
또한, 본 발명에 따른 전기이중층 커패시터 직렬연결용 인쇄회로기판은 단면 PCB를 이용하여 2개의 전기이중층 커패시터를 직렬연결할 시, 전기이중층 커패시터와 마주보는 면과 반대편에 배치되는 인쇄회로기판의 일면에 대해서만 솔더링 공정을 수행함으로써 자동화 방식의 적용이 가능하게 되어 생산 수율을 향상시킬 수 있는 이점이 있다.
도 1은 본 발명의 실시예에 따른 전기이중층 커패시터 어셈블리를 나타낸 단면도이다.
도 2는 도 1의 인쇄회로기판을 확대하여 나타낸 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 단면도이다.
도 4 및 도 5는 실시예 1에 따른 기판에 대한 고온 신뢰성 테스트를 실시한 결과를 나타낸 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 전기전도성이 우수한 전기이중층 커패시터 직렬연결용 인쇄회로기판에 관하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 전기이중층 커패시터 어셈블리를 나타낸 단면도이다.
도 1을 참조하면, 도시된 본 발명의 실시예에 따른 전기이중층 커패시터 어셈블리(100)는 전기이중층 커패시터(120), 인쇄회로기판(140) 및 외부전극(160)을 포함한다.
전기이중층 커패시터(120)는 2개가 상호 인접한 위치에서 이격되도록 배치된다. 이러한 전기이중층 커패시터(120) 각각은 원통 형상을 가질 수 있다. 이때, 전기이중층 커패시터(120) 각각은 10mm의 직경, 25mm의 높이를 가질 수 있으나, 반드시 이에 제한될 필요는 없다. 도 1에서는 전기이중층 커패시터(120)가 2개인 것을 나타내었으나, 이는 일 예에 불과하며 3개 이상을 평행하게 배열할 수도 있다.
도면으로 도시하지는 않았지만, 전기이중층 커패시터(120)는, 일 예로, 띠 형상의 전극 적층체 즉, 양극 및 음극의 전극소자(미도시)와, 상기 양극과 음극의 전극소자의 사이에 개재된 전해지(미도시)로 이루어지는 띠 형상의 전극 적층체를 원통형으로 와인딩(winding)한 후, 와인딩된 형태가 풀리지 않도록 외부를 테이핑(taping)하는 방식으로 형성될 수 있다.
인쇄회로기판(140)은 상호 인접한 위치에 이격 배치된 전기이중층 커패시터(120)의 상부에 장착된다. 이러한 인쇄회로기판(140)은 일면이 외부에 노출되고, 일면에 반대되는 타면이 전기이중층 커패시터(120)와 마주보도록 실장된다. 이때, 도면으로 도시하지는 않았지만, 인쇄회로기판(140)은 기판 몸체의 일면에만 회로패턴이 형성되는 단면 PCB(printed circuit board)를 이용하는 것이 바람직하다.
즉, 종래와 같이 양면 PCB를 이용하여 2개의 전기이중층 커패시터를 직렬연결할 경우, 인쇄회로기판의 양쪽면 모두에 대하여 솔더링 공정으로 외부전극을 접지시켜야 하기 때문에 자동화하는데 어려움이 있었다. 이와 달리, 본 발명에서와 같이, 단면 PCB를 이용하여 2개의 전기이중층 커패시터(120)를 직렬연결할 경우, 전기이중층 커패시터(120)와 마주보는 면과 반대편에 배치되는 인쇄회로기판(140)의 일면에 대해서만 솔더링 공정을 수행하면 되기 때문에 자동화 방식을 적용하는 것이 가능하여 생산성을 향상시킬 수 있는 이점이 있다.
외부전극(160)은 일단이 2개의 전기이중층 커패시터(120)의 전극소자와 연결되고, 타단이 인쇄회로기판(140)에 구비되는 회로패턴의 단자들과 연결된다. 상기 외부전극(160)은 솔더링 공정에 의해 회로패턴의 단자들과 전기적으로 연결된다. 이때, 외부전극(160)은 러그나 스크류 타입이 적용될 수 있다. 이를 통해, 2개의 전기이중층 커패시터(120)는 전기이중층 커패시터 직렬연결용 인쇄회로기판(140)에 실장될 수 있다.
이하, 첨부된 도면으로 참조하여 본 발명의 실시예에 따른 전기이중층 커패시터 직렬연결용 인쇄회로기판에 대하여 보다 구체적으로 설명하도록 한다.
도 2는 도 1의 인쇄회로기판을 확대하여 나타낸 평면도이고, 도 3은 도 2의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 단면도이다.
도 2 및 도 3을 참조하면, 도시된 본 발명의 실시예에 따른 전기이중층 커패시터 직렬연결용 인쇄회로기판(140)은 2.5V/10F 또는 2.7V/10F의 전기이중층 커패시터(도 1의 120) 2개를 직렬연결하여 5.0V/5F 또는 5.4V/5F의 전기이중층 커패시터 어셈블리(도 1의 100)를 제조하기 위한 목적으로 사용된다.
특히, 본 발명의 실시예에 따른 전기이중층 커패시터 직렬연결용 인쇄회로기판(140)은 기판 몸체(142) 및 회로패턴(144)을 포함한다. 또한, 전기이중층 커패시터 직렬연결용 인쇄회로기판(140)은 솔더 마스크 패턴(148) 및 외부전극 체결 홀(H)을 더 포함할 수 있다.
기판 몸체(142)는 인쇄회로기판(140)의 뼈대를 이루는 부분으로, 절연 물질로 이루어질 수 있다. 일 예로, 이러한 기판 몸체(142)는 프리프레그(prepreg)로 형성될 수 있다. 이때, 기판 몸체(142)는 전기이중층 커패시터와 반대편 면에 배치되는 일면(142a)과, 상기 일면(142a)과 반대편 면에 배치되는 타면(142b)을 구비한다.
회로패턴(144)은 기판 몸체(142)의 일면(142a)에만 형성된다. 특히, 회로패턴(144)은 30 ~ 40㎛의 두께, 보다 바람직하게는 35 ± 2㎛의 두께로 형성된다. 이때, 회로패턴(144)의 두께가 30㎛ 미만일 경우에는 양면 PCB에 비하여 상대적으로 저항값이 높은 단면 PCB의 특성상 목표로 하는 40mΩ 이하의 저항값을 확보하는데 어려움이 따를 수 있다. 반대로, 회로패턴(144)의 두께가 40㎛를 초과할 경우에는 저항값의 감소 효과 대비 제조 비용만을 상승시키는 요인으로 작용할 뿐만 아니라, 과도한 두께 증가로 인해 외부 충격의 발생시 크랙 등의 불량을 유발할 수 있다.
또한, 회로패턴(144)은 기판 몸체(142)의 일면(142a) 전체 면적의 89% 이상을 덮도록 형성하는 것이 바람직한데, 이는 회로패턴(144)의 면적 증가를 통해 전기전도도(electrical conductivity)를 향상시켜 저항을 감소시키기 위함이다. 이때, 회로패턴(144)이 기판 몸체(142)의 일면(142a) 전체 면적의 89% 미만을 덮도록 형성될 경우, 회로패턴(144)의 설계 마진 확보에는 유리하나 목표로 하는 전기전도도를 확보하는 것이 어려워 저항 감소 효과를 기대하기 어려울 수 있다. 특히, 회로패턴(144)은 기판 몸체(142)의 일면(142a) 전체 면적의 92 ~ 95%를 덮도록 형성하는 것이 더 바람직한데, 이는 상기의 범위로 설계해야 목표로 하는 전기전도성을 확보할 수 있으면서도 회로패턴의 설계 마진을 확보하는 것이 용이해질 수 있기 때문이다.
이때, 인쇄회로기판(140)은 가로 길이(L)가 19.3 ± 0.2mm이고, 세로 길이(W)가 9.3 ± 0.2mm인 것을 이용하는 것이 바람직하다. 특히, 인쇄회로기판(140)은 평면상으로 볼 때, 마주보는 양측 가장자리가 라운드 형태로 이루어진 타원 형상을 갖는 것이 바람직한데, 이는 타원 형상으로 인쇄회로기판(140)을 설계할 경우 미관이 우수해지며, 전기이중층 커패시터를 어셈블리하는 작업 효율을 상승시킬 수 있기 때문이다.
솔더 마스크 패턴(148)은 회로패턴(144) 및 기판 몸체(142)의 일면(142a)만을 덮도록 형성된다. 이러한 솔더 마스크 패턴(148)은 기판 몸체(142) 및 회로패턴(144)을 외부 환경으로부터 보호하는 역할을 한다. 이때, 솔더 마스크 패턴(148)은 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 하나의 재질로 형성될 수 있다.
외부전극 체결 홀(H)은 기판 몸체(142), 회로패턴(144) 및 솔더 마스크 패턴(148)를 각각 관통하도록 형성된다. 이러한 외부전극 체결 홀(H)은 회로패턴(144)의 단자(146)들과 대응되는 위치에 각각 형성될 수 있다. 이때, 회로패턴(144)의 단자(146)들은 기판 몸체(142)의 양측 가장자리에 2개, 그리고 기판 몸체(142)의 중앙 부분에 2개가 각각 이격 배치될 수 있다. 도 2에서는 회로패턴(144)의 단자(146)들이 (-), (+), (-), (+) 배열로 설계된 것을 도시하였으나, 이에 국한되는 것은 아니며, 이와 반대로 (+), (-), (+), (-) 배열로 설계될 수도 있다.
이때, 외부전극 체결 홀(H)은 외부 전극(도 1의 160)을 체결하기 위한 목적으로 설계된다. 즉, 외부 전극은 일단이 2개의 전기이중층 커패시터의 전극소자에 연결되고, 타단이 외부전극 체결 홀(H) 내에 삽입되어 회로패턴(144)의 단자(146)들과 전기적으로 연결된다. 이를 통해, 2개의 전기이중층 커패시터는 전기이중층 커패시터 직렬연결용 인쇄회로기판(140)에 실장될 수 있다.
전술한 본 발명의 실시예에 따른 전기이중층 커패시터 직렬연결용 인쇄회로기판은 회로패턴의 두께 및 면적 설계를 최적화하는 것을 통해 우수한 전기전도성의 확보로 저항을 감소시킬 수 있다. 따라서, 본 발명의 실시예에 따른 전기이중층 커패시터 직렬연결용 인쇄회로기판은 40mΩ 이하의 저항값을 갖는 것을 확인하였다.
또한, 본 발명에 따른 전기이중층 커패시터 직렬연결용 인쇄회로기판은 단면 PCB를 이용하여 2개의 전기이중층 커패시터를 직렬연결할 시, 전기이중층 커패시터와 마주보는 면과 반대편에 배치되는 인쇄회로기판의 일면에 대해서만 솔더링 공정을 수행함으로써 자동화 방식의 적용이 가능하게 되어 생산 수율을 향상시킬 수 있는 이점이 있다.
실시예
이하, 본 발명의 바람직한 실시예를 통해 본 발명의 구성 및 작용을 더욱 상세히 설명하기로 한다. 다만, 이는 본 발명의 바람직한 예시로 제시된 것이며 어떠한 의미로도 이에 의해 본 발명이 제한되는 것으로 해석될 수는 없다.
여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 그 설명을 생략하기로 한다.
1. 기판 제조
표 1에 기재된 조건으로 실시예 1 및 비교예 1 ~ 2에 따른 기판을 제조하였다. 이때, 비교예 1은 양면 PCB 형태로 제조하였고, 실시예 1 및 비교예 2는 단면 PCB 형태로 제조하였다.
[표 1]
Figure 112013007541511-pat00001

2. 물성 평가
표 2는 실시예 1 및 비교예 1 ~ 2에 따른 기판들에 대한 초기 저항값을 측정한 결과를 나타낸 것이다.
[표 2]
Figure 112013007541511-pat00002
표 2를 참조하면, 실시예 1에 따른 기판은 초기 저항값이 29.4mΩ으로 측정되었으나, 비교예 1, 2에 따른 기판은 실시예 1에 비하여 높은 40.2mΩ, 37.6mΩ으로 각각 측정된 것을 확인할 수 있다.
한편, 도 4 및 도 5는 실시예 1에 따른 기판에 대한 고온 신뢰성 테스트를 실시한 결과를 나타낸 것이다. 이때, 도 4는 시간의 경과에 따른 정전용량의 변화를 그래프로 나타낸 것이고, 도 5는 시간의 경과에 따른 저항값의 변화를 그래프로 나타낸 것이다.
먼저, 도 4에 도시된 바와 같이, 실시예 1에 따른 기판의 경우, 5.4V, 60℃ 조건의 고온 테스트 결과, 시간의 경과에 따라 정전용량이 소폭 감소하였으나, 500 시간이 경과한 이후부터는 정전용량의 감속 폭이 둔화되는 것을 알 수 있다.
한편, 도 5에 도시된 바와 같이, 실시예 1에 따른 기판의 경우, 시간의 경과와 무관하게 저항값이 30mΩ 이하를 유지하는 것을 확인할 수 있다.
위의 실험 결과를 토대로, 실시예 1에 따른 기판의 경우, 비교예 1 ~ 2에 따른 기판에 비하여 저항값이 낮다는 것을 확인하였으며, 이를 토대로 전기전도도가 우수하다는 것을 입증하였다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
100 : 전기이중층 커패시터 어셈블리 120 : 전기이중층 커패시터
140 : 인쇄회로기판 142 : 기판 몸체
142a : 기판 몸체 일면 142b : 기판 몸체 타면
144 : 회로패턴 146 : 회로패턴의 단자
148 : 솔더 마스크 패턴 160 : 외부전극
H : 외부전극 체결 홀

Claims (10)

  1. 2.5V/10F 또는 2.7V/10F의 전기이중층 커패시터 2개를 직렬연결하여 5.0V/5F 또는 5.4V/5F의 전기이중층 커패시터 어셈블리를 제조하기 위한 전기이중층 커패시터 직렬연결용 인쇄회로기판에 있어서,
    상기 인쇄회로기판은 기판 몸체와, 상기 기판 몸체의 일면에만 형성된 회로패턴과, 상기 회로패턴 및 기판 몸체의 일면만을 덮는 솔더 마스크 패턴을 포함하되, 가로 길이가 19.3 ± 0.2mm이고, 세로 길이가 9.3 ± 0.2mm이고, 평면상으로 볼 때, 마주보는 양측 가장자리가 라운드 형태로 이루어진 타원 형상을 갖고,
    상기 회로패턴은 35 ± 2㎛의 두께를 갖고, 상기 회로패턴은 상기 기판 몸체의 일면 전체 면적의 92 ~ 95%를 덮도록 형성되어, 상기 인쇄회로기판은 40mΩ 이하의 저항값을 갖는 것을 특징으로 하는 전기이중층 커패시터 직렬연결용 인쇄회로기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 인쇄회로기판은
    상기 일면에 반대되는 타면이 상기 전기이중층 커패시터와 마주보도록 실장되는 것을 특징으로 하는 전기이중층 커패시터 직렬연결용 인쇄회로기판.
  7. 제1항에 있어서,
    상기 전기이중층 커패시터 각각은
    원통 형상을 갖는 것을 특징으로 하는 전기이중층 커패시터 직렬연결용 인쇄회로기판.
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 인쇄회로기판은
    상기 기판 몸체, 회로패턴 및 솔더 마스크 패턴을 각각 관통하도록 형성된 복수의 외부전극 체결 홀을 구비하는 것을 특징으로 하는 전기이중층 커패시터 직렬연결용 인쇄회로기판.
KR1020130008764A 2013-01-25 2013-01-25 전기전도성이 우수한 전기이중층 커패시터 직렬연결용 인쇄회로기판 KR101464511B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130008764A KR101464511B1 (ko) 2013-01-25 2013-01-25 전기전도성이 우수한 전기이중층 커패시터 직렬연결용 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130008764A KR101464511B1 (ko) 2013-01-25 2013-01-25 전기전도성이 우수한 전기이중층 커패시터 직렬연결용 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20140096221A KR20140096221A (ko) 2014-08-05
KR101464511B1 true KR101464511B1 (ko) 2014-11-26

Family

ID=51744221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130008764A KR101464511B1 (ko) 2013-01-25 2013-01-25 전기전도성이 우수한 전기이중층 커패시터 직렬연결용 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR101464511B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102257298B1 (ko) * 2020-11-06 2021-05-27 주식회사 비츠로셀 접지 기능을 구비한 에너지 저장 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001285005A (ja) 2000-03-31 2001-10-12 Soshin Electric Co Ltd ノイズフィルタ
JP2004327311A (ja) * 2003-04-25 2004-11-18 Toyota Motor Corp 電池の接続構造及び接続方法
JP4296886B2 (ja) * 2003-09-18 2009-07-15 パナソニック株式会社 キャパシタモジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001285005A (ja) 2000-03-31 2001-10-12 Soshin Electric Co Ltd ノイズフィルタ
JP2004327311A (ja) * 2003-04-25 2004-11-18 Toyota Motor Corp 電池の接続構造及び接続方法
JP4296886B2 (ja) * 2003-09-18 2009-07-15 パナソニック株式会社 キャパシタモジュール

Also Published As

Publication number Publication date
KR20140096221A (ko) 2014-08-05

Similar Documents

Publication Publication Date Title
JP5004397B2 (ja) 低いインナー抵抗を有する蓄電、放電装置のバス構造
US10312028B2 (en) Electrochemical energy storage devices and manufacturing methods
KR101629499B1 (ko) 전극조립체 및 이를 포함하는 이차전지
KR20120031606A (ko) 부식방지용 보호층이 선택적으로 형성된 전극리드, 및 이를 포함하는 이차전지
KR101464524B1 (ko) 내전압 특성이 우수한 전기이중층 커패시터
KR101490054B1 (ko) 인쇄회로기판 어셈블리(PCB assembly)를 이용한 울트라캐패시터 모듈과 그 제조방법
KR101464511B1 (ko) 전기전도성이 우수한 전기이중층 커패시터 직렬연결용 인쇄회로기판
JP7303177B2 (ja) エネルギー貯蔵システム
KR101521802B1 (ko) 전기적 접합 신뢰성이 우수한 전기이중층 커패시터 직렬연결용 pcb
CN206947451U (zh) 一种层叠式固态电池
US8295031B2 (en) Electric double layer capacitor and method of manufacturing the same
JP2010114364A (ja) 電気化学デバイス、および電気化学デバイスモジュール
US20120255592A1 (en) Photovoltaic panel and manufacturing method thereof
JP6188463B2 (ja) 電気化学デバイス及び電気化学デバイスの製造方法
CN214152716U (zh) 蓄电装置及能量储存系统
CN104953169A (zh) 一种锂离子低温电池
KR101859432B1 (ko) 슈퍼 커패시터를 이용한 급속 충전 휴대용 보조 전원 장치
CN207441882U (zh) 一种层叠式固体电池
CN204441372U (zh) 叠片型锂离子电池及电池组
US8422198B2 (en) Electric double layer capacitor package and method of manufacturing the same
KR20140043788A (ko) 에너지 저장 장치, 무기 겔화 전해질 및 이들의 방법
KR101310441B1 (ko) 전기화학 커패시터
KR101530129B1 (ko) 울트라캐패시터 모듈과 그 제조방법
KR20160117994A (ko) 고전압 전기 이중층 캐패시터
JP3920912B1 (ja) セパレータシートおよびこれを用いた蓄電素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 6