KR101460443B1 - 동화상 부호화 장치, 동화상 복호 장치, 동화상 부호화 방법 및 동화상 복호 방법 - Google Patents

동화상 부호화 장치, 동화상 복호 장치, 동화상 부호화 방법 및 동화상 복호 방법 Download PDF

Info

Publication number
KR101460443B1
KR101460443B1 KR1020130075980A KR20130075980A KR101460443B1 KR 101460443 B1 KR101460443 B1 KR 101460443B1 KR 1020130075980 A KR1020130075980 A KR 1020130075980A KR 20130075980 A KR20130075980 A KR 20130075980A KR 101460443 B1 KR101460443 B1 KR 101460443B1
Authority
KR
South Korea
Prior art keywords
picture
decoding
data
encoded
moving picture
Prior art date
Application number
KR1020130075980A
Other languages
English (en)
Other versions
KR20140005089A (ko
Inventor
기미히꼬 가즈이
사또시 시마다
준페이 고야마
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20140005089A publication Critical patent/KR20140005089A/ko
Application granted granted Critical
Publication of KR101460443B1 publication Critical patent/KR101460443B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
    • G11B27/031—Electronic editing of digitised analogue information signals, e.g. audio or video signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/132—Sampling, masking or truncation of coding units, e.g. adaptive resampling, frame skipping, frame interpolation or high-frequency transform coefficient masking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/40—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/65—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience
    • H04N19/68—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience involving the insertion of resynchronisation markers into the bitstream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/234—Processing of video elementary streams, e.g. splicing of video streams, manipulating MPEG-4 scene graphs
    • H04N21/23424—Processing of video elementary streams, e.g. splicing of video streams, manipulating MPEG-4 scene graphs involving splicing one content stream with another content stream, e.g. for inserting or substituting an advertisement
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/44016—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving splicing one content stream with another content stream, e.g. for substituting a video clip

Abstract

프레임간 예측 부호화된 2개의 동화상 데이터를 결합할 때, 원래 부호화 동화상 데이터의 헤더 내 파라미터를 변경하지 않아도 연속된 복호 처리 및 표시 처리를 가능하게 하는 동화상 부호화 장치 및 동화상 복호 장치를 제공한다. 동화상 부호화 장치(1)는, 동화상 데이터에 포함되는 각 픽처 중, 다른 부호화된 동화상 데이터의 뒤에 결합될 가능성이 있는 제1 픽처에 대하여, 제1 픽처보다도 부호화 순서가 뒤인 1 이상의 픽처가 제거된 경우에도, 동화상 복호 장치가 부호화된 동화상 데이터 중 제1 픽처 이후의 픽처를 연속하여 복호 및 표시할 수 있도록 하기 위한 복호 지연 보정 정보 및 표시 지연 보정 정보를 부호화 동화상 데이터에 부가한다. 동화상 복호 장치(2)는, 그 복호 지연 보정 정보 및 표시 지연 보정 정보를 이용하여, 제1 픽처 이후의 픽처의 복호 지연 및 표시 지연을 보정한다.

Description

동화상 부호화 장치, 동화상 복호 장치, 동화상 부호화 방법 및 동화상 복호 방법{VIDEO ENCODING APPARATUS, VIDEO DECODING APPARATUS, VIDEO ENCODING METHOD, AND VIDEO DECODING METHOD}
본 발명은, 예를 들어 부호화된 동화상 데이터를 복호하지 않고 편집하는 것이 가능한 동화상 부호화 장치 및 동화상 부호화 방법, 및 그러한 동화상 부호화 장치에서 부호화된 동화상 데이터를 복호하는 동화상 복호 장치 및 동화상 복호 방법에 관한 것이다.
동화상 데이터는 일반적으로 매우 큰 데이터량을 갖는다. 그로 인해, 동화상 데이터를 취급하는 장치는, 동화상 데이터를 다른 장치에 송신하고자 하는 경우, 혹은 동화상 데이터를 기억 장치에 기억하고자 하는 경우, 동화상 데이터를 부호화함으로써 압축한다. 대표적인 동화상의 부호화 표준으로서 International Standardization Organization/International Electrotechnical Commission(ISO/IEC)에서 책정된 Moving Picture Experts Group phase 2(MPEG-2), MPEG-4, 혹은 H.264 MPEG-4 Advanced Video Coding(MPEG-4 AVC/H.264)이 널리 이용되고 있다.
이러한 부호화 표준에서는, 부호화 대상의 픽처와, 그 전후의 픽처의 정보를 사용하여, 부호화 대상의 픽처를 부호화하는 인터 부호화 방법, 및 부호화 대상 픽처가 갖는 정보만을 사용하여 부호화하는 인트라 부호화 방법이 채용되고 있다. 또한, 인터 부호화 방법에는, 인트라 부호화 픽처(I 픽처), 일반적으로 과거의 픽처를 예측 픽처로 하는 전방향 예측 픽처(P 픽처), 및 일반적으로 과거의 픽처 및 미래의 픽처의 양쪽을 예측 픽처로 하는 쌍방향 예측 픽처(B 픽처)의 3가지 픽처 종별이 존재한다.
일반적으로, 인터 부호화 방법으로 부호화된 픽처 혹은 블록의 부호량은, 인트라 부호화 방법으로 부호화된 픽처 혹은 블록의 부호량에 비하여 작다. 이와 같이, 선택된 부호화 모드에 따라 시퀀스 내에서 픽처의 부호량의 치우침이 발생한다. 마찬가지로, 선택된 부호화 모드에 의해 픽처 내에서 블록의 부호량의 치우침이 발생한다.
따라서, 부호량이 시간적으로 변동하여도 일정한 전송 레이트로 부호화된 동화상을 포함하는 데이터 스트림을 전송할 수 있도록 전송원의 장치에 데이터 스트림용 송신 버퍼가 준비되고, 또한 전송처의 장치에 데이터 스트림용 수신 버퍼가 준비된다.
MPEG-2 및 MPEG-4 AVC/H.264에서는, 각각 Video Buffering Verifier(VBV)와 Coded Picture Buffer(CPB)로 불리는, 이상적인 동화상 복호 장치에서의 수신 버퍼의 동작이 규정되어 있다. 또한, 편의상, 이하에서는 이상적인 동화상 복호 장치를 간단히 이상 복호 장치라고 칭한다. 이상 복호 장치는, 복호 처리에 필요로 하는 시간이 0인 순시 복호를 행한다고 규정되어 있다. 예를 들어, 특허문헌 1에 VBV에 관한 동화상 부호화 장치의 제어 방법이 개시되어 있다.
동화상 부호화 장치는, 이상 복호 장치의 수신 버퍼가 오버플로우 및 언더플로우하지 않도록, 이상 복호 장치가 어느 픽처를 복호하는 시각에 그 픽처의 데이터가 수신 버퍼에 저장되어 있는 것을 보증하도록 부호량을 제어한다.
수신 버퍼의 언더플로우는, 동화상 부호화 장치가 일정한 전송 레이트로 부호화된 동화상의 데이터 스트림을 송신한 경우에, 동화상 복호 장치가 복호 및 표시해야 할 시각까지 픽처를 복호하는데 필요한 데이터의 전송이 완료되지 않는 경우에 발생한다. 즉, 수신 버퍼의 언더플로우는, 동화상 복호 장치의 수신 버퍼 내에 픽처를 복호하기 위하여 필요 데이터가 존재하지 않는 것이다. 이 경우, 동화상 복호 장치는 복호 처리를 행할 수 없기 때문에, 프레임 스킵이 발생한다.
동화상 복호 장치는, 수신 버퍼의 언더플로우를 일으키지 않고 복호 처리할 수 있도록, 스트림을 수신 시각으로부터 소정 시간만큼 지연시키고 나서 픽처를 표시한다.
상술한 바와 같이, 이상 복호 장치에서는, 처리 시간 0에서 순시적으로 복호 처리가 완료된다고 규정된다. 그로 인해, 동화상 부호화 장치에의 i번째 픽처의 입력 시각을 t(i), 이상 복호 장치에서의 i번째 픽처의 복호 시각을 tr(i)라고 하면, 그 픽처가 표시 가능하게 되는 가장 빠른 시각은 tr(i)와 동등하다. 모든 픽처에 있어서 픽처의 표시 기간 {t(i+1)-t(i)}와 {tr(i+1)-tr(i)}가 동등해지므로, 복호 시각 tr(i)는, 입력 시각 t(i)로부터 고정 시간 dly분만큼 지연시킨 시각 {tr(i)=t(i)+dly}가 된다. 따라서, 동화상 부호화 장치는, 시각 tr(i)까지 복호에 필요한 데이터를 동화상 복호 장치의 수신 버퍼에 전송 완료시키지 않으면 안된다.
도 1을 참조하면서, 수신 버퍼의 모습을 설명한다. 도 1에 있어서 횡축은 시각을 나타내고, 종축은 수신 버퍼의 버퍼 점유량을 나타낸다. 그리고, 실선의 그래프(100)는, 각 시각에서의 버퍼 점유량을 나타낸다.
수신 버퍼에서는, 소정의 전송 레이트로 버퍼 점유량이 회복되고, 각 픽처의 복호 시각에 그 픽처를 복호하기 위하여 사용되는 분의 데이터가 버퍼로부터 취출된다. i번째 픽처의 데이터가, 시각 at(i)부터 수신 버퍼에 입력 개시되고, i번째 픽처의 마지막 데이터가 시각 ft(i)에 입력된다. 이상 복호 장치는 시각 tr(i)에서 i번째 픽처의 복호를 완료하고, 그 시각 tr(i)에 있어서 i번째 픽처가 표시 가능하게 된다. 단, B 픽처가 포함되는 경우, 픽처의 리오더(부호화 순서의 교체)가 발생하므로, i번째 픽처에 대한 실제 표시 시각은 tr(i)보다 느려지는 경우도 있다.
MPEG-4 AVC/H.264에서의 각 픽처의 복호 시각 및 표시 시각의 기술 방법의 상세를 이하에 설명한다.
MPEG-4 AVC/H.264에서는, 화소의 복호 처리에 직접 관계하지 않는 보충 정보는 SEI(Supplemental enhancement information) 메시지로 기술된다. SEI는 수십 종류가 규정되며, 그 종별은 payloadType 파라미터에 의해 식별된다. 이 SEI는 픽처마다 부가된다.
재인입이 가능한 픽처, 즉 과거의 픽처가 없어도 복호 가능한 픽처(일반적으로는 I 픽처)에는 SEI 중 하나인 BPSEI(Buffering Period SEI)가 부가된다. BPSEI에는 파라미터 InitialCpbRemovalDelay가 기술된다. 파라미터 InitialCpbRemovalDelay는, BPSEI가 부가된 픽처의 선두 비트의 수신 버퍼에의 도달 시각과, BPSEI가 부가된 픽처의 복호 시각의 차분값을 나타낸다. 이 차분값의 정밀도는 90kHz이다.
선두 픽처의 복호 시각 tr(0)은, 부호화 동화상 데이터의 선두 비트가 동화상 복호 장치에 도달한 시각(0으로 함), 즉 at(0)부터 InitialCpbRemovalDelay÷90,000[sec]만큼 지연된 시각이 된다.
또한, 각 픽처에는, 일반적으로 SEI 중 하나인 PTSEI(Picture Timing SEI)가 부가된다. PTSEI에는 파라미터 CpbRemovalDelay 및 DpbOutputDelay가 기술된다. 파라미터 CpbRemovalDelay는, 직전의 BPSEI 부가 픽처의 복호 시각과 PTSEI가 부가된 픽처의 복호 시각의 차분값을 나타낸다. 또한, 파라미터 DpbOutputDelay는, PTSEI가 부가된 픽처의 복호 시각과 그 픽처의 표시 시각의 차분값을 나타낸다. 이들 차분값의 정밀도는 1 필드 픽처 간격이다. 따라서, 픽처가 프레임인 경우에는, 파라미터 CpbRemovalDelay 및 DpbOutputDelay는 2의 배수가 된다.
2번째 이후의 픽처의 복호 시각 tr(i)는, 선두 픽처의 복호 시각 tr(0)부터 tc*CpbRemovalDelay(i)[sec]만큼 지연된 시각이 된다. CpbRemovalDelay(i)는 i번째 픽처에 부가되는 CpbRemovalDelay이다. tc는 픽처간의 시간 간격[sec]이며, 예를 들어 29.97Hz의 프로그레시브 화상의 경우, tc는 1001/60000이다.
BPSEI가 부가된 픽처를 포함하는, 각 픽처의 표시 시각은 tr(i)부터 tc*DpbOutputDelay(i)만큼 지연된 시각이 된다. DpbOutputDelay(i)는 i번째 픽처에 부가되는 DpbOutputDelay이다. 즉, 시각 tr(0) 이후는 tc의 정수배의 시각 단위로 픽처의 복호 및 표시가 행해진다.
동화상 데이터의 용도에 따라서는 부호화 동화상이 편집되는 경우가 있다. 부호화 동화상의 편집 조작은, 부호화 동화상 데이터를 세분화하고, 그것들을 서로 연결하여 다른 부호화 동화상 데이터를 생성하는 것이다. 예를 들어, 방송 중의 부호화 동화상 도중에 다른 프로그램(예를 들어 CM)을 삽입하는 처리(스플라이싱)는 편집 조작 중 하나이다.
프레임간 예측 부호화된 동화상의 편집에 있어서, 특히 인터 부호화된 픽처는, 그 부호화 픽처 단독으로는 정상 복호할 수 없다. 그로 인해, 임의의 픽처 위치에서 2개의 부호화 동화상 데이터를 결합하기 위해서는, 부호화 동화상 데이터를 편집하는 장치는, 한번 결합하는 2개의 부호화 동화상 데이터를 복호하여, 복호된 픽처 단위로 결합한 후, 그 결합된 동화상 데이터를 다시 부호화한다.
그러나, 재부호화 처리는 번잡하기 때문에, 특히 스플라이싱과 같은 리얼타임 처리에서는, 결합 위치를 한정함으로써, 재부호화 처리를 행하지 않고 부호화 동화상 데이터를 직접 편집하는 것이 일반적이다. 재부호화 처리를 행하지 않고 부호화 동화상 데이터를 편집하는 경우, 결합하는 2개의 부호화 동화상 데이터 중, 시간적으로 후방측에 결합되는 부호화 동화상 데이터의 선두 픽처는 I 픽처로 한다. 또한, 시간적으로 후방측에 결합되는 부호화 동화상 데이터에서는, 소위 클로즈드 GOP 구조, 즉 선두 I 픽처에 계속되는 모든 픽처가, 선두 I 픽처보다도 시간적으로 과거의 픽처를 참조하지 않도록 제한된다. 이에 의해, 편집에 의해 소정의 결합점에서 결합된 2개의 부호화 동화상 데이터 중 후방측의 부호화 동화상 데이터의 선두 I 픽처 이후의 모든 픽처가 정상 복호 가능하게 된다.
또한, 클로즈드 GOP 구조는, 비클로즈드 GOP 구조에 비하여 부호화 효율이 저하되기 때문에, 비클로즈드 GOP 구조가 채용되는 경우도 있다. 이 경우, 결합점 후의 선두 I 픽처 직후의 몇가지 픽처는 정상적으로 복호되지 않지만, 그들 픽처는 표시 시간적으로 선두 I 픽처보다 먼저 표시되는 픽처이기 때문에 표시할 수 없어도 된다. 따라서, 동화상 복호 장치는, 일반적으로, 결합된 2개의 부호화 동화상 데이터 중, 시간적으로 전방측의 부호화 동화상 데이터의 최종 픽처를 표시한 후, 표시를 프리즈하거나 하여 정상 복호할 수 없었던 픽처의 표시를 마스킹한다.
종래 기술에서는, 프레임간 예측 부호화된 동화상 데이터가 재부호화 처리되지 않고 편집된 경우에도, 결합한 2개의 부호화 동화상 데이터의 사이에서 어긋남이 발생하지 않도록 헤더 정보도 수정된다.
예를 들어, MPEG-4 AVC/H.264에 있어서, 픽처간의 시간적인 관계 및 참조 픽처의 특정을 위하여, 슬라이스 헤더에 POC(Picture Order Count) 및 Frame Num가 부가된다. POC는 상대적인 픽처의 표시 순서를 나타낸다. FrameNum는 부호화 동화상 중에 참조 픽처가 출현할 때마다 1만큼 증가하는 값이다. 결합한 2개의 부호화 동화상 데이터의 사이에서 POC 및 FrameNum가 연속될 필요가 있기 때문에, 결합하는 2개의 부호화 동화상 데이터 중, 후방측의 부호화 동화상 데이터의 모든 POC 및 FrameNum를 재기입할 필요가 생긴다.
한편, 비특허문헌 1에 개시된 방식에서는, 새로운 참조 픽처의 특정 방법이 도입되었기 때문에, FrameNum가 폐지되어 있다. 또한, 결합하는 2개의 부호화 동화상 데이터 중, 후방측의 부호화 동화상 데이터의 선두 픽처의 POC값은, 전방측의 부호화 동화상 데이터와의 연속성을 갖지 않아도 되므로, 슬라이스 헤더의 변경은 불필요하게 된다. 비특허문헌 1에 개시된 방식에서는, 픽처의 종별로서, MPEG-4 AVC/H.264가 규정하는 IDR(Instantaneous Decoding Refresh) 픽처 외에, CRA(Clean Random Access) 픽처, BLA(Broken Link Access) 픽처, TFD(Tagged For Discard) 픽처가 새롭게 도입되어 있다.
이 중, CRA 픽처 및 BLA 픽처는 모두 재인입 포인트, 즉 참조되는 픽처가 없고, 그 픽처 이후 정상적인 복호가 가능하게 되는 픽처이다. 동화상 복호 장치가 CRA 픽처로부터 복호 동작을 개시한 경우, 이 CRA 픽처 직후에 이어지는 TFD 픽처 이외에는 정상적으로 복호 가능하다.
TFD 픽처는, CRA 픽처 또는 BLA 픽처의 직후에 출현하는, CRA 픽처 또는 BLA 픽처보다도 시간적 및 복호 순서적으로 앞의 픽처를 참조하는 픽처이다. MPEG-2에 준거하는 비클로즈드 GOP 구조의 경우, GOP 선두의 I 픽처 직후의 복수의 B 픽처가 TFD 픽처에 상당한다.
BLA 픽처는 부호화 동화상 데이터의 편집 조작에 의해 발생한다. 결합하는 2개의 부호화 동화상 데이터 중, 후방측의 부호화 동화상 데이터의 선두 픽처는 일반적으로는 CRA 픽처인데, 이 CRA 픽처가, 결합된 부호화 동화상 데이터의 도중에 위치하는 경우에는, CRA 픽처로부터 BLA 픽처로 종별 변경된다. 비특허문헌 1에 개시된 방식에서는, BLA 픽처가 출현하는 경우, POC값이 불연속이 되는 것이 허용된다. 또한, 이 BLA 픽처 직후의 TFD 픽처는, 결합한 부호화 동화상 데이터에서는 참조되어야 할 픽처가 상실되어 있으므로, 그 부호화 동화상 데이터의 어느 곳으로부터 복호하여도 정상적으로 복호할 수 없다. 그로 인해, 동화상 부호화 장치는, 결합하는 2개의 부호화 동화상 데이터 중, 후방측의 부호화 동화상 데이터의 선두 BLA 픽처에 후속되는 TFD 픽처를 부호화 동화상 데이터로부터 삭제하여도 된다.
일본 특허 공개 제2003-179938호 공보
JCTVC-I1003, "High-Efficiency Video Coding (HEVC) text specification Working Draft 7", Joint Collaborative Team on Video Coding of ITU-T SG16 WP3 and ISO/IEC JTC1/SC29/WG11, May 2012
비특허문헌 1에 개시된 방식에서는, MPEG-4 AVC/H.264와 동일하게, 각 부호화 픽처의 복호 시각 및 표시 시각은 파라미터 InitialCpbRemovalDelay, CpbRemovalDelay, DpbOutputDelay를 사용하여 결정된다. 2개의 부호화 동화상 데이터를 결합하는 경우에, 결합점에서 동화상 복호 처리 및 표시가 연속하여 행해지기 위해서는, 결합점보다 뒤의 픽처의 CpbRemovalDelay, DpbOutputDelay를 적절한 값으로 수정하는 것이 요구된다.
구체적으로는, 동화상 부호화 장치 또는 동화상 복호 장치는, 결합하는 2개의 부호화 동화상 데이터 중, 후방측의 부호화 동화상 데이터의 선두 CRA 픽처의 CpbRemovalDelay를, 전방측의 부호화 동화상 데이터에서의 최종 BPSEI 부가 픽처에 후속되는 픽처수에 기초하여 수정할 필요가 있다. 또한, CPB 버퍼의 연속성을 보증하기 위해서는, 동화상 부호화 장치 또는 동화상 복호 장치는 CpbRemovalDelay의 값을 증가시킨다. 또한, 후방측의 부호화 동화상 데이터로부터 TFD 픽처를 제거하는 경우, 동화상 부호화 장치 또는 동화상 복호 장치는, 제거한 TFD 픽처의 뒤에 복호하는 픽처의 CpbRemovalDelay, 및 결합점에서의 선두 CRA 픽처의 DpbOutputDelay를 변경할 필요가 있다.
이와 같이, 비특허문헌 1에 개시된 방식에서는, 2개의 부호화 동화상 데이터를 결합하는 편집 조작에 있어서 PTSEI의 내용을 변경할 필요가 여전히 남아 있다.
따라서, 본 명세서는 프레임간 예측 부호화된 2개의 동화상 데이터를 결합할 때, 원래 부호화 동화상 데이터의 헤더 내 파라미터를 변경하지 않아도 연속된 복호 처리 및 표시 처리를 가능하게 하는 동화상 부호화 장치 및 동화상 복호 장치를 제공하는 것을 목적으로 한다.
하나의 실시 형태에 따르면, 프레임간 예측 방식에 의해 동화상 데이터를 부호화하는 동화상 부호화 장치가 제공된다. 이 동화상 부호화 장치는, 동화상 데이터에 포함되는 각 픽처 중, 다른 부호화된 동화상 데이터의 뒤에 결합될 가능성이 있는 제1 픽처에 대하여, 제1 픽처보다도 부호화 순서가 뒤인 1 이상의 픽처가 제거된 경우에도, 동화상 복호 장치가 부호화된 동화상 데이터 중 제1 픽처 이후의 픽처를 연속하여 복호 및 표시할 수 있도록 하기 위한 복호 지연 보정 정보 및 표시 지연 보정 정보를 구하는 부호화 제어부와, 동화상 데이터에 포함되는 각 픽처를 부호화함과 함께, 부호화된 동화상 데이터에 복호 지연 보정 정보 및 표시 지연 보정 정보를 부가하는 픽처 부호화부를 갖는다.
다른 실시 형태에 따르면, 프레임간 예측 부호화된 동화상 데이터를 복호하는 동화상 복호 장치가 제공된다. 이 동화상 복호 장치는, 부호화된 동화상 데이터가, 제1 부호화 동화상 데이터의 뒤에 제2 부호화 동화상 데이터가 결합됨으로써 생성된 것을 나타내는 정보와, 제1 부호화 동화상 데이터와 제2 부호화 동화상 데이터가 결합된 결합점보다 뒤의 제2 부호화 동화상 데이터의 선두 부호화 픽처보다도 부호화 순서가 뒤인 1 이상의 부호화 픽처가 제거된 것을 나타내는 정보와, 그 선두의 부호화 픽처에 후속되는 픽처의 복호 지연을 보정하기 위한 복호 지연 보정 정보와, 그 선두의 부호화 픽처의 표시 지연을 보정하기 위한 표시 지연 보정 정보를 포함하는 경우, 그 선두의 부호화 픽처의 표시 지연을 표시 지연 정보에 기초하여 보정함과 함께, 그 선두의 부호화 픽처에 후속되는 픽처의 복호 지연을, 복호 지연 보정 정보에 기초하여 보정하는 픽처 복호ㆍ표시 시각 결정부를 갖는다.
본 발명의 목적 및 이점은, 청구항에 있어서 특히 지적된 엘리먼트 및 조합에 의해 실현되며, 달성된다.
상기의 일반적인 기술 및 하기의 상세한 기술 모두 예시적이며 설명적인 것으로, 청구항과 같이 본 발명을 한정하는 것이 아님을 이해하기 바란다.
본 명세서에 개시된 동화상 부호화 장치 및 동화상 복호 장치는, 프레임간 예측 부호화된 2개의 동화상 데이터를 결합할 때, 원래 부호화 동화상 데이터의 헤더 내 파라미터를 변경하지 않아도 연속된 복호 처리 및 표시 처리를 가능하게 한다.
도 1은 수신 버퍼의 버퍼 점유량의 천이와 표시 시각의 관계를 나타내는 도면이다.
도 2는 동화상 데이터에 포함되는 각 픽처의 표시 순서 및 복호 순서와, 복호 지연 및 표시 지연의 관계를 나타내는 도면이다.
도 3은 2개의 부호화 동화상 데이터가 결합된 경우의 결합점 이후의 픽처의 복호 지연 및 표시 지연의 설명도이다.
도 4는 제1 실시 형태에 따른 부호화 동화상 중 하나의 픽처의 데이터 구조의 설명도이다.
도 5는 제1 실시 형태에 따른 동화상 부호화 장치의 개략 구성도이다.
도 6은 제1 실시 형태에 따른 동화상 부호화 처리의 동작 흐름도이다.
도 7은 제1 실시 형태에 따른 동화상 편집 처리의 동작 흐름도이다.
도 8은 제1 실시 형태에 따른 동화상 복호 장치의 개략 구성도이다.
도 9는 제1 실시 형태에 따른 동화상 복호 처리의 동작 흐름도이다.
도 10은 제2 실시 형태에 따른 부호화 동화상 중 하나의 픽처의 데이터 구조의 설명도이다.
도 11은 결합점보다도 앞의 부호화 동화상 데이터에 있어서, 표시 순서가 결합점보다도 앞의 픽처가 삭제된 경우에 있어서의 2개의 부호화 동화상 데이터가 결합된 경우의 결합점 이후의 픽처의 복호 지연 및 표시 지연의 설명도이다.
도 12는 결합점보다도 뒤의 부호화 동화상 데이터의 리오더링 픽처수가, 결합점보다도 앞의 부호화 동화상 데이터의 리오더링 픽처수보다도 작은 경우에 있어서의 결합점 이후의 픽처의 복호 지연 및 표시 지연의 설명도이다.
도 13은 결합점보다도 앞의 부호화 동화상 데이터의 리오더링 픽처수가, 결합점보다도 뒤의 부호화 동화상 데이터의 리오더링 픽처수보다도 작은 경우에 있어서의 결합점 이후의 픽처의 복호 지연 및 표시 지연의 설명도이다.
도 14는 제5 실시 형태에 따른 부호화 동화상 중 하나의 픽처의 데이터 구조의 설명도이다.
도 15는 제6 실시 형태에 따른 부호화 동화상 중 하나의 픽처의 데이터 구조의 설명도이다.
도 16은 제7 실시 형태에 따른 부호화 동화상 중 하나의 픽처의 데이터 구조의 설명도이다.
도 17은 각 실시 형태 또는 그 변형예에 따른 동화상 부호화 장치 또는 동화상 복호 장치의 각 부의 기능을 실현하는 컴퓨터 프로그램이 동작함으로써, 동화상 부호화 장치 또는 동화상 복호 장치로서 동작하는 컴퓨터의 구성도이다.
이하, 도면을 참조하면서, 여러가지 실시 형태에 따른 동화상 부호화 장치 및 동화상 복호 장치에 대하여 설명한다. 이 동화상 부호화 장치는, 2개의 부호화 동화상 데이터를 복호하지 않고 결합할 때, 결합점 이후의 픽처에 대한 복호 시각 및 표시 시각을 나타내는 파라미터를 수정하기 위하여 이용되는 값을 산출하고, 그 값을 결합점 이후의 픽처의 헤더 정보에 부가한다. 이에 의해, 이 동화상 부호화 장치는, 2개의 부호화 동화상 데이터를 결합하는 경우에도, 원래 부호화 동화상 데이터의 헤더 내 파라미터의 재기입을 불필요로 한다.
본 실시 형태에서는 픽처는 프레임이다. 단, 픽처는 프레임에 한정되지 않고, 필드이어도 된다. 프레임은 동화상 데이터 중 하나의 정지 화상이며, 한편, 필드는 프레임으로부터 홀수행의 데이터 혹은 짝수행의 데이터만을 취출함으로써 얻어지는 정지 화상이다. 또한, 부호화된 동화상은 컬러 동화상이어도 되고, 혹은 모노크롬 동화상이어도 된다.
도 2를 참조하면서, 처음에 제1 실시 형태에서의 픽처의 복호 지연 CpbRemovalDelay 및 표시 지연 DpbOutputDelay의 값에 대하여, 하나의 픽처 부호화 구조를 예로서 설명한다.
도 2에 있어서, 픽처 부호화 구조의 일례인 픽처 부호화 구조(201)는 복수의 픽처를 포함한다. 픽처 부호화 구조(201) 내의 하나의 블록이 하나의 픽처를 나타낸다. 각 픽처에 상당하는 블록의 내부에 나타내어진 2개의 문자 중, 좌측의 1 문자의 알파벳은, 그 픽처에 대하여 적용되는 부호화 모드를 나타낸다. I, P, B는 각각 I 픽처, P 픽처, B 픽처를 의미한다. 또한, 블록의 내부에 나타내어진 2개의 문자 중 우측의 숫자는, 동화상 부호화 장치에 입력되는 순서이다. 또한, 입력 순서는 동화상 복호 장치로부터 출력되는 순서와 일치한다. 픽처 부호화 구조(201)의 상측에 나타내어진 화살표는, 전방향 프레임 예측에 있어서 부호화되는 픽처가 참조하는 참조 픽처를 나타낸다. 예를 들어, 픽처 P4는, 픽처 P4보다도 앞에 위치하는 픽처 I0을 참조한다. 마찬가지로, 픽처 부호화 구조(201)의 하측에 나타내어진 화살표는, 후방향 프레임 예측에 있어서 부호화되는 픽처가 참조하는 참조 픽처를 나타낸다. 예를 들어, 픽처 B2는, 픽처 B2보다도 뒤에 위치하는 픽처 P4를 참조한다.
픽처 부호화 구조(201)의 하측에는, 동화상 복호 장치에서의 픽처 부호화 구조(201)에 포함되는 각 픽처의 복호 순서(202)가 나타내어진다. 복호 순서(202)에 나타내어진 각 블록은 각각 하나의 픽처를 나타내고, 또한 각 블록 내의 문자는, 픽처 부호화 구조(201)와 마찬가지로 부호화 모드 및 동화상 부호화 장치에의 입력 순서를 나타낸다. 또한, 이 복호 순서(202)는 동화상 부호화 장치에 의한 부호화 순서와 일치한다.
복호 순서(202)에 있어서, 하측에 "BPSEI"라고 하는 문자가 기재된 픽처에는 BPSEI가 부가된다. 이 예에서는 모든 I 픽처에 BPSEI가 부가된다. 즉, 모든 I 픽처에, I 픽처의 선두 비트의 수신 버퍼에의 도달 시각과, I 픽처의 복호 시각과의 차분값을 나타내는 파라미터 InitialCpbRemovalDelay가 기술된다.
복호 순서(202)의 하측에 나타내어진 블록열(203)은, 각 픽처에 부가되는 PTSEI에 포함되는 CpbRemovalDelay 및 DpbOutputDelay의 값을 나타낸다. 블록열(203) 중 상측의 각 블록에는, 각각 그 블록 상에 위치하는 복호 순서(202)의 픽처의 CpbRemovalDelay의 값이 나타내어진다. 한편, 블록열(203) 중 하측의 각 블록에는, 각각 그 블록 상에 위치하는 복호 순서(202)의 픽처의 DpbOutputDelay의 값이 나타내어진다. CpbRemovalDelay는, BPSEI가 부가된 픽처 중 부호화순으로 직전의 픽처로부터의 부호화 순서에 상당한다. 예를 들어, 픽처 P8은, 픽처 I0으로부터 부호화순으로 5번째이다. 그리고, 본 실시 형태에서는, 각 픽처는 프레임이며, 픽처간의 시간 간격 tc가 필드 단위의 값이므로, 픽처 P8의 CpbRemovalDelay는 10(=5*2)이 된다.
한편, DpbOutputDelay는, 동화상 복호 장치에 있어서, 각 픽처를 연속하여 올바른 순서로 출력하기 위한 표시 지연이다. 예를 들어 픽처 P4는 DpbOutputDelay가 10으로 되어 있다. 이것은 동화상 부호화 장치에 있어서, 입력 순서와 부호화 순서의 차가 가장 큰 픽처 B1을 정확하게 표시하기 위하여 필요한 지연이다. 즉, 픽처 B1은, 픽처 P4의 복호 시각으로부터 2 픽처 시간 후에 복호되기 때문에, 픽처 P4의 표시 시각은, 픽처 B1이 표시 가능하게 되는 가장 빠른 시각, 즉 픽처 B1의 복호 시각으로부터 또한 3 픽처 시간 후에 표시하도록 해야 한다. 픽처 P4의 복호 시각과 표시 시각의 차는 5 픽처 시간이 되며, DpbOutputDelay는 tc가 필드 단위이기 때문에 10이 된다.
이어서, 도 3을 참조하면서, 2개의 부호화 동화상 데이터를 결합한 경우에, 그 2개의 부호화 동화상 데이터의 결합점 전후에서 복호 지연 및 표시 지연에 모순이 없도록 하기 위하여, 결합점보다 후방측의 부호화 동화상 데이터의 픽처에서의 복호 지연 CpbRemovalDelay 및 표시 지연 DpbOutputDelay가 취해야 할 값에 대하여 설명한다.
결합점보다도 전방측에 결합되는 제1 동화상 부호화 데이터(301)에 나타내어진 각 블록은, 각각 하나의 픽처를 나타내고, 또한 각 블록 내의 문자는, 도 2와 마찬가지로 부호화 모드 및 동화상 부호화 장치에의 입력 순서를 나타낸다. 이 예에서는, 제1 동화상 부호화 데이터(301)의 부호화 구조는, 도 2에 도시된 부호화 구조(201)와 동일하다.
이 예에서는, 제1 동화상 부호화 데이터의 마지막 픽처 B15의 직후에, 제2 동화상 부호화 데이터(302)를 결합한다. 제2 동화상 부호화 데이터(302)에 대해서도, 각 블록은 각각 하나의 픽처를 나타내고, 또한 각 블록 내의 문자는, 부호화 모드 및 동화상 부호화 장치에의 입력 순서를 나타낸다. 제2 동화상 부호화 데이터(302)의 부호화 구조도, 도 2에 도시된 부호화 구조(201)와 동일하다. 이 예에서는, 제2 동화상 부호화 데이터(302) 중 픽처 I72 이후의 픽처가, 제1 동화상 부호화 데이터의 픽처 B15의 뒤에 결합된다.
제2 동화상 부호화 데이터(302)의 하측에 나타내어진 블록열(303)은, 제2 동화상 부호화 데이터(302)의 각 픽처에 부가되는 PTSEI에 포함되는 복호 지연 CpbRemovalDelay 및 표시 지연 DpbOutputDelay의 값을 나타낸다. 블록열(303) 중 상측의 각 블록에는, 각각 그 블록 상에 위치하는 제2 동화상 부호화 데이터(302)의 픽처의 복호 지연 CpbRemovalDelay의 값이 나타내어진다. 한편, 블록열(303) 중 하측의 각 블록에는, 각각 그 블록 상에 위치하는 제2 동화상 부호화 데이터(302)의 픽처의 표시 지연 DpbOutputDelay의 값이 나타내어진다.
블록열(303)의 하측에는, 제1 동화상 부호화 데이터(301)와 제2 동화상 부호화 데이터(302)가 결합된 결합 동화상 부호화 데이터(304)가 나타내어져 있다. 이 예에서는, 결합 동화상 부호화 데이터(304)에 있어서, 제2 동화상 부호화 데이터(302) 중 픽처 B67 및 부호화 순서로 픽처 B67보다도 앞의 부호화 픽처는 포함되지 않는다. 또한, 픽처 B70, B69, B71은 모두 부호화 순서로 픽처 I72보다도 앞의 부호화 픽처인 픽처 I68을 참조한다. 그로 인해, 픽처 I72에서 결합되면, 픽처 B70, B69, B71은 정상 재생할 수 없게 된다. 따라서, 픽처 B70, B69, B71은 결합시에 제거된다. 단, 이들 픽처 B70, B69, B71은 제거되지 않고, 결합 동화상 부호화 데이터 내에 남겨져도 된다.
블록열(305)은, 결합 동화상 부호화 데이터(304)에서의 픽처 I72, P76, B74, B73, B75가 가져야 할 복호 지연 CpbRemovalDelay 및 표시 지연 DpbOutputDelay의 값이다. 블록열(305) 중 상측의 각 블록에는, 각각 그 블록 상에 위치하는 결합 동화상 부호화 데이터(304)의 픽처의 복호 지연 CpbRemovalDelay의 값이 나타내어진다. 한편, 블록열(305) 중 하측의 각 블록에는, 각각 그 블록 상에 위치하는 결합 동화상 부호화 데이터(304)의 픽처의 표시 지연 DpbOutputDelay의 값이 나타내어진다. 픽처 I72의 복호 지연 CpbRemovalDelay는, 결합 후에, 직전의 BPSEI를 갖는 픽처인 픽처 I12와의 부호화 픽처 간격으로 맞출 필요가 있으며, 이 예에서는 픽처 I72는 부호화 순서에 따르면 픽처 I12로부터 8번째이므로, 복호 지연 CpbRemovalDelay는 16이 된다. 또한, 픽처 I72의 표시 지연 DpbOutputDelay도, 픽처 I72보다도 뒤에 복호되는 픽처 B73을 정확하게 표시하기 위하여 수정될 필요가 있다. 픽처 I72의 표시 지연 DpbOutputDelay의 값은, 픽처 B70, B69, B71을 제거하기 전과 제거한 후에 상이하다. 픽처 B70, B69, B71을 제거한 후의 표시 지연 DpbOutputDelay의 값은, 픽처 B69를 부호화하는 것보다도 먼저 부호화한, 동화상 부호화 장치에의 입력 순서적으로는 뒤의 픽처의 수에 상당한다. 이 예에서는 픽처 I72와 픽처 B70의 2개가 해당되므로, 픽처 I72의 표시 지연 DpbOutputDelay의 값은 4가 된다.
또한, 픽처 P76, B74, B73, B75의 복호 지연 CpbRemovalDelay는, 픽처 B70, B69, B71을 제거하기 전과 제거한 후에 상이하다. 픽처 B70, B69, B71을 제거한 후의 픽처 P76, B74, B73, B75의 복호 지연 CpbRemovalDelay의 값은, 각각 제거하기 전의 복호 지연 CpbRemovalDelay의 값으로부터, 제거한 픽처수에 상당하는 값을 뺀 것이 된다. 이 예에서는 픽처 P76, B74, B73, B75의 복호 지연 CpbRemovalDelay의 값은, 각각 원래의 복호 지연 CpbRemovalDelay의 값으로부터 6을 뺀 2, 4, 6, 8이 된다. 또한, 픽처 P76, B74, B73, B75에 대해서는, 표시 지연 DpbOutputDelay의 값은 불변이다. 또한, 결합 후의 최초의 CRA가 되는 픽처보다도 입력 순서로 뒤가 되는 픽처에 대해서는, 복호 지연 CpbRemovalDelay 및 표시 지연 DpbOutputDelay 모두 수정할 필요는 없다.
상기한 바와 같이 2개의 부호화 동화상 데이터를 결합함으로써, 그 결합점보다도 뒤의 부호화 동화상 데이터에 포함되는 몇가지 픽처에 대해서는, 복호시에 복호 지연 CpbRemovalDelay 및 표시 지연 DpbOutputDelay를 수정할 필요가 있다. 따라서, 본 실시 형태에서는, 동화상 부호화 장치가, 결합 전의 원래 동화상 부호화 데이터에 포함되는 픽처의 복호 지연 CpbRemovalDelay 및 표시 지연 DpbOutputDelay의 값을 수정하지 않아도, 동화상 복호 장치가 결합 동화상 부호화 데이터를 복호할 때, 복호 지연 CpbRemovalDelay 및 표시 지연 DpbOutputDelay의 값을 적절한 값으로 재기입하기 위하여 이용 가능한 파라미터가, 동화상 부호화 데이터의 헤더에 추가된다.
도 4를 참조하면서, 제1 실시 형태에서의 복호 지연 CpbRemovalDelay 및 표시 지연 DpbOutputDelay의 값을 적절한 값으로 재기입하기 위하여 이용 가능한 파라미터를 포함하는, 부호화 동화상 데이터의 구조를 설명한다.
도 4에 도시된 바와 같이, 하나의 픽처의 데이터 구조(400)는, 6종류의 Network Abstraction Layer(NAL) unit410 내지 415를 포함한다. 이들 NAL unit410 내지 415는, 모두 비특허문헌 1의 방식 및 MPEG-4 AVC/H.264의 NAL unit에 준거한다. 각 NAL unit에는 헤더 NUH420이 부가된다. 헤더 NUH420은, 각 NAL unit의 타입을 나타내는 NalUnitType 필드를 포함한다. NalUnitType이 '4'인 경우에는, 그 헤더가 붙여진 픽처는, 그 픽처보다도 시간적 및 복호 순서적으로 앞의 픽처를 참조하는 TFD 픽처가 직후에 출현하는, 재인입 가능한 CRA 픽처인 것을 나타낸다. NalUnitType이 '5'인 경우에는, 그 헤더가 붙여진 픽처는, TFD 픽처가 직후에 출현하지 않는 CRA 픽처인 것을 나타낸다. NalUnitType이 '6'인 경우에는, 그 헤더가 붙여진 픽처는, TFD 픽처가 직후에 출현하는, 결합점 직후의 재인입 가능한 BLA 픽처인 것을 나타낸다. 그리고, NalUnitType이 '7'인 경우에는, 그 헤더가 붙여진 픽처는, TFD 픽처가 직후에 출현하지 않는 BLA 픽처인 것을 나타낸다. 또한, 각 픽처의 NalUnitType의 값은, 상기의 값 이외로 설정되어도 된다.
이하, 각 NAL unit에 대하여 설명한다.
NAL unit410은 델리미터(DELIM)NAL unit이며, 픽처의 경계인 것을 나타낸다.
NAL unit411은 시퀀스 파라미터 세트(SPS)NAL unit이며, SPS NAL unit411에는 부호화 동화상의 시퀀스 전체에 걸쳐 공통의 파라미터가 기술된다. SPS NAL unit 411은 재인입이 가능한 픽처에 부가된다.
NAL unit412는 픽처 파라미터 세트(PPS)NAL unit이며, PPS NAL unit412에는 복수의 부호화 픽처에서 공통의 파라미터가 기술된다. PPS NAL unit412는, 재인입이 가능한 픽처에 부가되는 것 외에, 다른 픽처에도 부가되는 경우가 있다.
NAL unit413은 BPSEI NAL unit이며, BPSEI NAL unit413은 재인입이 가능한 픽처에만 부가된다. 본 실시 형태에서는, 이 BPSEI NAL unit413에, 동화상 복호 장치에서 결합점 이후의 픽처의 복호 지연과 표시 지연을 수정하기 위하여 이용되는 파라미터가 추가된다.
NAL unit414는 PTSEI NAL unit이며, PTSEI NAL unit414는 각 픽처에 부가된다.
NAL unit415는 슬라이스(SLICE)NAL unit이며, 부호화된 픽처의 실체이다.
본 실시 형태에 따른 BPSEI NAL unit413은, (N+1)개(단, N은 0 이상의 정수)의 InitialCpbRemovalDelay 필드와 InitialCpbRemovalDelayOffset 필드의 조와, 그들 조에 후속되는 RapCpbParamsPresentFlag 필드를 포함한다. RapCpbParamsPresentFlag가 '1'인 경우에는, 복호 지연의 수정에 이용되는 복호 지연 보정 정보 AltCpbRemovalDelayOffset 필드(431) 및 표시 지연의 수정에 이용되는 표시 지연 보정 정보 AltDpbOutputDelay 필드(432)도 BPSEI NAL unit413에 포함된다. 한편, RapCpbParamsPresentFlag가 '0'인 경우에는, 복호 지연 보정 정보 AltCpbRemovalDelayOffset 필드(431) 및 표시 지연 보정 정보 AltDpbOutputDelay 필드(432)는 포함되지 않는다. 또한, 복호 지연 보정 정보 AltCpbRemovalDelayOffset 필드(431) 및 표시 지연 보정 정보 AltDpbOutputDelay 필드(432)의 이용 방법 및 결정 방법에 대해서는 후술한다.
또한, InitialCpbRemovalDelay 필드 및 InitialCpbRemovalDelayOffset 필드가 복수 존재하는 것은, 부호화 비트 스트림을 (N+1) 종류의 비트 레이트로 전송한 경우에 적합한 InitialCpbRemovalDelay 및 InitialCpbRemovalDelayOffset를 기술하기 위해서이다. 또한, InitialCpbRemovalDelayOffset은, 동화상 부호화 장치에서의 최초 픽처의 부호화 완료 시각과, 동화상 복호 장치에 대하여 부호화 픽처 데이터의 전송을 개시하는 시각의 차분을 나타낸다.
PTSEI NAL unit414는 복호 지연 CpbRemovalDelay 필드 및 DpbOutputDelay 필드를 포함한다. 이들 필드의 정의는 비특허문헌 1의 방식 및 MPEG-4 AVC/H.264와 동등하여도 된다.
도 5는 제1 실시 형태에 따른 동화상 부호화 장치의 개략 구성도이다. 동화상 부호화 장치(1)는 제어부(11), 부호화 제어부(12), 픽처 부호화부(13), 결합점 식별 정보 처리부(14), 데이터 결합부(15)를 갖는다. 동화상 부호화 장치(1)가 갖는 이들 각 부는, 각각 별개의 회로로서 동화상 부호화 장치(1)에 실장된다. 혹은, 동화상 부호화 장치(1)가 갖는 이들 각 부는, 그 각 부의 기능을 실현하는 회로가 집적된 하나의 집적 회로로서 동화상 부호화 장치(1)에 실장되어도 된다. 혹은, 동화상 부호화 장치(1)가 갖는 이들 각 부는, 동화상 부호화 장치(1)가 갖는 프로세서 상에서 실행되는 컴퓨터 프로그램에 의해 실현되는 기능 모듈이어도 된다.
제어부(11)는, 동화상 데이터를 부호화할 때, 또는 부호화 동화상 데이터의 편집 조작을 실행할 때, 동화상 부호화 장치(1)의 각 부의 처리를 제어한다. 예를 들어, 제어부(11)는, 요구되는 부호화 동화상 데이터의 재생 화질, 압축률 등에 기초하여, 부호화하고자 하는 동화상 데이터에 대하여 적용하는 GOP 구조 등을 결정한다. 그리고, 제어부(11)는 GOP 구조 등을 부호화 제어부(12)에 통지한다.
우선, 동화상 데이터를 부호화하는 동화상 부호화 처리에 대하여 설명한다. 동화상 부호화 처리에서는, 부호화 제어부(12) 및 픽처 부호화부(13)가 사용된다.
부호화 제어부(12)는, 제어부(11)로부터 통지된 GOP 구조에 따라, 각 픽처의 부호화 순서, 부호화 모드(예를 들어, 인트라 부호화 모드, 전방향 예측 모드 및 쌍방향 예측 모드 중 어느 하나) 등을 결정한다. 그리고, 부호화 제어부(12)는, 각 픽처의 부호화 모드, GOP 구조 중의 위치 등에 따라, CRA 픽처의 삽입 간격, 부호화시의 리오더링 픽처수 및 최대 표시 지연을 결정한다. 도 2에 도시된 예에서는, CRA 픽처의 삽입 간격은 12, 리오더링 픽처수는 2, 최대 표시 지연은 5이다. 또한, 부호화 제어부(12)는, 이들 값에 따라 각 픽처의 헤더 정보를 생성한다.
예를 들어, 픽처의 종별이 I 픽처(CRA 픽처), 즉 다른 픽처를 참조하지 않고 부호화되는 픽처이며, 그 픽처가 부호화 동화상 데이터의 선두 픽처가 아닌 경우에는, 부호화 제어부(12)는, 리오더링 픽처수가 1 이상인 경우, 픽처 내의 각 슬라이스의 NUH420의 NalUnitType를, TFD 픽처가 직후에 출현하는 것을 나타내는 '4'로 설정한다. 한편, 리오더링 픽처수가 0인 경우, 부호화 제어부(12)는, 그 픽처 내의 각 슬라이스의 NUH420의 NalUnitType를, TFD 픽처가 직후에 출현하지 않는 것을 나타내는 '5'로 설정한다. 부호화 동화상 데이터의 선두 픽처 내의 각 슬라이스의 NUH420의 NalUnitType은 8(IDR 픽처)로 설정된다. 또한, 리오더링 픽처수가 1 이상인 경우, CRA 픽처 직후의 CRA 픽처보다도 복호 순서 및 표시 순서가 빠른 픽처를 참조하는 비참조 픽처에 대하여, 부호화 제어부(12)는 NalUnitType를 '2'(TFD 픽처)로 한다. 그 이외의 픽처에 대해서는, 부호화 제어부(12)는 NalUnitType를 '1'로 한다.
부호화 제어부(12)는, 픽처 부호화부(13)에 대하여, 부호화하는 픽처 내의 각 슬라이스 헤더의 NUH420의 NalUnitType를 통지한다. 또한, 부호화 제어부(12)는, 각 픽처의 PTSEI 내의 복호 지연 CpbRemovalDelay 및 표시 지연 DpbOutputDelay를, 도 2와 같이 픽처의 예측 구조로부터 구하여 통지한다.
또한, 픽처 내의 각 슬라이스의 NUH420의 NalUnitType이 '8', '4' 혹은 '5'인 경우, 부호화 제어부(12)는 그 픽처에 BPSEI를 부가한다. 그리고, 부호화 제어부(12)는, NalUnitType이 '8' 혹은 '5'인 경우에는 RapCpbParamsPresentFlag를 '0'으로 설정한다. 한편, NalUnitType이 '4'인 경우에는, 부호화 제어부(12)는 RapCpbParamsPresentFlag를 '1'로 한다.
또한, 부호화 제어부(12)는, 표시 지연의 수정에 이용되는 파라미터 표시 지연 보정 정보 AltDpbOutputDelay를 리오더링 픽처수의 2배, 즉 CRA 픽처보다도 부호화 순서가 뒤이며, 재생 순서가 가장 빠른 픽처의 표시 시각부터 그 CRA 픽처의 표시 시각까지의 픽처의 수의 2배로 설정한다. 그리고, 부호화 제어부(12)는, 복호 지연의 수정에 이용되는 파라미터 복호 지연 보정 정보 AltCpbRemovalDelayOffset를, CRA 픽처 직후에 계속되는 TFD 픽처의 수의 2배로 설정한다.
부호화 제어부(12)는, 픽처마다, 픽처 부호화부(13)에 그 부호화 모드 및 헤더 정보를 통지함과 함께, 픽처의 부호화를 지시한다.
픽처 부호화부(13)는, 부호화 제어부(12)로부터의 지시에 따라, 프레임간 예측 부호화가 가능한 동화상 부호화 방식 중 어느 하나에 준거하여, 해당 픽처를 지정된 부호화 모드로 부호화한다. 픽처 부호화부(13)가 준거하는 동화상 부호화 방식은, 예를 들어 MPEG-4 AVC/H.264 또는 MPEG-2로 할 수 있다. 그리고, 픽처 부호화부(13)는, 부호화된 각 픽처를 포함하는 부호화 동화상 데이터를 기억부(도시하지 않음)에 기억한다.
이어서, 2개의 부호화 동화상 데이터를 결합할 때의 편집 처리에 대하여 설명한다. 결합점 식별 정보 처리부(14) 및 데이터 결합부(15)는, 이 편집 처리에 있어서 사용된다.
결합점 식별 정보 처리부(14)는, 예를 들어 도시하지 않은 유저 인터페이스부를 통하여 선택된 2개의 부호화 동화상 데이터를 기억부(도시하지 않음)로부터 판독한다. 그리고, 결합점 식별 정보 처리부(14)는, 도시하지 않은 외부로부터의 제어 신호에 따라, 그 2개의 부호화 동화상 데이터 중, 시간적으로 후방측에 결합되는 제2 부호화 동화상 데이터 내의 결합점 선두 픽처를 특정한다. 외부로부터의 제어 신호는, 예를 들어 제2 부호화 동화상 데이터 내의 선두로부터의 부호화 픽처수이며, 결합점 식별 정보 처리부(14)는, 예를 들어 이 부호화 픽처수 이전에서 가장 느린 CRA 픽처를 결합점으로 한다.
결합점의 CRA 픽처에 대하여, 그 픽처의 슬라이스의 NalUnitType이 '4'인 경우, 결합점 식별 정보 처리부(14)는, 그 NalUnitType의 값을, 직후에 TFD 픽처가 출현하지 않는 BLA 픽처인 것을 나타내는 '7'로 재기입한다. 또한, 결합점 식별 정보 처리부(14)는, 데이터 결합부(15)에 대하여, 제2 부호화 동화상 데이터 내의 결합점의 CRA 픽처 이후의 전체 픽처를 출력함과 함께, 결합점 CRA 픽처 직후의 TFD 픽처를 제거하는 지시를 내린다.
한편, 결합점의 CRA 픽처에 대하여, 그 픽처의 슬라이스의 NalUnitType이 '5'인 경우에는, 결합점 식별 정보 처리부(14)는, 그 NalUnitType의 값을, 직후에 TFD 픽처가 출현하지 않는 BLA 픽처인 것을 나타내는 '7'로 재기입한다. 또한, 결합점 식별 정보 처리부(14)는, 데이터 결합부(15)에 대하여, 제2 부호화 동화상 데이터 내의 결합점의 CRA 픽처 이후의 전체 픽처를 출력한다. 단, 이 경우에는, 결합점 식별 정보 처리부(14)는 결합점 CRA 픽처의 직후의 TFD 픽처를 제거하는 지시를 내리지 않는다.
데이터 결합부(15)는, 결합점보다도 시간적으로 먼저 결합되는 제1 부호화 동화상 데이터의 뒤에, 결합점 식별 정보 처리부(14)로부터 출력된 제2 부호화 동화상 데이터를 결합한다. 이때, 데이터 결합부(15)는, 제2 부호화 동화상 데이터 중, 선두 픽처의 직후의 정상 재생이 불가능한 TFD 픽처를 제거한다. 그리고, 데이터 결합부(15)는, 제1 부호화 동화상 데이터와 제2 부호화 동화상 데이터를 결합함으로써 얻어진 결합 부호화 동화상 데이터를 기억부(도시하지 않음)에 기억한다.
도 6은 제1 실시예에 따른 동화상 부호화 장치에 의해 실행되는 동화상 부호화 처리의 동작 흐름도이다. 또한, 도 6에 도시되는 동작 흐름도에 따라, 동화상 부호화 장치(1)는 부호화 대상의 동화상 시퀀스 전체를 부호화한다.
시퀀스 전체의 부호화 처리 개시에 앞서, 예를 들어 제어부(11)에 의해 GOP 구조 등 픽처 예측 구조가 결정된다(스텝 S101). 그리고, 그 픽처 예측 구조가 부호화 제어부(12)에 통지된다.
부호화 제어부(12)는, 통지된 픽처 예측 구조, 및 동화상 데이터의 선두로부터의 부호화 대상 픽처의 위치 등에 기초하여 부호화 대상 픽처에 적용되는 부호화 모드를 결정하고, 또한 그 부호화 대상 픽처의 헤더 정보를 생성한다(스텝 S102).
이어서, 부호화 제어부(12)는, 부호화 대상 픽처의 슬라이스의 NUH의 NalUnitType이 '4'인지 '5' 또는 '8'인지, 이들 중 어느 것도 아닌지를 판정한다(스텝 S103). NalUnitType이 '4'인 경우, 이 부호화 대상 픽처는 TFD 픽처에 선행하는 CRA이다. 즉, 이 부호화 대상 픽처 및 후속하는 픽처는, 이 부호화 대상 픽처를 선두로 하여 다른 부호화 동화상 데이터의 뒤에 결합되면, 동화상 복호 처리의 실행시에 복호 지연 및 표시 지연이 수정될 필요가 있다. 따라서, 부호화 제어부(12)는, 이 부호화 대상 픽처에 붙여지는 BPSEI의 RapCpbParamsPresentFlag를 '1'로 설정한다(스텝 S104). 그리고, 부호화 제어부(12)는, 표시 지연의 수정에 이용되는 표시 지연 보정 정보 AltDpbOutputDelay를 리오더링 픽처수의 2배로 설정한다. 그리고, 부호화 제어부(12)는, 복호 지연의 수정에 이용되는 복호 지연 보정 정보 AltCpbRemovalDelayOffset를, CRA 픽처의 직후에 계속되는 TFD 픽처의 수의 2배로 설정한다(스텝 S105).
한편, NalUnitType이 '5' 또는 '8'인 경우, 이 부호화 대상 픽처에는 BPSEI가 붙여지지만, 이 부호화 대상 픽처는 TFD 픽처에 선행하지 않는다. 따라서, 부호화 제어부(12)는, 이 부호화 대상 픽처에 붙여지는 BPSEI의 RapCpbParamsPresentFlag를 '0'으로 설정한다(스텝 S106). 또한, NalUnitType이 '4', '5' 및 '8 중 어느 것도 아닌 경우, 이 부호화 대상 픽처에는 BPSEI가 붙여지지 않는다. 그로 인해, 부호화 제어부(12)는 RapCpbParamsPresentFlag를 설정하지 않는다.
스텝 S105 또는 S106 후, 혹은 스텝 S103에서 NalUnitType이 '4' 및 '5' 중 어느 것도 아닌 경우, 부호화 제어부(12)는, 부호화 대상 픽처의 데이터, 그 픽처의 부호화 모드 및 헤더 정보를 부호화부(13)에 통지한다. 그리고, 부호화부(13)는, 통지된 부호화 모드 및 헤더 정보에 따라 부호화 대상 픽처를 부호화하고, 그 부호화된 픽처의 데이터에 헤더 정보를 부가한다(스텝 S107).
그 후, 제어부(11)는, 동화상 시퀀스 내에 미부호화 픽처가 있는지 여부를 판정한다(스텝 S108). 미부호화 픽처가 있는 경우(스텝 S108-"예"), 제어부(11)는, 다음 미부호화 픽처를 부호화 대상 픽처로 하여 스텝 S102 이후의 처리를 실행한다.
한편, 미부호화 픽처가 없는 경우(스텝 S108-"아니오"), 제어부(11)는 부호화 처리를 종료한다.
도 7은 제1 실시예에 따른 동화상 부호화 장치에 의해 실행되는 동화상 편집 처리의 동작 흐름도이다.
결합점 식별 정보 처리부(14)는, 결합점보다도 먼저 결합되는 제1 부호화 동화상 데이터 중, 결합점까지의 부호화 픽처를 순차적으로 기억부(도시하지 않음)로부터 판독한다(스텝 S201).
또한, 결합점 식별 정보 처리부(14)는, 결합점보다도 나중에 결합되는 제2 부호화 동화상 데이터 중, 결합점 이후의 부호화 픽처를 순차적으로 기억부(도시하지 않음)로부터 판독한다(스텝 S202). 이어서, 결합점 식별 정보 처리부(14)는, 제2 부호화 동화상 데이터 중, 판독된 선두 CRA 픽처에 대하여, 각 슬라이스의 NUH의 NalUnitType의 값을, BLA 픽처인 것을 나타내는 값으로 재기입하고, 그 선두 CRA 픽처를 데이터 결합부(15)에 출력한다(스텝 S203). 또한, 결합점 식별 정보 처리부(14)는, 재기입하기 전의 NalUnitType이 '4'인지 여부, 즉 TFD 픽처가 있는지 여부를 판정한다(스텝 S204). 재기입하기 전의 NalUnitType이 '4'인 경우(스텝 S204-"예"), 그 선두 CRA 픽처(결합 후에는 BLA 픽처)에 후속되는 TFD 픽처가 존재한다. 따라서, 결합점 식별 정보 처리부(14)는 TFD 삭제 플래그를 '1'로 한다(스텝 S205). 한편, 재기입하기 전의 NalUnitType이 '4'가 아닌 경우(스텝 S204-"아니오"), 그 선두 CRA 픽처에 후속되는 TFD 픽처는 존재하지 않는다. 따라서, 결합점 식별 정보 처리부(14)는 TFD 삭제 플래그를 '0'으로 한다(스텝 S206).
스텝 S205 또는 S206 후, 결합점 식별 정보 처리부(14)는, 제2 부호화 동화상 데이터의 선두 CRA 픽처 이후의 전체 픽처를 데이터 결합부(15)에 출력한다. 그리고, 데이터 결합부(15)는, 그 선두 CRA 픽처를 BLA 픽처로 하여 제1 부호화 동화상 데이터의 결합점의 뒤에 결합한다(스텝 S207).
그 후, 데이터 결합부(15)는, 제2 부호화 동화상 데이터 중, 이미 제1 부호화 동화상 데이터에 결합된 픽처 또는 삭제된 픽처의 다음 픽처를 주목 픽처로 한다. 그리고, 데이터 결합부(15)는, 주목 픽처의 각 슬라이스의 NUH의 NalUnitType이 '2'이며(즉, 그 픽처는 TFD 픽처이며), 또한 TFD 삭제 플래그가 '1'인지 여부를 판정한다(스텝 S208).
NalUnitType이 '2'이며, 또한 TFD 삭제 플래그가 '1'인 경우(스텝 S208-"예"), 데이터 결합부(15)는 주목 픽처를 삭제한다(스텝 S209).
한편, NalUnitType이 '2'가 아니거나, 혹은 TFD 삭제 플래그가 '0'인 경우(스텝 S208-"아니오"), 데이터 결합부(15)는, 주목 픽처를 결합 부호화 동화상 데이터의 최후미에 결합하고, TFD 삭제 플래그를 '0'으로 한다(스텝 S210).
스텝 S209 또는 S210 후, 데이터 결합부(15)는 주목 픽처의 뒤에 픽처가 있는지 여부를 판정한다(스텝 S211). 픽처가 아직 있으면(스텝 S211-"예"), 데이터 결합부(15)는 스텝 S208 이후의 처리를 반복한다. 한편, 픽처가 없으면(스텝 S211-"아니오"), 데이터 결합부(15)는 동화상 편집 처리를 종료한다.
이어서, 제1 실시 형태에 따른 동화상 부호화 장치(1)에 의해 부호화되거나, 또는 편집된 부호화 동화상 데이터를 복호하는 동화상 복호 장치에 대하여 설명한다.
도 8은 제1 실시 형태에 따른 동화상 복호 장치의 개략 구성도이다. 동화상 복호 장치(2)는 제어부(21), 헤더 정보 해석부(22), 픽처 복호ㆍ표시 시각 결정부(23), 픽처 복호부(24), 프레임 메모리(25)를 갖는다. 동화상 복호 장치(2)가 갖는 이들 각 부는, 각각 별개의 회로로서 동화상 복호 장치(2)에 실장된다. 혹은, 동화상 복호 장치(2)가 갖는 이들 각 부는, 그 각 부의 기능을 실현하는 회로가 집적된 하나의 집적 회로로서 동화상 복호 장치(2)에 실장되어도 된다. 혹은, 또한 동화상 복호 장치(2)가 갖는 이들 각 부는, 동화상 복호 장치(2)가 갖는 프로세서 상에서 실행되는 컴퓨터 프로그램에 의해 실현되는 기능 모듈이어도 된다.
제어부(21)는, 부호화 동화상 데이터를 복호할 때, 동화상 복호 장치(2)의 각 부의 처리를 제어한다.
헤더 정보 해석부(22)는, 부호화 동화상 데이터의 헤더 정보를 해석하여, 픽처 복호ㆍ표시 시각의 결정에 필요한 파라미터, 예를 들어 각 픽처의 NalUnitType, BPSEI에 포함되는 AltDpbOutputDelay 및 AltCpbRemovalDelayOffset, 및 PTSEI에 포함되는 CpbRemovalDelay 및 DpbOutputDelay를 픽처 복호ㆍ표시 시각 결정부(23)에 출력한다.
픽처 복호ㆍ표시 시각 결정부(23)는, 헤더 정보 해석부(22)로부터 전달되는 복호 대상 픽처의 슬라이스의 NUH를 체크한다. NUH의 NalUnitType이 '6' 혹은 '7'인 경우, 픽처 복호ㆍ표시 시각 결정부(23)는 복호 대상 픽처는 BLA 픽처인 것으로 판단한다.
복호 대상 픽처가 BLA 픽처인 경우, 픽처 복호ㆍ표시 시각 결정부(23)는, BLA 픽처의 복호 지연 CpbRemovalDelay로서, BLA 픽처에 부가된 PTSEI의 CpbRemovalDelay 대신에 이하와 같이 하여 구한 값을 사용한다.
픽처 복호ㆍ표시 시각 결정부(23)는, BLA 픽처 직전의 BPSEI가 부가된 픽처의 다음 픽처부터, BLA 픽처의 직전 픽처까지의 픽처수 A를 카운트한다. 이어서, 픽처 복호ㆍ표시 시각 결정부(23)는, BLA 픽처 직전의 픽처의 PTSEI의 CpbRemovalDelay의 값 B를 체크한다. 그리고, 픽처 복호ㆍ표시 시각 결정부(23)는, BLA 픽처의 복호 지연 CpbRemovalDelay를 A*(B/(A-1))로 한다.
또한, 복호 대상 픽처가 NalUnitType이 '7'인 BLA 픽처, 즉 그 BLA 픽처에 TFD 픽처가 후속되는 경우, 픽처 복호ㆍ표시 시각 결정부(23)는, 또한 그 BLA 픽처의 BPSEI의 플래그 RapCpbParamsPresentFlag를 체크한다. RapCpbParamsPresentFlag의 값이 '1'인 경우에는, 픽처 복호ㆍ표시 시각 결정부(23)는, BLA 픽처 직후의 TFD 픽처가 제거되어 있다고 판단하고, 그 BLA 픽처의 표시 지연 DpbOutputDelay 및 BLA 픽처의 다음 픽처(비TFD 픽처)부터, 다음 BPSEI가 부가된 픽처까지의 복호 지연 CpbRemovalDelay를 이하와 같이 하여 변경한다.
픽처 복호ㆍ표시 시각 결정부(23)는, BLA 픽처의 표시 지연 DpbOutputDelay를, BLA 픽처에 부가된 PTSEI의 DpbOutputDelay 대신에 BLA 픽처에 부가된 BPSEI의 AltDpbOutputDelay로 한다.
또한, 픽처 복호ㆍ표시 시각 결정부(23)는, BLA 픽처의 다음 픽처부터, 다음에 BPSEI가 부가된 픽처까지의 모든 픽처의 복호 지연 CpbRemovalDelay를, 그 픽처에 부가된 PTSEI의 CpbRemovalDelay로부터, BLA 픽처에 부가된 BPSEI의 AltCpbRemovalDelayOffset를 뺀 값으로 한다.
상기 이외의 픽처에 대해서는, 픽처 복호ㆍ표시 시각 결정부(23)는, 픽처의 복호 지연 CpbRemovalDelay 및 표시 지연 DpbOutputDelay를 각각 그 픽처에 부가된 PTSEI의 CpbRemovalDelay 및 DpbOutputDelay로 한다.
픽처 복호ㆍ표시 시각 결정부(23)는, 상기의 복호 지연 CpbRemovalDelay에 기초하여 각 픽처의 복호 시각을 결정하고, 그 복호 시각에 픽처 복호부(24)에 대하여 복호 지시를 내린다. 또한, 픽처 복호ㆍ표시 시각 결정부(23)는, 상기의 표시 지연 DpbOutputDelay에 기초하여 각 픽처의 표시 시각을 결정하고, 그 표시 시각에 프레임 메모리(25)에 대하여 표시 지시를 내린다.
픽처 복호부(24)는, 복호 대상 픽처에 대하여 복호 지시를 수취하면, 프레임 메모리(25)에 저장된 참조 픽처를 사용하여 그 복호 대상 픽처를 복호한다. 그리고, 픽처 복호부(24)는 복호한 픽처를 프레임 메모리(25)에 저장시킨다. 또한, 픽처 복호부(24)는, 동화상 부호화 장치(1)의 부호화부가 준거하는 부호화 방식과 마찬가지의 부호화 방식에 준거하여 복호 처리를 실행한다.
프레임 메모리(25)는 복호된 픽처를 저장한다. 또한, 프레임 메모리(25)는, 복호된 픽처를, 그 픽처보다도 나중에 복호되는 픽처의 참조 픽처로서 픽처 복호부(24)에 출력한다. 또한, 프레임 메모리(25)는, 픽처 복호ㆍ표시 시각 결정부(23)로부터 수취한 표시 지시에 따라 표시부(도시하지 않음)에 픽처를 출력한다.
도 9는 제1 실시예에 따른 동화상 복호 장치에 의해 실행되는 동화상 복호 처리의 동작 흐름도이다. 또한, 도 9에 도시되는 동작 흐름도에 따라, 동화상 복호 장치(2)는 복호 대상의 동화상 시퀀스 전체를 복호한다.
제어부(21)는, 시퀀스 전체의 복호 처리 개시에 앞서 변수 cnt 및 변수 flag를 초기화하고, 각각 0으로 설정한다(스텝 S301). 변수 cnt는, BPSEI 부가 픽처부터 다음 BPSEI 부가 픽처까지의 사이의 픽처수에 상당한다. 변수 flag는, CpbRemovalDelay의 수정이 필요한 비BLA 픽처인지 여부를 나타내는 변수이다.
이어서, 헤더 정보 해석부(22)는, 복호 대상 픽처의 헤더 정보를 해석하여, 픽처 복호ㆍ표시 시각의 결정에 필요한 파라미터를 픽처 복호ㆍ표시 시각 결정부(23)에 출력한다. 복호 대상 픽처의 헤더 정보를 해석한다(스텝 S302).
픽처 복호ㆍ표시 시각 결정부(23)는, 변수 flag가 '0'인지, 또는 복호 대상 픽처 내의 슬라이스의 NUH의 NalUnitType이 '6' 및 '7'인지 여부, 즉 복호 대상 픽처가 BLA 픽처인지 여부를 판정한다(스텝 S303).
변수 flag가 '1'이며, 또한 복호 대상 픽처 내의 슬라이스의 NUH의 NalUnitType이 '6' 또는 '7'이 아니면(스텝 S303-"아니오"), 픽처 복호ㆍ표시 시각 결정부(23)는, 비BLA 픽처인 복호 대상 픽처의 복호 지연 CpbRemovalDelay를, 복호 지연 보정 정보 AltCpbRemovalDelayOffset를 사용하여 수정한다(스텝 S304).
스텝 S304 후, 혹은 스텝 S303에서 변수 flag가 '0'이거나, 또는 NalUnitType이 '6' 및 '7'인 경우(스텝 S303-"예"), 픽처 복호ㆍ표시 시각 결정부(23)는 복호 대상 픽처에 BPSEI가 부가되어 있는지 판정한다(스텝 S305).
복호 대상 픽처에 BPSEI가 부가되어 있는 경우(스텝 S305-"예"), 픽처 복호ㆍ표시 시각 결정부(23)는, 변수 cnt의 값을 변수 d에 카피함과 함께, 변수 cnt 및 변수 flag를 0으로 리셋한다(스텝 S306).
복호 대상 픽처에 BPSEI가 부가되어 있지 않은 경우(스텝 S305-"아니오"), 픽처 복호ㆍ표시 시각 결정부(23)는 변수 cnt의 값을 1만큼 증가시킨다(스텝 S307).
스텝 S306 또는 S307 후, 픽처 복호ㆍ표시 시각 결정부(23)는, 복호 대상 픽처의 슬라이스의 NUH의 NalUnitType이 '6' 혹은 '7'인지 여부를 판정한다(스텝 S308).
복호 대상 픽처의 슬라이스의 NUH의 NalUnitType이 '6' 혹은 '7'인 경우(스텝 S308-"예"), 복호 대상 픽처는 BLA 픽처이다. 따라서, 픽처 복호ㆍ표시 시각 결정부(23)는, 복호 대상 픽처의 복호 지연 CpbRemovalDelay를 변수 d의 값에 따라 변경한다(스텝 S309).
이어서, 픽처 복호ㆍ표시 시각 결정부(23)는, 복호 대상 픽처 내의 슬라이스의 NUH의 NalUnitType이 '7'이며, 또한 복호 대상 픽처에 부가된 BPSEI의 RapCpbParamsPresentFlag가 '1'인지 여부를 판정한다(스텝 S310). 복호 대상 픽처 내의 슬라이스의 NUH의 NalUnitType이 7이며, 또한 복호 대상 픽처에 부가된 BPSEI의 RapCpbParamsPresentFlag가 '1'인 경우(스텝 S310-"예"), 픽처 복호ㆍ표시 시각 결정부(23)는, BLA 픽처의 표시 지연 DpbOutputDelay를 표시 지연 보정 정보 AltDpbOutputDelay로 수정함과 함께, 변수 flag를 '1'로 한다(스텝 S311).
스텝 S311 후, 혹은 스텝 S308에서 복호 대상 픽처의 슬라이스의 NUH의 NalUnitType이 '6' 및 '7' 중 어느 것도 아니거나(스텝 S308-"아니오"), 스텝 S310에서 복호 대상 픽처 내의 슬라이스의 NUH의 NalUnitType이 '7'이 아니거나, 복호 대상 픽처에 부가된 BPSEI의 RapCpbParamsPresentFlag가 '0'인 경우(스텝 S310-"아니오"), 픽처 복호ㆍ표시 시각 결정부(23)는, 결정한 복호 시각에 픽처 복호부(24)에 대하여 복호 지시를 내린다. 또한, 픽처 복호ㆍ표시 시각 결정부(23)는, 결정한 표시 시각에 프레임 메모리(25)에 대하여 표시 지시를 내린다. 그리고, 픽처 복호부(24)는, 그 복호 시각에 복호 대상 픽처를 복호한다. 또한, 프레임 메모리(25)는 표시부(도시하지 않음)에 복호된 그 복호 대상 픽처를 표시시킨다(스텝 S312).
또한, 제어부(21)는, 부호화 동화상 데이터 내에 미복호의 픽처가 있는지 여부를 판정한다(스텝 S313). 미복호의 픽처가 있으면(스텝 S313-"예"), 제어부(21)는 처리를 스텝 S302로 이행시킨다. 그리고, 복호 순서로 다음 픽처를 복호 대상 픽처로 하여 스텝 S302 이후의 처리가 반복된다.
한편, 미복호의 픽처가 없으면(스텝 S313-"아니오"), 제어부(21)는 동화상 복호 처리를 종료한다.
이상에 설명해 온 바와 같이, 이 실시 형태에 따른 동화상 부호화 장치는, 2개 이상의 부호화 동화상 데이터를 복호하지 않고 결합한 경우에도, 부호화시에 결정한 복호 지연 및 표시 지연의 파라미터값을 수정하지 않아도 된다. 그리고, 이 실시 형태에 따른 동화상 복호 장치는, 부호화 동화상 데이터가 결합된 경우의 복호 지연 및 표시 지연의 수정용 파라미터를 이용하여, 각 픽처의 복호 지연 및 표시 지연을 수정할 수 있으므로, 적절한 타이밍으로 각 픽처를 복호 및 표시할 수 있다.
이어서, 제2 실시 형태에 대하여 설명한다. 제2 실시 형태에서는, 제1 실시 형태와 비교하여 부호화 동화상 데이터의 구조가 상이하다.
도 10을 참조하면서, 제2 실시 형태에서의 부호화 동화상 데이터의 구조를 설명한다. 도 4에 도시된 제1 실시 형태에 따른 부호화된 픽처의 구조와 마찬가지로, 1개의 픽처의 데이터 구조(1000)는 6종류의 NAL unit1010 내지 1015를 포함한다. 이 중, BPSEI1013 및 PTSEI1014가, 도 4에 도시된 BPSEI413 및 PTSEI414와 상이하다. 한편, DELIM1010, SPS1011, PPS1012, SLICE1015 및 NUH1020은, 각각 도 4에 도시된 DELIM410, SPS411, PPS412, SLICE415 및 NUH420과 동등하다.
BPSEI1013은, BPSEI430과 마찬가지로 (N+1)개의 InitialCpbRemovalDelay 필드 및 InitialCpbRemovalDelayOffset 필드와, 그들에 후속되는 RapCpbParamsPresentFlag 필드를 갖는다. 그러나, AltCpbRemovalDelay 필드 및 AltDpbOutputDelay 필드는 BPSEI1013에는 포함되지 않는다.
한편, PTSEI1014는, PTSEI414와 마찬가지로 CpbRemovalDelay 필드 및 DpbOutputDelay 필드를 포함한다. 또한, PTSEI1014는, BPSEI의 RapCpbParamsPresentFlag가 '1'인 경우에는, AltCpbRemovalDelay 필드 및 AltDpbOutputDelay 필드를 포함한다.
만약, 어느 픽처의 PTSEI 내의 CpbRemovalDelay 또는 DpbOutputDelay가, TFD 픽처가 제거되어도 변화하지 않는 경우에는, AltCpbRemovalDelay 또는 AltDpbOutputDelay의 값은 CpbRemovalDelay 또는 DpbOutputDelay와 동일한 값으로 설정된다.
상기한 바와 같이, 제1 실시 형태와 비교하여 AltCpbRemovalDelay 필드 및 AltDpbOutputDelay 필드가 포함되는 SEI가 상이하다. 그로 인해, 제2 실시 형태에 따른 동화상 부호화 장치는, 제1 실시 형태에 따른 동화상 부호화 장치와 비교하여 부호화 제어부(12)의 처리가 상이하다. 따라서, 이하에서는 부호화 제어부(12)의 처리에 대하여 설명한다.
부호화 제어부(12)는, AltCpbRemovalDelay 필드 및 AltDpbOutputDelay 필드를, BPSEI에 포함하는 대신에 각 픽처에 붙여지는 PTSEI에 포함한다. 그 때, 부호화 제어부(12)는, 2개의 부호화 동화상 데이터가 결합된 것으로 한 경우의 그 픽처의 복호 지연 및 표시 지연의 값 그 자체를 AltCpbRemovalDelay 필드 및 AltDpbOutputDelay 필드에 저장한다.
이어서, 제2 실시 형태에 따른 동화상 복호 장치의 동작에 대하여 설명한다. 제2 실시 형태에 따른 동화상 복호 장치도, 제1 실시 형태에 따른 동화상 복호 장치와 마찬가지의 구성을 갖는다. 단, 제1 실시 형태와 비교하여, 제2 실시 형태에 따른 동화상 복호 장치에서는, 픽처 복호ㆍ표시 시각 결정부(23)의 처리가 상이하다. 따라서, 이하에서는 픽처 복호ㆍ표시 시각 결정부(23)의 처리에 대하여 설명한다.
복호 대상 픽처가, NalUnitType이 '7'인 BLA 픽처의 경우, 픽처 복호ㆍ표시 시각 결정부(23)는, 또한 BPSEI의 RapCpbParamsPresentFlag를 체크한다. RapCpbParamsPresentFlag의 값이 '1'인 경우에는, 픽처 복호ㆍ표시 시각 결정부(23)는 BLA 픽처 직후의 TFD 픽처가 제거되어 있다고 판단한다. 그리고, 픽처 복호ㆍ표시 시각 결정부(23)는, BLA 픽처의 DpbOutputDelay 및 BLA 픽처의 다음 픽처(비TFD 픽처)부터, 다음 BPSEI가 부가된 픽처까지 CpbRemovalDelay를 이하와 같이 변경한다.
ㆍ픽처 복호ㆍ표시 시각 결정부(23)는, BLA 픽처의 DpbOutputDelay를, BLA 픽처에 부가된 PTSEI의 DpbOutputDelay 대신에 BLA 픽처에 부가된 PTSEI의 AltDpbOutputDelay로 한다.
ㆍ픽처 복호ㆍ표시 시각 결정부(23)는, BLA 픽처의 다음 픽처부터, 다음 BPSEI가 부가된 픽처까지의 모든 픽처의 CpbRemovalDelay를, 그 픽처에 부가된 PTSEI의 CpbRemovalDelay 대신에 그 픽처에 부가된 PTSEI의 AltCpbRemovalDelay 값으로 한다.
이어서, 제3 실시 형태에 대하여 설명한다. 제3 실시 형태에서는, 제1 실시 형태와 비교하여 동화상 복호 장치의 픽처 복호ㆍ표시 시각 결정부(23)에 의한 BLA 픽처의 복호 지연의 산출 처리가 상이하다. 따라서, 이하에서는 픽처 복호ㆍ표시 시각 결정부(23)에 대하여 설명한다.
픽처 복호ㆍ표시 시각 결정부(23)는, 헤더 정보 해석부(22)로부터 전달되는 복호 대상 픽처의 헤더 정보를 해석할 때, 슬라이스의 NUH를 체크한다. 그 NUH의 NalUnitType이 '6' 혹은 '7'인 경우, 픽처 복호ㆍ표시 시각 결정부(23)는 복호 대상 픽처는 BLA 픽처라고 판단한다.
복호 대상 픽처가 BLA 픽처인 경우, 픽처 복호ㆍ표시 시각 결정부(23)는, BLA 픽처의 CpbRemovalDelay로서, BLA 픽처에 부가된 PTSEI의 CpbRemovalDelay 대신에 이하와 같이 하여 구한 값을 사용한다.
BLA 픽처(이후 Pic2라고 표기함) 직전의, BPSEI가 부가된 픽처(이후 Pic1이라고 표기함)의 다음 픽처부터, Pic2 직전의 픽처까지의 픽처수를 A로 한다. 픽처 복호ㆍ표시 시각 결정부(23)는, Pic2의 CpbRemovalDelay의 값 B로부터 제1 보정값 Mod1을 A*(B/(A-1))로서 도출한다. B/(A-1)은, 연속 픽처간의 시간차(단위는 tc)에 상당한다. 이후 B/(A-1)을 s라고 표기한다.
이어서, 픽처 복호ㆍ표시 시각 결정부(23)는, 결합점에서의 CPB 내에 축적되어 있는 데이터량의 차를 보정하기 위한 제2 보정값 Mod2를 산출한다.
Pic2를 선두로 하는 부호화 동화상 데이터 일부분의 선두 비트가, 동화상 복호 장치의 수신 버퍼에 도달한 시각 0으로부터, Pic2에 부가되는 BPSEI의 InitialCpbRemovalDelay값(이후 Init2라고 함)을 90000(즉, 90kHz)으로 나눈 시간[sec] 후의 CPB에 축적되어 있는 데이터량, 즉 Pic2를 복호하기 직전의 CPB의 데이터량을 Pos2라고 하면, Pos2는 (R*Init2/90000)으로 계산된다. R은 비트 레이트이다.
한편, Pic1에 부가된 BPSEI의 InitialCpbRemovalDelay값을 Init1, Pic1, 및 Pic1과 Pic2 사이에 존재하는 전체 픽처의 부호량 상 합을 TotalB라고 하면, 동화상 복호 장치가 부호화 동화상 데이터를 선두로부터 복호하였을 때의, Pic2를 복호하기 직전의 CPB의 데이터량 Pos2는 (R*(Init1+(A+1)*s)-TotalB)로 계산된다.
Pos1이 Pos2보다도 작은 경우에는, 동화상 복호 장치가 부호화 동화상 데이터의 Pic2를 복호하기 직전의 시각에서, Pic2의 모든 데이터가 복호 장치에 도달하지 않아 Pic1을 복호하지 못할 우려가 있다. 이것은 Pic2의 복호 시각을 (s*tc) 시간[sec] 단위로 늦춤으로써 피할 수 있다.
픽처 복호ㆍ표시 시각 결정부(23)는, 제2 보정값 Mod2를 (Pos2-Pos1<Th)의 경우에는 0으로 한다. 임계값 Th는 플러스의 값을 갖는다. 그 이외의 경우에는, 픽처 복호ㆍ표시 시각 결정부(23)는, 제2 보정값 Mod2를 (Ceil((Pos2- Pos1)/R/(s*tc)))로 한다. 단, Ceil()은 레볼루션 함수이다.
픽처 복호ㆍ표시 시각 결정부(23)는, 복호 대상 픽처가 BLA 픽처인 경우, BLA 픽처의 CpbRemovalDelay를 (Mod1+Mod2)로 치환한다.
이와 같이, 제3 실시 형태에 따른 동화상 복호 장치는, BLA 픽처를 복호하기 직전의 CPB에 축적되어 있는 데이터량을 고려하여, BLA 픽처의 복호 지연을 결정한다. 그로 인해, 이 실시 형태에 따른 동화상 복호 장치는, CPB의 언더플로우가 발생하는 것을 방지할 수 있다.
다음에 제4 실시 형태에 대하여 설명한다. 제4 실시 형태는, 결합점보다도 앞의 제1 부호화 동화상 데이터의 리오더링 픽처수와 결합점보다도 뒤의 제2 부호화 동화상 데이터의 리오더링 픽처수가 상이하여도 복호 지연 및 표시 지연을 적절하게 결정할 수 있게 한다. 또한, 제4 실시 형태는, 제1 부호화 동화상 데이터의 결합점보다도 먼저 표시되어야 할 픽처가 삭제된 경우에도 복호 지연 및 표시 지연을 적절하게 결정할 수 있게 한다.
도 11 내지 도 13을 참조하면서, 픽처의 복호 지연 CpbRemovalDelay 및 표시 지연 DpbOutputDelay에 대하여, 상이한 픽처 부호화 구조 및 편집 위치의 경우의 값을 설명한다.
도 11에 도시되는 제1 부호화 동화상 데이터 및 제2 부호화 동화상 데이터의 리오더링 픽처수는, 도 3과 마찬가지로 2이다. 또한, 제1 부호화 동화상 데이터(1101) 및 제2 부호화 동화상 데이터(1102)는, 각각 도 3에 도시된 제1 부호화 동화상 데이터(301) 및 제2 부호화 동화상 데이터(302)와 동일하다. 또한, 제2 부호화 동화상 데이터(1102)의 복호 지연 및 표시 지연을 나타내는 블록열(1103)도, 도 3에 도시된 블록열(303)과 마찬가지이다. 단, 도 3과 달리 제1 부호화 동화상 데이터(1101)의 픽처 B13이 결합점이다.
그로 인해, 결합 동화상 부호화 데이터(1104)는, 결합 동화상 부호화 데이터(304)와 달리 픽처 B15를 포함하지 않는다.
블록열(1105)은, 결합 동화상 부호화 데이터(1104)에서의 픽처 I72, P76, B74, B73, B75가 가져야 할 복호 지연 CpbRemovalDelay 및 표시 지연 DpbOutputDelay의 값이다. 블록열(1105) 중 상측의 각 블록에는, 각각 그 블록 상에 위치하는 결합 동화상 부호화 데이터(1104)의 픽처의 복호 지연 CpbRemovalDelay의 값이 나타내어진다. 한편, 블록열(1105) 중 하측의 각 블록에는, 각각 그 블록 상에 위치하는 결합 동화상 부호화 데이터(1104)의 픽처의 표시 지연 DpbOutputDelay의 값이 나타내어진다. 블록열(1105)에 도시된 바와 같이, 픽처 B13의 뒤에 픽처 I72가 결합되어도, 픽처 I72, P76, B74, B73, B75의 복호 지연 및 표시 지연은 픽처 B15의 뒤에 픽처 I72가 결합되었을 때와 동일하게 된다.
도 3과 비교하여, 픽처 I72와, 그 직전의 BPSEI가 부가된 픽처 I12 사이의 픽처수는 6이며, 도 3에 도시된 픽처 I72와 I12 사이의 픽처수보다도 하나 적다. 그러나, 각 복호 픽처를 결여없이 입력시와 동일한 간격ㆍ순서로 표시하기 위해서는, 도 3의 예와 동일하게 CpbRemovalDelay는 16으로 할 필요가 있다.
이 이유를 블록열(1106)을 참조하여 설명한다. 블록열(1106)은, 결합 후의 부호화 동화상 데이터의 복호 시각 및 표시 시각의 순서를 픽처 단위로 나타내고 있다. 블록열(1106)에 도시된 바와 같이, 결합 후의 부호화 동화상에는 픽처 B15가 포함되어 있지 않지만, 픽처 P16은 픽처 B14의 2 픽처 시간 후에 표시해야 한다. 픽처 P16을 표시한 후, 픽처 I72 이후를 연속하여 표시하기 위해서는, 픽처 I72의 복호 시각을 1 픽처 시간만큼 늦출 필요가 생긴다.
또한, 이 경우, 픽처 B14는 2 픽처 시간 표시됨으로써, 표시 프리즈가 발생하고 있다.
도 12에 도시되는 예에서는, 제2 부호화 동화상 데이터(1202)의 리오더링 픽처수가, 제1 부호화 동화상 데이터(1201)의 리오더링 픽처수보다도 작다. 본 예에서는 제1 부호화 동화상 데이터의 리오더링 픽처수의 값은 2, 제2 부호화 동화상 데이터의 리오더링 픽처수의 값은 1이다.
또한, 결합 전의 제2 부호화 동화상 데이터의 각 픽처의 복호 지연 CpbRemovalDelay 및 표시 지연 DpbOutputDelay는, 블록열(1203)에 나타내어진 바와 같이 된다.
이 경우에 있어서, 결합 후의 부호화 동화상 데이터(1204)에 도시된 바와 같이, 제1 부호화 동화상 데이터(1201)의 픽처 B15의 뒤에, 제2 부호화 동화상 데이터(1202)의 픽처 I72를 결합한 것으로 한다. 이 경우, 결합 후의 픽처 I72 이후의 각 픽처의 복호 지연 및 표시 지연은, 블록열(1205)에 나타내어진 바와 같이 된다. 그리고, 블록열(1206)은, 결합 후의 부호화 동화상 데이터의 복호 시각 및 표시 시각의 순서를 픽처 단위로 나타내고 있다.
각 복호 픽처를 결여 없이 입력시와 동일한 간격ㆍ순서로 연속 표시하기 위해서는, 블록열(1206)에 도시된 바와 같이, 제2 부호화 동화상 데이터(1202)의 선두 픽처의 복호 지연을, 제1 부호화 동화상 데이터(1201)의 리오더링 픽처수와, 제2 부호화 동화상 데이터(1202)의 리오더링 픽처수의 차분에 비례하여 크게 할 필요가 있다. 본 예에서는 2만큼 크게 한 16이 된다.
또한, 제1 부호화 동화상 데이터에 대한 결합점을 픽처 B15가 아니라, 픽처 B13, 픽처 B14 또는 픽처 P16으로 한 경우에는, 도 11의 예와 동일하게, 제2 부호화 동화상 데이터의 선두 픽처의 복호 지연은 픽처 B15의 뒤에 결합된 경우의 복호 지연과 동일하다. 단, 픽처 P16 이전의 픽처 중 삭제된 픽처의 수만큼 픽처 표시의 프리즈가 발생한다.
도 13에 도시되는 예에서는, 제1 부호화 동화상 데이터(1301)의 리오더링 픽처수가 제2 부호화 동화상 데이터(1302)의 리오더링 픽처수보다도 작다. 본 예에서는 제1 부호화 동화상 데이터(1301)의 리오더링 픽처수는 1, 제2 부호화 동화상 데이터(1302)의 리오더링 픽처수는 2이다.
또한, 결합 전의 제2 부호화 동화상 데이터의 각 픽처의 복호 지연 CpbRemovalDelay 및 표시 지연 DpbOutputDelay는, 블록열(1303)에 나타내어진 바와 같이 된다.
이 경우에 있어서, 결합 후의 부호화 동화상 데이터(1304)에 도시된 바와 같이, 제1 부호화 동화상 데이터(1301)의 픽처 B15의 뒤에, 제2 부호화 동화상 데이터(1302)의 픽처 I72를 결합한 것으로 한다. 이 경우, 결합 후의 픽처 I72 이후의 각 픽처의 복호 지연 및 표시 지연은, 블록열(1305)에 나타내어진 바와 같이 된다. 그리고, 블록열(1306)은, 결합 후의 부호화 동화상 데이터의 복호 시각 및 표시 시각의 순서를 픽처 단위로 나타내고 있다.
각 복호 픽처를 결여 없이 입력시와 동일한 간격ㆍ순서로 표시하기 위해서는, 블록열(1306)과 같이 제1 부호화 동화상 데이터의 최종 표시 픽처를 리피트할 필요가 있다.
도 12 및 도 13에 도시된 바와 같이, 제1 부호화 동화상 데이터의 리오더링 픽처수와, 제2 부호화 동화상 데이터의 리오더링 픽처수의 관계에 의해, 제2 부호화 동화상 데이터의 선두 픽처의 복호 시각을 어긋나게 할 필요가 생기며, 또한 결합점 전후에서 표시 픽처의 프리즈가 발생하는 경우가 있다.
또한, 도 11에 도시된 바와 같이, 제1 부호화 동화상 데이터의 결합점에 따라서는 표시 픽처의 프리즈가 불가피하게 된다.
상기와 같은 문제에 대응하는 제4 실시 형태에 따른 동화상 복호 장치에 대하여 설명한다. 제4 실시 형태에 따른 동화상 복호 장치는, 제1 실시 형태에 따른 동화상 복호 장치와 비교하여 픽처 복호ㆍ표시 시각 결정부(23)의 처리가 상이하다. 따라서, 이하에서는 픽처 복호ㆍ표시 시각 결정부(23)에 대하여 설명한다.
픽처 복호ㆍ표시 시각 결정부(23)는, 헤더 정보 해석부(22)로부터 전달되는 복호 대상 픽처의 헤더 정보를 해석할 때, 슬라이스의 NUH를 체크한다. NUH의 NalUnitType이 '6' 혹은 '7'인 경우, 픽처 복호ㆍ표시 시각 결정부(23)는 복호 대상 픽처는 BLA 픽처라고 판단한다.
복호 대상 픽처가 BLA 픽처인 경우, 픽처 복호ㆍ표시 시각 결정부(23)는, BLA 픽처의 CpbRemovalDelay로서, BLA 픽처에 부가된 PTSEI의 CpbRemovalDelay 대신에 이하와 같이 하여 구한 값을 사용한다.
픽처 복호ㆍ표시 시각 결정부(23)는, BLA 픽처(이후 Pic2라고 표기함) 직전의 BPSEI가 부가된 픽처(이후 Pic1이라고 표기함)의 다음 픽처부터, Pic2 직전의 픽처까지의 픽처수 A를 카운트한다. 또한, 픽처 복호ㆍ표시 시각 결정부(23)는, Pic2 직전의 픽처의 PTSEI의 CpbRemovalDelay의 값 B를 체크하고, PTSEI의 제1 보정값 Mod1을 A*(B/(A-1))로서 구한다.
이어서, 픽처 복호ㆍ표시 시각 결정부(23)는, Pic2 직전의 픽처가 참조하는 SPS 내에 기술된 리오더링 픽처수 R1 및 Pic2 직후의 비TFD 픽처가 참조하는 리오더링 픽처수 R2를 비교한다. SPS 내의 리오더링 픽처수를 나타내는 필드는, 비특허문헌 1의 방식에서는 SpsNumReorderPics이다.
R1과 R2가 동일한 경우에는, 픽처 복호ㆍ표시 시각 결정부(23)는 Mod1을 그대로 Pic2의 CpbRemovalDelay로 한다.
R2가 R1보다도 큰 경우에는, 픽처 복호ㆍ표시 시각 결정부(23)는 PTSEI의 제2 보정값 Mod2를 (R2-R1)*B/(A-1)로 한다.
R2가 R1보다도 작은 경우에는, 픽처 복호ㆍ표시 시각 결정부(23)는 Mod1을 그대로 Pic2의 CpbRemovalDelay로 한다.
픽처 복호ㆍ표시 시각 결정부(23)는, 또한 제1 부호화 동화상 데이터의 마지막 픽처를 프리즈 표시할지 여부를 R1과 R2의 관계를 바탕으로 결정하고, 결정한 프리즈 기간을 프레임 메모리(25)에 통지한다.
픽처 복호ㆍ표시 시각 결정부(23)는, 프리즈 기간(단위는 tc)을 이하와 같이 결정한다.
R1과 R2가 동일한 경우, 혹은 R1이 R2보다도 큰 경우에는, 픽처 복호ㆍ표시 시각 결정부(23)는 프리즈 기간을 0으로 한다.
한편, R2가 R1보다도 큰 경우에는, 픽처 복호ㆍ표시 시각 결정부(23)는 (R2-R1)*B/(A-1)을 프리즈 기간으로 한다.
이와 같이, 제4 실시 형태에 따르면, 동화상 복호 장치는, 결합점보다도 먼저 결합되는 제1 부호화 동화상 데이터에 있어서, 결합점의 픽처보다도 부호화(복호) 순서가 뒤이며, 또한 결합점의 픽처보다도 먼저 재생되어야 할 픽처가 있어도, 결합점 이후의 픽처의 복호 지연 및 표시 지연을 적절하게 결정할 수 있다. 또한, 이 동화상 복호 장치는, 결합점의 전과 후에 리오더링수가 상이하여도 결합점 이후의 픽처의 복호 지연 및 표시 지연을 적절하게 결정할 수 있다.
이어서, 제5 실시 형태에 대하여 설명한다. 제5 실시 형태에서는, 동화상 부호화 장치는, 2개의 부호화 동화상 데이터를 결합하여도 표시 픽처의 프리즈가 발생하지 않는 픽처를 특정하기 위한 파라미터를 추가한다.
결합점 전후에 표시 픽처의 프리즈가 발생하지 않기 위해서는, 제1 부호화 동화상 데이터의 리오더링 픽처수가, 제2 부호화 동화상 데이터의 리오더링 픽처수와 동일하거나 큰 경우이며, 또한 제1 부호화 동화상 데이터의 결합점이, 시간적으로 앞의 픽처만을 참조하는 픽처의 직전으로 할 필요가 있다. 예를 들어 도 11의 예에서는, 본 조건에 적합한 결합점은 픽처 B11 및 B15이다.
도 14는 제5 실시 형태에 있어서 사용되는 부호화 동화상 중 하나의 픽처의 데이터 구조를 도시한다. 도 14에 도시되는 부호화 동화상 중 하나의 픽처의 데이터 구조(1400)는, 도 4에 도시된 데이터 구조(400)와 비교하여 Editing Point SEI(EPSEI) NAL unit1416이 부가되는 점에서 상이하다. 그 밖의 6종류의 NAL unit1410 내지 1415는, 각각 도 4에 도시된 데이터 구조(400)의 NAL unit410 내지 415와 동등하다.
EPSEI NAL unit1416은, 결합점 전후에서 표시 픽처의 프리즈가 발생하지 않는 결합점인 것을 나타내는 SEI 데이터인, EPSEI가 내포하는 필드는, 본 실시예에서는 특별히 존재하지 않는다.
이하, 제5 실시 형태에서의 동화상 부호화 장치의 동작에 대하여 설명한다. 제5 실시 형태에 따른 동화상 부호화 장치는, 제1 실시 형태에 따른 동화상 부호화 장치와 비교하여, 부호화시에 부호화 제어부(12) 및 픽처 부호화부(13)가 특정의 픽처에 대하여 EPSEI를 부가하는 점, 및 편집 조작시에 데이터 결합부(15)가 EPSEI를 참조하여 결합점을 결정하는 점에서 상이하다. 따라서, 이하에서는 EPSEI의 부가에 관한 부호화 제어부(12) 및 픽처 부호화부(13)의 동작, 및 편집 조작시의 데이터 결합부(15)의 동작에 대하여 설명한다.
부호화시에 있어서, 부호화 제어부(12)는, 부호화 대상 픽처가 I 픽처의 직전, 혹은 표시 시간적으로 앞의 픽처만을 참조하는 P 픽처 혹은 B 픽처 직전의 픽처인 경우에는, 픽처 부호화부(13)에 대하여 EPSEI를 부가하도록 지시한다. 또는, 부호화 제어부(12)는, 부호화 대상 픽처가 I 픽처, 혹은 표시 시간적으로 앞의 픽처만을 참조하는 P 픽처 혹은 B 픽처인 경우에, 픽처 부호화부(13)에 대하여 EPSEI를 부가하도록 지시하여도 된다.
픽처 부호화부(13)는, 부호화 제어부(12)로부터 EPSEI를 부가하는 지시를 받으면 부호화 대상 픽처를 부호화하고, 그 픽처에 EPSEI를 부가한다.
편집 조작시에 있어서, 데이터 결합부(15)는, 제어부(11)로부터의 제어 신호에 따라, 제1 부호화 동화상 데이터 내의 결합점 픽처를 특정한다. 제어 신호는, 예를 들어 제1 부호화 동화상 데이터 내의 선두로부터의 부호화 픽처수를 포함한다. 데이터 결합부(15)는, 해당하는 픽처 및 해당하는 픽처에 계속되는 픽처 중에서 부호화 순서가 가장 빠른, EPSEI가 부가된 픽처를, 제1 부호화 동화상 데이터 내의 결합점 픽처로 한다. 또는, 데이터 결합부(15)는, 해당하는 픽처 및 해당하는 픽처에 계속되는 픽처 중에서 부호화순이 가장 빠른, EPSEI가 부가된 픽처 직전의 픽처를 제1 부호화 동화상 데이터 내의 결합점 픽처로 한다. 그리고, 데이터 결합부(15)는, 기억부(도시하지 않음)로부터, 제1 부호화 동화상 데이터 내의 결합점 픽처보다 앞의 전체 픽처 및 결합점 픽처를 판독한다. 이어서, 데이터 결합부(15)는, 결합점 식별 정보 처리부(14)로부터 보내지는, 결합점 CRA 픽처를 선두로 하는, 제2 부호화 동화상 데이터의 일부분을 기억부(도시하지 않음)로부터 판독한다. 이때, 결합점 식별 정보 처리부(14)로부터, 결합점 CRA 픽처 직후의 TFD 픽처를 제거하는 지시가 내려진 경우에는, 데이터 결합부(15)는, 해당하는 TFD 픽처를 삭제한다. 그리고, 데이터 결합부(15)는, 판독한 제1 부호화 동화상 데이터를 우선 출력하고, 그 후에 제2 부호화 동화상 데이터를 출력한다.
이와 같이, 제5 실시 형태에서는, 동화상 부호화 장치는, 부호화시에 있어서, 2개의 부호화 동화상 데이터를 결합하여도 표시 프리즈가 발생하지 않는 픽처를 나타내는 정보를 부호화 동화상 데이터에 붙인다. 그로 인해, 이 동화상 부호화 장치는, 표시 프리즈가 발생하지 않도록 2개의 부호화 동화상 데이터를 결합할 수 있다.
이어서, 제6 실시 형태에 대하여 설명한다.
제6 실시 형태에서는, 동화상 부호화 장치는, 제3 실시 형태에서 설명한, 결합점에서의 CPB의 데이터량 차를 보정하기 위한 제2 보정값 Mod2를 구하기 위한 값을 제1 부호화 동화상 데이터에 미리 부가해 둔다.
도 15는 제6 실시 형태에서의 부호화 동화상 중 하나의 픽처의 데이터 구조를 도시한다. 도 15에 도시된 픽처의 데이터 구조(1500)는, 도 14에 도시된 데이터 구조(1400)와 비교하여 EPSEI NAL unit1516이 BufferOccupancy 필드를 포함하는 점에서 상이하다. 그 밖의 6종류의 NAL unit1510 내지 1515는, 각각 도 14에 도시된 데이터 구조(1400)의 NAL unit1410 내지 1415와 동등하다.
BufferOccupancy 필드는, 결합점 직전에서의 CPB에 축적된 데이터량을 나타낸다.
제6 실시 형태에서의 동화상 부호화 장치의 동작에 대하여 설명한다. 제6 실시 형태에 따른 동화상 부호화 장치는, 제5 실시 형태에 따른 동화상 부호화 장치와 비교하여 부호화 제어부(12)의 동작의 일부가 상이하다. 따라서, 이하에서는 부호화 제어부(12)의 동작이 상이한 점에 대하여 설명한다.
부호화 제어부(12)는, 부호화 대상 픽처가 I 픽처의 직전, 혹은 표시 시간적으로 앞의 픽처만을 참조하는 P 픽처 혹은 B 픽처 직전의 픽처인 경우에는, 픽처 부호화부(13)에 대하여 EPSEI를 부가하도록 지시한다. 또한, EPSEI 중 BufferOccupancy 필드에, 제3 실시 형태에서 설명한 (R*(Init1+(A+1)*s)-TotalB)의 값을 넣는다. BufferOccupancy 필드에 넣는 값은 (R*(Init1+(A+1)*s)-TotalB)를 비트 레이트 R로 나눈 값이어도 된다.
제6 실시 형태에서의 동화상 복호 장치의 동작에 대하여 설명한다. 제6 실시 형태에 따른 동화상 복호 장치는, 제3 실시 형태에 따른 동화상 복호 장치와 비교하여 픽처 복호ㆍ표시 시각 결정부(23)의 동작의 일부가 상이하다. 따라서, 이하에서는 픽처 복호ㆍ표시 시각 결정부(23)의 동작이 상이한 점에 대하여 설명한다.
픽처 복호ㆍ표시 시각 결정부(23)는, 헤더 정보 해석부(22)로부터 전달되는 복호 대상 픽처의 헤더 정보를 해석할 때, 슬라이스의 NUH를 체크한다. NUH의 NalUnitType이 '6' 혹은 '7'인 경우, 픽처 복호ㆍ표시 시각 결정부(23)는 복호 대상 픽처는 BLA 픽처인 것으로 판단한다.
복호 대상 픽처가 BLA 픽처인 경우, 픽처 복호ㆍ표시 시각 결정부(23)는, BLA 픽처의 복호 지연 CpbRemovalDelay로서, BLA 픽처에 부가된 PTSEI의 CpbRemovalDelay 대신에 이하와 같이 하여 구한 값을 사용한다.
BLA 픽처(이후 Pic2라고 표기함) 직전의 BPSEI가 부가된 픽처(이후 Pic1이라고 표기함)의 다음 픽처부터, Pic2 직전의 픽처까지의 픽처수를 A로 한다. 픽처 복호ㆍ표시 시각 결정부(23)는, Pic2의 CpbRemovalDelay의 값 B로부터 제1 보정값 Mod1을 A*(B/(A-1))로서 도출한다. B/(A-1)은, 연속 픽처간의 시간차(단위는 tc)에 상당한다. 이후 B/(A-1)을 s라고 표기한다.
또한, 픽처 복호ㆍ표시 시각 결정부(23)는, BLA 픽처 직전의 픽처에 부가되어 있는, EPSEI의 BufferOccupancy 필드에 기술되어 있는 값(그 값이 비트 레이트 R로 나누어진 값인 경우에는, R을 곱한 값)을 제3 실시 형태에서 설명한 (R*(Init1+(A+1)*s)-TotalB)로 하여, 제3 실시 형태에서 설명한 방법으로 제2 보정값 Mod2를 산출한다.
이어서, 픽처 복호ㆍ표시 시각 결정부(23)는, Pic2 직전의 픽처가 참조하는 SPS 내에 기술된 리오더링 픽처수 R1 및 Pic2 직후의 비TFD 픽처가 참조하는 리오더링 픽처수 R2를 비교한다. SPS 내의 리오더링 픽처수를 나타내는 필드는, 비특허문헌 1의 방식에서는 SpsNumReorderPics이다.
픽처 복호ㆍ표시 시각 결정부(23)는, R2가 R1보다도 큰 경우에는, PTSEI의 제3 보정값 Mod3을 (R2-R1)*B/(A-1)로 한다. 그 이외의 경우에는, 픽처 복호ㆍ표시 시각 결정부(23)는 PTSEI의 제3 보정값 Mod3을 0으로 한다. 그리고, 픽처 복호ㆍ표시 시각 결정부(23)는 Pic2의 CpbRemovalDelay를 (Mod1+Mod2+Mod3)으로 한다.
이어서, 제7 실시 형태에 대하여 설명한다.
제7 실시 형태에서는, 동화상 부호화 장치는, 2개의 부호화 동화상 데이터를 결합할 때, BLA 픽처의 CpbRemovalDelay를 수정한다. 또한, 이때, 결합한 부호화 동화상 데이터가, BLA 픽처의 전후에서 연속하여 복호 및 표시 가능한 것을 나타내는 파라미터를 추가한다.
BLA 픽처의 CpbRemovalDelay의 수정 방법은, 제6 실시 형태에서의 픽처 복호ㆍ표시 시각 결정부(23)가 행하는 CpbRemovalDelay의 수정 방법과 동등한 방법이다.
도 16은 제7 실시 형태에 있어서 사용되는 부호화 동화상 중 하나의 픽처의 데이터 구조를 도시한다. 도 16에 도시되는 부호화 동화상 중 하나의 픽처의 데이터 구조(1600)는, 도 14에 도시된 데이터 구조(1400)와 비교하여, BPSEI NAL unit1613이 ContinuousHrdFlag 필드를 포함하는 점에서 상이하다. 그 밖의 6종류의 NAL unit1610 내지 1612, 1614 내지 1617은, 각각 도 14에 도시된 데이터 구조(1400)의 NAL unit1410 내지 1412, 1414 내지 1417과 동등하다.
ContinuousHrdFlag 필드는, 본 BPSEI가 부가된 BLA 픽처 전후에서, 동화상 복호 장치가 복호 및 표시를 연속하여 행하는 것이 가능한지 여부를 나타낸다.
또한, ContinuousHrdFlag 필드는 BPSEI가 아니라, SPS1611 및 다른 NAL unit내에 포함되어도 된다.
제7 실시 형태에서의 동화상 부호화 장치의 동작에 대하여 설명한다. 제7 실시 형태에 따른 동화상 부호화 장치는, 제5 실시 형태에 따른 동화상 부호화 장치와 비교하여 데이터 결합부(15)의 동작의 일부가 상이하다. 따라서, 이하에서는 데이터 결합부(15)의 동작이 상이한 점에 대하여 설명한다.
데이터 결합부(15)는, 결합점보다도 시간적으로 먼저 결합되는 제1 부호화 동화상 데이터의 뒤에, 결합점 식별 정보 처리부(14)로부터 출력된 제2 부호화 동화상 데이터를 결합한다. 이때, 데이터 결합부(15)는, 제1 부호화 동화상 데이터 및 제2 부호화 동화상 데이터의 화상의 특성을 나타내는 화상 파라미터 중 적어도 하나를 비교한다. 예를 들어, 제1 부호화 동화상 데이터 및 제2 부호화 동화상 데이터의 화상 파라미터 중, 양자의 픽처 크기 혹은 픽처 레이트가 상이한 경우, 데이터 결합부(15)는, 결합 부호화 동화상이 결합점에서 연속 복호 및 표시 가능한지 여부를 나타내는 파라미터 ContFlag의 값을, 연속 복호 및 표시가 불가능한 것을 나타내는 값 '0'으로 한다. 한편, 제1 부호화 동화상 데이터 및 제2 부호화 동화상 데이터의 픽처 크기 및 픽처 레이트가 동일한 경우, 데이터 결합부(15)는, 제6 실시 형태에서의 픽처 복호ㆍ표시 시각 결정부(23)가 행하는 CpbRemovalDelay의 수정 방법과 마찬가지의 방법에 의해 BLA 픽처의 CpbRemovalDelay를 산출한다. 단, 데이터 결합부(15)는, 제2 보정값 Mod2를 산출하기 위한 값인, EPSEI의 BufferOccupancy 필드에 상당하는 값을, 제6 실시 형태에서의 부호화 제어부(12)가 행하는 BufferOccupancy 필드값의 산출식에 따라 얻는다. 또한, 데이터 결합부(15)는, ContFlag 파라미터를 연속 복호 및 표시가 가능한 것을 나타내는 값 '1'로 한다.
또한, 결합점의 전후에서 연속 복호 및 표시가 가능한지 여부를 판정하기 위한 화상 파라미터로서, 픽처 크기, 픽처 레이트 외에, 픽처의 색차 성분 포맷 또는 픽처의 화소 정밀도가 추가되어도 된다. 이 경우, 결합점의 전후에서 연속 복호 및 표시가 가능한 조건은, 제1 부호화 동화상 데이터 및 제2 부호화 동화상 데이터에 대하여, 이들 모든 파라미터가 동일한 것이다.
ContFlag 파라미터가 '0'인 경우, 데이터 결합부(15)는, BLA 픽처에 부가하는 BPSEI의 ContinuousHrdFlag 필드의 값을 연속 복호 및 표시가 불가능한 것을 나타내는 값 '0'으로 설정한다.
한편, ContFlag 파라미터가 '1'인 경우, 데이터 결합부(15)는, BLA 픽처에 부가하는 BPSEI의 ContinuousHrdFlag 필드의 값을 연속 복호 및 표시가 가능한 것을 나타내는 값 '1'로 설정한다. 또한, 데이터 결합부(15)는, BLA 픽처가 되는 제2 부호화 동화상 데이터의 선두 픽처의 복호 지연 CpbRemovalDelay를 산출한 값으로 변경한다.
제7 실시 형태에서의 동화상 복호 장치의 동작에 대하여 설명한다. 제7 실시 형태에 따른 동화상 복호 장치는, 제1 실시 형태에 따른 동화상 복호 장치와 비교하여 픽처 복호ㆍ표시 시각 결정부(23)의 동작의 일부가 상이하다. 따라서, 이하에서는 픽처 복호ㆍ표시 시각 결정부(23)의 동작이 상이한 점에 대하여 설명한다.
픽처 복호ㆍ표시 시각 결정부(23)는, 복호 대상 픽처가 BLA 픽처인 경우, BLA 픽처에 부가되는 BPSEI의 ContinuousHrdFlag 필드의 값을 참조한다.
ContinuousHrdFlag 필드의 값이 '1', 즉 결합 부호화 동화상의 결합점 전후에서의 연속 복호 및 표시가 가능한 경우에는, 픽처 복호ㆍ표시 시각 결정부(23)는, BLA 픽처의 복호 지연 CpbRemovalDelay로서, BLA 픽처에 부가된 PTSEI의 CpbRemovalDelay 그 자체를 사용한다.
한편, ContinuousHrdFlag 필드의 값이 '0', 즉 결합 부호화 동화상의 결합점 전후에서의 연속 복호 및 표시가 불가능한 경우, 픽처 복호ㆍ표시 시각 결정부(23)는, BLA 픽처의 복호 시각을 CpbRemovalDelay로부터가 아니라, BPSEI에 포함되는 초기 복호 지연 정보인 InitialCpbRemovalDelay의 값을 사용하여 결정한다. 이 경우, 픽처 복호ㆍ표시 시각 결정부(23)는, InitialCpbRemovalDelay로부터 복호 시각을 산출할 때 필요한 시각 0을 BLA 픽처 직전의 픽처의 복호 시각 이후로 한다. 또는, 픽처 복호ㆍ표시 시각 결정부(23)는, 시각 0을 BLA 픽처 앞의 모든 부호화 픽처의 표시가 끝난 시각 이후로 하여도 된다.
도 17은 상기의 어느 하나의 실시 형태 또는 그 변형예에 따른 동화상 부호화 장치 또는 동화상 복호 장치의 각 부의 기능을 실현하는 컴퓨터 프로그램이 동작함으로써, 동화상 부호화 장치 또는 동화상 복호 장치로서 동작하는 컴퓨터의 구성도이다.
컴퓨터(100)는 유저 인터페이스부(101), 통신 인터페이스부(102), 기억부(103), 기억 매체 액세스 장치(104), 프로세서(105)를 갖는다. 프로세서(105)는 유저 인터페이스부(101), 통신 인터페이스부(102), 기억부(103) 및 기억 매체 액세스 장치(104)와, 예를 들어 버스를 통하여 접속된다.
유저 인터페이스부(101)는, 예를 들어 키보드와 마우스 등의 입력 장치와, 액정 디스플레이와 같은 표시 장치를 갖는다. 또는, 유저 인터페이스부(101)는, 터치 패널 디스플레이 등의 입력 장치와 표시 장치가 일체화된 장치를 가져도 된다. 그리고, 유저 인터페이스부(101)는, 예를 들어 유저의 조작에 따라, 부호화하는 동화상 데이터, 편집하는 부호화 동화상 데이터 혹은 복호하는 부호화 동화상 데이터를 선택하는 조작 신호를 프로세서(105)에 출력한다. 또한, 유저 인터페이스부(101)는, 프로세서(105)로부터 수취한, 복호된 동화상 데이터를 표시하여도 된다.
통신 인터페이스부(102)는, 컴퓨터(100)를, 동화상 데이터를 생성하는 장치, 예를 들어 비디오 카메라와 접속하기 위한 통신 인터페이스 및 그의 제어 회로를 가져도 된다. 그러한 통신 인터페이스는, 예를 들어 Universal Serial Bus(유니버설 시리얼 버스, USB)로 할 수 있다.
또한, 통신 인터페이스부(102)는, 이더넷(등록 상표) 등의 통신 규격에 따른 통신 네트워크에 접속하기 위한 통신 인터페이스 및 그의 제어 회로를 가져도 된다.
이 경우에는, 통신 인터페이스부(102)는, 통신 네트워크에 접속된 다른 기기로부터, 부호화하는 동화상 데이터, 편집하는 부호화 동화상 데이터 또는 복호하는 부호화 동화상 데이터를 취득하고, 그들 데이터를 프로세서(105)에 전달한다. 또한, 통신 인터페이스부(102)는, 프로세서(105)로부터 수취한, 부호화 동화상 데이터, 결합 부호화 동화상 데이터 또는 복호된 동화상 데이터를 통신 네트워크를 통하여 다른 기기에 출력하여도 된다.
기억부(103)는, 예를 들어 판독 기입 가능한 반도체 메모리와 판독 전용의 반도체 메모리를 갖는다. 그리고, 기억부(103)는, 프로세서(105) 상에서 실행되는, 동화상 부호화 처리, 동화상 편집 처리 또는 동화상 복호 처리를 실행하기 위한 컴퓨터 프로그램, 및 이들 처리의 도중 또는 결과로서 생성되는 데이터를 기억한다.
기억 매체 액세스 장치(104)는, 예를 들어 자기 디스크, 반도체 메모리 카드 및 광 기억 매체와 같은 기억 매체(106)에 액세스하는 장치이다. 기억 매체 액세스 장치(104)는, 예를 들어 기억 매체(106)에 기억된 프로세서(105) 상에서 실행되는, 동화상 부호화 처리, 동화상 편집 처리 및 동화상 복호 처리용 컴퓨터 프로그램을 판독하여 프로세서(105)에 전달한다.
프로세서(105)는, 상기의 각 실시 형태 중 어느 하나 또는 변형예에 따른 동화상 부호화 처리용 컴퓨터 프로그램을 실행함으로써, 부호화 동화상 데이터를 생성한다. 그리고, 프로세서(105)는, 생성된 부호화 동화상 데이터를 기억부(103)에 보존하거나, 또는 통신 인터페이스부(102)를 통하여 다른 기기에 출력한다. 또한, 프로세서(105)는, 상기의 각 실시 형태 중 어느 하나 또는 변형예에 따른 동화상 편집 처리용 컴퓨터 프로그램을 실행함으로써, 2개의 부호화 동화상 데이터를 결합한 결합 부호화 동화상 데이터를 생성한다. 그리고, 프로세서(105)는, 생성된 결합 부호화 동화상 데이터를 기억부(103)에 보존하거나, 또는 통신 인터페이스부(102)를 통하여 다른 기기에 출력한다. 또한, 프로세서(105)는, 상기의 각 실시 형태 중 어느 하나 또는 변형예에 따른 동화상 복호 처리용 컴퓨터 프로그램을 실행함으로써, 부호화 동화상 데이터를 복호한다. 그리고, 프로세서(105)는, 복호된 동화상 데이터를 기억부(103)에 보존하고, 유저 인터페이스부(101)에 표시하거나, 또는 통신 인터페이스부(102)를 통하여 다른 기기에 출력한다.
컴퓨터 상에서 실행됨으로써, 상술한 실시 형태 또는 그 변형예에 따른 동화상 부호화 장치 및 동화상 복호 장치의 각 부의 기능을 실현하는 컴퓨터 프로그램은, 반도체 메모리 또는 광기록 매체 등의 기록 매체에 기록되어 배포되어도 된다. 단, 그러한 기록 매체에는 반송파는 포함되지 않는다.
또한, 상기의 각 실시 형태 또는 그 변형예에 따른 동화상 부호화 장치의 각 부 중, 동화상 편집 처리에 관련된 결합점 식별 정보 처리부(14) 및 데이터 결합부(15)를 갖는 장치가, 동화상 부호화 처리에 관련된 부호화 제어부(12) 및 픽처 부호화부(13)를 갖는 장치와 별개로 설치되어도 된다.
상술한 실시 형태 또는 그 변형예에 따른 동화상 부호화 장치 및 동화상 복호 장치는 여러가지 용도에 이용된다. 예를 들어, 이 동화상 부호화 장치 및 동화상 복호 장치는 비디오 카메라, 영상 송신 장치, 영상 수신 장치, 텔레비전 전화 시스템, 컴퓨터 혹은 휴대 전화기에 내장된다.
여기에 예시된 모든 예 및 특정의 용어는, 독자가, 본 발명 및 당해 기술의 촉진에 대한 본 발명자에 의해 기여된 개념을 이해하는 것을 돕는 교시적인 목적에 있어서 의도된 것이며, 본 발명의 우위성 및 열등성을 나타내는 것에 관한, 본 명세서의 어떠한 예의 구성, 그러한 특정 예시된 예 및 조건에 한정되지 않도록 해석되어야 할 것이다. 본 발명의 실시 형태는 상세하게 설명되어 있지만, 본 발명의 정신 및 범위로부터 벗어나지 않고, 여러가지 변형, 치환 및 수정을 가하는 것이 가능한 것을 이해하기 바란다.
1: 동화상 부호화 장치
11: 제어부
12: 부호화 제어부
13: 픽처 부호화부
14: 결합점 식별 정보 처리부
15: 데이터 결합부
2: 동화상 복호 장치
21: 제어부
22: 헤더 정보 해석부
23: 픽처 복호ㆍ표시 시각 결정부
24: 픽처 복호부
25: 프레임 메모리

Claims (14)

  1. 프레임간 예측 방식에 의해 동화상 데이터를 부호화하는 동화상 부호화 장치로서,
    상기 동화상 데이터에 포함되는 각 픽처 중, 다른 부호화된 동화상 데이터의 뒤에 결합될 가능성이 있는 제1 픽처에 대하여, 상기 제1 픽처보다도 부호화 순서가 뒤인 1 이상의 픽처가 제거된 경우에도, 동화상 복호 장치가 부호화된 상기 동화상 데이터 중 상기 제1 픽처 이후의 픽처를 연속하여 복호 및 표시할 수 있도록 하기 위한 복호 지연 보정 정보 및 표시 지연 보정 정보를 구하는 부호화 제어부와,
    상기 동화상 데이터에 포함되는 각 픽처를 부호화함과 함께, 부호화된 상기 동화상 데이터에 상기 복호 지연 보정 정보 및 상기 표시 지연 보정 정보를 부가하는 픽처 부호화부
    를 갖고,
    상기 복호 지연 보정 정보는, 제거될 수 있는 픽처의 수에 상당하는 값인 동화상 부호화 장치.
  2. 프레임간 예측 부호화된 동화상 데이터를 복호하는 동화상 복호 장치로서,
    부호화된 동화상 데이터가, 제1 부호화 동화상 데이터의 뒤에 제2 부호화 동화상 데이터가 결합됨으로써 생성된 것을 나타내는 정보와, 상기 제1 부호화 동화상 데이터와 상기 제2 부호화 동화상 데이터가 결합된 결합점보다 뒤의 상기 제2 부호화 동화상 데이터의 선두의 부호화 픽처보다도 부호화 순서가 뒤인 1 이상의 부호화 픽처가 제거된 것을 나타내는 정보와, 상기 선두의 부호화 픽처에 후속되는 픽처의 복호 지연을 보정하기 위한 복호 지연 보정 정보와, 상기 선두의 부호화 픽처의 표시 지연을 보정하기 위한 표시 지연 보정 정보를 포함하는 경우, 상기 선두의 부호화 픽처의 표시 지연을 상기 표시 지연 정보에 기초하여 보정함과 함께, 상기 선두의 부호화 픽처에 후속되는 픽처의 복호 지연을, 상기 복호 지연 보정 정보에 기초하여 보정하는 픽처 복호ㆍ표시 시각 결정부
    를 갖고,
    상기 복호 지연 보정 정보는, 상기 선두의 부호화 픽처보다도 부호화 순서가 뒤인 제거된 부호화 픽처의 수에 상당하는 값인 동화상 복호 장치.
  3. 프레임간 예측 방식에 의해 동화상 데이터를 부호화하는 동화상 부호화 방법으로서,
    상기 동화상 데이터에 포함되는 각 픽처 중, 다른 부호화된 동화상 데이터의 뒤에 결합될 가능성이 있는 제1 픽처에 대하여, 상기 제1 픽처보다도 부호화 순서가 뒤인 1 이상의 픽처가 제거된 경우에도, 동화상 복호 장치가 부호화된 상기 동화상 데이터 중 상기 제1 픽처 이후의 픽처를 연속하여 복호 및 표시할 수 있도록 하기 위한 복호 지연 보정 정보 및 표시 지연 보정 정보를 구하고,
    상기 동화상 데이터에 포함되는 각 픽처를 부호화함과 함께, 부호화된 상기 동화상 데이터에 상기 복호 지연 보정 정보 및 상기 표시 지연 보정 정보를 부가하는 것을 포함하고,
    상기 복호 지연 보정 정보는, 제거될 수 있는 픽처의 수에 상당하는 값인 동화상 부호화 방법.
  4. 프레임간 예측 부호화된 동화상 데이터를 복호하는 동화상 복호 방법으로서,
    부호화된 동화상 데이터가, 제1 부호화 동화상 데이터의 뒤에 제2 부호화 동화상 데이터가 결합됨으로써 생성된 것을 나타내는 정보와, 상기 제1 부호화 동화상 데이터와 상기 제2 부호화 동화상 데이터가 결합된 결합점보다 뒤의 상기 제2 부호화 동화상 데이터의 선두의 부호화 픽처보다도 부호화 순서가 뒤인 1 이상의 부호화 픽처가 제거된 것을 나타내는 정보와, 상기 선두의 부호화 픽처에 후속되는 픽처의 복호 지연을 보정하기 위한 복호 지연 보정 정보와, 상기 선두의 부호화 픽처의 표시 지연을 보정하기 위한 표시 지연 보정 정보를 포함하는 경우, 상기 선두의 부호화 픽처의 표시 지연을 상기 표시 지연 정보에 기초하여 보정함과 함께, 상기 선두의 부호화 픽처에 후속되는 픽처의 복호 지연을, 상기 복호 지연 보정 정보에 기초하여 보정하는 것을 포함하고,
    상기 복호 지연 보정 정보는, 상기 선두의 부호화 픽처보다도 부호화 순서가 뒤인 제거된 부호화 픽처의 수에 상당하는 값인 동화상 복호 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020130075980A 2012-07-02 2013-06-28 동화상 부호화 장치, 동화상 복호 장치, 동화상 부호화 방법 및 동화상 복호 방법 KR101460443B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-148849 2012-07-02
JP2012148849A JP5891975B2 (ja) 2012-07-02 2012-07-02 動画像符号化装置、動画像復号装置、動画像符号化方法および動画像復号方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020140124985A Division KR20140126279A (ko) 2012-07-02 2014-09-19 동화상 부호화 장치, 동화상 복호 장치, 동화상 부호화 방법 및 동화상 복호 방법

Publications (2)

Publication Number Publication Date
KR20140005089A KR20140005089A (ko) 2014-01-14
KR101460443B1 true KR101460443B1 (ko) 2014-11-11

Family

ID=48747923

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020130075980A KR101460443B1 (ko) 2012-07-02 2013-06-28 동화상 부호화 장치, 동화상 복호 장치, 동화상 부호화 방법 및 동화상 복호 방법
KR1020140124985A KR20140126279A (ko) 2012-07-02 2014-09-19 동화상 부호화 장치, 동화상 복호 장치, 동화상 부호화 방법 및 동화상 복호 방법
KR1020150028590A KR101526137B1 (ko) 2012-07-02 2015-02-27 동화상 부호화 장치 및 동화상 복호 장치
KR1020150119746A KR101878537B1 (ko) 2012-07-02 2015-08-25 동화상 부호화 장치, 동화상 복호 장치, 동화상 부호화 방법 및 동화상 복호 방법
KR1020150119743A KR101948376B1 (ko) 2012-07-02 2015-08-25 동화상 부호화 장치, 동화상 복호 장치, 동화상 부호화 방법 및 동화상 복호 방법

Family Applications After (4)

Application Number Title Priority Date Filing Date
KR1020140124985A KR20140126279A (ko) 2012-07-02 2014-09-19 동화상 부호화 장치, 동화상 복호 장치, 동화상 부호화 방법 및 동화상 복호 방법
KR1020150028590A KR101526137B1 (ko) 2012-07-02 2015-02-27 동화상 부호화 장치 및 동화상 복호 장치
KR1020150119746A KR101878537B1 (ko) 2012-07-02 2015-08-25 동화상 부호화 장치, 동화상 복호 장치, 동화상 부호화 방법 및 동화상 복호 방법
KR1020150119743A KR101948376B1 (ko) 2012-07-02 2015-08-25 동화상 부호화 장치, 동화상 복호 장치, 동화상 부호화 방법 및 동화상 복호 방법

Country Status (9)

Country Link
US (5) US9392276B2 (ko)
EP (3) EP3764650A1 (ko)
JP (1) JP5891975B2 (ko)
KR (5) KR101460443B1 (ko)
CN (5) CN106128483B (ko)
BR (3) BR102013017036B1 (ko)
CA (2) CA2819674C (ko)
MX (5) MX339445B (ko)
TW (5) TWI543585B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5891975B2 (ja) 2012-07-02 2016-03-23 富士通株式会社 動画像符号化装置、動画像復号装置、動画像符号化方法および動画像復号方法
JP6094126B2 (ja) 2012-10-01 2017-03-15 富士通株式会社 動画像復号装置
US9402076B2 (en) * 2013-01-07 2016-07-26 Qualcomm Incorporated Video buffering operations for random access in video coding
US20150264404A1 (en) * 2014-03-17 2015-09-17 Nokia Technologies Oy Method and apparatus for video coding and decoding
GB201407805D0 (en) 2014-05-02 2014-06-18 Dukosi Ltd Battery condition determination
US10183852B2 (en) 2015-07-30 2019-01-22 Danfoss Power Solutions Gmbh & Co Ohg Load dependent electronic valve actuator regulation and pressure compensation
JP6119891B2 (ja) * 2016-02-25 2017-04-26 富士通株式会社 動画像符号化方法
JP6237830B2 (ja) * 2016-06-23 2017-11-29 富士通株式会社 動画像復号方法
JP6237831B2 (ja) * 2016-06-23 2017-11-29 富士通株式会社 動画像復号用コンピュータプログラム
JP6237829B2 (ja) * 2016-06-23 2017-11-29 富士通株式会社 動画像符号化用コンピュータプログラム
CN107968942B (zh) * 2017-11-24 2021-06-04 网易（杭州）网络有限公司 一种直播平台音视频时间差测量方法与系统
CN109379620B (zh) * 2018-11-28 2021-02-05 广州四三九九信息科技有限公司 音视频缓冲方法和装置
CN114245177B (zh) * 2021-12-17 2024-01-23 智道网联科技(北京)有限公司 高精地图的平滑显示方法、装置、电子设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004505513A (ja) 2000-07-25 2004-02-19 エイジルビジョン・エル・エル・シー ネットワークフィードの固定タイムスロットに圧縮されたローカルビデオセグメントをスプライシングすること
KR20090101457A (ko) * 2007-01-08 2009-09-28 톰슨 라이센싱 비디오 스트림 스플라이싱을 위한 방법 및 장치

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0923243B1 (en) * 1997-07-25 2010-09-15 Sony Corporation Editing device, editing method, splicing device, splicing method, encoding device, and encoding method
JP3529599B2 (ja) 1997-09-02 2004-05-24 株式会社東芝 符号化装置における編集可能点挿入方法および符号化装置
WO1999013647A1 (fr) * 1997-09-05 1999-03-18 Matsushita Electric Industrial Co., Ltd. Procede de decodage et support d'enregistrement ou est enregistre un programme de decodage
JP4232209B2 (ja) 1998-01-19 2009-03-04 ソニー株式会社 圧縮画像データの編集装置及び圧縮画像データの編集方法
US7031348B1 (en) * 1998-04-04 2006-04-18 Optibase, Ltd. Apparatus and method of splicing digital video streams
US6480539B1 (en) * 1999-09-10 2002-11-12 Thomson Licensing S.A. Video encoding method and apparatus
US7096481B1 (en) * 2000-01-04 2006-08-22 Emc Corporation Preparation of metadata for splicing of encoded MPEG video and audio
GB0007868D0 (en) * 2000-03-31 2000-05-17 Koninkl Philips Electronics Nv Methods and apparatus for editing digital video recordings and recordings made by such methods
US6937770B1 (en) 2000-12-28 2005-08-30 Emc Corporation Adaptive bit rate control for rate reduction of MPEG coded video
US7068719B2 (en) * 2001-06-01 2006-06-27 General Instrument Corporation Splicing of digital video transport streams
FI114679B (fi) * 2002-04-29 2004-11-30 Nokia Corp Satunnaisaloituspisteet videokoodauksessa
CN101232615A (zh) * 2002-07-16 2008-07-30 诺基亚有限公司 用于在视频编码中随机存取和逐步更新图像的方法
JP3534742B1 (ja) * 2002-10-03 2004-06-07 株式会社エヌ・ティ・ティ・ドコモ 動画像復号方法、動画像復号装置、及び動画像復号プログラム
JP4276420B2 (ja) 2002-11-05 2009-06-10 三菱電機株式会社 動き補償方法
US7839930B2 (en) 2003-11-13 2010-11-23 Microsoft Corporation Signaling valid entry points in a video stream
WO2005032131A1 (ja) 2003-09-29 2005-04-07 Victor Company Of Japan, Limited エンコード装置及び方法、記録装置及び方法、デコード装置及び方法
WO2005071970A1 (en) * 2004-01-16 2005-08-04 General Instrument Corporation Method and apparatus for determining timing information from a bit stream
US8233781B2 (en) 2004-09-01 2012-07-31 Panasonic Corporation Image reproduction method and image reproduction apparatus
US8837599B2 (en) 2004-10-04 2014-09-16 Broadcom Corporation System, method and apparatus for clean channel change
JP2008035294A (ja) * 2006-07-29 2008-02-14 Victor Co Of Japan Ltd 画像データ記録装置及び画像データ符号化装置
JP4221676B2 (ja) * 2006-09-05 2009-02-12 ソニー株式会社 情報処理装置および情報処理方法、記録媒体、並びに、プログラム
US8155207B2 (en) * 2008-01-09 2012-04-10 Cisco Technology, Inc. Processing and managing pictures at the concatenation of two video streams
EP2213097A2 (en) * 2007-10-16 2010-08-04 Cisco Technology, Inc. Conveyance of concatenation properties and picture orderness in a video stream
US20110116722A1 (en) * 2008-07-04 2011-05-19 Yukinaga Seki Coded stream reproduction device and coded stream reproduction method
US8949883B2 (en) * 2009-05-12 2015-02-03 Cisco Technology, Inc. Signalling buffer characteristics for splicing operations of video streams
WO2010131128A1 (en) * 2009-05-13 2010-11-18 Nds Limited Splicing system
KR101624649B1 (ko) * 2009-08-14 2016-05-26 삼성전자주식회사 계층적인 부호화 블록 패턴 정보를 이용한 비디오 부호화 방법 및 장치, 비디오 복호화 방법 및 장치
GB2476031A (en) * 2009-12-02 2011-06-15 Nds Ltd Splicing stored media with a live media stream time slot using timecodes
JP2012015828A (ja) * 2010-07-01 2012-01-19 Sony Corp 可変遅延回路、記録装置、遅延量校正方法
US8736700B2 (en) * 2010-09-30 2014-05-27 Apple Inc. Techniques for synchronizing audio and video data in an image signal processing system
US9338474B2 (en) * 2011-09-23 2016-05-10 Qualcomm Incorporated Reference picture list construction for video coding
US9264717B2 (en) * 2011-10-31 2016-02-16 Qualcomm Incorporated Random access with advanced decoded picture buffer (DPB) management in video coding
CN102378067B (zh) * 2011-11-21 2013-10-02 武汉大学 一种鲁棒性的移动视频解码方法
US9402082B2 (en) * 2012-04-13 2016-07-26 Sharp Kabushiki Kaisha Electronic devices for sending a message and buffering a bitstream
US9225978B2 (en) * 2012-06-28 2015-12-29 Qualcomm Incorporated Streaming adaption based on clean random access (CRA) pictures
JP5891975B2 (ja) 2012-07-02 2016-03-23 富士通株式会社 動画像符号化装置、動画像復号装置、動画像符号化方法および動画像復号方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004505513A (ja) 2000-07-25 2004-02-19 エイジルビジョン・エル・エル・シー ネットワークフィードの固定タイムスロットに圧縮されたローカルビデオセグメントをスプライシングすること
KR20090101457A (ko) * 2007-01-08 2009-09-28 톰슨 라이센싱 비디오 스트림 스플라이싱을 위한 방법 및 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
K. Kazui, et al. AHG9: New high-level syntax for simple HEVC stream editing. JCT-VC 10th Meeting. JCTVC-J0137. 11-20 Jul. 2012, pp.1-11 *

Also Published As

Publication number Publication date
TWI602424B (zh) 2017-10-11
TWI572195B (zh) 2017-02-21
US9392276B2 (en) 2016-07-12
CN103533363A (zh) 2014-01-22
MX339446B (es) 2016-05-25
CA2903898C (en) 2018-03-06
TW201628413A (zh) 2016-08-01
KR101948376B1 (ko) 2019-02-14
CN106128483A (zh) 2016-11-16
CA2819674C (en) 2017-08-22
EP2683174A3 (en) 2014-08-13
BR102013017036A2 (pt) 2019-02-26
CN106128484A (zh) 2016-11-16
BR122020018275B1 (pt) 2022-08-09
CN106205655B (zh) 2019-08-06
CN106205655A (zh) 2016-12-07
MX339445B (es) 2016-05-25
KR20150031431A (ko) 2015-03-24
KR101878537B1 (ko) 2018-07-13
MX337473B (es) 2016-03-04
US9438924B2 (en) 2016-09-06
CN106128483B (zh) 2019-02-05
TWI543585B (zh) 2016-07-21
US9716896B2 (en) 2017-07-25
CN106131578A (zh) 2016-11-16
EP2683174A2 (en) 2014-01-08
MX339447B (es) 2016-05-25
US10070144B2 (en) 2018-09-04
US9712838B2 (en) 2017-07-18
CA2903898A1 (en) 2014-01-02
MX340979B (es) 2016-08-01
KR20150104069A (ko) 2015-09-14
EP3764650A1 (en) 2021-01-13
US20160198177A1 (en) 2016-07-07
KR20140126279A (ko) 2014-10-30
CN103533363B (zh) 2017-10-24
JP5891975B2 (ja) 2016-03-23
TW201628412A (zh) 2016-08-01
KR101526137B1 (ko) 2015-06-04
TW201406164A (zh) 2014-02-01
CN106128484B (zh) 2019-03-22
US20140003508A1 (en) 2014-01-02
EP3410731A1 (en) 2018-12-05
CA2819674A1 (en) 2014-01-02
KR20150104068A (ko) 2015-09-14
TWI602426B (zh) 2017-10-11
US20160198176A1 (en) 2016-07-07
KR20140005089A (ko) 2014-01-14
TWI602425B (zh) 2017-10-11
US20160198179A1 (en) 2016-07-07
US20160198178A1 (en) 2016-07-07
CN106131578B (zh) 2019-04-19
MX2013007730A (es) 2014-02-06
BR122020018283B1 (pt) 2022-08-09
TW201628410A (zh) 2016-08-01
BR102013017036B1 (pt) 2022-08-09
JP2014011744A (ja) 2014-01-20
TW201628411A (zh) 2016-08-01

Similar Documents

Publication Publication Date Title
KR101948376B1 (ko) 동화상 부호화 장치, 동화상 복호 장치, 동화상 부호화 방법 및 동화상 복호 방법
KR101612236B1 (ko) 동화상 복호 방법
JP6019824B2 (ja) 動画像符号化装置及び動画像符号化方法ならびに動画像符号化用コンピュータプログラム
JP6399189B2 (ja) 動画像符号化方法
JP6237831B2 (ja) 動画像復号用コンピュータプログラム
JP6237830B2 (ja) 動画像復号方法
JP6237829B2 (ja) 動画像符号化用コンピュータプログラム
JP6119891B2 (ja) 動画像符号化方法
JP6229759B2 (ja) 動画像復号方法
JP6202141B2 (ja) 動画像符号化復号システム
JP6229758B2 (ja) 動画像符号化方法
JP6202140B2 (ja) 動画像符号化装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 6