KR101457208B1 - Group ⅲ nitride compound semiconductor device - Google Patents

Group ⅲ nitride compound semiconductor device Download PDF

Info

Publication number
KR101457208B1
KR101457208B1 KR1020080091879A KR20080091879A KR101457208B1 KR 101457208 B1 KR101457208 B1 KR 101457208B1 KR 1020080091879 A KR1020080091879 A KR 1020080091879A KR 20080091879 A KR20080091879 A KR 20080091879A KR 101457208 B1 KR101457208 B1 KR 101457208B1
Authority
KR
South Korea
Prior art keywords
buffer layer
compound semiconductor
iii nitride
substrate
nitride compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020080091879A
Other languages
Korean (ko)
Other versions
KR20090031272A (en
Inventor
최재빈
유홍재
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/212,254 external-priority patent/US7915147B2/en
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Publication of KR20090031272A publication Critical patent/KR20090031272A/en
Application granted granted Critical
Publication of KR101457208B1 publication Critical patent/KR101457208B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

여기에서는 기판, 상기 기판 상의 버퍼층들, 상기 버퍼층들의 최상층에 상에 있는 Ⅲ족 질화물 화합물 반도체층을 구비하는 Ⅲ족 질화물 화합물 반도체 장치가 개시된다. 상기 버퍼층들은 상기 기판 상에 형성된 제1 버퍼층과 상기 제1 버퍼층 상에 형성된 제2 버퍼층을 포함한다. 상기 제1 버퍼층은 전이금속 질화물로 만들어지고, 상기 제2 버퍼층은 갈륨과 전이금속의 질화물로 만들어진다.A Group III nitride compound semiconductor device comprising a substrate, buffer layers on the substrate, and a Group III nitride compound semiconductor layer on top of the buffer layers. The buffer layers include a first buffer layer formed on the substrate and a second buffer layer formed on the first buffer layer. The first buffer layer is made of a transition metal nitride, and the second buffer layer is made of a nitride of gallium and a transition metal.

기판, 버퍼층, 전이금속, TiN, 갈륨, 질화물 Substrate, buffer layer, transition metal, TiN, gallium, nitride

Description

Ⅲ족 질화물 화합물 반도체 장치{GROUP Ⅲ NITRIDE COMPOUND SEMICONDUCTOR DEVICE}III-NITRIDE COMPOUND SEMICONDUCTOR DEVICE [0001]

본 발명은 반도체 분야에 관한 것이며, 더욱 상세하게는, 발광 광전자 장치에 적합한 Ⅲ족 질화물 화합물 반도체 장치에 관한 것이다. The present invention relates to a semiconductor field, and more particularly, to a Group III nitride compound semiconductor device suitable for a light emitting optoelectronic device.

Ⅲ족 질화물들은, 강한 화학적 결합의 중요한 이점을 제공하여, 광전자 장치의 활성 영역에 존재하는 큰 전류 및 강한 광의 조명 조건 하에서, 매우 안정적이며, 열화(degradation)가 방지된다. 또한, Ⅲ족 질화물은 일단 성장되면 전위 형성이 방지된다. Group-III nitrides provide a significant advantage of strong chemical bonding, so that they are very stable and prevent degradation under light conditions of large current and strong light present in the active area of the optoelectronic device. Further, the group III nitride is prevented from dislocation formation once it is grown.

Ⅲ족 질화물의 높은 성장 온도로 인해, 질화물 막 성장을 지지하는데 적합한 공지된 기판의 종류는 현재 많이 제한되어 있다. 가장 흔히 이용되는 기판 재료는 사파이어와 실리콘 카바이드이다. 이러한 재료들은 Ⅲ족 질화물과 크게 다른 격자 상수 및 열팽창 계수를 갖는다. 따라서, 기판과 질화물 사이에 형성된 계면은 간섭성을 결여하여, 계면 변형 및 계면 에너지를 증가시키고 막 젖음을 감소시킨다. 이러한 요인들은 질화물 막의 성장 작용 및 결과물인 질화물 막에 큰 영향을 끼친다. 예를 들면, 사파이어 상에 Ⅲ족 질화물을 3차원 성장시키는 공정이 공지되어 있다. 기판 상에 불연속적인 3차원 질화물 아일랜드를 형성함으로써, Ⅲ족 질화물 막 성장이 처음 일어난다. 이 아일랜드들이 성장하여 서로 합체한다. 아일랜드가 합체하는 막의 영역들에서 격자 정합이 좋지 않다. 이 영역들에서 높은 전위 밀도가 생긴다. 질화물 막 내의 전위 배열은, 광전자 장치의 활성 영역 내 캐리어 재결합 작용에 영향을 끼침으로써, 질화물 상에서 제조된 광전자 장치의 광전자 특성에 나쁜 영향을 끼치며, 결국에는 발광 세기 및 장치의 효율을 떨어뜨린다.Due to the high growth temperature of the Group III nitride, the type of known substrate suitable for supporting nitride film growth is currently limited. The most commonly used substrate materials are sapphire and silicon carbide. These materials have significantly different lattice constants and thermal expansion coefficients than the Group III nitride. Thus, the interface formed between the substrate and the nitride lacks coherence, increasing interface strain and interfacial energy, and reducing film wetting. These factors have a great influence on the nitride film growth process and the resulting nitride film. For example, a process of three-dimensionally growing Group III nitride on sapphire is known. By forming a discrete three-dimensional nitride island on the substrate, Group III nitride film growth first occurs. These islands grow and coalesce together. The lattice matching is poor in regions of the film where the island is incorporated. High dislocation densities occur in these regions. The dislocation arrangement in the nitride film adversely affects the optoelectronic properties of optoelectronic devices fabricated on the nitride by affecting the carrier recombination action in the active area of the optoelectronic device and ultimately reduces the emission intensity and efficiency of the device.

최근에는, 많은 개발자가, 상업상의 이유로, 인접한 벌크 GaN이 없는 새로운 질화물 플랫폼을 찾기도 하며, 몇몇 엔지니어들은 질화물 성장을 위한 플랫폼으로 실리콘과 SiC를 넘어 복합 재료와 금속을 보기 시작하였다. 많은 복합 재료 및 금속들 중, 새로운 질화물 플랫폼을 위한 후보로, TiN 재료에 대한 관심이 많아지고 있다. 일반적으로, TiN 박막은, 탁월한 화학적, 기계적, 열적 안정성 때문에, 군사적 응용, 우주항공 산업을 포함하는 기계적 하드 코팅으로부터 전자, 바이오 재료까지를 덮는 많은 용도를 갖는다. 덜 가시적이지만, 박막 TiN은 반도체 산업에서도 이용된다. 구리를 베이스로 하는 칩에서, 그것을 동작시키기 위하여, TiN 박막은 실리콘 디바이스와 금속 콘택 사이의 전도성 배리어의 용도가 있다. 그 박막은, 실리콘 내로의 금속 확산을 차단하는 한편, 좋은 전기적 접속을 허용하기에 충분할 만큼(30~70μΩ-㎝ )전도적이다.In recent years, many developers have sought new nitride platforms without adjacent bulk GaN for commercial reasons, and some engineers have started to look at composites and metals beyond silicon and SiC as platforms for nitride growth. Among the many composites and metals, there is a growing interest in TiN materials as candidates for new nitride platforms. In general, TiN thin films have many uses for covering electronic to biomaterials from mechanical hard coatings, including military applications, aerospace industry, due to their excellent chemical, mechanical and thermal stability. Though less visible, thin-film TiN is also used in the semiconductor industry. In a copper-based chip, in order to operate it, the TiN film has the use of a conductive barrier between a silicon device and a metal contact. The thin film is conductive enough to block diffusion of the metal into the silicon, while allowing enough good electrical connection (30-70 μΩ-cm).

하지만, Ⅲ족 질화물 반도체 장치의 생산에 이용하는데 TiN과 같은 전이금속 질화물을 도입하려는 시도는 거의 이루어지지 않았다. 현재까지, 광전자 애플리케이션을 위해 패턴이 있거나 없는 사파이어 기판 상에 TiN 또는 함께 증착되는(Ti, Ga)N을 형성하는 성장 방법은 정립되지 않았다.However, few attempts have been made to introduce transition metal nitrides such as TiN for use in the production of Group III nitride semiconductor devices. To date, no growth method has been established to form (Ti, Ga) N deposited TiN or co-deposited on a sapphire substrate with or without a pattern for optoelectronic applications.

기판 상에 Ⅲ족 질화물 막들을 2차원 성장시키는 것은 막들의 전위 밀도를 감소시키는데 바람직하다. 그러나, 공지된 공정에서는, 기판과 막 사이의 높은 계면 에너지에 의해 2차원 성장이 저해된다. 아일랜드들이 합체하여 전위가 형성된 후에야, 2차원 성장이 시작된다.Two-dimensional growth of Group III nitride films on a substrate is desirable to reduce the dislocation density of the films. However, in a known process, two-dimensional growth is inhibited by high interfacial energy between the substrate and the film. After the Irish coalesce and become dislocated, two-dimensional growth begins.

GaN 및 그와 연관된 화합물은 발광 장치 시장에 성공적으로 침투하여 왔다. 그보다 덜하지만, 광 검출 장치 시장에서도 그러하다. 그러나, 시장에 고성능 전자 장치를 가져오는 것에 더하여, 장치 개선을 위한 기세는, GaN이 헤테로 에피 성장되는 비고유 기판(non-native substrate)에 의해 크게 영향 받는 전자적 또는 광적 특성을 개선하는 GaN 기술로 몰아가고 있다. 그와 같이, 헤테로 에피 GaN은 높은 밀도의 침투 전위(TDs) 및 그와 관련된 점 결함을 가지며, 이들 모두는 캐리어를 산란시키고, 방사 재결합 효율을 저해하거나 불안정성으로 이끌고, 장치의 작동 수명이나 성능에 해롭다. 침투 전위(TD) 문제에 대하여, ELO(Epitaxial lateral overgrowth) 기술이 개발되어 디바이스 품질의 GaN 에피층들을 얻는데 폭넓게 이용되고 있다. 그러나, ELO 공정은 엑스-시츄(현지 외) 포토리소그래픽 단계(들)를 필요로 하며, 그 단계들은 정해진 구조에서 얼마나 공정이 많이 반복되는 가에 따라 빈번하며, 성가시고, 비용을 상승시킨다. GaN and its associated compounds have successfully penetrated the light emitting device market. Less than that, but also in the photodetector market. However, in addition to bringing high-performance electronics to the market, the momentum for device improvement has come from GaN technology, which improves the electronic or optical properties that are greatly affected by the non-native substrate on which GaN is heteroepitaxially grown It is driving. As such, heteroepithelium GaN has a high density of penetration dislocations (TDs) and associated point defects, all of which contribute to carrier scattering, degradation of radiative recombination efficiency, or instability, It is harmful. For penetration dislocation (TD) problems, ELO (epitaxial lateral overgrowth) techniques have been developed and widely used to obtain device-quality GaN epilayers. However, the ELO process requires an x-situ (off-site) photolithographic step (s), which are frequent, cumbersome, and costly as the process repeats itself in a given structure.

본 발명의 일 목적은 전술한 단점을 피하는 Ⅲ족 질화물 반도체 장치를 제공 하는 것이다.One object of the present invention is to provide a Group III nitride semiconductor device which avoids the above-mentioned disadvantages.

본 발명의 다른 목적은 전술한 단점을 극복하는 Ⅲ족 질화물 화합물 반도체의 제조방법을 제공하는 것이다.Another object of the present invention is to provide a method for manufacturing a Group III nitride compound semiconductor which overcomes the above-mentioned disadvantages.

상기 목적들은, 기판과 Ⅲ족 질화물 화합물 반도체층 사이의 버퍼층들로, 전이금속 질화물과 Ga과 전이금속의 질화물을 이용함으로써 달성된다.The above objects are achieved by using nitride of a transition metal nitride and Ga and a nitride of a transition metal as buffer layers between the substrate and the Group III nitride compound semiconductor layer.

본 발명의 일 측면은, 기판, 상기 기판 상의 버퍼층들, 상기 버퍼층들의 최상층에 상에 있는 Ⅲ족 질화물 화합물 반도체층을 구비하는 Ⅲ족 질화물 화합물 반도체 장치를 제공한다. 상기 버퍼층들은 상기 기판 상에 형성된 제1 버퍼층과 상기 제1 버퍼층 상에 형성된 제2 버퍼층을 포함한다. 상기 제1 버퍼층은 전이금속 질화물로 만들어지고, 상기 제2 버퍼층은 갈륨과 전이금속의 질화물로 만들어진다.One aspect of the present invention provides a Group III nitride compound semiconductor device comprising a substrate, buffer layers on the substrate, and a Group III nitride compound semiconductor layer on top of the buffer layers. The buffer layers include a first buffer layer formed on the substrate and a second buffer layer formed on the first buffer layer. The first buffer layer is made of a transition metal nitride, and the second buffer layer is made of a nitride of gallium and a transition metal.

바람직하게는, 상기 전이금속은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf) 및 탄탈륨(Ta)으로 이루어진 군으로부터 선택된 적어도 하나의 요소를 포함하는 것이다.Preferably, the transition metal comprises at least one element selected from the group consisting of titanium (Ti), zirconium (Zr), hafnium (Hf) and tantalum (Ta).

바람직하게는, 상기 버퍼층들은 상기 제2 버퍼층과 상기 Ⅲ족 질화물 화합물 반도체층 사이에 개재된 제3 버퍼층을 더 포함하며, 상기 제3 버퍼층은 GaN으로 만들어진다.Preferably, the buffer layers further comprise a third buffer layer interposed between the second buffer layer and the Group III nitride compound semiconductor layer, and the third buffer layer is made of GaN.

바람직하게는, 상기 기판은 사파이어(sapphire), 실리콘 카바이드(silicon carbide), 갈륨 질화물(gallium nitride), 갈륨 포스파이드(gallium phosphide), 갈륨 아즈나이드(gallium arsenide)로부터 선택된 것으로 만들어진다.Preferably, the substrate is made of a material selected from sapphire, silicon carbide, gallium nitride, gallium phosphide, gallium arsenide.

바람직하게는, 상기 제1 버퍼층은 20~100Å 두께를 갖고, 상기 제2 버퍼층은 50~100Å 두께를 가지며, 상기 제3 버퍼층은 200~300Å 두께를 갖는다.Preferably, the first buffer layer has a thickness of 20-100 A, the second buffer layer has a thickness of 50-100 A, and the third buffer layer has a thickness of 200-300 A.

바람직하게는, 상기 제1 버퍼층은 TiN으로 만들어지고, 상기 제2 버퍼층은 (Ti,Ga)N으로 만들어진다. 더 바람직하게는, 상기 (Ti,Ga)N은 Ti2GaN 상을 포함한다.Preferably, the first buffer layer is made of TiN, and the second buffer layer is made of (Ti, Ga) N. More preferably, the (Ti, Ga) N comprises a Ti 2 GaN phase.

본 발명의 다른 측면은, 기판, 상기 기판 상의 버퍼층들, 상기 버퍼층들의 최상층에 상에 있는 Ⅲ족 질화물 화합물 반도체층을 구비하는 Ⅲ족 질화물 화합물 반도체 장치의 제조방법을 제공한다. 상기 방법은, 상기 기판 상에 전이금속 질화물로 만들어지는 제1 버퍼층을 형성하는 단계와, 상기 제1 버퍼층 상에 갈륨과 전이금속의 질화물로 만들어지는 제2 버퍼층을 형성하는 단계를 포함한다.Another aspect of the present invention provides a method of manufacturing a Group III nitride compound semiconductor device including a substrate, a buffer layer on the substrate, and a Group III nitride compound semiconductor layer on a top layer of the buffer layers. The method includes forming a first buffer layer made of a transition metal nitride on the substrate, and forming a second buffer layer made of gallium and a transition metal nitride on the first buffer layer.

바람직하게는, 상기 제2 버퍼층 상에 제3 버퍼층을 형성하여, 상기 제3 버퍼층을 상기 제2 버퍼층과 상기 Ⅲ족 질화물 화합물 반도체층 사이에 개재시키는 단계를 더 포함한다. 상기 제3 버퍼층은 GaN으로 만들어진다.Preferably, the method further comprises forming a third buffer layer on the second buffer layer, and interposing the third buffer layer between the second buffer layer and the Group III nitride compound semiconductor layer. The third buffer layer is made of GaN.

바람직하게는, 상기 제1 버퍼층은, 전이금속 질화물 층, 더 바람직하게는, TDEAT, TDMAT, TTIP 및 TiCl4로부터 선택된 금속 유기 티타늄 소스를 이용하여 형성된 TiN층일 수 있다.Preferably, the first buffer layer, a transition metal nitride layer, a TiN layer may be formed using a metal selected from the organic source of titanium and more preferably, TDEAT, TDMAT, TTIP and TiCl 4.

바람직하게는, 상기 제2 버퍼층은 TDEAT, TDMAT, TTIP 및 TiCl4로부터 선택된 금속 유기 티타늄 소스를 이용하여 형성된 (Ti, Ga)N 층일 수 있다. Preferably, the second buffer layer can be a layer (Ti, Ga) formed using a metal organic source of titanium selected from the TDEAT, TDMAT, TTIP and TiCl 4 N.

저온에서 기판 상에 단일 버퍼층을 형성하는 종래의 방법과 다르게, 본 발명의 일 실시예는, 높은 성장 온도를 갖는 리액터(reactor) 내에서, 사파이어 기판과 Ⅲ족 질화물(GaN 층) 사이의 계면층(interlayers)으로, 전이금속 질화물인, TiN 층과 전이금속과 Ga의 질화물인 TiN 화합물층(보다, 구체적으로는, (Ti, GaN)층)을 인-시츄(in-situ) 성장시키는 새로운 방법을 제공한다. Unlike the conventional method of forming a single buffer layer on a substrate at low temperature, one embodiment of the present invention is a method of forming an interface layer between a sapphire substrate and a Group III nitride (GaN layer) in a reactor having a high growth temperature a new method of in-situ growth of a TiN layer, which is a transition metal nitride, and a TiN compound layer (more specifically, a (Ti, GaN) layer), which is a nitride of a transition metal and Ga, to provide.

일반적으로, 종래의 방법에 따르면, 사파이어 기판 상에 버퍼층을 형성하는 것은 버퍼층 상에 GaN 막 상의 2차원 핵 형성을 강화시키는 것이 알려져 있다. 이는 전기적 성능 및 발광 성능을 개선시켜 왔지만, 기판과 GaN 막 사이의 계면 상에 원자 결정도를 더 증가시킨다면, GaN 막들의 질을 더 증가시킬 수 있을 것이다. Generally, according to the conventional method, it is known that forming the buffer layer on the sapphire substrate enhances the formation of the two-dimensional nuclei on the GaN film on the buffer layer. This has improved the electrical performance and the light emitting performance, but if the atomic crystallinity is further increased on the interface between the substrate and the GaN film, the quality of the GaN films may be further increased.

따라서, 기판 상에 개선된 Ⅲ족 질화물 막을 성장시키는 것이 바람직하다. 특히, 전위 밀도가 감소되고, 전기적 성능이 개선되며, 광전자 장치에 이용되어 개선된 장치 성능을 제공할 수 있는 개선된 Ⅲ족 질화물 필름이 바람직하다.Therefore, it is desirable to grow an improved Group III nitride film on the substrate. In particular, improved Group III nitride films are desirable, which have reduced dislocation densities, improved electrical performance, and are used in optoelectronic devices to provide improved device performance.

기판 상에 그리고 기판과 Ⅲ족 질화물 사이에, TiN 버퍼층과, 그와 함께 있는 Ti 화합물을 포함한 버퍼층은 TD(침투 전위) 문제와 같은 재료 품질의 광전자 성능을 제어하는데 중요한 역할을 할 수 있다. 더욱이, 본 발명을 이용하면, 금(Au) 원소와 유사하게 스펙트럼에서 광을 반사하는 TiN의 탁월한 적외선 반사 특성으로 인해, 광학 성능이 더 강화될 수 있다.  On the substrate and between the substrate and the Group III nitride, a TiN buffer layer and a buffer layer containing the Ti compound with it can play an important role in controlling the photoelectron performance of material quality such as TD (penetration potential) problems. Moreover, with the present invention, optical performance can be further enhanced due to the excellent infrared reflection characteristics of TiN that reflects light in a spectrum similar to gold (Au) elements.

본 발명은 감소된 전위 밀도를 갖고 기판 상에 성장되는 Ⅲ족 질화물 막들을 제공한다. 본 발명은 또한 기판 상에 개선된 Ⅲ족 질화물 막을 형성하는 방법을 제공한다. Ⅲ족 질화물 막은 성능 향상을 위해 LEDs 및 다이오드 레이저를 포함하는 발광장치에 이용될 수 있다.The present invention provides Group-III nitride films having reduced dislocation density and grown on a substrate. The present invention also provides a method of forming an improved Group III nitride film on a substrate. The Group III nitride film may be used in a light emitting device including LEDs and a diode laser for improving the performance.

본 발명에 따라 형성된 개선된 Ⅲ족 질화물 막들은 성능 향상을 위해 광전자 장치에 이용될 수 있다.Improved Group III nitride films formed in accordance with the present invention may be used in optoelectronic devices for improved performance.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, and the like of the components may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 1은, 본 발명의 일 실시예에 따라, 기판, 기판 상의 제1 버퍼층, 제1 버퍼층 상의 제 2 버퍼층, 제2 버퍼층 상의 제3 버퍼층, 그리고, 제3 버퍼층 상의 Ⅲ족 질화물층을 포함하는 구조를 보여주는 횡단면도이다.BRIEF DESCRIPTION OF THE DRAWINGS Figure 1 is a schematic cross-sectional view of a substrate comprising a substrate, a first buffer layer on the substrate, a second buffer layer on the first buffer layer, a third buffer layer on the second buffer layer, and a Group III nitride layer on the third buffer layer, Fig.

도 1을 참조하면, 기판(17)은 사파이어, 실리콘 카바이드(SiC), Si, 갈륨 질화물, 갈륨 포스파이드, 아연 산화물(ZnO) 또는 다른 종류의 기판일 수 있다. Referring to FIG. 1, the substrate 17 may be sapphire, silicon carbide (SiC), Si, gallium nitride, gallium phosphide, zinc oxide (ZnO) or other types of substrates.

층 27은 티타늄 질화물로 만들어진 제1 버퍼층(17)이며, 여기서, 티타늄은 TDEAT(tetrakis-diethylamino-titanium,[Ti(NEt2)4]), TDMAT(tetrakis-dimethylamino-titanium,[Ti(Nme2)4],TTIP(titanium isopropoxide, Ti(OC3H7)4) 또 는 TiCl4 가스와 같은 유기 금속 소스로부터 선택되고, 질소는 질소 가스 또는 NH3로부터 나온다.Layer 27 is a first buffer layer 17 made of titanium nitride wherein the titanium is selected from the group consisting of tetrakis-diethylamino-titanium, [Ti (NEt2) 4], tetrakis-dimethylamino- ], TTIP (titanium isopropoxide, Ti (OC 3 H 7) 4), or TiCl 4 gas, and nitrogen comes from nitrogen gas or NH 3 .

전이금속 질화물이 금속 광택을 갖기 때문에, 사파이어를 기판을 이용하는 LED의 경우 발광의 증가가 기대된다. LED로부터 방출되는 광은 티타늄 질화물, 하프늄 질화물, 지르코늄 질화물, 탄탈륨 질화물 등과 같이 금속 광택을 갖는 전이금속 질화물에 의해 반사된다.Since the transition metal nitride has metallic luster, an increase in luminescence is expected in the case of an LED using sapphire as a substrate. Light emitted from the LED is reflected by a transition metal nitride having metallic luster, such as titanium nitride, hafnium nitride, zirconium nitride, tantalum nitride, and the like.

또한, TiN과 같은 전이금속 질화물이 사파이어보다 낮은 경도를 갖기 때문에, 사파이어 기판과 각 Ⅲ족 질화물 화합물 반도체층 사이의 격자 상수 또는 열팽창 계수 차이에 의해 발생되는 뒤틀림(또는 내부 응력)을 완화시키는 작용이 있다. 전이금속 질화물을 성장시키는 유용한 방법은, 예를 들면, 플라즈마 CVD, 열 CVD, 광학 CVD 등과 같은 CVD(화학기상증착); 스퍼터링, 반응성 스퍼터링(reactive sputtering), 레이저 어블레이션(laser ablation), 이온 도금(ion plating), 증발, ECR 등과 같은 PVD(물리기상증착) 등을 포함하지만 이에 한정되지는 아니한다.Further, since the transition metal nitride such as TiN has a hardness lower than that of sapphire, the function of alleviating the twist (or internal stress) caused by the difference in lattice constant or thermal expansion coefficient between the sapphire substrate and each Group III nitride compound semiconductor layer have. Useful methods for growing transition metal nitride include, for example, CVD (chemical vapor deposition) such as plasma CVD, thermal CVD, optical CVD, and the like; But are not limited to, PVD (physical vapor deposition) such as sputtering, reactive sputtering, laser ablation, ion plating, evaporation, ECR, and the like.

제1 버퍼층(27)은 제2 버퍼층(28)과 기판(17) 사이에 개재된다. 상기 제 1 버퍼층(27)은 기상 증착법 또는 스퍼터링법에 의해 기판 상에 형성된다.The first buffer layer 27 is interposed between the second buffer layer 28 and the substrate 17. The first buffer layer 27 is formed on the substrate by a vapor deposition method or a sputtering method.

층 28은 (Tix, Gay)N(여기에서, 0<x<10, O<y<10)으로 만들어진 제2 버퍼층이다.Layer 28 is a second buffer layer made of (Tix, Gay) N (where 0 <x <10, O <y <10).

제1 버퍼층(27)의 성장 후, TMG(트리메틸갈륨), Ti 전구체 및 암모니아(NH3) 각각은 불활성 가스 존재 하에 기판 또는 기판 어셈블리에 흘러. 화학 기상 증착, 더 바람직하게는, MOCVD 방법에 의해 (Ti, Ga)N층을 형성한다. 더 좋은 결정질을 갖는 제2 버퍼층(28)의 성장을 위해, 제3 버퍼층(29)의 성장 온도와 비교되는 상대적으로 높은 성장 온도가 요구된다. 층 29는 약 200~300Å 두께를 갖는 제3 버퍼층이다. 상기 제3 버퍼층(29)은 전형적으로 580℃의 낮은 온도에서 형성되는 GaN으로 만들어진다. 제3 버퍼층(29)의 성장 조건은 Ti 전구체를 흘려주는 것을 멈추는 것과 성장 온도를 약 580℃로 많이 낮추는 것을 제외하면 제2 버퍼층(28)의 성장 조건과 같다.After the growth of the first buffer layer 27, each of TMG (trimethyl gallium), Ti precursor, and ammonia (NH 3 ) flows into the substrate or substrate assembly in the presence of an inert gas. (Ti, Ga) N layer is formed by chemical vapor deposition, more preferably MOCVD. For the growth of the second buffer layer 28 with better crystallinity, a relatively higher growth temperature is required compared to the growth temperature of the third buffer layer 29. Layer 29 is a third buffer layer having a thickness of about 200-300 angstroms. The third buffer layer 29 is typically made of GaN formed at a low temperature of 580 캜. The growth conditions of the third buffer layer 29 are the same as the growth conditions of the second buffer layer 28 except for stopping the flow of the Ti precursor and lowering the growth temperature to about 580 캜.

도 2는 본 발명의 제2 실시예에 따른 발광다이오드의 구조를 보여준다. Ⅲ족 질화물 화합물 반도체 장치는 기판, 상기 기판 상의 제1 버퍼층, 상기 제1 버퍼층 상의 제2 버퍼층, 상기 제2 버퍼층 상의 제3 버퍼층, 그리고, 제3 버퍼층 상의 Ⅲ족 질화물층과 같은 구조를 포함한다. 2 shows a structure of a light emitting diode according to a second embodiment of the present invention. The Group III nitride compound semiconductor device includes a substrate, a first buffer layer on the substrate, a second buffer layer on the first buffer layer, a third buffer layer on the second buffer layer, and a Group III nitride layer on the third buffer layer .

도 2를 참조하면, 기판은, 사파이어, SiC(실리콘 카바이드), GaN(갈륨 질화물) 등과 같은 육방정계 재료, 또는, Si(실리콘), GaP(갈륨 포스파이드), GaAs(갈륨 아즈나이드) 등과 같은 등축정계 재료일 수 있다. 본 실시예에 따라, 기판은 사파이어(Al2O3)로 만들어진다. 더욱이, 기판(47)의 표면 형상은 플랫(flat)하거나 또는 다른 결정 배향을 갖는 패턴형일 수 있다.Referring to FIG. 2, the substrate may be a hexagonal material such as sapphire, SiC (silicon carbide), or GaN (gallium nitride), or a material such as Si (silicon), GaP (gallium phosphide), GaAs (gallium azide) And may be equiaxed crystal material. According to this embodiment, the substrate is made of sapphire (Al 2 O 3 ). Further, the surface shape of the substrate 47 may be flat or may be a patterned shape having a different crystal orientation.

티타늄 질화물로 만들어진 제1 버퍼층(57)은 상대적으로 높은 온도에서 기판(47) 상에 형성될 수 있다. 높은 질의 티타늄 질화물층을 얻기 위한 최적의 성장 온도는, 주변 가스, 금속 유기 소스의 종류, 성장 방법과 같은, 성장 공정과 같 은 변수들에 의해 결정될 수 있다. 상기 제1 버퍼층(57)은 기판 온도가 약 500℃ 내지 약 1000℃일 때 형성된다. 상기 제1 버퍼층(57)의 형성은 약 0.1 torr 내지 약 100torr 의 압력을 갖는 증착 챔버 내에서 수행될 수 있다. 상기 제1 버퍼층(57)은 약 20Å ~약 100Å 의 두께를 갖는다.The first buffer layer 57 made of titanium nitride can be formed on the substrate 47 at a relatively high temperature. The optimum growth temperature for obtaining a high quality titanium nitride layer can be determined by parameters such as the growth process, such as the ambient gas, the type of metal organic source, and the growth method. The first buffer layer 57 is formed when the substrate temperature is about 500 ° C to about 1000 ° C. The formation of the first buffer layer 57 may be performed in a deposition chamber having a pressure of about 0.1 torr to about 100 torr. The first buffer layer 57 has a thickness of about 20 ANGSTROM to about 100 ANGSTROM.

전술한 바와 같이, LED 장치의 품질을 고려하여, 사파이어(Al2O3) 기판과 질화물층 사이에 헤테로 에피 성장에 의해 생기는 결함을 줄이기 위해, 계면층(또는, 버퍼층)으로 티타늄 질화물을 이용하는 것은 거의 보고되지 않았다. 제 1 버퍼층(57)은 암염 구조(rock salt structure)를 갖는 티타늄 질화물 (111)면으로 만들어진다. X-선 회절의 세타/2세타 주사(theta/2theta scan) 및 FWHM(요동 곡선)으로부터, TiN/사파이어(Al2O3) 헤테로 구조의 에피 관계(epitaxial relationship)가 이미 확인되었다. 그 외, XRD 요동 곡선 측정으로부터, 사파이어(Al2O3) 상의 GaN보다 사파이어 상의 TiN의 FWHM이 더 좁다는 보고서가 있다. 도 3은 Al2O3(0001) 상의, 그리고, Al2O3(0001)와 에피택셜 TiN(111)의 사이 경계의 고해상도 이미지와, "디지털 마이크로그래프(Digital Micrograph)"의 소프트웨어로 처리된 푸리에 필터링된(Fouier-fitered) 이미지를 보여준다. 화살표에 의해 지정된 여분의 면들을 주목한다. 이들은 격자 부정합을 완화시키는 불일치 전위들이다.As described above, in order to reduce defects caused by heteroepitaxial growth between the sapphire (Al 2 O 3 ) substrate and the nitride layer in consideration of the quality of the LED device, using titanium nitride as the interface layer (or buffer layer) Little was reported. The first buffer layer 57 is made of a titanium nitride (111) surface having a rock salt structure. The epitaxial relationship of the TiN / sapphire (Al 2 O 3 ) heterostructure was already confirmed from theta / 2theta scan and FWHM of the X-ray diffraction. In addition, there is a report from the XRD oscillation curve measurement that the FWHM of TiN on sapphire is narrower than GaN on sapphire (Al 2 O 3 ). 3 is Al 2 O 3 a (0001) on, and, Al 2 O 3 (0001), and epi-and high-resolution image of the boundary between the epitaxial TiN (111), processing by software in the "Digital micrographs (Digital Micrograph)" Fourier-filtered images are displayed. Note the extra faces specified by the arrows. These are discordant dislocations that mitigate lattice mismatch.

기판(47) 상에 제1 버퍼층(57)이 직접 성장된 후, 제2 버퍼층(58)은 약 500℃~약 1000℃, 더 바람직하게는 약 850℃의 온도로 제1 버퍼층(57) 상에 형성된 다. 상기 제2 버퍼층(58)은 (Ti, Ga)N 합금으로 구성될 수 있다. 제1 버퍼층(57) 상에 제2 버퍼층(58)이 형성되는 동안 또는 직후에, Ti, Ga, N(질소) 사이에는, 디퓨전(diffusion)과 같은 자발적인 열역학 작용이 3원 합금계의 열역학적 평형 때문에 소정 인터벌(interval)로 일어난다. 실제로, Ti-Ga-N(3원)계의 열적 안정성의 기초 연구는 다른 연구팀에 의해 수행된 바 있다.After the first buffer layer 57 is directly grown on the substrate 47, the second buffer layer 58 is grown on the first buffer layer 57 at a temperature of about 500 ° C. to about 1000 ° C., more preferably about 850 ° C. . The second buffer layer 58 may be composed of a (Ti, Ga) N alloy. During or immediately after the formation of the second buffer layer 58 on the first buffer layer 57, a spontaneous thermodynamic action such as diffusion between the Ti, Ga, and N (nitrogen) And therefore occurs at a predetermined interval. In fact, the basic research on the thermal stability of the Ti-Ga-N (ternary) system has been carried out by other researchers.

도 4는 실온에서의 Ti-Ga-N(3원)계 등온선도를 보여준다. 이는 부분적인 열역학적 추정값에 의해 대략적으로 계산된다.Fig. 4 shows a Ti-Ga-N (ternary) isotherm at room temperature. This is roughly calculated by a partial thermodynamic estimate.

850℃에서 어닐링된 디퓨전 커플들 내의 관찰된 디퓨전 경로가 보충된다. 도 4로부터, 약 850℃(어닐링 온도로 추정됨)의 온도에서, Ti와 GaN 사이에 반응이 가능함을 알 수 있었다. 이는 Ti2GaN 상을 포함하는 (Ti, Ga)N 3원계 합금이 확인될 수 있음을 의미한다. Ti/GaN 셀을 이용하는 본 연구의 결과는 본 발명과 잘 부합된다.The observed diffusion path in the annealed diffusion couples at 850 [deg.] C is supplemented. From Fig. 4, it can be seen that the reaction between Ti and GaN is possible at a temperature of about 850 캜 (estimated at the annealing temperature). This means that a (Ti, Ga) N ternary alloy containing a Ti 2 GaN phase can be identified. The results of this study using Ti / GaN cells are in good agreement with the present invention.

50Å ~100Å 두께를 갖는 제2 버퍼층(58)을 형성하기 위해, TiCl4 가스, 트리메틸-갈륨(TMG) 및 암모니아(NH3)와 같은 금속 유기 소스로부터의 Ti 전구체가 100torr 내지 500torr의 압력을 갖는 리액터 내의 기판 상에 공급된다. 제3 버퍼층(59)은 GaN으로 만들어진다. 이 층은 전형적으로 530℃~600℃, 가장 바람직하게는 580℃의 저온에서 성장된다. A Ti precursor from a metal organic source such as TiCl 4 gas, trimethyl-gallium (TMG) and ammonia (NH 3) is added to a reactor having a pressure of 100 torr to 500 torr to form a second buffer layer 58 having a thickness of 50 ANGSTROM to 100 ANGSTROM On the substrate. The third buffer layer 59 is made of GaN. This layer is typically grown at a low temperature of 530 캜 to 600 캜, most preferably 580 캜.

일종의 저온 단일 버퍼층을 얻기 위한 공정은 이미 공지되어 있다. 따라서, 본 발명의 제3 버퍼층(59)은 공지된 공정의 저온 GaN 버퍼층과 거의 같다. 상기 제 3 버퍼층(59)은 200Å~300Å의 두께를 갖는다. 본 실시예에 따라, 기판(47)과 제3 버퍼층(59) 사이에 TiN 재료를 포함하는 제2 버퍼층(58)과 제1 버퍼층(57)과 같은 새로운 층들은, 헤테로 에피 구조 성장에 기인하는 전위를 감소시키는데 중요한 역할을 한다.A process for obtaining a kind of low temperature single buffer layer is already known. Therefore, the third buffer layer 59 of the present invention is almost the same as the low temperature GaN buffer layer of the known process. The third buffer layer 59 has a thickness of 200 ANGSTROM to 300 ANGSTROM. According to this embodiment, new layers such as a second buffer layer 58 and a first buffer layer 57, which include a TiN material between the substrate 47 and the third buffer layer 59, It plays an important role in reducing potential.

따라서, Ⅲ족 질화물 반도체 LED 장치의 전반적인 품질은 TiN 화합물을 갖는 새로운 중간층을 이용하는 것에 의해 개선될 수 있다. 도 5a 및 도 5b는, TiN 있는 경우와 TiN 없는 경우를 보여주는 횡단면도로, GaN 전위 감소에 대한 TiN층의 효과를 보여준다.Thus, the overall quality of a Ill-nitride semiconductor LED device can be improved by using a new interlayer with a TiN compound. Figures 5A and 5B show the effect of the TiN layer on GaN dislocation reduction in a cross-sectional view showing the case with TiN and the case without TiN.

상기 Ⅲ족 질화물 화합물 반도체층(67)은 발광장치 또는 광검출기 또는 수광기일 수 있다. 상기 Ⅲ족 질화물 화합물 반도체층(67)은 p형 GaN층, n형 GaN층, 그리고, p형 GaN층과 n형 GaN층 사이에 개재된 활성층을 포함할 수 있다.The Group III nitride compound semiconductor layer 67 may be a light emitting device, a photodetector, or an optical receiver. The Group III nitride compound semiconductor layer 67 may include a p-type GaN layer, an n-type GaN layer, and an active layer interposed between the p-type GaN layer and the n-type GaN layer.

기판, 특히 반도체 기판 또는 기판 조립체 상에 버퍼층을 형성하는 방법 또는 장치를 이용하면, 본 발명으로부터 티타늄 리간드들(ligands)을 포함하는 하나 이상의 전구체 화합물들과 증착 공정을 이용하면, 월등한 품질을 갖는 Ⅲ족 질화물 화합물 반도체 장치를 얻을 수 있다.Using a method or apparatus for forming a buffer layer on a substrate, in particular a semiconductor substrate or a substrate assembly, the use of a deposition process with one or more precursor compounds comprising titanium ligands from the present invention, A Group III nitride compound semiconductor device can be obtained.

도 1은 기판, 그 기판 상의 제1 버퍼층, 제1 버퍼층 상의 제2 버퍼층, 제2 버퍼층 상의 제3 버퍼층, 그리고, 제3 버퍼층 상의 Ⅲ족 질화물 필름을 포함하는 본 발명의 일 실시예에 따른 구조를 도시한 횡단면도.1 illustrates a structure according to an embodiment of the present invention including a substrate, a first buffer layer on the substrate, a second buffer layer on the first buffer layer, a third buffer layer on the second buffer layer, and a Group III nitride film on the third buffer layer. Fig.

도 2는 기판, 그 기판 상의 제1 버퍼층, 제1 버퍼층 상의 제2 버퍼층, 제2 버퍼층 상의 제3 버퍼층, 그리고, 제3 버퍼층 상의 Ⅲ족 질화물 필름을 포함하는 본 발명의 다른 실시예에 따른 구조를 도시한 횡단면도.Figure 2 shows a structure according to another embodiment of the present invention comprising a substrate, a first buffer layer on the substrate, a second buffer layer on the first buffer layer, a third buffer layer on the second buffer layer, and a Group III nitride film on the third buffer layer. Fig.

도3은 Al2O3 상에 있는 Al2O3와 에피택셜 TiN(111) 사이의 인터페이스 이미지와, "디지털 마이크로 그래프"의 소프트웨어로 처리된 푸리에 필터링된 이미지.3 is Al 2 O 3 and epitaxial TiN (111) interfaces with the image, the software Fourier-filtered image of the processing in "Digital micrographs" between the in-phase Al 2 O 3.

도 4는 실온에서의 Ti-Ga-N(3원)계 등온선도로, 부분적인 열역학적 추정값에 의해 대략적으로 계산하여 된 것을 보여주는 등온선도.FIG. 4 is a isotherm chart showing the Ti-Ga-N (ternary) isotherm at room temperature, approximated by partial thermodynamic estimates.

도 5a 및 도 5b는 GaN 전위 감소에 대해 TiN 중간층의 효과를 보여주기 위한, TiN이 있는 것과, TiN이 없는 것의 횡단면도. Figs. 5A and 5B are cross-sectional views showing the effect of TiN interlayers on the reduction of GaN dislocations, with and without TiN. Fig.

Claims (19)

기판, 상기 기판 상의 버퍼층들, 상기 버퍼층들의 최상층에 상에 있는 Ⅲ족 질화물 화합물 반도체층을 구비하는 Ⅲ족 질화물 화합물 반도체 장치로서,A Group III nitride compound semiconductor device comprising a substrate, buffer layers on the substrate, and a Group III nitride compound semiconductor layer on top of the buffer layers, 상기 기판 상에 형성되되, 전이금속 질화물로 만들어지는 제1 버퍼층;A first buffer layer formed on the substrate, the first buffer layer being made of a transition metal nitride; 상기 제1 버퍼층 상에 형성되되, 갈륨과 전이금속의 질화물로 만들어지는 제2 버퍼층을 포함하는 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치.And a second buffer layer formed on the first buffer layer and made of a nitride of gallium and a transition metal. 청구항 1에 있어서, 상기 전이금속은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf) 및 탄탈륨(Ta)으로 이루어진 군으로부터 선택된 적어도 하나의 요소를 포함하는 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치.The Group III nitride compound semiconductor device according to claim 1, wherein the transition metal comprises at least one element selected from the group consisting of titanium (Ti), zirconium (Zr), hafnium (Hf) and tantalum (Ta) . 청구항 1에 있어서, 상기 버퍼층들은 상기 제2 버퍼층과 상기 Ⅲ족 질화물 화합물 반도체층 사이에 개재된 제3 버퍼층을 더 포함하며, 상기 제3 버퍼층은 GaN으로 만들어진 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치.The Group III nitride compound semiconductor device according to claim 1, wherein the buffer layers further comprise a third buffer layer interposed between the second buffer layer and the Group III nitride compound semiconductor layer, and the third buffer layer is made of GaN. . 청구항 1에 있어서, 상기 기판은 사파이어(sapphire), 실리콘 카바이드(silicon carbide), 갈륨 질화물(gallium nitride), 갈륨 포스파이드(gallium phosphide), 갈륨 아즈나이드(gallium arsenide)로부터 선택된 것으로 만들어지는 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치.The method of claim 1, wherein the substrate is made of a material selected from sapphire, silicon carbide, gallium nitride, gallium phosphide, gallium arsenide, Lt; RTI ID = 0.0 &gt; III-nitride &lt; / RTI &gt; 청구항 1에 있어서, 상기 제1 버퍼층은 20~100Å 두께를 갖는 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치.2. The Group-III nitride compound semiconductor device of claim 1, wherein the first buffer layer has a thickness of 20 ~ 100A. 청구항 1에 있어서, 상기 제2 버퍼층은 50~100Å 두께를 갖는 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치.2. The Group-III nitride compound semiconductor device of claim 1, wherein the second buffer layer has a thickness of 50-100 A. 청구항 3에 있어서, 상기 제3 버퍼층은 200~300Å 두께를 갖는 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치.4. The Group-III nitride compound semiconductor device of claim 3, wherein the third buffer layer has a thickness of 200 to 300 angstroms. 청구항 3에 있어서, 상기 제1 버퍼층은 20~100Å 두께를 갖고, 상기 제2 버퍼층은 50~100Å 두께를 가지며, 상기 제3 버퍼층은 200~300Å 두께를 갖는 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치.The Group III nitride compound semiconductor device according to claim 3, wherein the first buffer layer has a thickness of 20 to 100A, the second buffer layer has a thickness of 50 to 100A, and the third buffer layer has a thickness of 200 to 300A. . 청구항 1에 있어서, 상기 제1 버퍼층은 TiN으로 만들어지고, 상기 제2 버퍼층은 (Ti,Ga)N으로 만들어지는 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치.2. The Group III nitride compound semiconductor device of claim 1, wherein the first buffer layer is made of TiN and the second buffer layer is made of (Ti, Ga) N. 청구항 9에 있어서, 상기 (Ti,Ga)N은 Ti2GaN 상을 포함하는 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치.10. The Group-III nitride compound semiconductor device according to claim 9, wherein the (Ti, Ga) N comprises a Ti 2 GaN phase. 기판, 상기 기판 상의 버퍼층들, 상기 버퍼층들의 최상층에 상에 있는 Ⅲ족 질화물 화합물 반도체층을 구비하는 Ⅲ족 질화물 화합물 반도체 장치의 제조방법으로서,A method for fabricating a Group III nitride compound semiconductor device comprising a substrate, buffer layers on the substrate, and a Group III nitride compound semiconductor layer on top of the buffer layers, 상기 기판 상에 전이금속 질화물로 만들어지는 제1 버퍼층을 형성하는 단계; 및Forming a first buffer layer made of a transition metal nitride on the substrate; And 상기 제1 버퍼층 상에 갈륨과 전이금속의 질화물로 만들어지는 제2 버퍼층을 형성하는 단계를 포함하는 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치 제조방법. And forming a second buffer layer made of gallium and a transition metal nitride on the first buffer layer. 청구항 11에 있어서, 상기 전이금속은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf) 및 탄탈륨(Ta)으로 이루어진 군으로부터 선택된 적어도 하나의 요소를 포함하는 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치 제조방법. 12. The Group III nitride compound semiconductor device according to claim 11, wherein the transition metal comprises at least one element selected from the group consisting of titanium (Ti), zirconium (Zr), hafnium (Hf) and tantalum (Ta) Gt; 청구항 11에 있어서, 상기 제2 버퍼층 상에 제3 버퍼층을 형성하여, 상기 제3 버퍼층을 상기 제2 버퍼층과 상기 Ⅲ족 질화물 화합물 반도체층 사이에 개재시키는 단계를 더 포함하되, 상기 제3 버퍼층은 GaN으로 만들어지는 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치 제조방법. [12] The method of claim 11, further comprising forming a third buffer layer on the second buffer layer and interposing the third buffer layer between the second buffer layer and the Group III nitride compound semiconductor layer, Lt; RTI ID = 0.0 &gt; GaN. &Lt; / RTI &gt; 청구항 13에 있어서, 상기 제1 버퍼층은 20~100Å 두께를 갖고, 상기 제2 버퍼층은 50~100Å 두께를 가지며, 상기 제3 버퍼층은 200~300Å 두께를 갖는 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치 제조방법[Claim 13] The Group III nitride compound semiconductor device of claim 13, wherein the first buffer layer has a thickness of 20-100 A, the second buffer layer has a thickness of 50-100 A, and the third buffer layer has a thickness of 200-300A. Manufacturing method 청구항 11에 있어서, 상기 제1 버퍼층은 TiN으로 만들어지고, 상기 제2 버퍼층은 (Ti, Ga)N으로 만들어지는 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치 제조방법.12. The method of claim 11, wherein the first buffer layer is made of TiN and the second buffer layer is made of (Ti, Ga) N. 청구항 15에 있어서, 상기 (Ti, Ga)N은 Ti2GaN 상을 포함하는 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치 제조방법.16. The Group III nitride compound semiconductor device manufacturing method according to claim 15, wherein the (Ti, Ga) N comprises a Ti 2 GaN phase. 청구항 11에 있어서, 상기 제1 버퍼층은 TDEAT, TDMAT, TTIP 및 TiCl4로부터 선택된 금속 유기 티타늄 소스를 이용하여 형성된 TiN층인 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치 제조방법.The method according to claim 11, wherein the first buffer layer is TDEAT, TDMAT, Ⅲ nitride compound semiconductor device A method as TiN wherein the layer formed using a metal selected from an organic titanium source TTIP and TiCl 4. 청구항 11에 있어서, 상기 제2 버퍼층은 TDEAT, TDMAT, TTIP 및 TiCl4로부터 선택된 금속 유기 티타늄 소스를 이용하여 형성된 (Ti, Ga)N 층인 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치 제조방법.The method according to claim 11, wherein the second buffer layer using a metal organic source of titanium selected from the TDEAT, TDMAT, TTIP and TiCl 4 is formed (Ti, Ga) Ⅲ nitride compound semiconductor device manufacturing method characterized in that the N layer. 청구항 11에 있어서, 상기 기판은 사파이어(sapphire), 실리콘 카바이드(silicon carbide), 갈륨 질화물(gallium nitride), 갈륨 포스파이드(gallium phosphide), 갈륨 아즈나이드(gallium arsenide)로부터 선택된 것으로 만들어지는 것을 특징으로 하는 Ⅲ족 질화물 화합물 반도체 장치 제조방법.12. The method of claim 11, wherein the substrate is made of a material selected from sapphire, silicon carbide, gallium nitride, gallium phosphide, gallium arsenide, Lt; RTI ID = 0.0 &gt; III-nitride &lt; / RTI &gt;
KR1020080091879A 2007-09-21 2008-09-19 Group ⅲ nitride compound semiconductor device Expired - Fee Related KR101457208B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US97433607P 2007-09-21 2007-09-21
US60/974,336 2007-09-21
US12/212,254 2008-09-17
US12/212,254 US7915147B2 (en) 2007-09-21 2008-09-17 Group III nitride compound semiconductor device

Publications (2)

Publication Number Publication Date
KR20090031272A KR20090031272A (en) 2009-03-25
KR101457208B1 true KR101457208B1 (en) 2014-10-31

Family

ID=40612918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080091879A Expired - Fee Related KR101457208B1 (en) 2007-09-21 2008-09-19 Group ⅲ nitride compound semiconductor device

Country Status (2)

Country Link
JP (1) JP5097661B2 (en)
KR (1) KR101457208B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047802B1 (en) * 2009-02-17 2011-07-07 엘지이노텍 주식회사 Semiconductor light emitting device and manufacturing method thereof
KR101068018B1 (en) * 2009-05-21 2011-09-26 한국광기술원 Compound semiconductor layer formation method
KR101034764B1 (en) * 2009-07-16 2011-05-16 주식회사 에피밸리 Method of manufacturing group III nitride semiconductor light emitting device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077712A (en) 1998-08-31 2000-03-14 Sanken Electric Co Ltd Semiconductor light emitting element
KR20030069212A (en) * 2001-01-15 2003-08-25 도요다 고세이 가부시키가이샤 Compound semiconductor element based on group ⅲ element nitride

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321954A (en) * 1997-05-15 1998-12-04 Fuji Electric Co Ltd Group III nitride semiconductor device and method of manufacturing the same
KR100385946B1 (en) * 1999-12-08 2003-06-02 삼성전자주식회사 Method for forming a metal layer by an atomic layer deposition and a semiconductor device with the metal layer as a barrier metal layer, an upper electrode, or a lower electrode of capacitor
JP3019085B1 (en) * 1998-10-09 2000-03-13 サンケン電気株式会社 Semiconductor light emitting device and method of manufacturing the same
JP2000228535A (en) * 1999-02-08 2000-08-15 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and method of manufacturing the same
JP4345626B2 (en) * 2004-09-27 2009-10-14 豊田合成株式会社 Semiconductor element and manufacturing method thereof.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077712A (en) 1998-08-31 2000-03-14 Sanken Electric Co Ltd Semiconductor light emitting element
KR20030069212A (en) * 2001-01-15 2003-08-25 도요다 고세이 가부시키가이샤 Compound semiconductor element based on group ⅲ element nitride

Also Published As

Publication number Publication date
JP2009076914A (en) 2009-04-09
KR20090031272A (en) 2009-03-25
JP5097661B2 (en) 2012-12-12

Similar Documents

Publication Publication Date Title
US7915147B2 (en) Group III nitride compound semiconductor device
EP1394865B1 (en) Iii group nitride based semiconductor element and method for manufacture thereof
TW498564B (en) Group III nitride compound semiconductor device
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
JP5283502B2 (en) Polarity controlled group III nitride thin film and method for producing the same
EP2641267B1 (en) Semiconductor wafer comprising gallium nitride layer having one or more silicon nitride interlayer therein
CN102634849B (en) GaN single crystal growth method, GaN substrate preparation method, GaN-based element preparation method, and GaN-based element
EP1977028B1 (en) Process for growth of low dislocation density gan
KR200332691Y1 (en) Group ⅲ nitride compound semiconductor device
US20080150086A1 (en) Nitride based semiconductor device and process for preparing the same
EP2553716B1 (en) Iii-v semiconductor structures and methods for forming the same
EP1361616A1 (en) Compound semiconductor element based on group iii element nitride
TW200928016A (en) Group iii nitride semiconductor epitaxial substrate
KR20080047314A (en) Method and mask layer for fabricating free-standing semiconductor substrate by semiconductor substrate and hydride-based epitaxy
US9899564B2 (en) Group III nitride semiconductor and method for producing same
KR101457208B1 (en) Group ⅲ nitride compound semiconductor device
US20240047203A1 (en) Monolithic remote epitaxy of compound semi conductors and 2d materials
TW201126757A (en) Semipolar or nonpolar wurtzite group-III nitride layers and semiconductor components based thereon
US6844574B1 (en) III-V compound semiconductor
US20060043506A1 (en) Boron phosphide-based compound semiconductor device, production method thereof and light-emitting diode

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080919

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130722

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080919

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140728

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141027

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141028

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170911

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180906

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180906

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20191001

Start annual number: 6

End annual number: 6

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210807