KR101455723B1 - High efficiency Nanorod solar cell using reusing Si substrate and method for manufacturing the same - Google Patents
High efficiency Nanorod solar cell using reusing Si substrate and method for manufacturing the same Download PDFInfo
- Publication number
- KR101455723B1 KR101455723B1 KR20130045393A KR20130045393A KR101455723B1 KR 101455723 B1 KR101455723 B1 KR 101455723B1 KR 20130045393 A KR20130045393 A KR 20130045393A KR 20130045393 A KR20130045393 A KR 20130045393A KR 101455723 B1 KR101455723 B1 KR 101455723B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- layer
- solar cell
- substrate
- iii
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 143
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000002073 nanorod Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 112
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 112
- 239000010703 silicon Substances 0.000 claims abstract description 112
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 23
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 11
- 241000252506 Characiformes Species 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 2
- 239000011259 mixed solution Substances 0.000 claims 3
- 239000000243 solution Substances 0.000 claims 2
- 238000001039 wet etching Methods 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 abstract description 12
- 238000012546 transfer Methods 0.000 abstract description 5
- 230000003287 optical effect Effects 0.000 abstract description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 24
- 230000005641 tunneling Effects 0.000 description 13
- 239000002070 nanowire Substances 0.000 description 9
- 238000004064 recycling Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 206010017577 Gait disturbance Diseases 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- ZZUFCTLCJUWOSV-UHFFFAOYSA-N furosemide Chemical compound C1=C(Cl)C(S(=O)(=O)N)=CC(C(O)=O)=C1NCC1=CC=CO1 ZZUFCTLCJUWOSV-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- -1 polydimethylsiloxane Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
- H01L31/0735—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising only AIIIBV compound semiconductors, e.g. GaAs/AlGaAs or InP/GaInAs solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Energy (AREA)
- Photovoltaic Devices (AREA)
Abstract
Description
본 발명은 실리콘기판을 재활용한 고효율 III-V 나노 막대(Nanorod) 태양전지 및 그의 제조방법에 관한 것으로, 상세하게는 실리콘(Si) 기판의 표면에 III-V의 GaP 버퍼층을 성장하고 Al0 .9Ga0 .1P SL층을 성장한 다음, 태양전지 구조를 성장함으로써 이중접합 이상의 다중접합 나노 막대 태양전지를 형성하도록 하고, HF 용액에 SL층이 선택적으로 에칭됨에 따라 그 표면에 태양전지 구조를 분리시키고, GaP 버퍼층을 깨끗하게 에칭하여 실리콘(Si) 기판을 재활용하여 지속적으로 사용할 수 있도록 한 실리콘기판을 재활용한 고효율 III-V 나노 막대 태양전지에 관한 것이다.
This invention grown by, particularly, III-V GaP buffer layer of the surface of the silicon (Si) substrate according to a high-efficiency III-V nanorods (Nanorod) solar cell and a method of producing the recycled silicon substrate, and Al 0. 9 Ga 0 .1 P SL layer is grown and then the solar cell structure is grown to form a multi-junction nanorod solar cell having a double junction or higher. As the SL layer is selectively etched in the HF solution, a solar cell structure V nanodevice solar cell which recycles a silicon substrate which is separated and recycled by continuously etching the GaP buffer layer to recycle the silicon (Si) substrate.
지구온난화의 주범인 이산화탄소 배출을 규제하기 위하여 1997년 12월 교토의정서가 채택된 후, 방대한 이산화탄소 배출량을 조절하기 위해, 태양에너지, 풍력, 수력과 같은 재생 가능하며, 청정한 대체 에너지원에 대한 연구가 활발히 진행되고 있다.After the adoption of the Kyoto Protocol in December 1997 to regulate carbon dioxide emissions, the main contributor to global warming, research on renewable and clean alternative energy sources such as solar, wind, and hydro It is actively proceeding.
청정 대체 에너지로 주목받는 태양광 소자(태양전지)는 반도체가 빛을 흡수하여 전자와 정공이 발생되는 광기전 효과를 이용하여 전류-전압을 생성하는 소자를 의미한다.Photovoltaic devices (solar cells), which are attracting attention as clean alternative energy, are devices that generate current-voltage by utilizing the photovoltaic effect in which semiconductor absorbs light and electrons and holes are generated.
태양광 소자의 반도체로 안정성 및 효율이 입증된 실리콘이나 갈륨아세나이드(GaAs)와 같은 무기물 반도체의 np다이오드가 주로 사용되었으나, 그 제조 비용이 높아 태양전지의 실질적 활용에 걸림돌이 되어왔다.Although np diodes of inorganic semiconductors such as silicon or gallium arsenide (GaAs), which have proven to be stable and efficient as semiconductors for photovoltaic devices, have been mainly used, they have been a stumbling block to the practical use of solar cells due to their high manufacturing costs.
보다 값싼 태양광 소자를 개발하고자, 염료 감응 물질, 유기/고분자 물질을 이용한 태양광 소자에 대한 연구가 활발히 진행 중이나, 실리콘 기반 태양광 소자에 비해 효율이 매우 낮고 열화에 의한 수명이 짧아 실제 시장 점유 비율은 3% 내외로 미미한 실정이다.In order to develop cheaper photovoltaic devices, researches on photovoltaic devices using dye sensitive materials and organic / polymer materials are being actively carried out, but the efficiency is very low compared with silicon based photovoltaic devices and the lifetime due to deterioration is short, The ratio is only about 3%.
상술한 바와 같이 태양광 소자는 실리콘 단결정, 실리콘 다결정을 이용한 것이 대부분이나, 태양광 시스템 구축시 실리콘 소재 및 웨이퍼가 차지하는 비용이 전체 구축비용의 40%를 넘어서고 있는 실정이며, 이에 대한 현실적 해결책으로 구조적(morphology)/물리화학적(Eg engineering) 접근을 통해 단위 전력 생산에 필요한 실리콘의 양을 줄이는 노력과 박막형 소자로 실리콘 소모를 최소화하는 노력이 이루어지고 있다.As described above, the majority of photovoltaic devices use silicon single crystals or silicon polycrystals. However, the cost of silicon materials and wafers in solar photovoltaic systems is more than 40% of the total construction cost. As a practical solution, efforts are being made to reduce the amount of silicon needed for unit power production through morphology / eg engineering approaches and to minimize silicon consumption with thin film devices.
실리콘 기판 표면에 III-V 태양전지 및 광전소자 제작의 기존기술은 주로 실리콘 기판을 매개체로 하여 한쪽 면에 GaAs 단일 접합 또는 GaAs/InGaAs 또는 AlGaAs/GaAs 이중 접합 에피를 성장하는 구조로 이루어져 있으며, 이와 같은 Ⅲ-Ⅴ족 화합물 반도체는 다이오드 트랜지스터와 같은 전자 소자뿐만 아니라 레이저 다이오드, 포토 다이오드 또는 태양전지와 같은 광전 소자로의 응용이 가능하다.Conventional technologies for fabricating III-V solar cells and optoelectronic devices on the surface of a silicon substrate are mainly composed of a GaAs single junction or a GaAs / InGaAs or AlGaAs / GaAs double junction epitaxial growth on one side with a silicon substrate as a medium. The same III-V compound semiconductors can be applied not only to electronic devices such as diode transistors, but also to photoelectric devices such as laser diodes, photodiodes or solar cells.
이러한 화합물 반도체를 사용하기 위해 보편적으로 Ⅵ족 기판이 사용된다. 그러나, Ⅵ족 기판과 Ⅲ-Ⅴ족 화합물 반도체를 이루는 물질은 서로의 결정구조, 격자상수 또는 열팽창 계수와 같은 근본적인 물성의 차이가 존재하기 때문에 내부에 결함이 발생되고, 표면의 균일성이 떨어지는 문제점이 있다.In order to use such a compound semiconductor, a Group VI substrate is generally used. However, since materials having a VI group substrate and a III-V group compound semiconductor have a fundamental physical property difference such as a crystal structure, a lattice constant, or a thermal expansion coefficient, defects are generated therein and the uniformity of the surface is poor .
따라서, 이러한 문제점을 해결하기 위해, 기판과 화합물 반도체층 사이에 격자상수 차이를 감소시킬 수 있는 버퍼층을 삽입하거나, InGaAs/GaAs와 GaAsP/GaAs와 같은 초격자층으로의 성장과 같은 방법이 제시되었다.Therefore, in order to solve such a problem, a method of inserting a buffer layer capable of reducing the lattice constant difference between the substrate and the compound semiconductor layer or a method of growing into a superlattice layer such as InGaAs / GaAs and GaAsP / GaAs has been proposed .
그러나, 상기와 같은 반도체의 제조방법은 반도체층의 두께를 확대시키고, 제조비용을 증가시키는 등의 문제점을 발생시키는 동시에 기판을 재활용하기 위한 방안이 거의 없었다.However, the method of manufacturing a semiconductor as described above causes problems such as an increase in the thickness of the semiconductor layer and an increase in manufacturing cost, and at the same time, there is no way to recycle the substrate.
그리하여 고효율 III-V 족 태양전지 및 광전소자에 대한 저가화 방안으로 III-V 기판의 재활용방안에 대하여 다음과 같이 보고된바 있다[1].Thus, recycling of III-V substrates has been reported as a low-cost method for high-efficiency III-V solar cells and photoelectric devices [1].
1Ref. nature 465, 329 (2010) 1 Ref. nature 465, 329 (2010)
상기의 문헌에 따르면, 기판을 3번 정도 재활용할 경우, 기존의 성능에 대비하여 85% 정도의 성능을 유지하다가 3번 이상 재활용 시 급격하게 성능이 저하되는 문제점이 있었다.According to the above document, when the substrate is recycled about 3 times, there is a problem that the performance is maintained to be 85% in comparison with the existing performance, and the performance is rapidly deteriorated when recycled more than 3 times.
성능이 급격히 저하되는 원인은 희생층(SL: Sacrificed Layer)인 Al0 .9Ga0 .1As 및 GaAs 버퍼층에 대하여 기판과의 Epitaxial Lift-off(ELO) 후 선택적인 에칭이 제대로 이루어지지 않음으로 인하여 잔존하는 물질들의 표면 거칠기로 인해 성능이 저하되는 문제점이 발생하게 되었다.The reason for the rapid decrease of the performance is that the selective etching after the epitaxial lift-off (ELO) with the substrate is not properly performed for the Al 0 .9 Ga 0 .1 As and GaAs buffer layers of the sacrificial layer (SL) The surface roughness of the remaining materials causes deterioration of performance.
또한, 나노 막대(Nanorod) III-V를 실리콘(Si) 기판으로부터 떼어낸 후, 실리콘(Si) 기판을 재활용하는 방법은 없었다.Further, there was no method of recycling the silicon (Si) substrate after removing the nanorod III-V from the silicon (Si) substrate.
GaAs 기반의 기판으로부터 태양전지 에피층을 떼어내는 방법에는 스트레인 및 에칭 용액을 이용해서 떼어내는 방법과 에칭을 이용해서 Transfer 및 자기장을 통해 떼어내는 방법이 있다.Methods for removing the photovoltaic epilayer from a GaAs-based substrate include a method of removing using a strain and an etching solution, and a method of removing the photovoltaic layer using a transfer and a magnetic field by etching.
그리고 희생층(SL) 표면에 태양전지의 구조는 성장방법과 ELO(Epitaxial lift-off) 방법에 따라 여러 형태가 있을 수 있다.The structure of the solar cell on the surface of the sacrificial layer (SL) can be variously shaped according to the growth method and the ELO (epitaxial lift-off) method.
실리콘(Si) 기판의 표면에 GaP 버퍼층을 성장하는 방법에 따라 성장되는 에피의 종류가 다양하지만, 실리콘(Si) 기판과 같은 단일 원소표면에 성장하는 이종원소들 간의 APD(Anti phase domain) 결함 및 격자상수의 결함이 있게 된다.Although the kinds of epi to be grown by the method of growing a GaP buffer layer on the surface of a silicon (Si) substrate are various, an anti phase domain (APD) defect between the hetero atoms growing on a single element surface such as a silicon (Si) There is a constant deficiency.
최근에는 격자상수의 차이로 인한 단점을 성장 방향이 일차원인 나노 와이어 성장을 이용하여 극복할 수 있는 방법이 제시되었으며, 이에 따라 MOCVD 또는 MBE를 이용한 나노 와이어 성장에 관한 기술 개발이 활발히 진행되어 왔다.In recent years, a disadvantage due to the difference in lattice constants has been proposed, which can overcome the disadvantages of growth direction by using one-dimensional nanowire growth. Accordingly, development of nanowire growth using MOCVD or MBE has been actively developed.
일차원 성장 방향을 갖는 1-D 나노 와이어를 성장하기 위한 방법으로는 Au 등의 메탈 촉매를 이용하여 성장하는 VLS 방법[J. E. Allen, E. R. Hemesath, D. E. Perea, J. L. Lensch-Falk, LiZ.Y, F. Yin, M. H. Gass, P. Wang, A. L. Bleloch, R. E. Palmer, and L. J. Lauhon, "High-resolution detection of Au catalyst atoms in Si nanowires," Nat Nano, vol. 3, pp. 168-173, 2008], e-beam lithography를 이용한 SiO2 패턴 표면에 나노 와이어를 성장하는 방법[K. Tomioka, "Control of InAs nanowire growth directions on Si," Nano letters, vol. 8, pp. 3475-3480, 2008], 그리고 어떠한 촉매제 또는 패턴 없이 실리콘 기판과의 격차차이에서 오는 스트레인을 이용한 Volmer-Weber 방식의 나노 와이어 성장 방법이 있다[S. A. Fortuna, J. G. Wen, I. S. Chun, and X. L. Li, "Planar GaAs Nanowires on GaAs Substrates: Self-Aligned, Nearly Twin-Defect Free, and Transfer-Printable," Nano Letters, vol. 8, pp. 4421-4427, 2008].As a method for growing a 1-D nanowire having a one-dimensional growth direction, a VLS method (JE Allen, ER Hemesath, DE Perea, JL Lensch-Falk, LiZ.Y. Yin, MH Gass, P. Wang, AL Bleloch, RE Palmer, and LJ Lauhon, "High-resolution detection of Au catalysts in Si nanowires," Nat Nano, vol. 3, pp. 168-173, 2008], SiO 2 using e-beam lithography How to grow nanowires on a pattern surface [K. Tomioka, "Control of InAs nanowire growth directions on Si," Nano Letters, vol. 8, pp. 3475-3480, 2008), and a Volmer-Weber nanowire growth method using a strain resulting from a difference in gap from a silicon substrate without any catalyst or pattern (SA Fortuna, JG Wen, IS Chun, Planar GaAs Nanowires on GaAs Substrates: Self-Aligned, Nearly Twin-Defect Free, and Transfer-Printable, "Nano Letters, vol. 8, pp. 4421-4427, 2008].
그러나 상기와 같은 종래의 1-D 나노 와이어를 성장하기 위한 방법에 의하여서는 Si 또는 GaAs 기판을 이용하여 그 표면에 단일 접합 또는 이중 접합에 대해 성장하는 방법을 제시하였으며, 이중접합 이상의 다중접합 구조 및 실리콘 기판을 재활용한 방법에 대해서는 활용 방법이 없었다.
However, according to the conventional method for growing 1-D nanowires, a method of growing a single junction or a double junction on the surface thereof by using a Si or GaAs substrate is proposed. There was no way to recycle the silicon substrate.
이에 본 발명은 상기한 바와 같은 종래의 문제점을 해소하기 위한 것으로, 실리콘(Si) 기판의 표면에 III-V의 GaP 버퍼층을 성장하고 Al0 .9Ga0 .1P SL층을 성장한 다음, 태양전지 구조를 성장함으로써 이중접합 이상의 다중접합 나노 막대 태양전지를 형성하도록 한 실리콘기판을 재활용한 고효율 III-V 나노 막대 태양전지 및 그의 제조 방법을 제공하는 것을 그 목적으로 한다.This invention grown conventional intended to solve the problem, growing a GaP buffer layer of III-V on a surface of a silicon (Si) substrate, and Al 0 .9 Ga 0 .1 P SL layer as described above, and then, the sun The present invention provides a highly efficient III-V nanorod solar cell in which a silicon substrate having a double-junction or more multi-junction nanorod solar cell is grown by growing the cell structure, and a method of manufacturing the same.
또한 본 발명은 HF 용액에 SL층이 선택적으로 에칭됨에 따라 그 표면에 태양전지 구조를 분리시키고, GaP 버퍼층을 깨끗하게 에칭하여 실리콘(Si) 기판을 재활용하여 지속적으로 사용할 수 있도록 함을 다른 목적으로 한다.
Another object of the present invention is to isolate the solar cell structure on the surface of the SL layer selectively etched in the HF solution and cleanly etch the GaP buffer layer so that the silicon (Si) substrate can be recycled and used continuously .
상기 목적을 달성하기 위한 본 발명의 실리콘기판을 재활용한 고효율 III-V 나노 막대 태양전지는,In order to accomplish the above object, a high efficiency III-V nanodevice solar cell recycling a silicon substrate according to the present invention comprises:
실리콘 기판위에 고효율의 적층형 III-V 및 Ge Nanorod 태양전지 구조를 성장할 수 있도록 하고, 성장된 적층형 Nanorod 태양전지를 실리콘 기판으로부터 분리 가능하도록 하고, 태양전지 에피구조 성장에 사용된 실리콘 기판을 지속적으로 다시 사용할 수 있도록 함으로써, 고가의 화합물반도체 기판이 사용되지 않고 고효율의 태양전지를 포함한 광소자를 얻을 수 있도록 한 것이다.We have made it possible to grow highly efficient stacked III-V and Ge Nanorod solar cell structures on a silicon substrate, make the grown stacked-type Nanorod solar cells isolate from the silicon substrate, So that an optical device including a highly efficient solar cell can be obtained without using an expensive compound semiconductor substrate.
또한, 실리콘 기판 표면에 격자상수가 일치하는 III-V 족 화합물을 버퍼층으로 성장하고, 그 표면에 HF 용액에 쉽게 에칭되는 고농도의 Al이 포함된 III-V 물질층을 희생층으로 성장한 다음, 그 표면에 III-V 화합물 물질과 Ge 물질이 결합된 고효율 III-V 족 에피구조를 적층형으로 형성한다.Further, a III-V compound having a lattice constant coinciding with the surface of the silicon substrate is grown as a buffer layer, and a III-V material layer containing a high concentration of Al, which is easily etched in the HF solution, is grown on the surface thereof as a sacrificial layer, And a high-efficiency III-V epilayer structure in which the III-V compound material and the Ge material are bonded to the surface is formed in a laminated form.
또한, 희생층을 통해 실리콘 기판으로부터 태양전지 에피 구조를 Transfer 및 strain induced method의 BLO(Epitaxial Lift-off) 방법으로 용이하게 떼어낼 수 있도록 하고, 실리콘 기판에서 ELO 후에 남은 III-V 층들을 선택적으로 완벽하게 에칭할 수 있도록 하여 GaAs 기판과는 달리 지속적으로 기판을 사용할 수 있도록 함으로써 고가의 기판을 이용하지 않고 Si와 같은 저가의 기판을 지속적으로 재활용하여 고효율 태양전지 및 광소자를 구성하도록 구성됨을 특징으로 한다.
In addition, the photovoltaic epitaxial structure can be easily removed from the silicon substrate through the sacrificial layer by the transfer and strain induced method BLO (epitaxial lift-off) method, and the III-V layers remaining after the ELO in the silicon substrate are selectively Unlike the GaAs substrate, the substrate can be continuously used, making it possible to consistently recycle low-cost substrates such as Si without using an expensive substrate to constitute a high-efficiency solar cell and an optical device. do.
상기의 본 발명에 따른 실리콘기판을 재활용한 고효율 III-V 나노 막대 태양전지는, GaAs와 같은 고가의 기판을 전혀 사용하지 않은 채, 실리콘(Si) 기판을 이용하여 고효율 나노 태양전지를 얻도록 하고, 상기 태양전지의 에피를 분리하여 플렉서블 태양전지에 적용하였으며 남아있는 실리콘 기판을 선택적 에칭 용액으로 에칭한 후 깨끗한 실리콘 기판을 지속적으로 재활용하면서 사용할 수 있도록 하고, 현재까지의 연구에서 실리콘 기판 표면에 성장하는 III-V 화합물 나노 태양전지는 모두 단일 또는 이중 접합 III-V 화합물 만을 적용하여 나노 막대 성장을 에너지 밴드갭이 큰 물질이 위로 가도록 성장하는 방법만을 제시하였으나, 본 발명에서는 에너지 밴드갭이 큰 AlGaP에서 InAs, Ge 에 이르는 보다 넓은 밴드갭을 포함하는 영역 대에 대하여 성장할 수 있는 효과가 있다.
The high-efficiency III-V nanorod solar cell recycled from the silicon substrate according to the present invention can be obtained by using a silicon (Si) substrate to obtain a high-efficiency nano solar cell without using any expensive substrate such as GaAs , The solar cell epitaxial layer is separated and applied to a flexible solar cell. The remaining silicon substrate is etched with a selective etching solution, and then a clean silicon substrate is continuously used for recycling while being used. However, in the present invention, a method of growing a nano-rod by applying a single or double junction III-V compound only to a III-V compound nano solar cell, Gt; to < RTI ID = 0.0 > InAs, Ge < / RTI > There is an effect.
도 1a와 도 1b는 본 발명의 재활용 실리콘 기판을 이용한 플렉서블 고효율 나노 막대 태양전지의 구성을 도시한 개략도.
도 2a와 도 2b는 본 발명의 실리콘 기판을 재사용하기 위한 나노 막대 태양전지의 구성을 도시한 개략도.
도 3은 본 발명의 실리콘 기판 표면에 성장될 나노 막대들의 에너지 밴드갭 및 격자상수 그리고 태양광 스펙트럼에서 물질들에 해당하는 에너지 분포도.
도 4는 본 발명의 실리콘 기판 표면에 성장될 나노 막대 태양전지 반도체의 구성를 도시한 개략도.
도 5는 본 발명의 실리콘 기판 표면에 성장될 고효율 나노 막대 태양전지의 플렉서블 공정을 도시한 개략도.
도 6은 본 발명의 실리콘 기판 표면에 성장된 고효율 나노 막대 태양전지의 플렉서블 공정을 도시한 개략도.FIGS. 1A and 1B are schematic views showing the structure of a flexible high-efficiency nanorod solar cell using the recycled silicon substrate of the present invention. FIG.
FIGS. 2A and 2B are schematic diagrams showing the construction of a nanorod solar cell for reusing a silicon substrate of the present invention. FIG.
FIG. 3 is a diagram showing energy bandgaps and lattice constants of nanorods to be grown on the surface of a silicon substrate of the present invention, and an energy distribution corresponding to materials in the solar spectrum.
4 is a schematic view showing the configuration of a nanorod solar cell semiconductor to be grown on the surface of a silicon substrate of the present invention.
5 is a schematic view showing a flexible process of a high-efficiency nanorod solar cell to be grown on the surface of a silicon substrate of the present invention.
6 is a schematic view showing a flexible process of a high efficiency nanorod solar cell grown on the surface of a silicon substrate of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
도 1a는 본 발명의 성장면의 윗층의 에너지 밴드 갭이 높은 구조의 재활용 실리콘 기판을 이용한 고효율 III-V 나노 막대 태양전지의 구성을 개략적으로 도시한 것으로서, 실리콘(Si) 기판(1)의 위에 격자상수가 4% 이상 차이가 나는 GaAs층이나 GaP층의 버퍼층(2)을 성장하고, 상기 버퍼층(2)의 위에 고농도 Al을 포함한 희생층(SL)(3)을 형성하며, 상기 희생층(3)의 위에 플렉시블 기판(4)을 형성하고, 상기 플렉시블 기판(4)의 위에 적층형 고효율 III-V 나노 막대 태양전지(5)를 형성하며, 상기 적층형 고효율 III-V 나노 막대 태양전지(5)의 상면 일부에 도전용 금속층(6)을 형성하여 구성하였다.FIG. 1A schematically shows the structure of a high efficiency III-V nanorod solar cell using a recycled silicon substrate having a high energy band gap structure on the growth surface of the present invention. A
그리고 상기의 실리콘(Si) 기판(1)을 재사용하기 위해서는 Al을 포함한 희생층(SL)(3)을 에칭하여 제거하도록 한다.In order to reuse the silicon (Si)
상기의 적층형 고효율 III-V 나노 막대 태양전지(5)는 성장방법과 ELO(Epitaxy lift-off)에 따라 여러 형태가 있을 수 있다.The stacked high efficiency III-V nanodevice
도 1b는 본 발명의 성장면의 윗층의 에너지 밴드 갭이 낮은 구조의 재활용 실리콘 기판을 이용한 고효율 III-V 나노 막대 태양전지의 구성을 개략적으로 도시한 것으로서, 플렉시블 기판(11)의 표면에 도전용 금속층(12)을 형성하고, 상기 도전용 금속층(12)의 표면에 적층형 고효율 III-V 나노 막대 태양전지(13)를 형성하며, 상기 적층형 고효율 III-V 나노 막대 태양전지(13)의 상면 일부에 도전용 금속층(14)을 형성하고, 상기 실리콘(Si) 기판(15)의 아래에 격자상수가 0.5 % 미만인 GaAs층이나 GaP층의 버퍼층(16)을 성장하며, 상기 버퍼층(16)의 아래에 고농도 Al을 포함한 희생층(SL)(17)을 형성하고, 상기 적층형 고효율 III-V 나노 막대 태양전지(13)의 상면에 희생층(SL)(17)이 접하도록 하여 구성하였다.FIG. 1B schematically shows the structure of a high-efficiency III-V nanodevice solar cell using a recycled silicon substrate having a low energy band gap in the upper layer of the growth surface of the present invention. V multilayer
그리고 상기의 실리콘(Si) 기판(1)을 재사용하기 위해서는 Al을 포함한 희생층(SL)(17)을 에칭하여 제거하도록 한다.In order to reuse the silicon (Si)
그리고 상기의 실리콘(Si) 기판의 표면을 세척 처리하는 과정은 다음과 같다.A process of cleaning the surface of the silicon (Si) substrate is as follows.
실리콘(Si) 기판은 우선 불산(HF)에 1분간 에칭하는 과정과, 상기의 에칭한 실리콘(Si) 기판을 H2SO4과 H2O2를 3:1로 혼합한 용액으로 Piranha 세정을 수행하는 과정과, 실리콘(Si) 기판을 산화물 에칭(BOE: Buffered Oxide Etchant)의 방법으로 20분 동안 에칭하는 과정과, 실리콘(Si) 기판을 7초간 DI(deionized)로 세척(Rinse) 처리하는 과정과, 세척이 끝난 실리콘(Si) 기판을 N2 Gun으로 건조하면서 물기를 증발시키는 과정과, 물기를 증발시킨 실리콘(Si) 기판을 재빨리 MOCVD(metalorganic chemical vapor deposition) 반응관에 넣어서 GaAs 층을 증착하는 과정에 의해 수행하도록 한다.The silicon (Si) substrate is first etched by hydrofluoric acid (HF) for 1 minute and the etched silicon (Si) substrate is cleaned with Piranha by a solution of H 2 SO 4 and H 2 O 2 in a ratio of 3: 1 Etching the silicon (Si) substrate for 20 minutes by a BOE (Buffered Oxide Etchant) method, and rinsing the silicon (Si) substrate for 7 seconds by DI (deionized) A step of evaporating water while drying the cleaned silicon substrate with an N 2 Gun and a step of rapidly introducing the evaporated silicon substrate into a metalorganic chemical vapor deposition (MOCVD) reaction tube to remove the GaAs layer And then performing the deposition process.
이때 실리콘(Si) 기판에 SiO2로 패턴된 경우는 BOE로 에칭한 후, 7초간 DI로 세척하고 N2 Gun으로 건조한 다음 곧 바로 SiO2를 증착하고 개방된 표면에서 짧은 시간 내에 SiO2가 에칭되어 드러날 수 있도록 높이를 조절하여 패턴이 형성되도록 한다.The silicon (Si) when the pattern in the SiO 2 on the substrate is then etched with BOE, washed, and the SiO 2 etching in a short time on the surface of the deposited the dried immediately SiO 2 to N 2 Gun and opened to 7 seconds DI So that the pattern is formed.
그리고 Au catalyst를 이용할 경우에는, 상기의 방식대로 세척 처리한 후, Poly-L-lysine에 2분 동안 담근 후 7초 동안 세척한 다음, Au nano particle을 이용하여 스포이드로 뿌린 후, 30sec 놔두고 N2 Gun으로 불어 건조시키도록 한다.And when using the Au catalyst, the leave after washing processed in the manner of, and washed for 7 seconds and then immersed for 2 minutes in Poly-L-lysine sown in the following, syringe using the Au nano particle, 30sec N 2 Blow dry with a gun.
도 2a는 본 발명의 성장면의 윗층의 에너지 밴드 갭이 높은 구조의 실리콘 기판을 재사용하기 위한 나노 막대 태양전지의 구성을 개략적으로 도시한 것으로서, 실리콘(Si) 기판(21)의 표면에 격자불일치가 0.5% 이하 되는 GaP의 버퍼층(22)을 성장하고, 상기 버퍼층(22)의 표면에 고농도 Al0 .9Ga0 .1P의 희생층(SL)(23)을 성장하며, 상기 희생층(23)과 접하는 표면에 나노 막대 태양전지(24)를 형성한다.2A schematically shows the structure of a nanorod solar cell for reusing a silicon substrate having a structure having a high energy band gap in an upper layer of the growth surface according to the present invention. The
상기의 나노 막대 태양전지(24)는 상기 희생층(23)과 접하는 표면에 GaP의 버퍼층(25)을 성장하고, 상기 GaP의 버퍼층(25)의 표면 일부에 유기질인 벤조사이틀로부텐(BCB: benzocyclobutene)의 BCB층(26)을 성장하며, 상기 BCB층(26)의 표면에 반도체 물질의 ZnO 층(28)을 성장하고, 상기 BCB층(26)과 ZnO 층(28)에 고효율의 적층형 III-V 및 Ge 나노 막대(27)(29)를 각각 성장하며, 상기 GaP의 버퍼층(25)과 ZnO 층(28)의 표면에 도전용 금속층(30)을 형성하여 구성한 것이다.The nanodevice
그리고 상기의 나노 막대 태양전지를 재사용하기 위해서는 Al0 .9Ga0 .1P의 희생층(SL)(23)을 에칭하여 제거하도록 한다.In order to reuse the nanodevice solar cell, a sacrificial layer (SL) 23 of Al 0 .9 Ga 0 .1 P is etched and removed.
여기서 격자불일치가 실리콘 기판(21)의 0.5% 이하 되는 GaP 버퍼층(22)을 성장하는 이유는, 양질의 버퍼층을 성장해야만 그 표면에 SL층(23)인 Al0 .9Ga0 .1P층 및 나노 막대(27)(29)를 성장할 수 있기 때문이다. Here, the reason why the lattice mismatch is to grow the
Si 와 GaP는 격자상수 차이는 많이 나지 않지만, 동종원소 표면에 이종원소를 성장해야 하므로 Ga와 P의 위치 불균일(APD: Anti Phase domain)에 의한 결함을 갖고 성장할 수 있다.Si and GaP do not have much difference in lattice constant, but they can grow with defects due to APD (Anti Phase Domain) due to the need to grow heterogeneous elements on the surface of homologous elements.
따라서, 이러한 APD를 줄이기 위해서는 높은 온도에서 성장 및 주기적인 온도의 변화인 TCA(Thermal Cycling annealing) 등의 방법을 사용한다.Therefore, in order to reduce the APD, a method such as TCA (Thermal Cycling Annealing), which is a process of growing at a high temperature and changing a periodic temperature, is used.
도 2b는 본 발명의 성장면의 윗층의 에너지 밴드 갭이 낮은 구조의 실리콘 기판을 재사용하기 위한 나노 막대 태양전지의 구성을 개략적으로 도시한 것으로서, 실리콘(Si) 기판(31)의 표면에 격자불일치가 0.5% 이하 되는 GaP의 버퍼층(32)을 성장하고, 상기 버퍼층(32)의 표면에 고농도 Al0 .9Ga0 .1P의 희생층(SL)(33)을 성장하며, 상기 희생층(33)과 접하는 표면에 나노 막대 태양전지(34)를 형성한다.2B schematically shows the structure of a nanodevice solar cell for reusing a silicon substrate having a low energy bandgap in the upper layer of the growth surface of the present invention. The silicon substrate (31) has a lattice mismatch
상기의 나노 막대 태양전지(34)는 상기 희생층(33)과 접하는 표면에 GaP의 버퍼층(35)을 성장하고, 상기 GaP의 버퍼층(35)의 표면 일부에 유기질인 벤조사이틀로부텐(BCB: benzocyclobutene)의 BCB층(36)을 성장하며, 상기 BCB층(36)의 표면에 반도체 물질의 ZnO 층(38)을 성장하고, 상기 BCB층(36)과 ZnO 층(38)에 고효율의 적층형 III-V 및 Ge 나노 막대(37)(39)를 각각 성장하며, 상기 ZnO 층(38)의 표면에 도전용 금속층(40)을 형성하여 구성한 것이다.The nanorod
그리고 상기의 나노 막대 태양전지를 재사용하기 위해서는 Al0 .9Ga0 .1P의 희생층(SL)(33)을 에칭하여 제거하도록 한다.And it should be removed by etching the sacrificial layer (SL) (33) in order to re-use the nanorods solar cell of the Al 0 .9 Ga 0 .1 P.
도 3은 이러한 기판 재활용된 다중접합 고효율 태양전지 구조의 에너지 밴드갭과 이에 해당하는 태양광 스펙트럼의 범위를 나타내었다.FIG. 3 shows the energy band gap and the corresponding range of the solar spectrum of the multi-junction high efficiency solar cell structure recycled to the substrate.
도 4a는 본 발명의 성장면의 윗층의 에너지 밴드 갭이 높은 구조의 실리콘 기판 표면에 성장되는 나노 막대 태양전지 반도체의 구조를 도시한 것으로서, 실리콘 기판에 GaP 버퍼층과 Al0 .9Ga0 .1P SL층을 성장한 다음 그 표면에 태양전지 구조를 성장하도록 하되, 고효율 III-V 나노 막대 태양전지를 위한 적층형 나노 막대는, 실리콘(Si) 기판의 표면에 (p,n)-Ge(Eg=0.7eV) 또는 (p,n)-InGaAs(Eg=0.3~1.4eV)인 제1 반도체층(51)을 수직으로 길게 성장하고, 상기 제1 반도체층(51)의 표면에 InAlP, InGaP, GaAs, Ge 접합의 제1 터널졍션 구조(52)를 수직으로 길게 성장시킨다.4A shows a structure of a nanorod solar cell semiconductor grown on the surface of a silicon substrate having a high energy band gap structure on the growth surface of the present invention. The GaN buffer layer and the Al 0 .9 Ga 0 .1 (P, n) -Ge (Eg = 100 nm) on the surface of the silicon (Si) substrate. The stacked nanorods for the high efficiency III- The
또한, 제1 터널졍션 구조(52)의 표면에 (p,n)-GaAs(Eg=1.4eV)인 제2 반도체층(53)을 수직으로 길게 성장하고, 상기 제2 반도체층(53)의 표면에 InAlP, InGaP, GaAs, Ge 접합의 제2 터널졍션 구조(54)를 수직으로 길게 성장하며, 상기 제2 터널졍션 구조(54)의 표면에 (p,n)-InGaAlP(Eg=1.8~1.94eV)인 제3 반도체층(55)을 수직으로 길게 성장하고, 상기 제3 반도체층(55)의 표면에 InAlP, InGaP, GaAs, Ge 접합의 제3 터널졍션 구조(56)를 수직으로 길게 성장하며, 상기 제3 터널졍션 구조(56)의 표면에 AlGaP(Eg=2.26~2.34eV)인 제4 반도체층(57)을 수직으로 길게 성장하고, 상기 제4 반도체층(57)의 표면에 윈도우층(58)을 형성하도록 함으로써 단일접합, 이중접합, 삼중접합, 다중접합을 형성하도록 구성한 것이다.A
상기의 제1 내지 제3 고농도의 얇은 터널졍션 구조(52)(54)(56)을 통하여 접합되어 직렬 연결된 구조로 구현할 수 있도록 한다.Through the
또한, 이들 중에 특정한 반도체층(51)(53)(55)(57)을 경우에 따라 생략하면서 나노 막대 태양전지 반도체를 제조하도록 한다.In addition, nanorod solar cell semiconductors are manufactured while omitting the
도 4b는 본 발명의 성장면의 윗층의 에너지 밴드 갭이 낮은 구조의 실리콘 기판 표면에 성장되는 나노 막대 태양전지 반도체의 구조를 도시한 것으로서, 실리콘 기판에 GaP 버퍼층과 Al0 .9Ga0 .1P SL층을 성장한 다음 그 표면에 태양전지 구조를 성장하도록 하되, 고효율 III-V 나노 막대 태양전지를 위한 적층형 나노 막대는, 실리콘(Si) 기판의 표면에 AlGaP(Eg=2.26~2.34eV)인 제1 반도체층(61)을 수직으로 길게 성장한다.FIG. 4B shows a structure of a nanorod solar cell semiconductor grown on the surface of a silicon substrate having a low energy band gap structure of the growth surface of the present invention. The GaN buffer layer and the Al 0 .9 Ga 0 .1 Layer laminate for a high-efficiency III-V nanorod solar cell is formed by growing AlGaP (Eg = 2.26 to 2.34 eV) on the surface of a silicon (Si) substrate, The
상기 제1 반도체층(61)의 표면에 InAlP, InGaP, GaAs, Ge 접합의 제1 터널졍션 구조(62)를 수직으로 길게 성장하고, 제1 터널졍션 구조(62)의 표면에 (p,n)-InGaAlP(Eg=1.8~1.94eV)인 제2 반도체층(63)을 수직으로 길게 성장하며, 상기 제2 반도체층(63)의 표면에 InAlP, InGaP, GaAs, Ge 접합의 제2 터널졍션 구조(64)를 수직으로 길게 성장하고, 상기 제2 터널졍션 구조(64)의 표면에 (p,n)-GaAs(Eg=1.4eV)인 제3 반도체층(65)을 수직으로 길게 성장하며, 상기 제3 반도체층(65)의 표면에 InAlP, InGaP, GaAs, Ge 접합의 제3 터널졍션 구조(66)를 수직으로 길게 성장하고, 상기 제3 터널졍션 구조(66)의 표면에 (p,n)-Ge 또는 (p,n)-InGaAs(Eg=0.3~1.4eV)인 제4 반도체층(67)을 수직으로 길게 성장하며, 상기 제4 반도체층(67)의 표면에 윈도우층(68)을 형성하도록 함으로써 단일접합, 이중접합, 삼중접합, 다중접합을 형성하도록 구성한 것이다.A
상기의 태양전지를 형성하는 과정은, 실리콘 기판에 GaP 버퍼층과 Al0 .9Ga0 .1P 희생층(SL)을 성장한 다음 그 표면에 태양전지 구조를 성장하도록 하되, Spin coating의 방법으로 희생층의 표면에 BCB를 5000rpm에서 코팅(coating)을 수행하는 과정과, 상기의 BCB가 코팅된 실리콘 기판을 300℃에서 2시간 동안 열처리 공정을 수행하는 과정과, 다음 RIE(Reaction Ion etching)의 방법으로 CF4가스를 이용하여 적당한 높이로 에칭한다.In the process of forming the solar cell, a GaP buffer layer and an Al 0 .9 Ga 0 .1 P sacrificial layer (SL) are grown on a silicon substrate, and a solar cell structure is grown on the surface. Coating the surface of the layer with BCB at 5000 rpm, performing a heat treatment process at 300 ° C for 2 hours on the BCB-coated silicon substrate, and then subjecting it to a reactive ion etching (RIE) And etched at an appropriate height using CF 4 gas.
그리고 에칭된 표면에 투명전극을 380~400℃에서 증착하는 과정에 의해 수행하도록 한다.And a transparent electrode is deposited on the etched surface at a temperature of 380 to 400 ° C.
실리콘(Si) 기판으로부터 에피 층을 떼어내면서 기판을 재활용하거나 플렉시블 광전소자로 제작하는 과정은 다음과 같다.A process for recycling a substrate while removing an epi layer from a silicon (Si) substrate or fabricating it as a flexible photoelectric device is as follows.
태양전지 구조 성장 후 정상위로 성장된 태양전지의 에피 층을 떼어내는 Transfer method에 의한 ELO(Epitaxial Lift-off) 방법은 도 5에 도시한 것과 같이, 트랜스퍼(transfer)용 웨이퍼(wafer)를 준비하는 과정과, 기판에서 태양전지를 스탬프(stamp)에 부착하면서 탈착하는 과정과, 상기의 탈착한 태양전지를 포함하는 스탬프(stamp)를 캐리어(carrier) 기판으로 이동하는 과정과, 상기의 탈착한 태양전지를 포함하는 스탬프(stamp)를 캐리어(carrier) 기판에 부착하는 과정에 의해 수행되도록 한다.As shown in FIG. 5, the ELO (epitaxial lift-off) method according to the transfer method for removing the epilayer of the solar cell grown up to the normal after the growth of the solar cell structure includes the steps of preparing a wafer for transfer A step of attaching and detaching a solar cell from a substrate while attaching the solar cell to a stamp, a step of moving a stamp including the desorbed solar cell to a carrier substrate, And a step of attaching a stamp including a battery to a carrier substrate.
그리고 불산(HF: Hydrofluoric acid)을 이용하여 에피층을 떼어내는 방법은 도 6에 도시한 것과 같이, 4000rpm의 속도로 30초 동안 회전시킨 후 100℃에서 2분 동안 약하게 구우면서 PR(photp resist) 코팅하는 과정과, 홀의 크기와 간격을 조절 가능하도록 한 ELO(Epitaxial Lift-off) 용 홀을 인쇄하는 과정과, 다른 기판으로 홀이 인쇄된 PDMS(polydimethylsiloxane)을 전송하는 과정과, 희생층(SL: Sacrificed Layer) 까지 홀을 가공하는 과정과, 상기의 희생층까지 형성된 홀에 불산(HF)을 주입하는 과정과, 상기의 불산이 주입된 태양전지 구조에 자력으로 잡아서 떼어내는 과정에 의하여 수행되도록 한다.As shown in FIG. 6, the method of removing the epi layer using hydrofluoric acid (HF) is as follows. After spinning at 4000 rpm for 30 seconds and then baking for 2 minutes at 100 ° C, A process of printing an ELO (epitaxial lift-off) hole capable of adjusting the size and spacing of holes, a process of transferring PDMS (polydimethylsiloxane) in which holes are printed to another substrate, a sacrificial layer (HF) is injected into the holes formed up to the sacrificial layer, and the process is performed by a process of grabbing and removing the HF by the magnetic force to the structure of the injected solar cell. do.
태양전지 구조 성장 후 역위상으로 성장된 태양전지의 에피층을 떼어내는 Strain induced method에 의한 ELO(Epitaxial Lift-off) 방법은 도 7에 도시한 것과 같이, 기판과 떼어내야 할 에피층과의 사이에 불산 용액을 주입하면서 기판을 전방으로 이동시키는 중에 에피층은 선택적으로 자성체를 띠도록 하는 회전 실린더에 감기도록 하여 에피층을 분리시키도록 한다.The ELO (epitaxial lift-off) method by the strain induced method which removes the epilayer of the solar cell grown in reverse phase after the solar cell structure growth is performed between the substrate and the epilayer to be peeled off as shown in FIG. , The epitaxial layer is selectively wound around a rotating cylinder for moving the magnetic body so as to separate the epi layer.
그리고, 도 8에 도시한 것과 같이, 기판은 지지봉에 고정하면서 플렉시블 캐리어를 중량물로 잡아당기도록 하여 분리층(release layer)에 의해 분리되도록 한다.Then, as shown in Fig. 8, the substrate is held on the support bar while the flexible carrier is pulled by the heavy material so as to be separated by the release layer.
한편, 상기의 실리콘(Si) 기판에서 상기의 ELO(Epitaxial Lift-off) 방법에 의하여 에피층을 분리시킨 후 남아있는 GaAs 또는 GaP를 제거하기 위해서는 H2SO4, H2O2, H2O와 H3PO4, HCl와 같은 에칭 용액(wet etchant)을 사용하여 실리콘(Si) 기판에 대하여 선택적으로 에칭을 수행할 수 있도록 한다.On the other hand, in order to remove the remaining GaAs or GaP after separating the epi layer by the ELO (epitaxial lift-off) method in the above-mentioned silicon (Si) substrate, H 2 SO 4 , H 2 O 2 , H 2 O and H 3 PO 4, by using an etching solution (wet etchant), such as HCl and to perform selectively etched with respect to silicon (Si) substrate.
그러므로 이 에칭 용액으로 실리콘(Si) 기판 표면에 남아있는 III-V 물질들을 깨끗이 에칭할 수 있으며, 좋은 표면 환경 속에서 다시 실리콘(Si) 기판에 태양전지의 구조를 성장하여 재사용이 가능하도록 한다.
Therefore, it is possible to cleanly etch the remaining III-V materials on the surface of the silicon (Si) substrate with this etching solution, and the structure of the solar cell can be grown on the silicon (Si) substrate again in a good surface environment so as to be reusable.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시 가능한 것은 물론이고, 그와 같은 변경은 기재된 청구범위 내에 있게 된다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but many variations and modifications may be made without departing from the scope of the invention. It will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention as defined by the appended claims.
1 : p-Si 기판 2 : GaAs층이나 GaP층의 버퍼층
3 : 고농도 Al을 포함한 희생층(SL) 4 : 플렉시블 기판
5 : 적층형 고효율 III-V 태양전지 6 : 도전용 금속층1: p-Si substrate 2: GaAs layer or buffer layer of GaP layer
3: sacrificial layer (SL) including high concentration Al 4: flexible substrate
5: Laminated High Efficiency III-V Solar Cell 6: Conductive Metal Layer
Claims (10)
상기 실리콘 기판(1)의 위에 형성한 격자상수 불일치가 4% 이상 차이가 나는 GaAs 또는 GaP의 버퍼층(2)을 성장하는 단계;
상기 버퍼층(2)의 위에 일정 농도의 Al을 포함하여 형성한 AlGaAs 또는 AlGaP의 희생층(SL, 3)을 성장하는 단계;
상기 희생층(3)의 위에 플렉시블 기판(4)을 형성하는 단계;
상기 플렉시블 기판(4)의 위에 III-V 나노 막대 태양전지(5) 구조를 형성하는 단계;
상기 III-V 나노 막대 태양전지(5)의 상면 일부에 도전용 금속층(6)을 형성하는 단계;
상기 희생층(3)을 중심으로 에칭하여 상기 성장된 태양전지 구조를 ELO(Epitaxial Lift-off)를 통해 상기 실리콘 기판(1)에서 분리하는 단계; 및
분리된 실리콘 기판의 재활용이 가능하도록 상기 실리콘 기판(1)에 남아있는 GaAs 또는 GaP를 H2SO4, H2O2, H2O와 H3PO4, HCl 중 적어도 하나의 에칭 용액(wet etchant)을 통해 에칭하는 단계를 포함하는 실리콘기판을 재활용한 고효율 III-V 나노 막대 태양전지 제조방법.
The silicon substrate 1 is etched by hydrofluoric acid (HF) for 1 minute and then washed with Piranha in a solution of H 2 SO 4 and H 2 O 2 mixed at a ratio of 3: 1. The silicon substrate 1 thus cleaned is subjected to oxide etching (BOE: Buffered Oxide Etchant) for 20 minutes, followed by Rinse treatment with DI (deionized) for 7 seconds, and the silicon substrate 1 was dried with N 2 Gun to evaporate the water. Then, MOCVD (metalorganic chemical vapor deposition reaction tube to clean the surface of the silicon substrate 1;
Growing a buffer layer (2) of GaAs or GaP having a lattice constant discrepancy of 4% or more on the silicon substrate (1);
Growing a sacrificial layer (SL, 3) of AlGaAs or AlGaP formed on the buffer layer (2) with a certain concentration of Al;
Forming a flexible substrate (4) on the sacrificial layer (3);
Forming a III-V nanorod solar cell (5) structure on the flexible substrate (4);
Forming a conductive metal layer (6) on a part of the upper surface of the III-V nanodevice solar cell (5);
Etching the sacrificial layer (3) around the solar cell structure to separate the grown solar cell structure on the silicon substrate (1) through ELO (Epitaxial Lift-off); And
The GaAs or GaP remaining in the silicon substrate 1 may be etched by using at least one etching solution of wet etching such as H 2 SO 4 , H 2 O 2 , H 2 O, H 3 PO 4 , and HCl so that the separated silicon substrate can be recycled. etchant. < / RTI > The method of manufacturing a high efficiency III-V nanorod solar cell recycled from a silicon substrate.
상기 실리콘 기판의 아래에 격자상수 불일치가 0.5 % 미만인 GaAs층 또는 GaP층의 버퍼층을 성장하는 단계;
상기 버퍼층의 아래에 일정 농도의 Al을 포함하여 희생층을 형성하는 단계;
상기 희생층의 아래에 도전용 금속층을 형성하는 단계;
상기 도전용 금속층의 표면에 III-V 나노 막대 태양전지 구조를 형성하는 단계;
상기 III-V 나노 막대 태양전지의 하부에 도전용 금속층을 형성하는 단계;
상기 도전용 금속층에 플렉시블 기판을 형성하는 단계;
상기 희생층을 중심으로 에칭하여 상기 성장된 III-V 나노 막대 태양전지 구조를 ELO(Epitaxial Lift-off)를 통해 상기 실리콘 기판에서 분리하는 단계; 및
분리된 실리콘 기판의 재활용이 가능하도록 상기 실리콘 기판에 남아있는 GaAs 또는 GaP를 H2SO4, H2O2, H2O와 H3PO4, HCl 중 적어도 하나의 에칭 용액(wet etchant)을 통해 에칭하는 단계를 포함하는 실리콘기판을 재활용한 고효율 III-V 나노 막대 태양전지 제조방법.
The silicon substrate was etched by hydrofluoric acid (HF) for 1 minute and then washed with Piranha in a mixed solution of H 2 SO 4 and H 2 O 2 in a ratio of 3: 1. The cleaned silicon substrate 1 was subjected to oxide etching (BOE: Buffered Oxide Etchant) for 20 minutes and then rinsed with DI (deionized) for 7 seconds. The silicon substrate 1 was dried with N 2 Gun to evaporate the water and then subjected to metalorganic chemical vapor deposition (MOCVD) Cleaning the surface of the silicon substrate in a tube;
Growing a buffer layer of a GaAs layer or a GaP layer below the silicon substrate with a lattice constant mismatch of less than 0.5%;
Forming a sacrificial layer including a predetermined concentration of Al below the buffer layer;
Forming a conductive metal layer below the sacrificial layer;
Forming a III-V nanodevail solar cell structure on the surface of the conductive metal layer;
Forming a metal layer for conductivity on the bottom of the III-V nanodevice solar cell;
Forming a flexible substrate on the conductive metal layer;
Etching the sacrificial layer to remove the grown III-V nanorod solar cell structure through ELO (Epitaxial Lift-off) on the silicon substrate; And
In order to recycle the separated silicon substrate, GaAs or GaP remaining on the silicon substrate is etched with at least one wet etchant of H 2 SO 4 , H 2 O 2 , H 2 O, H 3 PO 4 , and HCl The method comprising the steps of: (a) etching a silicon substrate to form a silicon substrate;
상기 실리콘 기판의 표면에 격자상수 불일치가 0.5% 이하 되는 GaP의 버퍼층을 성장하는 단계;
상기 버퍼층의 표면에 Al0.9Ga0.1P의 희생층을 성장하는 단계;
상기 희생층과 접하는 표면에 GaP의 버퍼층을 성장하는 단계;
상기 GaP의 버퍼층의 표면 일부에 유기질인 벤조사이틀로부텐(BCB: benzocyclobutene)의 BCB층을 성장하는 단계;
상기 BCB층의 표면에 반도체 물질의 ZnO 층을 성장하는 단계;
상기 BCB층과 ZnO 층에 III-V 및 Ge 나노 막대를 각각 성장하는 단계;
상기 GaP의 버퍼층과 ZnO 층의 표면에 도전용 금속층을 형성하는 단계;
상기 희생층을 중심으로 에칭하여 상기 성장된 나노 막대 구조를 ELO(Epitaxial Lift-off)를 통해 상기 실리콘 기판에서 분리하는 단계; 및
분리된 실리콘 기판의 재활용이 가능하도록 상기 실리콘 기판에 남아있는 GaAs 또는 GaP를 H2SO4, H2O2, H2O와 H3PO4, HCl 중 적어도 하나의 에칭 용액(wet etchant)을 통해 에칭하는 단계를 포함하는 실리콘기판을 재활용한 고효율 III-V 나노 막대 태양전지 제조방법.
The silicon substrate was etched by hydrofluoric acid (HF) for 1 minute and then washed with Piranha in a mixed solution of H 2 SO 4 and H 2 O 2 in a ratio of 3: 1. The cleaned silicon substrate 1 was subjected to oxide etching (BOE: Buffered Oxide Etchant) for 20 minutes and then rinsed with DI (deionized) for 7 seconds. The silicon substrate 1 was dried with N 2 Gun to evaporate the water and then subjected to metalorganic chemical vapor deposition (MOCVD) Cleaning the surface of the silicon substrate in a tube;
Growing a GaP buffer layer having a lattice constant mismatch of 0.5% or less on the surface of the silicon substrate;
Growing a sacrificial layer of Al 0.9 Ga 0.1 P on the surface of the buffer layer;
Growing a buffer layer of GaP on the surface in contact with the sacrificial layer;
Growing a BCB layer of benzocyclobutene (BCB), which is organic, on a surface of the GaP buffer layer;
Growing a ZnO layer of semiconductor material on the surface of the BCB layer;
Growing III-V and Ge nanorods in the BCB layer and the ZnO layer, respectively;
Forming a conductive metal layer on the surface of the GaP buffer layer and the ZnO layer;
Etching the sacrificial layer to isolate the grown nanorod structure from the silicon substrate through ELO (epitaxial lift-off); And
In order to recycle the separated silicon substrate, GaAs or GaP remaining on the silicon substrate is etched with at least one wet etchant of H 2 SO 4 , H 2 O 2 , H 2 O, H 3 PO 4 , and HCl The method comprising the steps of: (a) etching a silicon substrate to form a silicon substrate;
상기 실리콘 기판의 표면에 격자상수 불일치가 0.5% 이하 되는 GaP의 버퍼층을 성장하는 단계;
상기 버퍼층의 표면에 Al0.9Ga0.1P의 희생층을 성장하는 단계;
상기 희생층과 접하는 표면에 GaP의 버퍼층을 성장하는 단계;
상기 GaP의 버퍼층의 표면 일부에 유기질인 벤조사이틀로부텐(BCB: benzocyclobutene)의 BCB층을 성장하는 단계;
상기 BCB층의 표면에 반도체 물질의 ZnO 층을 성장하는 단계;
상기 BCB층과 ZnO 층에 III-V 및 Ge 나노 막대를 각각 성장하는 단계;
상기 ZnO 층의 표면에 도전용 금속층을 형성하상기 희생층을 중심으로 에칭하여 상기 성장된 나노 막대 구조를 ELO(Epitaxial Lift-off)를 통해 상기 실리콘 기판에서 분리하는 단계; 및
분리된 실리콘 기판의 재활용이 가능하도록 상기 실리콘 기판에 남아있는 GaAs 또는 GaP를 H2SO4, H2O2, H2O와 H3PO4, HCl 중 적어도 하나의 에칭 용액(wet etchant)을 통해 에칭하는 단계를 포함하는 실리콘기판을 재활용한 고효율 III-V 나노 막대 태양전지 제조방법.The silicon substrate was etched by hydrofluoric acid (HF) for 1 minute and then washed with Piranha in a mixed solution of H 2 SO 4 and H 2 O 2 in a ratio of 3: 1. The cleaned silicon substrate 1 was subjected to oxide etching (BOE: Buffered Oxide Etchant) for 20 minutes and then rinsed with DI (deionized) for 7 seconds. The silicon substrate 1 was dried with N 2 Gun to evaporate the water and then subjected to metalorganic chemical vapor deposition (MOCVD) Cleaning the surface of the silicon substrate in a tube;
Growing a GaP buffer layer having a lattice constant mismatch of 0.5% or less on the surface of the silicon substrate;
Growing a sacrificial layer of Al 0.9 Ga 0.1 P on the surface of the buffer layer;
Growing a buffer layer of GaP on the surface in contact with the sacrificial layer;
Growing a BCB layer of benzocyclobutene (BCB), which is organic, on a surface of the GaP buffer layer;
Growing a ZnO layer of semiconductor material on the surface of the BCB layer;
Growing III-V and Ge nanorods in the BCB layer and the ZnO layer, respectively;
Forming a conductive metal layer on the surface of the ZnO layer and etching the center electrode on the sacrificial layer; separating the grown nanorod structure on the silicon substrate through ELO (epitaxial lift-off); And
In order to recycle the separated silicon substrate, GaAs or GaP remaining on the silicon substrate is etched with at least one wet etchant of H 2 SO 4 , H 2 O 2 , H 2 O, H 3 PO 4 , and HCl The method comprising the steps of: (a) etching a silicon substrate to form a silicon substrate;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20130045393A KR101455723B1 (en) | 2013-04-24 | 2013-04-24 | High efficiency Nanorod solar cell using reusing Si substrate and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20130045393A KR101455723B1 (en) | 2013-04-24 | 2013-04-24 | High efficiency Nanorod solar cell using reusing Si substrate and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101455723B1 true KR101455723B1 (en) | 2014-11-04 |
Family
ID=52289070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20130045393A KR101455723B1 (en) | 2013-04-24 | 2013-04-24 | High efficiency Nanorod solar cell using reusing Si substrate and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101455723B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101960265B1 (en) * | 2017-12-29 | 2019-03-20 | (재)한국나노기술원 | Manufacturing Method of Solar Cell for Luminescent Solar Concentrator Device and Luminescent Solar Concentrator Devices using Solar Cell thereby |
CN109560151A (en) * | 2018-10-22 | 2019-04-02 | 长春理工大学 | A method of obtaining complete nano-material |
KR20190044235A (en) | 2017-10-20 | 2019-04-30 | 한국전력공사 | Multi junction solar cell having lattice mismatched buffer structure and Method for manufacturing the same |
WO2023287120A1 (en) * | 2021-07-14 | 2023-01-19 | 한국광기술원 | Method for manufacturing group iii-v nanorod solar cells to enable substrate recycling |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006012986A (en) | 2004-06-23 | 2006-01-12 | Canon Inc | Manufacturing methods of semiconductor layer and of substrate |
KR20060125620A (en) * | 2005-06-02 | 2006-12-06 | 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 | Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp |
KR20100049575A (en) * | 2007-07-03 | 2010-05-12 | 마이크로링크 디바이시즈, 인크. | Thin film iii-v compound solar cell |
KR20110107057A (en) * | 2010-03-24 | 2011-09-30 | 광주과학기술원 | Method for fabricating compound semiconductor solar cell |
-
2013
- 2013-04-24 KR KR20130045393A patent/KR101455723B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006012986A (en) | 2004-06-23 | 2006-01-12 | Canon Inc | Manufacturing methods of semiconductor layer and of substrate |
KR20060125620A (en) * | 2005-06-02 | 2006-12-06 | 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 | Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp |
KR20100049575A (en) * | 2007-07-03 | 2010-05-12 | 마이크로링크 디바이시즈, 인크. | Thin film iii-v compound solar cell |
KR20110107057A (en) * | 2010-03-24 | 2011-09-30 | 광주과학기술원 | Method for fabricating compound semiconductor solar cell |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190044235A (en) | 2017-10-20 | 2019-04-30 | 한국전력공사 | Multi junction solar cell having lattice mismatched buffer structure and Method for manufacturing the same |
KR101960265B1 (en) * | 2017-12-29 | 2019-03-20 | (재)한국나노기술원 | Manufacturing Method of Solar Cell for Luminescent Solar Concentrator Device and Luminescent Solar Concentrator Devices using Solar Cell thereby |
CN109560151A (en) * | 2018-10-22 | 2019-04-02 | 长春理工大学 | A method of obtaining complete nano-material |
WO2023287120A1 (en) * | 2021-07-14 | 2023-01-19 | 한국광기술원 | Method for manufacturing group iii-v nanorod solar cells to enable substrate recycling |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101455724B1 (en) | high efficiency solar cell and optoelectronic device using reusing si substrate | |
US10680126B2 (en) | Photovoltaics on silicon | |
JP6343608B2 (en) | Solar cell | |
JP5619901B2 (en) | Method for manufacturing flexible photovoltaic device using epitaxial lift-off and method for maintaining the integrity of a growth substrate used for epitaxial growth | |
CN104145340A (en) | A nanowire device having graphene top and bottom electrodes and method of making such a device | |
US20200043790A1 (en) | Systems and methods for fabricating semiconductor devices via remote epitaxy | |
KR20140128393A (en) | Thermal surface treatment for reuse of wafers after epitaxial lift off | |
KR101455723B1 (en) | High efficiency Nanorod solar cell using reusing Si substrate and method for manufacturing the same | |
CN105474360A (en) | III-V or II-VI compound semiconductor films on graphitic substrates | |
CN102770962A (en) | High efficiency nanostructured photvoltaic device manufacturing | |
CN107910750B (en) | Preparation method of semiconductor laser material | |
Oshima et al. | Improvement of heterointerface properties of GaAs solar cells grown with InGaP layers by hydride vapor-phase epitaxy | |
Tatavarti et al. | Lightweight, low cost GaAs solar cells on 4 ″epitaxial liftoff (ELO) wafers | |
CN102107852A (en) | Semiconductor nano-structure, manufacturing method and application thereof | |
Wang | Lattice engineering: technology and applications | |
CN101740654A (en) | Semiconductor p-i-n junction solar battery epitaxial wafer and preparation method thereof | |
TWI496314B (en) | Compound semiconductor solar cell manufacturing laminated body, compound semiconductor solar cell and manufacturing method thereof | |
Lee et al. | Epitaxial lift-off of GaAs thin-film solar cells followed by substrate reuse | |
Gong et al. | Monocrystalline Si/$\beta $-Ga $ _2 $ O $ _3 $ pn heterojunction diodes fabricated via grafting | |
CN105355668A (en) | In(0.3)Ga(0.7)As cell with amorphous buffer layer structure and preparation method thereof | |
JP5231142B2 (en) | Manufacturing method of multi-junction solar cell | |
Sharma et al. | Novel Epitaxial Lift-Off for Flexible, Inexpensive GaAs Solar Cells | |
KR100425093B1 (en) | Solar Cell Using Chemical Compound Semiconductor and Fabrication Method For The Same | |
WO2013004188A1 (en) | Solar cell, system, and manufacturing method thereof | |
US20170154771A1 (en) | Selective area growth of semiconductors using patterned sol-gel materials |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180921 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20191014 Year of fee payment: 6 |