KR101444996B1 - ３ｄ 커패시터 및 ３ｄ 커패시터 제조 방법 - Google Patents
３ｄ 커패시터 및 ３ｄ 커패시터 제조 방법 Download PDFInfo
- Publication number
- KR101444996B1 KR101444996B1 KR1020120062598A KR20120062598A KR101444996B1 KR 101444996 B1 KR101444996 B1 KR 101444996B1 KR 1020120062598 A KR1020120062598 A KR 1020120062598A KR 20120062598 A KR20120062598 A KR 20120062598A KR 101444996 B1 KR101444996 B1 KR 101444996B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- fin structure
- dielectric layer
- fin
- fins
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000011810 insulating material Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims description 162
- 239000004065 semiconductor Substances 0.000 claims description 35
- 125000006850 spacer group Chemical group 0.000 claims description 17
- 238000002513 implantation Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 102
- 238000005530 etching Methods 0.000 description 22
- 238000005229 chemical vapour deposition Methods 0.000 description 21
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 238000000231 atomic layer deposition Methods 0.000 description 16
- 238000005240 physical vapour deposition Methods 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000001459 lithography Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 239000012212 insulator Substances 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 238000011161 development Methods 0.000 description 7
- 230000018109 developmental process Effects 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 6
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000226 double patterning lithography Methods 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical class F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 229910007245 Si2Cl6 Inorganic materials 0.000 description 3
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- VYIRVGYSUZPNLF-UHFFFAOYSA-N n-(tert-butylamino)silyl-2-methylpropan-2-amine Chemical compound CC(C)(C)N[SiH2]NC(C)(C)C VYIRVGYSUZPNLF-UHFFFAOYSA-N 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052691 Erbium Inorganic materials 0.000 description 2
- 229910052693 Europium Inorganic materials 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052688 Gadolinium Inorganic materials 0.000 description 2
- 229910052689 Holmium Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910052765 Lutetium Inorganic materials 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910052777 Praseodymium Inorganic materials 0.000 description 2
- 229910052772 Samarium Inorganic materials 0.000 description 2
- 229910052775 Thulium Inorganic materials 0.000 description 2
- 229910052769 Ytterbium Inorganic materials 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- -1 silicon carbide nitride Chemical class 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
- H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/041—Manufacture or treatment of capacitors having no potential barriers
- H10D1/043—Manufacture or treatment of capacitors having no potential barriers using patterning processes to form electrode extensions, e.g. etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
- H10D1/665—Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Abstract
3D 커패시터 및 3D 커패시터를 제조하는 방법이 개시된다. 예시적인 3D 커패시터는 복수의 핀을 포함하는 핀 구조를 포함한 기판을 포함한다. 3D 커패시터는 기판 상의 복수의 핀들 각각 사이에 배치된 절연 물질을 더 포함한다. 3D 커패시터는 복수의 핀들 각각에 배치된 유전층을 더 포함한다. 3D 커패시터는 핀 구조의 제1 부분에 배치된 제1 전극을 더 포함한다. 제1 전극은 핀 구조의 표면과 직접 접촉한다. 3D 커패시터는 핀 구조의 제2 부분에 배치된 제2 전극을 더 포함한다. 제2 전극은 유전층 상에 직접 배치되고, 핀 구조의 제1 부분 및 제2 부분은 상이하다.
Description
본 발명은 반도체 집적 회로에 관한 것이다.
반도체 집적 회로(IC) 산업은 급속한 성장을 이루었다. 집적 회로 진화 동안에, 기하학적 크기(즉, 제조 공정을 이용하여 생성될 수 있는 가장 작은 컴포넌트(또는 라인))는 감소한 반면, 기능 밀도(즉, 칩 영역당 상호접속된 장치의 수)는 일반적으로 증가하였다. 이러한 축소는 일반적으로 생산 효율성을 증가시키고 관련 비용을 낮춤으로써 이점을 제공한다. 또한, 이와 같은 축소는 IC 제조 및 처리의 복잡성을 증가시키고, 이러한 진보를 실현하기 위해, IC 제조에서 유사한 개발이 필요하다.
예를 들어, 반도체 산업이 높은 장치 밀도, 높은 성능, 및 비용 절감을 추구하기 위해서 나노미터 기술 공정 노드로 진행함에 따라, 제조 및 설계 모두에서의 도전 과제는 3차원(3D) 장치의 개발을 야기시킨다. 3D 장치의 개발과 함께, 3D 장치를 위한 커패시터가 필요하다.
그러므로, 기존의 커패시터 및 커패시터를 제조하는 방법은 일반적으로 자신의 의도된 목적에는 적절하지만, 모든 면에서 완전히 만족스러운 것은 아니다.
3D 커패시터 및 3D 커패시터를 제조하는 방법이 개시된다. 예시적인 3D 커패시터는 복수의 핀을 포함하는 핀 구조를 포함한 기판을 포함한다. 3D 커패시터는 기판 상의 복수의 핀들 각각 사이에 배치된 절연 물질을 더 포함한다. 3D 커패시터는 복수의 핀들 각각에 배치된 유전층을 더 포함한다. 3D 커패시터는 핀 구조의 제1 부분에 배치된 제1 전극을 더 포함한다. 제1 전극은 핀 구조의 표면과 직접 접촉한다. 3D 커패시터는 핀 구조의 제2 부분에 배치된 제2 전극을 더 포함한다. 제2 전극은 유전층 상에 직접 배치되고, 핀 구조의 제1 부분 및 제2 부분은 상이하다.
본 발명에 따르면 3D 커패시터 및 3D 커패시터를 제조하는 방법을 제공하는 것이 가능하다.
본 발명개시는 첨부 도면들과 함께 아래의 상세한 설명을 읽음으로써 가장 잘 이해된다. 본 산업계에서의 표준적인 실시에 따라, 다양한 피처(feature)들은 실척도로 도시되지 않았고 단지 예시를 목적으로 이용됨을 강조한다. 사실, 다양한 피처들의 치수는 설명의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1은 본 개시의 다양한 양태에 따라 반도체 장치를 제조하는 방법을 나타내는 흐름도이다.
도 2a 내지 도 10a는 도 1의 방법에 따라, 다양한 제조 단계에서, 반도체 장치의 일 실시예의 배경도를 나타낸다.
도 2b 내지 도 10b는 각각 도 2a 내지 도 10a에 도시된 반도체 장치의 개략적인 횡단면도를 부분적으로 또는 전체로 나타낸다.
도 11은 본 개시의 다양한 양태에 따라 반도체 장치를 제조하는 방법을 나타내는 흐름도이다.
도 12a 내지 도 18a는 도 11의 방법에 따라, 다양한 제조 단계에서, 반도체 장치의 일 실시예의 배경도를 나타낸다.
도 12b 내지 도 18b는 각각 도 12a 내지 도 18a에 도시된 반도체 장치의 개략적인 횡단면도를 부분적으로 또는 전체로 나타낸다.
도 1은 본 개시의 다양한 양태에 따라 반도체 장치를 제조하는 방법을 나타내는 흐름도이다.
도 2a 내지 도 10a는 도 1의 방법에 따라, 다양한 제조 단계에서, 반도체 장치의 일 실시예의 배경도를 나타낸다.
도 2b 내지 도 10b는 각각 도 2a 내지 도 10a에 도시된 반도체 장치의 개략적인 횡단면도를 부분적으로 또는 전체로 나타낸다.
도 11은 본 개시의 다양한 양태에 따라 반도체 장치를 제조하는 방법을 나타내는 흐름도이다.
도 12a 내지 도 18a는 도 11의 방법에 따라, 다양한 제조 단계에서, 반도체 장치의 일 실시예의 배경도를 나타낸다.
도 12b 내지 도 18b는 각각 도 12a 내지 도 18a에 도시된 반도체 장치의 개략적인 횡단면도를 부분적으로 또는 전체로 나타낸다.
다음의 개시는 본 발명의 상이한 피처(feature)들을 구현하는 다수의 상이한 실시예들, 또는 예들을 제공한다. 컴포넌트 및 배치의 특정한 예들은 본 개시를 단순화하기 위해 이하에 설명된다. 물론, 이러한 설명은 단지 예일 뿐 제한하기 위한 것이 아니다. 예를 들어, 이어지는 설명에서 제2 피처 위에 제1 피처의 형성은, 제1 피처 및 제2 피처가 직접 접촉하여 형성되는 실시예를 포함하고, 제1 피처 및 제2 피처가 직접 접촉하여 형성되지 않도록 제1 피처와 제2 피처 사이에 부가적인 피처들이 형성되는 실시예들을 또한 포함할 수 있다. 게다가, 본 개시는 다양한 예들에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 단순함과 명료함을 위한 것으로, 그 자체가 논의된 다양한 실시예들 및/또는 구성들 사이의 관계를 지시하지 않는다. 또한, 본 명세서에 개시된 컴포넌트들은 본 개시의 범위를 벗어나지 않고 본 명세서에 도시된 예시적인 실시예들과는 상이한 방법으로 정렬, 조합, 또는 구성될 수 있다. 당업자는 본 명세서에는 명시적으로 기술되지 않았지만, 본 발명의 원리들을 포함하는 다양한 등가물을 고안할 수 있음을 이해한다.
본 발명의 하나 이상의 실시예들로부터 이익을 얻을 수 있는 장치의 예는, 반도체 장치이다. 이와 같은 장치는, 예를 들어, 3 차원(3D) 장치를 위한 커패시터이다. 커패시터는 금속 절연체 금속(metal insulator metal; MIM) 또는 금속 절연체 반도체(metal insulator semiconductor; MIS) 커패시터와 같은 3D 커패시터일 수 있다. 3D 커패시터는, 예를 들어, 핀 전계 효과 트랜지스터(fin-like field effect transistor; FinFET) 장치와 같은 3D 장치와 함께 이용될 수 있다. FinFET 장치는, 예를 들어, P형 금속 산화막 반도체(P-type metal-oxide-semiconductor; PMOS) FinFET 장치, 또는 N형 금속 산화막 반도체(NMOS) FinFET 장치일 수 있다. 다음 설명은 본 개시의 다양한 실시예들을 나타내기 위해 FinFET 장치를 위한 MIM 커패시터 예를 계속 이용할 것이다. 그러나, 본 개시는 특별하게 특허청구 되는 것을 제외하고, 특정한 유형의 장치로 제한되어서는 안된다는 것을 이해해야 한다.
도 1 및 도 2a, 도 2b 내지 도 10a, 도 10b를 참조하면, 방법(100) 및 반도체 장치(200)는 이하에 총괄하여 기술된다. 도 1은 본 개시의 다양한 양태에 따라 집적 회로 장치를 제조하는 방법(100)의 흐름도이다. 본 실시예에서, 방법(100)은 3D 커패시터를 포함하는 집적 회로 장치를 제조하는 것이다. 방법(100)은 기판이 제공되는 블록(102)에서 시작한다. 블록(104)에서, 핀 구조가 기판 위에 형성된다. 핀 구조의 형성은 마스크층을 패턴화하고, 마스크층을 이용하여 반도체 기판을 에칭하는 것을 포함할 수 있다. 블록(106)에서, 핀 구조는 핀 구조 상에 저 저항성 표면을 형성하기 위해 주입된다. 방법(100)은 블록(108)으로 계속 진행하고, 이 블록에서 절연 물질이 핀 구조 상에 증착된다. 절연 물질은, 핀 구조를 커버하고 실질적으로 핀 구조의 각각의 핀 사이의 영역을 충진하도록 증착될 수 있다. 유전층의 탑 표면을 평탄화하여 핀 구조의 탑 표면을 노출하도록 평탄화 공정이 그 뒤에 수행될 수 있다. 방법(100)은 블록(110)으로 계속 진행하고, 이 블록에서 핀 구조의 일부가 노출되도록 에칭 공정이 절연 물질 상에 수행된다. 블록(112)에서, 유전층이 핀 구조의 저 저항성 표면 위에 형성된다. 방법(100)은 블록(114)으로 진행하고, 이 블록에서 제1 전극이 핀 구조의 제1 부분에 형성되고, 제2 전극이 핀 구조의 제2 부분에 형성된다. 제1 부분 및 제2 부분은 상이하다. 방법(100)은 블록(116)으로 진행하고, 이 블록에서 집적 회로 장치의 제조가 완료된다. 부가적인 단계들이 상기 방법(100) 이전에, 방법 동안에, 그리고 방법 이후에 제공될 수 있고, 기술된 방법들의 일부는 상기 방법의 다른 실시예들을 위해 교체되거나 제거될 수 있다. 이어지는 설명은 도 1의 방법(100)에 따라 제조될 수 있는 집적 회로 장치의 다양한 실시예들을 나타낸다.
도 2a 내지 도 10a는 도 1의 방법에 따라, 다양한 제조 단계에서, 반도체 장치의 일 실시예의 배경도를 나타낸다. 도 2b 내지 도 10b는 각각 라인(a-a)을 따라 취해진 도 2a 내지 도 10a에 도시된 반도체 장치의 개략적인 횡단면도를 부분적으로 또는 전체로 나타낸다. 본 개시에서, 반도체 장치는 3D 커패시터이다. 3D 커패시터(200)는 마이크로프로세서, 메모리 셀, 및/또는 다른 집적 회로 장치에 포함될 수 있다. 도 2a, 도 2b 내지 도 10a, 도 10b는 본 개시의 개념의 더욱 양호한 이해를 위해 간략화되었다. 추가적인 피처들이 3D 커패시터(200)에 추가될 수 있고, 이하에 기술된 피처들 중 일부는 반도체 장치(200)의 다른 실시예들에서 교체되거나 제거될 수 있다.
도 2a 및 2b를 참조하면, 3D 커패시터(200)는 기판(예컨대, 웨이퍼)(210)를 포함한다. 기판(210)은 벌크 실리콘 기판이다. 대안적으로, 기판(210)은 결정 구조의 실리콘 또는 게르마늄과 같은 기본(elementary) 반도체; 실리콘 게르마늄, 탄화 규소, 비화 갈륨, 인화 갈륨, 인화 인듐, 비화 인듐 및/또는 안티몬화 인듐과 같은 화합물 반도체; 또는 이들의 조합을 포함한다. 대안적으로, 기판(210)은 실리콘 온 인슐레이터(silicon-on-insulator; SOI) 기판이다. SOI 기판은 산소의 주입에 의한 분리(separation by implantation of oxygen; SIMOX), 웨이퍼 본딩 및/또는 다른 적합한 방법을 이용하여 제조될 수 있다.
도 2a 및 도 2b를 더욱 참조하면, 기판(210) 위에 유전층(212)이 형성된다. 유전층(212)은 임의의 적합한 공정에 의해 임의의 적합한 두께로 형성된다. 본 실시예에서, 유전층(212)은 실리콘 산화물을 포함하고, CVD 또는 열 산화 공정에 의해 형성된다. 열 산화 공정은 건식 공정 또는 습식 공정일 수 있다. 다양한 예에서, 실리콘 산화물은 물리적 기상 증착(physical vapor deposition; PVD), 원자층 증착(atomic layer deposition; ALD), 고밀도 플라즈마 CVD(high density plasma CVD; HDPCVD), 다른 적합한 방법, 및/또는 이들의 조합에 의해 형성될 수 있다. CVD 공정은, 예를 들어, 헥사클로로디실란(HCD 또는 Si2Cl6), 디클로로실란(DCS 또는 SiH2Cl2), 비스(3차부틸아미노)실란(BTBAS 또는 C8H22N2Si) 및 디실란(DS 또는 Si2H6)을 포함하는 화학 물질을 이용할 수 있다.
마스크층(214)은 유전층(212) 위에 형성된다. 본 실시예에서, 마스크층(214)은 실리콘 질화물을 포함하고, CVD 공정에 의해 형성된다. 마스크층(214)은 정지층/하드 마스크층일 수 있다. 마스크층(214)은 임의의 적합한 공정에 의해 임의의 적합한 두께로 형성된다. 마스크층(214)은 실리콘 질화물, 실리콘 산화질화물, 실리콘 탄화물, 실리콘 탄화 질화물, 다른 적합한 물질, 또는 이들의 조합물과 같은 물질을 포함할 수 있다. 본 실시예에서, 마스크층(214)은 실리콘 질화물을 포함하고, 화학적 기상 증착(chemical vapor deposition; CVD) 공정에 의해 형성된다. 다양한 예에서, 실리콘 질화물은 물리적 기상 증착(physical vapor deposition; PVD), 원자층 증착(atomic layer deposition; ALD), 고밀도 플라즈마 CVD(high density plasma CVD; HDPCVD), 다른 적합한 방법, 및/또는 이들의 조합에 의해 형성될 수 있다. CVD 공정은, 예를 들어, 헥사클로로디실란(HCD 또는 Si2Cl6), 디클로로실란(DCS 또는 SiH2Cl2), 비스(3차부틸아미노)실란(BTBAS 또는 C8H22N2Si) 및 디실란(DS 또는 Si2H6)을 포함하는 화학 물질을 이용할 수 있다.
포토레지스트층(216)은 마스크층(214) 위에 형성된다. 포토레지스트층(216)은 임의의 적합한 공정에 의해 임의의 적합한 두께로 형성된다.
도 3a 및 도 3b를 참조하면, 핀 구조(218)(복수의 핀들(218a, 218b, 및 218c)을 포함함)는 포토리소그래피 및 에칭 공정과 같은 임의의 적합한 공정에 의해 형성된다. 예를 들어, 본 실시예에서, 핀 구조(218)는 포토레지스트층(216)을 패턴에 노출하고, 포스트 노출 베이크 공정을 수행하고, 포토레지스트층(216) 및 마스크층(214)을 포함하는 마스킹 요소를 형성하기 위해 포토레지스트층(216)을 현상함으로써 형성된다. 포토레지스트층(216)을 패턴화하는 것은, 포토레지스트 코팅, 소프트 베이킹, 마스크 정렬, 패턴 노출, 포트스 노출 베이킹, 포토레지스트 현상, 및 하드 베이킹의 처리 단계들을 포함할 수 있다. 패턴화는 또한 마스크 없는 포토리소그래피, 전자 빔 기록, 이온 빔 기록, 및 분자압인(molecular imprint)과 같은, 다른 적절한 방법에 의해 구현되거나 교체될 수 있다. 그 다음에, 마스킹 요소(포토레지스트층(216) 및 마스크층(214)을 포함함)는 에칭 공정에 이용되어 핀 구조(218)롤 기판(210)으로 에칭할 수 있다. 에칭 공정은 패턴화된 마스크층(214)을 이용하여 에칭될 영역을 정의하고 3D 커패시터(200)의 다른 영역을 보호한다. 에칭 공정은 습식 에칭 공정, 건식 에칭 공정, 또는 이들의 조합을 포함할 수 있다. 핀 구조(218)는 반응성 이온 에칭(reactive ion etch; RIE)을 이용하는 에칭 공정 및/또는 다른 적합한 공정에 의해 형성될 수 있다. 일례로, 플루오린화수소산(HF) 또는 버퍼링된 HF가 마스크층(214)에 의해 정의된 패턴에 따라 기판(210)을 노출하기 위해 유전층(212)을 에칭하는데 이용될 수 있다. 일례로, 기판(210)을 에칭하기 위해 이용되는 건식 에칭 공정은 플루오린 함유 기체를 포함하는 화학 물질을 포함한다. 이 예를 증진하기 위해서, 건식 에칭의 화학 물질은 CF4, SF6, 또는 NF3를 포함한다. 대안적으로, 핀 구조(218)는 더블 패턴닝 리소그래피(double-patterning lithography; DPL) 공정에 의해 형성된다. DPL은 패턴을 두 개의 인터리브 패턴으로 분할함으로써 기판 상에 패턴을 구성하는 방법이다. DPL은 향상된 피처 (예컨대, 핀) 밀도를 허용한다. 이중 노출을 포함하는 다양한 DPL 방법이 이용될 수 있다(예컨대, 두 개의 마스크 셋트를 이용함).
도 4a 및 도 4b를 참조하면, 유전층(212) 및 마스크층(214)은 핀 구조(218)의 각 핀(218a, 218b, 218c)의 탑 부분을 노출하기 위해 제거된다. 유전층(212) 및 마스크층(214)은 임의의 적합한 공정에 의해 제거될 수 있다. 예를 들어, 유전층(212) 및 마스크층(214)의 제거는 습식 에칭 공정, 건식 에칭 공정, 또는 이들의 조합을 포함할 수 있다.
도 5a 및 도 5b를 참조하면, 주입 공정(220)이 3D 커패시터(200) 상에 수행되어 핀 구조(218)를 도핑/주입하여 핀 구조(218) 상에 저 저항성 표면(221)을 형성한다. 주입 공정(220)은 붕소, BF2, 인, 비소, 또는 저 저항성 표면(221)을 제공하기 위한 임의의 다른 적합한 주입 종과 같은 도펀트를 이용하는 것을 포함할 수 있다. 일부 실시예들에서, 이것은 대략 5 내지 150 KeV 사이의 에너지에서, 대략 1E15 내지 1E 16 atoms/cm2 사이의 도즈로 붕소 또는 인의 이온 주입을 통해 달성된다.
도 6a 및 도 6b를 참조하면, 기판(210) 위에 (그리고 핀 구조(218)의 저 저항성 표면(221) 위에) 절연 물질(222)이 증착된다. 절연 물질(222)은 핀 구조(218)의 각 핀(218a, 218b, 218c)을 서로 분리하고 각 핀을 둘러싸도록 증착된다. 절연 물질(222)은 실리콘 산화물, 실리콘 질화물, 실리콘 산화질화물, 저유전율 물질, 공극, 다른 적합한 물질, 또는 이들의 조합과 같은 절연 물질을 포함할 수 있다. 본 실시예에서, 절연 물질(222)은 실리콘 산화물을 포함한다. 실리콘 산화물은 CVD 공정에 의해 증착될 수 있다. 다양한 예에서, 실리콘 산화물은 물리적 기상 증착(physical vapor deposition; PVD), 원자층 증착(atomic layer deposition; ALD), 고밀도 플라즈마 CVD(high density plasma CVD; HDPCVD), 다른 적합한 방법, 및/또는 이들의 조합에 의해 형성될 수 있다. 실리콘 산화물은 대안적으로 고세장비 공정(high aspect ratio process; HARP)에 의해 형성될 수 있다. 다양한 실시예들에서, 선택적인 열 산화 트렌치 라이너가 트렌치 인터페이스를 향상시키기 위해 성장될 수 있다. CVD 공정은, 예를 들어, 헥사클로로디실란(HCD 또는 Si2Cl6), 디클로로실란(DCS 또는 SiH2Cl2), 비스(3차부틸아미노)실란(BTBAS 또는 C8H22N2Si) 및 디실란(DS 또는 Si2H6)을 포함하는 화학 물질을 이용할 수 있다. 절연 물질(222)은 다층 구조(예를 들어, 라이너 위에 형성된 실리콘 질화물을 갖는 열 산화 라이너 층)를 가질 수 있다.
도 7a 및 도 7b를 참조하면, 평탄화 공정이 3D 커패시터(200)에 수행된다. 일 실시예에서, 평탄화 공정은 절연 물질(222)의 과도한 부분을 제거하기 위해 3D 커패시터(200)에 적용된 화학적 기계적 연마( chemical mechanical polishing; CMP) 공정을 포함한다. 평탄화 공정은 절연 물질(222)을 제거하여 핀 구조(218)의 각 핀(218a, 218b, 218c)의 탑 부분을 노출하도록 수행될 수 있다.
도 8a 및 도 8b를 참조하면, 에칭 공정이 이용되어 핀 구조(218)의 각 핀(218a, 218b, 218c) 사이의 과도한 절연 물질(222)을 에치백하여 핀 구조(218)의 각 핀의 제1 측벽 및 제2 측벽을 노출한다. 에칭 공정은 습식 에칭 공정, 건식 에칭 공정, 또는 이들의 조합을 포함할 수 있다. 일례로, 절연 물질(222)을 에칭하기 위해 이용되는 건식 에칭 공정은 플루오린 함유 기체를 포함하는 화학 물질을 포함할 수 있다. 이 예를 증진하기 위해서, 건식 에칭의 화학 물질은 CF4, SF6, 또는 NF3를 포함한다.
도 9a 및 도 9b를 참조하면, 3D 커패시터(200)는 유전층(224)을 포함한다. 유전층(224)은 핀 구조(218)를 횡단한다. 일부 실시예들에서, 유전층(224)은 실리콘 산화물, 실리콘 질화물, 실리콘 산화질화물, 또는 고유전율(high-k) 유전체를 포함할 수 있다. 고유전율 유전체는 특정 금속 산화물을 포함한다. 고유전율 유전체를 위해 이용되는 금속 산화물의 예는, Li, Be, Mg, Ca, Sr, Sc, Y, Zr, Hf, Al, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, 및 이들의 혼합물의 산화물을 포함한다. 본 실시예에서, 유전층(224)은 HfOx를 포함하는 고유전율 유전층이다. 게이트 유전층(224)은 원자층 증착(atomic layer deposition; ALD), 화학적 기상 증착(chemical vapor deposition; CVD), 물리적 기상 증착(physical vapor deposition; PVD), 열산화, UV-오존 산화, 또는 이들의 조합과 같은 적합한 공정을 이용하여 형성될 수 있다. 유전층(224)은 유전층(224) 및 기판(210) 및/또는 핀 구조(218) 사이의 손상을 줄이기 위해 계면층(도시되지 않음)을 더 포함할 수 있다. 계면층은 실리콘 산화물을 포함할 수 있다.
도 10a 및 도 10b를 참조하면, 3D 커패시터(200)는 핀 구조(218)의 제1 부분에 형성된 제1 전극(226), 및 핀 구조(218)의 제2 부분에 형성된 제2 전극(228)을 포함한다. 핀 구조(218)의 제1 부분 및 제2 부분은 상이하다. 예시된 실시예에서, 제1 부분은 핀(218a)의 일부를 포함하고, 제2 부분은 핀(218b, 218c)의 일부를 포함한다. 제1 전극(226) 및 제2 전극(228)은 임의의 적합한 도전 물질을 포함한다. 예를 들어, 제1 전극(226) 및 제2 전극(228)은 Al, Cu, 및 W, 다른 도전 물질, 또는 이들의 조합을 포함한다.
제1 전극(226) 및 제2 전극(228)은 증착 공정, 리소그래피 패턴화 공정 및 에칭 공정을 포함하는 임의의 적합한 공정에 의해 형성될 수 있다. 증착 공정은 화학적 기상 증착(chemical vapor deposition; CVD), 물리적 기상 증착(physical vapor deposition; PVD), 원자층 증착(atomic layer deposition; ALD), 고밀도 플라즈마 CVD(high density plasma CVD; HDPCVD), 유기 금속 CVD(metal organic CVD; MOCVD), 원격 플라즈마 CVD(remote plasma CVD; RPCVD), 플라즈마 향상 CVD(plasma enhanced CVD; PECVD), 저압 CVD(low-pressure CVD; LPCVD), 원자층 CVD(atomic layer CVD; ALCVD), 대기압 CVD(atmospheric pressure CVD; APCVD), 도금, 다른 적합한 방법, 또는 이들의 조합을 포함한다. 리소그래피 패턴화 공정은 포토레지스트 코팅(예컨대, 스핀 온 코팅), 소프트 베이킹, 마스크 정렬, 노출, 포스트 노출 베이킹, 포토레지스트 현상, 세정, 건조(예컨대, 하드 베이킹), 다른 적합한 공정, 또는 이들의 조합을 포함한다. 대안적으로, 리소그래피 노출 공정은 마스크없는 포토리소그래피, 전자 빔 기록, 및 이온 빔 기록과 같은 다른 방법에 의해 구현되거나 교체된다. 또 다른 대안으로, 리소그래피 패턴화 공정은 나노임프리트 기술을 구현할 수 있다. 에칭 공정은 건식 에칭, 습식 에칭, 및/또는 다른 에칭 방법을 포함한다.
도 10a 및 도 10b에 도시된 바와 같이, 3D 커패시터(200)는 복수의 핀들(218a, 218b, 218c)을 포함하는 핀 구조(218)를 포함하는 기판(210)을 포함한다. 현재 실시예가 3개의 핀들(218a, 218b, 218c)을 예시하지만, 더 많거나/더 적은 핀들이 고려된다. 기판(210) 및 핀 구조(218)는 저 저항성 표면(221)을 포함한다. 저 저항성 표면(221)은 기판(210) 및 핀 구조(218)의 탑 부분/층 상에 형성된다. 더욱이, 저 저항성 표면(221)은 핀 구조(218)의 각각의 핀(218a, 218b, 218c)의 측벽 상에 형성된다. 3D 커패시터(200)는 저 저항성 표면(221) 상에 그리고 핀 구조(218)의 각각의 핀(218a, 218b, 218c) 사이의 영역에 배치된 절연 물질(222)을 더 포함한다. 유전층(224)이 핀 구조(218) 및 저 저항성 표면(221) 위에 형성된다. 유전층(224)은 핀 구조(218)의 각각의 핀(218a, 218b, 218c)을 횡단한다. 제 1전극(226)이 유전층(224) 위에 형성된다. 제1 전극(226)은 핀 구조(218)의 적어도 하나의 핀(예컨대, 218a)의 중앙 영역에 형성된다. 예시된 실시예에서, 제1 전극(226)은 제1 전극(226)의 근간이 되는 제1 핀(예컨대, 218a)의 저 저항성 표면(221)과 직접 접촉하여, 전류가 저 저항성 표면(221)을 통해 제1 전극(226)과 핀 구조(218) 사이를 지나갈 수 있도록 한다. 제2 전극(228)이 핀 구조(218)의 제2 부분에 형성된다. 제2 전극(228)은 유전층(224)에 형성되어, 그로 인해 핀 구조(218)로부터 분리된다. 제2 전극(228)은 핀 구조(218)의 제2 부분 상에서 핀들(218a, 218b, 218c)의 길이를 따라 형성되고 핀 구조(218)를 횡단한다. 예시된 실시예에서, 제2 전극(228)은 또한 핀 구조(218)의 핀들(218a, 218b, 218c) 사이의 영역에서 유전층(224) 상에 형성된다. 예시된 실시예에서, 제1 전극(226) 및 제2 전극(228)은 핀 구조(218) 중 하나의 핀도 공동으로 갖지 않도록 형성된다. 제1 전극(226) 및 제2 전극(228)은 서로 분리된다.
도 10a 및 도 10b의 실시예는 금속 절연막 반도체(metal insulator semiconductor; MIS) 커패시터를 제공한다. 예시된 바와 같이, 제1 전극(226)은 핀 구조(218)를 포함하는 기판(210)에 저 저항성 표면(221)을 통하여 연결을 제공한다. 제2 전극(228)으로부터 유전층(224)에 의해 분리되는 핀 구조(218)을 포함하는 기판(210)(저 저항성 표면(221)을 구비함)은 MIS 커패시터를 제공한다. 도 10a 및 도 10b의 본 실시예에 예시된 3D 커패시터(200)가 오직 3개의 핀만을 포함하지만, 3D 커패시터(200)는 설계 요건에 따라, 하나 이상의 핀들을 포함할 수 있음을 이해한다. 더욱이, 예시된 실시예에서, 제1 전극은 오직 하나의 핀 상에 형성되지만, 제1 전극은 설계 요건에 따라 하나 보다 많은 핀 상에 형성될 수 있음을 이해한다.
도 11을 참조하면, 본 개시의 다양한 양태에 따라 반도체 장치를 제조하는 방법(300)이 기술된다. 방법(300)의 실시예는 앞서 논의된 방법(100)의 실시예와 유사한 공정 단계를 포함할 수 있다. 방법(300)의 실시예를 논의함에 있어서, 처리 및/또는 구조에 관한 일부 세부 사항들은, 방법(100)의 실시예에 기술된 것과 유사하다면, 간단함을 위해 스킵될 수 있다.
본 실시예에서, 방법(300)은 3D 커패시터를 포함하는 집적 회로 장치를 제조하는 것이다. 방법(300)은 기판이 제공되는 블록(302)에서 시작한다. 블록(304)에서, 핀 구조가 기판 위에 형성된다. 핀 구조의 형성은 마스크층을 패턴화하고, 마스크층을 이용하여 반도체 기판을 에칭하는 것을 포함할 수 있다. 블록(306)에서, 절연 물질이 핀 구조 상에 증착된다. 절연 물질은, 핀 구조를 커버하고 실질적으로 핀 구조의 각각의 핀 사이의 영역을 충진하도록 증착될 수 있다. 유전층의 탑 표면을 평탄화하여 핀 구조의 탑 부분을 노출하도록 평탄화 공정이 그 뒤에 수행될 수 있다. 방법(100)은 블록(308)으로 계속 진행하고, 이 블록에서 핀 구조의 일부가 노출되도록 에칭 공정이 절연 물질 상에 수행된다. 블록(310)에서, 핀 구조는 핀 구조 상에 저 저항성 표면을 형성하기 위해 주입된다. 블록(312)에서, 유전층이 핀 구조의 저 저항성 표면 위에 형성된다. 방법(300)은 블록(314)으로 진행하고, 이 블록에서 제1 전극이 핀 구조의 제1 부분에 형성되고, 제2 전극이 핀 구조의 제2 부분에 형성된다. 제1 부분 및 제2 부분은 상이하다. 방법(300)은 블록(316)으로 진행하고, 이 블록에서 집적 회로 장치의 제조가 완료된다. 부가적인 단계들이 상기 방법(300) 이전에, 방법 동안에, 그리고 방법 이후에 제공될 수 있고, 기술된 방법들의 일부는 상기 방법의 다른 실시예들을 위해 교체되거나 제거될 수 있다. 이어지는 설명은 도 11의 방법(300)에 따라 제조될 수 있는 집적 회로 장치의 다양한 실시예들을 나타낸다.
도 12a, 도 12b 내지 18a, 도 18b는 도 11의 방법(300)에 따라 여러 제조 단계에서의 반도체 장치(400)의 일 실시예의 개략적 횡단면도를 나타낸다. 도 12a, 도 12b 내지 도 18a, 도 18b의 반도체 장치(400)는 도 2a, 도 2b 내지 도 10a, 도 10b의 반도체 장치(200)와 특정한 면에서 유사하다. 따라서, 도 2a, 도 2b 내지 도 10a, 도 10b 및 도 12a, 도 12b 내지 도 18a, 도 18b의 유사한 피처는 명료함과 간단함을 위해 동일한 참조 번호에 의해 식별된다.
도 12a 및 도 12b를 참조하면, 3D 커패시터(400)는 기판(210)을 포함한다. 본 실시예에서, 3D 커패시터(400)에 정의된 기판(210)은 조성, 형성, 및 구성의 면에서 3D 커패시터(200)의 기판(210)과 실질적으로 유사하다. 대안적인 실시예에서, 이들은 상이하다. 도 12a 및 도 12b를 참조하면, 3D 커패시터(400)는 또한 유전층(212), 마스크층(214), 및 포토레지스트층(216)을 포함한다. 본 실시예에서, 3D 커패시터(400)에 정의된 유전층(212), 마스크층(214), 및 포토레지스트층(216)은 조성, 형성, 및 구성의 면에서 3D 커패시터(200)의 유전층(212), 마스크층(214), 및 포토레지스트층(216)과 실질적으로 유사하다. 대안적인 실시예에서, 이들은 상이하다.
도 13a 및 도 13b를 참조하면, 핀 구조(218)(복수의 핀들(218a, 218b, 및 218c)을 포함함)는 포토리소그래피 및 에칭 공정과 같은 임의의 적합한 공정에 의해 형성된다. 본 실시예에서, 3D 커패시터(400)의 핀 구조(218)를 형성하는 공정은 3D 커패시터(200)의 핀 구조(218)를 형성하는 공정과 실질적으로 유사하다. 대안적인 실시예에서, 이들은 상이하다.
도 14a 및 도 14b를 참조하면, 기판(210) 위에 절연 물질(222)이 증착된다. 본 실시예에서, 3D 커패시터(400)에 정의된 절연 물질(222)은 조성, 형성, 및 구성의 면에서 3D 커패시터(200)의 절연 물질(222)과 실질적으로 유사하다. 대안적인 실시예에서, 이들은 상이하다.
도 15a 및 도 15b를 참조하면, 평탄화 공정이 3D 커패시터(400) 상에 수행된다. 일 실시예에서, 평탄화 공정은 절연 물질(222)의 과도한 부분을 제거하기 위해 3D 커패시터(400)에 적용된 화학적 기계적 연마(chemical mechanical polishing; CMP) 공정을 포함한다. 평탄화 공정은 절연 물질(222), 유전층(212) 및 하드 마스크(214)를 제거하여 핀 구조(218)의 각 핀(218a, 218b, 218c)의 탑 표면을 노출하도록 수행될 수 있다.
도 16a 및 도 16b를 참조하면, 에칭 공정이 이용되어 핀 구조(218)의 각 핀(218a, 218b, 218c) 사이의 과도한 절연 물질(222)을 에치백하여 핀 구조(218)의 각 핀의 제1 측벽 및 제2 측벽을 노출한다. 본 실시예에서, 3D 커패시터(400)의 과도한 절연 물질(222)을 에치백하는데 이용되는 에칭 공정은 3D 커패시터(200)의 과도한 절연 물질(222)을 에치백하는데 이용되는 에칭 공정과 실질적으로 유사하다. 대안적인 실시예에서, 이들은 상이하다.
도 16a 및 도 16b를 참조하면, 주입 공정(220)이 3D 커패시터(400) 상에 수행되어 핀 구조(218)를 주입하여 핀 구조(218) 상에 저 저항성 표면(221)을 형성한다. 본 실시예에서, 3D 커패시터(400)의 핀 구조(218)를 주입하는데 이용되는 주입 공정(220)은 3D 커패시터(200)의 핀 구조(218)를 주입하는데 이용되는 주입 공정(220)과 실질적으로 유사하다. 대안적인 실시예에서, 이들은 상이하다.
도 17a 및 도 17b를 참조하면, 3D 커패시터(400)는 유전층(410)을 포함한다. 유전층(410)은 핀 구조(218)를 횡단한다. 일부 실시예들에서, 유전층(410)은 실리콘 산화물, 실리콘 질화물, 실리콘 산화질화물, 또는 고유전율(high-k) 유전체를 포함할 수 있다. 고유전율 유전체는 특정 금속 산화물을 포함한다. 고유전율 유전체를 위해 이용되는 금속 산화물의 예는, Li, Be, Mg, Ca, Sr, Sc, Y, Zr, Hf, Al, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, 및 이들의 혼합물의 산화물을 포함한다. 본 실시예에서, 유전층(410)은 HfOx를 포함하는 고유전율 유전층이다. 유전층(410)은 원자층 증착(atomic layer deposition; ALD), 화학적 기상 증착(chemical vapor deposition; CVD), 물리적 기상 증착(physical vapor deposition; PVD), 열산화, UV-오존 산화, 또는 이들의 조합과 같은 적합한 공정을 이용하여 형성될 수 있다. 유전층(410)은 유전층(410) 및 기판(210) 및/또는 핀 구조(218) 사이의 손상을 줄이기 위해 계면층(도시되지 않음)을 더 포함할 수 있다. 계면층은 실리콘 산화물을 포함할 수 있다.
도 17a 및 도 17b를 계속 참조하면, 3D 커패시터(400)는 핀 구조(218)의 제1 부분에 형성된 제1 전극(412)을 더 포함한다. 예시된 실시예에서, 제1 부분은 핀들(218a, 218b, 218c)의 일부를 포함한다. 제1 전극(412)은 예를 들어, Al, Cu, 및 W와 같은 도전 재료, 다른 적합한 도전 재료, 또는 이들의 조합을 포함한다. 제1 전극(214)은 증착 공정, 리소그래피 패턴화 공정 및 에칭 공정과 같은 임의의 적합한 공정에 의해 형성될 수 있다. 증착 공정은 화학적 기상 증착(chemical vapor deposition; CVD), 물리적 기상 증착(physical vapor deposition; PVD), 원자층 증착(atomic layer deposition; ALD), 고밀도 플라즈마 CVD(high density plasma CVD; HDPCVD), 유기 금속 CVD(metal organic CVD; MOCVD), 원격 플라즈마 CVD(remote plasma CVD; RPCVD), 플라즈마 향상 CVD(plasma enhanced CVD; PECVD), 저압 CVD(low-pressure CVD; LPCVD), 원자층 CVD(atomic layer CVD; ALCVD), 대기압 CVD(atmospheric pressure CVD; APCVD), 도금, 다른 적합한 방법, 또는 이들의 조합을 포함한다. 리소그래피 패턴화 공정은 포토레지스트 코팅(예컨대, 스핀 온 코팅), 소프트 베이킹, 마스크 정렬, 노출, 포스트 노출 베이킹, 포토레지스트 현상, 세정, 건조(예컨대, 하드 베이킹), 다른 적합한 공정, 또는 이들의 조합을 포함한다. 대안적으로, 리소그래피 노출 공정은 마스크 없는 포토리소그래피, 전자 빔 기록, 및 이온 빔 기록과 같은 다른 방법에 의해 구현되거나 교체된다. 또 다른 대안으로, 리소그래피 패턴화 공정은 나노임프리트 기술을 구현할 수 있다. 에칭 공정은 건식 에칭, 습식 에칭, 및/또는 다른 에칭 방법을 포함한다.
도 17a 및 도 17b를 계속 참조하면, 3D 커패시터(400)는 제1 전극(412)의 두 측벽 상에 형성된 스페이서(414)를 또한 포함한다. 스페이서(414)는 핀 구조(218)의 각각의 핀(218a, 218b, 218c)을 횡단한다. 스페이서(414)는 적합한 공정에 의해 적합한 두께로 형성된다. 예를 들어, 유전층(예를 들어, 실리콘 산화층)은 3D 커패시터(400) 위에 전반적 증착되고, 그리고 나서, 도 17a 및 도 17b에 나타난 바와 같이 실리콘 산화층은 스페이서(414)를 형성하기 위해 실리콘 산화층을 제거하도록 에칭된다. 대안적으로, 스페이서(414)는 실리콘 질화물, 실리콘 산화질화물, 또는 이들의 조합과 같은 다른 유전체를 포함한다.
도 18a 및 도 18b를 참조하면, 3D 커패시터(400)는 핀 구조(218)의 제2 부분 상에 형성된 제2 전극(416)을 포함한다. 예시된 바와 같이, 핀 구조(218)의 제1 부분(제1 전극(412)을 포함함) 및 제2 부분(제2 전극(416)을 포함함)은 상이하다. 예시된 실시예에서, 제2 부분은 핀들(218a, 218b, 218c)의 일부를 포함한다. 제2 전극(416)은 예를 들어, Al, Cu, 및 W와 같은 도전 재료, 다른 적합한 도전 재료, 또는 이들의 조합을 포함한다. 제2 전극(416)은 증착 공정, 리소그래피 패턴화 공정 및 에칭 공정과 같은 임의의 적합한 공정에 의해 형성될 수 있다. 증착 공정은 화학적 기상 증착(chemical vapor deposition; CVD), 물리적 기상 증착(physical vapor deposition; PVD), 원자층 증착(atomic layer deposition; ALD), 고밀도 플라즈마 CVD(high density plasma CVD; HDPCVD), 유기 금속 CVD(metal organic CVD; MOCVD), 원격 플라즈마 CVD(remote plasma CVD; RPCVD), 플라즈마 향상 CVD(plasma enhanced CVD; PECVD), 저압 CVD(low-pressure CVD; LPCVD), 원자층 CVD(atomic layer CVD; ALCVD), 대기압 CVD(atmospheric pressure CVD; APCVD), 도금, 다른 적합한 방법, 또는 이들의 조합을 포함한다. 리소그래피 패턴화 공정은 포토레지스트 코팅(예컨대, 스핀 온 코팅), 소프트 베이킹, 마스크 정렬, 노출, 포스트 노출 베이킹, 포토레지스트 현상, 세정, 건조(예컨대, 하드 베이킹), 다른 적합한 공정, 또는 이들의 조합을 포함한다. 대안적으로, 리소그래피 노출 공정은 마스크 없는 포토리소그래피, 전자 빔 기록, 및 이온 빔 기록과 같은 다른 방법에 의해 구현되거나 교체된다. 또 다른 대안으로, 리소그래피 패턴화 공정은 나노임프리트 기술을 구현할 수 있다. 에칭 공정은 건식 에칭, 습식 에칭, 및/또는 다른 에칭 방법을 포함한다.
도 18a 및 도 18b에 도시된 바와 같이, 3D 커패시터(400)는 복수의 핀들(218a, 218b, 218c)을 포함하는 핀 구조(218)를 포함하는 기판(210)을 포함한다. 현재 실시예가 3개의 핀들(218a, 218b, 218c)을 예시하지만, 더 많거나/더 적은 핀들이 고려된다. 핀 구조(218)는 핀 구조(218)의 각 핀(218a, 218b, 218c)의 측벽의 일부 상에 저 저항성 표면(221)을 포함한다. 저 저항성 표면(221)은 핀 구조(218)의 탑 부분/층 상에 형성된다. 3D 커패시터(400)는 기판(210) 상의 핀 구조(218)의 각각의 핀(218a, 218b, 218c) 사이의 영역에 배치된 절연 물질(222)을 더 포함한다. 유전층(410)이 저 저항성 표면(221)을 포함하는 핀 구조(218)의 제1 부분 위에 형성된다. 유전층(410)은 핀 구조(218)의 각각의 핀(218a, 218b, 218c)을 횡단한다. 제 1전극(412)이 유전층(410) 위에 형성된다. 제1 전극(412)은 핀 구조(218)의 각각의 핀(218a, 218b, 218c)을 횡단하고 유전층(410)에 의해 핀 구조(218)로부터 분리된다. 스페이서(414)가 핀 구조(218)의 각각의 핀(218a, 218b, 218c)의 일부 상에 그리고 제1 전극(412)의 측벽 상에 형성되고, 이 스페이서(414)는 스페이서(414) 중 하나의 스페이서의 대향면에 형성된 제2 전극(416)으로부터 제1 전극(412)를 분리하는데 기여한다. 제2 전극(416)은 핀 구조(218)의 일부 상에 형성되고 복수의 핀들(218a, 218b, 218c)을 횡단한다. 예시된 실시예에서, 제2 전극(416)은 핀 구조(218)의 복수의 핀들(218a, 218b, 218c)의 저 저항성 표면(221)상에 직접 형성되어, 전류가 저 저항성 표면(221)을 통해 제2 전극(416)과 핀 구조(218) 사이를 지나갈 수 있도록 한다. 제2 전극은 또한 핀 구조(218)의 각각의 핀(218a, 218b, 218c) 사이의 영역에서 절연 물질(222) 상에 형성된다. 제2 전극(416)은 스페이서(414)의 표면과 직접 접촉하는 표면을 포함한다. 제1 전극(412) 및 제2 전극(416)은, 이들이 서로 병렬로 있고 핀 구조(218)의 적어도 하나의 공통 핀(예컨대, 218a, 218b, 218c) 상에 있도록 형성된다. 제1 전극(412) 및 제2 전극(416)은 서로 분리된다.
도 18a 및 도 18b의 실시예는 금속 절연막 금속(metal insulator metal; MIM) 커패시터 및 금속 절연막 반도체(metal insulator semiconductor; MIS) 커패시터를 제공한다. 예시된 바와 같이, 스페이서(414)에 의해 분리되는 제1 전극(412) 및 제2 전극(416)은 MIM 커패시터를 제공한다. 게다가, 유전층(410)에 의해 분리되는 핀 구조(218)를 포함하는 제1 전극(412) 및 기판(210)은 MIS 커패시터를 제공한다. 도 18a 및 18b에서, 3D 커패시터(400)가 오직 3개의 핀만을 포함하는 것으로 예시되었지만, 3D 커패시터(400)는 설계 요건에 따라, 하나 이상의 핀들을 포함할 수 있음을 이해한다. 또한, 예시된 실시예에서, 제1 전극 및 제2 전극이 특정 실시예로 모든 핀들을 공통으로 가졌으나, 제1 전극 및 제2 전극은 설계 요건에 따라 공통으로 오직 일부의 핀만을 갖거나 공통으로 어떤 핀도 갖지 않을 수 있음을 이해한다.
3D 커패시터(200, 400)는 후속 처리에 의해 형성될 수 있는 추가적인 피처들을 포함할 수 있다. 예를 들어, 다양한 콘택/비아/라인 및 다층 상호접속 피처(예컨대, 금속 층, 층간 절연체)가 기판(210) 위에 형성되고, 3D 커패시터(200, 400)의 다양한 피처 또는 구조를 접속하도록 구성될 수 있다. 추가적인 피처들은 3D 커패시터(200, 400)에 전기적 상호접속을 제공할 수 있다. 예를 들어, 다층 상호접속은 종래의 비아 또는 콘택과 같은 수직 상호접속 및 금속 라인과 같은 수평 상호접속을 포함한다. 다양한 상호접속 피처들은 구리, 텅스텐 및/또는 실리사이드를 포함하는 다양한 도전 물질을 구현할 수 있다. 일례로, 다마신 공정(damascene process) 및/또는 듀얼 다마신 공정이 구리 관련 다층 상호접속 구조를 형성하는데 이용될 수 있다.
3D 커패시터(200, 400)는, 예를 들어 혼합 신호 애플리케이션에서의 디커플링(decoupling) 커패시턴스 및 고 주파수 노이즈 필터, 마이크로프로세서 애플리케이션에서의 디커플링 커패시턴스, 메모리 애플리케이션에서의 저장 보유, 무선 주파수(RF) 애플리케이션에서의 오실레이터, 위상 시프트 네트워크, 바이패스 필터 및 커플링 커패시턴스와 같은, 다양한 기능을 위해 이용될 수 있다. 3D 커패시터(200, 400)는 트랜지스터, 인덕터, 보호막, 본딩 패드, 및 패키징과 같은 다른 피처 및 구조를 포함하는 반도체 장치/집적 회로에 포함되지만, 예시된 실시예는 단순함과 명료함을 목적으로 단순화되었음을 이해한다.
따라서, 3D 커패시터가 제공된다. 예시적인 3D 커패시터는 복수의 핀을 포함하는 핀 구조를 포함한 기판을 포함한다. 3D 커패시터(400)는 기판(210) 상의 복수의 핀들 각각 사이에 배치된 절연 물질을 더 포함한다. 3D 커패시터는 복수의 핀들 각각에 배치된 유전층을 더 포함한다. 3D 커패시터는 핀 구조의 제1 부분에 배치된 제1 전극을 더 포함한다. 제1 전극은 핀 구조의 표면과 직접 접촉한다. 3D 커패시터는 핀 구조의 제2 부분에 배치된 제2 전극을 더 포함한다. 제2 전극은 유전층 상에 직접 배치되고, 핀 구조의 제1 부분 및 제2 부분은 상이하다.
일부 실시예들에서, 유전층은 절연 물질 상에서 핀 구조의 복수의 핀들 각각 사이에 배치된다. 특정 실시예들에서, 제1 부분은 핀 구조의 복수의 핀들 중 제1 핀을 포함하고, 제2 부분은 핀 구조의 복수의 핀들 중 제2 핀 및 제3 핀을 포함하며, 제1 핀, 제2 핀, 및 제3 핀은 각각 상이한 핀이다. 다양한 실시예들에서, 제1 전극은 제1 핀의 중앙 영역에 배치되고, 제2 전극은 제2 핀 및 제3 핀의 길이를 따라 배치된다. 추가의 실시예들에서, 제1 전극은 제2 전극과는 상이한 핀 상에 있다. 일부 실시예들에서, 제1 부분은 복수의 핀들 중 오직 하나의 핀만을 포함하고, 제2 부분은 복수의 핀들 중 하나의 핀보다 많은 핀들을 포함하며, 제1 부분과 제2 부분은 공통으로 어떠한 핀도 갖지 않는다. 다양한 실시예들에서, 제1 전극 및 제2 전극은 Al, Cu, 및 W로 구성된 그룹으로부터 선택된 물질을 포함한다.
또한, 3D 커패시터의 대안적인 실시예가 제공된다. 예시적인 3D 커패시터는 반도체 기판, 및 이 반도체 기판 상에 형성된 하나 이상의 핀들을 포함하는 핀 구조를 포함한다. 3D 커패시터는 하나 이상의 핀들 각각 사이에 형성된 절연 물질을 더 포함한다. 3D 커패시터는 핀 구조의 제1 부분에 형성된 유전층, 및 유전층에 형성된 제1 전극을 더 포함한다. 3D 커패시터는 제1 전극의 측벽 상에 형성된 스페이서를 더 포함한다. 제1 부분 및 제2 부분은 상이하다. 제2 전극은 스페이서의 표면과 직접 접촉하는 표면을 포함한다.
일부 실시예들에서, 반도체 기판은 벌크 실리콘 기판이다. 특정 실시예들에서, 제2 전극은 핀 구조 상에 직접 형성되고, 절연 물질 상에 직접 형성된다. 다양한 실시예들에서, 제1 전극은 하나 이상의 핀들 각각을 횡단하고, 제2 전극은 하나 이상의 핀들 각각을 횡단한다. 일부 실시예들에서, 반도체 기판 및 핀 구조는 실리콘을 포함한다.
또한, 3D 커패시터를 형성하는 방법이 제공된다. 방법은 기판을 제공하는 단계 및 기판 상에 하나 이상의 핀들을 포함하는 핀 구조를 형성하는 단계를 포함한다. 방법은 기판 상에 그리고 핀 구조 상에 절연 물질을 증착하는 단계를 더 포함한다. 절연 물질은 하나 이상의 핀들 각각 사이의 영역을 실질적으로 충진한다. 방법은 하나 이상의 핀들 각각의 일부가 노출되도록 하나 이상의 핀들 각각 사이의 영역으로부터 절연 물질의 일부를 제거하는 단계를 더 포함한다. 방법은 하나 이상의 핀들 각각 위에 유전층을 형성하는 단계를 더 포함한다. 방법은 핀 구조의 제1 부분에 제1 전극을 형성하는 단계, 및 핀 구조의 제2 부분에 제2 전극을 형성하는 단계를 더 포함한다. 제1 부분 및 제2 부분은 상이하고, 제1 전극 및 제2 전극은 서로 분리된다.
일부 실시예들에서, 방법은 핀 구조를 형성하는 단계 이후에, 그리고 절연 물질을 증착하는 단계 이전에, 핀 구조가 저 저항성 표면을 갖도록 핀 구조를 주입하는 단계를 더 포함하고, 제1 전극을 형성하는 단계는 제1 전극이 핀 구조의 저 저항성 표면과 직접 접촉하도록 제1 전극을 형성하는 단계를 포함하고, 제2 전극을 형성하는 단계는 제2 전극이 핀 구조의 저 저항성 표면과 직접 접촉하지 않도록 유전층 상에 제2 전극을 형성하는 단계를 포함하고, 제1 전극과 제2 전극은 공통 핀을 공유하지 않는다. 다양한 실시예들에서, 방법은 핀 구조를 형성하는 단계 이후에, 그리고 절연 물질을 증착하는 단계 이전에, 핀 구조가 저 저항성 표면을 갖도록 핀 구조를 주입하는 단계를 더 포함하고, 제1 부분은 핀 구조의 하나 이상의 핀들 중 제1 핀을 포함하고, 제2 부분은 핀 구조의 하나 이상의 핀들 중 제2 핀 및 제3 핀을 포함하며, 제1 핀, 제2 핀, 및 제3 핀은 각각 상이한 핀이다. 방법은 하나 이상의 핀들 각각 사이의 영역으로부터 절연 물질의 일부를 제거하는 단계 이후에, 핀 구조가 저 저항성 표면을 갖도록 핀 구조를 주입하는 단계를 더 포함하고, 제1 전극을 형성하는 단계는 제1 전극이 핀 구조의 저 저항성 표면과 직접 접촉하도록 제1 전극을 형성하는 단계를 포함하고, 제2 전극을 형성하는 단계는 제2 전극이 핀 구조의 저 저항성 표면과 직접 접촉하지 않도록 유전층 상에 제2 전극을 형성하는 단계를 포함하고, 제1 전극과 제2 전극은 공통 핀을 공유하지 않는다. 특정 실시예들에서, 방법은 하나 이상의 핀들 각각 사이의 영역으로부터 절연 물질의 일부를 제거하는 단계 이후에, 핀 구조가 저 저항성 표면을 갖도록 핀 구조를 주입하는 단계, 및 제1 전극의 측벽 상에 스페이서를 형성하는 단계를 더 포함하고, 제2 전극은 스페이서의 표면과 직접 접촉하는 표면을 포함한다.
일부 실시예들에서, 제1 전극을 형성하는 단계는 하나 이상의 핀들 각각을 횡단하도록 제1 전극을 형성하는 단계를 포함하고, 제2 전극을 형성하는 단계는 하나 이상의 핀들 각각을 횡단하도록 제2 전극을 형성하는 단계를 포함한다. 다양한 실시예들에서, 제1 전극을 형성하는 단계는 유전층 상에 직접적으로 그리고 하나 이상의 핀들 각각 사이의 영역에 제1 전극을 형성하는 단계를 포함하고, 제2 전극을 형성하는 단계는 핀 구조의 저 저항성 표면 상에 직접적으로 그리고 하나 이상의 핀들 각각 사이의 영역에 제2 전극을 형성하는 단계를 포함한다. 특정한 실시예들에서, 제2 전극을 형성하는 단계는 하나 이상의 핀들 각각 사이의 영역에서 절연 물질 상에 직접적으로 제2 전극을 형성하는 단계를 포함한다.
당업자가 본 개시의 양태들을 더욱 잘 이해할 수 있도록 앞서 말한 것은 여러 실시예들의 특징들을 설명하였다. 당업자는 본 명세서에 도입된 실시예들의 동일한 이점들을 달성 및/또는 동일한 목적을 수행하는 구조 및 다른 공정을 설계 또는 수정하기 위한 기본으로서 본 개시를 용이하게 이용할 수 있음을 이해해야 한다. 당업자는 또한, 등가 구조물이 본 개시의 사상과 범위로부터 벗어나지 않도록 실현해야 하며, 본 개시의 사상과 범위로부터 벗어나지 않고 여기에서 다양한 변경, 대체 및 변화를 행할 수 있다.
210: 기판
212, 224: 유전층
214: 마스크층
216: 포토레지스트층
218: 핀 구조
220: 주입 공정
221: 저 저항성 표면
222: 절연 물질
226, 228: 전극
212, 224: 유전층
214: 마스크층
216: 포토레지스트층
218: 핀 구조
220: 주입 공정
221: 저 저항성 표면
222: 절연 물질
226, 228: 전극
Claims (10)
- 3D 커패시터에 있어서,
핀 구조를 포함하는 기판으로서, 상기 핀 구조는 제1 핀을 포함하는 핀 구조의 제1 부분과 제2 핀을 포함하는 핀 구조의 제2 부분을 포함하는 것인, 상기 기판;
상기 제1 부분의 상기 제1 핀과 상기 제2 부분의 상기 제2 핀 위에 배치되는 유전층;
상기 핀 구조의 제1 부분의 상기 제1 핀 위에 배치되고 상기 유전층을 관통하는 제1 전극 - 상기 제1 전극은 상기 핀 구조의 제1 부분의 상기 제1 핀의 전도성 표면과 직접 접촉함 - ; 및
상기 핀 구조의 제2 부분의 상기 제2 핀 위에 배치되는 제2 전극 - 상기 제2 전극은 상기 유전층 위에 직접 배치됨 -
을 포함하고, 상기 핀 구조의 상기 제1 부분 및 상기 제2 부분은 상이한 것인, 3D 커패시터. - 제1항에 있어서,
상기 유전층은 상기 핀 구조의 제2 부분의 상기 제2 핀의 대향하는 측들 상에 배치된 절연 물질 위에 배치되는 것인, 3D 커패시터. - 삭제
- 삭제
- 3D 커패시터에 있어서,
반도체 기판;
상기 반도체 기판 상에 형성된 하나 이상의 핀들을 포함하는 핀 구조;
상기 하나 이상의 핀들 각각 사이에 형성된 절연 물질;
상기 핀 구조의 제1 부분 상에 형성된 유전층;
상기 유전층 상에 형성된 제1 전극;
상기 제1 전극의 측벽 상에 형성된 스페이서들; 및
상기 핀 구조의 제2 부분 상의 하나 이상의 핀들 위에 형성된 제2 전극으로서, 상기 제2 전극은 상기 핀 구조의 제2 부분 상의 핀들의 전도성 표면상에 직접 배치되는 것인, 상기 제2 전극
을 포함하고,
상기 제1 부분 및 상기 제2 부분은 상이하며,
상기 제2 전극은 상기 스페이서들의 표면과 직접 접촉하는 표면을 포함하는 것인, 3D 커패시터. - 3D 커패시터를 제조하는 방법에 있어서,
기판을 제공하는 단계;
상기 기판 상에 하나 이상의 핀들을 포함하는 핀 구조를 형성하는 단계;
상기 기판 상에 그리고 상기 핀 구조 상에 절연 물질 - 상기 절연 물질은 상기 하나 이상의 핀들 각각 사이의 영역을 충진함 - 을 성막하는 단계;
상기 하나 이상의 핀들 각각의 일부가 노출되도록, 상기 하나 이상의 핀들 각각 사이의 영역으로부터 상기 절연 물질의 일부를 제거하는 단계;
상기 하나 이상의 핀들 각각 위에 유전층을 형성하는 단계;
상기 핀 구조의 제1 부분 상의 하나 이상의 핀들 위에 있고 상기 유전층을 관통하는 제1 전극을 형성하는 단계; 및
상기 핀 구조의 제2 부분 상에 제2 전극 - 상기 제2 전극은 상기 유전층 위에 직접 배치됨 - 을 형성하는 단계
를 포함하고,
상기 제1 부분 및 상기 제2 부분은 상이하며,
상기 제1 전극 및 상기 제2 전극은 서로 분리되는 것인, 3D 커패시터 제조 방법. - 제6항에 있어서,
상기 핀 구조 형성 단계 이후에, 그리고 상기 절연 물질 성막 단계 이전에, 상기 핀 구조가 저 저항(low-resistance) 표면을 갖도록 상기 핀 구조에 주입 공정을 수행하는 단계를 더 포함하고,
상기 제1 전극을 형성하는 단계는 상기 제1 전극이 상기 핀 구조의 상기 저 저항 표면과 직접 접촉하도록 상기 제1 전극을 형성하는 단계를 포함하고,
상기 제2 전극을 형성하는 단계는 상기 제2 전극이 상기 핀 구조의 상기 저 저항 표면과 직접 접촉하지 않도록 상기 유전층 상에 상기 제2 전극을 형성하는 단계를 포함하고,
상기 제1 전극 및 상기 제2 전극은 공통 핀을 공유하지 않는 것인, 3D 커패시터 제조 방법. - 제6항에 있어서,
상기 핀 구조 형성 단계 이후에, 그리고 상기 절연 물질 성막 단계 이전에, 상기 핀 구조가 저 저항 표면을 갖도록 상기 핀 구조에 주입 공정을 수행하는 단계를 더 포함하고,
상기 제1 부분은 상기 핀 구조의 상기 하나 이상의 핀들 중 제1 핀을 포함하고,
상기 제2 부분은 상기 핀 구조의 상기 하나 이상의 핀들 중 제2 핀을 포함하고,
상기 제1 핀과 상기 제2 핀은 서로 상이한 핀인 것인, 3D 커패시터 제조 방법. - 제6항에 있어서,
상기 하나 이상의 핀들 각각 사이의 영역으로부터 상기 절연 물질의 일부를 제거하는 단계 이후에, 상기 핀 구조가 저 저항 표면을 갖도록 상기 핀 구조에 주입 공정을 수행하는 단계를 더 포함하고,
상기 제1 전극을 형성하는 단계는 상기 제1 전극이 상기 핀 구조의 상기 저 저항 표면과 직접 접촉하도록 상기 제1 전극을 형성하는 단계를 포함하고,
상기 제2 전극을 형성하는 단계는 상기 제2 전극이 상기 핀 구조의 상기 저 저항 표면과 직접 접촉하지 않도록 상기 유전층 상에 상기 제2 전극을 형성하는 단계를 포함하고,
상기 제1 전극 및 상기 제2 전극은 공통 핀을 공유하지 않는 것인, 3D 커패시터 제조 방법. - 제6항에 있어서,
상기 하나 이상의 핀들 각각 사이의 영역으로부터 상기 절연 물질의 일부를 제거하는 단계 이후에, 상기 핀 구조가 저 저항 표면을 갖도록 상기 핀 구조에 주입 공정을 수행하는 단계; 및
상기 제1 전극의 측벽 상에 스페이서들을 형성하는 단계
를 더 포함하고,
상기 제2 전극은 상기 스페이서들의 표면과 직접 접촉하는 표면을 포함하는 것인, 3D 커패시터 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/289,038 US9893163B2 (en) | 2011-11-04 | 2011-11-04 | 3D capacitor and method of manufacturing same |
| US13/289,038 | 2011-11-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130049702A KR20130049702A (ko) | 2013-05-14 |
| KR101444996B1 true KR101444996B1 (ko) | 2014-09-26 |
Family
ID=48206722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120062598A KR101444996B1 (ko) | 2011-11-04 | 2012-06-12 | ３ｄ 커패시터 및 ３ｄ 커패시터 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (6) | US9893163B2 (ko) |
| KR (1) | KR101444996B1 (ko) |
| CN (1) | CN103094362B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101748949B1 (ko) | 2015-09-18 | 2017-06-21 | 서울대학교산학협력단 | 반도체 메모리 소자 및 이의 제조 방법 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9318431B2 (en) * | 2011-11-04 | 2016-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit having a MOM capacitor and method of making same |
| US9893163B2 (en) | 2011-11-04 | 2018-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D capacitor and method of manufacturing same |
| US9530901B2 (en) | 2012-01-31 | 2016-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decoupling finFET capacitors |
| US9142548B2 (en) * | 2012-09-04 | 2015-09-22 | Qualcomm Incorporated | FinFET compatible capacitor circuit |
| US9401357B2 (en) * | 2014-02-28 | 2016-07-26 | Qualcomm Incorporated | Directional FinFET capacitor structures |
| US9929147B2 (en) | 2015-05-08 | 2018-03-27 | Cirrus Logic, Inc. | High density capacitors formed from thin vertical semiconductor structures such as FinFETs |
| GB2539774B (en) * | 2015-05-08 | 2019-10-30 | Cirrus Logic Int Semiconductor Ltd | High density capacitors formed from thin vertical semiconductor structures such as FinFETs |
| US9373618B1 (en) | 2015-09-04 | 2016-06-21 | International Business Machines Corporation | Integrated FinFET capacitor |
| US20170250211A1 (en) * | 2016-02-25 | 2017-08-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor image sensor device and manufacturing method of the same |
| US9859302B1 (en) | 2016-06-29 | 2018-01-02 | International Business Machines Corporation | Fin-type field-effect transistor |
| US9985097B2 (en) | 2016-06-30 | 2018-05-29 | International Business Machines Corporation | Integrated capacitors with nanosheet transistors |
| US9653480B1 (en) | 2016-09-22 | 2017-05-16 | International Business Machines Corporation | Nanosheet capacitor |
| US10056503B2 (en) | 2016-10-25 | 2018-08-21 | International Business Machines Corporation | MIS capacitor for finned semiconductor structure |
| DE102018114209A1 (de) * | 2017-07-31 | 2019-01-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Source -und-drain-struktur mit einem reduzierten kontaktwiderstand und einer verbesserten beweglichkeit |
| US10510875B2 (en) | 2017-07-31 | 2019-12-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Source and drain structure with reduced contact resistance and enhanced mobility |
| US11031457B2 (en) | 2017-12-15 | 2021-06-08 | International Business Machines Corporation | Low resistance high capacitance density MIM capacitor |
| US10497794B1 (en) * | 2018-10-09 | 2019-12-03 | Nxp Usa, Inc. | Fin field-effect transistor (FinFet) capacitor structure for use in integrated circuits |
| RU190396U1 (ru) * | 2018-12-27 | 2019-07-01 | Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Кремниевый конденсатор |
| CN111653627B (zh) | 2019-01-30 | 2021-03-12 | 长江存储科技有限责任公司 | 具有垂直扩散板的电容器结构 |
| US10833146B2 (en) | 2019-03-29 | 2020-11-10 | International Business Machines Corporation | Horizontal-trench capacitor |
| US10727224B1 (en) | 2019-04-10 | 2020-07-28 | Nxp Usa, Inc. | Decoupling capacitors using regularity finFET structures and methods for making same |
| US11811121B2 (en) | 2019-11-29 | 2023-11-07 | Beijing Boe Sensor Technology Co., Ltd. | Electronic device comprising a dielectric substrate having a voltage adjustable phase shifter disposed with respect to the substrate and a manufacturing method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100731078B1 (ko) * | 2005-12-30 | 2007-06-22 | 동부일렉트로닉스 주식회사 | Ｍｏｍ 커패시터 |
| US20080029821A1 (en) * | 2004-07-12 | 2008-02-07 | Nec Corporation | Semiconductor Device and Method for Production Thereof |
| KR20100049621A (ko) * | 2007-08-30 | 2010-05-12 | 인텔 코오퍼레이션 | 상이한 높이들을 갖는 인접하는 실리콘 핀들을 제조하는 방법 |
| KR20110049679A (ko) * | 2009-10-28 | 2011-05-12 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 인터디바이스 ｓｔｉ 영역의 제조 및 상이한 유전체 물질을 이용한 인트라디바이스 ｓｔｉ 영역 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266512A (en) * | 1991-10-23 | 1993-11-30 | Motorola, Inc. | Method for forming a nested surface capacitor |
| JP3311070B2 (ja) * | 1993-03-15 | 2002-08-05 | 株式会社東芝 | 半導体装置 |
| US6358791B1 (en) * | 1999-06-04 | 2002-03-19 | International Business Machines Corporation | Method for increasing a very-large-scale-integrated (VLSI) capacitor size on bulk silicon and silicon-on-insulator (SOI) wafers and structure formed thereby |
| JP2003309182A (ja) * | 2002-04-17 | 2003-10-31 | Hitachi Ltd | 半導体装置の製造方法及び半導体装置 |
| KR100578130B1 (ko) * | 2003-10-14 | 2006-05-10 | 삼성전자주식회사 | 핀 전계효과 트랜지스터를 위한 다중 실리콘 핀 및 그형성 방법 |
| US7180134B2 (en) * | 2004-01-30 | 2007-02-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and structures for planar and multiple-gate transistors formed on SOI |
| US7154118B2 (en) * | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
| JP2007258485A (ja) * | 2006-03-23 | 2007-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7638843B2 (en) * | 2006-05-05 | 2009-12-29 | Texas Instruments Incorporated | Integrating high performance and low power multi-gate devices |
| JP2007317920A (ja) * | 2006-05-26 | 2007-12-06 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US8058161B2 (en) * | 2006-09-29 | 2011-11-15 | Texas Instruments Incorporated | Recessed STI for wide transistors |
| US7612405B2 (en) * | 2007-03-06 | 2009-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication of FinFETs with multiple fin heights |
| JP5175059B2 (ja) * | 2007-03-07 | 2013-04-03 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| AU2008240143B2 (en) * | 2007-04-13 | 2013-10-03 | Agena Bioscience, Inc. | Comparative sequence analysis processes and systems |
| US7560785B2 (en) * | 2007-04-27 | 2009-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having multiple fin heights |
| US7939862B2 (en) * | 2007-05-30 | 2011-05-10 | Synopsys, Inc. | Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers |
| US8174073B2 (en) * | 2007-05-30 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit structures with multiple FinFETs |
| JP2009032955A (ja) * | 2007-07-27 | 2009-02-12 | Toshiba Corp | 半導体装置、およびその製造方法 |
| KR20090108747A (ko) * | 2008-04-14 | 2009-10-19 | 삼성전자주식회사 | 가변적 원자층 적층 온도를 이용한 반도체 및 그 제조 방법 |
| US8106459B2 (en) * | 2008-05-06 | 2012-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs having dielectric punch-through stoppers |
| WO2009150557A1 (en) * | 2008-06-11 | 2009-12-17 | Nxp B.V. | Semiconductor device manufacturing method an integrated circuit comprising such a device |
| DE102008030864B4 (de) * | 2008-06-30 | 2010-06-17 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors |
| US8263462B2 (en) * | 2008-12-31 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dielectric punch-through stoppers for forming FinFETs having dual fin heights |
| US8258602B2 (en) * | 2009-01-28 | 2012-09-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bipolar junction transistors having a fin |
| CN102379037B (zh) * | 2009-03-30 | 2015-08-19 | 高通股份有限公司 | 使用顶部后钝化技术和底部结构技术的集成电路芯片 |
| US8264021B2 (en) * | 2009-10-01 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Finfets and methods for forming the same |
| US8519481B2 (en) * | 2009-10-14 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Voids in STI regions for forming bulk FinFETs |
| US9953885B2 (en) * | 2009-10-27 | 2018-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | STI shape near fin bottom of Si fin in bulk FinFET |
| US8310013B2 (en) * | 2010-02-11 | 2012-11-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a FinFET device |
| US8420476B2 (en) * | 2010-05-27 | 2013-04-16 | International Business Machines Corporation | Integrated circuit with finFETs and MIM fin capacitor |
| US9893163B2 (en) | 2011-11-04 | 2018-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D capacitor and method of manufacturing same |
| US9147765B2 (en) * | 2012-01-19 | 2015-09-29 | Globalfoundries Inc. | FinFET semiconductor devices with improved source/drain resistance and methods of making same |
-
2011
- 2011-11-04 US US13/289,038 patent/US9893163B2/en active Active
-
2012
- 2012-06-12 KR KR1020120062598A patent/KR101444996B1/ko active IP Right Grant
- 2012-06-18 CN CN201210206714.9A patent/CN103094362B/zh active Active
-
2018
- 2018-02-08 US US15/891,959 patent/US10283613B2/en active Active
-
2019
- 2019-04-25 US US16/395,118 patent/US11075278B2/en active Active
-
2021
- 2021-07-22 US US17/382,976 patent/US11837646B2/en active Active
-
2023
- 2023-08-07 US US18/366,596 patent/US12040379B2/en active Active
-
2024
- 2024-06-26 US US18/755,327 patent/US20240347619A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080029821A1 (en) * | 2004-07-12 | 2008-02-07 | Nec Corporation | Semiconductor Device and Method for Production Thereof |
| KR100731078B1 (ko) * | 2005-12-30 | 2007-06-22 | 동부일렉트로닉스 주식회사 | Ｍｏｍ 커패시터 |
| KR20100049621A (ko) * | 2007-08-30 | 2010-05-12 | 인텔 코오퍼레이션 | 상이한 높이들을 갖는 인접하는 실리콘 핀들을 제조하는 방법 |
| KR20110049679A (ko) * | 2009-10-28 | 2011-05-12 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 인터디바이스 ｓｔｉ 영역의 제조 및 상이한 유전체 물질을 이용한 인트라디바이스 ｓｔｉ 영역 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101748949B1 (ko) | 2015-09-18 | 2017-06-21 | 서울대학교산학협력단 | 반도체 메모리 소자 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103094362B (zh) | 2016-05-18 |
| US20210359107A1 (en) | 2021-11-18 |
| US11075278B2 (en) | 2021-07-27 |
| US20130113072A1 (en) | 2013-05-09 |
| US20190252519A1 (en) | 2019-08-15 |
| US10283613B2 (en) | 2019-05-07 |
| US20240347619A1 (en) | 2024-10-17 |
| US9893163B2 (en) | 2018-02-13 |
| US20230387248A1 (en) | 2023-11-30 |
| KR20130049702A (ko) | 2013-05-14 |
| CN103094362A (zh) | 2013-05-08 |
| US20180175164A1 (en) | 2018-06-21 |
| US11837646B2 (en) | 2023-12-05 |
| US12040379B2 (en) | 2024-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12040379B2 (en) | 3D capacitor and method of manufacturing same | |
| KR101279211B1 (ko) | ＦｉｎＦＥＴ 디바이스 및 이의 제조 방법 | |
| US9685344B2 (en) | Method of fabricating a semiconductor device including a plurality of isolation features | |
| US11670711B2 (en) | Metal gate electrode of a semiconductor device | |
| KR101597874B1 (ko) | Ｆⅰｎｆｅｔ 디바이스 및 그 제조방법 | |
| US9397217B2 (en) | Contact structure of non-planar semiconductor device | |
| KR101435712B1 (ko) | 커패시터가 집적된 ＦｉｎＦＥＴ를 위한 구조 및 방법 | |
| KR101279195B1 (ko) | ＦｉｎＦＥＴ 디바이스 및 그 제조 방법 | |
| US9306037B2 (en) | Dummy gate electrode of semiconductor device | |
| KR101556434B1 (ko) | 반도체 소자의 금속 게이트 구조 | |
| TW201216467A (en) | FinFET and method of manufacturing the same | |
| US11637042B2 (en) | Self-aligned metal gate for multigate device | |
| US10903336B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9589831B2 (en) | Mechanisms for forming radio frequency (RF) area of integrated circuit structure | |
| TW202236505A (zh) | 半導體結構的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20120612 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20130723 Patent event code: PE09021S01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20140107 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20140627 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20140919 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20140919 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20170911 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170911 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180905 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180905 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190910 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190910 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200908 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210908 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20220902 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230905 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240904 Start annual number: 11 End annual number: 11 |