KR101438860B1 - 로컬 발진기 피드스루를 제어하는 시스템 및 방법 - Google Patents

로컬 발진기 피드스루를 제어하는 시스템 및 방법 Download PDF

Info

Publication number
KR101438860B1
KR101438860B1 KR1020097025729A KR20097025729A KR101438860B1 KR 101438860 B1 KR101438860 B1 KR 101438860B1 KR 1020097025729 A KR1020097025729 A KR 1020097025729A KR 20097025729 A KR20097025729 A KR 20097025729A KR 101438860 B1 KR101438860 B1 KR 101438860B1
Authority
KR
South Korea
Prior art keywords
signal
transmitter
offset
output
feedthrough
Prior art date
Application number
KR1020097025729A
Other languages
English (en)
Other versions
KR20100017740A (ko
Inventor
마크 엠. 클로우티에르
투도르 리판
크리스찬 코조카루
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20100017740A publication Critical patent/KR20100017740A/ko
Application granted granted Critical
Publication of KR101438860B1 publication Critical patent/KR101438860B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0037—Functional aspects of modulators
    • H03C2200/0058—Quadrature arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C2200/00—Indexing scheme relating to details of modulators or modulation methods covered by H03C
    • H03C2200/0037—Functional aspects of modulators
    • H03C2200/0079—Measures to linearise modulation or reduce distortion of modulation characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0018—Arrangements at the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Transmitters (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

직접 송신기에서 로컬 발진기(LO: local oscillator) 피드스루(feed-through)를 제어하는 방법은, 직접 송신기에 의해 출력되는 라디오 주파수(RF) 신호에서 LO 피드스루에 대응하는 신호 레벨을 검출하는 단계를 포함한다. LO 피드스루에 대응하는 신호 레벨을 검출하는 것에 응답하여, 직접 송신기에서의 동위상(I) 신호 및/또는 직교위상(Q) 신호에 대하여 DC 오프셋 레벨들이 변경된다.
Figure R1020097025729
직접 송신기, 로컬 발진기 피드스루(LO feed-through)

Description

로컬 발진기 피드스루를 제어하는 시스템 및 방법{SYSTEMS AND METHODS FOR CONTROLLING LOCAL OSCILLATOR FEED-THROUGH}
<관련출원>
본 출원은, 본 명세서에 참고로 완전히 통합되는, 2007년 5월 10일에 출원된, 일련번호 60/917,138을 갖는, "Method to Calibrate or Continuously Monitor and Correct LO Feedthrough in Direct Transmitter"라는 제목의, 공동계류중인 미국 가출원의 우선권을 주장한다.
직접 송신기(direct transmitters)는, 특히 종래의 수퍼헤테로다인 아키텍처와 비교할 때, 필요한 컴포넌트들의 수가 적기 때문에 송신기 집적 회로(IC)의 출력단을 단순화하고 그 비용을 감소시킨다. 현대식 무선 시스템은 송신기에 대한 엄격한 전력 제어를 요구하고 넓은 동적 범위(dynamic range)에 걸친 송신기의 동작을 요구할 수 있다. 현재의 직접 송신기에 있어서의 문제는 송신기의 출력에, LO 피드스루(LO feed-through)라고도 불리는, 원하지 않은 양의 로컬 발진기(LO) 신호 누설이 생겨 송신기 출력 신호를 손상시킨다는 점이다. 이 문제는 송신기가 넓은 동적 범위를 채용하는 경우에 특히 문제가 된다. LO 피드스루의 레벨은 명목상 대략 -40dBc의 값까지 감소되어야 하고, 소위 3G(3세대) 기술과 같은, 일부 경우에는, 한층 더 감소되어야 한다. LO 피드스루를 제어하는 현재의 접근법들은 복 잡하고, 비용이 많이 들고, 효과가 없고 및/또는 신뢰할 수 없다.
<발명의 요약>
직접 송신기에서 LO 피드스루를 제어하는 방법의 일 실시예는 송신기에 의해 출력되는 라디오 주파수(RF) 신호에서 로컬 발진기(LO) 피드스루에 대응하는 신호 레벨을 검출하는 단계, 및 상기 신호 레벨을 검출하는 것에 응답하여, 상기 송신기에서의 동위상(I) 신호에 대한 DC 오프셋 레벨 및 상기 송신기에서의 직교위상(Q) 신호에 대한 DC 오프셋 중 적어도 하나를 변경하는 단계를 포함한다.
직접 송신기에서 LO 피드스루를 제어하는 시스템의 일 실시예는 송신기 출력 신호의 신호 성분들의 컨볼루션(convolution)을 일으키도록 구성된 검출기 회로 - 상기 송신기 출력 신호는 송신기에 의해 출력됨 -, 상기 검출기 회로에 의해 출력되는 검출기 출력 신호를 증폭하도록 구성된 증폭 회로, 상기 증폭 회로에 의해 출력되는 증폭된 신호를 디지털화하도록 구성된 아날로그-디지털 변환기(ADC), 상기 ADC에 의해 출력되는 디지털 신호를 필터링하도록 구성된 디지털 필터, 및 상기 송신기 출력 신호에서 로컬 발진기(LO) 피드스루에 대응하는 신호 레벨을 검출하고, 상기 신호 레벨을 검출하는 것에 응답하여, 상기 송신기에서의 동위상(I) 신호에 대한 DC 오프셋 레벨 및 상기 송신기에서의 직교위상(Q) 신호에 대한 DC 오프셋 중 적어도 하나가 변하게 하도록 프로그램되어 있는 프로세서를 포함한다.
직접 송신기에서 LO 피드스루를 제어하는 시스템의 다른 실시예는 송신기에 의해 출력되는 라디오 주파수(RF) 신호에서 로컬 발진기(LO) 피드스루에 대응하는 신호 레벨을 검출하는 수단, 및 상기 신호 레벨을 검출하는 것에 응답하여 상기 송 신기에서의 동위상(I) 신호에 대한 DC 오프셋 레벨 및 상기 송신기에서의 직교위상(Q) 신호에 대한 DC 오프셋 중 적어도 하나를 변경하는 수단을 포함한다.
본 발명의 다른 시스템들, 방법들, 특징들, 및 이점들은 이하의 도면들 및 상세한 설명을 검토한 숙련된 당업자에게 명백할 것이다. 모든 그러한 추가적인 시스템들, 방법들, 특징들, 및 이점들은 이 설명 내에 포함되고, 본 발명의 범위 내에 있고, 첨부한 청구항들에 의해 보호되는 것이 의도된다.
본 발명은 다음의 도면들을 참조하여 더 잘 이해될 수 있다. 도면들 내의 컴포넌트들은 반드시 일정한 비율로 되어 있지는 않고, 대신에 본 발명의 원리들을 명확히 예시하는 것에 비중을 두고 있다. 또한, 도면들에서, 참조 번호들은 여러 도면들 전체에서 대응하는 부분을 나타낸다.
도 1은 통신 장치의 실시예의 선택된 컴포넌트들을 도시하는 블록도이다.
도 2는 도 1에 도시된 로컬 발진기(LO) 피드스루 제어 시스템의 실시예를 도시하는 블록도이다.
도 3은 도 1에 도시된 LO 피드스루 제어 시스템의 다른 실시예를 도시하는 회로도이다.
도 4는 도 1에 도시된 직접 송신기의 실시예를 도시하는 회로도이다.
도 5는 도 4에 도시된 직접 송신기의 실시예의 예시적인 출력 스펙트럼을 도시한다.
도 6은 도 3에 도시된 검출기의 예시적인 출력 스펙트럼의 선택된 성분들을 도시한다.
도 7A는 도 3에 도시된 LO 피드스루 제어 시스템의 실시예에 제공되는 예시적인 신호 성분들을 도시한다.
도 7B는 도 3에 도시된 검출기의 실시예에 의해 출력되는 예시적인 신호 성분들을 도시한다.
도 7C는 도 3에 도시된 가변 이득 증폭기의 실시예에 의해 출력되는 예시적인 신호 성분들을 도시한다.
도 7D는 도 3에 도시된 아날로그-디지털 변환기(ADC)의 실시예에 의해 출력되는 예시적인 디지털 신호 성분들을 도시한다.
도 7E는 도 3에 도시된 디지털 필터의 실시예에 의해 출력되는 예시적인 신호 성분들을 도시한다.
도 8은 도 1에 도시된 직접 송신기에서 LO 피드스루를 최소화하는 방법의 실시예를 도시하는 흐름도이다.
도 9A 및 9B는 도 1에 도시된 직접 송신기에서 LO 피드스루를 최소화하는 방법의 다른 실시예를 집합적으로 예시하는 흐름도들이다.
도 10은 도 4에 도시된 직접 송신기의 실시예의 출력 신호의 예를 도시하는 그래픽도이다.
도 11은 도 10에 도시된 출력 신호에 대응하는 중요한 스펙트럼 성분들의 예를 도시하는 그래픽도이다.
도 12는 도 3에 도시된 검출기의 출력 신호의 예를 도시하는 그래픽도이다.
도 13은 도 12에 도시된 신호에 대응하는 중요한 스펙트럼 성분들의 예를 도시하는 그래픽도이다.
도 14는 도 12에 도시된 신호를 필터링함으로써 생성되는 신호의 예를 도시하는 그래픽도이다.
도 15는 도 3에 도시된 ADC에 제공되는 신호의 예를 도시하는 그래픽도이다.
도 16은 도 15에 도시된 신호에 대응하는 중요한 스펙트럼 성분들을 도시하는 그래픽도이다.
도 17은 도 3에 도시된 디지털 필터의 출력 신호의 예를 도시하는 그래픽도이다.
도 18은 도 3에 도시된 디지털 필터에 의해 출력되는 LO 피드스루 톤의 예를 도시하는 그래픽도이다.
도 19A는 도 3에 도시된 검출기에 의해 출력되는 신호의 예를 도시하는 그래픽도이다.
도 19B는 도 3에 도시된 증폭기에 의해 출력되는 신호의 예를 도시하는 그래픽도이다.
도 20은 도 4에 도시된 믹서에서의 LO 거절 및 이미지 거절의 예를 도시하는 그래픽도이다.
도 21A는 LO 피드스루 제어를 받지 않는 1.9 GHz 직접 론치 송신기(direct launch transmitter)의 실시예의 예시적인 출력 스펙트럼을 도시한다.
도 21B는 LO 피드스루 제어를 받은 후의 1.9 GHz 직접 론치 송신기의 예시적 인 출력 스펙트럼을 도시한다.
도 22는 도 3에 도시된 DC 오프셋 구현 시스템의 실시예를 예시하는 블록도이다.
하나 이상의 송신기 회로 컴포넌트들에서의 결함들은 송신기에서의 동위상(I) 및/또는 직교위상(Q) 신호에서의 바람직스럽지 못한 DC 오프셋을 초래할 수 있다. 바람직스럽지 못한 DC 오프셋을 갖는 신호가 로컬 발진기(LO) 신호와 혼합될 때, 결과의 신호에 LO 피드스루 성분이 생성된다. 예를 들면, -30dBc와 같은 특정 레벨의 LO 피드스루를 생성하는 DC 오프셋의 양을 결정하는 것은 어려울 수 있다. DC 오프셋 레벨들 및 대응하는 LO 피드스루 레벨들의 범위를 추정하기 위해 시뮬레이션이 이용될 수 있다.
실시예에서, 그러한 신호에서의 바람직스럽지 못한 DC 오프셋을 중화시키도록 I 또는 Q 신호에 DC 오프셋을 제공하기 위해 교정(calibration) 디지털-아날로그 변환기(DAC)가 이용될 수 있다. 교정 DAC는, 예를 들면, -20dBc만큼 높은 LO 피드스루 레벨들의 적절한 정정을 위한 DC 오프셋들의 범위를 제공할 수 있다. 예를 들면, 10 dB보다 많이 억제 목표(supression target)를 초과하는 조정 능력을 갖는 것이 바람직하다. 이것은 송신기가 에러 벡터 크기(EVM) 또는 LO 누설 명세를 위배하지 않고 보다 넓은 동적 범위에 걸친 이득 제어를 가질 수 있게 할 것이다. 또한 LO 피드스루를 LO AC 레벨의 약 3% 이하로 제한하는 것이 바람직하다.
실시예에서, 송신 신호 상에 존재하는 LO 피드스루의 양의 검출을 돕기 위해 송신기 믹서의 출력에서 검출기가 이용될 수 있다. 검출기의 제어는 교정 상태 머신(calibration state machine)을 통하여 또는 직렬 포트를 통하여 직접 이루어질 수 있다. 검출기의 출력은 N-비트 센서 디지털-아날로그 변환기(DAC)에 AC-결합된다. DAC의 출력은 샘플링되고 그 후 목표 주파수에서 테스트 사인파(test sinusoid)의 측정을 최적화하기 위해 디지털 방식으로 필터링된다. DAC로부터의 데이터는 테스트를 위해 외부 호스트에 보내질 수 있다. LO 피드스루에 대한 DC 오프셋들의 영향을 측정함으로써 베이스밴드 DC 오프셋들이 교정될 수 있다.
도 1은 통신 장치(100)의 실시예의 선택된 컴포넌트들을 도시하는 블록도이다. 통신 장치(100)는 휴대용 셀룰러-타입 통신 핸드세트, 스마트 폰, PDA(personal digital assistant), 또는 송신 신호에서 LO 피드스루의 양을 최소화하는 것이 바람직한 임의의 다른 휴대용 통신 장치일 수 있다. 통신 장치(100)는 직접 송신기(101) 및 LO 피드스루 제어 시스템(102)을 포함한다. 직접 송신기(101)는 일반적으로 낮은 또는 전무한 중간 주파수(low or no intermediate frequency)(IF)로 동작되고 적어도 하나의 DC 오프셋 컴포넌트(103) 및 신호 처리 시스템(108)을 포함한다. 신호 처리 시스템(108)은 RF 신호(104)를 출력하도록 구성된다.
LO 피드스루 제어 시스템(102)은 RF 신호(104)에 존재하는 LO 피드스루의 양을 측정하고 그 후 RF 신호(104)에서 LO 피드스루를 최소화하기 위해 LO 피드스루의 검출된 레벨에 응답하여 DC 오프셋 레벨을 결정한다. LO 피드스루 제어 시스템(102)은 그 후 DC 오프셋 컴포넌트(103)에 DC 오프셋 제어 신호(106)를 제공한다. DC 오프셋 컴포넌트(103)는 DC 오프셋 제어 신호(106)를 수신하고 대응하는 DC 오프셋(105)을 신호 처리 시스템(108)에 제공한다. DC 오프셋(105)은 LO 피드스루의 현재의 및/또는 이전의 검출된 레벨들에 기초할 수 있다.
DC 오프셋(105)은 신호 처리 시스템(108)에서 RF 신호(104)의 프리커서(precursor)인 신호에 적용된다. 신호 처리 시스템(108)에서의 신호의 변경된 DC 오프셋 레벨은 RF 신호(104)에서의 LO 피드스루의 레벨을 변화시킨다. 실시예에서, LO 피드스루 제어 시스템(102)은 최소 레벨의 LO 피드스루에 대응하는 최적의 DC 오프셋 레벨이 결정될 때까지 상이한 값들을 갖는 DC 오프셋 제어 신호들을 계속해서 출력한다. 최적의 DC 오프셋 레벨의 표시는 LO 피드스루 제어 시스템(102)에 저장될 수 있다. 그 후 최적의 DC 오프셋 레벨에 대응하는 DC 오프셋 제어 신호(106)가 LO 피드스루 제어 시스템(102)에 의해 DC 오프셋 컴포넌트(103)에 제공된다. 대안적인 실시예에서, LO 피드스루 제어 시스템(102)은 직접 송신기(101)의 일부로서 구현될 수 있다는 것에 주목한다.
도 2는 도 1에 도시된 LO 피드스루 제어 시스템(102)의 실시예를 도시하는 블록도이다. LO 피드스루 제어 시스템(102)은 접속(201)을 통하여 RF 신호를 수신하는 저잡음 검출기(202)를 포함한다. 실시예에서, 수신된 RF 신호는 데이터 신호 및/또는 거절된 테스트 신호 및 LO 피드스루의 양을 포함한다. 거절된 테스트 신호는, 예를 들면, 가능한 여러 주파수들 중에서도, 약 100 kHz의 주파수 Δf를 갖는 단측파대(SSB: single side-band) 사인파일 수 있다.
저잡음 검출기(202)는 접속(201)을 통하여 수신된 RF 신호의 성분들을 컨볼루션(convolve)하고 대응하는 검출기 신호를 접속(203)을 통하여 출력한다. 접속(201)을 통하여 수신된 RF 신호들의 성분들을 컨볼루션하는 것은, 예를 들면, 아래에서 도 6 및 표 1에 관련하여 설명되는 바와 같이, 보다 큰 신호 성분들을 생성한다.
AC-결합된 저역 통과 필터(low pass filter)(204)는 접속(203)을 통하여 수신된 검출기 신호를 필터링하고 대응하는 필터링된 신호를 접속(205)을 통하여 출력한다. 증폭기(206)는 접속(205)을 통하여 수신된 필터링된 신호를 증폭하여 잡음 대역폭을 감소시키고 대응하는 증폭된 신호를 접속(207)을 통하여 출력한다. 실시예에서, 증폭기(206)는, ADC(208)를 포화시키는 것을 피하는, 약 5 이하의 이득 계수(gain factor)를 갖는 낮은 DC 오프셋 가변 이득 증폭기이다. 특정 구현에서, 증폭기(206)는 검출기의 출력을 대략 100mV 내지 1.25V의 범위 내로 증폭한다. AC-결합된 저역 통과 필터(204) 및 증폭기(206)는 Δf 주위의 잡음 대역폭을 감소시킨다. AC-결합된 저역 통과 필터(204) 및 증폭기(206)는 단일 회로에 의해 또는 개별 회로들에 의해 구현될 수 있다는 것에 주목한다.
아날로그-디지털 변환기(ADC)(208)는 접속(207)을 통하여 수신된 증폭된 신호를 디지털화하고 대응하는 디지털화된 신호를 접속(209)을 통하여 출력한다. ADC(208)의 양자화 분해능(예를 들면, 비트 단위) 및 샘플 레이트는 교정 시간을 위해 트레이드오프(trade-off)될 수 있는 변수들이다. 일반적으로, ADC(208)의 양자화 레이트는 바람직하게는 ADC(208)의 출력을 필터링하기 위해 이용되는 디지털 필터(210)의 잡음 대역폭의 2배보다 더 크다.
디지털 필터(210)는 접속(209)을 통하여 수신된 디지털화된 신호를 필터링하여 신호의 원하지 않은 성분들을 제거한다. 그 후 디지털 필터(209)는 필터링된 신호를 접속(211)을 통하여 출력한다. 디지털 필터(209)에 의해 출력되는 필터링된 신호는 LO 피드스루에 대응하는 신호 성분을 포함한다.
DC 오프셋 구현 시스템(212)은 접속(211)을 통하여 수신된 필터링된 신호를 분석하고 필터링된 신호에서 검출된 LO 피드스루의 레벨에 응답하는 DC 오프셋 제어 신호를 선택한다. DC 오프셋 구현 시스템(212)은 DC 오프셋 제어 신호가 LO 피드스루의 이전에 검출된 레벨들에도 응답하도록 구성될 수 있다. DC 오프셋 구현 시스템(212)은 그 후 DC 오프셋 제어 신호를 접속(213)을 통하여 출력한다. DC 오프셋 제어 신호는 직접 송신기(101)(도 1)에서의 I 및/또는 Q 신호에 대한 DC 오프셋 값의 변화를 초래한다.
실시예에서, DC 오프셋 구현 시스템(212)은 디지털 검출 방법을 이용하여 필터링된 신호의 주파수 Δf에서의 전력 레벨을 측정한다. 주파수 Δf에서 저잡음 검출기(202)로부터의 결합된 전력을 측정하기 위해 다양한 알고리즘들이 이용될 수 있다. 저잡음 검출기(202)의 출력의 AC 결합은 절대 전력 기준(absolute power reference)을 제거한다. DC 오프셋 구현 시스템(212)은 LO 피드스루를 요구되는 레벨들로, 통상적으로 DC 오프셋 구현 시스템(212)의 측정된 분해능으로 최소화하기 위해 다양한 교정 기법들을 이용할 수 있다.
DC 오프셋 구현 시스템(212)은 직접 송신기(101)에서의 I 및/또는 Q 신호에 대한 DC 오프셋 값들의 대응하는 변화를 초래하는 사전결정된 일련의 연속하는 DC 오프셋 제어 신호들을 생성하도록 구성될 수 있다. DC 오프셋 구현 시스템(212)은 그 후 직접 송신기(101)에 의해 출력되는 신호에서 LO 피드스루의 대응하는 레벨들을 측정한다. DC 오프셋 구현 시스템(212)은 그 후 LO 피드스루의 최저 측정된 레벨에 대응하는 최적의 I 및/또는 Q DC 오프셋 레벨들을 결정한다.
최적의 DC 오프셋 값들을 결정하기 위해 DC 오프셋 구현 시스템(212)에 의해 다양한 방법들이 이용될 수 있다. 하나의 그러한 방법에 따르면, DC 오프셋 구현 시스템(212)은 송신기(101)에서의 I 및 Q DC 오프셋 값들을 연속하여 변경한다. 예를 들면, I DC 오프셋 값들에 관하여 LO 피드스루 전력 최소치에 도달할 때까지 I 신호 상의 DC 오프셋들이 조정된다. 그 후 Q DC 오프셋 값들에 관하여 LO 피드스루 전력 최소치에 도달함으로써, 최종 LO 억제 값에 도달할 때까지 Q 신호 상의 DC 오프셋들이 조정된다.
원하는 구현에 따라서 이 명세서의 범위 내에서 최적의 DC 오프셋 값들을 결정하는 대안적인 방법들이 이용될 수 있다는 것에 주목한다. 예를 들면, 하나의 그러한 방법의 실시예는 송신기(101)의 특정 실시예에 대한 최적의 DC 오프셋 값들을 결정하기 위해 요구되는 시간을 최소화하도록 구성될 수 있다.
또한, LO 피드스루 제어 시스템(102)의 실시예들은 LO 피드스루 측정의 다양한 분해능들 및 LO 피드스루 억제의 다양한 레벨들을 달성하도록 구성될 수 있다. 모든 그러한 실시예들은 이 명세서의 범위 내에 있도록 의도된다. 전술한 LO 피드스루 제어 시스템(102)의 실시예는 검출기(202), LPF(204), 증폭기(206), ADC(208), 디지털 필터(210), 및 DC 오프셋 구현 시스템(212)을 포함한다. 대안적인 실시예는 전술한 것들보다 더 적은 수의, 추가적인 및/또는 상이한 컴포넌트들을 포함할 수 있다.
도 3은 도 1에 도시된 LO 피드스루 제어 시스템(102)의 다른 실시예를 도시하는 회로도이다. LO 피드스루 제어 시스템(102)은 접속(301)을 통하여 직접 송신기(101)(도 1)의 변조된 출력 신호를 수신한다. 접속(301)을 통하여 수신된 송신기 출력 신호는 LO 피드스루와 함께 데이터 신호 및/또는 테스트 신호를 포함한다. 접속(301)은 다이오드(302)의 애노드에 접속된다. 다이오드(302)의 캐소드는 노드(304)에 접속된다. 노드(304)는 커패시터(305)의 제1 단자에 및 증폭기(307)의 비반전 입력에 접속된다. 커패시터(305)의 제2 단자는 접지(306)에 접속된다. 증폭기(307)의 반전 입력은 접속(308)을 통하여 다이오드(309)의 애노드에 접속된다. 다이오드(309)의 캐소드는 접속(310)을 통하여 접지(306)에 접속된다. 다이오드들(302 및 309), 커패시터(305) 및 증폭기(307)는 검출기(202)를 형성한다. 검출기(202)는 접속(301)을 통하여 수신된 송신기 출력 신호의 성분들을 컨볼루션한다.
실시예에서, 송신기(101)의 출력 스펙트럼이 강한 2차 곱(strong second order product)을 갖는 검출기(202)에 적용된다면, 예를 들면, 도 6에 예시된 바와 같이, 검출기(202)의 출력에서 간섭성 스펙트럼(coherent spectrum)이 관찰된다. DC 가까이의 검출기(202)의 출력 스펙트럼은 송신기(101) 출력 스펙트럼의 성분들의 컨볼루션을 포함할 것이다. 컨볼루션의 곱들은 검출기(202)의 이득 상수 k에 의해 곱해진, 상측파대(USB: upper side-band), 하측파대(LSB: lower side band), 및 LO 피드스루 톤(tone) 사이의 교차곱 항들(cross product terms)을 포함할 것이다.
송신기(101)의 최대 출력 톤은 USB이다. 이것은 검출기(202)의 3개의 최대 출력 톤들이 USB 톤을 갖는 교차곱 항들일 것임을 의미한다. LSB의 진폭이 C이고, LO 피드스루의 진폭이 B이고, USB의 진폭이 A라고 가정하면, 예시적인 실시예에서, 검출기(202)의 출력 톤들의 상대적인 크기들은 다음의 표 1에 열거된 것과 같다.
검출기(202)의 출력 톤들의 예들
상대 크기 곱 전력 주파수 상대 전력
크다 USB2 kA2 DC 0 dBc
중간 USB*LO kAB 100 kHz -40 dBc
중간 USB*LSB kAC 200 kHz -40 dBc
작다 LO2 kB2 DC -80 dBc
작다 LSB2 kC2 DC -80 dBc
작다 LSB*LO kCB 100 kHz -80 dBc
검출기(202) 출력의 3개의 최대 톤들(USB2, USB*LO 및 USB*LSB)이 도 6에 도시되어 있다. USB 자체 혼합 항(USB2)은 검출기에서의 DC 오프셋과 같은 다른 DC 항들에 추가되는 DC 응답이다. 교차곱 항들 kAB 및 kAC는 서로에 대해 그들의 상대적인 크기들을 유지한다.
실시예에서, Δf에서의 -40dBc 항은 주(main) DC 항의 응답의 약 1%일 것이다. 따라서 DC에서의 300 mV 신호는 Δf에서의 3mV 신호를 의미할 것이다. DC에서 검출기(202)로부터 약 1.8V 풀 스케일 응답(full scale response)이 기대될 수 있다. 검출기(202)의 -40dBc AC 출력은 약 18 mV 피크 응답을 가질 수 있다. 검출기(202)에 의해 출력되는 신호는 약 -50dBc 내지 약 -20dBc 정도(즉, 6mV 내지 180 mVpk)의 범위에 있을 수 있다.
검출기(202)의 출력은 노드(312)에 제공된다. 노드(312)는 옵션의 테스트 출력 접속(311)에 및 커패시터(313)의 제1 단자에 접속된다. 커패시터(313)의 제2 단자는 노드(314)에 접속된다. 노드(314)는 가변 이득 증폭기(315)의 반전 입력에 접속된다. 가변 이득 증폭기(315)는 접속(332)을 통하여 DC 오프셋 구현 시스템(212)으로부터 이득 제어 신호를 수신한다. 가변 이득 증폭기(315)는 검출기(202)의 출력 신호를 증폭하도록 구성된다.
실시예에서, 검출기(202)의 출력은 DC 오프셋들로 ADC(324)의 입력을 포화시키지 않고 가변 이득 증폭기(315)에 의해 N-비트 센서 아날로그-디지털 변환기(ADC)(324)의 1.25V 내지 100 mV 범위로 증폭된다. 이 실시예에서, 잡음 성분들을 포함하는 가변 이득 증폭기의 AC 출력은 ADC(324)의 최하위 비트(LSB) 스텝보다 현저히 더 크므로, ADC(324)가 토글(toggle)하는 것을 보증한다. 가변 이득 증폭기(315)의 이득 계수는, 예를 들면, 5일 수 있고, 이것은 최대 ADC(324) 입력 신호로 ADC(324)를 포화시키는 것을 피한다.
가변 이득 증폭기(315)의 출력은 노드(316)에 제공된다. 노드(316)는 옵션의 멀티플렉서(317)에 접속된다. 멀티플렉서(317)는, 이 예에서, 선택 입력 접속(318), 온도 측정 입력 접속(319), 전압 측정 입력 접속(320), RSSI(received signal strength indicator) 측정 접속(321) 및 검출기 신호 접속(322)을 갖는다.
멀티플렉서(317)의 출력은 접속(323)을 통하여 아날로그-디지털 변환기(ADC)(324)에 접속된다. ADC(324)는 가변 이득 증폭기(315)의 출력 신호를 디지털화한다. 실시예에서, 디지털화된 신호는 Δf 및 2Δf에서의 응답들을 포함할 것이고, 여기서 Δf는, 예를 들면, 테스트 신호 생성기(400)(도 4)에 의해, 송신기(101)에서 거절되는 테스트 신호의 주파수이다.
ADC(324)의 출력은 노드(326)에 접속된다. 노드(326)는 옵션의 테스트 출력 접속(327)에 및 디지털 필터(328)의 입력에 접속된다. 테스트 출력 접속(327)은, 예를 들면, 직렬 또는 병렬 포트에 접속될 수 있다. 디지털 필터(328)는 ADC(324)의 출력 신호를 필터링하여 상측파대 및 하측파대 신호들을 제거한다. 측파대 신호들을 제거하는 것은 LO 피드스루의 보다 정확한 측정을 가능하게 한다.
실시예에서, Δf에 중심을 둔, 바람직하게는 2Δf에서 제로 출력을 갖는 디지털 필터(328)는 2Δf 측파대를 거절하면서 ADC(324)로부터 수신되는 신호의 신호 대 잡음 비(SNR)를 개선할 것이다. 2Δf 측파대의 전력은 LO 피드스루 톤보다 약 30dB 정도 더 클 수 있다. 그러므로 디지털 필터(328)에서 2Δf 측파대의 적어도 40dB 거절을 갖는 것이 바람직하다. 만일 Δf 및 2Δf 톤들이 서로의 배수이면, 2Δf에서 제1 제로를 갖는 사인 필터가 이용될 수 있지만, 다수의 대안적인 필터링 스킴들이 또한 가능하다.
다수의 다른 필터링 스킴들이 가능하다. 필터링 스킴을 선택하는 데 있어서 고려되어야 할 하나의 팩터는 LO 피드스루 톤의 신호 대 잡음 비(SNR)이다. 예를 들면, 예시적인 5 비트 ADC(324)에 대하여 나이퀴스트 양자화 잡음 전력(Nq) = 30dBc이고, 가장 작은 신호가 -50dBc에 있고 풀 스케일(FS) 레벨에 관하여 -26dBc인 것을 가정하면, 500 kHz에서의 SNR은 약 4dB이다. 이 예에서, 디지털 필터(328)는 디지털 필터(328)의 출력에서 LO 피드스루의 정확한 측정을 가능하게 하면서 SNR에 대해 설명하기 위해 양자화 잡음을 약 16dB만큼 감소시키도록 구성될 수 있다.
디지털 필터(328)의 출력은 접속(329)을 통하여 DC 오프셋 구현 시스템(212)에 제공된다. DC 오프셋 구현 시스템(212)은 접속(329)을 통하여 수신된 신호에서 대응하는 톤의 레벨을 측정함으로써 디지털 필터(328)의 출력에 존재하는 LO 피드스루의 양을 결정한다. LO 피드스루의 검출된 양의 표시는 DC 오프셋 구현 시스템(212)의 메모리(333)에 저장될 수 있다.
메모리(333)는 LO 피드스루의 현재의 및/또는 이전에 검출된 레벨들에 기초하여 최적의 DC 오프셋 레벨을 검색하도록 구성된 검색 시스템(331)을 포함한다. DC 오프셋 구현 시스템(212)은 접속들(334 및 335)을 통하여 각각의 오프셋 DAC 제어 신호들을 출력한다. 접속들(334 및 335)을 통하여 출력된 오프셋 DAC 제어 신호들은 원하는 구현에 따라서, 연속하거나 또는 동시적일 수 있다. 접속들(334 및 335)을 통하여 출력된 오프셋 DAC 제어 신호들은 직접 송신기(101)(도 1)에서의 각각의 I 및 Q 신호들에 대한 DC 오프셋 레벨들을 변화시키도록 구성된다. 실시예에서, 접속들(334 및 335)을 통하여 출력된 오프셋 DAC 제어 신호들은, 각각, 오프셋 DAC들(466 및 416)(도 4)에 제공된다.
실시예에서, DC 오프셋 구현 시스템(212)(도 3)은 △f(예를 들면, 100kHz)에서의 전력을 측정하고 송신기(101)의 출력에서의 LO 피드스루가 최소 레벨에 있도록 Δf에서의 최소 전력에 대한 I 및 Q DC 오프셋들을 조정한다. 요구되는 신호 대 잡음 비(SNR)는 교정 시간에 영향을 미칠 수 있다는 것에 주목한다.
실시예에서, DC 오프셋 구현 시스템(212)은 송신기(101)(도 1)에서의 I 신호에 대한 DC 오프셋들을 변화시키는 일련의 DC 오프셋 제어 신호들을 출력한다. 그 후 DC 오프셋들에 대응하는 LO 피드스루의 레벨들이 측정된다. 그 후 LO 피드스루의 측정된 레벨들을 식별하는 데이터가 메모리(333)에 저장된다. 그 후 LO 피드스루의 최저 레벨에 대응하는 DC 오프셋이 선택되고 I 채널에 적용된다. DC 오프셋 구현 시스템(212)은 그 후 송신기(101)에서의 Q 신호에 대한 DC 오프셋들을 변화시키는 일련의 DC 오프셋 제어 신호들을 출력한다. 그 후 DC 오프셋들에 대응하는 LO 피드스루의 레벨들이 측정된다. 그 후 LO 피드스루의 측정된 레벨들을 식별하는 데이터가 메모리(333)에 저장된다. 그 후 LO 피드스루의 최저 레벨에 대응하는 DC 오프셋이 선택되고 Q 채널에 적용된다. 이 시점에서, LO 피드스루는 실질적으로 제거된다. 일련의 DC 오프셋들을 적용하는 프로세스는 DC 오프셋 교정을 미세 조정(fine-tune)하기 위해 반복될 수 있다. 대안적인 실시예에서는, I 채널에 앞서 Q 채널에 대하여 최적의 DC 오프셋이 결정될 수 있다는 것에 주목한다.
또한 LO 피드스루 교정 절차는, 예를 들면, 다음과 같은 것을 포함하는 몇 가지 방법으로 구현될 수 있다.
1. LO 피드스루 제어 시스템(102)은 파워-온-리셋(POR: power-on-reset)에서, 베이스밴드로부터 입력은 오프되고, 송신기(101)의 전력 증폭기는 온되고 송신/수신(T/R) 스위치가 열린 상태에서, 동작하도록 설정될 수 있다.
2. 검색 시스템(331)은 전력 증폭기의 전원을 켜고 T/R 스위치를 닫는 옵션으로 직렬 포트의 명령에서 자동으로 검색하도록 설정될 수 있다. 이것은 LO 피드스루 제어 시스템(102)의 동작 동안에 스펙트럼 분석기에서 송신기(101)의 출력이 관찰될 수 있게 할 것이다.
3. LO 피드스루 제어 시스템(102)은 I 또는 Q 오프셋 DAC의 단일 포인트 수동 설정(single point manual setting)을 허용하고 LO 피드스루의 단일 포인트 측정을 수행하도록 설정될 수 있다.
만일 쉽사리 이룰 수 있다면, 검출기(202) 및 ADC(324)의 출력을 관찰하는 것이 바람직하다. ADC(324)의 출력은 그러한 출력의 실시간 모니터링을 가능하게 하기 위해 외부 포트에 제공될 수 있고, 한편 송신기(101) 내의 오프셋 DAC들(416 및 466)과 같은 다른 파라미터들은, 예를 들면, 직렬 포트 접속을 통하여 수동으로 조정된다. 또한 베이스밴드 처리 단계에서 DC 오프셋들에 응답하는 LO 피드스루의 레벨을 모니터하기 위해 아날로그 모니터링 포인트가 이용될 수 있다. 아날로그 모니터링은 베이스밴드 신호의 디지털 필터링에 의해 및 출력 DAC를 이용하여 아날로그 형태로 LO 피드스루 레벨을 출력하는 것에 의해 달성될 수 있다.
LO 피드스루 제어 시스템(102)은, 예를 들면, 3세대(3G) 송신기를 포함하는 다양한 타입의 송신기들과 관련하여 이용될 수 있다. 3G 송신기는 3G 송신기의 요구되는 동적 범위(예를 들면, 80 dB)에 걸쳐서 믹서 전력 소비 및 송신 전력 레벨을 감소시킴으로써 전력을 절약할 수 있다. 그러므로, 단일 포인트 LO 교정은 3G 송신기에서 원하는 레벨의 LO 피드스루 억제를 달성하는 데에 효과가 없을 수 있다.
LO 피드스루 제어 시스템(102)은 3G 송신기에서 LO 피드스루의 실시간 연속 모니터링 및 조정을 위해 이용될 수 있다. 그러한 경우에는, 테스트 신호를 이용할 필요가 없다. 대신에, RF 데이터 신호와 관련된 LO 피드스루가 측정될 수 있다.
LO 피드스루 제어 시스템(102)이 송신 동안에 실시간으로 이용될 때, 송신기의 변조된 출력 신호는 LO 피드스루와 컨볼루션되고 차이 항은 사인파를 이용해 행해지는 단측파대 교정의 경우와 동일한 전력을 이용해 다운컨버트된다. 차이는, 이 경우, LO 피드스루가 그것에 적용되는 신호의 변조를 이용해 다운컨버트된다는 것이다.
다음은 연속 LO 피드스루 모니터링 및 조정을 위해 이용될 수 있는 접근법들의 예들이다:
1) 최대 신호 대 잡음 비(SNR) 및 비교적 느린 조정을 위해 다운컨버트된 LO 피드스루 항을 복조한다. 그 후 송신기(101)에서의 I 및 Q 신호들에 대하여 DC 오프셋들에 대한 작은 조정들이 행해질 수 있고 대응하는 LO 피드스루 레벨들이 측정될 수 있다. 그 후 검색 시스템(313)은 최소 레벨의 LO 피드스루를 검색할 것이다.
2) 덜 복잡한 방법은 랜덤 데이터에 의한 LO 피드스루의 변조는 베이스밴드 내의 신호 대역에서 전력을 생성할 것이고 랜덤 데이터는 가우스 프로세스(Gaussian process)로서 모델링될 수 있는 방법으로 측정된 베이스밴드 전력에 영향을 미칠 것이라는 사실을 이용할 것이다. 그러므로, 송신 신호의 통과 대역 전력을 검출하고, 필터링하고, 측정하는 것은 LO 피드스루 레벨들의 연속 모니터링을 가능하게 할 것이다.
상기 2가지 접근법의 차이는 주어진 LO 억제 레벨에 대하여 요구되는 필터링의 양 및 피드백에 적용될 수 있는 결과의 루프 대역폭들이다.
도 4는 도 1에 도시된 직접 송신기(101)의 실시예를 도시하는 회로도이다. 테스트 신호 생성기(400)는 접속(401)을 통하여 테스트 신호를 송신한다. 테스트 신호는, 예를 들면, 가능한 여러 주파수들 중에서도, 대략 100 kHz의 주파수를 갖는 단측파대(SSB) 사인파일 수 있다. 멀티플렉서(403)는 접속(401)을 통하여 테스트 신호를 수신한다. 멀티플렉서는 또한, 접속(402)을 통하여, 송신기(101)에 의해 송신될 데이터를 수신하도록 구성된다. 실시예에서, 멀티플렉서(403)는 접속(404)을 통하여 데이터 신호 또는 테스트 신호를 출력한다. 스플리터(405)는 멀티플렉서의 출력을 2개의 출력으로 분할(split)한다. 실시예에서, 스플리터(405) 출력들은 실질적으로 동일하다. 스플리터(405)의 하나의 출력은 접속(406)을 통하여 믹서(407)에 제공된다. 스플리터(405)의 다른 출력은 접속(456)을 통하여 믹서(457)에 제공된다.
수치 제어되는 발진기(NCO: numerically controlled oscillator)(497)는 각각의 접속들(498 및 499)을 통하여 발진기 신호들을 출력한다. 믹서(407)는 접속(499)을 통하여 수신된 발진기 신호를 접속(406)을 통하여 수신된 데이터 및/또는 테스트 신호와 혼합하여 송신 신호의 직교위상(Q) 부분을 전개(develop)한다. 믹서(407)의 출력은 접속(408)을 통하여 가변 감쇠기(409)에 제공된다. 가변 감쇠기(409)는 믹서(407)로부터 수신된 신호를 감쇠시킨다.
가변 감쇠기(409)의 출력은 접속(410)을 통하여 저역 통과 필터(LPF)(411)에 제공된다. LPF(411)는 가변 감쇠기(409)로부터 수신된 신호를 필터링한다. LPF(411)의 출력은 접속(412)을 통하여 디지털-아날로그 변환기(DAC)(413)에 제공된다. DAC(413)는 LPF(411)로부터 수신된 디지털 신호를 아날로그 신호로 변환한다. DAC(413)는 노드들(418 및 419)에 접속되는 차동 접속(differential connection)(414)을 통하여 아날로그 신호를 출력한다. 노드들(418 및 419)은 접지(488)에 접속되는 각각의 저항기들(420 및 421)에 접속된다.
오프셋 DAC 제어 신호가 접속(334)을 통하여 오프셋 DAC(416)에 제공된다. 실시예에서, 오프셋 DAC 제어 신호는 DC 오프셋 구현 시스템(212)에 의해 오프셋 DAC(416)에 제공된다. 오프셋 DAC(416)는 차동 접속(417)을 통하여 DC 오프셋 신호를 출력하다. 오프셋 DAC(416)에 의해 출력된 DC 오프셋 신호는 DAC(413)로부터 출력되는 대응하는 출력에 DC 오프셋을 생성한다. DAC(413)의 출력에서의 결과의 DC 오프셋은 DAC(413)에 의해 출력되는 신호에 이미 존재하는 또는 나중의 처리 단계에서 DAC(413)에 출력에 도입될 바람직스럽지 못한 DC 오프셋의 적어도 일부를 상쇄한다. I 또는 Q 신호에서 바람직스럽지 못한 DC 오프셋을 상쇄하는 것은 송신기(101)의 출력에서 LO 피드스루를 감소시키거나 실질적으로 제거할 수 있다. DAC(413)의 출력은 접속(414)을 통하여 멀티플렉서(422)에 제공된다. 아날로그 QP 및 QN 신호들도 멀티플렉서(422)에 제공된다. 멀티플렉서(422)를 제어하기 위해 접속(423)을 통하여 멀티플렉서(422)에 선택 신호가 제공된다.
멀티플렉서(422)의 출력은 접속(425)을 통하여 저역 통과 필터(LPF)(426)에 제공된다. LPF(426)는 멀티플렉서(422)로부터 수신된 신호를 필터링한다. LPF(426)의 출력은 접속(427)을 통하여 가변 감쇠기(428)에 제공된다. 가변 감쇠기(428)는 LPF(426)로부터 수신된 신호를 감쇠시킨다. 가변 감쇠기(428)의 출력은 접속(429)을 통하여 다른 가변 감쇠기(430)에 제공된다. 가변 감쇠기(430)는 가변 감쇠기(428)로부터 수신된 신호를 감쇠시킨다. 감쇠기 제어 신호가 접속(431)을 통하여 가변 감쇠기(430)에 제공된다. 가변 감쇠기(430)의 출력은 접속(432)을 통하여 믹서(433)에 제공된다.
LO 신호가 접속(441)을 통하여 위상 편이 컴포넌트(phase shifting component)(442)에 제공된다. 위상 편이 컴포넌트(442)는 접속(441)을 통하여 수신된 LO 신호를 90°위상차를 갖는 LO 신호들로 분할한다. 위상 편이 컴포넌트(442)는 90°위상 편이된 LO 신호들을 각각의 접속들(436 및 486)을 통하여 출력한다. 믹서(433)는 접속(432)을 통하여 수신된 신호와 접속(436)을 통하여 수신된 LO 신호를 혼합한다. 믹서(433)는 그 후 결과의 RF 신호를 접속(437)을 통하여 출력한다.
믹서(457)는 접속(498)을 통하여 수신된 발진기 신호와 접속(456)을 통하여 수신된 데이터 및/또는 테스트 신호를 혼합하여 송신 신호의 동위상(I) 부분을 전개한다. 믹서(457)의 출력은 접속(458)을 통하여 가변 감쇠기(459)에 제공된다. 가변 감쇠기(459)는 믹서(457)로부터 수신된 신호를 감쇠시킨다. 가변 감쇠기(459)의 출력은 접속(460)을 통하여 저역 통과 필터(LPF)(461)에 제공된다. LPF(461)는 가변 감쇠기(459)로부터 수신된 신호를 필터링한다.
LPF(461)의 출력은 접속(462)을 통하여 디지털-아날로그 변환기(DAC)(463)에 제공된다. DAC(463)는 LPF(461)로부터 수신된 디지털 신호를 아날로그 신호로 변환한다. DAC(463)는 노드들(468 및 469)에 접속되는 차동 접속(464)을 통하여 아날로그 신호를 출력한다. 노드들(468 및 469)은 접지(488)에 접속되는 각각의 저항기들(470 및 471)에 접속된다.
오프셋 DAC 제어 신호가 접속(335)을 통하여 오프셋 DAC(466)에 제공된다. 실시예에서, 오프셋 DAC 제어 신호는 DC 오프셋 구현 시스템(212)(도 3)에 의해 제공된다. 오프셋 DAC(466)는 차동 접속(467)을 통하여 DC 오프셋 신호를 출력한다. 오프셋 DAC(466)에 의해 출력되는 DAC 오프셋 신호는 DAC(463)로부터 출력되는 대응하는 출력에 DC 오프셋을 생성한다. DAC(463)의 출력에서의 결과의 DC 오프셋은 DAC(463)에 의해 출력되는 신호에 이미 존재하거나 또는 나중의 처리 단계에서 DAC(463)의 출력에 도입될 바람직스럽지 못한 DC 오프셋의 적어도 일부를 상쇄할 수 있다. DAC(463)의 출력은 접속(464)을 통하여 멀티플렉서(472)에 제공된다. 아날로그 IP 및 IN 신호들도 멀티플렉서(472)에 제공된다. 멀티플렉서(472)를 제어하기 위해 선택 신호가 접속(473)을 통하여 멀티플렉서(472)에 제공된다.
멀티플렉서(472)의 출력은 접속(475)을 통하여 저역 통과 필터(LPF)(476)에 제공된다. LPF(476)는 멀티플렉서(472)로부터 수신된 신호를 필터링한다. LPF(476)의 출력은 접속(477)을 통하여 가변 감쇠기(478)에 제공된다. 가변 감쇠기(478)는 LPF(476)로부터 수신된 신호를 감쇠시킨다. 가변 감쇠기(478)의 출력은 접속(479)을 통하여 다른 가변 감쇠기(480)에 제공된다. 가변 감쇠기(480)는 가변 감쇠기(478)로부터 수신된 신호를 감쇠시킨다. 감쇠기 제어 신호가 접속(481)을 통하여 가변 감쇠기(480)에 제공된다. 가변 감쇠기(480)의 출력은 접속(482)을 통하여 믹서(483)에 제공된다. 믹서(483)는 접속(482)을 통하여 수신된 신호와 접속(486)을 통하여 수신된 LO 신호를 혼합한다. 믹서(483)는 그 후 결과의 RF 신호를 접속(487)을 통하여 출력한다.
결합기(combiner)(443)는 접속들(437 및 487)을 통하여 각각 수신된 신호들을 결합하고 결과의 RF 송신 신호를 노드(491)에 접속되는 접속(490)을 통하여 출력한다. 그 RF 송신 신호의 샘플이 노드(491)에 접속된 접속(301)을 통하여 LO 피드스루 제어 시스템(102)(도 1)에 제공될 수 있다. 전력 증폭기(494)는 노드(491)에 접속되는 접속(493)을 통하여 수신된 RF 신호를 증폭한다. 전력 증폭기(494)는 증폭된 RF 신호를 접속(495)을 통하여 안테나(496)에 제공한다. 그 후 안테나(496)는 접속(495)을 통하여 수신된 RF 신호에 대응하는 무선 신호를 송신한다.
도 5는 직접 송신기(101)(도 4)의 실시예의 예시적인 출력 스펙트럼(500)을 도시한다. 만일 테스트 신호 생성기(400)(도 4)에 의해 주파수 Δf에서의 테스트 신호가 출력되면, 출력 스펙트럼(500)은 주파수 f0+Δf에서의 상측파대(USB)(503), 주파수 f0-Δf에서의 하측파대(LSB)(501) 및 주파수 f0에서의 LO 피드스루(502)를 포함할 것이고, 여기서 f0는 접속(441)(도 4)을 통하여 제공되는 LO 신호의 주파수이다. USB(503)는 출력 스펙트럼(500)의 최대 성분이다. LSB(501)는 USB(503)의 원하지 않은 이미지이다. 다양한 요인들에 따라서, LO 피드스루(502)의 전력은, 예를 들면, 약 -25dBc 내지 -40dBc의 사이에 또는 그 아래에 있을 수 있다.
도 6은 출력 스펙트럼(500)(도 5)을 입력으로서 수신하는 검출기(202)(도 3)의 예시적인 출력 스펙트럼(600)의 선택된 성분들을 도시한다. 출력 스펙트럼(600)은 출력 스펙트럼(500)의 그 자신과의 컨볼루션의 결과이다. 컨볼루션의 곱들은 LSB(501), LO 피드스루(502) 및 USB(503)(도 5) 사이의 교차곱 항들을 포함한다. 이들 교차곱 항들 각각은 검출기의 이득 상수 k에 의해 곱해진다. 검출기(202)의 가장 큰 3개의 출력 톤들(601, 602 및 603)은 출력 스펙트럼(500)에서 가장 큰 톤인, USB(503)(도 5)와의 교차곱 항들이다. 출력 톤(603)은 USB(503)의 그 자신과의 컨볼루션의 결과이고, 출력 톤(601)은 USB(501)와 LSB(501)의 컨볼루션의 결과이고, 출력 톤(602)은 USB(503)와 LO 피드스루(502)의 컨볼루션의 결과이다.
LSB(501)의 진폭은 C이고, LO 피드스루(502)의 진폭은 B이고, USB(503)의 진폭은 A라고 가정하면, 출력 톤(601)은 kAC의 진폭을 갖고, 출력 톤(602)은 진폭 kAB를 갖고, 출력 톤(603)은 kA2 더하기 DC 오프셋 값의 진폭을 갖는다. 출력 톤(603)과 출력 톤(602) 사이의 전력의 차이는 20 log(B/A)이고 출력 톤(603)과 출력 톤(601) 사이의 전력의 차이는 20 log(C/A)이다. 상기 표 1에서는 검출기(202)의 덜 중요한 신호 성분들의 상대 전력이 열거되어 있다.
도 7A-7D는 도 3에 도시된 LO 피드스루 제어 시스템(102)의 실시예에서의 선택 위치들에서의 예시적인 신호 콘텐츠의 상대 전력을 도시한다. 도 7A를 참조하면, 신호 성분들(710)이 접속(301)(도 3)을 통하여 LO 피드스루 제어 시스템(102)에 제공된다. 신호 성분들(710)은 하측파대(LSB) 톤(701a), LO 피드스루 톤(702a), 및 상측파대(USB) 톤(703a)을 포함한다.
LSB 톤(701a)은 f0-Δf의 주파수를 갖고, LO 피드스루 톤(702a)은 f0의 주파수를 갖고, USB 톤(703a)은 f0+Δf의 주파수를 갖고, 여기서 Δf는 송신기(101)(도 4)에서 테스트 신호 생성기(400)에 의해 생성되는 테스트 신호의 주파수이다. 예로서, LSB 톤(701a) 및 LO 피드스루 톤(702a)은 각각 노드(312)에서의 USB 톤(702b)(도 7B)의 전력에 관하여 약 -40dBc의 전력 레이팅(power rating)을 갖는다. USB 톤(703a)은 노드(312)에서의 USB 톤(703b)의 전력에 관하여 약 -15dBc의 전력 레이팅을 갖는다.
도 7B는 검출기(202)(도 3)의 실시예에 의해 출력되는 예시적인 신호 성분들(720)을 도시한다. 검출기(202)의 출력 신호는 약 0 dB의 전력 레이팅을 갖는 USB 톤(703b), -40 dBc의 전력 레이팅을 갖는 LSB 톤(701b), 및 약 -40 dBc의 전력 레이팅을 갖는 LO 피드스루 톤(702b)을 포함한다. USB 톤(703b)은 USB 톤(703a)의 그 자신과의 컨볼루션의 결과이고, LSB 톤(701b)은 USB 톤(703a)과 LSB 톤(701a)의 컨볼루션의 결과이고, LO 피드스루 톤(702b)은 USB 톤(703a)와 LO 피드스루 톤(702a)의 컨볼루션의 결과이다.
도 7C는 가변 이득 증폭기(315)(도 3)의 실시예에 의해 출력되는 예시적인 신호 성분들(730)을 도시한다. 가변 이득 증폭기(315)에 의해 출력되는 신호는 -41 dBc 미만의 전력 레이팅을 갖는 DC 오프셋(703c)뿐만 아니라 약 -16 dBc의 전력 레이팅들을 갖는 LSB 톤(701c) 및 LO 피드스루 톤(702c)을 포함한다.
도 7D는 ADC(324)(도 3)의 실시예에 의해 출력되는 예시적인 디지털 신호 성분들(740)을 도시한다. 실시예에서, ADC(324)는 가변 이득 증폭기(315)(도 3)의 출력을 초당 1 메가 샘플(1 Msps)의 레이트로 샘플링하고 대략 -30 dBc/500 kHz의 잡음 밀도를 갖는 5 비트 나이퀴스트 ADC이다. ADC(324)(도 3)는 -41 dBc 미만의 전력 레이팅을 갖는 DC 오프셋(703d)뿐만 아니라 약 -16 dBc의 전력 레이팅들을 갖는 LSB 톤(701d) 및 LO 피드스루 톤(702d)을 포함하는 디지털 신호를 출력한다. 신호 성분들(740)은 디지털 필터(328)(도 3)에 제공된다.
도 7E는 디지털 필터(328)(도 3)의 실시예에 의해 출력되는 예시적인 신호 성분들(750)을 도시한다. 신호 성분들(750)은 -41 dBc 미만의 전력 레이팅을 갖는 DC 오프셋(703e)뿐만 아니라 약 -16 dBc의 전력 레이팅을 갖는 LO 피드스루 톤(702e), 및 제로 또는 거의 제로의 전력 레이팅을 갖는 LSB 톤(701e)을 포함한다. LSB 톤(701e)은 대응하는 LSB 톤(701d)(도 7D)을 실질적으로 필터링 제거하는 디지털 필터(328)의 결과로서 생성된다. LO 피드스루 톤(702e)이 디지털 필터(328)의 출력에서 가장 강력한 톤이므로, 그것은 측파대 톤들로부터의 최소의 간섭으로 또는 간섭이 없이 DC 오프셋 구현 시스템(212)(도 3)에 의해 쉽고 정확하게 측정될 수 있다.
도 8은 직접 송신기(101)(도 1)에서 LO 피드스루를 최소화하는 방법(800)의 실시예를 도시하는 흐름도이다. 단계 801에 지시된 바와 같이, 직접 송신기 출력 신호에서 LO 피드스루의 레벨이 검출된다. 실시예에서는, 검출된 LO 피드스루의 레벨의 표시가 DC 오프셋 구현 시스템(212)(도 3)의 메모리(333)에 저장된다.
단계 802에 지시된 바와 같이, 검출된 LO 피드스루의 레벨에 응답하는 방식으로, 직접 송신기(101)에서의 신호에 대하여 동위상(I) 및 직교위상(Q) DC 오프셋들이 조정된다. I 및 Q 오프셋들의 조정은 LO 피드스루의 현재의 및/또는 이전의 검출된 레벨들에 기초할 수 있다. I 및/또는 Q 신호에 대한 DC 오프셋을 조정하는 것은 직접 송신기(101)의 출력 신호에서의 LO 피드스루의 레벨을 변경한다.
그 후 단계 803에 지시된 바와 같이, 송신기 출력에서의 LO 피드스루의 레벨이 다시 검출된다. 그 후 단계 804에 지시된 바와 같이, 최적의 DC 오프셋이 식별되었는지에 대한 판정이 행해진다. 예를 들면 LO 피드스루의 현재의 및 이전에 검출된 레벨들의 분석으로 최소 레벨의 LO 피드스루가 달성되었는지를 결정하고, 만일 그렇다면, 대응하는 DC 오프셋들이 무엇인지를 결정할 수 있다.
만일 단계 804에서 DC 오프셋들의 최적의 값들이 식별되었다고 판정되면, 단계 805에 지시된 바와 같이, 그러한 값들은 저장된다. 예를 들면, 최적의 DC 오프셋 값들은 메모리(333)(도 3)에 저장될 수 있다. 그 후 단계 806에 지시된 바와 같이, 최적의 DC 오프셋 값들은 직접 송신기에서의 신호에 적용된다. 그러나, 만일 단계 804에서 최적의 DC 오프셋 값들이 식별되지 않았다고 판정되면, 방법(800)은 단계 802로 되돌아가고 그에 의해 연속적인 LO 피드스루 결정 및 분석에 기초하여 DC 오프셋들이 재조정된다.
도 9A 및 9B는 직접 송신기(101)(도 4)에서 LO 피드스루를 최소화하는 방법(900)의 실시예를 집합적으로 예시하는 흐름도들이다. 단계 901에 지시된 바와 같이, 직접 송신기에서 단측파대(SSB) 테스트 신호가 생성된다. 이 SSB 테스트 신호는 직접 송신기(101)에서의 출력 LO 주파수로부터 오프셋된 출력 주파수를 갖는다. 예를 들면, 테스트 신호 생성기(400)(도 4)는, 가능한 여러 값들 중에서도, 대략 100 kHz의 주파수 Δf를 갖는 SSB 테스트 신호를 생성할 수 있다.
SSB 테스트 신호는 그 후 단계 902에 지시된 바와 같이, 2개의 실질적으로 동일한 SSB 신호들로 분할되고, 이 SSB 신호들은 그 후 직접 송신기(101) 내의 다양한 신호 처리 컴포넌트들을 통하여 처리된다. 2개의 SSB 신호들 중 하나는 동위상(I) 신호 경로에 대응하는 신호 처리 컴포넌트들에 의해 처리되는 반면 다른 하나는 직접 송신기(101)에서 직교위상(Q) 신호 경로에 대응하는 신호 컴포넌트들에 의해 처리된다. 신호 처리 컴포넌트들은, 예를 들면, 도 4에 관련하여 위에서 설명한 신호 처리 컴포넌트들을 포함할 수 있다,
2개의 SSB 테스트 신호들은 그 후 단계 903에 지시된 바와 같이, 90°위상이 다른 각각의 LO 신호들과 혼합되어 2개의 변조된 신호들을 생성한다. 변조된 신호들은 단계 904에 지시된 바와 같이, 적어도 하나의 측파대 성분 및 LO 피드스루 성분을 포함하는 RF 출력 신호로 결합된다. RF 출력 신호는, 예를 들면, 도 5에 도시된 성분들을 포함할 수 있다.
실시예에서, 다음의 단계들 905 내지 912는, 예를 들면, LO 피드스루 제어 시스템(102)(도 3)을 통하여 구현될 수 있다. 단계 905에 지시된 바와 같이, RF 출력 신호의 성분들을 컨볼루션하기 위해 저잡음 검출기가 이용된다. 저잡음 검출기에 의해 출력되는 신호 성분들의 예는 도 5에 도시되어 있다.
그 후 단계 906에 지시된 바와 같이, 원하지 않은 신호 성분들을 제거하도록 저잡음 검출기의 출력을 필터링하기 위해 AC-결합된 저역 통과 필터(LPF)가 이용된다. 단계 907에 지시된 바와 같이, LPF의 출력을 증폭하기 위해 증폭기가 이용된다. 대안적으로는 단계 906 및 907을 수행하기 위해 아날로그 이득단(analog gain stage)을 갖는 AC-결합된 LPF가 이용될 수 있다.
단계 908에 지시된 바와 같이, 단계 907의 증폭기의 출력을 디지털화하기 위해 아날로그-디지털 변환기(ADC)가 이용된다. 양자화 분해능(예를 들면, 비트 단위) 및 샘플 레이트들은 허용 가능한 송신기 교정 시간에 도달하기 위해 조정될 수 있는 변수들이다. 일반적으로, 양자화 레이트는 바람직하게는 이전의 LPF의 잡음 대역폭의 2배보다 더 크다.
그 후 단계 909에 지시된 바와 같이 ADC의 출력을 필터링하기 위해 디지털 필터가 이용된다. 디지털 필터는 테스트 신호에 대응하는 톤을 감쇠시키거나 제거한다. 그 후 단계 910에 지시된 바와 같이, 디지털 필터 출력에서 LO 피드스루에 대응하는 톤의 전력이 측정된다. 예를 들면, 디지털 검출 방법을 이용하여 주파수 Δf에서 신호 전력이 측정될 수 있다.
그 후 단계 911에 지시된 바와 같이, 현재의 및/또는 이전의 LO 피드스루 측정들에 기초하여 직접 송신기(101)의 동위상(I) 및/또는 직교위상(Q) 신호들에 대한 DC 오프셋 값들을 결정하기 위해 검색 시스템이 이용된다. 실시예에서, 선택된 DC 오프셋 값들은 또한 온도 측정, 전력 출력 범위, 및/또는 직접 송신기에 대응하는 채널 주파수에도 응답할 수 있다.
그 후 단계 912에 지시된 바와 같이, 하나 이상의 DC 오프셋 제어 신호들이 직접 송신기(101)에 제공된다. DC 오프셋 제어 신호들은, 예를 들면, 직접 송신기(101) 내의 I 및/또는 Q DC 오프셋 DAC들의 출력을 변경하기 위해 이용될 수 있다. 직접 송신기(101)는 단계 913에 지시된 바와 같이, 상기 하나 이상의 DC 오프셋 제어 신호들에 응답하여 I 및/또는 Q 신호들에 대한 DC 오프셋들을 변경한다. 직접 송신기(101)에서의 I 및/또는 Q 신호들에 대한 DC 오프셋들의 변화는 직접 송신기(101)의 출력 신호에서 LO 피드스루의 대응하는 변화를 초래한다.
방법(900)의 단계들은 최소의 또는 전무한 LO 피드스루에 대응하는 DC 오프셋들이 결정될 때까지 반복될 수 있다. 예를 들면, I DC 오프셋 값들에 관하여 최소의 LO 피드스루 레벨에 도달할 때까지 I 신호 상의 DC 오프셋들이 조정된다. 그 후 Q DC 오프셋 값들에 관하여 최소의 LO 피드스루 레벨에 도달함으로써, 최종 LO 억제 값에 도달할 때까지 Q 신호 상의 DC 오프셋들이 조정된다. 대안적으로는, Q 신호에 대한 DC 오프셋들이 I 신호에 대한 DC 오프셋들 전에 조정될 수 있다.
전술한 흐름도들의 단계들은, 실질적으로 동시에 또는 실행 가능한 경우 역순으로 수행되는 것을 포함하여, 각각의 도면들에 도시된 것과는 상이한 순서로 수행될 수 있다는 것에 주목한다. 또한 이 명세서의 범위 내의 대안적인 실시예들은, 원하는 구현들에 따라서, 전술한 것들보다 더 적은 수의, 추가적인 및/또는 상이한 단계들을 포함할 수 있다.
도 10은 직접 송신기(101)(도 4)의 실시예의 출력 신호(1013)의 예를 도시하는 그래픽도(1000)이다. 출력 신호(1013)는 송신기(101)의 안테나(496)(도 4)에 있다. 그래픽도(1000)는 마이크로초(㎲) 단위로 시간을 나타내는 수평축(1011) 및 밀리볼트(mV) 단위로 전압을 나타내는 수직축(1012)을 포함한다. 이 예에서, 출력 전압(1013)은 약 -100 mV와 100 mV 사이에 변화하고 약 10 MHz의 주파수를 갖는다.
도 11은 출력 신호(1013)(도 10)에 대응하는 중요한 스펙트럼 성분들(1106)의 예를 도시하는 그래픽도(1100)이다. 그래픽도(1100)는 104 kHz 단위로 주파수를 나타내는 수평축(1101) 및 dBm 단위로 전력을 나타내는 수직축(1102)을 포함한다. 스펙트럼 성분들(1106)은 약 0.9975 × 104 kHz의 주파수에서의 하측파대(LSB)(1103), 약 1.0025 × 104 kHz의 주파수에서의 상측파대(USB)(1105), 및 약 1 × 104 kHz의 주파수에서의 LO 피드스루 톤(1104)을 포함한다. USB(1105)는 약 -45 dBm의 전력 레이팅을 갖고, LSB(1103)는 약 -10 dBm의 전력 레이팅을 갖고, LO 피드스루 톤(1104)은 약 -40 dBm의 전력 레이팅을 갖는다. 출력 신호(1013)는 또한 도 11에 도시되지 않은 덜 중요한 성분들을 포함한다.
도 12는 검출기(202)(도 3)의 출력 신호(1203)의 예를 도시하는 그래픽도(1200)이다. 그래픽도(1200)는 마이크로초(㎲) 단위로 시간을 나타내는 수평축(1201) 및 볼트 단위로 전압을 나타내는 수직축(1202)을 포함한다. 이 예에서, 신호(1203)의 전압은 약 0 V와 0.5 V 사이에 변화한다.
도 13은 신호(1203)(도 12)에 대응하는 중요한 스펙트럼 성분들(1306)의 예를 도시하는 그래픽도(1300)이다. 그래픽도(1300)는 kHz 단위로 주파수를 나타내는 수평축(1301) 및 dB㎶ 단위로 전압을 나타내는 수직축(1302)을 포함한다. 스펙트럼 성분들(1306)은 DC에서의 하측파대(1305), 약 50 kHz의 주파수에서의 상측파대(1303), 및 약 25 kHz의 주파수에서의 LO 피드스루 톤(1304)을 포함한다. 스펙트럼 성분들(1306)은 스펙트럼 성분들(1106)(도 11)의 컨볼루션의 결과이다. 이 예에서, 하측파대(1305)는 약 110 dB㎶의 상대 전압을 갖고, 상측파대(1303)는 약 75 dB㎶의 상대 전압을 갖고, LO 피드스루 톤(1304)은 약 80 dB㎶의 상대 전압을 갖는다. 검출기(202)의 출력은 또한 도 13에 도시되지 않은 덜 중요한 성분들을 포함한다.
도 14는 신호(1203)(도 12)를 저역 통과 필터링함으로써 생성되는 신호(1403)의 예를 도시하는 그래픽도(1400)이다. 신호(1403)의 저역 통과 필터링은, 예를 들면, LPF(204)(도 2)에 의해 수행될 수 있다. 그래픽도(1400)는 ㎲ 단위로 시간을 나타내는 수평축(1401) 및 밀리볼트(mV) 단위로 전압을 나타내는 수직축(1402)을 포함한다.
도 15는 ADC(324)(도 3)에 제공되는 신호(1503)의 예를 도시하는 그래픽도(1500)이다. 그래픽도(1500)는 마이크로초(㎲) 단위로 시간을 나타내는 수평축(1501) 및 볼트 단위로 전압을 나타내는 수직축(1502)을 포함한다. ADC(324)는 신호(1503)를 디지털화하고 그 후 디지털화된 신호를 디지털 필터(328)(도 3)에 제공하도록 구성된다.
도 16은 신호(1503)(도 15)에 대응하는 중요한 스펙트럼 성분들(1606)을 도시하는 그래픽도(1600)이다. 그래픽도(1600)는 kHz 단위로 주파수를 나타내는 수평축(1601) 및 dB㎶ 단위로 전압을 나타내는 수직축(1602)을 포함한다. 스펙트럼 성분들(1606)은 약 50 kHz의 주파수에서의 상측파대(1603), 및 약 25 kHz의 주파수에서의 LO 피드스루 톤(1604)을 포함한다. 상측파대(1603)는 약 102 dB㎶의 상대 전압을 갖고, LO 피드스루 톤(1604)은 약 107 dB㎶의 상대 전압을 갖는다. ADC(324)에 제공되는 신호(1503)는 또한 도 16에 도시되지 않은 덜 중요한 성분들을 포함한다. 예를 들면, 신호(1503)는 무시해도 좋은 크기를 갖는 하측파대를 포함할 수 있다.
도 17은 디지털 필터(328)(도 3)의 출력 신호(1703)의 예를 도시하는 그래픽도(1700)이다. 그래픽도(1700)는 밀리초(ms) 단위로 시간을 나타내는 수평축(1701) 및 볼트 단위로 전압을 나타내는 수직축(1702)을 포함한다. 이 예에서, 출력 신호(1703)는 일반적으로 약 -0.9 V와 0.9 V 사이에서 변화하는 전압을 갖는다. 디지털 필터(328)는 신호(1703)를 필터링하고 필터링된 신호를 DC 오프셋 구현 시스템(212)(도 3)에 제공한다.
도 18은 디지털 필터(328)(도 3)에 의해 출력되는 LO 피드스루 톤(1803)의 예를 도시하는 그래픽도(1800)이다. 그래픽도(1800)는 kHz 단위로 주파수를 나타내는 수평축(1801) 및 dB㎶ 단위로 전압을 나타내는 수직축을 포함한다. LO 피드스루 톤(1803)은 약 25 kHz의 주파수 및 약 81 dB㎶의 상대 전압을 갖는다. 디지털 필터(328)의 출력은 또한 60 dB㎶ 미만의 상대 전압 및 DC와 약 60 kHz 사이의 각각의 주파수들을 갖는 덜 중요한 성분들(도 18에 도시되지 않음)을 포함한다. 예를 들면, 디지털 필터(328)의 출력은 무시해도 좋은 크기를 갖는 하측파대 및 상측파대를 포함할 수 있다.
도 19A는 검출기(202)(도 3)의 출력에서의 신호(1913)의 예를 도시하는 그래픽도(1910)이다. 그래픽도(1910)는 시간을 나타내는 수평축(1911) 및 볼트 단위로 전압을 나타내는 수직축(1912)을 포함한다. 이 예에서, 신호(1913)의 전압은 검출기(202)가 송신기(101)(도 4)로부터 RF 신호를 수신한 후에 약 1.8 V로 증가한다. 신호(1913)는 약 36 mV의 피크-투-피크 범위(peak-to-peak range)를 갖는다.
도 19B는 증폭기(315)(도 3)의 출력에서의 신호(1923)의 예를 도시하는 그래픽도(1920)이다. 그래픽도(1920)는 시간을 나타내는 수평축(1921) 및 볼트 단위로 전압을 나타내는 수직축(1922)을 포함한다. 이 예에서, 신호(1923)의 전압은 약 180 mV의 피크-투-피크 범위 및 약 5 mV의 DC 오프셋을 갖는다. 신호(1923)는 ADC(324)(도 3)에 제공된다. 신호(1923)는, ADC(324)가 적절히 기능하도록 구성되는, 예를 들면, 100 mV 내지 1.25 V의 범위 내에 있다. 실시예에서, ADC(324)는 36 mV의 최하위 비트(LSB) 스텝 및 1.25 V의 풀 스케일(FS)을 갖는다.
도 20은 믹서(433 또는 483)(도 4)에서의 LO 거절(2003) 및 이미지 거절(2004)의 예를 도시하는 그래픽도(2000)이다. 그래픽도(2000)는 초당 밀리볼트(mVps) 단위로 베이스밴드 오프셋 전압을 나타내는 수평축(2001) 및 dB 단위로 거절 레벨을 나타내는 수직축(2002)을 포함한다. 베이스밴드 오프셋 전압과 LO 거절(2003) 사이에는 역 상관관계(reverse correlation)가 있다는 것에 주목한다. 또한 약 10 mVps보다 큰 오프셋 전압들에 대해서는 베이스밴드 오프셋 전압과 이미지 거절(2004) 사이에도 역 상관관계가 있다.
송신 신호의 이미지를 교정하는 것이 필요하지는 않지만, LO 피드스루 제어 시스템(102)(도 3)은 이미지 억제(image suppression)를 측정하기 위해 이용될 수 있다. 만일 디지털 필터(328)가 2Δf에서의 신호들을 통과시키도록 구성되고, 송신기(101)(도 4)에서의 I 및 Q 신호들에 대하여 개별적으로 DC 오프셋들이 조정된다면, LO 피드스루 제어 시스템(102)을 이용하여 진폭 미스매치(amplitude mismatch)가 교정될 수 있다.
베이스밴드 또는 LO 신호들의 위상(또는 어쩌면 지연)을 조정함으로써 전체 이미지 교정(full image calibration)이 달성될 수 있다. 전체 이미지 교정은 베이스밴드 I 및 Q 신호들의 위상 및 이득 양쪽 모두를 조정하면서 이미지 전력을 최소화할 수 있다. 또한, 송신기(101) 내의 믹서(433 또는 483)에의 I 및 Q LO 경로들 상의 가변 용량성 부하들(variable capacitive loads)은 전체 이미지 교정을 위해 요구되는 위상의 미세 조정(fine tuning)을 달성할 수 있다.
도 21A는 LO 피드스루 제어를 받지 않는 1.9 GHz 직접 론치 송신기(direct launch transmitter)의 실시예의 예시적인 출력 스펙트럼(2110)을 도시한다. 이 예에서, 1.9 GHz 직접 론치 송신기는 0.18 미크론 RF CMOS(complementary metal oxide semiconductor) 기술로 구현된다. 출력 스펙트럼(2110)은 측파대 톤(2101) 및 LO 피드스루 톤(2102)을 포함한다. LO 피드스루 톤(2102)은 약 1.8954483 GHz의 주파수에 있다. 측파대 톤(2101)은 LO 피드스루 톤(2102)의 주파수보다 약 24 kHz 아래의 주파수에 있다. LO 피드스루 톤(2102)은 측파대 톤(2101)의 전력 레벨보다 약 36.5 dBc 아래의 전력 레벨을 갖는다.
도 21B는 LO 피드스루 제어를 받은 후의 1.9 GHz 직접 론치 송신기의 예시적인 출력 스펙트럼(2120)을 도시한다. LO 죄드스루 제어 시스템(102)(도 3)이 1.9 GHz 직접 론치 송신기에서 LO 피드스루를 제어하기 위해 이용된 후에, LO 피드스루 톤(2102)은 측파대 톤(2101)의 전력 레벨보다 약 69.5 dBc 아래의 전력 레벨로 감소된다.
도 22는 DC 오프셋 구현 시스템(212)(도 3)의 실시예를 예시하는 블록도이다. DC 오프셋 구현 시스템(212)은 대안적으로 펌웨어 및/또는 하드웨어로(예를 들면, ASIC(application specific integrated circuit)을 통하여) 구현될 수 있다는 것에 주목한다. DC 오프셋 구현 시스템(212)은 로컬 인터페이스(2208)를 통하여 통신 연결되는 프로세서(2202), 메모리(333), 네트워크 인터페이스(들)(2210), 및 하나 이상의 사용자 입력 및/또는 출력(1/0) 장치(들)(2206)(또는 주변 장치들)를 포함한다.
로컬 인터페이스(2208)는, 예를 들면, 당업계에 공지되어 있는, 하나 이상의 버스들 또는 기타 유선 또는 무선 접속들일 수 있지만, 이에 제한되지는 않는다. 로컬 인터페이스(2208)는, 통신을 가능하게 하는 컨트롤러, 버퍼(캐시), 드라이버, 중계기(repeaters), 및 수신기와 같은, 간결함을 위해 생략되어 있는, 추가의 엘리먼트들을 가질 수 있다. 또한, 로컬 인터페이스(2208)는 전술한 컴포넌트들 사이에 적절한 통신을 가능하게 하는 어드레스, 제어, 및/또는 데이터 접속들을 포함할 수 있다.
프로세서(2202)는 소프트웨어, 특히 메모리(333)에 저장된 것을 실행하기 위한 하드웨어 장치이다. 프로세서(2202)는 임의의 주문 제작된(custom made) 또는 상업상 입수 가능한 프로세서, 중앙 처리 장치(CPU), 몇 개의 프로세서들 중의 보조 프로세서, 반도체 기반 마이크로프로세서(마이크로칩 또는 칩셋 형태의 것) 또는 소프트웨어 명령어들을 실행하기 위한 임의의 장치일 수 있다.
메모리(333)는 휘발성 메모리 엘리먼트들(예를 들면, DRAM, SRAM, SDRAM 등과 같은 RAM) 및 비휘발성 메모리 엘리먼트들(예를 들면, ROM, 플래시 메모리 등) 중 어느 하나 또는 그의 조합을 포함할 수 있다. 또한, 메모리(333)는 전자, 자기, 광학, 및/또는 기타 유형의 저장 매체를 통합할 수 있다. 메모리(333)는, 다양한 컴포넌트들이 서로 멀리 떨어져 위치하지만, 프로세서(2202)에 의해 액세스될 수 있는, 분산된 아키텍처를 가질 수 있다는 것에 주목한다.
사용자 I/O 장치(들)(2206)은, 예를 들면, 키보드, 마우스, 스캐너, 마이크, 및/또는 터치 감지 디스플레이(touch sensitive display) 등과 같은, 그러나 이에 제한되지 않는, 입력 장치들을 포함한다. 또한, 사용자 I/O 장치(들)(2206)은, 예를 들면, 프린터, 스피커, 및/또는 디스플레이 등과 같은, 그러나 이에 제한되지 않는, 출력 장치들도 포함한다. 네트워크 인터페이스 장치(들)(2210)은, 예를 들면, 모뎀, 라디오 주파수(RF) 또는 기타 송수신기, 전화 인터페이스, 이더넷 인터페이스, 브리지, 및/또는 라우터를 포함한다.
메모리(333)에 저장된 소프트웨어는 하나 이상의 프로그램을 포함할 수 있고, 그 각각은 논리 기능들을 구현하기 위한 실행가능 명령어들의 순서가 있는 목록(ordered listing)을 포함한다. 도 22의 예에서, 메모리(333)에 저장된 소프트웨어는 운영 시스템(2212) 및 검색 시스템(331)을 포함한다. 그 중에서도 특히, 운영 시스템(2212)은 본질적으로 검색 시스템(331)의 실행을 제어하고 스케줄링, 입력-출력 제어, 파일 및 데이터 관리, 메모리 관리, 및 통신 제어 및 관련 서비스들을 제공한다.
검색 시스템(331)은 DC 오프셋 구현 시스템(212)에 의해 직접 송신기(101)(도 1)에 대한 최적의 I 및 Q DC 오프셋들을 결정하는 데에 이용된다. 최적의 DC 오프셋들은 직접 송신기(101)의 출력 신호에서 로컬 발진기 피드스루를 최소화하거나 또는 실질적으로 제거하도록 산출된다. 실시예에서, 검색 시스템(331)은 DC 오프셋 구현 시스템(212)이 송신기(101)에서의 동위상(I) 및/또는 직교위상(Q) 신호에 대한 DC 오프셋들을 변경하는 일련의 DC 오프셋 제어 신호들을 출력하게 하도록 구성된다. 그 후 DC 오프셋들에 대응하는 LO 피드스루의 레벨들이 검색 시스템(331)에 의해 측정된다. 측정된 LO 피드스루의 레벨들을 식별하는 데이터가 검색 시스템에 의해 메모리(333)에 저장된다. 그 후 최저 레벨의 LO 피드스루에 대응하는 DC 오프셋들이 검색 시스템에 의해 선택되어 송신기(101) 내의 각각의 I 및 Q 채널들에 적용된다.
검색 시스템(331)은 소스 프로그램, 실행가능 프로그램(객체 코드), 스크립트, 또는 수행될 명령어들의 세트를 포함하는 임의의 다른 엔티티일 수 있다. 소스 프로그램으로서 구현되는 경우, 검색 시스템(331)은, O/S(2212)와 관련하여 적절하게 동작하기 위해, 메모리(333) 내에 포함될 수도 있고 포함되지 않을 수도 있는, 컴파일러, 어셈블러, 인터프리터 등을 통하여 번역된다. 또한, 검색 시스템(331)은, 데이터 및 메서드들의 클래스들을 갖는, 하나 이상의 객체 지향 프로그래밍 언어(object oriented programming languages), 또는 루틴, 서브루틴, 및/또는 함수를 갖는 프로시저 프로그래밍 언어(procedure programming languages)로 작성될 수 있다.
본 발명의 다양한 실시예들이 설명되었지만, 통상의 기술을 가진 당업자들은 본 발명의 범위 안에 있는 더 많은 실시예들 및 구현들이 가능하다는 것을 명백히 알 것이다. 따라서, 본 발명은 다음의 청구항들에 비추어 제한되는 것 외에는 제한되지 않을 것이다.

Claims (22)

  1. 송신기의 출력에서 제1 복수의 스펙트럼 성분을 갖는 제1 라디오 주파수(RF) 신호를 생성하는 단계;
    상기 제1 RF 신호에서 로컬 발진기(LO) 피드스루(LO feed-through)에 대응하는 신호 레벨을 검출하는 단계 - 상기 신호 레벨을 검출하는 단계는, 상기 제1 복수의 스펙트럼 성분의 교차곱 항들을 포함하는 제2 복수의 스펙트럼 성분을 갖는 제2 RF 신호를 생성하는 단계 및 상기 제2 복수의 스펙트럼 성분으로부터 임의의 DC 성분을 제거함으로써 상기 제2 RF 신호를 필터링하는 단계를 포함하고, 상기 신호 레벨은 상기 필터링된 제2 RF 신호의 적어도 하나의 스펙트럼 성분의 레벨에 대응함 -; 및
    상기 신호 레벨을 검출하는 것에 응답하여, 상기 송신기에서의 동위상(I) 신호에 대한 DC 오프셋 레벨 및 상기 송신기에서의 직교위상(Q) 신호에 대한 DC 오프셋 중 적어도 하나를 변경하는 단계
    를 포함하는 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    DC 오프셋 레벨을 변경한 후에, 상기 제1 RF 신호에서 LO 피드스루(LO feed-through)에 대응하는 신호 레벨을 검출하는 단계를 반복하는 단계를 더 포함하는 방법.
  6. 제5항에 있어서,
    상기 송신기에서의 동위상(I) 신호에 대한 DC 오프셋 레벨 및 상기 송신기에서의 직교위상(Q) 신호에 대한 DC 오프셋 중 적어도 하나를 변경하는 단계를 반복하는 단계를 더 포함하는 방법.
  7. 제1항에 있어서,
    상기 제1 RF 신호에서의 LO 피드스루가 최소 레벨의 LO 피드스루에 대응하는지를 판정하는 단계를 더 포함하는 방법.
  8. 제1항에 있어서,
    상기 송신기에서의 동위상(I) 신호 경로 및 직교위상(Q) 신호 경로 중 적어도 하나에 대한 원하는 DC 오프셋 레벨을 식별하는 정보를 저장하는 단계를 더 포함하는 방법.
  9. 제1항에 있어서,
    상기 송신기는 직접 송신기(direct transmitter)인 방법.
  10. 제1항에 있어서,
    상기 송신기에서의 동위상(I) 신호에 대한 DC 오프셋 레벨 및 상기 송신기에서의 직교위상(Q) 신호에 대한 DC 오프셋 중 적어도 하나를 변경하는 단계는 상기 송신기에 의해 출력되는 RF 신호에서의 LO 피드스루의 레벨을 감소시키는 단계를 포함하는 방법.
  11. 제1항에 있어서,
    상기 제2 RF 신호의 피크-투-피크 전압(peak-to-peak voltage)을 증폭하여 대응하는 증폭된 신호를 생성하는 단계를 더 포함하는 방법.
  12. 제11항에 있어서,
    상기 증폭된 신호를 디지털화하여 대응하는 디지털 신호를 생성하는 단계를 더 포함하는 방법.
  13. 제12항에 있어서,
    상기 디지털 신호를 필터링하여 상기 디지털 신호 내의 적어도 하나의 측파대 성분(sideband component)의 전력 레벨을 감소시키는 단계를 더 포함하는 방법.
  14. 제1항에 있어서,
    상기 송신기에서의 I 신호에 대한 DC 오프셋 레벨 및 상기 송신기에서의 Q 신호에 대한 DC 오프셋 중 적어도 하나를 변경하는 단계는 적어도 하나의 디지털-아날로그 변환기(DAC)가 DC 오프셋을 생성하게 하도록 구성된 신호를 송신하는 단계를 포함하는 방법.
  15. 제1 복수의 스펙트럼 성분을 갖는 송신기 출력 신호에 응답하여 처리된 신호를 생성하도록 구성된 검출기 회로 - 상기 송신기 출력 신호는 송신기에 의해 출력되고 로컬 발진기(LO) 피드스루를 포함하며, 상기 처리된 신호는 상기 제1 복수의 스펙트럼 성분의 교차곱 항들은 포함하고 DC 성분은 포함하지 않는 제2 복수의 스펙트럼 성분을 포함함 -; 및
    상기 처리된 신호에서 상기 LO 피드스루에 대응하는 신호 레벨을 검출하고, 상기 신호 레벨을 검출하는 것에 응답하여, 상기 송신기에서의 동위상(I) 신호에 대한 DC 오프셋 레벨 및 상기 송신기에서의 직교위상(Q) 신호에 대한 DC 오프셋 중 적어도 하나가 변하게 하도록 프로그램되어 있는 프로세서 - 상기 신호 레벨은 상기 제2 복수의 스펙트럼 성분의 적어도 하나의 스펙트럼 성분에 대응함 -
    를 포함하는 시스템.
  16. 제15항에 있어서,
    상기 프로세서는, 상기 송신기 출력 신호에서 최소 레벨의 LO 피드스루가 검출되었는지를 판정하도록 더 프로그램되어 있는 시스템.
  17. 제15항에 있어서,
    상기 프로세서는, 상기 송신기에서의 I 신호 및 Q 신호 중 적어도 하나에 대한 원하는 DC 오프셋 레벨을 식별하는 정보를 메모리 장치에 저장하도록 더 프로그램되어 있는 시스템.
  18. 제15항에 있어서,
    상기 송신기는 직접 송신기인 시스템.
  19. 제1항에 있어서,
    주파수 f를 갖는 테스트 신호를 생성하는 단계를 더 포함하고, 상기 송신기는 상기 테스트 신호에 응답하여 상기 제1 RF 신호를 생성하는 방법.
  20. 제19항에 있어서,
    상기 신호 레벨을 검출하는 단계는 DC 성분을 제거하는 단계 및 주파수 2f를 갖는 스펙트럼 성분을 제거하는 단계를 포함하는 방법.
  21. 제15항에 있어서,
    테스트 신호 생성기를 더 포함하고, 상기 테스트 신호 생성기는 주파수 f를 갖는 테스트 신호를 생성하고, 상기 송신기는 상기 테스트 신호에 응답하여 상기 송신기 출력 신호를 생성하는 시스템.
  22. 제21항에 있어서,
    상기 검출기 회로는 처리된 신호로부터 상기 DC 성분 및 주파수 2f를 갖는 스펙트럼 성분을 제거하도록 구성됨으로써 처리된 신호를 생성하도록 구성되는 시스템.
KR1020097025729A 2007-05-10 2008-05-08 로컬 발진기 피드스루를 제어하는 시스템 및 방법 KR101438860B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US91713807P 2007-05-10 2007-05-10
US60/917,138 2007-05-10
US11/758,730 US7941106B2 (en) 2007-05-10 2007-06-06 Systems and methods for controlling local oscillator feed-through
US11/758,730 2007-06-06
PCT/US2008/062978 WO2008141050A2 (en) 2007-05-10 2008-05-08 Systems and methods for controlling local oscillator feed-through

Publications (2)

Publication Number Publication Date
KR20100017740A KR20100017740A (ko) 2010-02-16
KR101438860B1 true KR101438860B1 (ko) 2014-09-05

Family

ID=39969990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097025729A KR101438860B1 (ko) 2007-05-10 2008-05-08 로컬 발진기 피드스루를 제어하는 시스템 및 방법

Country Status (4)

Country Link
US (2) US7941106B2 (ko)
EP (1) EP2145438A4 (ko)
KR (1) KR101438860B1 (ko)
WO (1) WO2008141050A2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2900006B1 (fr) * 2006-04-13 2013-09-20 St Microelectronics Sa Recepteur de signal radio, du type a frequence intermediaire
US7941106B2 (en) 2007-05-10 2011-05-10 Skyworks Solutions, Inc. Systems and methods for controlling local oscillator feed-through
EP2148486A1 (fr) * 2008-07-25 2010-01-27 STMicroelectronics N.V. Procédé et système de traitement des imperfections d'une chaîne de transmission radiofréquence et appareil de communication incorporant une telle chaîne de transmission.
KR101573720B1 (ko) * 2009-02-03 2015-12-02 삼성전자주식회사 시스템의 직류 옵셋 보정 장치 및 방법
US8238846B2 (en) * 2009-12-18 2012-08-07 Motorola Solutions, Inc. Multi carrier leakage tuning by error power detection
US8761306B2 (en) * 2011-04-13 2014-06-24 Intel Mobile Communications GmbH Method to prevent phenomenon in vector modulator transmitter
US9059879B2 (en) * 2011-07-08 2015-06-16 Infineon Technologies Ag Test signal generation and application in receivers
US8964892B2 (en) 2011-08-23 2015-02-24 Motorola Solutions, Inc. Apparatus and method for operating a transmitter
CN103095320A (zh) * 2011-10-28 2013-05-08 京信通信系统（中国）有限公司 零中频接收机及其直流泄漏抑制方法
US8908753B2 (en) 2012-05-17 2014-12-09 Andrew Llc Calibration sub-system for telecommunication systems
US9137069B2 (en) * 2012-08-07 2015-09-15 Intel Deutschland Gmbh Systems and methods to frequency shift unwanted signal components
US8913694B2 (en) * 2012-12-05 2014-12-16 Mstar Semiconductor, Inc. Fast LO leakage calibration of direct up-conversion transmitters using three measurements
KR102219849B1 (ko) * 2014-01-03 2021-02-24 삼성전자주식회사 직접 변환 수신기의 직류 전류 오프셋 교정 방법 및 장치
US9450537B2 (en) 2014-08-25 2016-09-20 Tensorcom, Inc. Method and apparatus to detect LO leakage and image rejection using a single transistor
US10659277B2 (en) 2015-08-21 2020-05-19 Viasat, Inc. Method and system in which a remote module assists in counteracting I/Q imbalance and/or DC offset errors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6704551B2 (en) 2001-02-21 2004-03-09 Koninklijke Philips Electronics N.V. Calibration of in-phase and quadrature transmit branches of a transmitter

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4093989A (en) * 1976-12-03 1978-06-06 Rockland Systems Corporation Spectrum analyzer using digital filters
US5276450A (en) * 1981-03-23 1994-01-04 Systems Research Laboratories, Inc. Phase coherent heterodyne anti-jam method and apparatus
FI81704C (fi) * 1989-04-11 1990-11-12 Telenokia Oy Kvadraturmodulator.
US5144642A (en) * 1990-06-07 1992-09-01 Stanford Telecommunications, Inc Interference detection and characterization method and apparatus
US5742896A (en) * 1990-11-09 1998-04-21 Bose Corporation Diversity reception with selector switching at superaudible rate
US5271034A (en) * 1991-08-26 1993-12-14 Avion Systems, Inc. System and method for receiving and decoding global positioning satellite signals
JPH05145515A (ja) * 1991-11-19 1993-06-11 Canon Inc スペクトル拡散通信装置
US5584059A (en) * 1993-06-30 1996-12-10 Motorola, Inc. DC offset reduction in a zero-if transmitter
US5805242A (en) * 1994-03-21 1998-09-08 Thomson Consumer Electronics, Inc. Carrier independent timing recovery system for a vestigial sideband modulated signal
US5488631A (en) * 1994-10-31 1996-01-30 Radio Connect Corporation Wireless direct-sequence spread spectrum TDMA communications system
GB9521769D0 (en) * 1995-10-24 1996-01-03 Philips Electronics Nv Transmitter
US6724835B1 (en) * 1999-04-20 2004-04-20 Symmetricam, Inc. Carrier tracking method
US6940916B1 (en) * 2000-01-27 2005-09-06 Pmc-Sierra, Inc. Wideband analog quadrature modulator/demodulator with pre-compensation/post-compensation correction
US6745015B2 (en) * 2001-02-08 2004-06-01 Motorola, Inc. Method for automatic carrier suppression tuning of a wireless communication device
US6987954B2 (en) * 2001-05-15 2006-01-17 Research In Motion Limited Feedback compensation detector for a direct conversion transmitter
US20020181611A1 (en) * 2001-06-01 2002-12-05 Lg Electronics Inc. Analog quadrature modulator (AQM) error compensating apparatus and method
CN101355343B (zh) * 2003-04-24 2011-04-06 皇家飞利浦电子股份有限公司 正交调制器及其校准方法
US7418244B2 (en) * 2003-08-04 2008-08-26 Analog Devices, Inc. Radio transmitter with accurate power control
US7567631B2 (en) * 2003-09-12 2009-07-28 Neil Birkett Method for amplitude insensitive packet detection
US7443924B2 (en) * 2003-09-30 2008-10-28 Viasat, Inc. Residual carrier and side band processing system and method
ATE327601T1 (de) * 2003-10-23 2006-06-15 Sony Ericsson Mobile Comm Ab Zusätzliche regelung des referenzsignals der automatischen leistungsregelung in einem mobilen endgerät
DE102004021225B4 (de) * 2004-04-30 2016-06-16 Advanced Micro Devices, Inc. DC-Offsetannullierung für WLAN-Kommunikationsgeräte
KR100553432B1 (ko) 2004-07-29 2006-02-20 주식회사 팬택앤큐리텔 직류 오프셋 제거기능을 가지는 직접변환 송신장치 및 그방법
US7359853B2 (en) * 2005-02-11 2008-04-15 Clyde Holmes Method and system for low bit rate voice encoding and decoding applicable for any reduced bandwidth requirements including wireless
CN101233681B (zh) * 2005-07-27 2011-08-10 Nxp股份有限公司 具有差分通道延迟补偿的rf发射机
FI20055632A0 (fi) * 2005-11-30 2005-11-30 Nokia Corp Paikallisoskillaattorin vuodon vaimentaminen radiolähettimessä
US8379755B2 (en) * 2006-05-05 2013-02-19 Samsung Electronics Co., Ltd. RF transmitter with adaptive digital filtering
US7688880B2 (en) * 2006-05-31 2010-03-30 Spreadtrum Communications Inc. Method and apparatus for reduced noise and carrier feedthrough in multimode transmitter
US7620373B2 (en) * 2006-06-23 2009-11-17 Sierra Monolithics, Inc. Apparatus and method for calibration of gain and/or phase imbalance and/or DC offset in a communication system
US7809338B2 (en) * 2006-08-29 2010-10-05 Texas Instruments Incorporated Local oscillator with non-harmonic ratio between oscillator and RF frequencies using wideband modulation spectral replicas
US7676205B2 (en) * 2006-09-18 2010-03-09 Harris Corporation Active receiver detection and ranging
US7941106B2 (en) 2007-05-10 2011-05-10 Skyworks Solutions, Inc. Systems and methods for controlling local oscillator feed-through

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6704551B2 (en) 2001-02-21 2004-03-09 Koninklijke Philips Electronics N.V. Calibration of in-phase and quadrature transmit branches of a transmitter

Also Published As

Publication number Publication date
US20120033758A1 (en) 2012-02-09
US7941106B2 (en) 2011-05-10
WO2008141050A3 (en) 2008-12-31
EP2145438A4 (en) 2012-12-19
US9450629B2 (en) 2016-09-20
KR20100017740A (ko) 2010-02-16
WO2008141050A2 (en) 2008-11-20
US20080280579A1 (en) 2008-11-13
EP2145438A2 (en) 2010-01-20

Similar Documents

Publication Publication Date Title
KR101438860B1 (ko) 로컬 발진기 피드스루를 제어하는 시스템 및 방법
US8290450B2 (en) Methods and systems for calibrating for gain and phase imbalance and local oscillator feed-through
US6646449B2 (en) Intermodulation detector for a radio receiver
US20080014873A1 (en) Methods and apparatus for adaptive local oscillator nulling
US7409199B2 (en) Direct conversion receiver with DC offset compensation
US20060068716A1 (en) Measurement of local oscillation leakage
JP7123159B2 (ja) 局部発振器漏れ検出および消去
US9621286B2 (en) Apparatus for generation of corrected vector wideband RF signals
US20060227910A1 (en) Receiver DC offset correction
JP2005518686A (ja) 相互変調プロダクト相殺回路
US10039066B2 (en) Automatic gain control method and automatic gain control circuit
US6172564B1 (en) Intermodulation product cancellation circuit
CN113497591A (zh) 数字预失真验证与tx非线性估计
JP4666182B2 (ja) 信号処理装置及び方法
CN109861705B (zh) 一种用于直流失配消除的校准方法和装置
US8068804B2 (en) Receiver local oscillator leakage compensation in the presence of an interferer
US10708114B2 (en) Quadrature radio receiver with gain-dependent mismatch correction
US11815550B2 (en) Signal processing apparatus and method for mixing a high frequency signal
WO2012014394A1 (ja) 受信装置及び受信方法
KR20010002911A (ko) 이동 통신 시스템에서 기지국 송/수신기의 성능 시험 장치 및방법
JP2012083310A (ja) 半導体装置
KR20030006574A (ko) Ｄｃ 오프셋 제거 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170825

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180823

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190827

Year of fee payment: 6