KR101429916B1 - Apparatus of flat panel display device and driving method thereof - Google Patents

Apparatus of flat panel display device and driving method thereof Download PDF

Info

Publication number
KR101429916B1
KR101429916B1 KR1020070141408A KR20070141408A KR101429916B1 KR 101429916 B1 KR101429916 B1 KR 101429916B1 KR 1020070141408 A KR1020070141408 A KR 1020070141408A KR 20070141408 A KR20070141408 A KR 20070141408A KR 101429916 B1 KR101429916 B1 KR 101429916B1
Authority
KR
South Korea
Prior art keywords
signal
data
synchronizing
slave
synchronization
Prior art date
Application number
KR1020070141408A
Other languages
Korean (ko)
Other versions
KR20090073456A (en
Inventor
신정욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070141408A priority Critical patent/KR101429916B1/en
Publication of KR20090073456A publication Critical patent/KR20090073456A/en
Application granted granted Critical
Publication of KR101429916B1 publication Critical patent/KR101429916B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/04—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using circuits for interfacing with colour displays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02332—Bistable circuits of the master-slave type
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 마스터(master)와 슬레이브(slave) 간의 시스템을 동기시키는 인터페이스 장치와 그의 구동방법에 관한 것으로, 특히 평판 표시장치에서 데이터 신호의 블랭크 구간에 동기신호를 삽입하여 전송함으로써 동기신호의 전송라인의 수를 감소시키고, 이를 통해 평판 표시장치의 성능을 향상시킬 수 있는 평판 표시장치와 그의 구동방법에 관한 것이다.The present invention relates to an interface device for synchronizing a system between a master and a slave and a driving method thereof. In particular, in a flat panel display, a synchronous signal is inserted into a blank interval of a data signal, To a flat panel display device capable of improving the performance of a flat panel display device and a driving method thereof.

본 발명의 실시 예에 따른 평판 표시장치는 복수의 게이트 라인들(GL1 내지 GLm)과 복수의 데이터 라인(DL1 내지 DLn)에 의해 정의되는 영역마다 형성된 화소영역을 포함하여 입력되는 영상 신호를 표현하는 표시패널과, 상기 표시패널에서 표현되는 영상의 소스 영상 데이터 및 소스 영상 데이터의 동기신호와 상기 동기신호의 블랭크 구간에 삽입되는 시스템 동기신호를 함께 공급하는 비디오 카드와, 상기 비디오 카드로부터 입력되는 제어신호 및 소스 영상 데이터를 변환 및 정렬하고, 상기 영상 데이터의 블랭크 구간에 시스템 동기신호를 삽입하여 출력하는 타이밍 컨트롤러와, 상기 타이밍 컨트롤러의 제어에 따라 표시패널에 형성된 복수의 게이트 라인들(GL1 내지 GLm)에 게이트 구동신호를 순차적으로 공급하는 게이트 드라이버 IC와, 상기 타이밍 컨트롤러로부터 입력되는 시스템 동기신호를 기준으로 입력되는 영상 데이터를 게이트 구동신호에 동기 되도록 복수의 데이터 라인들(DL1 내지 DLn)에 공급하는 데이터 드라이버 IC를 포함하여 구성되는 것을 특징으로 한다.The flat panel display according to the embodiment of the present invention includes a pixel region formed for each region defined by a plurality of gate lines GL1 to GLm and a plurality of data lines DL1 to DLn, A display panel; a video card for supplying a synchronous signal of source image data and source image data of the image represented by the display panel together with a system synchronous signal inserted in a blank section of the synchronous signal; A timing controller for converting and aligning the signal and the source image data, inserting a system synchronizing signal into a blank section of the image data, and outputting the system synchronizing signal, and a plurality of gate lines GL1 to GLm A gate driver IC for sequentially supplying a gate driving signal to the gate driver IC, Characterized in that the configuration including the data driver IC that supplies a plurality of data lines (DL1 to DLn) the image data that is input, based on the system synchronization signal input from the roller in synchronization with the gate driving signal.

본 발명의 실시 예에 따른 평판 표시장치의 구동방법은 마스터 시스템과 슬레이브 시스템을 동기시키는 평판 표시장치의 구동방법에 있어서, 마스터 시스템과 슬레이브 시스템 간의 시스템 클럭의 오차를 검출하는 단계와, 상기 검출된 시스템 클럭의 오차 값에 해당하는 전압 값을 생성하는 단계와, 상기 전압 값에 대응되는 새로운 시스템 클럭을 생성하는 단계와, 상기 새로운 시스템 클럭을 일정 시간 동안 유효 신호가 발생되지 않는 신호의 블랭크 구간에 삽입하는 단계와, 상기 유효 신호가 발생되지 않은 신호의 전송라인을 통해 상기 새로운 시스템 클럭을 상기 슬레이브 시스템으로 전송하는 단계를 포함하여 이루어지는 것을 특징으로 한다.A method of driving a flat panel display device for synchronizing a master system and a slave system, the method comprising: detecting an error of a system clock between a master system and a slave system; The method includes generating a voltage value corresponding to an error value of a system clock, generating a new system clock corresponding to the voltage value, and outputting the new system clock to a blank interval of a signal for which no valid signal is generated for a predetermined period of time And transmitting the new system clock to the slave system through a transmission line of a signal for which the valid signal is not generated.

Description

평판 표시장치와 그의 구동방법{APPARATUS OF FLAT PANEL DISPLAY DEVICE AND DRIVING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to a flat panel display device and a method of driving the flat panel display device.

본 발명은 마스터(master)와 슬레이브(slave) 간의 시스템을 동기시키는 인터페이스 장치와 그의 구동방법에 관한 것으로, 특히 평판 표시장치에서 데이터 신호의 블랭크 구간에 동기신호를 삽입하여 전송함으로써 동기신호의 전송라인의 수를 감소시키고, 이를 통해 평판 표시장치의 성능을 향상시킬 수 있는 평판 표시장치의 인터페이스 장치와 그의 구동방법에 관한 것이다.The present invention relates to an interface device for synchronizing a system between a master and a slave and a driving method thereof. In particular, in a flat panel display, a synchronous signal is inserted into a blank interval of a data signal, The present invention relates to an interface device for a flat panel display device and a method of driving the same.

디지털 데이터를 이용하여 영상을 표시하는 평판 표시장치로는 액정을 이용한 액정 표시 장치(Liquid Crystal Display; LCD), 불활성 가스의 방전을 이용한 플라즈마 디스플레이 패널(Plasma Display Panel; PDP), 유기 발광 다이오드를 이용한 유기 발광 다이오드(Organic Light Emitting Diode; OLED) 표시 장치 등이 대표적이다.2. Description of the Related Art Flat panel displays for displaying images using digital data include a liquid crystal display (LCD) using liquid crystal, a plasma display panel (PDP) using an inert gas discharge, an organic light emitting diode An organic light emitting diode (OLED) display device, and the like.

이러한 평판 표시장치는 고품질 영상을 표시하기 위하여 고해상도화 및 대형화 되면서 데이터의 전송량이 증가하고 있다. In order to display high-quality images, such a flat panel display device has been increasing in size and resolution and increasing in data transmission.

이러한 많은 량의 데이터를 이용하여 고해상도의 영상을 표현하기 위해서는In order to display a high-resolution image using such a large amount of data,

데이터를 전송하는 마스터 시스템과 마스터로부터 데이터를 입력받는 슬레이브 시스템을 정확히 동기 시켜야 한다. 이를 위하여, 별도의 전송라인을 통해 높은 주파수의 동기신호를 송수신 하게 된다.The master system that transmits data and the slave system that receives data from the master must be exactly synchronized. For this purpose, a high frequency synchronizing signal is transmitted and received through a separate transmission line.

도 1은 종래 기술에 따른 마스터(master)와 슬레이브(slave) 간의 시스템 동기를 위한 인터페이스 장치를 포함하는 평판 표시장치를 나타내는 도면이다. 도 1은 여러 평판 표시장치 중에서 액정 표시장치를 나타낸 것이다.1 is a view showing a flat panel display device including an interface device for system synchronization between a master and a slave according to the related art. 1 shows a liquid crystal display device among various flat panel display devices.

도 1을 참조하면, 종래 기술에 따른 평판 표시장치(1)는 복수의 게이트 라인들(GL1 내지 GLm)과 복수의 데이터 라인(DL1 내지 DLn)에 의해 정의되는 영역마다 형성된 화소영역을 포함하여 입력되는 영상 신호를 표현하는 도시되지 않은 표시패널과, 표시패널에서 표현되는 영상의 소스 영상 데이터, 소스 영상 데이터의 동기신호(Hsync, Vsync, DE) 및 시스템 동기신호(DCLK)를 공급하는 비디오 카드(10)와, 비디오 카드(10)로부터 입력되는 제어신호(Hsync, Vsync, DE) 및 소스 영상 데이터를 변환 및 정렬하여 데이터 드라이버(30)에 공급함과 아울러, 게이트 드라이버(40) 및 데이터 드라이버(30)의 구동을 제어하는 타이밍 컨트롤러(20)와, 표시패널에 형성된 복수의 게이트 라인들(GL1 내지 GLm)에 게이트 구동신호를 순차적으로 공급하는 게이트 드라이버 IC(40)와, 타이밍 컨트롤러(20)로부터 입력되는 영상 데이터를 게이트 구동신호에 동기 되도록 복수의 데이터 라인들(DL1 내지 DLn)에 공급하는 데이터 드라이버 IC(30)를 포함하여 구성된다.1, a conventional flat panel display device 1 includes a pixel region formed for each region defined by a plurality of gate lines GL1 to GLm and a plurality of data lines DL1 to DLn, A video card (not shown) for supplying a synchronizing signal (Hsync, Vsync, DE) and a system synchronizing signal (DCLK) of source video data, source video data of the video represented by the display panel 10 and the control signal Hsync, Vsync, DE input from the video card 10 and the source image data and supplies them to the data driver 30 and the gate driver 40 and the data driver 30 A gate driver IC 40 for sequentially supplying gate driving signals to the plurality of gate lines GL1 to GLm formed on the display panel, And a data driver IC 30 for supplying the video data input from the driver 20 to the plurality of data lines DL1 to DLn in synchronization with the gate driving signal.

여기서, 타이밍 컨트롤러(20)는 비디오 카드(10)와 같은 마스터 시스템(master system)으로부터 입력되는 시스템 동기신호(DCLK), 제어신호(Hsync, Vsync, DE) 및 소스 영상 데이터를 프레임 단위로 정렬하고, 정렬된 프레임 단위의 영상 데이터를 데이터 드라이버 IC(30)에 공급한다.Here, the timing controller 20 arranges the system synchronous signal DCLK, the control signals Hsync, Vsync, DE, and the source image data input from the master system such as the video card 10 on a frame-by-frame basis , And supplies the image data of the aligned frame unit to the data driver IC 30. [

또한, 타이밍 컨트롤러(20)는 마스터 시스템(10)으로부터 입력되는 도트클럭(DLCK), 데이터 인에이블 신호(DE), 수평 및 수직 동기신호(Hsync, Vsync)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 생성하여 데이터 드라이버 IC(30)와 게이트 드라이버 IC(40) 각각의 구동 타이밍을 제어한다.The timing controller 20 receives the data control signal DCS and the data control signal DCS using the dot clock DLCK, the data enable signal DE and the horizontal and vertical synchronization signals Hsync and Vsync input from the master system 10 And controls the driving timings of the data driver IC 30 and the gate driver IC 40, respectively.

여기서, 데이터 제어신호(DCS)는 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 스타트 펄스(Source Start Pulse : SSP), 극성 제어신호(Polarity : POL) 및 소스 출력신호(Source Output Enable : SOE) 등을 포함한다.Here, the data control signal DCS includes a source shift clock (SSC), a source start pulse (SSP), a polarity control signal (POL), and a source output enable (SOE) And the like.

또한, 게이트 제어신호(GCS)는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC) 및 게이트 출력 신호(Gate Output Enable : GOE) 등을 포함한다.The gate control signal GCS includes a gate start pulse GSP, a gate shift clock GSC and a gate output enable signal GOE.

게이트 드라이버 IC(40)는 타이밍 컨트롤러(20)로부터 입력되는 게이트 제어신호(GCS)에 응답하여 게이트 라인들(GL1 내지 GLm)에 게이트 구동신호를 순차적으로 인가하여 각각의 게이트 라인들(GL1 내지 GLm)에 접속된 TFT를 턴-온(Turn-On) 시키게 된다. 이때, 게이트 드라이버 IC(40)는 입력되는 게이트 하이전압(VGH)과 게이트 로우전압(VGL)에 따라 게이트 구동신호의 하이레벨 전압과 로우레벨 전압을 결정한다.The gate driver IC 40 sequentially applies gate driving signals to the gate lines GL1 to GLm in response to the gate control signal GCS input from the timing controller 20 to sequentially apply the gate lines GL1 to GLm The TFTs connected to the TFTs are turned on. At this time, the gate driver IC 40 determines the high level voltage and the low level voltage of the gate driving signal in accordance with the inputted gate high voltage VGH and gate low voltage VGL.

데이터 드라이버 IC(30)는 타이밍 컨트롤러(20)로부터 공급되는 데이터 제어신호(DCS)에 응답하여, 게이트 구동신호가 공급되는 주기마다 그에 해당하는 라인 분의 아날로그 영상 데이터 신호를 데이터 라인들(DL1 내지 DLn)에 공급한다. 이때, 데이터 드라이버 IC(30)는 극성 제어신호(POL)에 응답하여 데이터 라인들(DL1 내지 DLn)에 공급되는 아날로그 영상 데이터 신호의 극성을 반전시킨다.The data driver IC 30 supplies an analog video data signal corresponding to the corresponding period to the data lines DL1 to DLn in response to the data driving signal DCS supplied from the timing controller 20, DLn. At this time, the data driver IC 30 inverts the polarity of the analog image data signal supplied to the data lines DL1 to DLn in response to the polarity control signal POL.

도 1에 도시바와 같이, 타이밍 컨트롤러(20)를 기준으로 볼 때, 비디오 카드와 같이 표시패널에서 표현되는 영상의 소스 영상 데이터 및 표시패널에서 소스 영상 데이터를 영상 데이터로 표현시키기 위한 각종 제어신호 및 시스템 동기신호를 생성하여 전송하는 장치는 마스터 시스템(10)이고, 마스터 시스템(10)으로부터 소스 영상 데이터, 영상 데이터의 동기신호 및 시스템의 동기신호를 전송받는 타이밍 컨트롤러(20)는 슬레이브 시스템이 된다.As shown in Fig. 1, when the timing controller 20 is viewed as a reference, source video data of an image represented by a display panel like the video card and various control signals for representing source video data in the display panel as video data, The apparatus for generating and transmitting a system synchronizing signal is the master system 10. The timing controller 20 receiving the source video data, the video data synchronizing signal and the system synchronizing signal from the master system 10 becomes a slave system .

한편, 타이밍 컨트롤러(20)는 데이터 드라이브 IC(30) 및 게이트 드라이브 IC(40)에 영상 데이터, 제어신호 및 시스템 동기신호를 공급하므로, 이때는 마스터 시스템이 되고, 데이터 드라이브 IC(30) 및 게이트 드라이브 IC(40)는 슬레이브 시스템이 된다.The timing controller 20 supplies the video data, the control signal, and the system synchronizing signal to the data drive IC 30 and the gate drive IC 40. At this time, the timing controller 20 becomes the master system, The IC 40 becomes a slave system.

이러한, 마스터 시스템과 슬레이브 시스템은 표시패널에서 고품질의 영상을 표현하기 위하여 정확하게 동기되어야 한다. 마스터 시스템과 슬레이브 시스템 간에 동기화가 이루어 지지 않을 경우, 비디오 카드(10)로부터 입력되는 소스 영상 데이터가 표시패널에서 영상으로 표현될 수 없기 때문에 이러한, 마스터 시스템과 슬레이브 시스템 간에 동기화는 평판 표시장치의 성능에 지대한 영향을 미치게 된다.These master and slave systems must be precisely synchronized to display high quality images on the display panel. When the synchronization between the master system and the slave system is not performed, since the source image data input from the video card 10 can not be expressed as an image on the display panel, synchronization between the master system and the slave system is performed by the performance .

이를 위하여, 마스터 시스템과 슬레이브 시스템 간에는 별도의 전송라인을 이용하여 시스템의 동기화를 위한 동기신호를 송수신하게 된다. 그러나, 이러한 시스템 동기신호는 평판 표시장치에 따라 주파수가 상이하나 통상, 10㎒ 내지 300㎒이 주파수를 가지게 된다.To this end, a synchronization signal for synchronizing the system is transmitted / received between the master system and the slave system using a separate transmission line. However, the frequency of the system synchronizing signal varies depending on the flat panel display device, but usually has a frequency of 10 MHz to 300 MHz.

이러한 고주파의 시스템 동기신호는 별도의 전송 핀(pin)과 라인을 통해 동일한 주파수로 항상 출력되기 때문에 시스템 내부에서 전자기적 간섭(Electromagnetic Interference; 이하, EMI라 함)이 많이 발생되는 문제점이 있다. 특히, EMI 문제는 평판 표시장치의 타이밍 컨트롤러(20)와 데이터 드라이브 IC(30) 사이의 디지털 인터페이스에서 주로 발생되어서 평판 표시장치의 불안정한 구동을 초래하여 평판 표시장치의 성능을 저하시키는 문제점이 있다.Since such high frequency system synchronous signals are always output at the same frequency through separate transmission pins and lines, electromagnetic interference (hereinafter referred to as " EMI ") is frequently generated in the system. Particularly, the EMI problem is mainly generated at the digital interface between the timing controller 20 and the data drive IC 30 of the flat panel display device, which causes unstable driving of the flat panel display device, thereby deteriorating the performance of the flat panel display device.

종래 기술에 따른 평판 표시장치는 마스터 시스템과 슬레이브 시스템 간의 동기화를 위하여 별도의 전송 핀(pin)과 전송 라인을 통해 고주파의 시스템 동기신호를 송수신한다. 이러한 고주파의 시스템 동기신호는 고주파의 신호가 동일한 주파수로 항상 출력되기 때문에 시스템 내부에서 전자기적 간섭(Electromagnetic Interference; 이하, EMI라 함)이 많이 발생되는 문제점이 있다. 특히, EMI 문제는 평판 표시장치의 타이밍 컨트롤러와 데이터 드라이브 IC 사이의 디지털 인터페이스에서 주로 발생되어서 평판 표시장치의 불안정한 구동을 초래하여 평판 표시장치의 성능을 저하시키는 문제점이 있다.A conventional flat panel display device transmits and receives a high frequency system synchronizing signal through a separate transmission pin and a transmission line for synchronization between a master system and a slave system. Since such a high frequency system synchronous signal always outputs a high frequency signal at the same frequency, there is a problem that electromagnetic interference (hereinafter referred to as " EMI ") is generated in the system. Particularly, the EMI problem is mainly generated at the digital interface between the timing controller of the flat panel display and the data drive IC, which causes unstable driving of the flat panel display, thereby deteriorating the performance of the flat panel display.

이를 위하여, 본 발명의 실시 예에 따른 평판 표시장치는 복수의 게이트 라인들(GL1 내지 GLm)과 복수의 데이터 라인(DL1 내지 DLn)에 의해 정의되는 영역마다 형성된 화소영역을 포함하여 입력되는 영상 신호를 표현하는 표시패널과, 상기 표시패널에서 표현되는 영상의 소스 영상 데이터 및 소스 영상 데이터의 동기신호와 상기 동기신호의 블랭크 구간에 삽입되는 시스템 동기신호를 함께 공급하는 비디오 카드와, 상기 비디오 카드로부터 입력되는 제어신호 및 소스 영상 데이터를 변환 및 정렬하고, 상기 영상 데이터의 블랭크 구간에 시스템 동기신호를 삽입하여 출력하는 타이밍 컨트롤러와, 상기 타이밍 컨트롤러의 제어에 따라 표시패널에 형성된 복수의 게이트 라인들(GL1 내지 GLm)에 게이트 구동신호를 순차적으로 공급하는 게이트 드라이버 IC와, 상기 타이밍 컨트롤러로부터 입력되는 시스템 동기신호를 기준으로 입력되는 영상 데이터를 게이트 구동신호에 동기 되도록 복수의 데이터 라인들(DL1 내지 DLn)에 공급하는 데이터 드라이버 IC를 포함하며, 상기 비디오 카드 및 상기 타이밍 컨트롤러는 마스터 시스템과 슬레이브 시스템을 동기시키기 위한 시스템 동기부를 구비하며, 상기 시스템 동기부는 상기 마스터 시스템으로부터의 소스 동기 신호의 위상과, 슬레이브 시스템으로부터 피드백(feedback)되는 시스템 동기신호의 위상 간의 오차를 검출하고 보정하여 상기 블랭크 구간에 삽입되는 시스템 동기 신호를 생성하는 것을 특징으로 한다.To this end, the flat panel display according to the embodiment of the present invention includes a pixel region formed for each region defined by a plurality of gate lines GL1 to GLm and a plurality of data lines DL1 to DLn, A video card for supplying a synchronizing signal of source image data and source image data of an image represented by the display panel together with a system synchronizing signal inserted in a blank section of the synchronizing signal; A timing controller for converting and aligning input control signals and source image data, inserting a system synchronous signal in a blank interval of the image data, and outputting the system synchronous signal, and a plurality of gate lines A gate driver IC for sequentially supplying gate driving signals to the gate lines GL1 to GLm, And a data driver IC for supplying video data input on the basis of a system synchronizing signal input from the video controller to a plurality of data lines (DL1 to DLn) in synchronization with a gate driving signal, wherein the video card and the timing controller The system synchronizer detects an error between the phase of the source synchronous signal from the master system and the phase of the system synchronous signal fed back from the slave system And generates a system synchronization signal to be inserted into the blank section.

본 발명의 실시 예에 따른 평판 표시장치의 구동방법은 시스템 동기부를 포함하는 마스터 시스템과, 슬레이브 시스템을 동기시키는 평판 표시장치의 구동방법에 있어서, 상기 시스템 동기부에서 생성된 소스 동기 신호의 위상과, 상기 슬레이브 시스템으로부터 피드백되는 시스템 동기 신호의 위상 간의 오차를 상기 시스템 동기부에서 검출하는 단계와, 상기 검출된 오차값에 해당하는 전압 값을 상기 시스템 동기부에서 생성하는 단계와, 상기 전압 값에 대응되는 새로운 시스템 클럭을 상기 시스템 동기부에서 생성하는 단계와, 상기 시스템 동기부에서 상기 새로운 시스템 클럭을 일정 시간 동안 유효 신호가 발생되지 않는 신호의 블랭크 구간에 삽입하는 단계와, 상기 유효 신호가 발생되지 않은 신호의 전송라인을 통해 상기 새로운 시스템 클럭을 상기 시스템 동기부에서 상기 슬레이브 시스템으로 전송하는 단계를 포함하여 이루어지는 것을 특징으로 한다.A method of driving a flat panel display according to an exemplary embodiment of the present invention is a method of driving a flat panel display synchronizing a master system and a slave system including a system synchronizing unit, Detecting an error between phases of a system synchronizing signal fed back from the slave system by the system synchronizing unit; generating a voltage value corresponding to the detected error value in the system synchronizing unit; Generating a corresponding new system clock in the system synchronizer; inserting the new system clock in a blank interval of a signal for which no valid signal is generated for a predetermined period of time in the system synchronizer; Lt; RTI ID = 0.0 > system clock < / RTI > To the slave system from the system synchronizing unit.

본 발명의 실시 예에 따른 평판 표시장치는 별도의 라인 없이도 마스터 시스템과 슬레이브 시스템을 동기화 시킴으로써, 고주파의 시스템 동기신호로 인해 발생되었던 EMI의 발생을 줄일 수 있다. 이를 통해, 평판 표시장치의 타이밍 컨트롤러와 데이터 드라이브 IC 사이의 디지털 인터페이스에서 주로 발생되어서 평판 표시장치의 불안정한 구동을 방지하여 평판 표시장치의 성능을 향상시킬 수 있다.The flat panel display according to the embodiment of the present invention can synchronize the master system and the slave system without a separate line, thereby reducing the EMI generated due to the high-frequency system synchronizing signal. Accordingly, it is mainly generated at the digital interface between the timing controller of the flat panel display and the data drive IC, thereby preventing the unstable driving of the flat panel display, thereby improving the performance of the flat panel display.

상기 특징 외에 본 발명의 다른 특징 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other features and advantages of the present invention will become apparent from the description of the preferred embodiments of the present invention with reference to the accompanying drawings.

도 2는 본 발명의 실시 예에 따른 마스터(master)와 슬레이브(slave) 간의 시스템 동기를 위한 인터페이스 장치를 포함하는 평판 표시장치를 나타내는 도면이다. 도 2는 여러 평판 표시장치 중에서 액정 표시장치를 일 예로 나타낸 것이다.2 is a view showing a flat panel display device including an interface device for system synchronization between a master and a slave according to an embodiment of the present invention. 2 shows an example of a liquid crystal display device among a plurality of flat panel display devices.

도 2를 참조하면, 본 발명이 실시 예에 따른 평판 표시장치(100)는 복수의 게이트 라인들(GL1 내지 GLm)과 복수의 데이터 라인(DL1 내지 DLn)에 의해 정의되는 영역마다 형성된 화소영역을 포함하여 입력되는 영상 신호를 표현하는 도시되지 않은 표시패널과, 표시패널에서 표현되는 영상의 소스 영상 데이터, 소스 영상 데이터의 동기신호(Hsync, Vsync, DE) 및 시스템 동기신호를 공급하는 비디오 카드(110)와, 비디오 카드(110)로부터 입력되는 제어신호(Hsync, Vsync, DE) 및 소스 영상 데이터를 변환 및 정렬하여 데이터 드라이버(130)에 공급함과 아울러, 게이트 드라이버(140) 및 데이터 드라이버(130)의 구동을 제어하는 타이밍 컨트롤러(120)와, 표시패널에 형성된 복수의 게이트 라인들(GL1 내지 GLm)에 게이트 구동신호를 순차적으로 공급하는 게이트 드라이버 IC(140)와, 타이밍 컨트롤러(120)로부터 입력되는 영상 데이터를 게이트 구동신호에 동기 되도록 복수의 데이터 라인들(DL1 내지 DLn)에 공급하는 데이터 드라이버 IC(130)를 포함하여 구성된다.Referring to FIG. 2, the flat panel display 100 according to the embodiment of the present invention includes a pixel region formed for each region defined by a plurality of gate lines GL1 to GLm and a plurality of data lines DL1 to DLn, A video card (not shown) for supplying a synchronizing signal (Hsync, Vsync, DE) of source video data, source video data of the video represented by the display panel and a system synchronizing signal 110 and the control signal Hsync, Vsync, DE input from the video card 110 and the source image data to the data driver 130 and the gate driver 140 and the data driver 130 A gate driver IC 140 for sequentially supplying gate driving signals to the plurality of gate lines GL1 to GLm formed on the display panel, To synchronize the image data input from the Ming controller 120 to the gate drive signal is configured to include a data driver IC (130) for supplying a plurality of data lines (DL1 to DLn).

여기서, 타이밍 컨트롤러(120)는 비디오 카드(110)와 같은 마스터 시스템(master system)으로부터 입력되는 제어신호(Hsync, Vsync, DE) 및 소스 영상 데이터를 프레임 단위로 정렬하고, 정렬된 프레임 단위의 영상 데이터를 데이터 드라이버 IC(130)에 공급한다.Here, the timing controller 120 arranges the control signals (Hsync, Vsync, DE) and source image data input from a master system such as the video card 110 on a frame-by-frame basis, And supplies the data to the data driver IC 130.

본 발명의 실시 예에 따른 평판 표시장치(100)는 비디오 카드로(110)로부터 타이밍 컨트롤러(120)로 입력되는 데이터 인에이블 신호(DE)의 블랭크 구간에 시스템 동기신호(SP : Synchronize Pulse)를 삽입하여 전송한다.The flat panel display 100 according to the exemplary embodiment of the present invention may output a system synchronous signal SP (Synchronize Pulse) to the blank interval of the data enable signal DE input from the video card 110 to the timing controller 120 And transmits it.

또한, 타이밍 컨트롤러(120)는 마스터 시스템(110)으로부터 입력되는 데이터 인에이블 신호(DE), 수평/수직 동기신호(Hsync, Vsync) 및 데이터 인에이블 신호(DE)의 블랭크 구간에 삽입되어 입력되는 시스템 동기신호(SP)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 생성하여 데이터 드라이버 IC(130)와 게이트 드라이버 IC(140) 각각의 구동 타이밍을 제어한다.The timing controller 120 is inserted into the blank interval of the data enable signal DE input from the master system 110, the horizontal and vertical synchronization signals Hsync and Vsync, and the data enable signal DE, Generates a data control signal DCS and a gate control signal GCS using the system synchronous signal SP to control the driving timings of the data driver IC 130 and the gate driver IC 140 respectively.

여기서, 데이터 제어신호(DCS)는 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 스타트 펄스(Source Start Pulse : SSP), 극성 제어신호(Polarity : POL) 및 소스 출력신호(Source Output Enable : SOE) 등을 포함한다.Here, the data control signal DCS includes a source shift clock (SSC), a source start pulse (SSP), a polarity control signal (POL), and a source output enable (SOE) And the like.

또한, 게이트 제어신호(GCS)는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC) 및 게이트 출력 신호(Gate Output Enable : GOE) 등을 포함한다.The gate control signal GCS includes a gate start pulse GSP, a gate shift clock GSC and a gate output enable signal GOE.

게이트 드라이버 IC(140)는 타이밍 컨트롤러(120)로부터 입력되는 게이트 제어신호(GCS)에 응답하여 게이트 라인들(GL1 내지 GLm)에 게이트 구동신호를 순차적으로 인가하여 각각의 게이트 라인들(GL1 내지 GLm)에 접속된 TFT를 턴-온(Turn-On) 시키게 된다. 이때, 게이트 드라이버 IC(140)는 입력되는 게이트 하이전압(VGH)과 게이트 로우전압(VGL)에 따라 게이트 구동신호의 하이레벨 전압과 로우레벨 전압을 결정한다.The gate driver IC 140 sequentially applies a gate driving signal to the gate lines GL1 to GLm in response to the gate control signal GCS input from the timing controller 120 to sequentially apply the gate lines GL1 to GLm The TFTs connected to the TFTs are turned on. At this time, the gate driver IC 140 determines the high level voltage and the low level voltage of the gate driving signal according to the inputted gate high voltage VGH and gate low voltage VGL.

데이터 드라이버 IC(130)는 타이밍 컨트롤러(120)로부터 공급되는 데이터 제어신호(DCS) 및 영상 데이터(RGB DATA)의 블랭크 구간에 삽입되어 입력되는 시스템 동기신호(SP)에 응답하여, 게이트 구동신호가 공급되는 주기마다 그에 해당하는 라인 분의 아날로그 영상 데이터 신호를 데이터 라인들(DL1 내지 DLn)에 공급한다. 이때, 데이터 드라이버 IC(130)는 극성 제어신호(POL)에 응답하여 데이터 라인들(DL1 내지 DLn)에 공급되는 아날로그 영상 데이터 신호의 극성을 반전시킨다.The data driver IC 130 responds to the system synchronization signal SP inserted into the blank interval of the data control signal DCS and the video data RGB DATA supplied from the timing controller 120 and outputs a gate drive signal And supplies the analog video data signals corresponding to the supplied lines to the data lines DL1 to DLn for every supplied period. At this time, the data driver IC 130 inverts the polarity of the analog image data signal supplied to the data lines DL1 to DLn in response to the polarity control signal POL.

본 발명의 실시 예에 따른 평판 표시장치(100)는 도 1에 도시된 종래 기술에 따른 평판 표시장치(1)에서 마스터 시스템과 슬레이브 시스템 간의 시스템 동기화를 위하여 구비되었던 시스템 동기신호의 전송을 위한 라인을 구비하지 않는다.The flat panel display 100 according to the embodiment of the present invention includes a line for transmitting a system synchronous signal, which is provided for system synchronization between a master system and a slave system in the flat panel display 1 according to the related art shown in FIG. .

본 발명의 실시 예에 따른 평판 표시장치(100)는 비디오 카드(110)로부터 타이밍 컨트롤러(120)로 입력되는 데이터 인에이블 신호(DE)의 전송 라인을 이용하며, 전송되는 데이터 인에이블 신호(DE) 중에서 유효 신호가 발생되지 않는 블랭크 구간(blank time)에 시스템 동기신호(SP)를 삽입하여 전송함으로써, 비디오 카드(110)와 타이밍 컨트롤러(120) 간의 시스템을 동기화 시킨다.The flat panel display 100 according to the embodiment of the present invention uses the transmission line of the data enable signal DE input from the video card 110 to the timing controller 120 and outputs the data enable signal DE And synchronizes the system between the video card 110 and the timing controller 120 by inserting and transmitting a system synchronization signal SP at a blank time during which no valid signal is generated.

또한, 타이밍 컨트롤러(120)와 데이터 드라이브 IC(130) 간에 시스템 동기신호(SP)는 타이밍 컨트롤러(120)로부터 데이터 드라이브 IC(130)로 입력되는 영상 데이터 신호 라인을 이용하며, 데이터 드라이브 IC(130)로 입력되는 영상 데이터 중에서 유효 영상 데이터가 발생되지 않는 블랭크 구간에 시스템 동기신호(SP)를 삽입하여 전송함으로써, 타이밍 컨트롤러(120)와 데이터 드라이브 IC(130) 간의 시스템을 동기화 시킨다.The system synchronous signal SP between the timing controller 120 and the data drive IC 130 uses a video data signal line input from the timing controller 120 to the data drive IC 130, And synchronizes the system between the timing controller 120 and the data drive IC 130 by inserting and transmitting a system synchronization signal SP in a blank section in which valid video data is not generated.

이를 위하여, 비디오 카드(110) 및 타이밍 컨트롤러(120)에는 도 3에 도시된 바와 같은, 시스템 동기부(200)가 구비된다.To this end, the video card 110 and the timing controller 120 are provided with a system synchronizer 200 as shown in FIG.

시스템 동기부(200)는 마스터 시스템과 슬레이브 시스템 간의 시스템 동기에 기준이 되는 소스 동기신호를 생성하여 검출부(220)로 공급하는 동기신호 생성부(210)와, 동기신호 생성부(210)로부터 입력되는 소스 동기신호와 슬레이브 시스템으로부터 피드백(feedback)되는 시스템 동기신호 간의 동기 오류를 검출하여 두 신호간의 일치 또는 불일치에 해당하는 검출 신호를 생성하여 변환부(230)로 공급하는 검출부(220)와, 검출부(220)로부터 입력되는 검출신호에 따라 소스 동기신호를 변환하여 클럭 생성부(240)로 전송하는 변환부(230)와, 변환부(230)로부터 입력되는 소스 동기신호를 이용하여 시스템 동기신호(SSP)를 생성시킴과 아울러, 생성된 새로운 시스템 동기신호(SP)를 슬레이브(250)로 전송하는 클럭 생성부(240)를 포함하여 구성된다.The system synchronizer 200 includes a synchronous signal generator 210 for generating a source synchronous signal as a reference for system synchronization between a master system and a slave system and supplying the synchronized source synchronous signal to the detector 220, A detection unit 220 for detecting a synchronization error between a source synchronization signal that is fed back from the slave system and a system synchronization signal that is fed back from the slave system and generates a detection signal corresponding to a match or a mismatch between the two signals and supplies the detection signal to the conversion unit 230; A converter 230 for converting a source synchronous signal according to a detection signal input from the detector 220 and transmitting the source synchronous signal to the clock generator 240; And a clock generator 240 for generating a new system synchronizing signal (SSP) and transmitting the generated new system synchronizing signal (SP) to the slave (250).

평판 표시장치는 구동시 여러 요인으로 인하여 도 4에 도시된 바와 같이, 마스터 시스템과 슬레이브 시스템 간에 시스템 클럭에 오차가 발생될 수 있다.Due to various factors in driving the flat panel display device, an error may occur in the system clock between the master system and the slave system as shown in FIG.

본 발명의 실시 예에 따른 평판 표시장치(100)는 도 3에 도시된 시스템 동기부(200)를 이용하여 마스터 시스템과 슬레이브 시스템 간의 시스템 클럭의 오차를 검출하고, 검출된 시스템 클럭의 오차를 보정하여 새로운 시스템 동기신호(SP) 생성하여 마스터 시스템과 슬레이브 시스템을 동기시킨다.The flat panel display 100 according to the embodiment of the present invention detects the error of the system clock between the master system and the slave system using the system synchronizer 200 shown in FIG. 3, and corrects the error of the detected system clock To generate a new system synchronization signal (SP) to synchronize the master system and the slave system.

이를 보다 자세히 설명하면, 도 3에 도시된 바와 같이, 시스템 동기부(200)의 동기신호 생성부(210)는 마스터 시스템과 슬레이브 시스템 간의 시스템 동기에 기준이 되는 소스 동기신호를 생성하며, 생성된 소스 동기신호를 검출부(220)로 전송하게 된다.3, the synchronization signal generator 210 of the system synchronizer 200 generates a source synchronization signal that is a reference for system synchronization between the master system and the slave system, And transmits the source synchronization signal to the detector 220.

검출부(220)는 동기신호 생성부(210)로부터 입력되는 소스 동기신호와 슬레이브 시스템으로부터 피드백되는 시스템 동기신호(SP)의 위상(phase)을 비교하게 된다.The detection unit 220 compares the phase of a source synchronous signal input from the synchronous signal generator 210 and a system synchronous signal SP fed back from the slave system.

검출부(220)는 먼저, 도 4에 도시된 바와 같이, 두 신호의 위상에 오차가 있는지의 여부를 검출하게 된다. 여기서, 두 신호의 위상 간에 오차가 없는 경우에는 검출부(220)는 슬레이브 시스템으로부터 피드백된 시스템 동기신호(SP)를 슬레이브 시스템으로 재 전송한다.The detector 220 first detects whether or not there is an error in the phase of the two signals as shown in FIG. Here, if there is no error between the phases of the two signals, the detector 220 retransmits the system synchronous signal SP fed back from the slave system to the slave system.

한편, 검출부(220)에 입력된 두 신호의 위상 간에 도 4에 도시된 바와 같이, 오차(error)가 있는 경우에는 두 신호의 오차 값에 해당하는 오차 신호를 생성하 고, 생성된 오차 신호를 변환부(230)로 전송한다.Meanwhile, if there is an error between the phases of the two signals input to the detector 220, an error signal corresponding to the error value of the two signals is generated, and the generated error signal is To the converting unit 230.

변환부(230)는 검출부(220)로부터 입력되는 두 신호 위상 간의 오차 값을 이에 대응되는 전압(V) 값으로 변환시키고, 변환된 전압을 클럭 생성부(240)로 전송한다.The conversion unit 230 converts an error value between the two signal phases input from the detection unit 220 into a corresponding voltage value V and transmits the converted voltage to the clock generation unit 240.

여기서, 변환되는 전압(V) 값에 대하여 예를 들면, 피드백된 시스템 동기신호가 소스 동기신호보다 지연되는 경우에는 지연된 시간에 대응되는 양(+)의 전압(V) 값을 발생시키고, 반대로 피드백된 시스템 동기신호가 소스 동기신호보다 빨라지는 경우에는 빨라진 시간에 대응되는 음(-)의 전압(V) 값을 발생시키게 된다.Here, when the fed-back system synchronous signal is delayed from the source synchronous signal with respect to the voltage V to be converted, for example, a positive (+) voltage value V corresponding to the delayed time is generated, (-) voltage value (V) corresponding to the increased time when the synchronized system synchronous signal is faster than the source synchronous signal.

클럭 생성부(240)는 변환부(230)로부터 입력되는 양(+) 또는 음(-)의 전압(V) 값의 크기에 따라서, 새로운 시스템 동기신호(SP)를 생성하여 슬레이브 시스템으로 공급하게 된다.The clock generator 240 generates a new system synchronous signal SP according to the magnitude of the positive or negative voltage V input from the converter 230 and supplies it to the slave system do.

이때, 슬레이브 시스템으로 공급되는 시스템 동기신호(SP)는 마스터 시스템이 비디오 카드이고, 슬레이브 시스템이 타이밍 컨트롤러 인 경우에는 데이터 인에이블 신호(DE)가 전송되는 라인을 이용하며, 도 5에 도시된 바와 같이, 데이터 인에이블 신호(DE)가 일정시간 동안 블랭크 되는 기간에 새로 생성된 시스템 동기신호를 삽입하여 타이밍 컨트롤러로 전송하게 된다.At this time, the system synchronizing signal SP supplied to the slave system uses a line through which the data enable signal DE is transmitted when the master system is a video card and the slave system is a timing controller, Likewise, a newly generated system synchronization signal is inserted into the period during which the data enable signal DE is blanked for a predetermined time, and is transmitted to the timing controller.

본 발명의 실시 예에 따른 평판 표시장치는 시스템 동기화에 별도의 전송라인을 이용하지 않으므로, 기존에 구비된 전송라인을 이용하여 마스터 시스템과 슬레이브 시스템 간의 정확한 동기화를 위해서는 새로운 시스템 동기화 프로토콜(protocal)을 구비하여야 한다.Since the flat panel display according to the embodiment of the present invention does not use a separate transmission line for system synchronization, a new system synchronization protocol (protocal) is required for accurate synchronization between the master system and the slave system using the existing transmission line .

이러한 시스템 동기화 프로토콜(protocal)은 자유롭게 설계가 가능하며, 예를 들면, 5개에 Vsync 기간 동안에 블랭크가 발생되는 데이터 인에이블 신호(DE) 중에서 3번째 Vsync 기간에 해당하는 데이터 인에이블 신호(DE)의 블랭크 구간에 시스템 동기신호(SP)를 삽입하여 전송하는 프로토콜 통해서 마스터 시스템과 슬레이브 시스템을 동기화시킬 수 있다.The system synchronization protocol (protocal) can be freely designed. For example, a data enable signal DE corresponding to a third Vsync period among five data enable signals DE which are blanked during a Vsync period, The master system and the slave system can be synchronized through a protocol in which a system synchronization signal (SP) is inserted in the blank interval of the slave system.

한편, 마스터 시스템이 타이밍 컨트롤러 이고, 슬레이브 시스템이 데이터 드라이브 IC인 경우에는 도 5의 설명에서 데이터 인에이블 신호(DE)의 블랭크 구간에 시스템 동기신호(SP)를 삽입시켰던 것과 같이, RGB의 영상 데이터 중에서 임의의 하나의 영상 데이터가 일정시간 동안 블랭크 되는 구간에 시스템 동기신호를 삽입하여 전송할 수 있다. 이때에는 타이밍 컨트롤러와 데이터 드라이브 IC 간에 새로운 포로토콜을 구비하여, 구비된 프로토콜에 따라 시스템을 동기시키게 된다.On the other hand, in the case where the master system is the timing controller and the slave system is the data drive IC, as in the case where the system synchronous signal SP is inserted in the blank interval of the data enable signal DE in the description of FIG. 5, A system synchronizing signal may be inserted into a section in which an arbitrary one of the image data is blanked for a predetermined period of time and transmitted. At this time, a new protocol is provided between the timing controller and the data drive IC, and the system is synchronized according to the provided protocol.

이와 같은 구성 및 구동방법을 통해, 본 발명의 실시 예에 따른 평판 표시장치는 별도의 라인 없이도 마스터 시스템과 슬레이브 시스템을 동기화 시킴으로써, 고주파의 시스템 동기신호로 인해 발생되었던 EMI의 발생을 줄일 수 있다. 이를 통해, 평판 표시장치의 타이밍 컨트롤러와 데이터 드라이브 IC 사이의 디지털 인터페이스에서 주로 발생되어서 평판 표시장치의 불안정한 구동을 방지하여 평판 표시장치의 성능을 향상시킬 수 있다.Through such a configuration and a driving method, the flat panel display according to the embodiment of the present invention can synchronously synchronize the master system and the slave system without a separate line, thereby reducing the EMI generated due to the high-frequency system synchronizing signal. Accordingly, it is mainly generated at the digital interface between the timing controller of the flat panel display and the data drive IC, thereby preventing the unstable driving of the flat panel display, thereby improving the performance of the flat panel display.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니 라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

도 1은 종래 기술에 따른 마스터(master)와 슬레이브(slave) 간의 시스템 동기를 위한 인터페이스 장치를 포함하는 평판 표시장치를 나타내는 도면.1 is a view showing a flat panel display device including an interface device for system synchronization between a master and a slave according to the prior art;

도 2는 본 발명의 실시 예에 따른 마스터(master)와 슬레이브(slave) 간의 시스템 동기를 위한 인터페이스 장치를 포함하는 평판 표시장치를 나타내는 도면.2 is a view showing a flat panel display device including an interface device for system synchronization between a master and a slave according to an embodiment of the present invention;

도 3은 마스터(master)와 슬레이브(slave) 간의 시스템 동기를 위한 시스템 동기부를 나타내는 도면.3 is a diagram showing a system synchronization unit for system synchronization between a master and a slave.

도 4는 마스터와 슬레이브 간의 시스템 동기화를 수행하는 방법을 나타내는 도면.4 is a diagram illustrating a method of performing system synchronization between a master and a slave;

도 5는 비디오 카드로부터 타이밍 컨트롤러로 입력되는 데이터 인에이블 신호(DE)를 이용한 시스템의 동기화를 나타내는 도면.5 is a diagram showing synchronization of a system using a data enable signal DE input from a video card to a timing controller;

<도면의 주요 부분에 대한 부호의 간단한 설명>BRIEF DESCRIPTION OF THE DRAWINGS FIG.

100 : 평판 표시장치 110 : 비디오 카드100: Flat panel display device 110: Video card

120 : 타이밍 컨트롤러 130 : 데이터 드라이브 IC120: timing controller 130: data drive IC

140 : 게이트 드라이브 IC 200 : 시스템 동기부140: Gate drive IC 200: System synchronizer

210 : 동기신호 생성부 220 : 검출부210: Sync signal generator 220:

230 : 변환부 240 : 클럭 생성부230: converter 240: clock generator

Claims (8)

복수의 게이트 라인들(GL1 내지 GLm)과 복수의 데이터 라인(DL1 내지 DLn)에 의해 정의되는 영역마다 형성된 화소영역을 포함하여 입력되는 영상 신호를 표현하는 표시패널과,A display panel for displaying an input video signal including a pixel region formed for each region defined by a plurality of gate lines GL1 to GLm and a plurality of data lines DL1 to DLn; 상기 표시패널에서 표현되는 영상의 소스 영상 데이터 및 소스 영상 데이터의 동기신호와 상기 동기신호의 블랭크 구간에 삽입되는 시스템 동기신호를 함께 공급하는 비디오 카드와,A video card for supplying together a synchronizing signal of source image data and source image data of the image represented by the display panel and a system synchronizing signal inserted in a blank interval of the synchronizing signal, 상기 비디오 카드로부터 입력되는 제어신호 및 소스 영상 데이터를 변환 및 정렬하고, 상기 영상 데이터의 블랭크 구간에 시스템 동기신호를 삽입하여 출력하는 타이밍 컨트롤러와,A timing controller for converting and aligning a control signal and source image data input from the video card, inserting a system synchronization signal into a blank interval of the image data, 상기 타이밍 컨트롤러의 제어에 따라 표시패널에 형성된 복수의 게이트 라인들(GL1 내지 GLm)에 게이트 구동신호를 순차적으로 공급하는 게이트 드라이버 IC와,A gate driver IC for sequentially supplying gate driving signals to the plurality of gate lines GL1 to GLm formed on the display panel under the control of the timing controller, 상기 타이밍 컨트롤러로부터 입력되는 시스템 동기신호를 기준으로 입력되는 영상 데이터를 게이트 구동신호에 동기 되도록 복수의 데이터 라인들(DL1 내지 DLn)에 공급하는 데이터 드라이버 IC를 포함하며,And a data driver IC for supplying image data input on the basis of a system synchronizing signal input from the timing controller to a plurality of data lines (DL1 to DLn) in synchronization with a gate driving signal, 상기 비디오 카드 및 상기 타이밍 컨트롤러는 마스터 시스템과 슬레이브 시스템을 동기시키기 위한 시스템 동기부를 구비하며,Wherein the video card and the timing controller have a system synchronizing unit for synchronizing a master system and a slave system, 상기 시스템 동기부는 The system synchronizing unit 상기 마스터 시스템으로부터의 소스 동기 신호의 위상과, 슬레이브 시스템으로부터 피드백(feedback)되는 시스템 동기신호의 위상 간의 오차를 검출하고 보정하여 상기 블랭크 구간에 삽입되는 시스템 동기 신호를 생성하는 것을 특징으로 평판 표시 장치.And detects a difference between a phase of a source synchronous signal from the master system and a phase of a system synchronous signal fed back from a slave system and corrects the error to generate a system synchronous signal inserted in the blank section. . 제1 항에 있어서,The method according to claim 1, 상기 시스템 동기부는 The system synchronizing unit 상기 마스터 시스템과 상기 슬레이브 시스템 간의 시스템 동기에 기준이 되는 상기 소스 동기신호를 생성하여 공급하는 동기신호 생성부와,A synchronization signal generator for generating and supplying the source synchronization signal as a reference for system synchronization between the master system and the slave system; 상기 동기신호 생성부로부터 입력되는 소스 동기신호와 슬레이브 시스템으로부터 피드백(feedback)되는 시스템 동기신호 간의 위상을 비교하여 동기 오류를 검출하여 두 신호간의 일치 또는 불일치에 해당하는 검출 신호를 생성하는 검출부와,A detector for detecting a synchronization error by comparing phases of a source synchronization signal input from the synchronization signal generator and a system synchronization signal fed back from a slave system to generate a detection signal corresponding to a match or a mismatch between the two signals; 상기 검출부로부터 입력되는 검출신호에 따라 소스 동기신호를 일정 전압(V) 값으로 변환시키는 변환부와,A converter for converting the source synchronizing signal into a constant voltage (V) value in accordance with a detection signal input from the detector, 상기 변환부로부터 입력되는 전압 값에 대응되는 신호 클럭을 생성하여 상기 슬레이브 시스템에 공급하는 클럭 생성부를 구비하는 것을 특징으로 하는 평판 표시장치.And a clock generator for generating a signal clock corresponding to a voltage value input from the converter and supplying the signal clock to the slave system. 삭제delete 제 2 항에 있어서,3. The method of claim 2, 상기 검출부는 상기 동기신호 생성부로부터 입력되는 소스 동기신호와 상기 슬레이브 시스템으로부터 피드백되는 시스템 동기신호(SP)의 위상(phase) 간에 오차 발생시 두 신호의 오차 값에 해당하는 오차 신호를 생성하는 것을 특징으로 하는 평판 표시장치.The detection unit generates an error signal corresponding to an error value of the two signals when an error occurs between a source synchronous signal input from the synchronous signal generator and a phase of a system synchronous signal SP fed back from the slave system . 제 4 항에 있어서,5. The method of claim 4, 상기 비디오 카드는 상기 마스터 시스템으로 이용되고, 상기 타이밍 콘트롤러는 상기 슬레이브 시스템으로 이용되는 경우, 상기 시스템 동기신호는 데이터 인에이블 신호(DE)의 블랭크 구간에 삽입되고, 데이터 인에이블 신호(DE)가 전송되는 라인을 통해 상기 타이밍 콘트롤러로 전송되는 것을 특징으로 하는 평판 표시장치.When the video card is used as the master system and the timing controller is used as the slave system, the system synchronous signal is inserted into the blank interval of the data enable signal DE and the data enable signal DE And is transmitted to the timing controller through a line to be transmitted. 제 4 항에 있어서,5. The method of claim 4, 상기 타이밍 콘트롤러는 상기 마스터 시스템으로 이용되고, 상기 데이터 드라이버 IC는 상기 슬레이브 시스템으로 이용되는 경우, 상기 시스템 동기신호는 영상 데이터 신호의 블랭크 구간에 삽입되고, 영상 데이터가 전송되는 라인을 통해 상기 데이터 드라이버 IC로 전송되는 것을 특징으로 하는 평판 표시장치.When the data driver IC is used as the slave system, the system synchronizing signal is inserted into a blank interval of the video data signal, and the data driver IC &lt; / RTI &gt; 시스템 동기부를 포함하는 마스터 시스템과, 슬레이브 시스템을 동기시키는 평판 표시장치의 구동방법에 있어서,A method of driving a flat display apparatus for synchronizing a slave system with a master system including a system synchronizing section, 상기 시스템 동기부에서 생성된 소스 동기 신호의 위상과, 상기 슬레이브 시스템으로부터 피드백되는 시스템 동기 신호의 위상 간의 오차를 상기 시스템 동기부에서 검출하는 단계와,Detecting an error between a phase of a source synchronous signal generated by the system synchronizing unit and a phase of a system synchronous signal fed back from the slave system by the system synchronizing unit; 상기 검출된 오차값에 해당하는 전압 값을 상기 시스템 동기부에서 생성하는 단계와,Generating a voltage value corresponding to the detected error value in the system synchronizing unit; 상기 전압 값에 대응되는 새로운 시스템 클럭을 상기 시스템 동기부에서 생성하는 단계와,Generating a new system clock corresponding to the voltage value in the system synchronizing unit; 상기 시스템 동기부에서 상기 새로운 시스템 클럭을 일정 시간 동안 유효 신호가 발생되지 않는 신호의 블랭크 구간에 삽입하는 단계와,Inserting the new system clock into a blank section of a signal for which a valid signal is not generated for a predetermined period of time; 상기 유효 신호가 발생되지 않은 신호의 전송라인을 통해 상기 새로운 시스템 클럭을 상기 시스템 동기부에서 상기 슬레이브 시스템으로 전송하는 단계를 포함하여 이루어지는 것을 특징으로 하는 평판 표시장치의 구동방법.And transmitting the new system clock from the system synchronizing unit to the slave system through a transmission line of a signal for which the valid signal is not generated. 제 7 항에 있어서,8. The method of claim 7, 상기 마스터 시스템으로 비디오 카드가 이용되고, 상기 슬레이브 시스템으로 타이밍 콘트롤러가 이용되는 경우, 상기 블랭크 구간이 발생되는 신호는 데이터 인에이블 신호이며,When a video card is used as the master system and a timing controller is used as the slave system, a signal in which the blank interval is generated is a data enable signal, 상기 마스터 시스템으로 상기 타이밍 콘트롤러가 이용되고, 상기 슬레이브 시스템으로 데이터 드라이버 IC가 이용되는 경우, 상기 블랭크 구간이 발생되는 신호는 영상 데이터 신호인 것을 특징으로 하는 평판 표시장치의 구동방법.Wherein when the timing controller is used as the master system and the data driver IC is used as the slave system, the signal in which the blank interval is generated is a video data signal.
KR1020070141408A 2007-12-31 2007-12-31 Apparatus of flat panel display device and driving method thereof KR101429916B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070141408A KR101429916B1 (en) 2007-12-31 2007-12-31 Apparatus of flat panel display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070141408A KR101429916B1 (en) 2007-12-31 2007-12-31 Apparatus of flat panel display device and driving method thereof

Publications (2)

Publication Number Publication Date
KR20090073456A KR20090073456A (en) 2009-07-03
KR101429916B1 true KR101429916B1 (en) 2014-08-13

Family

ID=41330603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070141408A KR101429916B1 (en) 2007-12-31 2007-12-31 Apparatus of flat panel display device and driving method thereof

Country Status (1)

Country Link
KR (1) KR101429916B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101944351B (en) * 2009-07-08 2013-08-07 宏碁股份有限公司 Active display period determination device and method, resolution determination system and method
KR101966687B1 (en) 2012-07-25 2019-04-09 삼성디스플레이 주식회사 Display device
KR102582967B1 (en) * 2016-10-31 2023-09-26 엘지디스플레이 주식회사 Timing controller and display apparatus using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001331141A (en) * 2000-05-23 2001-11-30 Pioneer Electronic Corp Video display system, video signal output device, and device and method for displaying video
JP2004098328A (en) * 2002-09-05 2004-04-02 Riso Kagaku Corp Image forming device
KR20070002955A (en) * 2005-06-30 2007-01-05 삼성전자주식회사 Timing controller and display apparatus including the same and method for controlling initial drive
KR20070037900A (en) * 2005-10-04 2007-04-09 삼성전자주식회사 Display device for using lcd panel and method for excuting timing control options thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001331141A (en) * 2000-05-23 2001-11-30 Pioneer Electronic Corp Video display system, video signal output device, and device and method for displaying video
JP2004098328A (en) * 2002-09-05 2004-04-02 Riso Kagaku Corp Image forming device
KR20070002955A (en) * 2005-06-30 2007-01-05 삼성전자주식회사 Timing controller and display apparatus including the same and method for controlling initial drive
KR20070037900A (en) * 2005-10-04 2007-04-09 삼성전자주식회사 Display device for using lcd panel and method for excuting timing control options thereof

Also Published As

Publication number Publication date
KR20090073456A (en) 2009-07-03

Similar Documents

Publication Publication Date Title
KR100937509B1 (en) Timing controller, calum driver and display device having the same
US8593388B2 (en) Liquid crystal display device and driving method of the same
US8184114B2 (en) Multi-panel display device and method of driving the same
US8477132B2 (en) Device and method for driving image display device
US8810479B2 (en) Multi-panel display device configured to align multiple flat panel display devices for representing a single image and method of driving the same
KR101337897B1 (en) Drive control circuit of liquid display device
KR101332484B1 (en) Timing controller and display device using the same, and driving method of the timing controller
KR20150077811A (en) Display device and driving method thereof
US9865194B2 (en) Display system and method for driving same between normal mode and panel self-refresh (PSR) mode
CN114333672B (en) Driving circuit, driving method and display device of display panel
US20140300654A1 (en) Driving control circuit of display device
KR101607155B1 (en) Display apparatus and method for driving the same
KR20180065194A (en) Organic light emitting diode display device and the method for driving the same
US7876130B2 (en) Data transmitting device and data receiving device
KR102293371B1 (en) Display device
KR101429916B1 (en) Apparatus of flat panel display device and driving method thereof
CN102543019B (en) Driving circuit for liquid crystal display device and method for driving the same
KR101992882B1 (en) Driving apparatus for image display device and method for driving the same
KR102135923B1 (en) Apparature for controlling charging time using input video information and method for controlling the same
US10785386B1 (en) DP to HDMI converter and associated signal conversion method
KR20070071496A (en) Apparatus and method for driving of liquid crystal display device
KR102243676B1 (en) Data enable signal generation method, timing controller, and display device
KR101451738B1 (en) Apparatus and method of liquid crystal display device
KR102066084B1 (en) Flat Display Device And Driving Method Thereof
KR100433239B1 (en) Apparatus and Method For Transmitting Data And Apparatus And Method for Driving Liquid Crystal Display Using The Same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 4