KR101420540B1 - Carrier plate for manufacturing semiconductor chip - Google Patents

Carrier plate for manufacturing semiconductor chip Download PDF

Info

Publication number
KR101420540B1
KR101420540B1 KR1020120156858A KR20120156858A KR101420540B1 KR 101420540 B1 KR101420540 B1 KR 101420540B1 KR 1020120156858 A KR1020120156858 A KR 1020120156858A KR 20120156858 A KR20120156858 A KR 20120156858A KR 101420540 B1 KR101420540 B1 KR 101420540B1
Authority
KR
South Korea
Prior art keywords
carrier plate
semiconductor chip
silicon
adsorption
region
Prior art date
Application number
KR1020120156858A
Other languages
Korean (ko)
Other versions
KR20140086410A (en
Inventor
이재구
안정현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120156858A priority Critical patent/KR101420540B1/en
Priority to PH12013000347A priority patent/PH12013000347A1/en
Priority to CN201310603846.XA priority patent/CN103915349A/en
Publication of KR20140086410A publication Critical patent/KR20140086410A/en
Application granted granted Critical
Publication of KR101420540B1 publication Critical patent/KR101420540B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Abstract

본 발명은 반도체 칩 제조용 캐리어 플레이트에 관한 것이다.
본 발명에 따른 반도체 칩 제조용 캐리어 플레이트는, 캐리어 플레이트의 일정 영역에 마련되며, 금속판에 반도체 칩의 삽입 및 고정을 위한 다수의 관통홀이 형성되어 있는 칩 홀딩 영역; 및 상기 칩 홀딩 영역의 외곽에 마련되며, 흡착 패드에 의한 흡착 및 고정을 위한 흡착 영역을 포함하고, 상기 흡착 영역의 상면 및 하면에는 모재(금속판)와 실리콘의 접착력을 증대시키기 위한 다수의 요홈이 각각 형성된다.
이와 같은 본 발명에 의하면, 캐리어 플레이트의 칩 홀딩 영역 외곽의 흡착영역의 표면을 종래의 전면 에칭 방식이 아닌 하프(half) 에칭 방식을 이용하여 요철 구조로 가공 처리함으로써 캐리어 플레이트의 실리콘 성형 시 모재(플레이트)와 실리콘 간의 접착력을 향상시킬 수 있다.The present invention relates to a carrier plate for semiconductor chip manufacture.
A carrier plate for manufacturing a semiconductor chip according to the present invention includes: a chip holding region provided in a predetermined region of a carrier plate and having a plurality of through holes for inserting and fixing a semiconductor chip on a metal plate; And a suction region provided on the outer periphery of the chip holding region for adsorption and fixing by the adsorption pad, and a plurality of grooves for increasing adhesion of the base material (metal plate) and silicon are formed on the upper and lower surfaces of the absorption region Respectively.
According to the present invention, the surface of the adsorption area outside the chip holding area of the carrier plate is processed into a concavo-convex structure using a half-etching method instead of the conventional front-side etching method, Plate) and silicon can be improved.

Description

반도체 칩 제조용 캐리어 플레이트{Carrier plate for manufacturing semiconductor chip}Technical Field [0001] The present invention relates to a carrier plate for manufacturing semiconductor chips,

본 발명은 반도체 칩 제조용 캐리어 플레이트에 관한 것으로서, 특히 캐리어플레이트의 실리콘 형성 시 모재(플레이트)와 실리콘의 접착력을 향상할 수 있는 수단이 강구된 반도체 칩 제조용 캐리어 플레이트에 관한 것이다.
The present invention relates to a carrier plate for manufacturing a semiconductor chip, and more particularly, to a carrier plate for manufacturing a semiconductor chip, wherein means for improving adhesion between a base material (plate) and silicon is formed during silicon formation of a carrier plate.

캐리어 플레이트란 MLCC(Multi-layer ceramic capacitor) 등의 작은 칩 (chip)을 생산하는 공정 중에 칩 양쪽의 단부에 외부 전극을 도포하기 위해 사용되는 칩 고정장치이다. 전극 도포 시 품질을 일정하게 하기 위하여 여러 부위를 진공으로 흡착하여 케리어 플레이트를 평편하게 고정시킨다. 만약 실리콘과 모재(플레이트)의 접착력이 떨어져 들뜸이나 박리가 발생하면 캐리어 플레이트로 사용될 수 없다.The carrier plate is a chip fixing device used for applying external electrodes to both ends of a chip during a process of producing a small chip such as a multi-layer ceramic capacitor (MLCC). In order to keep the quality constant during electrode application, various parts are vacuum adsorbed to fix the carrier plate flatly. If the adhesion between silicon and base material (plate) deteriorates and peeling or peeling occurs, it can not be used as a carrier plate.

종래에는 도 1a 및 도 1b에 도시된 바와 같이, 진공 흡착면이 있는 흡착 영역(120)의 모재(금속판)(100)에 실리콘 고정 홀(hole)(120s)을 뚫어서 모재(금속판)(100) 양쪽의 실리콘(101)이 통과될 수 있도록 연결하였다. 이 연결된 부분이 양쪽의 실리콘(101)을 고정하는 역할을 한다. 또한, 칩 홀딩 영역(110)에 형성되어있는, 칩(105)이 고정되는 칩 고정 홀(110c)은 실리콘(101)이 서로 연결되어 있어 따로 고려하지 않는다. 다만 실리콘만 존재하는 영역에 필요한 경우 추가적인 홀을 생성하여 실리콘이 통과하도록 제작한다. 1A and 1B, a silicon fixing hole 120s is formed in a base material (metal plate) 100 of an absorption region 120 having a vacuum absorption surface to form a base material (metal plate) 100, So that both silicon pieces 101 can be passed therethrough. And the connected portion serves to fix the silicon 101 on both sides. The chip fixing holes 110c formed in the chip holding area 110 and to which the chips 105 are fixed are not separately considered because the silicon 101 is connected to each other. However, if required for a region where only silicon exists, an additional hole is formed so that silicon passes through it.

그러나, 이상과 같은 종래 방식에서는 실리콘 외곽부위의 접착력을 향상시키기 어렵고 접착력 향상을 위한 홀의 총 면적도 제한적이다. 따라서, 이러한 종래 방식은 가장 중요한 실리콘의 외곽 부위의 접착력을 향상시킬 수 없고, 홀의 개수와 밀도에 한계가 있으며, 또한 홀의 개수가 늘어날수록 모재의 강성이 떨어지는 문제가 있다.
However, in the conventional method as described above, it is difficult to improve the adhesive force at the outer portion of the silicon, and the total area of the holes for improving the adhesion is also limited. Therefore, in this conventional method, the adhesion of the most important part of the silicon can not be improved, the number and density of the holes are limited, and the rigidity of the base material deteriorates as the number of holes increases.

한국 공개특허공보 공개번호 10-2011-0072507Korean Unexamined Patent Publication No. 10-2011-0072507 한국 공개특허공보 공개번호 10-2001-0030200Korean Patent Publication No. 10-2001-0030200

본 발명은 상기와 같은 종래 캐리어 플레이트에서의 문제점을 개선하기 위하여 창출된 것으로서, 캐리어 플레이트의 칩 홀딩 영역 외곽의 흡착영역의 표면을 종래의 전면 에칭 방식이 아닌 하프(half) 에칭 방식을 이용하여 요철 구조로 가공 처리함으로써 캐리어 플레이트의 실리콘 성형 시 모재(플레이트)와 실리콘 간의 접착력을 향상시킬 수 있는 반도체 칩 제조용 캐리어 플레이트를 제공함에 그 목적이 있다.
SUMMARY OF THE INVENTION The present invention has been made in order to overcome the problems of the conventional carrier plate as described above, and it is an object of the present invention to provide a method of manufacturing a semiconductor device, in which a surface of an absorption region outside a chip- The present invention provides a carrier plate for manufacturing a semiconductor chip, which can improve the adhesion between a base material (plate) and silicon during molding silicon of a carrier plate.

상기의 목적을 달성하기 위하여 본 발명에 따른 반도체 칩 제조용 캐리어 플레이트는,According to an aspect of the present invention, there is provided a carrier plate for manufacturing a semiconductor chip,

반도체 칩 제조용 캐리어 플레이트에 있어서,A carrier plate for semiconductor chip manufacturing,

상기 캐리어 플레이트의 일정 영역에 마련되며, 금속판에 반도체 칩의 삽입 및 고정을 위한 다수의 관통홀이 형성되어 있는 칩 홀딩 영역; 및 A chip holding region provided in a predetermined region of the carrier plate and having a plurality of through holes for inserting and fixing the semiconductor chip into the metal plate; And

상기 칩 홀딩 영역의 외곽에 마련되며, 흡착 패드에 의한 흡착 및 고정을 위한 흡착 영역을 포함하고, And an adsorption region provided outside the chip holding region for adsorption and fixing by the adsorption pad,

상기 흡착 영역의 상면 및 하면에는 모재(금속판)와 실리콘의 접착력을 증대시키기 위한 다수의 요홈이 각각 형성되는 점에 그 특징이 있다.And a plurality of grooves for increasing the adhesive force between the base material (metal plate) and silicon are formed on the upper and lower surfaces of the adsorption region, respectively.

여기서, 상기 요홈은 전면 에칭 방식이 아닌 하프 에칭 방식을 사용하여 형성된다.Here, the groove is formed using a half-etching method other than a front etching method.

또한, 바람직하게는 상기 흡착 영역의 상면 및 하면에 다수의 요홈이 각각 형성되되, 상면의 요홈들과 하면의 요홈들이 서로 맞대응되는 위치가 아닌, 서로 지그재그로 엇갈리는 위치에 형성된다. Preferably, a plurality of recesses are formed on the upper surface and the lower surface of the adsorption region, and the recesses on the upper surface and the recesses on the lower surface are formed at staggered positions instead of being aligned with each other.

또한, 바람직하게는 상기 요홈은 바닥면부로부터 입구로 갈수록 그 직경이 점차 감소되는 형태로 형성된다.Preferably, the groove is formed such that its diameter gradually decreases from the bottom surface portion toward the inlet.

또한, 상기 요홈은 정사각형, 직사각형, 원형, 삼각형, 육각형, 또는 기타 부정형의 특정 형태로 형성될 수 있다.
In addition, the groove may be formed in a specific shape of a square, a rectangle, a circle, a triangle, a hexagon, or other irregular shape.

이와 같은 본 발명에 의하면, 캐리어 플레이트의 칩 홀딩 영역 외곽의 흡착영역의 표면을 종래의 전면 에칭 방식이 아닌 하프(half) 에칭 방식을 이용하여 요철 구조로 가공 처리함으로써 캐리어 플레이트의 실리콘 성형 시 모재(플레이트)와 실리콘 간의 접착력을 향상시킬 수 있는 장점이 있다.
According to the present invention, the surface of the adsorption area outside the chip holding area of the carrier plate is processed into a concavo-convex structure using a half-etching method instead of the conventional front-side etching method, Plate) and silicon can be improved.

도 1a는 종래 반도체 칩 제조용 캐리어 플레이트의 구조를 보여주는 평면도.
도 1b는 종래 반도체 칩 제조용 캐리어 플레이트의 구조를 보여주는 단면도.
도 2a는 본 발명의 실시 예에 따른 반도체 칩 제조용 캐리어 플레이트의 구조를 보여주는 평면도.
도 2b는 본 발명의 실시 예에 따른 반도체 칩 제조용 캐리어 플레이트의 구조를 보여주는 단면도.1A is a plan view showing a structure of a carrier plate for manufacturing a conventional semiconductor chip.
1B is a cross-sectional view showing the structure of a carrier plate for manufacturing a conventional semiconductor chip.
2A is a plan view showing a structure of a carrier plate for manufacturing a semiconductor chip according to an embodiment of the present invention;
FIG. 2B is a cross-sectional view showing a structure of a carrier plate for manufacturing a semiconductor chip according to an embodiment of the present invention; FIG.

본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어 해석되지 말아야 하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.The terms and words used in the present specification and claims should not be construed as limited to ordinary or dictionary terms and the inventor can properly define the concept of the term to describe its invention in the best way Should be construed in accordance with the principles and meanings and concepts consistent with the technical idea of the present invention.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈", "장치" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise. Also, the terms " part, "" module, "and" device " Lt; / RTI >

이하 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 및 도 2b는 본 발명의 실시 예에 따른 반도체 칩 제조용 캐리어 플레이트의 구조를 보여주는 것으로서, 도 2a는 평면도이고, 도 2b는 단면도이다.FIGS. 2A and 2B show a structure of a carrier plate for manufacturing a semiconductor chip according to an embodiment of the present invention, wherein FIG. 2A is a plan view and FIG. 2B is a cross-sectional view.

도 2a 및 도 2b를 참조하면, 본 발명에 따른 반도체 칩 제조용 캐리어 플레이트는 칩 홀딩 영역(210)과 흡착 영역(220)을 포함하여 구성된다.2A and 2B, a carrier plate for manufacturing a semiconductor chip according to the present invention includes a chip holding area 210 and an adsorption area 220.

상기 칩 홀딩 영역(210)은 캐리어 플레이트 모재(금속판)(200)의 일정 영역에 마련되며, 금속판(200)에 반도체 칩(205)의 삽입 및 고정을 위한 다수의 관통홀(210c)이 형성된다.The chip holding area 210 is provided in a predetermined region of the carrier plate matrix material 200 and a plurality of through holes 210c for inserting and fixing the semiconductor chip 205 are formed on the metal plate 200 .

상기 흡착 영역(220)은 상기 칩 홀딩 영역(210)의 외곽에 마련되며, 흡착 패드(미도시)에 의한 흡착 및 고정을 위한 것이다. The adsorption region 220 is provided on the outer periphery of the chip holding region 210 and is used for adsorption and fixing by an adsorption pad (not shown).

여기서, 특히 상기 흡착 영역(220)의 상면(전면) 및 하면(후면)에는 모재(금속판)(200)와 실리콘(201)의 접착력을 증대시키기 위한 다수의 요홈(200y)이 각각 형성된다. 이때, 요홈(200y)은 전면 에칭 방식이 아닌 하프 에칭 방식을 사용하여 형성된다.A plurality of grooves 200y are formed on the upper surface (front surface) and the lower surface (rear surface) of the adsorption region 220 to increase adhesion between the base material 200 and the silicon 201. At this time, the groove 200y is formed by using the half etching method instead of the front etching method.

여기서, 또한 바람직하게는 상기 흡착 영역(220)의 상면 및 하면에 다수의 요홈(200y)이 각각 형성되되, 상면의 요홈들과 하면의 요홈들이 서로 맞대응되는 위치가 아닌, 서로 지그재그로 엇갈리는 위치에 형성된다. Here, preferably, a plurality of grooves 200y are formed on the top and bottom surfaces of the adsorption region 220, and the grooves of the top surface and the grooves of the bottom surface are not aligned with each other, but are staggered at mutually staggered positions .

또한, 바람직하게는 상기 요홈(200y)은 바닥면부로부터 입구로 갈수록 그 직경이 점차 감소되는 형태로 형성된다. 이는 입구의 좁은 돌출턱이 하나의 걸림턱 역할을 하여 요홈(200y)의 내부에 충전되어 경화된 실리콘(201)이 잘 빠져나오지 못하도록 하기 위한 것이다.Preferably, the groove 200y is formed such that its diameter gradually decreases from the bottom surface portion toward the inlet. This is to prevent the silicon 201, which is hardened, from filling out the groove 200y by a narrow protruding jaw of the inlet serving as a latching jaw.

또한, 상기 요홈(200y)은 정사각형, 직사각형, 원형, 삼각형, 육각형, 또는 기타 부정형의 특정 형태로 형성될 수 있다.In addition, the groove 200y may be formed in a specific shape of a square, a rectangle, a circle, a triangle, a hexagon, or other indefinite shapes.

이상과 같은 본 발명의 캐리어 플레이트는 전술한 바와 같이, 종래의 전면 에칭 방식이 아닌 하프 에칭을 이용한 방식이다. 따라서, 에칭면을 통한 실리콘의 구속과 늘어나는 표면적으로 인한 접착력 향상을 기대할 수 있다. 하프 에칭을 사용하여 양면에 번갈아 패턴을 에칭함으로써 관통홀(through-holl)을 방지할 수 있고, 이는 모재의 적절한 강성을 유지하는데 도움을 준다. 또한, 하프 에칭에　사용되는 패턴은 사각형, 원형 등 기존의 실리콘 형상에 따라 다양하게 적용할 수 있으며, 이에 따라 모재의 강성 저하를 최소화하는 방식으로 접착력을 증가시킬 수 있다. 그리고, 요홈의 형상이 입구에서 내부로 들어갈수록 직경이 점차 넓어지는 형태로 되어 있어 이러한 요홈 내부로 들어온 실리콘을 더욱 확실하게 구속하게 되며, 이에 따라 실리콘과 모재 간의 접착력을 더욱 증가시킬수 있게 된다. 또한, 필요에 따라 에칭 깊이를 조절하여 접착력과 모재의 강성을 적절히 조절할 수 있다.　As described above, the carrier plate of the present invention as described above is a half etching method that is not a conventional front etching method. Therefore, it is expected that the restraint of silicon through the etched surface and the improvement of the adhesion due to the increased surface area. Through-holes can be prevented by alternately etching patterns on both sides using half-etching, which helps to maintain proper rigidity of the base material. In addition, the patterns used for the half etching can be variously applied according to the conventional silicon shapes such as a quadrangle and a circle, and thus the adhesion can be increased in such a manner as to minimize the deterioration of the rigidity of the base material. Further, the shape of the groove is gradually widened as it enters from the inlet to the inside, so that the silicon introduced into the groove is more reliably confined, and thus the adhesion between the silicon and the base material can be further increased. Further, the etching depth can be adjusted as necessary to suitably adjust the adhesive force and the rigidity of the base material.

이상의 설명에서와 같이, 본 발명에 따른 반도체 칩 제조용 캐리어 플레이트는 캐리어 플레이트의 칩 홀딩 영역 외곽의 흡착영역의 표면을 종래의 전면 에칭 방식이 아닌 하프(half) 에칭 방식을 이용하여 요철 구조로 가공 처리함으로써 캐리어 플레이트의 실리콘 성형 시 모재(플레이트)와 실리콘 간의 접착력을 향상시킬 수 있다. 그리고, 그 결과 실리콘 외곽 부위의 형상에 맞도록 실리콘과 모재의 접착력을 증대시켜 캐리어 플레이트의 수명을 연장할 수 있고, 모재의 강성 저하를 낮추어 전극 도포 시 캐리어 플레이트의 변형을 줄일 수 있다.As described above, the carrier plate for manufacturing a semiconductor chip according to the present invention is characterized in that the surface of the adsorption region outside the chip holding region of the carrier plate is processed by a half etching method instead of the conventional whole etching method, The adhesion between the base material (plate) and the silicon can be improved during the silicon molding of the carrier plate. As a result, it is possible to extend the lifetime of the carrier plate by increasing the adhesive force between the silicon and the base material so as to match the shape of the outer portion of the silicon, and lowering the rigidity of the base material, thereby reducing deformation of the carrier plate during electrode application.

이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변경, 응용될 수 있음은 당해 기술분야의 통상의 기술자에게 자명하다. 따라서, 본 발명의 진정한 보호 범위는 다음의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but many variations and modifications may be made without departing from the spirit and scope of the invention. Be clear to the technician. Accordingly, the true scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of the same should be construed as being included in the scope of the present invention.

100,200...모재(금속판) 101,201...실리콘
105,205...칩 110,210...칩 홀딩 영역
110c,210c...칩 고정 홀 120,220...흡착 영역
120s...실리콘 고정 홀 200y...요홈100,200 ... Base material (metal plate) 101,201 ... Silicon
105, 205 ... chips 110, 210 ... chip holding area
110c, 210c, ..., chip fixing holes 120, 220, ...,
120s ... silicon fixing hole 200y ... groove

Claims (5)

반도체 칩 제조용 캐리어 플레이트에 있어서,
상기 캐리어 플레이트의 일정 영역에 마련되며, 금속판에 반도체 칩의 삽입 및 고정을 위한 다수의 관통홀이 형성되어 있는 칩 홀딩 영역; 및
상기 칩 홀딩 영역의 외곽에 마련되며, 흡착 패드에 의한 흡착 및 고정을 위한 흡착 영역을 포함하고,
상기 흡착 영역의 상면 및 하면에는 모재(금속판)와 실리콘의 접착력을 증대시키기 위한 다수의 요홈이 각각 형성되되, 상면의 요홈들과 하면의 요홈들이 서로 지그재그로 엇갈리는 위치에 형성된 반도체 칩 제조용 캐리어 플레이트.
A carrier plate for semiconductor chip manufacturing,
A chip holding region provided in a predetermined region of the carrier plate and having a plurality of through holes for inserting and fixing the semiconductor chip into the metal plate; And
And an adsorption region provided outside the chip holding region for adsorption and fixing by the adsorption pad,
Wherein a plurality of recesses are formed on the top and bottom surfaces of the adsorption region to increase the adhesion between the base material and the silicon and the recesses on the upper surface and the recesses on the lower surface are staggered with each other.
제1항에 있어서,
상기 요홈은 전면 에칭 방식이 아닌 하프 에칭 방식을 사용하여 형성된, 반도체 칩 제조용 캐리어 플레이트.
The method according to claim 1,
Wherein the groove is formed using a half etching method other than a front etching method.
삭제delete 제1항에 있어서,
상기 요홈은 바닥면부로부터 입구로 갈수록 그 직경이 점차 감소되는 형태로 형성된, 반도체 칩 제조용 캐리어 플레이트.
The method according to claim 1,
Wherein the groove is formed such that its diameter gradually decreases from a bottom surface portion toward an entrance surface.
제1항에 있어서,
상기 요홈은 정사각형, 직사각형, 원형, 삼각형, 육각형, 또는 부정형의 특정 형태 중 어느 하나의 형태로 형성된, 반도체 칩 제조용 캐리어 플레이트.The method according to claim 1,
Wherein the groove is formed in any one of a specific shape of a square, a rectangle, a circle, a triangle, a hexagon, or an irregular shape.
KR1020120156858A 2012-12-28 2012-12-28 Carrier plate for manufacturing semiconductor chip KR101420540B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120156858A KR101420540B1 (en) 2012-12-28 2012-12-28 Carrier plate for manufacturing semiconductor chip
PH12013000347A PH12013000347A1 (en) 2012-12-28 2013-11-21 Carrier plate for manufacturing semiconductor chip
CN201310603846.XA CN103915349A (en) 2012-12-28 2013-11-25 Bearing plate for manufacturing semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120156858A KR101420540B1 (en) 2012-12-28 2012-12-28 Carrier plate for manufacturing semiconductor chip

Publications (2)

Publication Number Publication Date
KR20140086410A KR20140086410A (en) 2014-07-08
KR101420540B1 true KR101420540B1 (en) 2014-07-16

Family

ID=51040946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120156858A KR101420540B1 (en) 2012-12-28 2012-12-28 Carrier plate for manufacturing semiconductor chip

Country Status (3)

Country Link
KR (1) KR101420540B1 (en)
CN (1) CN103915349A (en)
PH (1) PH12013000347A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101807393B1 (en) 2016-03-11 2017-12-12 박전용 Carrier Plate and Carrier Plate Assembly with the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198463A (en) * 1992-01-20 1993-08-06 Murata Mfg Co Ltd Electronic parts manufacturing jig and manufacture of electronic parts
KR100946593B1 (en) 2009-05-28 2010-03-09 유한회사 디알텍 Career plate and manufacturing method thereof
KR101251932B1 (en) 2011-10-27 2013-04-08 유한회사 디알텍 Career plate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093777A (en) * 1999-09-27 2001-04-06 Mitsubishi Plastics Ind Ltd Recyclable small electronic component electrode coating jig
JP2007207898A (en) * 2006-01-31 2007-08-16 Arai Pump Mfg Co Ltd Carrier plate, and method of manufacturing same
KR100929263B1 (en) * 2009-01-09 2009-12-01 (주)지텍 A exfoliation prevention type carrier plate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198463A (en) * 1992-01-20 1993-08-06 Murata Mfg Co Ltd Electronic parts manufacturing jig and manufacture of electronic parts
KR100946593B1 (en) 2009-05-28 2010-03-09 유한회사 디알텍 Career plate and manufacturing method thereof
KR101251932B1 (en) 2011-10-27 2013-04-08 유한회사 디알텍 Career plate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101807393B1 (en) 2016-03-11 2017-12-12 박전용 Carrier Plate and Carrier Plate Assembly with the same

Also Published As

Publication number Publication date
KR20140086410A (en) 2014-07-08
PH12013000347A1 (en) 2015-06-01
CN103915349A (en) 2014-07-09

Similar Documents

Publication Publication Date Title
US7960818B1 (en) Conformal shield on punch QFN semiconductor package
JP2013501368A5 (en)
US20160103109A1 (en) Gas sensor device with frame passageways and related methods
KR101420540B1 (en) Carrier plate for manufacturing semiconductor chip
JP2011151102A (en) Lead frame, and method of manufacturing the same
US8575732B2 (en) Leadframe based multi terminal IC package
US20150115016A1 (en) Ball mount module
KR20120000282A (en) Heat spreader and semiconductor package compring the same
JP2010129591A (en) Lead frame, semiconductor device using the lead frame and intermediate product thereof, and method for manufacturing same
KR101935860B1 (en) Semiconductor chip having improved solidity, semiconductor package using the same, and method of fabricating the semiconductor chip and semiconductor package
KR100657159B1 (en) Mold structure for manufacturing semiconductor package
CN102832158B (en) The manufacturing installation of semiconductor device and the manufacture method of semiconductor device
JP2012227254A (en) Lead frame substrate for led element, and manufacturing method thereof
US20150294932A1 (en) Semiconductor package substrate
JP5738429B2 (en) Optoelectronic component leadframe and optoelectronic component manufacturing method
KR101264735B1 (en) Semiconductor package and method of manufacturing the same
KR101807393B1 (en) Carrier Plate and Carrier Plate Assembly with the same
US20230187324A1 (en) Lead frame assembly
JPH0462865A (en) Semiconductor device and manufacture thereof
KR20130059631A (en) Method for manufacturing light emitting diode package and lead frame for light emitting diode packages
KR20090059192A (en) Substrate for manufacturing semiconductor package and, method for manufacturing semiconductor package using the same
KR20090036949A (en) Adhesive tape used attaching of semiconductor chip
KR100788113B1 (en) Mold structure for manufacturing semiconductor device
KR100584516B1 (en) Absorbing pad for manufacturing semiconductor
KR20160088746A (en) Semiconductor package and method for manufacturing of the semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee