KR100681264B1 - Electronic device package and method for fabricating the same - Google Patents

Electronic device package and method for fabricating the same Download PDF

Info

Publication number
KR100681264B1
KR100681264B1 KR1020050046224A KR20050046224A KR100681264B1 KR 100681264 B1 KR100681264 B1 KR 100681264B1 KR 1020050046224 A KR1020050046224 A KR 1020050046224A KR 20050046224 A KR20050046224 A KR 20050046224A KR 100681264 B1 KR100681264 B1 KR 100681264B1
Authority
KR
South Korea
Prior art keywords
dicing
base substrate
substrate
forming
electronic device
Prior art date
Application number
KR1020050046224A
Other languages
Korean (ko)
Other versions
KR20060124349A (en
Inventor
김건년
이강열
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020050046224A priority Critical patent/KR100681264B1/en
Publication of KR20060124349A publication Critical patent/KR20060124349A/en
Application granted granted Critical
Publication of KR100681264B1 publication Critical patent/KR100681264B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

본 발명은 전자소자 패키지 및 그의 제조 방법에 관한 것으로, 복수개의 전자 소자들이 형성된 베이스 기판에 다이싱 홈을 형성하고, 다이싱 홈이 형성된 덮개용 기판과 본딩한 후, 기계적인 힘에 의해 개별 패키지로 분리시킴으로써, 웨이퍼 단위로 일괄 공정을 수행하여 공정을 단순화시킬 수 있는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device package and a method of manufacturing the same, wherein a dicing groove is formed in a base substrate on which a plurality of electronic devices are formed, and bonded with a lid substrate having a dicing groove formed thereon, and then individually packaged by mechanical force. By separating into, it is possible to simplify the process by performing a batch process on a wafer basis.

전자소자, 패키지, 다이싱, 홈, 충격, 기계적 Electronics, Packages, Dicing, Grooves, Impact, Mechanical

Description

전자소자 패키지 및 그의 제조 방법 { Electronic device package and method for fabricating the same }Electronic device package and method for manufacturing the same {Electronic device package and method for fabricating the same}

도 1은 종래 기술에 따른 브레이드를 이용한 다이싱(Dicing) 공정을 설명하기 위한 개략적인 단면도1 is a schematic cross-sectional view illustrating a dicing process using a braid according to the prior art.

도 2는 종래 기술에 따른 레이저 다이싱 공정을 설명하기 위한 개략적인 단면도Figure 2 is a schematic cross-sectional view for explaining a laser dicing process according to the prior art

도 3은 본 발명의 제 1 실시예에 따른 전자소자 패키지의 단면도3 is a cross-sectional view of an electronic device package according to a first embodiment of the present invention.

도 4는 본 발명의 제 2 실시예에 따른 전자 소자 패키지의 단면도4 is a cross-sectional view of an electronic device package according to a second embodiment of the present invention.

도 5a 내지 5e는 본 발명의 제 1 실시예에 따른 전자 소자 패키지의 제조 공정을 설명하기 위한 단면도5A to 5E are cross-sectional views illustrating a manufacturing process of an electronic device package according to a first embodiment of the present invention.

도 6a 내지 6e는 본 발명의 제 2 실시예에 따른 전자 소자 패키지의 제조 공정을 설명하기 위한 단면도6A to 6E are cross-sectional views illustrating a manufacturing process of an electronic device package according to a second embodiment of the present invention.

도 7은 본 발명에 따라 제조되어 분리된 개별 전자 소자 패키지의 사진도7 is a photographic view of an individual electronic device package manufactured and separated in accordance with the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 베이스 기판 100: base substrate

101,105,301,302,303,305 : 다이싱 홈101,105,301,302,303,305: Dicing Home

110,310 : 홈 200 : 전자소자110,310: home 200: electronic device

210 : 전극라인 300 : 덮개용 기판210: electrode line 300: cover substrate

본 발명은 전자소자 패키지 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 복수개의 전자 소자들이 형성된 베이스 기판에 다이싱 홈을 형성하고, 다이싱 홈이 형성된 덮개용 기판과 본딩한 후, 기계적인 힘에 의해 개별 패키지로 분리시킴으로써, 웨이퍼 단위로 일괄 공정을 수행하여 공정을 단순화시킬 수 있는 전자소자 패키지 및 그의 제조 방법에 관한 것이다. The present invention relates to an electronic device package and a method of manufacturing the same, and more particularly, to form a dicing groove in a base substrate on which a plurality of electronic elements are formed, and to bond with a lid substrate on which the dicing groove is formed, The present invention relates to an electronic device package and a method of manufacturing the same, which can be simplified by performing a batch process on a wafer basis by separating into individual packages.

일반적으로, 전자 소자는 베이스 기판에 복수개로 형성하고, 복수개로 형성된 전자 소자용 소자를 다이싱(Dicing)하여 낱개의 칩으로 분리한다.In general, a plurality of electronic devices are formed on a base substrate, and the plurality of electronic devices are diced and separated into individual chips.

여기서, 전자 소자는 실리콘 기판과 같은 반도체 기판에 집적해서 형성하는 것을 포함한다.Here, the electronic device includes forming an integrated device on a semiconductor substrate such as a silicon substrate.

그 후, 전자 소자를 외부로부터 보호받을 수 있도록 패키징하여 마더 보드(Mother board)에 실장하여 사용한다.Thereafter, the electronic device is packaged to be protected from the outside and mounted on a mother board for use.

도 1은 종래 기술에 따른 브레이드를 이용한 다이싱(Dicing) 공정을 설명하기 위한 개략적인 단면도로서, 복수개의 전자 소자들이 형성된 베이스 기판(10)을 브레이드(12)로 다이싱하여 각각의 낱개의 전자 소자 칩(11)으로 분리한다.FIG. 1 is a schematic cross-sectional view illustrating a dicing process using a braid according to the related art. Each base electron 10 formed with a plurality of electronic elements is diced with a braid 12. The element chip 11 is separated.

이런, 브레이드를 이용한 다이싱 공정은 수십 ~ 수백 마이크론의 두께를 갖는 원형 브레이드를 회전시켜 베이스 기판을 완전히 절단하여 분리하는 방법이다.Such a dicing process using a braid is a method of completely cutting and separating a base substrate by rotating a circular braid having a thickness of several tens to several hundred microns.

그러므로, 원형 브레이드로 베이스 기판을 절단하기 때문에, 브레이드를 이용한 다이싱 공정은 베이스 기판 및 전자 소자용 소자에 크랙(Crack)과 같은 손상을 부여시켜, 전자 소자용 소자의 특성이 저하되는 문제점이 발생한다.Therefore, since the base substrate is cut with a circular braid, the dicing process using the braid causes damage such as cracks to the base substrate and the electronic device, resulting in a problem of deterioration of the characteristics of the electronic device. do.

도 2는 종래 기술에 따른 레이저 다이싱 공정을 설명하기 위한 개략적인 단면도로서, 복수개의 전자 소자들이 형성된 베이스 기판(20)을 레이저 광으로 다이싱하여 각각의 낱개의 전자 소자 칩(21)으로 분리한다.FIG. 2 is a schematic cross-sectional view illustrating a laser dicing process according to the prior art, and dicing a base substrate 20 on which a plurality of electronic elements are formed by laser light to separate each of the individual electronic element chips 21. do.

이 레이저 다이싱 공정은 브레이드를 이용한 다이싱 공정에 비하여, 베이스 기판에 인가되는 충격이 월등히 작기 때문에 최근 많이 이용되고 있다.This laser dicing process has been widely used recently because the impact applied to the base substrate is much smaller than the dicing process using a braid.

한편, 전술된 브레이드 및 레이저를 이용한 다이싱 공정은 열이 많이 발생되어 냉각수를 다이싱 영역에 공급하면서 공정을 수행한다.Meanwhile, the dicing process using the above-described braid and laser generates a lot of heat and performs the process while supplying cooling water to the dicing region.

그러나, 전술된 다이싱 공정은 공정 중에 절단된 미세 입자와 같은 부산물이 생성되고, 이 미세 입자들이 냉각수를 통해 외부로 버려지기 때문에 오염의 원인이 된다.However, the dicing process described above is a cause of contamination because by-products such as fine particles cut during the process are generated and these fine particles are thrown out through the cooling water.

그리고, 다이싱의 단면이 불균일하고, 다이싱 두께의 조절이 용이하지 않은 단점이 있다.And, there is a disadvantage that the cross section of the dicing is nonuniform and the dicing thickness is not easy to adjust.

또한, 낱개로 분리된 칩이 독자적으로 활용될 수 없기 때문에, 외부의 이물질 및 외력으로부터 칩을 보호하기 위하여, 추가적인 패키징 공정을 수행하는 단점 이 있다.In addition, since the separate chips cannot be used independently, there is a disadvantage in that an additional packaging process is performed in order to protect the chip from external foreign matter and external force.

이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 복수개의 전자 소자들이 형성된 베이스 기판에 다이싱 홈을 형성하고, 다이싱 홈이 형성된 덮개용 기판과 본딩한 후, 기계적인 힘에 의해 개별 패키지로 분리시킴으로써, 웨이퍼 단위로 일괄 공정을 수행하여 공정을 단순화시킬 수 있는 전자소자 패키지 및 그의 제조 방법을 제공하는 데 그 목적이 있다.Accordingly, the present invention has been made to solve the problems described above, after forming a dicing groove in the base substrate formed with a plurality of electronic elements, bonding with the cover substrate formed with the dicing groove, It is an object of the present invention to provide an electronic device package and a method for manufacturing the same, which can be simplified by performing a batch process on a wafer basis by separating them into individual packages.

상기한 본 발명의 목적을 달성하기 위한 바람직한 제 1 양태(樣態)는, The first preferred aspect for achieving the above object of the present invention is

베이스 기판과; A base substrate;

상기 베이스 기판 상부에 형성된 전자 소자와; An electronic device formed on the base substrate;

상기 전자 소자에 전기적으로 연결되고, 상기 전자 소자의 측면으로 인출된 전극 라인과; An electrode line electrically connected to the electronic device, and drawn out to a side surface of the electronic device;

하부에 홈이 형성되어 있으며, 이 홈 내부에 전자 소자를 위치시키고, 상기 전극 라인의 일부를 노출시키며 상기 베이스 기판에 본딩되어 있는 덮개용 기판을 포함하여 이루어진 전자소자 패키지가 제공된다.A groove is formed in the lower portion, and the electronic device package includes a cover substrate positioned in the groove, exposing a part of the electrode line, and bonded to the base substrate.

상기한 본 발명의 목적을 달성하기 위한 바람직한 제 2 양태(樣態)는, The second preferred aspect for achieving the above object of the present invention is

상부에 홈이 형성되어 있는 베이스 기판과; A base substrate having a groove formed thereon;

상기 베이스 기판의 홈 내부 바닥면에 형성된 전자 소자와; An electronic device formed on a bottom surface of a groove in the base substrate;

상기 전자 소자에 전기적으로 연결되고, 상기 전자 소자의 측면으로 인출된 전극 라인과; An electrode line electrically connected to the electronic device, and drawn out to a side surface of the electronic device;

상기 전극 라인의 일부를 노출시키며 상기 베이스 기판에 본딩되어 있는 덮개용 기판을 포함하여 이루어진 전자소자 패키지가 제공된다.An electronic device package including a cover substrate exposed to a portion of the electrode line and bonded to the base substrate is provided.

상기한 본 발명의 목적을 달성하기 위한 바람직한 제 3 양태(樣態)는, The third preferred aspect for achieving the above object of the present invention is

베이스 기판 상부에 복수개의 전자 소자들을 형성하고, 이웃하는 한 쌍의 전자 소자들 사이 각각에 그 한 쌍의 전자 소자들에 전기적으로 연결되는 전극 라인을 형성하는 단계와;Forming a plurality of electronic elements on the base substrate, and forming electrode lines electrically connected to the pair of electronic elements between each neighboring pair of electronic elements;

상기 전극 라인 중심과 대응되는 영역의 베이스 기판 하부에 제 1 다이싱 홈을 형성하고, 상기 각 쌍의 전자 소자들 사이에 대응되는 영역의 베이스 기판 하부에 제 2 다이싱 홈을 형성하는 단계와;Forming a first dicing groove in a lower portion of the base substrate in a region corresponding to the center of the electrode line, and forming a second dicing groove in a lower portion of the base substrate in a region corresponding to each pair of electronic elements;

상기 각 쌍의 전자 소자를 각각 내부에 위치시키는 복수개의 홈을 덮개용 기판 하부에 형성하고, 상기 덮개용 기판 상부에 상기 제 1과 2 다이싱 홈과 대응되는 제 3과 4 다이싱 홈들을 형성하고, 상기 제 1 다이싱 홈에 대응되는 제 3 다이싱 홈 양측으로부터 이격된 덮개용 기판 상부에 제 5 다이싱 홈을 형성하는 단계와;A plurality of grooves for placing each pair of electronic elements therein are formed under the cover substrate, and third and fourth dicing grooves corresponding to the first and second dicing grooves are formed on the cover substrate. And forming a fifth dicing groove on the lid substrate spaced apart from both sides of the third dicing groove corresponding to the first dicing groove;

상기 덮개용 기판에 있는 복수개 홈 각각의 내부에 상기 베이스 기판에 형성된 각 쌍의 전자 소자들이 위치되도록, 상기 베이스 기판 상부에 덮개용 기판을 본딩하는 단계와;Bonding a lid substrate on the base substrate such that each pair of electronic elements formed in the base substrate is positioned inside each of the plurality of grooves in the lid substrate;

상기 제 1 내지 5 다이싱 홈에 기계적인 충격을 주어 상기 각각의 전자 소자를 구비한 구조물을 낱개로 분리시키는 단계를 포함하여 구성된 전자소자 패키지의 제조 방법이 제공된다.There is provided a method of manufacturing an electronic device package comprising a step of mechanically impacting the first to fifth dicing groove to separate the structure having each of the electronic devices individually.

상기한 본 발명의 목적을 달성하기 위한 바람직한 제 4 양태(樣態)는, A fourth preferred aspect for achieving the above object of the present invention is

베이스 기판 상부에 상호 이격된 복수개의 홈을 형성하고, 상기 각각의 홈 내부 바닥면에 상호 이격된 한 쌍의 전자 소자들을 형성하고, 상기 한 쌍의 전자 소자들 각각에 전기적으로 연결되는 전극 라인을 한 쌍의 전자 소자들 사이 각각에 형성하는 단계와;Forming a plurality of grooves spaced apart from each other on the base substrate, forming a pair of electronic devices spaced apart from each other in the bottom surface of each groove, and forming an electrode line electrically connected to each of the pair of electronic devices Forming between each of a pair of electronic elements;

상기 전극 라인 중심과 대응되는 영역의 베이스 기판 하부에 제 1 다이싱 홈을 형성하고, 상기 각 쌍의 전자 소자들 사이에 대응되는 영역의 베이스 기판 하부에 제 2 다이싱 홈을 형성하는 단계와;Forming a first dicing groove in a lower portion of the base substrate in a region corresponding to the center of the electrode line, and forming a second dicing groove in a lower portion of the base substrate in a region corresponding to each pair of electronic elements;

상기 제 1과 2 다이싱 홈과 대응되는 제 3과 4 다이싱 홈들을 덮개용 기판 상부에 형성하고, 상기 제 1 다이싱 홈에 대응되는 제 3 다이싱 홈 양측으로부터 이격된 덮개용 기판 상부에 제 5 다이싱 홈을 형성하는 단계와;Third and fourth dicing grooves corresponding to the first and second dicing grooves are formed on the cover substrate, and on the cover substrate spaced apart from both sides of the third dicing groove corresponding to the first dicing groove. Forming a fifth dicing groove;

상기 베이스 기판 상부에 덮개용 기판을 본딩하는 단계와;Bonding a lid substrate to the base substrate;

상기 제 1 내지 5 다이싱 홈에 기계적인 충격을 주어 상기 각각의 전자 소자를 구비한 구조물을 낱개로 분리시키는 단계를 포함하여 구성된 전자소자 패키지의 제조 방법이 제공된다.There is provided a method of manufacturing an electronic device package comprising a step of mechanically impacting the first to fifth dicing groove to separate the structure having each of the electronic devices individually.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명의 제 1 실시예에 따른 전자소자 패키지의 단면도로서, 베이스 기판(100)과; 상기 베이스 기판(100) 상부에 형성된 전자 소자(200)와; 상기 전자 소자(200)에 전기적으로 연결되고, 상기 전자 소자(200)의 측면으로 인출된 전극 라인(210)과; 하부에 홈(110)이 형성되어 있으며, 이 홈(110) 내부에 전자 소자(200)를 위치시키고, 상기 전극 라인(210)의 일부를 노출시키며 상기 베이스 기판(100)에 본딩되어 있는 덮개용 기판(300)으로 구성된다.3 is a cross-sectional view of an electronic device package according to a first embodiment of the present invention, including a base substrate 100; An electronic device (200) formed on the base substrate (100); An electrode line 210 electrically connected to the electronic device 200 and drawn out to a side surface of the electronic device 200; A groove 110 is formed at a lower portion of the cover 110, the electronic device 200 being positioned inside the groove 110, exposing a part of the electrode line 210, and bonded to the base substrate 100. It is composed of a substrate (300).

이렇게 구성된 본 발명의 전자 소자 패키지는 베이스 기판(100)에 형성된 전자 소자(200)를 덮개용 기판(300)을 베이스 기판(100)에 본딩하여 구성함으로써, 패키지 구성을 단순화시킬 수 있다.The electronic device package according to the present invention configured as described above may be configured by bonding the cover device 300 to the base substrate 100 by bonding the electronic device 200 formed on the base substrate 100 to the base substrate 100.

그리고, 상기 베이스 기판(100)은 반도체 기판이고, 상기 전자 소자는 반도체 기판에 집적된 소자인 것이 바람직하다.In addition, the base substrate 100 may be a semiconductor substrate, and the electronic device may be a device integrated on a semiconductor substrate.

또한, 상기 전자 소자(200)는 센싱(Sensing) 소자가 바람직하다.In addition, the electronic device 200 is preferably a sensing device.

도 4는 본 발명의 제 2 실시예에 따른 전자 소자 패키지의 단면도로서, 상부에 홈(110)이 형성되어 있는 베이스 기판(100)과; 상기 베이스 기판(100)의 홈(110) 내부 바닥면에 형성된 전자 소자(200)와; 상기 전자 소자(200)에 전기적으로 연결되고, 상기 전자 소자(200)의 측면으로 인출된 전극 라인(210)과; 상기 전극 라인(210)의 일부를 노출시키며 상기 베이스 기판(100)에 본딩되어 있는 덮개용 기판(300)으로 구성된다.4 is a cross-sectional view of an electronic device package according to a second embodiment of the present invention, including a base substrate 100 having a groove 110 formed thereon; An electronic device 200 formed on an inner bottom surface of the groove 110 of the base substrate 100; An electrode line 210 electrically connected to the electronic device 200 and drawn out to a side surface of the electronic device 200; The cover 300 is exposed to a portion of the electrode line 210 and bonded to the base substrate 100.

도 5a 내지 5e는 본 발명의 제 1 실시예에 따른 전자 소자 패키지의 제조 공정을 설명하기 위한 단면도로서, 먼저, 도 5a에 도시된 바와 같이, 베이스 기판 (100) 상부에 복수개의 전자 소자(200)들을 형성하고, 이웃하는 한 쌍의 전자 소자들 사이 각각에 그 한 쌍의 전자 소자들에 전기적으로 연결되는 전극 라인(210)을 형성한다.5A through 5E are cross-sectional views illustrating a manufacturing process of an electronic device package according to a first embodiment of the present invention. First, as illustrated in FIG. 5A, a plurality of electronic devices 200 are disposed on a base substrate 100. ) And an electrode line 210 electrically connected to the pair of electronic elements between each neighboring pair of electronic elements.

여기서, 상기 전자 소자들은 상기 베이스 기판에 집적된 소자들인 것이 바람직하다.Here, the electronic devices are preferably devices integrated on the base substrate.

그리고, 상기 베이스 기판은 반도체 기판이 바람직하다.The base substrate is preferably a semiconductor substrate.

그 후, 상기 전극 라인(210) 중심과 대응되는 영역의 베이스 기판(100) 하부에 제 1 다이싱 홈(101)을 형성하고, 상기 각 쌍의 전자 소자들 사이에 대응되는 영역의 베이스 기판(100) 하부에 제 2 다이싱 홈(105)을 형성한다.(도 5b)Thereafter, a first dicing groove 101 is formed under the base substrate 100 in a region corresponding to the center of the electrode line 210, and the base substrate in the region corresponding to each pair of electronic elements is formed. 100) a second dicing groove 105 is formed in the lower portion (FIG. 5B).

이 때, 상기 다이싱 홈에서 상기 베이스 기판 상부면까지의 두께(d1)는 그 영역이 인가된 기계적인 충격에 절단되도록 얇게 형성한다.At this time, the thickness d1 from the dicing groove to the upper surface of the base substrate is thinly formed so that the region is cut by an applied mechanical impact.

연이어, 상기 각 쌍의 전자 소자(200)를 각각 내부에 위치시키는 복수개의 홈(310)을 덮개용 기판(300) 하부에 형성하고, 상기 덮개용 기판(300) 상부에 상기 제 1과 2 다이싱 홈(101,105)과 대응되는 제 3과 4 다이싱 홈(301,305)들을 형성하고, 상기 제 1 다이싱 홈(101)에 대응되는 제 3 다이싱 홈(301) 양측으로부터 이격된 덮개용 기판(300) 상부에 제 5 다이싱 홈(302,303)을 형성한다.(도 5c)Subsequently, a plurality of grooves 310 for placing each pair of electronic elements 200 therein are formed under the cover substrate 300, and the first and second dies are disposed on the cover substrate 300. Covering substrates formed with third and fourth dicing grooves 301 and 305 corresponding to the first and second dicing grooves 101 and 105, and spaced apart from both sides of the third dicing groove 301 corresponding to the first dicing groove 101. 300) fifth dicing grooves 302 and 303 are formed in the upper portion (FIG. 5C).

그 다음, 상기 덮개용 기판(300)에 있는 복수개 홈(310) 각각의 내부에 상기 베이스 기판(100)에 형성된 각 쌍의 전자 소자들이 위치되도록, 상기 베이스 기판(100) 상부에 덮개용 기판(300)을 본딩한다.(도 5d)Then, the cover substrate (above the base substrate 100 so that each pair of electronic elements formed in the base substrate 100 are located in each of the plurality of grooves 310 in the cover substrate 300) 300 is bonded (FIG. 5D).

한편, 도 5c와 5d의 도면에 도시된 바와 같이, 'd2,d3,d4'는 그 영역이 인가 된 기계적인 충격에 절단되도록 얇게 형성한다.On the other hand, as shown in the drawings of Figures 5c and 5d, 'd2, d3, d4' is formed thin so that the area is cut in the applied mechanical impact.

마지막으로, 상기 제 1 내지 5 다이싱 홈(101,105,301,302,303,305)에 기계적인 충격을 주어 상기 각각의 전자 소자(200)를 구비한 구조물을 낱개로 분리시킨다.(도 5e)Finally, mechanical shocks are applied to the first to fifth dicing grooves 101, 105, 301, 302, 303, and 305 to separate the structure having each of the electronic devices 200 individually (FIG. 5E).

이런 기계적인 충격으로, 도 5d의 '320'영역은 쉽게 절단되어 구조물로부터 분리된다.With this mechanical impact, the '320' region of Figure 5d is easily cut away from the structure.

이와 같이, 본 발명의 전자 소자 패키징 공정은 복수개의 전자 소자들이 형성된 베이스 기판을 다이싱하여 개별의 칩으로 분리한 후 분리된 개별의 칩을 각각 패키징하는 종래기술과는 다르게, 복수개의 전자 소자들이 형성된 베이스 기판에 다이싱 홈을 형성하고, 다이싱 홈이 형성된 덮개용 기판과 본딩한 후, 기계적인 힘에 의해 개별 패키지로 분리시킴으로써, 웨이퍼 단위로 일괄 공정을 수행하여 공정을 단순화시킬 수 있는 장점이 있다.As described above, the electronic device packaging process of the present invention is different from the conventional technology of dicing a base substrate on which a plurality of electronic devices are formed, dividing the chip into individual chips, and then packaging the separated individual chips. Dicing grooves are formed on the formed base substrate, bonded with the cover substrate on which the dicing grooves are formed, and separated into individual packages by mechanical force, thereby simplifying the process by performing a batch process on a wafer basis. There is this.

도 6a 내지 6e는 본 발명의 제 2 실시예에 따른 전자 소자 패키지의 제조 공정을 설명하기 위한 단면도로서, 먼저, 베이스 기판(100) 상부에 상호 이격된 복수개의 홈(110)을 형성하고, 상기 각각의 홈(110) 내부 바닥면에 상호 이격된 한 쌍의 전자 소자들(200)을 형성하고, 상기 한 쌍의 전자 소자들(200) 각각에 전기적으로 연결되는 전극 라인(210)을 한 쌍의 전자 소자들 사이 각각에 형성한다.(도 6a)6A through 6E are cross-sectional views illustrating a manufacturing process of an electronic device package according to a second embodiment of the present invention. First, a plurality of grooves 110 spaced apart from each other are formed on an upper portion of a base substrate 100. A pair of electrode lines 210 are formed on the inner bottom surface of each groove 110 and a pair of electrode lines 210 electrically connected to each of the pair of electronic elements 200. It is formed between each of the electronic elements of (Fig. 6a).

연이어, 상기 전극 라인(210) 중심과 대응되는 영역의 베이스 기판(100) 하부에 제 1 다이싱 홈(101)을 형성하고, 상기 각 쌍의 전자 소자들 사이에 대응되는 영역의 베이스 기판(100) 하부에 제 2 다이싱 홈(105)을 형성한다.(도 6b)Subsequently, a first dicing groove 101 is formed under the base substrate 100 in a region corresponding to the center of the electrode line 210, and the base substrate 100 in a region corresponding to each pair of electronic elements. The second dicing groove 105 is formed in the lower portion (FIG. 6B).

그 후, 상기 제 1과 2 다이싱 홈(101,105)과 대응되는 제 3과 4 다이싱 홈(301,305)들을 덮개용 기판(300) 상부에 형성하고, 상기 제 1 다이싱 홈(101)에 대응되는 제 3 다이싱 홈(301) 양측으로부터 이격된 덮개용 기판(300) 상부에 제 5 다이싱 홈(302,303)을 형성한다.(도 6c)Thereafter, third and fourth dicing grooves 301 and 305 corresponding to the first and second dicing grooves 101 and 105 are formed on the cover substrate 300 and correspond to the first dicing groove 101. The fifth dicing grooves 302 and 303 are formed on the cover substrate 300 spaced apart from both sides of the third dicing groove 301. (FIG. 6C).

그 다음, 상기 베이스 기판(100) 상부에 덮개용 기판(300)을 본딩한다.(도 6d)Then, the cover substrate 300 is bonded on the base substrate 100 (FIG. 6D).

마지막으로, 상기 제 1 내지 5 다이싱 홈(101,105,301,302,303,305)에 기계적인 충격을 주어 상기 각각의 전자 소자(200)를 구비한 구조물을 낱개로 분리시킨다.(도 6e)Finally, mechanical shocks are applied to the first to fifth dicing grooves 101, 105, 301, 302, 303, and 305 to separately separate the structures having the respective electronic elements 200 (FIG. 6E).

전술된 바와 같이, 본 발명의 제 1과 2 실시예에 의한 공정으로 도 7과 같은 개별의 전자 소자 패키지를 제조할 수 있게 된다.As described above, the process according to the first and second embodiments of the present invention enables manufacturing individual electronic device packages as shown in FIG. 7.

본 발명은 복수개의 전자 소자들이 형성된 베이스 기판에 다이싱 홈을 형성하고, 다이싱 홈이 형성된 덮개용 기판과 본딩한 후, 기계적인 힘에 의해 개별 패키지로 분리시킴으로써, 웨이퍼 단위로 일괄 공정을 수행하여 공정을 단순화시킬 수 있는 효과가 발생한다.The present invention forms a dicing groove on a base substrate on which a plurality of electronic elements are formed, bonds it to a cover substrate on which the dicing groove is formed, and then separates it into individual packages by mechanical force, thereby performing a batch process on a wafer basis. The effect is to simplify the process.

본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the invention has been described in detail only with respect to specific examples, it will be apparent to those skilled in the art that various modifications and variations are possible within the spirit of the invention, and such modifications and variations belong to the appended claims.

Claims (8)

삭제delete 삭제delete 삭제delete 삭제delete 베이스 기판 상부에 복수개의 전자 소자들을 형성하고, 이웃하는 한 쌍의 전자 소자들 사이 각각에, 그 한 쌍의 전자 소자들에 전기적으로 연결되는 전극 라인을 형성하는 단계와;Forming a plurality of electronic elements on the base substrate, and forming electrode lines electrically connected to the pair of electronic elements between each neighboring pair of electronic elements; 상기 전극 라인 중심과 대응되는 영역의 베이스 기판 하부에 제 1 다이싱 홈을 형성하고, 상기 각 쌍의 전자 소자들 사이에 대응되는 영역의 베이스 기판 하부에 제 2 다이싱 홈을 형성하는 단계와;Forming a first dicing groove in a lower portion of the base substrate in a region corresponding to the center of the electrode line, and forming a second dicing groove in a lower portion of the base substrate in a region corresponding to each pair of electronic elements; 상기 각 쌍의 전자 소자를 각각 내부에 위치시키는 복수개의 홈을 덮개용 기 판 하부에 형성하고, 상기 덮개용 기판 상부에 상기 제 1과 2 다이싱 홈과 대응되는 제 3과 4 다이싱 홈들을 형성하고, 상기 제 1 다이싱 홈에 대응되는 제 3 다이싱 홈 양측으로부터 이격된 덮개용 기판 상부에 제 5 다이싱 홈을 형성하는 단계와;A plurality of grooves for placing each pair of electronic elements therein are formed under a cover substrate, and third and fourth dicing grooves corresponding to the first and second dicing grooves are formed on the cover substrate. Forming a fifth dicing groove on the cover substrate spaced apart from both sides of the third dicing groove corresponding to the first dicing groove; 상기 덮개용 기판에 있는 복수개 홈 각각의 내부에 상기 베이스 기판에 형성된 각 쌍의 전자 소자들이 위치되도록, 상기 베이스 기판 상부에 덮개용 기판을 본딩하는 단계와;Bonding a lid substrate on the base substrate such that each pair of electronic elements formed in the base substrate is positioned inside each of the plurality of grooves in the lid substrate; 상기 제 1 내지 5 다이싱 홈에 기계적인 충격을 주어 상기 각각의 전자 소자를 구비한 구조물을 낱개로 분리시키는 단계를 포함하여 구성된 전자소자 패키지의 제조 방법.And mechanically impacting the first to fifth dicing grooves to separately separate the structures having the respective electronic devices. 베이스 기판 상부에 상호 이격된 복수개의 홈을 형성하고, 상기 각각의 홈 내부 바닥면에 상호 이격된 한 쌍의 전자 소자들을 형성하고, 상기 한 쌍의 전자 소자들 각각에 전기적으로 연결되는 전극 라인을 한 쌍의 전자 소자들 사이 각각에 형성하는 단계와;Forming a plurality of grooves spaced apart from each other on the base substrate, forming a pair of electronic devices spaced apart from each other in the bottom surface of each groove, and forming an electrode line electrically connected to each of the pair of electronic devices Forming between each of a pair of electronic elements; 상기 전극 라인 중심과 대응되는 영역의 베이스 기판 하부에 제 1 다이싱 홈을 형성하고, 상기 각 쌍의 전자 소자들 사이에 대응되는 영역의 베이스 기판 하부에 제 2 다이싱 홈을 형성하는 단계와;Forming a first dicing groove in a lower portion of the base substrate in a region corresponding to the center of the electrode line, and forming a second dicing groove in a lower portion of the base substrate in a region corresponding to each pair of electronic elements; 상기 제 1과 2 다이싱 홈과 대응되는 제 3과 4 다이싱 홈들을 덮개용 기판 상부에 형성하고, 상기 제 1 다이싱 홈에 대응되는 제 3 다이싱 홈 양측으로부터 이격된 덮개용 기판 상부에 제 5 다이싱 홈을 형성하는 단계와;Third and fourth dicing grooves corresponding to the first and second dicing grooves are formed on the cover substrate, and on the cover substrate spaced apart from both sides of the third dicing groove corresponding to the first dicing groove. Forming a fifth dicing groove; 상기 베이스 기판 상부에 덮개용 기판을 본딩하는 단계와;Bonding a lid substrate to the base substrate; 상기 제 1 내지 5 다이싱 홈에 기계적인 충격을 주어 상기 각각의 전자 소자를 구비한 구조물을 낱개로 분리시키는 단계를 포함하여 구성된 전자소자 패키지의 제조 방법.And mechanically impacting the first to fifth dicing grooves to separately separate the structures having the respective electronic devices. 제 5 항 또는 제 6 항에 있어서, The method according to claim 5 or 6, 상기 베이스 기판은 반도체 기판이고, The base substrate is a semiconductor substrate, 상기 전자 소자는 반도체 기판에 집적된 소자인 것을 특징으로 하는 전자소자 패키지의 제조 방법.The electronic device is a method of manufacturing an electronic device package, characterized in that the device integrated on a semiconductor substrate. 제 5 항 또는 제 6 항에 있어서, The method according to claim 5 or 6, 상기 전자 소자는, The electronic device, 센싱(Sensing) 소자인 것을 특징으로 하는 전자소자 패키지의 제조 방법.Method of manufacturing an electronic device package, characterized in that the sensing (Sensing) device.
KR1020050046224A 2005-05-31 2005-05-31 Electronic device package and method for fabricating the same KR100681264B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050046224A KR100681264B1 (en) 2005-05-31 2005-05-31 Electronic device package and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050046224A KR100681264B1 (en) 2005-05-31 2005-05-31 Electronic device package and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20060124349A KR20060124349A (en) 2006-12-05
KR100681264B1 true KR100681264B1 (en) 2007-02-09

Family

ID=37729112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050046224A KR100681264B1 (en) 2005-05-31 2005-05-31 Electronic device package and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100681264B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6024199B2 (en) * 2012-05-18 2016-11-09 セイコーエプソン株式会社 Manufacturing method of electronic parts

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020001948A (en) * 2000-06-22 2002-01-09 윤종용 Method for surface mountable chip scale packaging of electronic and MEMS devices
KR20040047659A (en) * 2002-11-26 2004-06-05 후지쯔 가부시끼가이샤 Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
KR20040081310A (en) * 2003-03-10 2004-09-21 후지쓰 메디아 데바이스 가부시키가이샤 Package for electronic device, base substrate, electronic device and fabrication method thereof
KR20050016021A (en) * 2003-08-01 2005-02-21 후지 샤신 필름 가부시기가이샤 Solid-state imaging device and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020001948A (en) * 2000-06-22 2002-01-09 윤종용 Method for surface mountable chip scale packaging of electronic and MEMS devices
KR20040047659A (en) * 2002-11-26 2004-06-05 후지쯔 가부시끼가이샤 Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
KR20040081310A (en) * 2003-03-10 2004-09-21 후지쓰 메디아 데바이스 가부시키가이샤 Package for electronic device, base substrate, electronic device and fabrication method thereof
KR20050016021A (en) * 2003-08-01 2005-02-21 후지 샤신 필름 가부시기가이샤 Solid-state imaging device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20060124349A (en) 2006-12-05

Similar Documents

Publication Publication Date Title
US7563652B2 (en) Method for encapsulating sensor chips
TWI497615B (en) Structures for protecting t-contacts in chip scale packages and method of production thereof
TWI384590B (en) Semiconductor device and manufacturing method therefor
KR100951284B1 (en) A Wafer Level Package Fabrication Method
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
US20100327465A1 (en) Package process and package structure
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
US9240398B2 (en) Method for producing image pickup apparatus and method for producing semiconductor apparatus
JP4825538B2 (en) Manufacturing method of semiconductor device
US7795074B2 (en) WLCSP target and method for forming the same
US20060160273A1 (en) Method for wafer level packaging
JP2005294842A (en) Semiconductor package having step type die and manufacturing method of the same
JP2012069747A (en) Semiconductor device and method of manufacturing the same
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
TW201530668A (en) Semiconductor device and manufacturing method thereof
US8309403B2 (en) Method for encapsulating electronic components on a wafer
CN1890789A (en) Process for packaging components, and packaged components
JP2013120767A (en) Semiconductor device manufacturing method
KR100681264B1 (en) Electronic device package and method for fabricating the same
TWI584431B (en) Manufacturing method of ultra-thin semiconductor device package assembly
WO2012120694A1 (en) Method of manufacturing wafer level package and wafer level package
TWI525763B (en) Chip package and method for forming the same
TW201719823A (en) Chip package and manufacturing method thereof
CN109920765B (en) Fan-out type packaging device
JP6077341B2 (en) Wafer level package, manufacturing method thereof, and semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee