KR101419238B1 - 발광표시장치 및 이의 구동방법 - Google Patents

발광표시장치 및 이의 구동방법 Download PDF

Info

Publication number
KR101419238B1
KR101419238B1 KR1020070141418A KR20070141418A KR101419238B1 KR 101419238 B1 KR101419238 B1 KR 101419238B1 KR 1020070141418 A KR1020070141418 A KR 1020070141418A KR 20070141418 A KR20070141418 A KR 20070141418A KR 101419238 B1 KR101419238 B1 KR 101419238B1
Authority
KR
South Korea
Prior art keywords
voltage
period
light emitting
correction
output
Prior art date
Application number
KR1020070141418A
Other languages
English (en)
Other versions
KR20090073464A (ko
Inventor
유준석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070141418A priority Critical patent/KR101419238B1/ko
Publication of KR20090073464A publication Critical patent/KR20090073464A/ko
Application granted granted Critical
Publication of KR101419238B1 publication Critical patent/KR101419238B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 화소셀들간의 휘도편차를 방지하여 화질을 향상시킬 수 있는 발광표시장치 및 이의 구동방법에 관한 것으로, 발광소자 및 상기 발광소자로부터의 광량에 따라 저항값이 변화하는 광 감지소자를 포함하는 화소셀이 다수 형성된 표시패널; 보정기간동안 보정전압을 이용하여 각 화소셀의 발광소자를 순차적으로 발광시키고, 각 발광소자로부터의 광에 따라 변화되는 광 감지소자의 저항값에 근거하여 감지전압을 발생시키고, 상기 감지전압과 각 발광소자를 동일한 기준 휘도로 발광시키기 위한 기준전압이 동일한 값을 갖도록 상기 보정전압을 보정하여 각 화소셀에 대한 변조 보정전압을 생성하는 보정값 생성부; 및, 표시기간에 상기 보정값 생성부로부터의 보상 보정전압을 이용하여 실제 화상에 대한 화상정보를 갖는 화상전압을 변조하여 각 화소셀에 대한 보정 화상전압을 생성하고, 이 보정 화상전압을 이용하여 상기 화소셀의 발광소자를 발광시키는 데이터 드라이버를 포함함을 그 특징으로 한다.
Figure R1020070141418
발광표시장치, 발광소자, 휘도편차, 문턱전압, 보정기간, 표시기간

Description

발광표시장치 및 이의 구동방법{LIGHT EMITTING DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}
본 발명은 발광표시장치에 관한 것으로, 특히 화소셀들간의 휘도편차를 방지하여 화질을 향상시킬 수 있는 발광표시장치 및 이의 구동방법에 관한 것이다.
통상적으로, 유기전계 발광표시장치는 EL소자를 구동하는 방식에 따라 패시브 매트릭스형 OLED와 액티브 매트릭스형 OLED로 분류하고, 전류구동방식의 OLED와 전압구동방식의 OLED로 분류할 수 있다. 발광표시장치는 화상을 표시하기 위한 다수의 화소셀을 구비한다.
각 화소셀은 통상적으로 발광소자와 상기 발광소자를 구동시키기 위한 구동 스위칭소자를 포함한다. 이러한 발광표시장치는 소비전력이 적은 이점이 있지만, 시간에 따라 발광소자를 통해 흐르는 전류세기가 변하여 표시불균일을 초래하는 문제점이 있었다. 이는 발광소자를 구동하는 구동 스위칭소자의 게이트와 소스간의 전압, 즉 구동 스위칭소자의 문턱전압(threshold voltage; Vth)이 변하여 발광소자를 통해 흐르는 전류가 변하기 때문이다.
즉, 상기 구동 스위칭소자는 제조공정변수에 따라 문턱전압이 변하게 되므 로, AMOLED의 모든 구동 스위칭소자의 문턱전압이 동일하게 되도록 구동 스위칭소자를 제조하는 것이 어려우며, 이에 따라 화소셀간 문턱전압의 편차가 존재하기 때문이다.
특히, 상기 구동 스위칭소자의 문턱전압은 비정질 실리콘으로 이루어진 반도체층을 갖는 트랜지스터로서, 이러한 구동 스위칭소자의 문턱전압은 이 구동 스위칭소자의 게이트-소스단자간 전압(게이트 바이어스(gate bias))에 의해 일정한 방향으로 이동한다.
도 1a 및 도 1b는 게이트 바이어스에 따른 문턱전압의 이동정도를 나타낸 도면으로서, 도 1a에 도시된 바와 같이, 정극성의 게이트 바이어스 및 구동 시간이 증가함에 따라 상기 문턱전압도 증가함을 알 수 있다.
그리고, 도 1b에 도시된 바와 같이, 부극성의 게이트 바이어스 및 구동 시간이 증가함에 따라 상기 문턱전압은 감소함을 알 수 있다.
이러한 특성을 갖는 구동 스위칭소자는 그 문턱전압의 변화정도가 서로 다르기 때문에, 동일 화상전압을 공급받음에도 불구하고 각 화소셀들간이 서로 다른 휘도의 광을 내보내게 되어, 각 화소셀간 휘도 편차가 유발된다. 이에 따라 화질이 저하되는 문제점이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 각 화소셀에 발광소자로부터의 광을 감지할 수 있는 광 감지소자를 형성하고, 이를 이용하여 각 화소셀간의 휘도편차를 보정하여 화질을 향상시킬 수 있는 발광표시장치 및 이의 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 발광표시장치는, 발광소자 및 상기 발광소자로부터의 광량에 따라 저항값이 변화하는 광 감지소자를 포함하는 화소셀이 다수 형성된 표시패널; 보정기간동안 보정전압을 이용하여 각 화소셀의 발광소자를 순차적으로 발광시키고, 각 발광소자로부터의 광에 따라 변화되는 광 감지소자의 저항값에 근거하여 감지전압을 발생시키고, 상기 감지전압과 각 발광소자를 동일한 기준 휘도로 발광시키기 위한 기준전압이 동일한 값을 갖도록 상기 보정전압을 보정하여 각 화소셀에 대한 변조 보정전압을 생성하는 보정값 생성부; 및, 표시기간에 상기 보정값 생성부로부터의 변조 보정전압을 이용하여 실제 화상에 대한 화상정보를 갖는 화상전압을 변조하여 각 화소셀에 대한 보정 화상전압을 생성하고, 이 보정 화상전압을 이용하여 상기 화소셀의 발광소자를 발광시키는 데이터 드라이버를 포함함을 그 특징으로 한다.
또한 상기와 같은 목적을 달성하기 위한 본 발명에 따른 발광표시장치의 구동방법은, 발광소자를 포함하는 화소셀이 다수 형성된 표시패널을 포함하는 발광표시장치의 구동방법에 있어서, 상기 각 화소셀에 상기 발광소자로부터의 광량에 따라 저항값이 변화하는 광 감지소자를 형성하는 단계; 보정기간동안 보정전압을 이용하여 각 화소셀의 발광소자를 순차적으로 발광시키고, 각 발광소자로부터의 광에 따라 변화되는 광 감지소자의 저항값에 근거하여 감지전압을 발생시키고, 상기 감 지전압과 각 발광소자를 동일한 기준 휘도로 발광시키기 위한 기준전압이 동일한 값을 갖도록 상기 보정전압을 보정하여 각 화소셀에 대한 변조 보정전압을 생성하는 단계; 및, 표시기간에 상기 보정값 생성부로부터의 변조 보정전압을 이용하여 실제 화상에 대한 화상정보를 갖는 화상전압을 변조하여 각 화소셀에 대한 보정 화상전압을 생성하고, 이 보정 화상전압을 이용하여 상기 화소셀의 발광소자를 발광시키는 단계를 포함함을 그 특징으로 한다.
본 발명에 따른 발광표시장치에는 다음과 같은 효과가 있다.
첫째, 보정기간에 각 화소셀들이 모두 기준전압에 따른 휘도를 발광할 수 있는 변조 보정전압을 생성하고, 이를 화상전압에 가산하여 표시기간에 출력함으로써 각 화소셀들간의 휘도편차를 방지하여 화질을 향상시킬 수 있다.
둘째, 표시기간동안 화소셀들에 정극성의 화상전압을 공급하고, 비표시기간동안 화소셀들에 부극성의 화상전압을 공급함으로써 화소셀에 구비된 구동 스위칭소자의 문턱전압이 어느 한 방향으로 치우치는 것을 방지할 수 있다.
제 1 실시예
도 2는 본 발명의 제 1 실시예에 따른 발광표시장치를 나타낸 도면이다.
본 발명의 제 1 실시예에 따른 발광표시장치는, 도 2에 도시된 바와 같이, 매트릭스 형태로 배열된 다수의 화소셀(PXL)들을 갖는 표시패널(111)과, 상기 표시패널(111)의 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 스캔펄스들을 생성하는 게이트 드라이버(GD)와, 상기 각 화소셀(PXL)에 대한 변조 보정전압을 생성하는 보정값 생성부(CM)와, 상기 보정값 생성부(CM)로부터의 변조 보정전압을 이용하여 각 화소셀(PXL)에 공급될 보정 화상전압을 생성하는 데이터 드라이버(DD)와, 상기 보정값 생성부(CM)로부터의 출력 타이밍과 상기 데이터 드라이버(DD)로부터의 출력 타이밍을 제어하기 위한 출력 제어부(OC)를 포함한다.
상기 표시패널(111)은 서로 교차하는 다수의 게이트 라인들(GL1 내지 GLn)과 데이터 라인들(DL1 내지 DLm+1)에 의해 정의된 다수의 화소영역마다 형성된 화소셀(PXL)을 포함한다. 여기서, 상기 제 m+1 데이터 라인(DLm+1)은 보정기간에 제 m 화소셀에 필요한 신호를 공급하기 위한 더미 라인으로서, 표시기간에는 어떠한 신호도 공급되지 않는다.
상기 게이트 드라이버(GD)는 게이트 라인들(GL1 내지 GLn)을 순차적으로 구동시키기 위한 게이트 신호들을 생성하고, 이들을 게이트 라인들(GL1 내지 GLn)에 순차적으로 공급한다. 이 게이트 신호들은 보정기간과 표시기간에 다른 타이밍으로 출력되는 바, 이에 대해서는 이후 더 구체적으로 설명한다.
각 화소셀(PXL)은 발광소자(OLED)와, 상기 발광소자(OLED)에 구동전류를 공급하는 화소 구동부(PD)와, 상기 발광소자(OLED)로부터의 광량에 따라 저항값이 변화하는 광 감지소자(LS)와, 상기 광 감지소자(LS)와 데이터 라인간을 접속시키기 위한 접속 스위칭소자(Tr_C)를 포함한다.
화소 구동부(PD)는, 게이트 라인으로부터의 게이트 신호에 따라 화소셀(PXL)의 일측에 위치한 데이터 라인으로부터의 출력을 스위칭하여 이 스위칭된 출력에 대응되는 구동전류를 발생시키고, 이를 발광소자(OLED)에 공급하여 상기 발광소자(OLED)를 발광시킨다.
상기 화소 구동부(PD)는 상기 화소셀(PXL)의 일측에 위치한 데이터 라인으로부터의 출력을 스위칭하는 전달 스위칭소자(Tr_S)와, 상기 전달 스위칭소자(Tr_S)로부터의 출력에 따라 상기 발광소자(OLED)에 공급되는 구동전류의 크기를 제어하는 구동 스위칭소자(Tr_D)와, 그리고 상기 구동 스위칭소자(Tr_D)의 게이트단자와 소스단자간에 접속되어 상기 구동 스위칭소자(Tr_D)의 게이트단자에 공급된 전압을 저장하는 스토리지 커패시터(Cst)를 포함한다.
상기 화소 구동부(PD)는, 상술된 구성 이외에도 공지된 어떤 회로 구성도 가질 수 있다.
구동 스위칭소자(Tr_D)의 소스단자는 상기 접속 스위칭소자(Tr_C)의 드레인단자에 접속되며, 상기 구동 스위칭소자(Tr_D)의 소스단자에는 저전위 전압(VSS)이 공급되며, 상기 발광소자(OLED)의 애노드전극에는 고전위 전압(VDD)이 공급되며, 상기 발광소자(OLED)의 캐소드전극에는 상기 구동 스위칭소자(Tr_D)의 드레인단자에 접속된다.
접속 스위칭소자(Tr_C)는, 게이트 라인으로부터의 게이트 신호에 따라 화소셀(PXL)의 타측에 위치한 데이터 라인으로부터의 출력을 스위칭하고, 이를 구동 스위칭소자(Tr_D)의 소스단자에 공급한다.
보정값 생성부(CM)는, 보정기간동안 보정전압을 이용하여 각 화소셀(PXL)의 발광소자(OLED)를 순차적으로 발광시킨다. 그리고, 각 발광소자(OLED)로부터의 광 에 따라 변화되는 광 감지소자(LS)의 저항값에 근거하여 감지전압을 생성하고, 이 감지전압과 기준전압(Vref)이 동일한 값을 갖도록 상기 보정전압을 보정하여 각 화소셀(PXL)에 대한 변조 보정전압을 생성한다. 상기 기준전압(Vref)은 상기 화소셀(PXL)들의 각 발광소자(OLED)를 모두 동일한 휘도로 발광시키는데 필요한 전압으로서, 이 기준전압(Vref)은 사용자에 의해 미리 특정 값으로 설정된다.
이러한 보정값 생성부(CM)는 감지라인(211), 보정라인(311), 분배저항(Rd), 입력전원부 및 비교기(400)를 포함한다. 분배저항(Rd)은 상기 입력전원의 출력단과 감지전압이 발생되는 감지라인(211)간에 접속된다. 입력전원부는 상기 분배저항(Rd)을 통해 상기 감지라인(211)에 입력전압(VCC)을 공급한다. 비교기(400)는 기준전압(Vref)과 감지라인(211)으로부터의 감지전압을 비교하여 기준전압(Vref)과 감지전압이 서로 다를 경우, 기준전압(Vref)과 감지전압이 같아질 때 까지 보정라인(311)의 보정전압의 크기를 변화시켜 변조 보정전압을 생성한다. 이 변조 보정전압은 상기 보정전압이 변조된 전압이다.
상기 비교기(400)는 부궤환(negative feedback) 방식의 연산 증폭기(Operational Amplifier)로서, 이 비교기(400)의 비반전단자(+)는 감지라인(211)에 접속되며, 상기 비교기(400)의 반전단자(-)는 기준전압(Vref)을 출력하는 기준전압 생성부의 출력단자에 접속되며, 그리고 상기 비교기(400)의 출력단자는 상기 보정라인(311) 및 데이터 드라이버(DD)에 접속된다.
데이터 드라이버(DD)는, 표시기간에 상기 보정값 생성부(CM)로부터의 변조 보정전압을 이용하여 화상전압을 변조하여 각 화소셀(PXL)에 대한 보정 화상전압을 생성한다. 그리고, 이 보정 화상전압을 이용하여 상기 화소셀(PXL)의 발광소자(OLED)를 발광시킨다. 상기 화상전압은 실제 화상에 대한 화상정보를 갖는 전압이다.
출력 제어부(OC)는, 상기 보정기간에는 상기 보정값 생성부(CM)로부터의 보정전압이 상기 화소셀(PXL)들에 공급되도록 제어하고, 상기 표시기간에는 상기 데이터 드라이버(DD)로부터의 보정 화상전압이 상기 화소셀(PXL)들에 공급되도록 제어한다.
이러한 출력 제어부(OC)는, 외부로부터의 제어신호들에 따라, 상기 보정값 생성부(CM)로부터의 출력 및 상기 데이터 드라이버(DD)로부터의 출력 중 어느 하나를 선택하여 출력하는 다수의 멀티플렉서들(MX1 내지 MXm+1)을 포함한다.
각 멀티플렉서(MX1 내지 MXm+1)는 상기 제어신호들에 따라 상기 감지라인(211)으로부터의 출력 및 상기 보정라인(311)으로부터의 출력 중 어느 하나를 선택하여 출력하는 상단 멀티플렉서들(mxa1 내지 mxam+1)과, 상기 제어신호들에 따라 상기 데이터 드라이버(DD)로부터의 출력 및 상기 제 상단 멀티플렉서(mxa1 내지 mxam+1)의 출력 중 어느 하나를 선택하여 출력하는 하단 멀티플렉서들(mxb1 내지 mxbm+1)을 포함한다.
여기서, 상기 상단 멀티플렉서들(mxa1 내지 mxam+1) 중 가장 좌측에 위치한 제 1 상단 멀티플렉서(mxa1)와, 가장 우측에 위치한 제 m+1 상단 멀티플렉서(mxam+1)는 나머지 제 2 내지 제 m 상단 멀티플렉서(mxa2 내지 mxam)와 다른 구성을 갖는다.
이를 도 3을 참조하여 좀 더 구체적으로 설명하면 다음과 같다.
도 3은 도 2의 상단 멀티플렉서 및 하단 멀티플렉서에 대한 상세 구성도이다.
도 3에 도시된 바와 같이, 제 1 상단 멀티플렉서(mxa1)는 보정라인(311)에 접속된 제 2 입력단자(b)를 포함하며, 제 2 상단 멀티플렉서(mxa2)는 감지라인(211)에 접속된 제 1 입력단자(a) 및 보정라인(311)에 접속된 제 2 입력단자(b)를 포함하며, 그리고 제 m+1 상단 멀티플렉서(mxam+1)는 감지라인(211)에 접속된 제 1 입력단자(a)를 포함한다.
제 1 상단 멀티플렉서(mxa1)는 제 2 입력단자(b)에 드레인단자가 접속된 제 2 스위칭소자(Q2)를 포함하며, 제 2 상단 멀티플렉서(mxa2)는 제 1 입력단자(a)에 드레인단자가 접속된 제 1 스위칭소자(Q1) 및 제 2 입력단자에 드레인단자가 접속된 제 2 스위칭소자(Q2)를 포함하며, 그리고 제 m+1 상단 멀티플렉서(mxam+1)는 제 1 입력단자(a)에 드레인단자가 접속된 제 1 스위칭소자(Q)를 포함한다.
한편, 미설명한 제 3 내지 제 m 상단 멀티플렉서(mxa3 내지 mxam)는 상술된 제 2 상단 멀티플렉서(mxa2)와 동일한 구성을 갖는다.
제 1 하단 멀티플렉서(mxb1)는 데이터 드라이버(DD)의 출력단자에 접속된 제 3 입력단자(c) 및 제 1 상단 멀티플렉서(mxa1)의 출력단자에 접속된 제 4 입력단자(d)를 가지며, 제 2 하단 멀티플렉서(mxb2)는 데이터 드라이버(DD)의 출력단자에 접속된 제 3 입력단자(c) 및 제 2 상단 멀티플렉서(mxa2)의 출력단자에 접속된 제 4 입력단자(d)를 포함하며, 그리고 제 m+1 하단 멀티플렉서(mxbm+1)는 제 m+1 상단 멀티플렉서(mxam+1)의 출력단자에 접속된 제 4 입력단자(d)를 포함한다.
제 1 하단 멀티플렉서(mxb1)는 제 3 입력단자(c)에 드레인단자가 접속된 제 3 스위칭소자(Q3) 및 제 4 입력단자(d)에 드레인단자가 접속된 제 4 스위칭소자(Q4)를 포함하며, 제 2 하단 멀티플렉서(mxb2)는 제 3 입력단자(c)에 드레인단자가 접속된 제 3 스위칭소자(Q3) 및 제 4 입력단자(d)에 드레인단자가 접속된 제 4 스위칭소자(Q4)를 포함하며, 그리고 제 m+1 하단 멀티플렉서(mxbm+1)는 제 4 입력단자(d)에 드레인단자가 접속된 제 4 스위칭소자(Q4)를 포함한다.
한편, 미설명한 제 3 내지 제 m 하단 멀티플렉서(mxb3 내지 mxbm)는 상술된 제 2 하단 멀티플렉서(mxb2)와 동일한 구성을 갖는다.
상술된 각 상단 멀티플렉서(mxa1 내지 mxam+1) 및 하단 멀티플렉서(mxb1 내지 mxbm+1)에 구비된 스위칭소자의 기능을 설명하면 다음과 같다.
먼저, 상단 멀티플렉서에 대하여 설명하면 다음과 같다.
제 1 상단 멀티플렉서(mxa1)에 포함된 제 2 스위칭소자(Q2)는 외부로부터의 제어신호(CS)에 따라 턴-온/턴-오프되며, 턴-온시 보정라인(311)과 제 1 하단 멀티플렉서의 제 4 입력단자(d)간을 접속시킨다.
제 2 상단 멀티플렉서(mxa2)에 포함된 제 1 스위칭소자(Q1)는 외부로부터의 제어신호(CS)에 따라 턴-온/턴-오프되며, 턴-온시 감지라인(211)과 제 2 하단 멀티플렉서(mxb2)의 제 4 입력단자(d)간을 접속시킨다. 그리고, 상기 제 2 상단 멀티플렉서(mxa2)에 포함된 제 2 스위칭소자(Q2)는 외부로부터의 제어신호(CS)에 따라 턴-온/턴-오프되며, 턴-온시 보정라인(311)과 제 2 하단 멀티플렉서(mxb2)의 제 4 입 력단자(d)간을 접속시킨다.
제 m+1 상단 멀티플렉서(mxam+1)에 포함된 제 1 스위칭소자(Q1)는 외부로부터의 제어신호(CS)에 따라 턴-온/턴-오프되며, 턴-온시 감지라인(211)과 제 m+1 하단 멀티플렉서(mxbm+1)의 제 4 입력단자(d)간을 접속시킨다.
한편, 미설명한 제 3 내지 제 m 상단 멀티플렉서(mxa3 내지 mxam)에 구비된 스위칭소자들은 상술된 제 2 상단 멀티플렉서(mxa2)에 구비된 스위칭소자들과 동일한 기능을 수행한다.
다음으로 하단 멀티플렉서(mxb1 내지 mxbm+1)에 대하여 설명하면 다음과 같다.
제 1 하단 멀티플렉서(mxb1)에 포함된 제 3 스위칭소자(Q3)는 외부로부터의 제어신호(CS)에 따라 턴-온/턴-오프되며, 턴-온시 데이터 드라이버(DD)의 출력단자와 제 1 데이터 라인(DL1)간을 접속시킨다. 그리고, 제 1 하단 멀티플렉서(mxb1)에 포함된 제 4 스위칭소자(Q4)는 외부로부터의 제어신호(CS)에 따라 턴-온/턴-오프되며, 턴-온시 제 1 상단 멀티플렉서(mxa1)의 출력단자와 제 1 데이터 라인(DL1)간을 접속시킨다.
제 2 하단 멀티플렉서(mxb2)에 포함된 제 3 스위칭소자(Q3)는 외부로부터의 제어신호(CS)에 따라 턴-온/턴-오프되며, 턴-온시 데이터 드라이버(DD)의 출력단자와 제 2 데이터 라인(DL2)간을 접속시킨다. 그리고, 제 2 하단 멀티플렉서(mxb2)에 포함된 제 4 스위칭소자(Q4)는 외부로부터의 제어신호(CS)에 따라 턴-온/턴-오프되며, 턴-온시 제 2 상단 멀티플렉서(mxa2)의 출력단자와 제 2 데이터 라인(DL2)간을 접속시킨다.
제 m+1 하단 멀티플렉서(mxbm+1)에 포함된 제 4 스위칭소자(Q4)는 외부로부터의 제어신호에 따라 턴-온/턴-오프되며, 턴-온시 제 m+1 상단 멀티플렉서(mxam+1)의 출력단자와 제 m+1 데이터 라인(DLm+1)간을 접속시킨다.
한편, 미설명한 제 3 내지 제 m 하단 멀티플렉서(mxb3 내지 mxbm)에 구비된 스위칭소자들은 상술된 제 2 하단 멀티플렉서(mxb2)에 구비된 스위칭소자들과 동일한 기능을 수행한다.
이와 같이 구성된 상단 및 하단 멀티플렉서들의 동작을 상세히 설명하면 다음과 같다.
도 4는 상단 및 하단 멀티플렉서들과 한 수평라인분의 화소셀(PXL)들간의 접속관계를 나타낸 도면이고, 도 5는 도 4의 상단 멀티플렉서들의 동작 순서를 설명하기 위한 동작순서표이다.
먼저, 하나의 보정기간은 다수의 셀 구동기간들을 포함한다. 다시 말하여, 시간적으로 연속된 다수의 셀 구동기간들이 모여 하나의 보정기간을 이룬다. 전체 셀 구동기간, 즉 하나의 보정기간은 표시패널(111)에 구비된 모든 화소셀(PXL)들(m*n개의 화소셀(PXL)들)이 한 번씩 차례로 구동되는 기간을 의미한다.
하나의 셀 구동기간동안 하나의 화소셀(PXL)이 구동되는데, 이 셀 구동기간에 구동된 화소셀(PXL)은 자신의 양측에 위치한 데이터 라인들(DL1 내지 DLm+1)에 접속되어 이 데이터 라인들(DL1 내지 DLm+1)에 인가된 출력을 공급받는다.
다시 말하여, 제 k 셀 구동기간(k는 자연수)에 제 k 화소셀(PXL)이 구동되 어, 상기 제 k 화소셀(PXL)은 제 k 데이터 라인 및 제 k+1 데이터 라인에 접속된다. 이때, 제 k 데이터 라인에는 보정라인(311)으로부터의 보정전압이 인가되며, 제 k+1 데이터 라인에는 감지라인(211)으로부터의 감지전압이 인가된다.
이와 같이 각 셀 구동기간마다 각 화소셀(PXL)의 양측에 위치한 두 개의 데이터 라인이 동시에 구동되도록 하기 위해, 상기 상단 멀티플렉서들도 각 셀 구동기간마다 두 개씩 동시에 구동된다.
이때, 어느 화소셀(PXL)이 구동되던 간에 이 화소셀(PXL)의 좌측에 위치한 데이터 라인은 반드시 보정라인(311)과 접속되어야 하며, 이 화소셀(PXL)의 우측에 위치한 데이터 라인은 반드시 감지라인(211)과 접속되어야 한다. 그러나, 서로 인접한 화소셀(PXL)들이 이들 사이에 위치한 하나의 데이터 라인에 공통으로 접속됨에 따라 이 하나의 데이터 라인은 각 셀 구동기간마다 보정라인(311)과 감지라인(211)에 번갈아가며 접속되어야 한다.
이러한 구동을 위해, 상기 상단 멀티플렉서들(mxa1 내지 mxam+1)은 다음과 같이 동작한다.
즉, 제 k 셀 구동기간(k는 자연수)에 제 k 및 제 k+1 상단 멀티플렉서가 동시에 구동되며, 이 구동된 제 k 멀티플렉서와 제 k+1 멀티플렉서는 서로 다른 출력을 선택하여 출력한다. 또한, 제 k 셀 구동기간에 구동된 상기 제 k+1 멀티플렉서로부터 선택된 출력과 제 k+1 셀 구동기간에 구동된 상기 제 k+1 멀티플렉서로부터 선택된 출력이 서로 다르다.
구체적으로, 도 5에 도시된 바와 같이, 제 1 및 제 m+1 상단 멀티플렉 서(mxa1, mxam+1)는 하나의 셀 구동기간에만 출력을 발생하며, 나머지 제 2 내지 제 m 상단 멀티플렉서(mxa2 내지 mxam)는 인접한 두 셀 구동기간동안 연속 구동되며 이때 각 셀 구동기간에 서로 다른 출력을 발생한다.
예를 들어, 도 5에 도시된 바와 같이, 제 1 상단 멀티플렉서(mxa1)는 제 1 셀 구동기간에 제 2 입력단자(b)에 공급된 출력을 내보내고, 제 m+1 상단 멀티플렉서(mxam+1)는 제 m 셀 구동기간에 제 1 입력단자(a)에 공급된 출력을 내보낸다. 그리고, 제 2 상단 멀티플렉서(mxa2)는 제 1 셀 구동기간에 제 1 입력단자(a)에 공급된 출력을 선택하여 내보내고, 제 2 셀 구동기간에는 제 2 입력단자(b)에 공급된 출력을 선택하여 내보낸다. 나머지 제 3 내지 제 m 상단 멀티플렉서(mxa3, mxam)도 제 2 상단 멀티플렉서(mxa2)와 같은 동작을 한다. 즉, 인접한 두 셀 구동기간들 중 앞선 첫 번째 셀 구동기간에는 제 1 입력단자(a)의 출력을 선택하여 내보내고, 뒤 이은 두 번째 셀 구동기간에는 제 2 입력단자(b)의 출력을 선택하여 내보낸다.
이때, 도 5에 도시된 바와 같이, 하단 멀티플렉서들(mxb1 내지 mxbm+1)은 전 셀 구동기간동안 모두 구동 상태로 유지되며, 이때 상단 멀티플렉서들로부터(mxa1 내지 mxam+1)의 출력을 선택하여 내보내도록 구동된다. 즉, 전 셀 구동기간동안 하단 멀티플렉서들(mxb1 내지 mxbm+1)은 모두 제 4 입력단자(d)에 공급된 출력을 내보내도록 구동된다.
한편, 도시하지 않았지만, 표시기간동안 상기 상단 멀티플렉서들(mxa1 내지 mxam+1)은 출력을 발생하지 않도록 동작을 멈춘다. 그리고, 상기 표시기간동안 하단 멀티플렉서들(mxb1 내지 mxbm+1)이 모두 구동된 상태로 유지되며, 이 구동된 하 단 멀티플렉서들(mxb1 내지 mxbm+1)은 데이터 드라이버(DD)로부터의 각 출력을 선택하여 내보낸다. 즉, 표시기간동안 하단 멀티플렉서들(mxb1 내지 mxbm+1)은 모두 제 3 입력단자(c)에 공급된 출력을 내보내도록 구동된다.
한편, 도 5는 제 1 게이트 라인(GL1)에 접속된 m개의 화소셀(PXL)들을 구동하기 위한 제 1 내지 제 m 셀 구동기간에서의 상단 및 하단 멀티플렉서의 동작순서(mxa1 내지 mxam+1, mxb1 내지 mxbm+1)를 나타낸 것으로서, 도시하지 않은 제 2 게이트 라인(GL2)에 접속된 또 다른 m개의 화소셀(PXL)들을 구동하기 위한 제 m+1 내지 제 2m 셀 구동기간에서의 상단 및 하단 멀티플렉서(mxa1 내지 mxam+1, mxb1 내지 mxbm+1)의 동작순서도 도 5에 도시된 동작과 동일하다. 예를 들어, 제 m+1 셀 구동기간에서의 상단 및 하단 멀티플렉서들(mxa1 내지 mxam+1, mxb1 내지 mxbm+1)의 동작은 제 1 셀 구동기간에서의 상단 및 하단 멀티플렉서들(mxa1 내지 mxam+1, mxb1 내지 mxbm+1)의 동작과 동일하며, 제 m+2 셀 구동기간에서의 상단 및 하단 멀티플렉서들(mxa1 내지 mxam+1, mxb1 내지 mxbm+1)의 동작은 제 2 셀 구동기간에서의 상단 및 하단 멀티플렉서들(mxa1 내지 mxam+1, mxb1 내지 mxbm+1)의 동작과 동일하다. 즉, 상기 상단 및 하단 멀티플렉서들(mxa1 내지 mxam+1, mxb1 내지 mxbm+1)은 매 게이트 라인이 동작될 때 마다 상술된 동작을 반복한다.
이와 같이 상기 상단 및 하단 멀티플렉서들(mxa1 내지 mxam+1, mxb1 내지 mxbm+1)이 상술된 바와 같이 동작할 수 있도록, 상기 상단 및 하단 멀티플렉서들(mxa1 내지 mxam+1, mxb1 내지 mxbm+1)에는 다음과 같은 제어신호(CS)들이 입력된다.
도 6은 표시기간, 비표시기간 및 보정기간에서의 제어신호들, 게이트 신호들 및 데이터의 출력 타이밍도를 나타낸 도면이다.
먼저, 보정기간은 표시패널(111)에 구비된 화소셀(PXL)들을 차례로 모두 구동시키고, 각 화소셀(PXL)에 대한 변조 보정전압을 생성하고 저장하는 기간이고, 표시시간은 상기 보정기간동안 생성되어 저장된 변조 보정전압을 이용하여 화상전압을 보정하여 표시패널(111)에 출력하여 실제 화상을 표시하는 기간이며, 그리고 비표시기간은 표시패널(111)의 화면만 꺼진 상태의 기간이다. 즉, 상기 표시패널(111)을 화상을 표시하기 위한 데이터를 제공해주는 시스템은 켜져 있는 상태이며, 상기 표시패널(111)의 화면만 꺼진 상태동안의 기간을 의미한다.
도 6을 참조하면, 표시기간 및 비표시기간에는 데이터 드라이버(DD)로부터 표시패널(111)로 보정 화상전압(Vp)이 공급되나, 보정기간에는 상기 표시패널(111)로 보정 화상전압(Vp)이 공급되지 않는다. 이때, 상기 표시기간에는 정극성의 보정 화상전압(Vp)이 공급되며, 비표시기간에는 부극성의 보정 화상전압(Vp)이 공급된다.
도 6을 참조하면, 제 2 내지 제 m+1 A제어신호(CSa2 내지 CSam+1), 그리고 제 1 내지 제 m B제어신호(CSb1 내지 CSbm)는 표시기간 및 비표시기간에 로우논리전압으로 유지되고, 보정기간내의 셀 구동기간마다 하이논리전압으로 유지된다.
여기서, 상기 제 1 B제어신호(CSb1)는 제 2 A제어신호(CSa2)는 상기 보정기간내의 제 1 셀 구동기간, 제 m+1 셀 구동기간, 제 2m+1 셀 구동기간, 제 3m+1 셀 구동기간, ..., 제 nm+1 셀 구동기간마다 하이논리전압으로 유지되며; 제 2 B제어 신호(CSb2) 및 제 3 A제어신호(CSa3)는 상기 보정기간내의 제 2 셀 구동기간, 제 m+2 셀 구동기간, 제 2m+1 셀 구동기간, 제 3m+1 셀 구동기간, ..., 제 nm+2 셀 구동기간마다 하이논리전압으로 유지되며; 제 3 B제어신호(CSb3) 및 제 4 A제어신호(CSa4)는 상기 보정기간내의 제 3 셀 구동기간, 제 m+3 셀 구동기간, 제 2m+3 셀 구동기간, 제 3m+3 셀 구동기간, ..., 제 nm+3 셀 구동기간마다 하이논리전압으로 유지되며; ...: 제 m B제어신호 및 제 m+1 A제어신호(CSam+1)는 상기 보정기간내의 제 m 셀 구동기간, 제 2m 셀 구동기간, 제 3m 셀 구동기간, ..., 제 nm+m 셀 구동기간마다 하이논리전압으로 유지된다.
제 1 상단 멀티플렉서(mxa1)에는 제 1 B제어신호(CSb1)가 공급된다. 즉, 상기 제 1 B제어신호(CSb1)는 상기 제 1 상단 멀티플렉서(mxa1)에 구비된 제 2 스위칭소자(Q2)의 게이트단자에 공급된다.
제 2 상단 멀티플렉서(mxa2)에는 제 2 A제어신호(CSa2) 및 제 2 B제어신호(CSb2)가 공급되며, 제 3 상단 멀티플렉서(mxa3)에는 제 3 A제어신호(CSa3) 및 제 3 B제어신호(CSb3)가 공급되며, 제 4 상단 멀티플렉서(mxa4)에는 제 4 A제어신호(CSa4) 및 제 4 B제어신호(CSb4)가 공급되며, ..., 제 m 상단 멀티플렉서(mxam)에는 제 m A제어신호 및 제 m B제어신호가 공급된다.
즉, 상기 제 2 A제어신호(CSa2)는 상기 제 2 상단 멀티플렉서(mxa2)에 구비된 제 1 스위칭소자(Q1)의 게이트단자에 공급되고, 제 2 B제어신호(CSb2)는 상기 제 2 상단 멀티플렉서(mxa2)에 구비된 제 2 스위칭소자(Q2)의 게이트단자에 공급되며; 상기 제 3 A제어신호(CSa3)는 상기 제 3 상단 멀티플렉서(mxa3)에 구비된 제 1 스위칭소자(Q1)의 게이트단자에 공급되고, 제 3 B제어신호(CSb3)는 상기 제 3 상단 멀티플렉서(mxa3)에 구비된 제 2 스위칭소자(Q2)의 게이트단자에 공급되며; 상기 제 4 A제어신호(CSa4)는 상기 제 4 상단 멀티플렉서(mxa4)에 구비된 제 1 스위칭소자(Q1)의 게이트단자에 공급되고, 제 4 B제어신호(CSb4)는 상기 제 4 상단 멀티플렉서(mxa4)에 구비된 제 2 스위칭소자(Q2)의 게이트단자에 공급되며; ..... ; 상기 제 m A제어신호는 상기 제 m 상단 멀티플렉서(mxam)에 구비된 제 1 스위칭소자(Q1)의 게이트단자에 공급되고, 제 m B제어신호는 상기 제 m 상단 멀티플렉서(mxam)에 구비된 제 2 스위칭소자(Q2)의 게이트단자에 공급된다.
제 m+1 상단 멀티플렉서(mxam+1)에는 제 m+1 A제어신호(CSam+1)가 공급된다. 즉, 상기 제 m+1 A제어신호(CSam+1)는 상기 제 m+1 상단 멀티플렉서(mxam+1)에 구비된 제 1 스위칭소자(Q1)의 게이트단자에 공급된다.
또한, 도 6에 도시된 바와 같이, C제어신호(CSc)는 표시기간 및 비표시기간동안 하이논리전압으로 유지되며, 보정기간동안 로우논리전압으로 유지된다. 그리고, D제어신호(CSd)는 상기 C제어신호(CSc)에 대하여 180도 반전된 위상을 갖는다. 즉, 상기 D제어신호(CSd)는 표시기간 및 비표시기간동안 로우논리전압으로 유지되며, 보정기간동안 하이논리전압으로 유지된다.
제 1 내지 제 m 하단 멀티플렉서(mxb1 내지 mxbm)에는 C제어신호(CSc) 및 D제어신호(CSd)가 공급된다. 여기서, 상기 C제어신호(CSc) 및 D제어신호(CSd)는 상기 제 1 내지 제 m 하단 멀티플렉스(mxa1 내지 mxam)에 공통적으로 공급된다. 즉, 상기 C제어신호(CSc)는 상기 제 1 내지 제 m 하단 멀티플렉서(mxbm)에 구비된 각 제 3 스위칭소자(Q3)의 게이트단자에 공통적으로 공급되고, 상기 D제어신호(CSd)는 상기 제 1 내지 제 m 하단 멀티플렉서(mxb1 내지 mxbm)에 구비된 각 제 4 스위칭소자(Q4)의 게이트단자에 공통적으로 공급된다.
그리고, 제 m+1 하단 멀티플렉서(mxbm+1)는 상기 D제어신호(CSd)만을 공급받는다. 즉, 상기 D제어신호(CSd)는 상기 제 m+1 하단 멀티플렉서(mxbm+1)에 구비된 제 4 스위칭소자(Q4)의 게이트단자에 공급된다.
한편, 도 6에 도시된 바와 같이, 제 1 내지 제 n 게이트 신호(GS1 내지 GSn)는 표시기간내의 한 수평기간마다 차례로 하이논리전압을 유지한다.
상기 제 1 게이트 신호(GS1)는 상기 표시기간내의 제 1 수평기간, 제 n+1 수평기간, 제 2n+1 수평기간, 제 3n+1 수평기간, ..., 제 qn+1 수평기간마다 하이논리전압으로 유지되며; 제 2 게이트 신호(GS2)는 상기 표시기간내의 제 2 수평기간, 제 n+2 수평기간, 제 2n+2 수평기간, 제 3n+2 수평기간, ..., 제 qn+2 수평기간마다 하이논리전압으로 유지되며; 제 3 게이트 신호(GS3)는 상기 표시기간내의 제 3 수평기간, 제 n+3 수평기간, 제 2n+3 수평기간, 제 3n+3 수평기간, ..., 제 qn+3 수평기간마다 하이논리전압으로 유지되며; ...: 제 n 게이트 신호(GSn)는 상기 표시기간내의 제 n 수평기간, 제 2n 수평기간, 제 3n 수평기간, ..., 제 qn+n 수평기간마다 하이논리전압으로 유지된다.
이와 마찬가지로, 도 6에 도시된 바와 같이, 제 1 내지 제 m 게이트 신호는 비표시기간내의 한 수평기간마다 차례로 하이논리전압을 유지한다.
또한, 상기 제 1 내지 제 n 게이트 신호(GSn)(GS1 내지 GSn)는 보정기간내의 단위 셀 구동기간(m개의 셀 구동기간들을 합한 기간을 의미)마다 차례로 하이논리전압을 유지한다.
상기 제 1 게이트 신호(GS1)는 상기 보정기간내의 제 1 단위 셀 구동기간, 제 n+1 단위 셀 구동기간, 제 2n+1 단위 셀 구동기간, 제 3n+1 단위 셀 구동기간, ..., 제 qn+1 단위 셀 구동기간마다 하이논리전압으로 유지되며; 제 2 게이트 신호(GS2)는 제 2 단위 셀 구동기간, 제 n+2 단위 셀 구동기간, 제 2n+1 단위 셀 구동기간, 제 3n+1 단위 셀 구동기간, ..., 제 qn+2 단위 셀 구동기간마다 하이논리전압으로 유지되며; 제 3 게이트 신호(GS3)는 제 3 단위 셀 구동기간, 제 n+3 단위 셀 구동기간, 제 2n+3 단위 셀 구동기간, 제 3n+3 단위 셀 구동기간, ..., 제 qn+3 단위 셀 구동기간마다 하이논리전압으로 유지되며; ...: 제 n 게이트 신호(GSn)는 제 n 단위 셀 구동기간, 제 2n 단위 셀 구동기간, 제 3n 단위 셀 구동기간, ..., 제 qn+n 단위 셀 구동기간마다 하이논리전압으로 유지된다.
이러한 제 1 게이트 신호(GS1)는 제 1 게이트 라인(GL1)에 공급되며, 제 2 게이트 신호(GS2)는 제 2 게이트 라인(GL2)에 공급되며, 제 3 게이트 신호(GS3)는 제 3 게이트 라인(GL3)에 공급되며, ..., 제 n 게이트 신호(GSn)는 제 n 게이트 라인에 공급된다.
이와 같이 구성된 표시패널(111)의 동작을, 도 6 및 도 7을 참조하여 상세히 설명하면 다음과 같다.
도 7은 셀 구동기간 및 표시기간에 하나의 화소셀(PXL)을 구동하는 방법을 설명하기 위한 도면이다.
도 6에 도시된 바와 같이, 제 1 셀 구동기간(T1)에는 D제어신호(CSd), 제 1 B제어신호(CSb1), 제 2 A제어신호(CSa2), 제 1 게이트 신호(GS1)가 하이논리전압을 유지하고 있으며, 나머지 신호들은 모두 로우논리전압을 유지하고 있다.
제 1 B제어신호(CSb1)는 제 1 상단 멀티플렉서(mxa1)에 공급되어, 도 7에 도시된 바와 같이, 상기 제 1 상단 멀티플렉서(mxa1)의 제 2 입력단자(b)가 보정라인(311)에 접속되도록 한다. 이 제 1 상단 멀티플렉서(mxa1)의 제 2 입력단자(b)는 상기 제 1 상단 멀티플렉서(mxa1)의 출력단자에 접속된다.
D제어신호(CSd)는 제 1 하단 멀티플렉서(mxb1)에 공급되어, 도 7에 도시된 바와 같이, 상기 제 1 하단 멀티플렉서(mxb1)의 제 4 입력단자(d)가 상기 제 1 상단 멀티플렉서(mxa1)의 출력단자에 접속되도록 한다. 이 제 1 하단 멀티플렉서(mxb1)의 제 4 입력단자(d)는 상기 제 1 하단 멀티플렉서(mxb1)의 출력단자에 접속되며, 이 출력단자는 제 1 데이터 라인(DL1)에 접속된다.
이에 따라, 제 1 셀 구동기간(T1)에 상기 제 1 데이터 라인(DL1)은 상기 제 1 상단 멀티플렉서(mxa1) 및 제 1 하단 멀티플렉서(mxb1)를 통해 상기 보정라인(311)에 접속된다.
제 2 A제어신호(CSa2)는 제 2 상단 멀티플렉서(mxa2)에 공급되어, 도 7에 도시된 바와 같이, 상기 제 2 상단 멀티플렉서(mxa2)의 제 1 입력단자(a)가 감지라인(211)에 접속되도록 한다. 이 제 2 상단 멀티플렉서(mxa2)의 제 1 입력단자(a)는 상기 제 2 상단 멀티플렉서(mxa2)의 출력단자에 접속된다.
D제어신호(CSd)는 제 2 하단 멀티플렉서(mxb2)에 공급되어, 도 7에 도시된 바와 같이, 상기 제 2 하단 멀티플렉서(mxb2)의 제 4 입력단자(d)가 상기 제 2 상단 멀티플렉서(mxa2)의 출력단자에 접속되도록 한다. 이 제 2 하단 멀티플렉서(mxb2)의 제 4 입력단자(d)는 상기 제 2 하단 멀티플렉서(mxb2)의 출력단자에 접속되며, 이 출력단자는 제 2 데이터 라인(DL2)에 접속된다.
이에 따라, 제 1 셀 구동기간(T1)에 상기 제 2 데이터 라인(DL2)은 상기 제 2 상단 멀티플렉서(mxa2) 및 제 2 하단 멀티플렉서(mxb2)를 통해 상기 감지라인(211)에 접속된다.
또한, 이 제 1 셀 구동기간(T1)에 하이논리전압의 제 1 게이트 신호(GS1)가 제 1 게이트 라인(GL1)에 공급됨에 따라 상기 제 1 게이트 라인(GL1)에 게이트단자를 통해 접속된 전달 스위칭소자(Tr_S) 및 접속 스위칭소자(Tr_C)는 모두 턴-온된다. 이 전달 스위칭소자(Tr_S) 및 접속 스위칭소자(Tr_C)가 턴-온됨에 따라, 제 1 및 제 2 데이터 라인(DL1, DL2)이 제 1 화소셀(PXL)에 접속된다.
이에 따라, 보정라인(311), 제 1 데이터 라인(DL1), 제 1 화소셀(PXL), 제 2 데이터 라인(DL2), 감지라인(211) 및 비교기(400)로 구성되는 전류패쓰가 형성된다.
여기서, 상기 보정라인(311)으로부터의 보정전압(Vcr)이 상기 제 1 데이터 라인(DL1) 및 상기 턴-온된 전달 스위칭소자(Tr_S)를 통해 구동 스위칭소자(Tr_D)의 게이트단자에 공급된다.
그러면, 상기 구동 스위칭소자(Tr_D)가 턴-온되고, 이 턴-온된 구동 스위칭소자(Tr_D)를 통해 구동전류가 발생된다. 즉, 고전위 전압(VDD)을 생성하는 고전위 전압원으로부터 저전위 전압(VSS)을 생성하는 저전위 전압원 방향으로 구동전류가 발생된다. 그러면, 이 구동전류가 흐르는 경로상에 위치한 발광소자(OLED)는 광을 출사한다. 이 발광소자(OLED)의 광의 세기는 상기 보상전압(Vcr)의 크기에 따라 좌우되는 구동전류의 크기에 영향을 받는다.
광 감지소자(LS)는 상기 발광소자(OLED)로부터의 광을 감지하고, 이 광량에 따라 자신의 저항값을 변화시킨다. 상기 광의 세기가 높을수록 상기 광 감지소자(LS)의 저항값은 감소한다. 이 광 감지소자(LS)의 저항값이 변화함에 따라 상기 감지라인(211)의 감지전압(Vdet)도 변화하게 된다.
입력전압(VCC)은 상기 광 감지소자(LS)의 저항값과 분배저항(Rd)의 저항값에 의해 전압분배되어 상기 광 감지소자(LS)와 상기 분배저항(Rd)에 나뉘어 공급되는데, 이때 상기 광 감지소자(LS)의 양단에 걸린 전압이 바로 감지전압(Vdet)이다.
상기 감지전압(Vdet)은 비교기(400)의 비반전단자(+)에 공급된다. 그러면, 상기 비교기(400)는 상기 감지전압(Vdet)과 자신의 비반전단자(+)에 공급된 기준전압(Vref)을 서로 비교한다. 그리고, 이 비교결과에 따라 출력을 결정한다. 즉, 상기 비교기(400)는 상기 감지전압(Vdet)이 상기 기준전압(Vref)보다 클 경우 출력을 증가시키고, 반면 상기 감지전압(Vdet)이 상기 기준전압(Vref)보다 작을 경우 출력을 감소시킨다.
이 비교기(400)로부터의 출력이 변화함에 따라, 이 비교기(400)의 출력단자에 접속된 보정라인(311)의 초기 보상전압(Vcr)도 변화하게 된다. 그리고, 이 보상전압(Vcr)이 변화함에 따라 구동전류도 변화하게 되고, 이 구동전류가 변화함에 따 라 발광소자(OLED)의 광량도 변화하게 되고, 이 광량이 변화함에 따라 상기 광 감지소자(LS)의 저항값도 변화하게 되고, 이 광 감지소자(LS)의 저항값이 변화함에 따라 감지전압(Vdet)도 변화하게 되고, 이 감지전압(Vdet)이 변화함에 따라 상기 비교기(400)의 출력도 변화하게 된다. 이러한 변화과정은 상기 비교기(400)의 비반전단자(+)에 입력된 감지전압(Vdet)과 상기 반전단자(-)에 입력된 기준전압(Vref)이 서로 동일한 값으로 유지될 때 까지 반복된다.
도 8은 비교기(400)의 출력상태를 나타낸 도면으로서, 이 도면에 도시된 바와 같이, 상기 비교기(400)의 출력은 안정화된 전압으로 수렴될 때까지 아래위로 오버슈트(overshoot)되는 파형을 나타낸다. 이 오버슈트기간을 비교기(400)의 세틀링 타임(settling time)이라고 부르며, 이 세틀링 타임은 비교기(400)의 설정을 변경함으로써 조절할 수 있다.
여기서, 상기 감지전압(Vdet)과 상기 기준전압(Vref)이 같아질 때 상기 비교기(400)의 출력이 안정화되며, 이 안정화된 전압이 바로 변조 보정전압(Vcomp)이다.
이 변조 보정전압(Vcomp)은 상기 구동 스위칭소자(Tr_D)의 특성에 따라 그 값이 가변적이다. 즉, 상기 구동 스위칭소자(Tr_D)가 열화되어 구동 특성이 좋지 않을 경우 상기 변조 보정전압(Vcomp)의 크기는 상대적으로 크며, 상기 구동 스위칭소자(Tr_D)의 열화정도가 약하여 구동 특성이 좋을 경우 상기 변조 보정전압(Vcomp)의 크기는 상대적으로 작다.
이 변조 보정전압(Vcomp)은 구동 스위칭소자(Tr_D)의 게이트단자에 공급되어 상기 발광소자(OLED)를 기준전압(Vref)에 따른 휘도로 발광시키게 된다. 다시 말하여, 상기 감지전압(Vdet)과 기준전압(Vref)이 같아져 상기 비교기(400)의 출력이 안정화될 때, 상기 발광소자(OLED)는 상기 변조 보정전압(Vcomp)에 따라 발생된 구동전류를 공급받아 상기 기준전압(Vref)에 해당하는 휘도로 발광하게 된다.
즉, 발광표시장치의 제조특성상, 각 화소셀(PXL)에 위치한 구동 스위칭소자(Tr_D)간의 열화 특성이 서로 다르기 때문에, 상기 구동 스위칭소자(Tr_D)들에 동일한 크기의 화상전압을 공급하여도 각 화소셀(PXL)의 발광소자(OLED)는 서로 다른 휘도로 광을 출사하게 되어 화질이 저하된다.
따라서, 본 발명에서는 이러한 구동 스위칭소자(Tr_D)들의 서로 다른 열화 특성에 따른 휘도차를 방지하기 위해, 먼저 각 화소셀(PXL)의 발광소자(OLED)로부터 출사될 광의 기준 휘도를 정하기 위해 기준전압(Vref)을 설정하고, 보정전압(Vcr)을 이용하여 각 화소셀(PXL)의 발광소자(OLED)를 순차적으로 발광시키고, 각 발광소자(OLED)로부터의 광에 따라 변화되는 광 감지소자(LS)의 저항값에 근거하여 감지전압(Vdet)을 발생시키고, 상기 감지전압(Vdet)과 상기 기준전압(Vref)이 동일한 값을 갖도록 상기 보정전압(Vcr)을 보정함으로써 각 화소셀(PXL)이 상기 기준전압(Vref)에 따른 휘도로 발광될 수 있는 전압을 생성할 수 있다.
즉, 상기 각 화소셀(PXL)은 상기 구동 스위칭소자(Tr_D)의 열화 특성에 따라 동일한 기준전압(Vref)에도 불구하고 서로 다른 휘도의 광을 내보낼 수 있는데, 상기 보정전압(Vcr)을 이용하여 각 화소셀(PXL)의 구동 스위칭소자(Tr_D)의 열화 특성을 개별적으로 파악하고, 이 열화 특성에 따라 각 구동 스위칭소자(Tr_D)별로 서 로 다른 변조 보정전압(Vcomp)을 생성하고 이를 각 구동 스위칭소자(Tr_D)에 공급함으로써, 각 구동 스위칭소자(Tr_D)의 열화 특성이 다르더라도 모두 기준전압(Vref)에 따라 동일한 휘도로 발광되는 효과를 얻을 수 있다.
이와 같이 하여 제 1 화소셀(PXL)에 대한 변조 보정전압(Vcomp)을 구하였다. 이 변조 보정전압(Vcomp)은 상기 비교기(400)로부터 출력되어 데이터 드라이버(DD)에 공급된다.
이어서, 제 2 셀 구동기간(T2)에서의 제 2 화소셀의 동작을 설명하면 다음과 같다. 이에 대해서는 도 4 및 도 6을 참조하여 설명하기로 한다.
도 6에 도시된 바와 같이, 제 2 셀 구동기간(T2)에는 D제어신호(CSd), 제 2 B제어신호(CSb2), 제 3 A제어신호(CSa3), 제 1 게이트 신호(GS1)가 하이논리전압을 유지하고 있으며, 나머지 신호들은 모두 로우논리전압을 유지하고 있다.
제 2 B제어신호(CSb2)는 제 2 상단 멀티플렉서(mxa2)에 공급되어, 도 4에 도시된 바와 같이, 상기 제 2 상단 멀티플렉서(mxa2)의 제 2 입력단자(b)가 보정라인(311)에 접속되도록 한다. 이 제 2 상단 멀티플렉서(mxa2)의 제 2 입력단자(b)는 상기 제 2 상단 멀티플렉서(mxa2)의 출력단자에 접속된다.
D제어신호(CSd)는 제 2 하단 멀티플렉서(mxb2)에 공급되어, 도 4에 도시된 바와 같이, 상기 제 2 하단 멀티플렉서(mxb2)의 제 4 입력단자(d)가 상기 제 2 상단 멀티플렉서(mxa2)의 출력단자에 접속되도록 한다. 이 제 2 하단 멀티플렉서(mxb2)의 제 4 입력단자(d)는 상기 제 2 하단 멀티플렉서(mxb2)의 출력단자에 접속되며, 이 출력단자는 제 2 데이터 라인(DL2)에 접속된다.
이에 따라, 제 2 셀 구동기간(T2)에 상기 제 2 데이터 라인(DL2)은 상기 제 2 상단 멀티플렉서(mxa2) 및 제 2 하단 멀티플렉서(mxb2)를 통해 상기 보정라인(311)에 접속된다.
제 3 A제어신호(CSa3)는 제 3 상단 멀티플렉서(mxa3)에 공급되어, 도 4에 도시된 바와 같이, 상기 제 3 상단 멀티플렉서(mxa3)의 제 1 입력단자(a)가 감지라인(211)에 접속되도록 한다. 이 제 3 상단 멀티플렉서(mxa3)의 제 1 입력단자(a)는 상기 제 3 상단 멀티플렉서(mxa3)의 출력단자에 접속된다.
D제어신호(CSd)는 제 3 하단 멀티플렉서(mxb3)에 공급되어, 도 4에 도시된 바와 같이, 상기 제 3 하단 멀티플렉서(mxb3)의 제 4 입력단자(d)가 상기 제 3 상단 멀티플렉서(mxa3)의 출력단자에 접속되도록 한다. 이 제 3 하단 멀티플렉서(mxb3)의 제 4 입력단자(d)는 상기 제 3 하단 멀티플렉서(mxb3)의 출력단자에 접속되며, 이 출력단자는 제 3 데이터 라인(DL3)에 접속된다.
이에 따라, 제 2 셀 구동기간(T2)에 상기 제 3 데이터 라인(DL3)은 상기 제 3 상단 멀티플렉서(mxa3) 및 제 3 하단 멀티플렉서(mxb3)를 통해 상기 감지라인(211)에 접속된다.
또한, 이 제 2 셀 구동기간(T2)에 하이논리전압의 제 1 게이트 신호(GS1)가 제 1 게이트 라인(GL1)에 공급됨에 따라 상기 제 1 게이트 라인(GL1)에 게이트단자를 통해 접속된 전달 스위칭소자(Tr_S) 및 접속 스위칭소자(Tr_C)는 모두 턴-온된다. 이 전달 스위칭소자(Tr_S) 및 접속 스위칭소자(Tr_C)가 턴-온됨에 따라, 제 2 및 제 3 데이터 라인(DL2, DL3)이 제 2 화소셀에 접속된다.
이에 따라, 보정라인(311), 제 2 데이터 라인(DL2), 제 2 화소셀, 제 3 데이터 라인(DL3), 감지라인(211) 및 비교기(400)로 구성되는 전류패쓰가 형성된다.
여기서, 상기 보정라인(311)으로부터의 보정전압(Vcr)이 상기 제 2 데이터 라인(DL2) 및 상기 턴-온된 전달 스위칭소자(Tr_S)를 통해 구동 스위칭소자(Tr_D)의 게이트단자에 공급된다.
따라서, 이 제 2 셀 구동기간(T2)에는 제 2 화소셀(PXL)에 대한 변조 보정전압(Vcomp)이 생성되어 비교기(400)로부터 출력된다. 이 변조 보정전압(Vcomp)은 상기 데이터 드라이버(DD)에 공급된다.
이와 같은 방식으로 나머지 셀 구동기간마다 나머지 모든 화소셀(PXL)들에 대한 각 변조 보정전압(Vcomp)이 차례로 생성되어 상기 비교기(400)로부터 순차적으로 출력된다. 이 비교기(400)로부터 출력된 각 변조 보정전압(Vcomp)은 데이터 드라이버(DD)에 순차적으로 공급된다.
여기서, 상기 데이터 드라이버(DD)에 대하여 좀 더 구체적으로 설명하면 다음과 같다.
도 9는 본 발명의 실시예에 따른 데이터 드라이버(DD)의 상세 구성도이다.
상기 데이터 드라이버(DD)는, 도 9에 도시된 바와 같이, 아날로그-디지털 변환기(ATOD), 프레임 메모리(FM), 가산기(AD), 디지털-아날로그 변환기(DTOA) 및 라인 래치(LAT)를 포함한다.
상기 아날로그-디지털 변환기(ATOD)는 비교기(400)로부터 순차적으로 출력되는 각 화소셀(PXL)에 대한 변조 보정전압(Vcomp)을 디지털 신호로 변환한다. 이 디 지털 신호로 변환된 변조 보정전압(Vcomp)이 보상 데이터로서, 상기 아날로그-디지털 변환기(ATOD)는 상기 각 변조 보정전압(Vcomp)에 대응하는 보상 데이터를 차례로 출력한다. 각 보상 데이터는 i비트(i는 자연수)를 갖는다.
상기 프레임 메모리(FM)는 상기 아날로그-디지털 변환기(ATOD)로부터의 보상 데이터들을 순차적으로 저장하여 상기 보상기간동안 한 프레임에 해당하는 보상 데이터들을 저장한다.
상기 가산기(AD)는 프레임 메모리(FM)로부터의 각 보상 데이터와 외부로부터 순차적으로 공급되는 화상데이터(Data)를 가산하여 보정 화상데이터를 출력한다. 상기 각 보정 화상데이터는 i비트의 데이터이다.
상기 디지털-아날로그 변환기(DTOA)는 상기 가산기(AD)로부터의 보정 화상데이터를 아날로그 신호로 변환한다. 이 아날로그 신호로 변환된 보정 화상데이터가 보정 화상전압(Vp)으로서, 상기 디저털-아날로그 변환기(DTOA)는 상기 각 보정 화상데이터에 대응하는 각 보정 화상전압(Vp)을 차례로 출력한다.
상기 라인 래치(LAT)는 상기 디지털-아날로그 변환기(DTOA)로부터 순차적으로 공급되는 보정 화상전압들(Vp1 내지 Vpm)을 공급받고, 상기 표시기간에 한 수평라인분의 보정 화상전압들(Vp1 내지 Vpm)을 하나의 게이트 라인에 접속된 한 수평라인분의 화소셀(PXL)들에 동시에 공급한다. 즉, 상기 라인 래치(LAT)는 하나의 게이트 라인이 구동되는 매 수평기간마다 한 수평라인분에 해당하는 m개의 화소셀(PXL)에 m개의 보정 화상전압들(Vp1 내지 Vpm)을 동시에 공급한다. 예를 들어, 상기 라인 래치(LAT)는 상기 표시기간내의 제 1 수평기간에 제 1 내지 제 m 화소셀 에 동시에 제 1 내지 제 m 보정 화상전압(Vp1 내지 Vpm)을 동시에 공급한다. 이 표시기간에 상기 데이터 드라이버(DD)로부터 출력되는 보정 화상전압(Vp1 내지 Vpm)은, 도 6에 도시된 바와 같이, 정극성의 보정 화상전압이다.
한편, 상기 프레임 메모리(FM)가 상기 변조 보정전압(Vcomp)이 안정화된 상태에서 디지털로 변환된 보정 데이터를 래치(latch)할 수 있도록, 상기 프레임 메모리(FM)에는 샘플링 클럭신호(SCLK)가 공급된다.
상기 프레임 메모리(FM)는 상기 샘플링 클럭신호(SCLK)를 이용하여, 도 8에 도시된 바와 같이, 안정화된 전압이 발생되는 기간에 디지털로 변환된 보정 데이터를 샘플링 및 래치하여 저장한다.
상기 보정기간은 발광표시장치에 전원이 입력되어 상기 발광표시장치가 켜진 시점부터 상기 발광표시장치의 화면에 영상이 표시되기 이전까지 기간이 될 수 있으며, 또는 상기 발광표시장치에 전원은 그대로 유지된 상태에서 화면만 끈 시점부터 상기 화면이 다시 표시되는 시점의 바로 전까지의 기간일 수 있다. 이러한 기간은 수 내지 수십 프레임 기간이 될 수 있다.
한편, 비표시기간에 상기 데이터 드라이버(DD)는 부극성의 보정 화상전압을 출력하여 각 화소셀(PXL)에 구비된 구동 스위칭소자(Tr_D)의 게이트단자에 공급한다. 이에 따라, 상기 표시기간동안 인가되었던 정극성의 보정 화상전압에 의해 정극성 방향으로 쉬프트 되었던 각 구동 스위칭소자(Tr_D)의 문턱전압이 부극성 방향으로 쉬프트 되어, 상기 구동 스위칭소자(Tr_D)의 문턱전압이 어느 한 방향으로 증가 또는 감소하는 것을 방지할 수 있다.
이와 같이 본 발명에서는 각 화소셀(PXL)이 기준전압(Vref)에 따른 정상적인 휘도를 발생하기 위해서 실제 얼마의 크기를 갖는 변조 보정전압(Vcomp)이 필요로 하는지를 산출하고, 이 산출된 변조 보정전압(Vcomp)을 각 화상 전압에 더해줌으로써 각 화소셀(PXL)간의 휘도편차를 상당히 줄일 수 있다.
제 2 실시예
도 10은 본 발명의 제 2 실시예에 따른 발광표시장치를 나타낸 도면이고, 도 11은 도 10의 기수 게이트 라인들(GLo1 내지 GLon) 및 우수 게이트 라인들(GLe1 내지 GLen)에 공급되는 게이트 신호의 출력 타이밍도를 나타낸 도면이다.
본 발명의 제 2 실시예에 따른 발광표시장치는, 도 10에 도시된 바와 같이, 다수의 기수 게이트 라인들(GLo1 내지 GLon)과 다수의 우수 게이트 라인들(GLe1 내지 GLen)을 갖는다.
기수 게이트 라인은 한 수평라인을 따라 배열된 화소셀(PXL)들 중 기수번째 화소셀(PXL)에 접속되며, 우수 게이트 라인은 한 수평라인을 따라 배열된 화소셀(PXL)들 중 우수번째 화소셀(PXL)에 접속된다.
이를 위해, 한 수평라인분의 화소셀(PXL)들 중 기수번째 화소셀(PXL)들에 구비된 전달 스위칭소자(Tr_S) 및 접속 스위칭소자(Tr_C)의 각 게이트단자는 기수 게이트 라인에 접속되며, 우수번째 화소셀(PXL)들에 구비된 전달 스위칭소자(Tr_S) 및 접속 스위칭소자(Tr_C)의 각 게이트단자는 우수 게이트 라인에 접속된다.
한 수평라인을 따라 배열된 화소셀(PXL)들은 두 기간동안 나누어 구동된다. 즉, 제 1 실시예에 따른 발광표시장치에서는 한 수평라인분의 화소셀(PXL)들이 한 수평기간동안 동시에 구동되는 반면, 제 2 실시예에 따른 발광표시장치에는 한 수평라인부의 화소셀(PXL)들 중 기수번째 화소셀(PXL)들이 전반 1/2 수평기간동안 동시에 구동되고, 이후 우수번째 화소셀(PXL)들이 후반 1/2 수평기간동안 동시에 구동된다.
이러한 구동을 위해, 도 10에 도시된 바와 같이, 제 1 기수 게이트 라인(GLo1)에 공급되는 제 1 기수 게이트 신호(GSo1)는 표시기간내의 제 1 반수평기간, 제 2n+1 반수평기간, 제 4n+1 반수평기간, ..., 제 qn+1 반수평기간마다 하이논리전압으로 유지되며; 제 1 우수 게이트 라인(GLe1)에 공급되는 제 1 우수 게이트 신호(GSe1)는 표시기간내의 제 2 반수평기간, 제 2n+2 반수평기간, 제 4n+2 반수평기간, ..., 제 qn+2 반수평기간마다 하이논리전압으로 유지되며; 제 2 기수 게이트 라인(G2o2)에 공급되는 제 2 기수 게이트 신호(GSo2)는 표시기간내의 제 3 반수평기간, 제 2n+3 반수평기간, 제 4n+3 반수평기간, ..., 제 qn+3 반수평기간마다 하이논리전압으로 유지되며; 제 2 우수 게이트 라인(GLe2)에 공급되는 제 2 우수 게이트 신호(GSe2)는 표시기간내의 제 4 반수평기간, 제 2n+4 반수평기간, 제 4n+4 반수평기간, ..., 제 qn+4 반수평기간마다 하이논리전압으로 유지되며; ...; 제 n 기수 게이트 라인(GLon)에 공급되는 제 n 기수 게이트 신호(GSon)는 상기 표시기간내의 제 2n-1 반수평기간, 제 4n-1 반수평기간, 제 6n-1 반수평기간, ..., 제 qn+n-1 반수평기간마다 하이논리전압으로 유지되며; 제 n 우수 게이트 라인(GLen)에 공급되는 제 n 우수 게이트 신호(GSen)는 상기 표시기간내의 제 2n 반수평기간, 제 4n 반수평기간, 제 6n 반수평기간, ..., 제 qn+n 반수평기간마다 하이논리전압으로 유지된다.
그리고, 상기 보정기간내에서의 제 1 내지 제 n 기수 게이트 신호(GSo1 내지 GSon) 및 제 1 내지 제 n 우수 게이트 신호(GSe1 내지 GSen)는 본 발명의 제 1 실시예에서 상술된 보정기간내에서의 제 1 내지 제 n 게이트 신호(GS1 내지 GSn)와 동일하다.
이와 같이 한 수평라인분의 화소셀(PXL)들이 기수번째 화소셀(PXL)과 우수번째 화소셀(PXL)로 나누어 구동됨에 따라, 표시기간에서의 데이터 드라이버(DD)는 한 수평라인분의 보정 화상전압(Vp1 내지 Vpm)을 한 번에 출력하지 않고, 전반 1/2 수평기간에 기수번째 화소셀(PXL)들에 해당하는 보정 화상전압들(Vp1, Vp3, Vp5, ..., Vpm-1)을 동시에 출력하고, 이후 후반 1/2 수평기간에 우수번째 화소셀(PXL)들에 해당하는 보정 화상전압들(Vp2, Vp4, Vp6, ..., Vpm)을 동시에 출력한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 게이트 바이어스에 따른 문턱전압의 이동정도를 나타낸 도면
도 2는 본 발명의 제 1 실시예에 따른 발광표시장치를 나타낸 도면
도 3은 도 2의 상단 멀티플렉서 및 하단 멀티플렉서에 대한 상세 구성도
도 4는 상단 및 하단 멀티플렉서들과 한 수평라인분의 화소셀들간의 접속관계를 나타낸 도면
도 5는 도 4의 상단 멀티플렉서들의 동작 순서를 설명하기 위한 동작순서표
도 6은 표시기간, 비표시기간 및 보정기간에서의 제어신호들, 게이트 신호들 및 데이터의 출력 타이밍도를 나타낸 도면
도 7은 셀 구동기간 및 표시기간에 하나의 화소셀을 구동하는 방법을 설명하기 위한 도면
도 8은 비교기의 출력상태를 나타낸 도면
도 9는 본 발명의 실시예에 따른 데이터 드라이버의 상세 구성도
도 10은 본 발명의 제 2 실시예에 따른 발광표시장치를 나타낸 도면
도 11은 도 10의 기수 게이트 라인들 및 우수 게이트 라인들에 공급되는 게이트 신호의 출력 타이밍도를 나타낸 도면
*도면의 주요부에 대한 설명:
OLED: 발광소자 PXL: 화소셀
PD: 화소 구동부 Tr_S: 전달 스위칭소자
Tr_D: 구동 스위칭소자 Tr_C: 접속 스위칭소자
LS: 광 감지소자 Cst: 스토리지 커패시터
VDD: 고전위 전압 VSS: 저전위 전압
VCC: 입력전압 OC: 출력 제어부
CM: 보정값 생성부 DD: 데이터 드라이버
GD: 게이트 드라이버 211: 감지라인
311: 보정라인 DL: 데이터 라인
GL: 게이트 라인 400: 비교기
MX: 멀티플렉서 mxa: 상단 멀티플렉서
mxb: 하단 멀티플렉서 Vref: 기준전압
Rd: 분배저항 111: 표시패널

Claims (15)

  1. 발광소자 및 상기 발광소자로부터의 광량에 따라 저항값이 변화하는 광 감지소자를 포함하는 화소셀이 다수 형성된 표시패널;
    보정기간동안 보정전압을 이용하여 각 화소셀의 발광소자를 순차적으로 발광시키고, 각 발광소자로부터의 광에 따라 변화되는 광 감지소자의 저항값에 근거하여 감지전압을 발생시키고, 상기 감지전압과 각 발광소자를 동일한 기준 휘도로 발광시키기 위한 기준전압이 동일한 값을 갖도록 상기 보정전압을 보정하여 각 화소셀에 대한 변조 보정전압을 생성하는 보정값 생성부; 및,
    표시기간에 상기 보정값 생성부로부터의 변조 보정전압을 이용하여 실제 화상에 대한 화상정보를 갖는 화상전압을 변조하여 각 화소셀에 대한 보정 화상전압을 생성하고, 이 보정 화상전압을 이용하여 상기 화소셀의 발광소자를 발광시키는 데이터 드라이버를 포함하고,
    상기 데이터 드라이버는 비표시기간에 상기 화소셀들에 부극성의 화상전압을 공급하는 것을 특징으로 하는 발광표시장치.
  2. 제 1 항에 있어서,
    상기 보정기간에 상기 보정값 생성부로부터의 보정전압이 상기 화소셀들에 공급되도록 제어하고, 상기 표시기간에 상기 데이터 드라이버로부터의 보정 화상전압이 상기 화소셀들에 공급되도록 제어하는 출력 제어부를 더 포함함을 특징으로 하는 발광표시장치.
  3. 제 2 항에 있어서,
    상기 보정값 생성부는,
    상기 감지전압이 발생되는 감지라인의 일측에 접속된 분배저항과; 상기 분배저항을 통해 상기 감지라인에 입력전압을 공급하는 입력전원부와; 상기 기준전압과 상기 감지라인으로부터의 상기 감지전압을 비교하여 상기 기준전압과 상기 감지전압이 서로 다를 경우, 상기 기준전압과 상기 감지전압이 같아질 때 까지 보상라인의 보정전압의 크기를 변화시킴으로써 상기 보정전압을 상기 변조 보정전압으로 변조시키는 비교부를 포함하며; 그리고,
    상기 출력 제어부는,
    외부로부터의 제어신호들에 따라, 상기 보정값 생성부로부터의 출력 및 상기 데이터 드라이버로부터의 출력 중 어느 하나를 선택하여 출력하는 다수의 멀티플렉서를 포함하며;
    각 멀티플렉서는,
    상기 제어신호들에 따라 상기 감지라인으로부터의 출력 및 상기 보상라인으로부터의 출력 중 어느 하나를 선택하여 출력하는 상단 멀티플렉서와, 상기 제어신호들에 따라, 상기 데이터 드라이버로부터의 출력 및 상기 제 1 멀티플렉서의 출력 중 어느 하나를 선택하여 출력하는 하단 멀티플렉서를 포함하며; 상기 상단 멀티플렉서들 중 가장 좌측에 위치한 상단 멀티플렉서는 제어신호에 따라 보정라인으로부터의 출력을 선택하며; 상기 상단 멀티플렉서들 중 가장 우측에 위치한 상단 멀티플렉서는 제어신호에 따라 감지라인으로부터의 출력을 선택하며; 상기 하단 멀티플렉서들 중 가장 우측에 위치한 하단 멀티플렉서는 제어신호에 따라 상기 가장 우측에 위치한 상단 멀티플렉서로부터의 출력을 내보내는 것을 특징으로 하는 발광표시장치.
  4. 제 3 항에 있어서,
    상기 보정기간은 다수의 셀 구동기간들을 포함하며;
    제 k 셀 구동기간(k는 자연수)에 제 k 및 제 k+1 상단 멀티플렉서가 동시에 구동되며, 이 구동된 제 k 멀티플렉서와 제 k+1 멀티플렉서는 서로 다른 출력을 선택하여 내보내며;
    제 k 셀 구동기간에 구동된 상기 제 k+1 멀티플렉서로부터 선택된 출력과 제 k+1 셀 구동기간에 구동된 상기 제 k+1 멀티플렉서로부터 선택된 출력이 서로 다르며;
    상기 전체 셀 구동기간들을 포함하는 보정기간동안 하단 멀티플렉서들이 모두 구동된 상태로 유지되며, 이 구동된 하단 멀티플렉서들은 자신에게 접속된 상단 멀티플렉서로부터의 출력을 선택하여 내보내며;
    표시기간동안 상기 상단 멀티플렉서들은 출력을 발생하지 않도록 동작을 멈추며; 그리고,
    상기 표시기간동안 하단 멀티플렉서들이 모두 구동된 상태로 유지되며, 이 구동된 하단 멀티플렉서들은 데이터 드라이버로부터의 각 출력을 선택하여 출력함을 특징으로 하는 발광표시장치.
  5. 제 4 항에 있어서,
    상기 표시패널은, 상기 각 하단 멀티플렉서의 출력단에 하나씩 접속된 데이터 라인을 더 포함하며; 그리고,
    각 화소셀은 서로 인접한 두 개의 데이터 라인에 접속된 것을 특징으로 하는 발광표시장치.
  6. 제 5 항에 있어서,
    각 화소셀은, 게이트 라인으로부터의 게이트 신호에 따라 화소셀의 일측에 위치한 데이터 라인으로부터의 출력을 스위칭하여 이 스위칭된 출력에 대응되는 구동전류를 발생시키고, 이를 발광소자에 공급하여 상기 발광소자를 발광시키는 화소 구동부; 및, 상기 게이트 라인으로부터의 게이트 신호에 따라 화소셀의 타측에 위치한 데이터 라인으로부터의 출력을 스위칭하여 상기 화소 구동부에 공급하는 접속 스위칭소자를 포함하며; 그리고,
    상기 접속 스위칭소자와 상기 화소셀의 타측에 위치한 데이터 라인은 상기 광감지 소자를 통해 서로 접속됨을 특징으로 하는 발광표시장치.
  7. 제 6 항에 있어서,
    상기 화소 구동부는,
    상기 화소셀의 일측에 위치한 데이터 라인으로부터의 출력을 스위칭하는 전 달 스위칭소자; 상기 전달 스위칭소자로부터의 출력에 따라 상기 발광소자에 공급되는 구동전류의 크기를 제어하는 구동 스위칭소자; 및, 상기 구동 스위칭소자의 게이트단자과 소스단자간에 접속된 스토리지 커패시터를 포함하며;
    상기 구동 스위칭소자의 소스단자가 상기 스위칭소자의 드레인단자에 접속되며; 그리고,
    상기 구동 스위칭소자의 소스단자에 저전위 전압이 공급되고, 상기 발광소자의 애노드에 고전위 전압이 공급되며, 상기 발광소자의 캐소드가 상기 구동 스위칭소자의 드레인단자에 접속됨을 특징으로 하는 발광표시장치.
  8. 제 6 항에 있어서,
    상기 게이트 신호는 상기 보정기간 및 표시기간에 액티브 상태를 갖는 것을 특징으로 하는 발광표시장치.
  9. 제 8 항에 있어서,
    상기 게이트 신호는 보정기간의 각 셀 구동기간마다 액티브 상태로 유지됨과 아울러, 상기 표시기간의 한 수평라인기간마다 액티브 상태로 유지되는 것을 특징으로 하는 발광표시장치.
  10. 제 8 항에 있어서,
    상기 게이트 신호는 상기 표시기간동안 한 수평라인분들의 화소셀들 중 기수 번째 화소셀들을 동작시키기 위한 기수 게이트 신호와, 상기 한 수평라인분들의 화소셀들 중 우수번째 화소셀들을 동작시키기 위한 우수 게이트 신호를 포함함을 특징으로 하는 발광표시장치.
  11. 제 1 항에 있어서,
    상기 보정기간은 발광표시장치에 전원이 입력되어 상기 발광표시장치가 켜진 시점부터 상기 발광표시장치의 화면에 영상이 표시되기 이전까지 기간, 또는 상기 발광표시장치에 전원은 그대로 유지된 상태에서 화면만 끈 시점부터 상기 화면이 다시 표시되는 시점의 바로 전까지의 기간인 것을 특징으로 하는 발광표시장치.
  12. 제 11 항에 있어서,
    상기 비표시기간은 표시패널에 화상을 표시하기 위한 데이터를 제공해주는 시스템은 켜져 있는 상태이며, 상기 표시패널의 화면만 꺼진 상태동안의 기간인 것을 특징으로 하는 발광표시장치.
  13. 제 1 항에 있어서,
    상기 데이터 드라이버는,
    상기 각 화소셀에 대한 변조 보정전압을 디지털 신호로 변환하여 보상 데이 터를 출력하는 아날로그-디지털 변환기;
    상기 아날로그-디지털 변환기로부터의 보상 데이터들을 순차적으로 저장하여 상기 보상기간동안 한 프레임에 해당하는 보상 데이터들을 저장하는 프레임 메모리;
    상기 프레임 메모리로부터의 보상 데이터와 외부로부터 순차적으로 공급되는 실제 화상을 표시하기 위한 화상데이터를 가산하여 보정 화상데이터를 출력하는 가산기;
    상기 가산기로부터의 보정 화상데이터를 아날로그 신호로 변환하여 보정 화상전압을 생성하는 디지털-아날로그 변환기; 및,
    상기 디지털-아날로그 변환기로부터 순차적으로 공급되는 보정 화상전압을 공급받고, 상기 표시기간동안 각 보정 화상전압을 각 화소셀에 공급하는 라인 래치부를 포함함을 특징으로 하는 발광표시장치.
  14. 제 13 항에 있어서,
    상기 프레임 메모리가 상기 변조 보정전압이 안정화된 상태에서 디지털로 변환된 보정 데이터를 래치할 수 있도록, 상기 프레임 메모리에 샘플링 클럭신호를 공급하는 샘플링 클럭발생부를 더 포함함을 특징으로 하는 발광표시장치.
  15. 발광소자를 포함하는 화소셀이 다수 형성된 표시패널을 포함하는 발광표시장치의 구동방법에 있어서,
    상기 각 화소셀에 상기 발광소자로부터의 광량에 따라 저항값이 변화하는 광 감지소자를 형성하는 단계;
    보정기간동안 보정전압을 이용하여 각 화소셀의 발광소자를 순차적으로 발광시키고, 각 발광소자로부터의 광에 따라 변화되는 광 감지소자의 저항값에 근거하여 감지전압을 발생시키고, 상기 감지전압과 각 발광소자를 동일한 기준 휘도로 발광시키기 위한 기준전압이 동일한 값을 갖도록 상기 보정전압을 보정하여 각 화소셀에 대한 변조 보정전압을 생성하는 단계; 및,
    표시기간에 상기 변조 보정전압을 이용하여 실제 화상에 대한 화상정보를 갖는 화상전압을 변조하여 각 화소셀에 대한 보정 화상전압을 생성하고, 이 보정 화상전압을 이용하여 상기 화소셀의 발광소자를 발광시키는 단계;를 포함하며,
    비표시기간에 상기 화소셀들에 부극성의 화상전압이 공급되는 단계;를 더 포함하는 것을 특징으로 하는 발광표시장치의 구동방법.
KR1020070141418A 2007-12-31 2007-12-31 발광표시장치 및 이의 구동방법 KR101419238B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070141418A KR101419238B1 (ko) 2007-12-31 2007-12-31 발광표시장치 및 이의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070141418A KR101419238B1 (ko) 2007-12-31 2007-12-31 발광표시장치 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20090073464A KR20090073464A (ko) 2009-07-03
KR101419238B1 true KR101419238B1 (ko) 2014-07-15

Family

ID=41330611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070141418A KR101419238B1 (ko) 2007-12-31 2007-12-31 발광표시장치 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR101419238B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101065405B1 (ko) 2010-04-14 2011-09-16 삼성모바일디스플레이주식회사 표시장치 및 그 구동 방법
KR101350592B1 (ko) * 2011-12-12 2014-01-16 엘지디스플레이 주식회사 유기발광 표시장치
KR101362002B1 (ko) * 2011-12-12 2014-02-11 엘지디스플레이 주식회사 유기발광 표시장치
KR102148479B1 (ko) * 2013-12-30 2020-08-26 엘지디스플레이 주식회사 액정표시장치
KR102396462B1 (ko) * 2015-11-17 2022-05-11 엘지디스플레이 주식회사 프로그래머블 주문형 반도체 회로와 그를 포함한 유기발광 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002278504A (ja) 2001-03-19 2002-09-27 Mitsubishi Electric Corp 自発光型表示装置
JP2006030317A (ja) 2004-07-12 2006-02-02 Sanyo Electric Co Ltd 有機ｅｌ表示装置
KR20060012737A (ko) * 2004-08-04 2006-02-09 삼성에스디아이 주식회사 발광표시 장치
KR20060080124A (ko) * 2003-06-18 2006-07-07 뉴라이트 코포레이션 픽셀 발광을 제어하는 방법 및 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002278504A (ja) 2001-03-19 2002-09-27 Mitsubishi Electric Corp 自発光型表示装置
KR20060080124A (ko) * 2003-06-18 2006-07-07 뉴라이트 코포레이션 픽셀 발광을 제어하는 방법 및 장치
JP2006030317A (ja) 2004-07-12 2006-02-02 Sanyo Electric Co Ltd 有機ｅｌ表示装置
KR20060012737A (ko) * 2004-08-04 2006-02-09 삼성에스디아이 주식회사 발광표시 장치

Also Published As

Publication number Publication date
KR20090073464A (ko) 2009-07-03

Similar Documents

Publication Publication Date Title
US8665186B2 (en) Image display device and method of driving the same
JP4191931B2 (ja) 表示装置
KR102101182B1 (ko) 유기 발광 표시 장치
US7609234B2 (en) Pixel circuit and driving method for active matrix organic light-emitting diodes, and display using the same
EP1750247A2 (en) Data driving circuits and organic light emitting diode display using the same
KR101274710B1 (ko) 유기발광다이오드 표시장치
EP1758086A2 (en) Data driving circuit and driving method of organic light emitting display using the same
JP5680218B2 (ja) 表示装置およびその駆動方法
US10672337B2 (en) Display device including pixel circuits including display elements driven by electric current
KR101322322B1 (ko) 발광장치 및 그 구동제어방법 그리고 전자기기
KR20150077710A (ko) 유기 발광 표시 장치 및 그의 구동 방법
JP2006525539A (ja) 閾値電圧のドリフト補償を有するアクティブマトリクスｏｌｅｄ表示装置
WO2005116968A1 (en) Oled display with ping pong current driving circuit and simultaneous scanning of lines
JP2012513040A (ja) 経年変化が補償されるデジタル駆動エレクトロルミネッセントディスプレイ
CN102197420A (zh) 具有效率变化补偿的电致发光显示器
US20070120868A1 (en) Method and apparatus for displaying an image
US11574598B2 (en) Gate driver circuit and display device including the same
KR20120017084A (ko) 표시 장치 및 표시 장치의 구동 방법
CN113554976A (zh) 像素、显示面板及显示装置
KR100842488B1 (ko) 디스플레이 구동장치, 디스플레이 장치 및 그 구동제어방법
KR102519364B1 (ko) 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR101419238B1 (ko) 발광표시장치 및 이의 구동방법
KR102118926B1 (ko) 유기 발광 표시 장치
KR20150077706A (ko) 유기 발광 표시 장치
JP2011017967A (ja) 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 6