CN113554976A - 像素、显示面板及显示装置 - Google Patents

Abstract

提供了一种像素、显示面板及显示装置。所述显示面板包括：子像素，均包括发光元件和包含第一晶体管和第二晶体管的像素电路；时序控制单元，基于第一晶体管的第一特性信息生成偏置数据，并且基于第二晶体管的第二特性信息生成校正数据；以及数据感测驱动单元，被配置为接收偏置数据和校正数据，并且向像素电路输出偏置电压和灰度电压。像素电路包括：第一晶体管，向发光元件输出驱动电流；第一驱动电路，基于偏置电压来控制驱动电流的大小；以及第二驱动电路，包括第二晶体管，并且被配置为基于灰度电压来控制驱动电流的脉冲宽度。

Description

像素、显示面板及显示装置

技术领域

本公开总体上涉及显示器，更具体地，涉及一种像素电路及具有时分像素感测和补偿的显示面板。

背景技术

当发光二极管(LED)(具体地，可以使用无机材料作为发光材料并且具有微米级大小的微型LED)的发射波长可以根据电流的量改变时，可能难以应用如对于有机LED那样基于电流的量来呈现灰度的驱动方法。

发明内容

根据本公开的示例性实施例，无机或微米级发光二极管可以用作其中像素电路可以使用时分感测和驱动方法来操作的显示面板中的发光元件。

实施例提供了一种用于驱动发光二极管的像素电路。实施例提供了一种包括发光二极管的显示面板。

另外的实施例可以在下面的描述中部分地阐述，并且部分地可以通过描述而明显，或者可以通过所呈现的实施例的实践来获知。

根据示例性实施例的显示面板包括时序控制单元、数据感测驱动单元和多个子像素。所述多个子像素中的每个包括发光元件以及被配置为向发光元件输出驱动电流的像素电路。像素电路包括第一晶体管和第二晶体管。时序控制单元被配置为基于第一晶体管的第一特性信息生成偏置数据，并且基于第二晶体管的第二特性信息生成校正数据。数据感测驱动单元被配置为接收偏置数据和校正数据，并且向像素电路输出对应于偏置数据的偏置电压和对应于校正数据的灰度电压。

像素电路可以包括：第一晶体管，被配置为向发光元件输出驱动电流，其中，第一晶体管连接到发光元件；第一驱动电路，被配置为基于偏置电压来控制驱动电流的大小；以及第二驱动电路，被配置为基于灰度电压来控制驱动电流的脉冲宽度，其中，第二驱动电路包括第二晶体管。

根据示例性实施例的像素包括连接到发光元件的像素电路。像素电路包括：第一晶体管，连接在第一电力线与发光元件之间，第一驱动电压施加到第一电力线；第四晶体管，包括栅极、第一连接端和第二连接端，栅极连接到传输扫描信号的扫描线，第一连接端连接到被施加有偏置电压的第一数据线，并且第二连接端连接到第一晶体管的栅极；第五晶体管，包括栅极、第一连接端和第二连接端，栅极连接到扫描线，第一连接端连接到被施加有第一控制电压的第一感测线，第二连接端连接到第一晶体管的源极；第一电容器，连接在第一晶体管的栅极与源极之间；第二晶体管，包括栅极、漏极和源极，漏极连接到第一晶体管的栅极，并且源极连接到被施加有第二控制电压的第二感测线；第三晶体管，包括栅极、第一连接端和第二连接端，栅极连接到扫描线，第一连接端连接到被施加有灰度电压的第二数据线，并且第二连接端连接到第二晶体管的栅极；以及第二电容器，包括第一电极和第二电极，第一电极连接到被施加有在预设时段期间单调变化的清除电压的电压线，并且第二电极连接到第二晶体管的栅极。

根据示例性实施例的显示面板包括：发光元件；第一晶体管，连接在第一电力线与发光元件之间，第一电力线被施加有第一驱动电压；第四晶体管，包括栅极、第一连接端和第二连接端，栅极连接到传输扫描信号的扫描线，第一连接端连接到被施加有偏置电压的第一数据线，并且第二连接端连接到第一晶体管的栅极；第五晶体管，包括栅极、第一连接端和第二连接端，栅极连接到扫描线，第一连接端连接到被施加有第一控制电压的第一感测线，第二连接端连接到第一晶体管的源极；第一电容器，连接在第一晶体管的栅极与源极之间；第二晶体管，包括栅极、漏极和源极，漏极连接到第一晶体管的栅极，并且源极连接到被施加有第二控制电压的第二感测线；第三晶体管，包括栅极、第一连接端和第二连接端，栅极连接到扫描线，第一连接端连接到被施加有灰度电压的第二数据线，并且第二连接端连接到第二晶体管的栅极；以及第二电容器，包括第一电极和第二电极，第一电极连接到被施加有在预设时段期间单调变化的清除电压的电压线，并且第二电极连接到第二晶体管的栅极。

根据示例性实施例的显示装置包括：多个像素，均包括第一晶体管、连接到第一晶体管的栅极端子的第二晶体管以及连接到第一晶体管的输出端子的无机或微米级发光元件；时分控制器，基于第一晶体管的第一特性信息生成偏置数据，并且基于第二晶体管的第二特性信息生成校正数据；以及感测驱动器，接收偏置数据和校正数据，并且向所述多个像素中的至少一个提供对应于偏置数据的偏置电压和对应于校正数据的校正电压。

显示装置可以包括：第一驱动电路，连接到第一晶体管的输出端子，并且基于偏置电压来控制供应到发光元件的驱动电流的大小；以及第二驱动电路，包括第二晶体管，并且基于校正电压来控制驱动电流的脉冲宽度。

第二驱动电路可以包括均连接到第二晶体管的栅极端子的第三晶体管和校正电容器，其中，校正电压响应于校正电容器，其中，第三晶体管包括栅极端子、第一连接端和第二连接端，栅极端子连接到扫描线，第一连接端连接到被施加有校正电压的第二数据线，第二连接端连接到第二晶体管的栅极端子，其中，校正电容器包括第一电极和第二电极，第一电极连接到被施加有在预设时段期间单调变化的清除电压的电压线，第二电极连接到第二晶体管的栅极端子；并且第一驱动电路可以包括连接到第一晶体管的栅极端子的第四晶体管、连接到第一晶体管的输出端子的第五晶体管以及连接在第一晶体管的栅极端子和输出端子之间的偏置电容器，其中，偏置电压响应于偏置电容器，第一晶体管的栅极端子通过第四晶体管连接到被施加有偏置电压的第一数据线。

通过本公开的附图、权利要求和/或详细描述，除了上述实施例之外的其他实施例可以变得明显。

附图说明

通过下面结合附图进行的描述，本公开的以上和其他实施例将更加明显，在附图中：

图1是根据实施例的显示面板的示意性框图；

图2是根据实施例的时序控制单元的框图；

图3是根据实施例的像素的电路图；

图4是在显示模式下用于驱动图3的像素的帧时间周期期间的时序图；

图5是根据实施例的像素和连接到像素的数据感测电路的电路图；以及

图6是在感测模式下用于驱动图5的像素和数据感测电路的时序图。

具体实施方式

现在将详细参照实施例，在附图中示出了实施例的示例，其中，同样的附图标记可以始终指代同样的元件。在这方面，本实施例可以具有不同的形式并且不应被解释为限于在此阐述的描述。因此，下面参照图来描述实施例，以通过示例的方式来解释本说明书的方面，而不限于此。如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。在整个公开中，表述“a、b和c中的至少一个(种/者)”可以表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c中的全部或它们的变型。

由于本公开允许各种改变和许多实施例，因此将在附图中示出并且在书面描述中详细描述具体实施例。通过下面参照附图描述的示例性实施例，特征、效果以及实现特征和效果的方法将变得明显。然而，本公开不限于下面描述的示例性实施例，并且可以以各种形式实现。

在下文中，将参照附图更详细地描述本公开的实施例。为了清楚地描述本公开，已经省略了与描述无关的部分，并且在参照附图的描述中，相同或同样的组件可以被赋予相同或同样的附图标记，可以省略其冗余描述。

虽然可以使用如“第一”、“第二”等这样的术语来描述各种元件，但是这样的元件一定不限于以上术语。以上术语仅用于将一个元件与另一个元件区分开。在下面的实施例中，除非在上下文中具有明显不同的含义，否则使用单数的表述包含复数的表述。当部分被称为“连接”到另一部分时，所述部分可以直接连接到所述另一部分、间接连接到所述另一部分，所述部分也可以“电连接”到所述另一部分并且元件在它们之间。当部分被称为包括元件时，除非另外描述，否则还可以包括除了所述元件的另一元件，而不是排除其他元件的存在。

图1示出了根据实施例的显示面板100。图2示出了根据实施例的图1的时序控制单元140的部分。

参照图1，显示面板100可以包括显示单元110、栅极清除驱动单元120、数据感测驱动单元130(或称为感测驱动器)、时序控制单元140(或称为时分控制器)和电压生成单元150。

显示单元110包括像素PX。尽管为了易于理解，在图1中示出了仅一个像素PX，但是可以在显示单元110中布置多个像素PX。像素PX可以以矩阵形式布置，矩阵形式包括例如沿第一方向(即，行方向)延伸的多个像素行和沿第二方向(即，列方向)延伸的多个像素列。

两个或更多个像素PX可以构成单位像素。图1中所示的像素PX可以与构成单位像素的一部分的子像素对应。

显示单元110的像素PX可以被配置为每帧时间周期接收更新的偏置电压DATA_bias和更新的灰度电压DATA_grey，并且通过具有与偏置电压DATA_bias对应的大小和与灰度电压DATA_grey对应的脉冲宽度的驱动电流来发光，从而显示与帧的图像数据DATA1对应的图像。

每个像素PX可以连接到沿例如行方向延伸的扫描线SL[N]和电压线VL，并且可以连接到沿例如列方向延伸的第一数据线DL1和第二数据线DL2以及第一感测线SSL1和第二感测线SSL2。每个像素PX可以连接到第一电力线PL1和第二电力线PL2。

当显示单元110包括以矩阵形式布置的像素PX时，显示单元110可以包括：包括扫描线SL[N]的多条扫描线、包括电压线VL的多条电压线、包括第一数据线DL1的多条第一数据线、包括第二数据线DL2的多条第二数据线、包括第一感测线SSL1的多条第一感测线、包括第二感测线SSL2的多条第二感测线以及包括第一电力线PL1的多条第一电力线。显示单元110还可以包括包含第二电力线PL2的多条第二电力线PL2。

扫描线SL[N]和电压线VL可以沿例如行方向延伸，并且可以连接到栅极清除驱动单元120。第一数据线DL1、第二数据线DL2、第一感测线SSL1和第二感测线SSL2可以沿例如列方向延伸，并且可以连接到数据感测驱动单元130。第一电力线PL1和第二电力线PL2可以连接到电压生成单元150。

在下文中，可以更详细地描述扫描线SL[N]、电压线VL、第一数据线DL1和第二数据线DL2、第一感测线SSL1和第二感测线SSL2以及第一电力线PL1和第二电力线PL2，这些线中的全部连接到像素PX。

每个像素PX包括发光元件和向发光元件输出驱动电流的像素电路。发光元件可以是使用无机材料制造的无机发光二极管(LED)。发光元件可以是具有例如100微米(μm)的量级或更小量级的尺寸大小的微型LED。发光元件可以是发射特定颜色的光的LED，诸如红色LED、绿色LED和蓝色LED。

像素电路包括多个晶体管以及第一电容器和第二电容器，多个晶体管包括第一晶体管和第二晶体管。像素电路可以响应于扫描信号存储偏置电压DATA_bias和灰度电压DATA_grey，并且可以向发光元件输出驱动电流，驱动电流具有基于偏置电压DATA_bias确定的大小和基于灰度电压DATA_grey确定的脉冲宽度。发光元件在预期的发射持续时间期间通过具有受控的大小和受控的脉冲宽度的驱动电流来发射具有预期波长和亮度的光，使得可以精确地呈现灰度。

像素电路包括第一晶体管、第一驱动电路以及包含第二晶体管的第二驱动电路。第一晶体管连接到发光元件并且向发光元件输出驱动电流。驱动电流的大小根据施加在第一晶体管的栅极与源极之间的电压的大小来确定。

第一驱动电路被配置为基于偏置电压DATA_bias来控制驱动电流的大小。第一驱动电路可以基于第一晶体管的栅极与源极之间的偏置电压DATA_bias来施加用于使驱动电流的大小保持基本恒定的电压。

第二驱动电路包括被配置为基于灰度电压DATA_grey来控制驱动电流的脉冲宽度的第二晶体管。第二驱动电路可以接收灰度电压DATA_grey和在预设时段期间单调地(诸如但不限于基本线性地)改变的清除电压Sweep，并且可以基于灰度电压DATA_grey和清除电压Sweep来控制发光元件的发射持续时间。下面可以参照图3更详细地描述像素电路。

栅极清除驱动单元120可以基于从时序控制单元140提供的第一控制信号CONT1生成清除电压Sweep和多个扫描信号SCAN。栅极清除驱动单元120可以顺序地生成扫描信号SCAN。顺序地生成的扫描信号SCAN可以经由扫描线SL[N]供应到像素PX。像素PX可以经由扫描线SL[N]接收扫描信号SCAN。

栅极清除驱动单元120可以生成在预设时段期间基本线性地变化的清除电压Sweep并且经由电压线VL将清除电压Sweep提供到像素PX。清除电压Sweep可以是在预设时段(诸如发射时段)期间具有基本线性增大或减小的大小并且在除了预设时段之外的时段(诸如数据写入时段)期间具有恒定大小的电压。像素PX可以经由电压线VL接收清除电压Sweep。

在其中显示面板100显示图像的显示模式下，数据感测驱动单元130可以基于从时序控制单元140提供的偏置数据DATA2、校正数据DATA3和控制信号CONT2来生成偏置电压DATA_bias、灰度电压DATA_grey以及第一控制电压CV1和第二控制电压CV2。

数据感测驱动单元130基于第二控制信号CONT2通过偏置数据DATA2的数模转换来生成偏置电压DATA_bias，放大偏置电压DATA_bias，并且将放大的偏置电压DATA_bias输出到第一数据线DL1。数据感测驱动单元130基于第二控制信号CONT2通过校正数据DATA3的数模转换来生成灰度电压DATA_grey(或称为校正电压)，放大灰度电压DATA_grey，并且将放大的灰度电压DATA_grey输出到第二数据线DL2。在显示模式下，数据感测驱动单元130可以基于第二控制信号CONT2生成第二控制电压CV2并将第二控制电压CV2输出到第二感测线SSL2，并且可以生成第一控制电压CV1并将第一控制电压CV1输出到第一感测线SSL1。像素PX可以经由第一数据线DL1接收偏置电压DATA_bias，经由第二数据线DL2接收灰度电压DATA_grey，并且分别经由第一感测线SSL1和第二感测线SSL2接收第一控制电压CV1和第二控制电压CV2。

数据感测驱动单元130可以在感测模式下生成用于感测像素PX中的第一晶体管和第二晶体管的特性的参考偏置电压、参考灰度电压和参考源电压，并且通过分别经由第一感测线SSL1和第二感测线SSL2感测由第一晶体管和第二晶体管输出的电流的大小来生成第一感测数据SD1和第二感测数据SD2。数据感测驱动单元130可以将第一感测数据SD1和第二感测数据SD2提供到时序控制单元140。

数据感测驱动单元130可以包括用于生成第一感测数据SD1和第二感测数据SD2的感测电路。感测电路可以包括多个开关，并且开关可以基于第二控制信号CONT2而被控制。下面可以参照图5更详细地描述感测电路。

电压生成单元150生成用于驱动显示面板100的第一驱动电压PVDD和第二驱动电压PVSS。第一驱动电压PVDD施加到第一电力线PL1，第二驱动电压PVSS施加到第二电力线PL2。在其中发光元件发光的发射时段中，第一驱动电压PVDD的电压电平可以高于第二驱动电压PVSS的电压电平。

时序控制单元140可以通过控制栅极清除驱动单元120、数据感测驱动单元130和电压生成单元150来控制显示单元110。时序控制单元140可以从外部装置接收控制信号CONT和图像数据DATA1。时序控制单元140可以通过使用控制信号CONT来生成第一控制信号CONT1和第二控制信号CONT2。时序控制单元140可以基于第一晶体管的第一特性信息生成偏置数据DATA2。时序控制单元140可以通过基于第二晶体管的第二特性信息对图像数据DATA1进行校正来生成校正数据DATA3。

参照图2，根据实施例的时序控制单元140可以包括补偿系数计算单元142、补偿单元144和存储器146。

补偿系数计算单元142可以接收第一感测数据SD1和第二感测数据SD2。补偿系数计算单元142可以基于第一感测数据SD1计算用于补偿像素电路的第一晶体管的特性的变化的第一补偿系数。补偿系数计算单元142可以基于第二感测数据SD2计算用于补偿像素电路的第二晶体管的特性的变化的第二补偿系数。晶体管的特性可以包括晶体管的阈值电压和/或迁移率。第一补偿系数可以被称为第一晶体管的第一特性信息，第二补偿系数可以被称为第二晶体管的第二特性信息。由补偿系数计算单元142计算的第一特性信息和第二特性信息可以存储在存储器146中。

补偿单元144可以基于第一补偿系数生成用于补偿第一晶体管的特性的变化的偏置数据DATA2。补偿单元144可以将偏置数据DATA2提供到数据感测驱动单元130。

补偿单元144可以接收图像数据DATA1。补偿单元144可以通过基于第二补偿系数对图像数据DATA1进行校正来生成校正数据DATA3。校正数据DATA3是通过对图像数据DATA1进行校正以补偿第二晶体管的特性变化而获得的数据。补偿单元144可以将校正数据DATA3提供到数据感测驱动单元130。

返回参照图1，显示面板100可以具有在其中显示图像的显示时段和在其中不显示图像的非显示时段。显示时段可以包括多个帧时间周期。每个帧时间周期包括数据写入时段和发射时段，像素电路在数据写入时段期间响应于扫描信号而存储偏置电压和灰度电压，发光元件在发射时段期间可以发光。

非显示时段包括第一感测时段和第二感测时段，第一感测时段用于感测从第一晶体管输出的电流以补偿像素电路的第一晶体管的特性的变化，第二感测时段用于感测从第二晶体管输出的电流以补偿像素电路的第二晶体管的特性的变化。

参考偏置电压和参考源电压在第一感测时段期间施加到第一晶体管，并且数据感测驱动单元130可以在改变参考偏置电压的电平的同时感测从第一晶体管输出的电流。参考灰度电压和参考源电压在第二感测时段期间施加到第二晶体管，并且数据感测驱动单元130可以在改变参考灰度电压的电平的同时感测从第二晶体管输出的电流。

第二感测时段可以在时间上紧接在第一感测时段之后布置。第一感测时段和第二感测时段可以在时间上紧接在显示时段之后或紧接在显示时段之前布置。对于每个预设时段，可以存在第一感测时段和第二感测时段。

包括在像素PX中的第一晶体管优选具有相同的特性，但是会由于工艺误差、劣化等而具有不同的特性。当产生第一晶体管的特性的变化时，会产生从像素PX的像素电路输出到发光元件的驱动电流的大小的变化。因此，当产生驱动电流的大小的变化时，像素PX的发光元件会发射具有不同亮度水平的光，并且所发射光的波长也会不同。根据本实施例，可以通过施加到像素PX的偏置电压DATA_bias来补偿由第一晶体管的特性的变化引起的驱动电流的大小的变化。

包括在像素PX中的第二晶体管优选具有相同的特性，但是会由于工艺误差、劣化等而具有不同的特性。当产生第二晶体管的特性的变化时，从像素PX的各个像素电路输出到发光元件的驱动电流的脉冲宽度无法被精确地控制。当不能精确地控制脉冲宽度时，由各个像素PX呈现的灰度变得不精确。根据本实施例，可以通过施加到像素PX的灰度电压DATA_grey来补偿由第二晶体管的特性的变化引起的驱动电流的脉冲宽度的变化。

图3示出了根据实施例的用于像素PX的示例性电子电路。

参照图3，像素PX包括发光元件mLED和向发光元件mLED输出驱动电流Id的像素电路。像素电路包括第一晶体管T1、第一驱动电路10和第二驱动电路20。

发光元件mLED可以是使用无机材料作为发光材料并且具有微米级尺寸大小的微型LED。如图3中所示，发光元件mLED的阳极可以连接到第一晶体管T1的源极，并且发光元件mLED的阴极可以连接到被施加有第二驱动电压PVSS的第二电力线PL2。作为另一可选示例，发光元件mLED可以连接在被施加有第一驱动电压PVDD的第一电力线PL1与第一晶体管T1的漏极之间。

第一晶体管T1可以是如图3中所示的n型金属氧化物半导体场效应晶体管(MOSFET)。第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5也可以是n型MOSFET。第一晶体管T1至第五晶体管T5可以是薄膜晶体管。第一晶体管T1至第五晶体管T5中的每个可以包括金属氧化物的半导体材料。例如，第一晶体管T1至第五晶体管T5中的每个可以包括由金属氧化物形成的有源层。

在下文中，将如图3中所示地描述其中像素PX的第一晶体管T1至第五晶体管T5是n型MOSFET的实施例。然而，像素PX的第一晶体管T1至第五晶体管T5可以可选地是p型MOSFET，因此，像素电路的连接关系可以改变。也就是说，本公开的精神可以类似地应用于包括p型MOSFET的像素PX和包括该像素PX的显示面板。

第一晶体管T1包括连接到第一节点A的栅极、连接到被施加有第一驱动电压PVDD的第一电力线PL1的漏极以及连接到发光元件mLED的阳极的源极。第一晶体管T1输出其大小根据施加到第一晶体管T1的栅极的电压的大小而被控制的驱动电流Id。

第一驱动电路10包括第四晶体管T4、第五晶体管T5和第一电容器(或偏置电容器)Cst。第一驱动电路10连接到传输扫描信号SCAN[N]的扫描线SL[N]、被施加有偏置电压DATA_bias的第一数据线DL1以及被施加有第一控制电压CV1的第一感测线SSL1。

第四晶体管T4包括连接到扫描线SL[N]的栅极、连接到第一数据线DL1的第一连接端以及连接到第一节点A和第一晶体管T1的栅极的第二连接端。第四晶体管T4响应于扫描信号SCAN[N]将偏置电压DATA_bias施加到第一晶体管T1的栅极。

第五晶体管T5包括连接到扫描线SL[N]的栅极、连接到第一感测线SSL1的第一连接端和连接到第一晶体管T1的源极的第二连接端。第五晶体管T5响应于扫描信号SCAN[N]将第一控制电压CV1施加到第一晶体管T1的源极。

第一电容器Cst包括连接到第一节点A和第一晶体管T1的栅极的第一电极以及连接到第一晶体管T1的源极的第二电极。第一电容器Cst响应于扫描信号SCAN[N]来存储分别通过第四晶体管T4和第五晶体管T5传输的偏置电压DATA_bias与第一控制电压CV1之间的差。因为第一电容器Cst连接在第一晶体管T1的栅极与源极之间，所以第一晶体管T1向发光元件mLED输出具有基于存储在第一电容器Cst中的电压确定的大小的驱动电流Id。

偏置电压DATA_bias是与基于由图1的数据感测驱动单元130感测的第一晶体管T1的特性(诸如阈值电压和/或迁移率)生成的偏置数据DATA2对应的电压。也就是说，因为偏置电压DATA_bias是使驱动电流Id具有预设大小的电压，所以即使第一晶体管T1的特性由于工艺误差、劣化、随着时间变化等而不规则，驱动电流Id也可以具有恒定的大小。

第二驱动电路20包括第二晶体管T2、第三晶体管T3和第二电容器(或校正电容器)Cswp。第二驱动电路20连接到传输扫描信号SCAN[N]的扫描线SL[N]、被施加有灰度电压DATA_grey的第二数据线DL2、被施加有第二控制电压CV2的第二感测线SSL2以及被施加有清除电压Sweep的电压线VL，清除电压Sweep在预设时段期间基本线性地改变。

第二晶体管T2包括连接到第二节点B的栅极、连接到第一晶体管T1的栅极的漏极以及连接到第二感测线SSL2的源极。第二晶体管T2可以通过根据施加到第二晶体管T2的栅极的电压将第二控制电压CV2施加到第一晶体管T1的栅极来使第一晶体管T1截止。

第三晶体管T3包括连接到扫描线SL[N]的栅极、连接到第二数据线DL2的第一连接端以及连接到第二晶体管T2的栅极的第二连接端。第三晶体管T3响应于扫描信号SCAN[N]将灰度电压DATA_grey施加到第二晶体管T2的栅极。

第二电容器Cswp包括连接到电压线VL的第一电极和连接到第二晶体管T2的栅极的第二电极。第二电容器Cswp可以在数据写入时段期间存储响应于扫描信号SCAN[N]而通过第三晶体管T3传输的灰度电压DATA_grey，并且第二节点B的电压可以通过在发射时段中基本线性变化的清除电压Sweep而单调地(诸如但不限于基本线性地)增大。当第二节点B的基本线性上升的电压高于第二晶体管T2的阈值电压时，第二晶体管T2可以导通，并且当第二控制电压CV2施加到第一晶体管T1的栅极时，第一晶体管T1可以截止。

当灰度电压DATA_grey低时，第二节点B的电压高于第二晶体管T2的阈值电压的时间点被推迟，并且第一晶体管T1延迟截止，因此，发光元件mLED发光的发射持续时间被延长。相反，当灰度电压DATA_grey高时，第二节点B的电压迅速高于第二晶体管T2的阈值电压，并且第一晶体管T1迅速截止，因此，发光元件mLED发光的发射持续时间缩短。使用该方法控制发光元件mLED发光的发射持续时间，使得可以精确地呈现灰度。

优选的是，像素PX的第二晶体管T2的阈值电压中的全部是均匀的，但是由于工艺误差、劣化等，第二晶体管T2的阈值电压中会存在变化。根据本实施例，灰度电压DATA_grey是与校正数据DATA3对应的电压，校正数据DATA3通过基于由图1的数据感测驱动单元130感测的第二晶体管T2的特性(诸如阈值电压和/或迁移率)对图像数据DATA1进行校正而生成。也就是说，因为灰度电压DATA_grey是补偿每个第二晶体管T2的特性的变化的电压，所以即使每个第二晶体管T2的特性不规则或随着时间变化，也可以通过使用清除电压Sweep使第二晶体管T2在预期时间精确地截止。因此，可以精确地呈现灰度。

现在将参照图4描述像素PX的操作。

图4示出了在显示模式下用于驱动图3的像素PX的帧时间周期期间的信号时序。

参照图4，像素PX可以在其中显示图像的显示模式下每帧时间周期接收新的数据，并且可以呈现与接收到的数据对应的灰度。一个帧时间周期1FRAME可以包括数据寻址和写入时段TP1以及清除和发射时段TP2。

数据寻址和写入时段TP1是像素PX在其期间响应于扫描信号SCAN[N]将偏置电压DATA_bias存储在第一电容器Cst中并且将灰度电压DATA_grey存储在第二电容器Cswp中的时段。清除和发射时段TP2是发光元件mLED在其期间通过驱动电流Id发光的时段。

数据寻址和写入时段TP1可以被划分为第一时段至第五时段DP1、DP2、DP3、DP4和DP5，并且清除和发射时段TP2可以被划分为第六时段DP6和第七时段DP7。可以理解的是，第一时段DP1是待机时段，第二时段DP2是预充电时段，第三时段DP3是数据输入时段，第四时段DP4是数据保持时段，第五时段DP5是发射准备时段。另外，可以理解的是，第六时段DP6是清除和发射开启时段，第七时段DP7是清除和发射关闭时段。

在第一时段DP1中，第一驱动电压PVDD可以转变为低电平。第一驱动电压PVDD可以下降到与第二驱动电压PVSS相同的电平。在这种情况下，第一驱动电压PVDD可以是例如-3V。第一晶体管T1的源极的电压电平也基本降低到低电平。第一驱动电压PVDD在数据寻址和写入时段TP1期间可以持续处于低电平(例如，-3V)。

第二驱动电压PVSS可以在一个帧时间周期1FRAME期间处于低电平(例如，-3V)。第一控制电压CV1也可以在一个帧时间周期1FRAME期间处于低电平(例如，-3V)。

第二控制电压CV2可以在第一时段DP1中处于高电平(例如，2V)，并且清除电压Sweep可以在第一时段DP1中处于高电平(例如，6V)。扫描信号SCAN[N]可以处于低电平，并且第三晶体管T3至第五晶体管T5可以截止。

在第二时段DP2中，第一驱动电压PVDD、第二驱动电压PVSS和第一控制电压CV1可以处于低电平(例如，-3V)，第二控制电压CV2可以处于高电平(例如，2V)，并且清除电压Sweep可以处于高电平(例如，6V)。

扫描信号SCAN[N]可以在第二时段DP2中转变为高电平，因此，第三晶体管T3至第五晶体管T5可以导通。在这种情况下，将要写入前一行中的像素PX的偏置电压DATA_bias和灰度电压DATA_grey分别施加到第一数据线DL1和第二数据线DL2。将要写入前一行中的像素PX的偏置电压DATA_bias和灰度电压DATA_grey分别经由第四晶体管T4和第三晶体管T3施加到第一节点A和第二节点B。在这种情况下，如图4中所示，第一节点A的电压可以增大到高电平，并且第二节点B的电压可以降低到中间电平。

偏置电压DATA_bias约为(4+α)V，其中α可以是根据第一晶体管T1的特性确定的值。灰度电压DATA_grey可以是根据灰度数据设定的在约-7V和约0V之间的值。当灰度数据的灰度值较低时，灰度电压DATA_grey可以处于较高的电压电平，并且当灰度数据的灰度值较高时，灰度电压DATA_grey可以处于较低的电压电平。

在第二时段DP2中，第一电容器Cst和第二电容器Cswp预充有将要写入前一行中的像素PX的偏置电压DATA_bias和灰度电压DATA_grey，使得第三时段DP3中的时间长度可以减少。

将要写入到前一行中的像素PX的偏置电压DATA_bias(例如，(4+α)V)施加到第一晶体管T1的栅极，并且具有低电平(例如，-3V)的第一控制电压CV1施加到第一晶体管T1的源极，因此，第一晶体管T1导通。然而，因为第一驱动电压PVDD和第二驱动电压PVSS两者处于低电平，所以发光元件mLED不发光。

具有高电平(例如，2V)的第二控制电压CV2施加到第二晶体管T2的源极，并且将要写入前一行中的像素PX的偏置电压DATA_bias(例如，(4+α)V)施加到第二晶体管T2的漏极，但是将要写入前一行中的像素PX的灰度电压DATA_grey(例如，约-7V至约0V)施加到第二晶体管T2的栅极。因此，第二晶体管T2不导通。

在第三时段DP3中，第一驱动电压PVDD、第二驱动电压PVSS和第一控制电压CV1可以处于低电平(例如，-3V)，第二控制电压CV2可以处于高电平(例如，2V)，并且清除电压Sweep可以处于高电平(例如，6V)。扫描信号SCAN[N]处于高电平，并且第三晶体管T3至第五晶体管T5导通。

将要写入当前像素PX的偏置电压DATA_bias和灰度电压DATA_grey经由第一数据线DL1和第二数据线DL2被接收。偏置电压DATA_bias和灰度电压DATA_grey分别施加到第一节点A和第二节点B，即，第一电容器Cst和第二电容器Cswp。

偏置电压DATA_bias(例如，(4+α)V)施加到第一晶体管T1的栅极，并且具有低电平(例如，-3V)的第一控制电压CV1施加到第一晶体管T1的源极，因此，第一晶体管T1导通。然而，因为第一驱动电压PVDD和第二驱动电压PVSS二者处于低电平，所以发光元件mLED不发光。

具有高电平(例如，2V)的第二控制电压CV2施加到第二晶体管T2的源极，偏置电压DATA_bias(例如，(4+α)V)施加到第二晶体管T2的漏极，但是灰度电压DATA_grey(例如，约-7V至约0V)施加到第二晶体管T2的栅极。因此，第二晶体管T2不导通。

在第四时段DP4中，第一驱动电压PVDD、第二驱动电压PVSS和第一控制电压CV1可以处于低电平(例如，-3V)，第二控制电压CV2可以处于高电平(例如，2V)，并且清除电压Sweep可以处于高电平(例如，6V)。

扫描信号SCAN[N]可以转变为低电平，并且第三晶体管T3至第五晶体管T5截止。

偏置电压DATA_bias与具有低电平的第一控制电压CV1之间的差被存储在第一电容器Cst中，并且灰度电压DATA_grey与具有高电平的清除电压Sweep之间的差被存储在第二电容器Cswp中。

在第五时段DP5中，第一驱动电压PVDD、第二驱动电压PVSS和第一控制电压CV1处于低电平(例如，-3V)。

第二控制电压CV2和清除电压Sweep可以转变为低电平。如图4中所示，在清除电压Sweep首先转变为低电平之后，第二控制电压CV2可以转变为低电平。

当清除电压Sweep从高电平(例如，6V)转变为低电平(例如，0V)时，第二节点B的电压也降低6V。例如，第二节点B的电压可以在约-13V至约-6V之间。即使第二控制电压CV2转变为低电平(例如，-6V)，第二晶体管T2的栅极(即，第二节点B)的电压也不高于第二控制电压CV2，因此，第二晶体管T2截止。

根据本实施例，当输入到像素PX的灰度数据的灰度值为0时，可以在第三时段DP3中将0V+Vth2的灰度电压DATA_grey(其中，Vth2是阈值电压)输入到第二数据线DL2。这里，Vth2是第二晶体管T2的阈值电压，并且图1的时序控制单元140可以存储第二晶体管T2的阈值电压信息。具有高电平(例如，6V)的清除电压Sweep与0V+Vth2的灰度电压DATA_grey之间的差被存储在第二电容器Cswp的两端。在第五时段DP5中，当清除电压Sweep从高电平(例如，6V)转变为低电平(例如，0V)时，第二节点B的电压变为-6V+Vth2，并且当第二控制电压CV2转变为低电平(例如，-6V)时，第二晶体管T2的源极的电压变为-6V。因为与第二晶体管T2的阈值电压(Vth2)对应的电压施加在第二晶体管T2的栅极与源极之间，所以第二晶体管T2导通并且将具有低电平(例如，-6V)的第二控制电压CV2施加到第一晶体管T1的栅极。第一晶体管T1因具有低电平(例如，-6V)的第二控制电压CV2而截止，此后，发光元件mLED在第六时段DP6中不发光。因为输入到像素PX的灰度数据的灰度值为0，所以发光元件mLED不应该发光。

在第六时段DP6中，第一驱动电压PVDD转变为高电平(例如，5V)。当在第一电力线PL1与第二电力线PL2之间产生电压差(例如，8V)时，形成电流路径，第一晶体管T1输出与存储在第一电容器Cst中的电压对应的驱动电流Id，并且发光元件mLED以与驱动电流Id对应的亮度发光。因为存储在第一电容器Cst中的偏置电压DATA_bias是补偿第一晶体管T1的特性的电压，所以驱动电流Id可以具有预设大小。

清除电压Sweep在低电平(例如，0V)处基本线性地增大。因此，第二节点B(即，第二晶体管T2的栅极)的电压也基本线性地增大。第二节点B的电压与具有低电平(例如，-6V)的第二控制电压CV2之间的差(即，第二晶体管T2的栅极与源极之间的电压)逐渐增大。当第二晶体管T2的栅极与源极之间的电压变得高于第二晶体管T2的阈值电压时，第六时段DP6结束，并且第七时段DP7开始。

在第七时段DP7中，由于第二晶体管T2的栅极与源极之间的电压高于第二晶体管T2的阈值电压，所以第二晶体管T2导通。导通的第二晶体管T2将具有低电平(例如，-6V)的第二控制电压CV2施加到第一晶体管T1的栅极，并且第一晶体管T1截止。

根据灰度电压DATA_grey和第二晶体管T2的阈值电压来确定第二晶体管T2导通的时序。因为灰度电压DATA_grey是补偿第二晶体管T2的特性(例如，阈值电压)的电压，所以可以精确地控制第二晶体管T2导通的时序，并且可以精确地呈现输入到像素PX的灰度数据的灰度值。

返回参照图1，电压生成单元150可以在数据寻址和写入时段TP1中将具有低电平(例如，-3V)的第一驱动电压PVDD施加到第一电力线PL1，并且可以在清除和发射时段TP2中将具有高电平(例如，5V)的第一驱动电压PVDD施加到第一电力线PL1。

栅极清除驱动单元120可以在数据寻址和写入时段TP1中顺序地输出扫描信号SCAN[N]。栅极清除驱动单元120可以在第二时段DP2和第三时段DP3中将扫描信号SCAN[N]输出到与像素PX连接的扫描线SL[N]。栅极清除驱动单元120可以在清除和发射时段TP2中将基本线性增大的清除电压Sweep输出到电压线VL。

数据感测驱动单元130可以在数据寻址和写入时段TP1中将具有高电平(例如，2V)的第二控制电压CV2输出到第二感测线SSL2，并且可以在清除和发射时段TP2中将具有低电平(例如，-6V)的第二控制电压CV2输出到第二感测线SSL2。

图5示出了根据实施例的用于像素PX'的电路和连接到像素PX'的数据感测电路230。

参照图5，像素PX'类似于图3中所示的像素PX，所以可以省略重复的描述。

数据感测电路230可以包括在数据感测驱动单元130中并且连接到像素PX'。数据感测电路230经由第一感测线SSL1和第二感测线SSL2连接到像素PX'。数据感测电路230经由第一数据线DL1和第二数据线DL2连接到像素PX'。

数据感测电路230包括感测电路233、第一控制电压输出单元234和第二控制电压输出单元235以及包括多个开关S1、S2、S3、S4、S5和S6中的至少一些的开关电路。

感测电路233在参考偏置电压DATA_bias和参考源电压Vpre施加到第一驱动电路10时通过感测由第一晶体管T1输出的第一电流I1的大小来生成第一感测数据SD1(见图1)，并且在参考灰度电压DATA_grey和参考源电压Vpre施加到第二驱动电路20时通过感测由第二晶体管T2输出的第二电流I2的大小来生成第二感测数据SD2(见图1)。

参考偏置电压DATA_bias指在用于感测第一晶体管T1的特性的第一感测时段期间输入到第一数据线DL1的电压，参考灰度电压DATA_grey指在用于感测第二晶体管T2的特性的第二感测时段期间输入到第二数据线DL2的电压。参考源电压Vpre指由感测电路233施加到第一感测线SSL1或第二感测线SSL2的电压。参考源电压Vpre可以由数据感测驱动单元130生成。

感测电路233包括集成电路和模数转换电路(ADC)232。集成电路包括运算放大器231和第三电容器Cfb。感测电路233经由第三开关S3连接到第一感测线SSL1，并且经由第四开关S4连接到第二感测线SSL2。在第一感测时段中，第三开关S3闭合并且第四开关S4断开。在第二感测时段中，第三开关S3断开并且第四开关S4闭合。

运算放大器231包括连接到第三开关S3和第四开关S4的第一输入端、被施加有参考源电压Vpre的第二输入端以及连接到模数转换电路232的输出端。第三电容器Cfb连接在运算放大器231的第一输入端与输出端之间。第一开关S1可以与第三电容器Cfb并联连接。

当第一开关S1闭合时，存储在第三电容器Cfb中的所有电荷被放电。当第一开关S1断开时，流向运算放大器231的第一输入端的电流累积在第三电容器Cfb中，并且第三电容器Cfb的两个电极之间的电压与累积的电流成比例地增大。运算放大器231的输出端处的电压通过第三电容器Cfb的两个电极之间的电压降低。模数转换电路232可以通过感测与运算放大器231的输出端连接的输出节点OUT的电压Vout来生成感测数据。

第二开关S2可以布置在运算放大器231的输出端与输出节点OUT之间。当第二开关S2断开时，可以在输出节点OUT中对运算放大器231的输出端处的电压进行采样，并且模数转换电路232可以感测在输出节点OUT中采样的电压Vout。

第一控制电压输出单元234经由第五开关S5连接到第一感测线SSL1。第二控制电压输出单元235经由第六开关S6连接到第二感测线SSL2。根据第二控制信号CONT2(见图1)，第五开关S5和第六开关S6可以均在显示模式下闭合并且在感测模式下断开。

数据感测电路230还可以包括将参考偏置电压DATA_bias输出到第一数据线DL1的参考偏置电压输出单元，以及将参考灰度电压DATA_grey输出到第二数据线DL2的参考灰度电压输出单元。

图6示出了在感测模式下用于驱动图5的像素PX'和数据感测电路230的时序。

参照图6，数据感测电路230可以在第一感测时段STP1中感测像素PX'的第一晶体管T1的特性，并且在第二感测时段STP2中感测像素PX'的第二晶体管T2的特性。第一晶体管T1的特性可以是阈值电压特性和/或迁移率特性，第二晶体管T2的特性可以是阈值电压特性。

第一感测时段STP1可以被划分为第一时段至第四时段SP1、SP2、SP3和SP4，并且第二感测时段STP2可以被划分为第五时段至第八时段SP5、SP6、SP7和SP8。第一时段SP1是待机时段，第二时段SP2是T1偏置时段，第三时段SP3是第一电流累积时段，第四时段SP4是第一感测时段。第五时段SP5是待机时段，第六时段SP6是T2偏置时段，第七时段SP7是第二电流测量时段，第八时段SP8是第二感测时段。

第一驱动电压PVDD可以在第一感测时段STP1中处于高电平，并且可以在第二感测时段STP2中处于低电平。第二驱动电压PVSS可以在第一感测时段STP1和第二感测时段STP2中处于低电平。

扫描信号SCAN[N]在第一感测时段STP1的第二时段SP2和第三时段SP3中施加到像素PX'，使得第三晶体管T3至第五晶体管T5可以导通。扫描信号SCAN[N]在第二感测时段STP2的第六时段SP6和第七时段SP7中施加到像素PX'，使得第三晶体管T3至第五晶体管T5可以导通。

在第一时段SP1中，第一开关S1至第三开关S3闭合，第四开关S4断开。输入到运算放大器231的第二输入端的参考源电压Vpre利用第一开关S1传输到运算放大器231的输出端，并且输出节点OUT的输出电压Vout利用第二开关S2变得等于参考源电压Vpre。

第三晶体管T3至第五晶体管T5在第二时段SP2和第三时段SP3中由于扫描信号SCAN[N]而导通。与扫描信号SCAN[N]同步地，具有高电平的参考偏置电压DATA_bias施加到第一数据线DL1。参考偏置电压DATA_bias经由第四晶体管T4施加到第一晶体管T1的栅极。

参考源电压Vpre经由第五晶体管T5施加到第一晶体管T1的源极。第一电容器Cst存储参考偏置电压DATA_bias与参考源电压Vpre之间的差。参考源电压Vpre与具有低电平的第二驱动电压PVSS之间的差可以被设定为小于发光元件mLED的阈值电压。因为发光元件mLED不可传导，所以从第一晶体管T1输出的第一电流I1不流向第二电力线PL2。

具有低电平的灰度电压DATA_grey与扫描信号SCAN[N]同步地施加，使得第二晶体管T2可以在第二时段SP2至第四时段SP4期间截止。作为另一示例，因为清除电压Sweep被保持为处于低电平，所以第二晶体管T2可以截止。

第一晶体管T1输出具有基于参考偏置电压DATA_bias与参考源电压Vpre之间的差确定的大小的第一电流I1。第一电流I1通过第五晶体管T5和第三开关S3流向运算放大器231的第一输入端。

第一开关S1在第二时段SP2中闭合，并且在第三时段SP3中断开。在第二时段SP2中，第一电流I1通过第一开关S1流向运算放大器231的输出端。当第一开关S1在第三时段SP3中断开时，第一电流I1累积在第三电容器Cfb中。随着第一电流I1在第三电容器Cfb中累积，第三电容器Cfb的两个电极之间的电压逐渐增大。

当参考源电压Vpre偏置到第三电容器Cfb的与运算放大器231的第一输入端连接的第一电极时，运算放大器231的与第三电容器Cfb的第二电极连接的输出端处的电压因第三电容器Cfb的两个电极之间的电压从参考源电压Vpre降低。如图6中所示，输出节点OUT的电压Vout在第三时段SP3中随着时间降低。

当第三时段SP3结束时，第二开关S2断开，输出节点OUT的电压Vout不再降低。在第四时段SP4中，模数转换电路232可以通过感测输出节点OUT的电压Vout来生成第一感测数据SD1。

第一感测数据SD1与第一晶体管T1的阈值电压和/或迁移率有关。数据感测驱动单元130(见图1)可以在时序控制单元140(见图1)的控制下在改变参考偏置电压DATA_bias的同时生成第一感测数据SD1。时序控制单元140可以基于参考偏置电压DATA_bias的大小和第一感测数据SD1的值来计算第一晶体管T1的特性，并且将该特性存储在存储器146中(见图2)。

在第五时段SP5中，第一开关S1、第二开关S2和第四开关S4闭合，第三开关S3断开。输入到运算放大器231的第二输入端的参考源电压Vpre利用第一开关S1传输到运算放大器231的输出端，并且输出节点OUT的输出电压Vout利用第二开关S2变得等于参考源电压Vpre。

第三晶体管T3至第五晶体管T5在第六时段SP6和第七时段SP7中由于扫描信号SCAN[N]而导通。与扫描信号SCAN[N]同步，具有高电平的参考灰度电压DATA_grey施加到第二数据线DL2，并且具有高电平的偏置电压DATA_bias施加到第一数据线DL1。

具有高电平的偏置电压DATA_bias经由第四晶体管T4施加到第二晶体管T2的漏极，并且具有高电平的参考灰度电压DATA_grey经由第三晶体管T3施加到第二晶体管T2的栅极。参考源电压Vpre经由第四开关S4施加到第二晶体管T2的源极。

第二晶体管T2输出具有基于施加到第二晶体管T2的栅极的参考灰度电压DATA_grey与施加到第二晶体管T2的源极的参考源电压Vpre之间的差确定的大小的第二电流I2。第二电流I2通过第四开关S4流向运算放大器231的第一输入端。

第一开关S1在第六时段SP6中闭合，并且在第七时段SP7中断开。在第六时段SP6中，第二电流I2通过第一开关S1流向运算放大器231的输出端。当第一开关S1在第七时段SP7中断开时，第二电流I2累积在第三电容器Cfb中。随着第二电流I2在第三电容器Cfb中累积，第三电容器Cfb的两个电极之间的电压逐渐增大。

当参考源电压Vpre偏置到第三电容器Cfb的与运算放大器231的第一输入端连接的第一电极时，运算放大器231的与第三电容器Cfb的第二电极连接的输出端处的电压因第三电容器Cfb的两个电极之间的电压而从参考源电压Vpre降低。如图6中所示，输出节点OUT的电压Vout在第七时段SP7中随着时间降低。

当第七时段SP7结束时，第二开关S2断开，输出节点OUT的电压Vout不再降低。在第八时段SP8中，模数转换电路232可以通过感测输出节点OUT的电压Vout来生成第二感测数据SD2。

第二感测数据SD2与第二晶体管T2的阈值电压和/或迁移率有关。数据感测驱动单元130(见图1)可以在时序控制单元140(见图1)的控制下在改变参考灰度电压DATA_grey的同时生成第二感测数据SD2。时序控制单元140可以基于参考灰度电压DATA_grey的大小和第二感测数据SD2的值来计算第二晶体管T2的特性，并且将该特性存储在存储器146中(见图2)。

根据一个或更多个实施例，可以提供一种以时分驱动方法操作以驱动诸如微型LED的发光元件的像素电路。像素电路中的晶体管的特性可以通过感测电路感测。当驱动电路输出对晶体管的特性的变化进行补偿的偏置电压和灰度电压时，由像素电路输出到发光元件的驱动电流的大小和脉冲宽度被精确地控制，因此，发光元件可以发射具有精确亮度和颜色的光。因此，可以改善显示面板的显示质量。

另外，当像素电路具有相对简单的结构时，可以制造高密度的像素，并且即使在制造大面积面板时也可以获得高成品率。

应当理解的是，在此描述的实施例应当仅以描述性意义考虑，而不是为了限制的目的。每个实施例内的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。虽然已经参照图描述了一个或更多个实施例，但是相关领域普通技术人员将理解的是，在不脱离如由权利要求限定的本公开的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。

Claims (20)

1.一种显示面板，所述显示面板包括：

多个子像素，均包括发光元件和被配置为向所述发光元件输出驱动电流的像素电路，其中，所述像素电路包括第一晶体管和第二晶体管；

时序控制单元，被配置为基于所述第一晶体管的第一特性信息生成偏置数据，并且基于所述第二晶体管的第二特性信息生成校正数据；以及

数据感测驱动单元，被配置为接收所述偏置数据和所述校正数据，并且向所述像素电路输出对应于所述偏置数据的偏置电压和对应于所述校正数据的灰度电压，

其中，所述像素电路包括：所述第一晶体管，被配置为向所述发光元件输出所述驱动电流，其中，所述第一晶体管连接到所述发光元件；第一驱动电路，被配置为基于所述偏置电压来控制所述驱动电流的大小；以及第二驱动电路，被配置为基于所述灰度电压来控制所述驱动电流的脉冲宽度，其中，所述第二驱动电路包括所述第二晶体管。

2.根据权利要求1所述的显示面板，其中，通过施加到所述第一驱动电路的所述偏置电压来补偿所述驱动电流的大小的变化，所述驱动电流的大小的所述变化由于分别包括在所述多个子像素中的所述第一晶体管的变化而产生，并且

通过施加到所述第二驱动电路的灰度电压来补偿所述驱动电流的脉冲宽度的变化，所述驱动电流的脉冲宽度的所述变化由于分别包括在所述多个子像素中的所述第二晶体管的变化而产生。

3.根据权利要求1所述的显示面板，其中，所述第一晶体管被配置为向所述发光元件提供具有根据施加在所述第一晶体管的栅极与源极之间的电压的大小而确定的大小的所述驱动电流，

所述第一驱动电路被配置为基于所述第一晶体管的所述栅极与所述源极之间的所述偏置电压来施加用于使所述驱动电流的大小保持恒定的电压，并且

所述第二驱动电路被配置为接收在预设时段期间单调变化的清除电压，并且基于所述灰度电压和所述清除电压来控制所述发光元件的发射持续时间。

4.根据权利要求1所述的显示面板，其中，所述第一晶体管和所述发光元件串联连接在被施加有第一驱动电压的第一电力线与被施加有第二驱动电压的第二电力线之间，并且

所述第一驱动电路包括：第四晶体管，被配置为响应于扫描信号将所述偏置电压施加到所述第一晶体管的栅极；第五晶体管，被配置为响应于所述扫描信号将第一控制电压施加到所述第一晶体管的源极；以及第一电容器，连接在所述第一晶体管的所述栅极与所述源极之间。

5.根据权利要求4所述的显示面板，其中，所述第二驱动电路包括：

所述第二晶体管，被配置为根据施加到所述第二晶体管的栅极的电压将第二控制电压施加到所述第一晶体管的所述栅极；

第三晶体管，被配置为响应于所述扫描信号将所述灰度电压施加到所述第二晶体管的所述栅极；以及

第二电容器，其一端接收在预设时段期间单调变化的清除电压，并且其另一端连接到所述第二晶体管的所述栅极。

6.根据权利要求5所述的显示面板，其中，所述显示面板被配置为每帧时间周期显示图像，

其中，所述帧时间周期包括：数据写入时段，在所述数据写入时段期间，所述像素电路响应于所述扫描信号将所述偏置电压存储在所述第一电容器中，并且将所述灰度电压存储在所述第二电容器中；以及发射时段，在所述发射时段期间，所述发光元件在与所述脉冲宽度对应的发射持续时间内发光。

7.根据权利要求6所述的显示面板，所述显示面板还包括：

电压生成单元，被配置为在所述数据写入时段中将具有低电平的所述第一驱动电压供应到所述第一电力线，并且在所述发射时段中将具有高电平的所述第一驱动电压供应到所述第一电力线；以及

栅极清除驱动单元，被配置为输出所述扫描信号，并且将在所述发射时段中线性增大的所述清除电压供应到所述第二电容器，

其中，所述数据感测驱动单元被配置为在所述数据写入时段将具有高电平的所述第二控制电压供应到所述第二晶体管，并且在所述发射时段将具有低电平的所述第二控制电压供应到所述第二晶体管。

8.根据权利要求1所述的显示面板，其中，所述数据感测驱动单元包括感测电路，所述感测电路被配置为：当参考偏置电压和参考源电压施加到所述第一驱动电路时，通过感测从所述第一晶体管输出的电流的大小来生成第一感测数据，并且当参考灰度电压和所述参考源电压施加到所述第二驱动电路时，通过感测从所述第二晶体管输出的电流的大小来生成第二感测数据。

9.根据权利要求8所述的显示面板，其中，所述时序控制单元被配置为分别基于所述第一感测数据和所述第二感测数据生成所述第一特性信息和所述第二特性信息，并且包括存储所述第一特性信息和所述第二特性信息的存储器。

10.根据权利要求8所述的显示面板，其中，所述感测电路包括：

开关电路，被配置为将所述参考源电压选择性地施加到所述第一驱动电路和所述第二驱动电路中的一个；

集成电路，被配置为对所接收的电流进行集成；以及

模数转换电路，被配置为生成所述第一感测数据和所述第二感测数据。

11.根据权利要求10所述的显示面板，其中，所述第一晶体管和所述发光元件串联连接在施加有第一驱动电压的第一电力线与施加有第二驱动电压的第二电力线之间，

所述第一驱动电路包括：第四晶体管，被配置为响应于扫描信号将所述偏置电压施加到所述第一晶体管的栅极；第五晶体管，被配置为响应于所述扫描信号将第一控制电压施加到所述第一晶体管的源极；以及第一电容器，连接在所述第一晶体管的所述栅极与所述源极之间，

所述第二驱动电路包括：所述第二晶体管，被配置为根据施加到所述第二晶体管的栅极的电压将第二控制电压施加到所述第一晶体管的所述栅极；第三晶体管，被配置为响应于所述扫描信号将所述灰度电压施加到所述第二晶体管的所述栅极；以及第二电容器，其一端接收在预设时段期间单调变化的清除电压，并且其另一端连接到所述第二晶体管的所述栅极，

所述开关电路包括在所述集成电路与所述第五晶体管之间的第一开关以及在所述集成电路与所述第二晶体管之间的第二开关，并且

所述集成电路包括运算放大器和第三电容器，所述运算放大器包括第一输入端、第二输入端和输出端，所述第一开关和所述第二开关连接到所述第一输入端，所述参考源电压施加到所述第二输入端，所述输出端连接到所述模数转换电路，并且所述第三电容器连接在所述运算放大器的所述第一输入端与所述输出端之间，

其中，所述数据感测驱动单元被配置为：

经由所述第四晶体管将所述参考偏置电压施加到所述第一晶体管的所述栅极，将所述参考源电压施加到所述第一晶体管的所述源极，其中，通过经由所述第五晶体管接收从所述第一晶体管输出的所述电流来生成所述第一感测数据，

经由所述第三晶体管将所述参考灰度电压施加到所述第二晶体管的所述栅极，并且将所述参考源电压施加到所述第二晶体管的源极，其中，通过接收从所述第二晶体管输出的所述电流来生成所述第二感测数据。

12.一种像素，所述像素包括连接到发光元件的像素电路，所述像素电路包括：

第一晶体管，连接在第一电力线与所述发光元件之间，所述第一电力线被施加有第一驱动电压；

第四晶体管，包括栅极、第一连接端和第二连接端，所述栅极连接到传输扫描信号的扫描线，所述第一连接端连接到被施加有偏置电压的第一数据线，并且所述第二连接端连接到所述第一晶体管的栅极；

第五晶体管，包括栅极、第一连接端和第二连接端，所述栅极连接到所述扫描线，所述第一连接端连接到被施加有第一控制电压的第一感测线，所述第二连接端连接到所述第一晶体管的源极；

第一电容器，连接在所述第一晶体管的所述栅极与所述源极之间；

第二晶体管，包括栅极、漏极和源极，所述漏极连接到所述第一晶体管的所述栅极，并且所述源极连接到被施加有第二控制电压的第二感测线；

第三晶体管，包括栅极、第一连接端和第二连接端，所述栅极连接到所述扫描线，所述第一连接端连接到被施加有灰度电压的第二数据线，并且所述第二连接端连接到所述第二晶体管的所述栅极；以及

第二电容器，包括第一电极和第二电极，所述第一电极连接到被施加有在预设时段期间单调变化的清除电压的电压线，并且所述第二电极连接到所述第二晶体管的所述栅极。

13.根据权利要求12所述的像素，所述像素被显示面板包括，其中，所述显示面板被配置为每帧时间周期显示图像，所述帧时间周期包括数据写入时段和发射时段，并且所述显示面板还包括：

栅极清除驱动单元，被配置为在所述数据写入时段内将所述扫描信号输出到所述扫描线，并且将在所述发射时段中线性增大的所述清除电压输出到所述电压线；

数据感测驱动单元，被配置为在所述数据写入时段中将具有高电平的所述第二控制电压输出到所述第二感测线，在所述发射时段中将具有低电平的所述第二控制电压输出到所述第二感测线，并且与所述扫描信号同步地将所述偏置电压和所述灰度电压分别输出到所述第一数据线和所述第二数据线；以及

电压生成单元，被配置为在所述数据写入时段中将具有低电平的所述第一驱动电压输出到所述第一电力线，并且在所述发射时段中将具有高电平的所述第一驱动电压输出到所述第一电力线。

14.根据权利要求13所述的像素，所述显示面板还包括时序控制单元，所述时序控制单元被配置为：接收图像数据，基于所述第一晶体管的第一特性信息生成偏置数据以将所述偏置数据提供到所述数据感测驱动单元，通过基于所述第二晶体管的第二特性信息校正所述图像数据来生成校正数据，并且将所述校正数据提供到所述数据感测驱动单元，

其中，所述数据感测驱动单元被配置为接收所述偏置数据和所述校正数据，生成对应于所述偏置数据的所述偏置电压，并且生成对应于所述校正数据的所述灰度电压。

15.根据权利要求13所述的像素，所述显示面板还包括：

第一开关，连接到所述第一感测线；

第二开关，连接到所述第二感测线；

运算放大器，包括第一输入端、第二输入端和输出端，所述第一开关和所述第二开关连接到所述第一输入端，并且参考源电压施加到所述第二输入端；

第三电容器，连接在所述运算放大器的所述第一输入端与所述输出端之间；以及

模数转换电路，连接到所述运算放大器的所述输出端。

16.根据权利要求15所述的像素，其中，所述栅极清除驱动单元被配置为在用于感测所述第一晶体管的特性的第一感测时段期间将所述扫描信号输出到所述扫描线，并且

所述数据感测驱动单元被配置为在所述第一感测时段期间使所述第一开关导通并且使所述第二开关截止，并且与所述扫描信号同步地将具有高电平的参考偏置电压和具有低电平的参考灰度电压分别输出到所述第一数据线和所述第二数据线。

17.根据权利要求15所述的像素，其中，所述栅极清除驱动单元被配置为在用于感测所述第二晶体管的特性的第二感测时段期间将所述扫描信号输出到所述扫描线，并且

所述数据感测驱动单元被配置为在所述第二感测时段期间使所述第一开关截止并且使所述第二开关导通，并且与所述扫描信号同步地将具有高电平的参考偏置电压和具有高电平的参考灰度电压分别输出到所述第一数据线和所述第二数据线。

18.一种显示装置，所述显示装置包括：

多个像素，均包括第一晶体管、连接到所述第一晶体管的栅极端子的第二晶体管以及连接到所述第一晶体管的输出端子的无机或微米级发光元件；

时分控制器，基于所述第一晶体管的第一特性信息生成偏置数据，并且基于所述第二晶体管的第二特性信息生成校正数据；以及

感测驱动器，接收所述偏置数据和所述校正数据，并且向所述多个像素中的至少一个提供对应于所述偏置数据的偏置电压和对应于所述校正数据的校正电压。

19.根据权利要求18所述的显示装置，所述显示装置还包括：

第一驱动电路，连接到所述第一晶体管的所述输出端子，并且基于所述偏置电压来控制供应到所述发光元件的驱动电流的大小；以及

第二驱动电路，包括所述第二晶体管，并且基于所述校正电压来控制所述驱动电流的脉冲宽度。

20.根据权利要求19所述的显示装置，其中，

所述第二驱动电路包括均连接到所述第二晶体管的栅极端子的第三晶体管和校正电容器，其中，所述校正电压响应于所述校正电容器；并且

所述第一驱动电路包括连接到所述第一晶体管的所述栅极端子的第四晶体管、连接到所述第一晶体管的所述输出端子的第五晶体管以及连接在所述第一晶体管的所述栅极端子与所述输出端子之间的偏置电容器，其中，所述偏置电压响应于所述偏置电容器。

Images