KR101418000B1 - Aging apparatus for improve characteristics of the power semiconductors and method thereof - Google Patents

Aging apparatus for improve characteristics of the power semiconductors and method thereof Download PDF

Info

Publication number
KR101418000B1
KR101418000B1 KR1020120120404A KR20120120404A KR101418000B1 KR 101418000 B1 KR101418000 B1 KR 101418000B1 KR 1020120120404 A KR1020120120404 A KR 1020120120404A KR 20120120404 A KR20120120404 A KR 20120120404A KR 101418000 B1 KR101418000 B1 KR 101418000B1
Authority
KR
South Korea
Prior art keywords
power semiconductor
leakage current
pulse
voltage
surface leakage
Prior art date
Application number
KR1020120120404A
Other languages
Korean (ko)
Other versions
KR20140054657A (en
Inventor
강인호
김남균
문정현
욱 방
윤승복
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020120120404A priority Critical patent/KR101418000B1/en
Publication of KR20140054657A publication Critical patent/KR20140054657A/en
Application granted granted Critical
Publication of KR101418000B1 publication Critical patent/KR101418000B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 전력반도체의 특성 향상을 위한 에이징 장치 및 그 방법에 관한 것으로서, 복잡한 추가 공정 없이 간단한 방법으로 전력반도체의 특성을 향상시키기 위한 본 발명의 실시예에 따르면, 전력반도체를 블로킹 모드로 동작시키기 위해 상기 전력반도체의 게이트 전압을 조절하는 블로킹모드 동작 단계와; 상기 블로킹 모드에서 상기 전력반도체의 드레인 전극 또는 캐소드 전극에 펄스를 인가하되 전압을 점진적으로 증가시켜 상기 전력반도체의 전압영역이 항복전압 영역의 65% 내지 80% 사이에 도달하도록 조절하는 펄스 인가 단계; 및 상기 펄스 인가 단계에서 조절된 전압영역을 유지시켜 상기 펄스로 인해 발생하는 줄열에 의해 상기 전력반도체의 표면누설전류층이 제거되도록 하는 표면누설전류층 제거 단계;를 포함하는 것을 기술적 요지로 한다. 이에 따른 본 발명에 의하면, 복잡한 공정을 필요로 하지 않을 뿐만 아니라 이미 완성된 제품에 대해서도 간단한 에이징 처리를 통해 전력반도체의 표면누설전류층을 제거할 수 있으므로 저비용으로 고성능의 고신뢰성을 갖는 전력반도체를 제작할 수 있는 효과가 있다.The present invention relates to an aging apparatus and method for improving the characteristics of a power semiconductor, and in accordance with an embodiment of the present invention for improving the characteristics of a power semiconductor by a simple method without complicated additional processes, A blocking mode operation step of adjusting a gate voltage of the power semiconductor device in response to the control signal; Applying a pulse to the drain electrode or the cathode electrode of the power semiconductor in the blocking mode to gradually increase the voltage so that the voltage region of the power semiconductor reaches between 65% and 80% of the breakdown voltage region; And a surface leakage current layer removing step of maintaining the voltage region adjusted in the pulse applying step so that the surface leakage current layer of the power semiconductor is removed by the juxtaposition generated by the pulse. According to the present invention, a complicated process is not required, and a surface leakage current layer of a power semiconductor can be removed through a simple aging process even for a finished product, so that a power semiconductor having high performance and high reliability at low cost can be obtained There is an effect that can be produced.

Description

전력반도체의 특성 향상을 위한 에이징 장치 및 그 방법{AGING APPARATUS FOR IMPROVE CHARACTERISTICS OF THE POWER SEMICONDUCTORS AND METHOD THEREOF}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an aging device and an aging device for improving characteristics of a power semiconductor,

본 발명은 전력반도체의 특성 향상을 위한 에이징 장치 및 그 방법에 관한 것으로서, 더욱 상세하게는 소자의 표면으로 흐르는 누설전류를 최소화시키고 항복전압을 향상시킬 수 있도록 하는 전력반도체의 특성 향상을 위한 에이징 장치 및 그 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an aging apparatus and method for improving the characteristics of a power semiconductor device, and more particularly, to an aging apparatus and method for improving the characteristics of a power semiconductor device capable of minimizing a leakage current flowing to a surface of a device, And a method thereof.

전력반도체 소자는 블로킹 모드 동작시 낮은 누설전류 특성 및 높은 항복전압 특성을 가져야 한다. 이러한 전력반도체의 누설전류 특성은 소자의 구조 및 표면 상태와 밀접한 관계가 있다. 일반적으로 소자 구조는 설계시 결정되며 낮은 누설전류 및 높은 항복전압을 갖는 구조에 대한 이론은 잘 정립되어 있다. 하지만 고압소자인 경우 블로킹 모드 동작 상태에서 소자의 표면으로 흐르는 전류성분이 존재하고 상기한 표면 상태에 매우 민감하다. 특히, 고압을 지탱하는 구조가 표면에 들어날 수 있기 때문에 소자의 표면 상태가 좋지 못할 경우 누설전류는 증가하고 항복전압은 감소하게 된다.Power semiconductor devices must have low leakage current characteristics and high breakdown voltage characteristics in blocking mode operation. The leakage current characteristics of this power semiconductor are closely related to the structure and surface state of the device. In general, the device structure is determined at design time, and the theory for structures with low leakage current and high breakdown voltage is well established. However, in the case of a high-voltage device, a current component flowing from the blocking mode operation state to the surface of the device exists and is very sensitive to the above-described surface state. In particular, since the structure supporting the high pressure can enter the surface, if the surface condition of the device is poor, the leakage current increases and the breakdown voltage decreases.

도1은 p-i-n 구조를 가지는 전력용 다이오드의 일반적인 단면 구조를 보여준다.1 shows a general cross-sectional structure of a power diode having a p-i-n structure.

도1을 참조하면, 종래에는 표면누설전류를 감소시키기 위해 소자의 표면을 플라즈마(2) 처리하거나 식각하여 상기 표면으로 흐르는 누설전류를 최소화시킨다. 그러나, 이 경우 소자 표면에 플라즈마에 의한 결함들이 발생할 수 있으며, 고압에서 동작하는 전력소자에서 항복시 특이 동작을 일으켜 상기 전력소자가 포함된 시스템에 치명적인 손상을 일으킬 수 있는 문제점이 있다.Referring to FIG. 1, conventionally, the surface of the device is subjected to plasma (2) treatment or etching to reduce surface leakage current, thereby minimizing a leakage current flowing to the surface. However, in this case, defects due to plasma may occur on the surface of the device, and there is a problem that a power device operating at a high voltage causes a specific operation at breakdown, thereby causing a fatal damage to the system including the power source.

한편, 도1에 도시된 바와 같이, 소자의 표면에 특수한 표면보호층(4)을 증착하여 표면누설전류를 감소시키고 항복전압 특성을 향상시키기도 한다. 그러나, 이 경우 상기 표면보호층의 증착을 위한 복잡한 공정이 추가되고 최적의 조건으로 증착이 된다고 하더라도 소자 표면에 의한 누설전류가 존재하는 문제점이 있다.Meanwhile, as shown in FIG. 1, a special surface protection layer 4 is deposited on the surface of the device to reduce the surface leakage current and improve the breakdown voltage characteristic. However, in this case, a complicated process for depositing the surface protective layer is added, and there is a problem that there is a leakage current due to the surface of the device although the deposition is performed under the optimum condition.

KRKR 10-2005-004109410-2005-0041094 AA

앞서 배경기술에서 도출된 문제점을 해결하기 위한 본 발명의 목적은, 전력반도체 소자의 표면에 플라즈마 처리나 표면보호층의 증착과 같은 복잡한 추가 공정 없이 간단한 방법으로 상기 전력반도체의 특성을 향상시킬 수 있는 전력반도체의 특성 향상을 위한 에이징 장치 및 그 방법을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to solve the problems derived from the background art described above and it is an object of the present invention to improve the characteristics of the power semiconductor device by a simple method without complicated additional processes such as plasma treatment or deposition of a surface protection layer And an aging device for improving the characteristics of the power semiconductor and a method thereof.

본 발명의 다른 목적은, 전력반도체로서 제작이 완료된 소자에 아무런 손상이나 특성에 영향을 주지 않는 범위 내에서 상기 전력반도체의 특성을 향상시킬 수 있는 전력반도체의 특성 향상을 위한 에이징 장치 및 그 방법을 제공하는 것이다.It is another object of the present invention to provide an aging device and method for improving the characteristics of a power semiconductor that can improve the characteristics of the power semiconductor within a range that does not affect any damage or characteristics of the device, .

상기한 목적은, 본 발명의 실시예에 따라, 전력반도체를 블로킹 모드로 동작시키기 위해 상기 전력반도체의 게이트 전압을 조절하는 블로킹모드 동작 단계와; 상기 블로킹 모드에서 상기 전력반도체의 드레인 전극 또는 캐소드 전극에 펄스를 인가하되 전압을 점진적으로 증가시켜 상기 전력반도체의 전압영역이 항복전압 영역의 65% 내지 80% 사이에 도달하도록 조절하는 펄스 인가 단계; 및 상기 펄스 인가 단계에서 조절된 전압영역을 유지시켜 상기 펄스로 인해 발생하는 줄열에 의해 상기 전력반도체의 표면누설전류층이 제거되도록 하는 표면누설전류층 제거 단계;를 포함하는 것을 특징으로 하는 전력반도체의 특성 향상을 위한 에이징 방법에 의해 달성된다.The above object is achieved according to an embodiment of the present invention, which comprises a blocking mode operation step of adjusting a gate voltage of the power semiconductor to operate a power semiconductor in a blocking mode; Applying a pulse to the drain electrode or the cathode electrode of the power semiconductor in the blocking mode to gradually increase the voltage so that the voltage region of the power semiconductor reaches between 65% and 80% of the breakdown voltage region; And a surface leakage current layer removing step of maintaining the voltage region adjusted in the applying of the pulses so that the surface leakage current layer of the power semiconductor is removed by the ripple generated by the pulse. Of the present invention.

한편, 본 발명의 다른 실시예에 따라, 전력반도체를 블로킹 모드로 동작시키기 위해 상기 전력반도체의 게이트 전압을 조절하는 블로킹모드 동작 단계와; 상기 블로킹 모드에서 상기 전력반도체의 드레인 전극 또는 캐소드 전극에 펄스를 인가하되 전압을 점진적으로 증가시켜 상기 전력반도체가 소정의 전압영역에 도달하도록 조절하는 펄스 인가 단계와; 상기 펄스 인가 단계에서 조절된 전압영역을 유지시켜 상기 펄스로 인해 발생하는 줄열에 의해 상기 전력반도체의 표면누설전류층이 제거되도록 하는 표면누설전류층 제거 단계와; 상기 전력반도체에서 발생하는 표면누설전류의 변화량을 측정하는 표면누설전류 측정 단계; 및 상기 표면누설전류의 변화량에 따라 펄스전압을 조절하여 줄열의 크기를 제어하는 펄스전압 조절단계와; 를 포함하는 것을 특징으로 하는 전력반도체의 특성 향상을 위한 에이징 방법에 의해 달성된다.Meanwhile, in accordance with another embodiment of the present invention, there is provided a method of operating a power semiconductor, comprising: a blocking mode operation step of adjusting a gate voltage of the power semiconductor to operate the power semiconductor in a blocking mode; A pulse applying step of applying a pulse to the drain electrode or the cathode electrode of the power semiconductor in the blocking mode so as to gradually increase the voltage so that the power semiconductor reaches a predetermined voltage region; A surface leakage current layer removing step of maintaining the voltage region adjusted in the pulse applying step and removing a surface leakage current layer of the power semiconductor by a juxtaposed pulse generated by the pulse; A surface leakage current measuring step of measuring a change amount of a surface leakage current generated in the power semiconductor; And adjusting a pulse voltage according to a change amount of the surface leakage current to control the magnitude of the juxtaposition; And an aging method for improving the characteristics of the power semiconductor.

삭제delete

삭제delete

삭제delete

상기한 바와 같이 구성되고 작용하는 본 발명에 의하면, 복잡한 공정을 필요로 하지 않을 뿐만 아니라 이미 완성된 제품에 대해서도 간단한 에이징 처리를 통해 전력반도체의 표면누설전류층을 제거할 수 있으므로 저비용으로 고성능의 고신뢰성을 갖는 전력반도체를 제작할 수 있는 효과가 있다.According to the present invention constructed and operative as described above, a complicated process is not required, and a surface leakage current layer of a power semiconductor can be removed through a simple aging process for an already completed product, There is an effect that a power semiconductor having reliability can be manufactured.

도1은 p-i-n 구조를 가지는 전력용 다이오드의 일반적인 구조를 도시하는 단면도이고,
도2는 본 발명의 실시예에 따른 전력반도체의 특성 향상을 위한 에이징 장치를 도시하는 개념도이고,
도3은 본 발명의 실시예에 따른 전력반도체의 표면누설전류층 제거를 위한 특정 전압영역을 도시하는 그래프이고,
도4는 본 발명의 실시예를 적용한 전력반도체의 역방향 특성 변화를 도시하는 그래프이다.1 is a cross-sectional view showing a general structure of a power diode having a pin structure,
2 is a conceptual diagram illustrating an aging device for improving characteristics of a power semiconductor according to an embodiment of the present invention,
3 is a graph showing a specific voltage region for removing a surface leakage current layer of a power semiconductor according to an embodiment of the present invention,
4 is a graph showing a change in the reverse characteristic of the power semiconductor to which the embodiment of the present invention is applied.

이하, 첨부된 도면들을 참조하면서 본 발명의 바람직한 실시예에 대해 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시예에 따른 전력반도체의 특성 향상을 위한 에이징 장치는, 도2에 도시된 바와 같이, 전력반도체(1)가 블로킹 모드에서 동작되도록 소정 전압을 인가하는 전원공급부(20)와, 상기 전력반도체(1)에서 발생하는 누설전류를 측정하는 누설전류측정부(40)와, 상기 전력반도체(1)에 펄스형 전원을 공급하는 펄스발생부(60)와, 상기 전원공급부(20)와 상기 누설전류측정부(40) 및 상기 펄스발생부(60)를 전기적으로 제어하고 데이터 신호를 처리하는 제어부(80)를 포함한다. 여기서, 전력반도체 소자는 IGBT(Insulated Gate Bipolar Transistor), MOSFET(Metal Oxide Semiconductor Field Effect Transistor), HEMT(High Electron Mobility Transistor), JFET(Junction Field Effect Transistor), 다이오드 등이 가능하다.As shown in FIG. 2, the aging device for improving the characteristics of the power semiconductor according to the embodiment of the present invention includes a power supply unit 20 for applying a predetermined voltage to operate the power semiconductor 1 in the blocking mode, A leakage current measuring unit 40 for measuring a leakage current generated in the power semiconductor 1, a pulse generating unit 60 for supplying a pulsed power source to the power semiconductor 1, And a control unit (80) for electrically controlling the leakage current measuring unit (40) and the pulse generating unit (60) and processing a data signal. Here, the power semiconductor device may be an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), a HEMT (High Electron Mobility Transistor), a JFET (Junction Field Effect Transistor)

상기 전원공급부(20)는 전력반도체(1)를 블로킹 모드에서 동작시키기 위해 IGBT나 MOSFET와 같은 소자의 경우 게이트-소스 전극 또는 게이트-이미터 전극에 0V를 인가하는 것이 바람직하다. The power supply unit 20 preferably applies 0 V to the gate-source electrode or the gate-emitter electrode in the case of an element such as an IGBT or a MOSFET in order to operate the power semiconductor 1 in the blocking mode.

그러나, 최근 SiC나 GaN 기반의 전력반도체 소자들은 IGBT나 MOSFET와 같은 상시불통(normally-off) 소자보다는 HEMT나 JFET와 같은 상시개통(normally-on) 소자들이 많기 때문에 상기한 HEMT나 JFET의 경우 충분한 음(-) 전압을 인가하여야 블로킹 모드에서 동작이 가능하다. 여기서, 상시불통 소자일지라도 음(-) 전압이 필요할 수 있으므로 다양한 전압을 인가하여 전류-전압 관계를 측정한 후 정격을 충분히 보장할 수 있는 게이트 전압 범위를 선택하는 것이 바람직하다. However, recently, SiC or GaN-based power semiconductor devices have a large number of normally-on elements such as HEMTs and JFETs, rather than normally-off devices such as IGBTs and MOSFETs. It is possible to operate in blocking mode by applying negative (-) voltage. Here, since a negative (-) voltage may be required even if the device is always in a disconnected state, it is preferable to select a gate voltage range that can sufficiently guarantee the rated value after measuring the current-voltage relationship by applying various voltages.

한편, 다이오드는 상기 펄스발생부(60)가 단극(양전압) 펄스만 인가할 수 있을 경우에는 케소드를 측정소자의 드레인 전극에 연결하고 애노드는 측정소자의 소스 전극에 연결하면 블로킹 모드에서 동작하게 되므로 별도의 게이트 전압을 인가할 필요가 없다. 만약 상기한 펄스발생부(60)가 양극 펄스를 인가할 수 있다면 전극을 바꿀 필요 없이 상기 제어부(80)를 통해 펄스 극의 전환이 가능하게 된다.On the other hand, when the pulse generator 60 can apply only a single-pole (positive voltage) pulse, the diode operates in the blocking mode when the cathode is connected to the drain electrode of the measuring element and the anode is connected to the source electrode of the measuring element. It is not necessary to apply a separate gate voltage. If the pulse generator 60 can apply a bipolar pulse, the pulse electrode can be switched through the controller 80 without changing the electrode.

상기 누설전류측정부(40)는 측정소자인 전력반도체(1)의 누설전류를 측정하기 위한 전류프로브 및 전류계로 구성되어 에이징시 발생하는 누설전류 변화추이를 측정할 수 있을 정도의 샘플링 속도로 전류값을 측정한다. The leakage current measuring unit 40 is composed of a current probe and an ammeter for measuring a leakage current of the power semiconductor 1 as a measuring element, and outputs a current (current) at a sampling rate at which a change in a leakage current occurring at the time of aging can be measured Measure the value.

바람직하게는 샘플링 속도는 10μs 이하로 측정하는 것이, 1ms의 주기로 변화하는 펄스에 대해 100 전압포인트 이상에서 전류값을 읽을 수 있으므로 누설전류의 변화추이를 쉽게 알아볼 수 있다.Preferably, the sampling rate is 10 μs or less, and the current value can be read at 100 voltage points or more for a pulse having a period of 1 ms, so that the change in the leakage current can be easily recognized.

상기한 전력반도체(1) 소자들의 경우 표면누설전류가 일정 이하로 작더라도 소자가 인식하는 크기는 상대적으로 더 크다. 더욱이 전력반도체(1) 소자의 결함이 국소 영역에 있을 경우 상당량의 누설전류가 상기 국소 영역으로 흐르기 때문에 상기 결함 부분에서 인식되는 파워밀도는 현저히 높아져 인가되는 바이어스 시간이 길어질수록 발열이 높아져 소자가 소손될 수 있다. 특히, SiC와 GaN 기반의 전력반도체 소자들은 재료 품질이 실리콘에 미치지 못하기 때문에 다수의 결함이 존재하며 장시간의 바이어스를 가하면 소손될 확률이 다른 재료 기반의 전력반도체 소자보다 상대적으로 더 높다. 따라서, 상기 펄스발생부(60)는 일정 주기 이하의 고압펄스를 인가할 수 있어야 하는데, 특히 정현파 기준으로 1ms 이하의 주기를 가지는 것이 바람직하다. 여기서, 상기 펄스발생부(60)는 펄스 간격의 조절 가능할 수 있음은 물론이다.In the case of the power semiconductor (1) devices described above, the device recognizes a relatively large size even if the surface leakage current is smaller than a certain level. Furthermore, when a defect of the power semiconductor (1) device is located in the local region, a considerable amount of leakage current flows into the local region, so that the power density recognized by the defective portion becomes remarkably high. As the applied bias time becomes longer, . In particular, SiC and GaN-based power semiconductor devices have a number of defects because their material quality is less than silicon, and are more likely to be burned out with longer periods of bias than other material-based power semiconductor devices. Therefore, the pulse generating unit 60 should be capable of applying a high-voltage pulse of a predetermined period or less, and particularly preferably has a period of 1 ms or less on a sinusoidal wave basis. Here, it is a matter of course that the pulse interval of the pulse generator 60 may be adjustable.

이하, 본 발명의 실시예에 따른 전력반도체의 특성 향상을 위한 에이징 방법에 대해 설명하기로 하며, 전력반도체의 표면누설전류층을 제거하여 역방향 특성을 향상시키기 위한 방법으로 본 발명의 실시예에 따라, 블로킹모드 동작 단계와 펄스 인가 단계 및 표면누설전류층 제거 단계를 포함한다.Hereinafter, an aging method for improving characteristics of a power semiconductor according to an embodiment of the present invention will be described. A method for improving a reverse characteristic by removing a surface leakage current layer of a power semiconductor will now be described in accordance with an embodiment of the present invention. , A blocking mode operation step, a pulse application step, and a surface leakage current layer removal step.

먼저, 상기 블로킹 모드 동작 단계에서는 전력반도체를 블로킹 모드로 동작시키기 위해 상기 전력반도체의 게이트 전압을 조절한다. 여기서, 전력반도체의 전류-전압 특성에 기반하여 게이트 전압을 조절한다.First, in the blocking mode operation step, the gate voltage of the power semiconductor is adjusted to operate the power semiconductor in the blocking mode. Here, the gate voltage is adjusted based on the current-voltage characteristic of the power semiconductor.

다음으로, 펄스 인가 단계에서는 상기한 블로킹 모드에서 상기 전력반도체의 드레인 전극 또는 캐소드 전극에 펄스를 인가하되 전압을 점진적으로 증가시켜 상기 전력반도체가 소정의 전압영역에 도달하도록 조절한다. 여기서, 상기 펄스는 정현파 또는 삼각파인 것이 바람직하며 컨트롤러나 컴퓨터 등의 제어기기에 통해 선택 및 조절이 가능하다. 그리고, 상기 전압영역은 도3에 도시된 바와 같이 상기 전력반도체의 항복전압 영역의 65% 내지 80%인 것이, 줄열에 의해 전력반도체 소자가 소손되지 않고 역방향 특성을 향상시키는 데에 바람직하다.Next, in the pulse applying step, a pulse is applied to the drain electrode or the cathode electrode of the power semiconductor in the blocking mode, and the voltage is gradually increased to adjust the power semiconductor to reach a predetermined voltage region. Here, the pulse is preferably a sinusoidal wave or a triangular wave and can be selected and controlled by a controller or a control device such as a computer. The voltage region is preferably 65% to 80% of the breakdown voltage region of the power semiconductor, as shown in FIG. 3, in order to improve the reverse characteristic without damaging the power semiconductor device by the juxtaposition.

다음으로, 표면누설전류층 제거 단계에서는 상기 펄스 인가 단계에서 조절된 전압영역을 유지시켜 상기 펄스로 인해 발생하는 줄열에 의해 상기 전력반도체의 표면누설전류층이 제거되도록 한다.Next, in the step of removing the surface leakage current layer, the surface leakage current layer of the power semiconductor is removed by the juxtaposition generated by the pulse while maintaining the voltage region adjusted in the pulse application step.

한편, 상기 전력반도체에서 발생하는 표면누설전류의 변화량을 측정하는 표면누설전류 측정 단계와, 상기 표면누설전류의 변화량에 따라 펄스전압을 조절하여 줄열의 크기를 제어하는 펄스전압 조절단계를 더 포함할 수 있다. 이를 통해 누설전류의 변화 추이를 지켜보면서 상기 누설전류의 변화량에 따라 펄스전압을 조절할 수 있다. The method may further include a surface leakage current measuring step of measuring a variation amount of a surface leakage current generated in the power semiconductor, and a pulse voltage adjusting step of controlling a size of the row string by adjusting a pulse voltage according to a change amount of the surface leakage current . Accordingly, the pulse voltage can be controlled according to the change amount of the leakage current while watching the change of the leakage current.

도4는 본 발명의 실시예를 적용한 전력반도체의 역방향 특성 변화를 도시하는 그래프이다. 도4에 도시된 바에 따르면, 전력반도체 소자의 표면누설전류층 제거를 위한 에이징을 10초, 300초, 600초, 수행한 결과이며, 10초와 600초의 에이징 결과를 비교하면 누설전류는 약 1/1000 수준으로 감소하였고 항복전압은 약 2배 증가한 것을 알 수 있다.4 is a graph showing a change in the reverse characteristic of the power semiconductor to which the embodiment of the present invention is applied. As shown in FIG. 4, the aging for removing the surface leakage current layer of the power semiconductor device is performed for 10 seconds, 300 seconds, 600 seconds. When the aging results of 10 seconds and 600 seconds are compared, / 1000 and the breakdown voltage increased about 2 times.

지금까지 설명한 본 발명에 의하면, 복잡한 공정을 필요로 하지 않을 뿐만 아니라 이미 완성된 제품에 대해서도 간단한 에이징 처리를 통해 전력반도체의 표면누설전류층을 제거할 수 있으므로 저비용으로 고성능의 고신뢰성을 갖는 전력반도체를 제작할 수 있는 효과가 있다.According to the present invention described above, not only a complicated process is required but also a surface leakage current layer of a power semiconductor can be removed by a simple aging process even for a finished product, so that a power semiconductor Can be produced.

전술한 내용은 후술할 발명의 청구범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 상술하였다. 상술한 실시예들은 해당 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상의 범위에서 다양한 수정 및 변경이 가능할 것이다. 이러한 다양한 수정 및 변경 또한 본 발명의 기술적 사상의 범위 내라면 하기에서 기술되는 본 발명의 청구범위에 속한다 할 것이다.The foregoing has outlined rather broadly the features and technical advantages of the present invention in order that the claims of the invention to be described below may be better understood. The embodiments described above are susceptible to various modifications and changes within the technical scope of the present invention by those skilled in the art. These various modifications and changes are also within the scope of the technical idea of the present invention and will be included in the claims of the present invention described below.

1: 전력반도체
2: 플라즈마층 4: 표면보호층
20: 전원공급부 40: 누설전류측정부
60: 펄스발생부 80: 제어부1: Power semiconductor
2: Plasma layer 4: Surface protective layer
20: Power supply unit 40: Leakage current measuring unit
60: Pulse generator 80:

Claims (5)

삭제delete 삭제delete 삭제delete 전력반도체를 블로킹 모드로 동작시키기 위해 상기 전력반도체의 게이트 전압을 조절하는 블로킹모드 동작 단계;
상기 블로킹 모드에서 상기 전력반도체의 드레인 전극 또는 캐소드 전극에 펄스를 인가하되 전압을 점진적으로 증가시켜 상기 전력반도체의 전압영역이 항복전압 영역의 65% 내지 80% 사이에 도달하도록 조절하는 펄스 인가 단계; 및
상기 펄스 인가 단계에서 조절된 전압영역을 유지시켜 상기 펄스로 인해 발생하는 줄열에 의해 상기 전력반도체의 표면누설전류층이 제거되도록 하는 표면누설전류층 제거 단계;
를 포함하는 것을 특징으로 하는 전력반도체의 특성 향상을 위한 에이징 방법.A blocking mode operation step of adjusting a gate voltage of the power semiconductor to operate the power semiconductor in a blocking mode;
Applying a pulse to the drain electrode or the cathode electrode of the power semiconductor in the blocking mode to gradually increase the voltage so that the voltage region of the power semiconductor reaches between 65% and 80% of the breakdown voltage region; And
A surface leakage current layer removing step of maintaining the voltage region adjusted in the pulse applying step and removing the surface leakage current layer of the power semiconductor by the juxtaposition generated by the pulse;
And an aging step for improving the characteristics of the power semiconductor. 전력반도체를 블로킹 모드로 동작시키기 위해 상기 전력반도체의 게이트 전압을 조절하는 블로킹모드 동작 단계;
상기 블로킹 모드에서 상기 전력반도체의 드레인 전극 또는 캐소드 전극에 펄스를 인가하되 전압을 점진적으로 증가시켜 상기 전력반도체가 소정의 전압영역에 도달하도록 조절하는 펄스 인가 단계;
상기 펄스 인가 단계에서 조절된 전압영역을 유지시켜 상기 펄스로 인해 발생하는 줄열에 의해 상기 전력반도체의 표면누설전류층이 제거되도록 하는 표면누설전류층 제거 단계;
상기 전력반도체에서 발생하는 표면누설전류의 변화량을 측정하는 표면누설전류 측정 단계; 및
상기 표면누설전류의 변화량에 따라 펄스전압을 조절하여 줄열의 크기를 제어하는 펄스전압 조절단계;
를 포함하는 것을 특징으로 하는 전력반도체의 특성 향상을 위한 에이징 방법.A blocking mode operation step of adjusting a gate voltage of the power semiconductor to operate the power semiconductor in a blocking mode;
A pulse applying step of applying a pulse to the drain electrode or the cathode electrode of the power semiconductor in the blocking mode so as to gradually increase the voltage so that the power semiconductor reaches a predetermined voltage region;
A surface leakage current layer removing step of maintaining the voltage region adjusted in the pulse applying step and removing the surface leakage current layer of the power semiconductor by the juxtaposition generated by the pulse;
A surface leakage current measuring step of measuring a change amount of a surface leakage current generated in the power semiconductor; And
Adjusting a pulse voltage according to a change amount of the surface leakage current to control the magnitude of the juxtaposition;
And an aging step for improving the characteristics of the power semiconductor.
KR1020120120404A 2012-10-29 2012-10-29 Aging apparatus for improve characteristics of the power semiconductors and method thereof KR101418000B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120120404A KR101418000B1 (en) 2012-10-29 2012-10-29 Aging apparatus for improve characteristics of the power semiconductors and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120120404A KR101418000B1 (en) 2012-10-29 2012-10-29 Aging apparatus for improve characteristics of the power semiconductors and method thereof

Publications (2)

Publication Number Publication Date
KR20140054657A KR20140054657A (en) 2014-05-09
KR101418000B1 true KR101418000B1 (en) 2014-07-09

Family

ID=50886474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120120404A KR101418000B1 (en) 2012-10-29 2012-10-29 Aging apparatus for improve characteristics of the power semiconductors and method thereof

Country Status (1)

Country Link
KR (1) KR101418000B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101531018B1 (en) * 2014-07-14 2015-06-24 한국전기연구원 Failure prediction method of power semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414794A (en) * 1990-05-08 1992-01-20 Idemitsu Kosan Co Ltd Manufacture of organic electroluminescence element
KR100276624B1 (en) * 1997-10-31 2001-02-01 요시토미 마사오 Power semiconductor device and manufacturing method thereof
KR100595250B1 (en) * 2004-03-08 2006-07-03 엘지전자 주식회사 method for aging of organics electroluminunce device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414794A (en) * 1990-05-08 1992-01-20 Idemitsu Kosan Co Ltd Manufacture of organic electroluminescence element
KR100276624B1 (en) * 1997-10-31 2001-02-01 요시토미 마사오 Power semiconductor device and manufacturing method thereof
KR100595250B1 (en) * 2004-03-08 2006-07-03 엘지전자 주식회사 method for aging of organics electroluminunce device

Also Published As

Publication number Publication date
KR20140054657A (en) 2014-05-09

Similar Documents

Publication Publication Date Title
Kizilyalli et al. Reliability studies of vertical GaN devices based on bulk GaN substrates
US9476933B2 (en) Apparatus and methods for qualifying HEMT FET devices
TW201421044A (en) Voltage detecting circuit and method for measuring characteristic of transistor
CN110794278B (en) SiC MOSFET surge performance test method
CN102955112B (en) Method for pre-screening direct-current steady state power aging in GaN-based devices
Kozak et al. Degradation and recovery of GaN HEMTs in overvoltage hard switching near breakdown voltage
CN111337807B (en) High-frequency high-voltage dynamic on-resistance test circuit and measurement method of switching device
US9863999B2 (en) Circuit and method for inspecting semiconductor device
US20140363906A1 (en) Method of testing semiconductor device
Zhang et al. Surge energy robustness of GaN gate injection transistors
KR101418000B1 (en) Aging apparatus for improve characteristics of the power semiconductors and method thereof
Chihani et al. Temperature and voltage effects on HTRB and HTGB stresses for AlGaN/GaN HEMTs
Yang et al. Impact of threshold voltage instability on static and switching performance of GaN devices with p-GaN gate
Wu et al. Analysis of slow de-trapping phenomena after a positive gate bias on AlGaN/GaN MIS-HEMTs with in-situ Si3N4/Al2O3 bilayer gate dielectrics
Bergogne et al. Demonstration of the normally-off bi-directional GaN AC switch
CN114414977B (en) Apparatus for measuring high electron mobility transistor
Xu et al. The mitigating effects of the threshold voltage shifting on the false turn-on of GaN E-HEMTs
US11031932B2 (en) Power module
JP2013041969A (en) Semiconductor device, method for manufacturing the same, and testing apparatus
Modolo et al. A generalized approach to determine the switching reliability of GaN HEMTs on-wafer level
XueYang et al. Investigation of high-temperature-reverse-bias (HTRB) degradation on AlGaN/GaN HEMTs
JP2021092463A (en) Testing method for power semiconductor and testing device for power semiconductor
Wang et al. Reliability evaluation and failure analysis of AlGaN/GaN high electron mobility transistor by photo emission microscope
Jianzhi Experimental and microscopic analysis of 600V GaN-GIT under the short-circuit aging tests
CN219842511U (en) Semiconductor detection circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 6