KR101404465B1 - Lead frame for manufacturing semiconductor package - Google Patents

Lead frame for manufacturing semiconductor package Download PDF

Info

Publication number
KR101404465B1
KR101404465B1 KR1020110142942A KR20110142942A KR101404465B1 KR 101404465 B1 KR101404465 B1 KR 101404465B1 KR 1020110142942 A KR1020110142942 A KR 1020110142942A KR 20110142942 A KR20110142942 A KR 20110142942A KR 101404465 B1 KR101404465 B1 KR 101404465B1
Authority
KR
South Korea
Prior art keywords
slots
stress
semiconductor package
lead frame
slot
Prior art date
Application number
KR1020110142942A
Other languages
Korean (ko)
Other versions
KR20130074871A (en
Inventor
김성규
김기정
김병진
편동영
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020110142942A priority Critical patent/KR101404465B1/en
Publication of KR20130074871A publication Critical patent/KR20130074871A/en
Application granted granted Critical
Publication of KR101404465B1 publication Critical patent/KR101404465B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 반도체 패키지 제조용 리드프레임에 관한 것으로서, 더욱 상세하게는 사이드 프레임의 코너 부분에 집중되는 응력을 해소하여 반도체 패키지의 불량을 줄일 수 있도록 새롭게 개선된 반도체 패키지 제조용 리드프레임에 관한 것이다.
이를 위해, 본 발명은 사이드 프레임내에 다수의 반도체 패키지 영역이 매트릭스 배열로 형성된 반도체 패키지 제조용 리드프레임에 있어서, 상기 사이드프레임의 내측 코너 영역에서 이중 타이바의 외끝단과 인접한 위치에 외부력에 의한 응력 작용 방향을 변경시켜 응력을 분산시킬 수 있는 2개 이상의 응력 분산경로 형성용 슬롯을 서로 교차 배열되게 관통 형성하여서 된 것을 특징으로 하는 반도체 패키지 제조용 리드프레임을 제공한다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to a lead frame for manufacturing a semiconductor package, and more particularly, to a lead frame for manufacturing a new and improved semiconductor package capable of reducing a stress concentrated on a corner portion of a side frame,
The present invention provides a leadframe for manufacturing a semiconductor package in which a plurality of semiconductor package regions are formed in a matrix array in a side frame, Wherein at least two slots for forming stress distribution paths are formed so as to cross each other so as to be able to distribute the stress by changing the acting direction.

Description

반도체 패키지 제조용 리드프레임{Lead frame for manufacturing semiconductor package}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a lead frame for manufacturing a semiconductor package,

본 발명은 반도체 패키지 제조용 리드프레임에 관한 것으로서, 더욱 상세하게는 사이드 프레임의 코너 부분에 집중되는 응력을 해소하여 반도체 패키지의 불량을 줄일 수 있도록 새롭게 개선된 반도체 패키지 제조용 리드프레임에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to a lead frame for manufacturing a semiconductor package, and more particularly, to a lead frame for manufacturing a new and improved semiconductor package capable of reducing a stress concentrated on a corner portion of a side frame,

통상적으로, 반도체 패키지를 제조하기 위한 기판의 한 종류인 금속 재질의 리드프레임은 전체 골격을 이루는 사이드프레임과, 반도체 칩이 실장되는 칩탑재판과, 상기 사이드프레임과 칩탑재판을 일체로 연결하는 타이바와, 사이드프레임으로부터 칩탑재판의 사방 모서리에 인접되게 연장된 다수의 리드로 구성되어 있다.Typically, a lead frame made of a metal, which is a kind of a substrate for manufacturing a semiconductor package, is composed of a side frame constituting the entire framework, a chip mounting plate on which the semiconductor chip is mounted, A tie bar, and a plurality of leads extending from the side frames adjacent to the four corners of the chip mounting plate.

이러한 리드프레임의 한 종류로서, 반도체 패키지를 칩의 크기에 가깝게 경박단소화시킬 수 있고, 또한 단위 생산성을 향상시킬 수 있는 소위 "마이크로 리드프레임(MLF: Micro Lead Frame)"이 사용되고 있으며, 이 마이크로 리드프레임은 다수의 반도체 패키지 영역이 매트릭스 배열을 이루도록 제작되고 있다.As one type of such a lead frame, a so-called "micro lead frame" (MLF) is used which can thin and shorten the semiconductor package to a size close to the chip and improve the unit productivity. The lead frame is manufactured such that a plurality of semiconductor package regions are arranged in a matrix array.

첨부한 도 4는 종래의 마이크로 리드프레임의 일례를 나타내는 평면도로서, 다수의 반도체 패키지 영역이 매트릭스 배열로 형성된 것을 나타내고 있고, 반도체 칩 부착공정과, 반도체 칩과 리드 간을 도전성 와이어로 연결하는 공정과, 반도체 칩 및 도전성 와이어 등을 외부로부터 보호하기 위하여 몰딩 컴파운드 수지에 의한 몰딩 공정이 완료된 상태를 나타내고 있다.Fig. 4 is a plan view showing an example of a conventional micro lead frame in which a plurality of semiconductor package regions are formed in a matrix array. The semiconductor chip attaching step, the step of connecting the semiconductor chip and the lead with a conductive wire, , A semiconductor chip, a conductive wire, and the like from the outside, the molding process using the molding compound resin is completed.

도 4에서, 도면부호 12는 리드프레임(10)의 사이드프레임을 나타내고, 도면부호 14는 몰딩 컴파운드 수지(16)의 바깥으로 연장된 외부리드를 나타낸다.In Fig. 4, reference numeral 12 denotes a side frame of the lead frame 10, and reference numeral 14 denotes an external lead extending out of the molding compound resin 16.

또한, 상기 사이드프레임(12)의 내측 코너 부분에는 반도체 칩이 탑재된 칩탑재판과 일체로 연결되는 타이바(18)가 형성되어 있으며, 이 타이바(18)는 칩탑재판을 견고하게 지지하기 위하여 양 갈래로 나누어진 이중 타이바로 형성되어 있다.A tie bar 18 integrally connected to the chip mounting plate on which the semiconductor chip is mounted is formed at an inner corner of the side frame 12, and the tie bar 18 firmly supports the chip mounting plate A double tie bar has been formed to divide it into two halves.

이때, 상기 사이드프레임(12)과 이중 타이바(18)의 경계 영역, 즉 사이드프레임(12)의 내측 코너 영역중 이중 타이바(18)의 외끝단과 인접한 위치에 사다리꼴 형상의 슬롯(20)이 관통 형성되어 있다.At this time, a trapezoidal slot 20 is formed in a boundary area between the side frame 12 and the double tie bar 18, that is, at a position adjacent to the outer end of the double tie bar 18 in the inner corner area of the side frame 12, Respectively.

상기 슬롯(20)은 외부력(예를 들어, 공정간 핸들링시 작용하는 외부력 또는 개개의 반도체 패키지로 펀칭하는 공정 등을 거치면서 작용하는 외부력)에 의한 응력이 이중 타이바(18)쪽으로 집중될 때, 응력을 분산시켜 해소해주는 역할을 한다.The slots 20 are designed so that stresses due to external forces (e.g., external forces acting upon external forces acting during handling between processes or through punching into individual semiconductor packages, etc.) When concentrated, it serves to dissipate stress.

상기와 같이 몰딩 공정이 완료된 후, 개개의 패키지로 분리시키기 위한 펀칭 공정이 진행되는데, 첨부한 도 5에서 보듯이 펀칭수단이 각 외부리드(14)를 일정하게 절단해주는 1차 펀칭 공정과 코너부분의 이중 타이바(18)를 절단해주는 2차 펀칭 공정이 순차적으로 진행됨으로써, 매트릭스 배열을 이루고 있던 각 반도체 패키지가 낱개의 패키지로 분리되는 상태가 된다.After the molding process is completed as described above, a punching process is performed to separate the packages into individual packages. As shown in FIG. 5, the punching process includes a first punching process for uniformly cutting the outer leads 14, The second punching process for cutting off the double tie bar 18 of the semiconductor package is sequentially performed so that the semiconductor packages having the matrix arrangement are separated into individual packages.

그러나, 외부력에 의한 응력을 분산시켜 해소해주기 위한 슬롯(20)이 사이드프레임(12)의 내측 코너 영역중 이중 타이바(18)의 외끝단과 바로 인접한 위치에 형성됨에 따라, 슬롯(20)에서 응력을 모두 분산시키지 못하고 일부 잔여 응력이 이중 타이바(18)쪽으로 집중되어, 결국 첨부한 도 5에서 보듯이 이중 타이바(18)가 몰딩 컴파운드 수지(16)와의 경계면으로부터 탈락되어 벌어지는 불량 현상이 발생하고, 또한 이중 타이바(18)와 인접한 외부리드(14)도 몰딩 컴파운드 수지(16)와의 경계면으로부터 탈락되어 벌어지는 등의 불량이 발생하는 문제점이 있었다.
However, since the slot 20 for dispersing and relieving the stress due to the external force is formed at a position immediately adjacent to the outer end of the double tie bar 18 in the inner corner area of the side frame 12, The residual stress is concentrated on the double tie bar 18 and the double tie bars 18 are detached from the interface with the molding compound resin 16 as shown in FIG. And the outer leads 14 adjacent to the double tie bars 18 also fall off from the interface with the molding compound resin 16 and cause defects such as widening.

본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 사이드프레임과 이중 타이바의 경계 영역, 즉 사이드프레임의 내측 코너 영역중 이중 타이바의 외끝단과 인접한 위치에 외부력에 의한 응력 작용 방향을 변경시키는 동시에 분산시킬 수 있는 새로운 구조의 응력 분산경로 형성용 슬롯을 형성시킨 반도체 패키지 제조용 리드프레임을 제공하는데 그 목적이 있다.
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and it is an object of the present invention to provide a method of manufacturing a double-tie bar in which a stress acting direction by an external force is provided at a boundary region between a side frame and a double- And a slot for forming a stress distribution path of a new structure capable of being dispersed at the same time.

상기한 목적을 달성하기 위한 본 발명은: 사이드 프레임내에 다수의 반도체 패키지 영역이 매트릭스 배열로 형성된 반도체 패키지 제조용 리드프레임에 있어서, 상기 사이드프레임의 내측 코너 영역에서 이중 타이바의 외끝단과 인접한 위치에 외부력에 의한 응력 작용 방향을 변경시켜 응력을 분산시킬 수 있는 2개 이상의 응력 분산경로 형성용 슬롯을 서로 교차 배열되게 관통 형성하여서 된 것을 특징으로 하는 반도체 패키지 제조용 리드프레임을 제공한다.According to an aspect of the present invention, there is provided a lead frame for manufacturing a semiconductor package in which a plurality of semiconductor package regions are formed in a matrix array in a side frame, the lead frame being disposed at a position adjacent to an outer end of a double tie bar in an inner corner region of the side frame Wherein at least two slots for forming stress distribution paths are formed so as to cross each other so that stress can be dispersed by changing a stress acting direction by an external force.

바람직하게는, 상기 응력 분산경로 형성용 슬롯은 2단으로 수직 절곡된 형상을 갖는 2개의 슬롯을 서로 교차 배열시킨 것임을 특징으로 한다.Preferably, the slot for forming the stress dispersion path is formed by two slots having a vertically curved shape crossing each other in two stages.

또는, 상기 응력 분산경로 형성용 슬롯은 3개의 직사각형 슬롯을 서로 교차 배열시킨 것임을 특징으로 한다.Alternatively, the slot for forming the stress dispersion path is formed by arranging three rectangular slots in an intersecting manner.

또는, 상기 응력 분산경로 형성용 슬롯은 2개의 직각형 슬롯을 서로 교차 배열시킨 것임을 특징으로 한다.Alternatively, the slot for forming the stress dispersion path may be formed by intersecting two rectangular slots.

바람직하게는, 상기 응력 분산경로 형성용 슬롯은 2단으로 수직 절곡된 형상을 갖는 슬롯과, 직사각형 슬롯과, 직각형 슬롯 중 선택된 2개 이상을 서로 교차 배열시킨 것임을 특징으로 한다.Preferably, the slot for forming the stress dispersion path is formed by intersecting at least two selected from a slot having a vertically bent shape in two stages, a rectangular slot and a rectangular slot.

또는, 상기 응력 분산경로 형성용 슬롯은 4개의 원형 슬롯을 서로 교차 배열시킨 것임을 특징으로 한다.Alternatively, the stress dispersion path forming slot is formed by intersecting four circular slots.

또는, 상기 응력 분산경로 형성용 슬롯은 3개의 타원형 슬롯을 서로 교차 배열시킨 것임을 특징으로 한다.Alternatively, the stress dispersion path forming slot is formed by three elliptical slots arranged in an intersecting relation with each other.

바람직하게는, 상기 사이드 프레임의 외측 코너 영역을 이루는 외측 코너단이 라운드 형상으로 형성된 것을 특징으로 한다.
Preferably, an outer corner end constituting an outer corner area of the side frame is formed in a round shape.

상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.Through the above-mentioned means for solving the problems, the present invention provides the following effects.

본 발명에 따르면, 사이드 프레임과 이중 타이바의 경계 영역, 즉 사이드프레임의 내측 코너 영역중 이중 타이바의 외끝단과 인접한 위치에 2개 이상의 응력 분산경로 형성용 슬롯을 교차 배열로 형성시켜줌으로써, 외부력에 의한 응력이 각 응력 분산경로 형성용 슬롯의 사이 경로를 따라 변경되면서 용이하게 분산 제거될 수 있다.According to the present invention, two or more stress distribution path forming slots are formed in a crossing arrangement at a boundary region between the side frame and the double tie bars, that is, adjacent to the outer ends of the double tie bars of the inner corner areas of the side frames, The stress due to the external force can be easily dispersed and removed while changing along the path between the slots for forming the respective stress distribution paths.

이렇게 응력 방향을 전환시키는 동시에 응력을 분산 제거해줌으로써, 이중 타이바가 몰딩 컴파운드 수지와의 경계면으로부터 탈락되는 불량 현상 및 외부리드가 몰딩 컴파운드 수지와의 경계면으로부터 탈락되어 벌어지는 불량 현상 등을 용이하게 방지하여, 반도체 패키지의 품질을 크게 향상시킬 수 있다.By thus changing the direction of stress and dispersing the stress, it is possible to easily prevent a failure phenomenon in which the double tie bars are separated from the interface with the molding compound resin and a failure phenomenon in which the external leads are removed from the interface with the molding compound resin, The quality of the semiconductor package can be greatly improved.

또한, 사이드 프레임의 외측 코너 영역을 이루는 외측 코너단을 응력 분산에 유리한 라운드 형상으로 형성하여, 공정간 핸들링시 응력이 외측 코너단에 작용하는 것을 분산시켜줄 수 있다.
In addition, the outer corner ends constituting the outer corner regions of the side frames are formed in a round shape favorable to stress dispersion, so that the stress acting on the outer corner ends during the inter-process handling can be dispersed.

도 1은 본 발명에 따른 반도체 패키지 제조용 리드프레임를 나타내는 평면도,
도 2는 본 발명에 따른 반도체 패키지 제조용 리드프레임를 펀칭하는 과정과, 펀칭 후의 낱개로 분리된 반도체 패키지 구조를 보여주는 단면도,
도 3a 내지 도 3e는 본 발명에 따른 반도체 패키지 제조용 리드프레임의 응력 해소 구조에 대한 여러가지 실시예를 보여주는 요부 평면도,
도 4는 종래의 반도체 패키지 제조용 리드프레임을 나타내는 평면도,
도 5는 종래의 반도체 패키지 제조용 리드프레임를 펀칭하는 과정과, 펀칭 후의 낱개로 분리된 반도체 패키지에서 크랙이 발생되는 것을 설명하는 이미지.1 is a plan view showing a lead frame for manufacturing a semiconductor package according to the present invention,
FIG. 2 is a cross-sectional view illustrating a process of punching a lead frame for manufacturing a semiconductor package according to the present invention, and a semiconductor package structure after punching,
FIGS. 3A to 3E are a plan view showing a stress relieving structure of a lead frame for manufacturing a semiconductor package according to the present invention,
4 is a plan view showing a lead frame for manufacturing a conventional semiconductor package,
FIG. 5 is a view illustrating a process of punching a lead frame for manufacturing a conventional semiconductor package, and a crack occurring in a semiconductor package separated after punching.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부한 도 1에서 보는 바와 같이, 본 발명의 리드프레임은 골격 역할을 하는 사이드 프레임내에 다수의 반도체 패키지 영역이 매트릭스 배열을 이루며 형성되어 있고, 도면부호 16은 각 반도체 패키지 영역에 반도체 칩과 도전성 와이어 등을 봉지시키며 몰딩된 몰딩 컴파운드 수지를 나타낸다.1, the lead frame of the present invention has a plurality of semiconductor package regions formed in a matrix array in a side frame serving as a skeleton, and reference numeral 16 denotes a semiconductor chip, And so on.

이때, 상기 사이드 프레임(12)의 사방 모서리와 외부리드(14)가 일체로 연결되고, 특히 사이드 프레임(12)의 각 코너 영역중 내측 부분에는 반도체 칩이 탑재된 칩탑재판과 일체로 연결되는 이중 타이바(18)가 일체로 연결되어 있다.At this time, the four corners of the side frame 12 and the outer leads 14 are integrally connected to each other. In particular, an inner portion of each corner region of the side frame 12 is integrally connected to a chip mounting plate on which the semiconductor chip is mounted And the double tie bars 18 are integrally connected.

본 발명에 따르면, 상기 사이드 프레임(12)과 이중 타이바(18)의 경계 영역, 즉 사이드 프레임(12)의 내측 코너 영역중 이중 타이바(18)의 외끝단과 인접한 위치에 외부력에 의한 응력 작용 방향을 변경시키는 동시에 응력전달 길이를 길게 늘려서 응력을 용이하게 분산시킬 수 있는 2개 이상의 응력 분산경로 형성용 슬롯(30)이 서로 교차 배열되면서 관통 형성된다.According to the present invention, at the boundary region between the side frame 12 and the double tie bar 18, that is, at the position adjacent to the outer end of the double tie bar 18 in the inner corner area of the side frame 12, Two or more stress distribution path forming slots 30 are formed so as to intersect each other while changing the stress acting direction and at the same time extending the stress transmission length to easily disperse the stress.

상기와 같이 2개 이상의 응력 분산경로 형성용 슬롯(30)이 적용된 리드프레임의 각 반도체 패키지 영역(11)에 몰딩 컴파운드 수지(16)에 의한 몰딩 공정이 완료된 후, 개개의 패키지로 분리시키기 위한 펀칭 공정이 진행되는데, 첨부한 도 2에서 보듯이 펀칭수단이 각 외부리드(14)를 일정하게 절단해주는 1차 펀칭 공정과 코너부분의 이중 타이바(18)를 절단해주는 2차 펀칭 공정이 순차적으로 진행됨으로써, 매트릭스 배열을 이루고 있던 각 반도체 패키지가 낱개의 패키지로 분리되는 상태가 된다.After the molding process with the molding compound resin 16 is completed in each semiconductor package area 11 of the lead frame to which the two or more stress distribution path forming slots 30 are applied, 2, the first punching process in which the punching means cuts the outer leads 14 uniformly and the second punching process in which the double tie bar 18 in the corner portion is cut are sequentially performed, As a result, each of the semiconductor packages constituting the matrix array is separated into individual packages.

첨부한 도 2에서 보듯이, 낱개로 분리된 반도체 패키지는 칩탑재판(33)에 부착된 반도체 칩(34)과, 반도체 칩(34)과 내부리드(35) 간을 도전 가능하게 연결하는 와이어(36) 등이 몰딩 컴파운드 수지(16)에 의하여 봉지된 구조, 그리고 열방출을 위하여 칩탑재판(33) 및 내부리드(35)의 저면이 외부로 노출되는 구조를 이루게 된다.2, the semiconductor package is composed of a semiconductor chip 34 attached to a chip mounting plate 33 and a wire 34 electrically connecting the semiconductor chip 34 and the internal lead 35 And the bottom surface of the chip mounting plate 33 and the inner lead 35 are exposed to the outside for the purpose of heat dissipation.

본 발명의 제1실시예에 따른 응력 분산경로 형성용 슬롯(30)은 첨부한 도 3a에 도시된 바와 같이, 2단으로 수직 절곡된 형상을 갖는 슬롯(30a) 2개를 서로 교차 배열시킨 것으로 구성된다.The slot 30 for forming a stress dispersion path according to the first embodiment of the present invention is formed by two slots 30a which are vertically bent in two stages, .

따라서, 사이드 프레임(12)의 코너쪽으로부터 외부력(예를 들어, 공정간 핸들링시 작용하는 외부력 또는 위와 같이 개개의 반도체 패키지로 분리하는 펀칭 공정 등을 거치면서 작용하는 외부력)에 의한 응력이 전달되면, 응력의 전달 방향이 서로 교차 배열된 2단으로 수직 절곡된 형상을 갖는 슬롯(30a) 사이로 꺽어지며 전환됨으로써, 응력이 이중 타이바(18)에 도달하기 전에 분산되어 제거될 수 있고, 그에 따라 이중 타이바(18)가 몰딩 컴파운드 수지(16)와의 경계면으로부터 탈락되는 불량 현상 및 외부리드(14)가 몰딩 컴파운드 수지(16)와의 경계면으로부터 탈락되어 벌어지는 불량 현상 등을 용이하게 방지할 수 있다.Therefore, the stress caused by the external force (for example, an external force acting during handling between processes or an external force acting through a punching process for separating the semiconductor package into individual semiconductor packages) from the corner of the side frame 12 The stress can be dispersed and removed before the stress reaches the double tie bar 18 by turning and switching between the slots 30a having the vertically bent shape in two stages crossing each other in the direction of transmission of the stress Thereby preventing a failure phenomenon in which the double tie bar 18 is separated from the interface with the molding compound resin 16 and a defective phenomenon in which the outer lead 14 is dropped from the interface with the molding compound resin 16 .

본 발명의 제2실시예에 따른 응력 분산경로 형성용 슬롯(30)은 첨부한 도 3b에 도시된 바와 같이, 3개의 직사각형 슬롯(30b)을 서로 교차 배열시킨 것으로 구성된다.The slot 30 for forming a stress dispersion path according to the second embodiment of the present invention is constituted by three rectangular slots 30b crossed with each other, as shown in FIG. 3B.

따라서, 사이드 프레임(12)의 코너쪽으로부터 외부력(예를 들어, 공정간 핸들링시 작용하는 외부력 또는 위와 같이 개개의 반도체 패키지로 분리하는 펀칭 공정 등을 거치면서 작용하는 외부력)에 의한 응력이 전달되면, 응력의 전달 방향이 서로 교차 배열된 3개의 직사각형 슬롯(30b) 사이로 꺽어지며 전환됨으로써, 응력이 이중 타이바(18)에 도달하기 전에 분산되어 제거될 수 있고, 마찬가지로 이중 타이바(18)가 몰딩 컴파운드 수지(16)와의 경계면으로부터 탈락되는 불량 현상 및 외부리드(14)가 몰딩 컴파운드 수지(16)와의 경계면으로부터 탈락되어 벌어지는 불량 현상 등을 용이하게 방지할 수 있다.Therefore, the stress caused by the external force (for example, an external force acting during handling between processes or an external force acting through a punching process for separating the semiconductor package into individual semiconductor packages) from the corner of the side frame 12 The stress can be dispersed and removed before reaching the double tie bar 18 by turning and switching between the three rectangular slots 30b crossing each other in the direction of transmission of the stress, 18 are removed from the interface with the molding compound resin 16 and defective phenomenon that the external lead 14 is removed from the interface with the molding compound resin 16 can be easily prevented.

본 발명의 제3실시예에 따른 응력 분산경로 형성용 슬롯(30)은 첨부한 도 3c에 도시된 바와 같이, 2개의 직각형 슬롯(30c)을 서로 교차 배열시킨 것으로 구성된다.The slot 30 for forming a stress dispersion path according to the third embodiment of the present invention is constituted by two right-angled slots 30c crossed with each other, as shown in FIG.

마찬가지로, 사이드 프레임(12)의 코너쪽으로부터 외부력(예를 들어, 공정간 핸들링시 작용하는 외부력 또는 위와 같이 개개의 반도체 패키지로 분리하는 펀칭 공정 등을 거치면서 작용하는 외부력)에 의한 응력이 전달되면, 응력의 전달 방향이 서로 교차 배열된 2개의 직각형 슬롯(30c) 사이로 꺽어지며 전환됨으로써, 응력이 이중 타이바(18)에 도달하기 전에 분산되어 용이하게 제거될 수 있다.Similarly, stress caused by the external force (for example, an external force acting upon handling between processes, or an external force acting through a punching process for separating into individual semiconductor packages as described above) from the corner of the side frame 12 The stress can be dispersed and removed easily before the stress reaches the double tie bars 18 by turning and switching between the two right angle slots 30c crossing each other.

본 발명의 제4실시예에 따른 응력 분산경로 형성용 슬롯(30)은 첨부한 도 1 및 도 2에 도시된 바와 같이, 2단으로 수직 절곡된 형상을 갖는 슬롯(30a)과, 직사각형 슬롯(30b)과, 직각형 슬롯(30c) 중 선택된 2개 이상을 서로 교차 배열시킨 것으로 구성되고, 도 1 및 도 2에서는 2단으로 수직 절곡된 형상을 갖는 슬롯(30a)과 직각형 슬롯(30c)이 조합된 예를 나타낸다.1 and 2, the slot 30 for forming a stress dispersion path according to the fourth embodiment of the present invention includes a slot 30a having a vertically bent shape in two stages, 30b and a right angle slot 30c. In FIGS. 1 and 2, the slot 30a and the right angle slot 30c, which are vertically bent in two stages, This is a combined example.

따라서, 사이드 프레임(12)의 코너쪽으로부터 외부력(예를 들어, 공정간 핸들링시 작용하는 외부력 또는 위와 같이 개개의 반도체 패키지로 분리하는 펀칭 공정 등을 거치면서 작용하는 외부력)에 의한 응력이 전달되면, 응력의 전달 방향이 서로 교차 배열된 2단으로 수직 절곡된 형상을 갖는 슬롯(30a)과 직각형 슬롯(30c)이 사이로 꺽어지며 전환됨으로써, 응력이 이중 타이바(18)에 도달하기 전에 분산되어 용이하게 제거될 수 있다.Therefore, the stress caused by the external force (for example, an external force acting during handling between processes or an external force acting through a punching process for separating the semiconductor package into individual semiconductor packages) from the corner of the side frame 12 The slot 30a and the rectangular slot 30c having a vertically curved shape having two stages in which the directions of transmission of the stresses are crossed each other are bent and switched so that the stress reaches the double tie bars 18 Before being dispersed and easily removed.

본 발명의 제5실시예에 따른 응력 분산경로 형성용 슬롯(30)은 첨부한 도 3d에 도시된 바와 같이, 4개의 원형 슬롯(30d)을 서로 교차 배열시킨 것으로 구성된다.The slot 30 for forming a stress dispersion path according to the fifth embodiment of the present invention is constituted by four circular slots 30d crossed with each other as shown in Fig.

마찬가지로, 사이드 프레임(12)의 코너쪽으로부터 외부력(예를 들어, 공정간 핸들링시 작용하는 외부력 또는 위와 같이 개개의 반도체 패키지로 분리하는 펀칭 공정 등을 거치면서 작용하는 외부력)에 의한 응력이 전달되면, 응력의 전달 방향이 서로 교차 배열된 4개의 원형 슬롯(30d) 사이로 꺽어지며 전환됨으로써, 응력이 이중 타이바(18)에 도달하기 전에 분산되어 용이하게 제거될 수 있다.Similarly, stress caused by the external force (for example, an external force acting upon handling between processes, or an external force acting through a punching process for separating into individual semiconductor packages as described above) from the corner of the side frame 12 The stress can be dispersed and removed easily before the stress reaches the double tie bars 18 by turning and switching between the four circular slots 30d crossing each other in the direction of transmission of the stress.

본 발명의 제6실시예에 따른 응력 분산경로 형성용 슬롯(30)은 첨부한 도 3e에 도시된 바와 같이, 3개의 타원형 슬롯(30e)을 서로 교차 배열시킨 것으로 구성된다.The stress distribution path forming slot 30 according to the sixth embodiment of the present invention consists of three elliptical slots 30e crossed with each other, as shown in FIG. 3E.

제6실시예 또한, 사이드 프레임(12)의 코너쪽으로부터 외부력(예를 들어, 공정간 핸들링시 작용하는 외부력 또는 위와 같이 개개의 반도체 패키지로 분리하는 펀칭 공정 등을 거치면서 작용하는 외부력)에 의한 응력이 전달되면, 응력의 전달 방향이 서로 교차 배열된 3개의 타원형 슬롯(30e) 사이로 꺽어지며 전환됨으로써, 응력이 이중 타이바(18)에 도달하기 전에 분산되어 용이하게 제거될 수 있다.The sixth embodiment can also be applied to the case where an external force (for example, an external force acting during handling between processes, or an external force acting through a punching process for separating into individual semiconductor packages as described above) , The stress can be dispersed and easily removed before the stress reaches the double tie bars 18, by switching the direction of stress transmission between the three elliptical slots 30e crossing each other and turning .

한편, 상기 사이드 프레임(12)의 외측 코너 영역을 이루는 외측 코너단(32)을 응력 분산에 유리한 라운드 형상으로 형성함으로써, 반도체 패키징을 위한 각 공정간 핸들링시 외측 코너단에 작용하는 응력을 1차적으로 분산시켜줄 수 있다.
On the other hand, by forming the outer corner section 32 forming the outer corner area of the side frame 12 in a round shape favorable to stress dispersion, the stress acting on the outer corner ends during handling between the processes for semiconductor packaging can be primarily .

10 : 리드프레임
11 : 반도체 패키지 영역
12 : 사이드 프레임
14 : 외부리드
16 : 몰딩 컴파운드 수지
18 : 이중 타이바
20 : 슬롯
30 : 응력 분산경로 형성용 슬롯
30a : 2단으로 수직 절곡된 형상을 갖는 슬롯
30b : 직사각형 슬롯
30c : 직각형 슬롯
30d : 원형 슬롯
30e : 타원형 슬롯
32 : 외측 코너단10: Lead frame
11: semiconductor package area
12: Side frame
14: External lead
16: Molding compound resin
18: Double Tie Bar
20: Slot
30: Slot for stress distribution path formation
30a: a slot having a vertically bent shape in two stages
30b: rectangular slot
30c: Right angle slot
30d: Circular slot
30e: Oval slot
32: Outer corner section

Claims (8)

반도체 칩이 탑재된 칩탑재판과 일체로 연결되는 이중 타이바(18)가 사이드 프레임(12)의 각 코너 영역에 형성된 반도체 패키지 제조용 리드프레임에 있어서,
상기 사이드 프레임(12)의 내측 코너 영역에서 이중 타이바(18)의 외끝단과 인접한 위치에 2개 이상의 응력 분산경로 형성용 슬롯(30)을 서로 교차 배열되게 관통 형성하여서, 외부력에 의한 응력이 이중 타이바(18)쪽으로 집중될 때, 외부력에 의한 응력 작용 방향을 서로 교차 배열된 2개 이상의 슬롯(30) 사이 경로를 따라 변경되며 분산 제거될 수 있도록 한 것을 특징으로 하는 반도체 패키지 제조용 리드프레임.
A lead frame for manufacturing a semiconductor package, wherein a double tie bar (18) integrally connected to a chip mounting plate on which a semiconductor chip is mounted is formed in each corner area of the side frame (12)
Two or more stress distribution path forming slots (30) are formed in an inner corner area of the side frame (12) at positions adjacent to the outer ends of the double tie bars (18) so as to cross each other, Wherein the direction of stress acting by the external force is varied along the path between the two or more slots (30), which are arranged in an intersecting manner, and can be dispersed and removed when concentrated toward the double tie bars (18) Lead frame.
청구항 1에 있어서,
상기 응력 분산경로 형성용 슬롯(30)은 2단으로 수직 절곡된 형상을 갖는 슬롯(30a) 2개를 서로 교차 배열시킨 것임을 특징으로 하는 반도체 패키지 제조용 리드프레임.
The method according to claim 1,
Wherein the slots (30) for forming a stress dispersion path are formed by arranging two slots (30a) having a vertically bent shape in two tiers crossing each other.
청구항 1에 있어서,
상기 응력 분산경로 형성용 슬롯(30)은 3개의 직사각형 슬롯(30b)을 서로 교차 배열시킨 것임을 특징으로 하는 반도체 패키지 제조용 리드프레임.
The method according to claim 1,
Wherein the stress distribution path forming slot (30) is formed by intersecting three rectangular slots (30b).
청구항 1에 있어서,
상기 응력 분산경로 형성용 슬롯(30)은 2개의 직각형 슬롯(30c)을 서로 교차 배열시킨 것임을 특징으로 하는 반도체 패키지 제조용 리드프레임.
The method according to claim 1,
Wherein the stress dispersion path forming slot (30) is formed by intersecting two rectangular slots (30c).
청구항 1에 있어서,
상기 응력 분산경로 형성용 슬롯(30)은 2단으로 수직 절곡된 형상을 갖는 슬롯(30a)과, 직사각형 슬롯(30b)과, 직각형 슬롯(30c) 중 선택된 2개 이상을 서로 교차 배열시킨 것임을 특징으로 하는 반도체 패키지 제조용 리드프레임.
The method according to claim 1,
The stress dispersion path forming slot 30 is formed by intersecting two or more selected of the slots 30a having a vertically bent shape in two stages, the rectangular slots 30b and the rectangular slots 30c Characterized in that the lead frame for manufacturing a semiconductor package.
청구항 1에 있어서,
상기 응력 분산경로 형성용 슬롯(30)은 4개의 원형 슬롯(30d)을 서로 교차 배열시킨 것임을 특징으로 하는 반도체 패키지 제조용 리드프레임.
The method according to claim 1,
Wherein the stress distribution path forming slot (30) is formed by intersecting the four circular slots (30d) with each other.
청구항 1에 있어서,
상기 응력 분산경로 형성용 슬롯(30)은 3개의 타원형 슬롯(30e)을 서로 교차 배열시킨 것임을 특징으로 하는 반도체 패키지 제조용 리드프레임.
The method according to claim 1,
Wherein the stress distribution path forming slot (30) is formed by intersecting three elliptical slots (30e).
청구항 1에 있어서,
상기 사이드 프레임(12)의 외측 코너 영역을 이루는 외측 코너단(32)이 라운드 형상으로 형성된 것을 특징으로 하는 반도체 패키지 제조용 리드프레임.The method according to claim 1,
And an outer corner section (32) forming an outer corner area of the side frame (12) is formed in a round shape.
KR1020110142942A 2011-12-27 2011-12-27 Lead frame for manufacturing semiconductor package KR101404465B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110142942A KR101404465B1 (en) 2011-12-27 2011-12-27 Lead frame for manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110142942A KR101404465B1 (en) 2011-12-27 2011-12-27 Lead frame for manufacturing semiconductor package

Publications (2)

Publication Number Publication Date
KR20130074871A KR20130074871A (en) 2013-07-05
KR101404465B1 true KR101404465B1 (en) 2014-06-12

Family

ID=48988852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110142942A KR101404465B1 (en) 2011-12-27 2011-12-27 Lead frame for manufacturing semiconductor package

Country Status (1)

Country Link
KR (1) KR101404465B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952737B (en) * 2015-06-30 2017-12-26 通富微电子股份有限公司 A kind of package frame structure and production method with aluminium strip or L pin or projection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687946B2 (en) * 1995-08-16 1997-12-08 日本電気株式会社 Lead frame
JP2907181B2 (en) * 1997-03-31 1999-06-21 日本電気株式会社 Lead frame for semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687946B2 (en) * 1995-08-16 1997-12-08 日本電気株式会社 Lead frame
JP2907181B2 (en) * 1997-03-31 1999-06-21 日本電気株式会社 Lead frame for semiconductor device

Also Published As

Publication number Publication date
KR20130074871A (en) 2013-07-05

Similar Documents

Publication Publication Date Title
KR101486790B1 (en) Micro Lead Frame for semiconductor package
JP6143468B2 (en) Lead frame
JP4799385B2 (en) Manufacturing method of resin-encapsulated semiconductor device and wiring board therefor
KR20080094198A (en) Lead frame and semiconductor apparatus having the same
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
KR101404465B1 (en) Lead frame for manufacturing semiconductor package
KR101472660B1 (en) Substrate strip
JP2014160855A (en) Resin encapsulated semiconductor device and manufacturing method of the same
US10497679B2 (en) Wafer level package and wafer level chip size package
JP5183572B2 (en) Lead frame and semiconductor device
KR101209472B1 (en) Lead frame for fabricating semiconductor package and Method for fabricating semiconductor package using the same
JP5467506B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
US20130056860A1 (en) Resin-encapsulated semiconductor device
JP2005277231A (en) Resin sealed semiconductor apparatus and its manufacturing method
CN104347570B (en) Non-terminal type semiconductor packages and its assemble method
CN110648990A (en) Substrate structure and manufacturing process
TW202024746A (en) Light board module for LED display screen capable of reducing total reflection occurred in the packaging material and having consistent color performance
KR101836640B1 (en) Lead frame for semiconductor package and method for manufacturing the same
KR101660442B1 (en) Lead frame for semiconductive package and method for manufacturing the same
TW201801261A (en) Lead frame and method of manufacturing semiconductor package
JP2009152324A (en) Method of manufacturing semiconductor device
JP4476977B2 (en) Semiconductor device
JP2008049595A (en) Wiring substrate, semiconductor device using the same and its manufacturing method
US20150206829A1 (en) Semiconductor package with interior leads
KR101077023B1 (en) Lead frame for multi-row QFN package and method of manufacturing a semiconductor package with the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170511

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190513

Year of fee payment: 6