KR101397264B1 - 키­값 스토어를 포함하는 메모리 시스템 - Google Patents

키­값 스토어를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR101397264B1
KR101397264B1 KR1020120086078A KR20120086078A KR101397264B1 KR 101397264 B1 KR101397264 B1 KR 101397264B1 KR 1020120086078 A KR1020120086078 A KR 1020120086078A KR 20120086078 A KR20120086078 A KR 20120086078A KR 101397264 B1 KR101397264 B1 KR 101397264B1
Authority
KR
South Korea
Prior art keywords
memory
key
value
kvs
data
Prior art date
Application number
KR1020120086078A
Other languages
English (en)
Other versions
KR20130018597A (ko
Inventor
아쯔히로 기노시따
다까오 마루까메
고스께 다쯔무라
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20130018597A publication Critical patent/KR20130018597A/ko
Application granted granted Critical
Publication of KR101397264B1 publication Critical patent/KR101397264B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/28—Databases characterised by their database models, e.g. relational or object models
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/16—Memory access

Abstract

일 실시 형태에 따르면, 키와, 상기 키에 대응하는 값의 쌍으로서 키-값 데이터를 포함하는 키-값 스토어를 포함하는 메모리 시스템은, 제1 메모리(14), 제어 회로(11) 및 제2 메모리(12)를 포함한다. 제1 메모리(14)는 데이터를 저장하는 데이터 영역과, 키-값 데이터를 포함하는 테이블 영역을 포함하도록 구성된다. 제어 회로(11)는 제1 메모리(14)에 대하여 어드레스 지정에 의한 기입 및 판독을 행하고, 키-값 스토어에 기초하는 요구를 실행하도록 구성된다. 제2 메모리(12)는 제어 회로(11)로부터의 명령에 따라 키-값 데이터를 저장하도록 구성된다. 제어 회로(11)는 제1 메모리(14)에 저장되는 키-값 데이터와, 제2 메모리(12)에 저장되는 키-값 데이터를 이용하여 집합 연산을 행한다.

Description

키­값 스토어를 포함하는 메모리 시스템{MEMORY SYSTEM INCLUDING KEY-VALUE STORE}
본 명세서에 설명되는 실시 형태들은, 일반적으로 호스트 시스템에 의해 엑세스되고 키-값 스토어를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템을 포함하는 최근의 일반적인 컴퓨터 시스템에서는, 많은 데이터 조작, 특히, 데이터 집합을 처리하는 조작이 빈발하고 있다. 예를 들어, 전문(full text) 검색 시스템에서 A와 B의 두개의 키워드를 포함하는 데이터를 찾아내기 위한 조작은, A를 포함하는 데이터의 집합과 B을 포함하는 데이터의 집합의 적집합(intersection)을 구하는 것이다.
현재 가장 널리 이용되는 일반적인 컴퓨터 시스템은, 어드레스를 이용하여 데이터를 관리하는 메모리 시스템이다. 이러한 방식으로 데이터를 처리한다면, 데이터와 어드레스는 서로 일대일 대응으로 관리된다. 따라서, 전술된 바와 같은 데이터 집합을 처리하기 위해서는, 일반적으로 복잡한 알고리즘에 기초한 소프트웨어 처리가 필수적이다.
한편, 데이터를 어드레스 대신, 그 내용(contents) 자체를 이용하여 관리하는 메모리 시스템도 존재한다. 그러나, 이들 메모리 시스템은 특수 용도에 이용되기는 하여도, 비용이나 기존 시스템과의 호환성의 관점에서, 일반적인 컴퓨터 시스템에서 이용되는 것은 드물었다.
종래의 컴퓨터 시스템에서는 데이터 집합을 처리하는 경우, 그 메모리 시스템상의 제약으로 인하여, 복잡한 소프트웨어 처리가 필요하다. 이는 성능을 열화시키고 시스템을 취급하기 어렵게 한다.
일반적으로, 일 실시 형태에 따르면, 키와 상기 키에 대응하는 값의 쌍으로서 키-값 데이터를 포함하는 키-값 스토어를 포함하는 메모리 시스템은, 제1 메모리, 제어 회로 및 제2 메모리를 포함한다. 제1 메모리는 데이터를 저장하는 데이터 영역과, 키-값 데이터를 포함하는 테이블 영역을 포함하도록 구성된다. 제어 회로는 제1 메모리에 대하여 어드레스 지정에 의한 기입 및 판독을 행하고 키-값 스토어에 기초하는 요구를 실행하도록 구성된다. 제2 메모리는 제어 회로로부터의 명령에 따라 키-값 데이터를 저장하도록 구성된다. 제어 회로는 제1 메모리에 저장되는 키-값 데이터와, 제2 메모리에 저장되는 키-값 데이터를 이용하여 집합 연산을 행한다.
이하의 설명에서, 동일한 기능 및 배열을 갖는 구성 요소에 대해서는, 동일한 참조 부호를 붙이고, 중복 설명은 필요할 경우에만 행한다.
본 실시 형태에 따른 집합 연산이 가능한 메모리 시스템(검색 메모리)은, 적어도 하나의 키-값 스토어 기능(이하, KVS(key-value store))을 갖는 메모리를 포함한다. KVS란, 키와 값의 쌍을 기입하고, 키를 지정하는 것으로 값을 판독할 수 있는 데이터베이스 관리 방식이다. KVS에서 데이터는 키와, 키에 대응하는 값의 쌍인 키-값 데이터로서 관리된다. 검색 요구로서 키가 부여되면, 키에 대응하는 값이 출력될 수 있다. 본 명세서에서는, 이러한 KVS를 갖는 메모리를 이후 KVS 메모리라 한다.
이하에서는, KVS 메모리 및 그 명령에 대해서 상세히 설명한다.
KVS 메모리는 통상의 메모리 엑세스 명령 외에 적어도 GET, PUT, DELETE 등의 KVS 명령을 포함하는 메모리이며, 이들 명령의 의미는 다음과 같다.
(1) GET(key, value): 요소(value)가 지정되지 않는(NULL) 경우, 키에 대응하는 데이터 집합을 얻는다. 요소(value)가 지정된 경우, 데이터 집합 중에 값이 존재하면 값 자체 또는 TRUE를 돌려준다. 데이터 집합 중에 값이 존재하지 않으면, 공 집합(NULL) 혹은 FALSE를 돌려준다. 또한, 키에 대응하는 데이터 집합이 없는 경우, 공 집합(NULL) 혹은 FALSE를 돌려준다.
(2) PUT(key, value): 키에 대응하는 데이터 집합에 요소(value)를 추가한다. 요소가 데이터 집합 중에 이미 존재하는 경우에는 아무것도 하지 않는다.
(3) DELETE(key, value): 키에 대응하는 데이터 집합으로부터 요소(value)를 삭제한다. 요소가 데이터 집합중에 존재하지 않으면 아무것도 하지 않는다.
이하에서는, KVS 메모리의 실제 배열예 및 동작예를 설명한다.
도 1은, 본 실시 형태에 이용되는 KVS 메모리의 제1 배열예를 나타내는 도면이다.
도 1에 나타낸 바와 같이, KVS 메모리(14)는, 예를 들어 메모리 컨트롤러(13) 및 해시 생성기(16)에 접속되어 있다. 또한, 메모리 컨트롤러(13)에는 호스트 시스템(100)이 접속되어 있다. 해시 생성기(16)는 임의 길이의 데이터를 고정 길이의 비트 열로 변환하는 소위 해시 함수의 기능을 갖는다. 호스트 시스템(100)은 중앙 연산 처리 장치(CPU) 및 메인 메모리를 포함한다.
KVS 메모리(14)로서 DRAM 등의 범용 메모리가 이용된다. KVS 메모리(14)는 적어도 2개의 메모리 영역, 즉 해시 테이블 영역(14A)과 실제 데이터 영역(14B)으로 나누어질 수 있다. KVS 메모리(14)는 복수의 메모리 영역을 가질 수 있지만, 해시 테이블 영역(14A)의 사이즈는, 해시 생성기(16)에 의해 생성되는 해시값(고정 길이 비트 데이터)으로 표현될 수 있는 사이즈보다 크다. 해시 테이블 영역(14A)은, 키의 실제 어드레스를 저장할 수 있는 영역과, 값의 실제 어드레스를 저장할 수 있는 영역으로 나누어질 수 있다. 해시 테이블 영역(14A)의 메모리 용량은, 고정되어 있는 것이 아니라, 키-값 스토어를 기초로 하는 요구에 따라 가변(확장 혹은 축소)될 수 있다. 또한, 실제 데이터 영역(14B)에는 데이터가 저장된다.
메모리 컨트롤러(13)는, 호스트 시스템(100)으로부터 수신한 KVS 명령을 해석하고, KVS 메모리(14) 및 해시 생성기(16)에 대해 후술되는 동작을 행한다.
"animal" 이라는 키가 KVS 메모리(14)에 아직 존재하지 않는 경우를 상정한다. "PUT(animal, dog)" 및 "PUT(animal, cat)"의 명령을 메모리 컨트롤러(13)가 순서대로 수신하면, 해시 생성기(16)는 "animal", "dog" 및 "cat"에 대응하는 해시값을 생성한다. 이들 해시값은 순서대로 158, 98 및 188의 고정 길이를 갖는 비트 열이라고 상정한다.
이러한 상태에서, 해시 테이블 영역(14A) 내의 해시값에 대응하는 어드레스의 내용(contents)을 조사함으로써, "animal"이라는 키가 이미 저장되어 있는지를 판정한다. 키는 아직 존재하고 있지 않기 때문에(값이 0), 이들 실제 데이터를 저장하기 위한 영역(1020, 1055 및 1090)이 확보되어, 이들 영역의 선두 어드레스가 해시 테이블 영역(14A)의 키 영역에 저장된다. 확보된 영역(1020, 1055 및 1090)에는 "animal", "dog" 및 "cat"의 실제 데이터가 저장된다.
또한, "animal"이라는 키와 데이터 집합 {dog, cat}을 관련짓기 위해서, 실제 데이터 영역(14B)에 각각의 요소용의 영역을 확보하고, 그 선두 어드레스(1100)를 해시 테이블 영역(14A)의 "animal"에 해당하는 값 영역에 기입한다. 이후, 요소들의 선두 어드레스들을 배열함으로써 얻어진 데이터(1055, 1090)가 실제 데이터 영역(14B)에 저장된다.
그 결과, KVS 메모리(14) 내에 "animal"이라는 키에 대응하는 데이터 집합 {dog, cat}이 형성된다. 도 1에는 KVS 메모리(14)의 내부 상태가 나타나 있다.
이후, "GET(animal, NULL)"이라는 명령을 메모리 컨트롤러(13)가 수신했다고 상정한다. 이러한 경우, 해시 테이블 영역(14A)의 "animal"의 해시값으로서 어드레스(0158)에 기입된 값 영역(1100)의 내용(contents)(요소의 실제 데이터의 선두 어드레스)으로부터 실제 데이터가 판독된다. 즉 {dog, cat}이 호스트 시스템(100)에 출력된다.
명령이 GET(animal, dog)인 경우, 메모리 컨트롤러(13)는 어떠한 요소도 출력하지 않고, 제2 인수인 "dog"와 일치하는 요소가 있었을 때만, "dog" 또는 TRUE를 호스트 시스템(100)에 출력한다. 명령이 GET(animal, lion)인 경우, 일치하는 요소가 없기 때문에, 메모리 컨트롤러(13)는 NULL 또는 FALSE를 호스트 시스템(100)에 출력한다.
또한, "DELETE(animal, dog)"이라는 명령을 메모리 컨트롤러(13)가 수신하면, "animal"에 대응하는 데이터 집합으로부터 "dog"가 삭제된다. 보다 구체적으로, 어드레스(1100)로부터 시작되는 요소들이 조사되어, "dog"을 제외한 나머지(1090)가 값으로서 기입된다. 대안으로서, 새롭게 실제 데이터 영역(14B) 내에 확보된 메모리 영역에 "dog"을 제외한 요소를 순차적으로 기입하고, 마지막으로 해시 테이블 영역(14A) 내의 "animal"의 값 영역을 재기입함으로써, 본래의 어드레스(1100)를 개방할 수도 있다.
DELETE를 실행할 때, "dog"의 요소 바로 그 자체가 "animal" 이외의 집합에 속해 있지 않을 경우, "dog"라는 요소에 의해 사용되는 메모리를 개방하는 동작(garbage collection)이 수행될 경우가 있다는 것에 주목해야 한다.
명령이 GET(animal, NULL)일 경우, {cat}을 호스트 시스템(100)에 돌려준다. 명령이 DELETE(animal, cat)일 경우, 해시 테이블 영역(14A) 내의 "animal"의 키 영역 및 값 영역은 개방되고, "animal"이라는 키에 대응하는 데이터 집합은 소멸된다. 즉, 명령이 GET(animal, NULL)일 경우, 공 집합(NULL)을 호스트 시스템(100)에 돌려준다.
전술된 방법 이외에도, KVS 메모리의 배열을 구현하는 몇 가지 방법이 있다. 실제예로서, 도 1에 나타낸 배열에서 연상 메모리(CAM: Content-Addressable Memory)를 이용하여 해시 테이블 영역(14A)을 형성하는 방법을 이하에서 설명한다.
도 2는 본 실시 형태에 이용되는 KVS 메모리의 제2 배열예를 나타내는 도면이다.
본 배열예는, KVS 메모리로서의 CAM-RAM(142)과, 호스트 시스템(100)으로부터 입력된 KVS 명령을 해석하고 CAM-RAM(142) 및 기타의 모듈을 제어하는 메모리 컨트롤러(13)를 포함한다.
CAM-RAM(142)은 테이블 영역으로서의 CAM부(142A)와, 데이터 영역으로서의 RAM(Random Access Memory)부(142B)를 포함한다. RAM부(142B)로서는, DRAM이나 NAND 플래시 메모리 등의 범용 메모리를 이용할 수 있다. 연상 메모리(CAM부)에는 몇가지 종류가 있지만, 본 예에서는 어드레스를 이용한 통상의 기입 및 판독 외에, 입력 데이터(키)가 CAM에 포함되어 있을 경우에 고정 길이의 데이터(값)을 돌려주는 CAM을 CAM부(142A)에 채용한다. 즉, CAM부(142A)는, 입력 데이터(키)와 모든 저장 데이터를 동시에 병렬로 비교하여 입력 데이터가 각각의 저장 데이터와 일치하는지를 판정하고, 입력 데이터와 일치한 저장 데이터의 값을 출력하는 기능을 갖는다.
CAM-RAM은, 연상 메모리(CAM)가 어드레스를 출력시키고, 어드레스에 의해 엑세스된 RAM이 데이터를 출력하는 시스템이다. CAM-RAM에서는, 해시값을 이용함 없이, 키와 값을 직접 판독 및 기입할 수 있다. 이는, 도 1에 나타낸 배열예와 비교할 때, 해시 생성기(16)가 불필요해진다.
이제부터 제2 배열예에서의 KVS 명령의 동작에 대해 설명한다.
"animal", "dog" 및 "cat"이라는 키가 CAM부(142A)에 아직 존재하지 않는 경우를 상정한다. "PUT(animal, dog)" 및 "PUT(animal, cat)"이라는 명령을 메모리 컨트롤러(13)가 순서대로 수신하면, 메모리 컨트롤러(13)는 키가 CAM부(142A)에 이미 저장되어 있는지를 조사한다. 이들 키가 아직 존재하고 있지 않기 때문에, 이들 키가 CAM부(142A)에 저장된다. 이후, RAM부(142B)에 기억 영역을 확보함으로써, CAM부 내의 요소들("dog" 및 "cat")의 값들(본 예에서는 선두 어드레스로서의 1055 및 1090)이 집합으로서 저장된다. 또한, 이러한 집합의 선두 어드레스(1100)가 CAM부(142A)의 키("animal")의 값으로서 저장된다.
전술된 집합은 CAM부 내에 저장될 수도 있지만, 일반적으로 CAM은 RAM에 비해서 비트당 비용이 높기 때문에, 전술된 바와 같은 방법을 이용하는 것이 바람직하다. 도 2에는 CAM-RAM(142)의 내부 상태가 나타나 있다.
이후, "GET(animal, NULL)"이라는 명령을 메모리 컨트롤러(13)가 수신했다고 상정하면, CAM부(142A) 내의 "animal"(키)에 대한 값인 1100을 RAM부(142B) 내의 어드레스로 하여, 집합{1055, 1090}이 판독될 수 있으며, 집합{1055,1090}을 CAM부(142A) 내의 어드레스로 하여 얻어진 키 영역, 즉 {dog, cat}이 호스트 시스템(100)에 출력된다.
명령이 GET(animal, dog)일 경우, 메모리 컨트롤러(13)는 어떠한 요소도 출력하지 않고, 제2 인수로서 "dog"과 일치하는 요소가 있을 때에만, "dog" 또는 TRUE를 호스트 시스템(100)에 출력한다. 명령이 GET(animal, lion)일 경우, 일치하는 요소가 없기 때문에, 메모리 컨트롤러(13)는 NULL 또는 FALSE를 호스트 시스템(100)에 출력한다.
또한, "DELETE(animal, dog)"이라는 명령을 메모리 컨트롤러(13)가 수신하면, "animal"에 대응하는 데이터 집합으로부터 "dog"가 삭제된다. 보다 구체적으로, 어드레스(1100)로부터 시작하는 요소들이 조사되고, "dog"을 제외한 나머지(1090)가 값으로서 기입된다. 대안으로서, 새롭게 RAM부 내에 확보된 메모리 영역에 "dog"을 제외한 요소들을 순차적으로 기입하고, 마지막으로 CAM부(142A)의 "animal"의 값 영역을 재기입함으로써, 본래의 어드레스(1100)를 개방할 수도 있다.
DELETE를 실행할 때, "dog"의 요소 바로 그 자체가 "animal" 이외의 집합에 속해 있지 않을 경우, "dog"라는 요소에 의해 사용되는 메모리를 개방하는 동작(garbage collection)이 수행되는 경우가 있다는 것에 주목해야 한다.
명령이 GET(animal, NULL)일 경우, {cat}을 호스트 시스템(100)에 돌려준다. 또한, 명령이 DELETE(animal, cat)일 경우, CAM부(142A) 내의 "animal"의 키 영역 및 값 영역이 개방되고, "animal"이라는 키에 대응하는 데이터 집합은 소멸된다. 즉, 명령이 GET(animal, NULL)일 경우, 공 집합(NULL)을 호스트 시스템(100)에 돌려준다.
도 1은 일 실시 형태에 이용되는 KVS 메모리의 제1 배열예를 나타내는 도면.
도 2는 일 실시 형태에 이용되는 KVS 메모리의 제2 배열예를 나타내는 도면.
도 3은 제1 실시 형태의 메모리 시스템의 하드웨어 배열을 나타내는 블록도.
도 4는 제1 실시 형태의 메인 메모리에서의 데이터 영역의 배열예를 나타내는 도면.
도 5는 제1 실시 형태에서의 AND 연산의 처리를 나타내는 흐름도.
도 6은 제1 실시 형태에서의 OR 연산의 처리를 나타내는 흐름도.
도 7은 제1 실시 형태에서의 NOT 연산의 처리를 나타내는 흐름도.
도 8은 제1 실시 형태의 변형예 1의 메모리 시스템의 하드웨어 배열을 나타내는 블록도.
도 9는 제1 실시 형태의 변형예 2의 메모리 시스템의 하드웨어 배열을 나타내는 블록도.
도 10은 제1 실시 형태의 변형예 3의 메모리 시스템의 하드웨어 배열을 나타내는 블록도.
도 11은 제2 실시 형태의 메모리 시스템의 하드웨어 배열을 나타내는 블록도.
도 12는 제2 실시 형태의 변형예 1의 메모리 시스템의 하드웨어 배열을 나타내는 블록도.
도 13은 제2 실시 형태의 변형예 2의 메모리 시스템의 하드웨어 배열을 나타내는 블록도.
[제1 실시 형태]
[1] 하드웨어 배열
우선, 제1 실시 형태의 메모리 시스템의 하드웨어 배열에 대해 설명한다.
도 3은, 제1 실시 형태의 메모리 시스템의 하드웨어 배열을 나타내는 블록도이다.
도 3에 나타낸 바와 같이, 메모리 시스템은 CPU(11), 메인 메모리(12), 메모리 컨트롤러(13) 및 KVS 메모리(14)를 포함한다. CPU(11), 메인 메모리(12) 및 메모리 컨트롤러(13)는 버스(15)에 의해 접속된다.
CPU(11)는 메인 메모리(12), 메모리 컨트롤러(13) 및 KVS 메모리(14)를 제어하고, (후술하는) 집합 연산을 행한다. 메모리 컨트롤러(13)는, KVS 메모리(14) 및 기타의 메모리(도시 생략)를 제어한다. 메모리 컨트롤러(13)는 다이렉트 메모리 엑세스(DMA; Direct Memory Access) 기능을 갖는 회로를 포함한다. DMA 기능을 이용하면, 메모리 컨트롤러(13)와 메인 메모리(12) 간의 데이터 전송을, CPU(11) 없이 직접 제어할 수 있다.
KVS 메모리(14)는 도 1 또는 도 2에 나타낸 바와 같은 데이터 영역을 포함한다. KVS 메모리(14)의 배열 및 동작은, 도 1 또는 도 2를 참조로 하여 설명한 바와 같으므로, 그 반복 설명은 생략한다.
도 4는 메인 메모리(12)에서의 데이터 영역의 배열예를 나타낸다. CPU(11) 및 메인 메모리(12)는 키-값 스토어(KVS)를 갖는 메모리를 형성한다. 예를 들어, CPU(11)가 해시값을 생성하는 기능을 갖는 경우, 메인 메모리(12)는, 도 4에 나타낸 바와 같이, 해시 테이블 영역(12A)과 실제 데이터 영역(12B)을 포함한다. 또한, 메인 메모리(12)는 주기억 디바이스로서 데이터 및 명령 코드를 저장한다.
[2] 집합 연산
다음으로, 제1 실시 형태의 메모리 시스템에서의 집합 연산에 대해 설명한다.
KVS 메모리(14) 내에 "animal = {dog, tuna, cat}"과 "fish = {porgy, tuna, salmon}"이라는 2개의 데이터 집합이 저장되어 있다고 상정한다. 이하에서는 AND 연산, OR 연산 및 NOT 연산의 처리를 설명한다.
(1) AND 연산
도 5는 제1 실시 형태에서의 AND 연산의 처리를 나타내는 흐름도이다.
실제예로서, "animal AND fish"라는 연산의 처리를 설명한다. 우선, CPU(11)는 메모리 컨트롤러(13)를 통해서 KVS 메모리(14)에 대해 "GET(animal, NULL)"이라는 명령을 발행한다(스텝 S1). 계속해서, CPU(11)는 "GET(animal, NULL)"의 명령에 응하여, KVS 메모리(14)로부터 출력된 데이터 집합을, 전술된 KVS 명령의 동작과 동일한 방식으로(해시 함수 등을 소프트웨어로 처리) "answer" 집합으로서 메인 메모리(12)에 저장시킨다. 즉, CPU(11)는 메인 메모리(12)에 대해 "PUT(answer, dog)", "PUT(answer, tuna)" 및 "PUT(answer, cat)"이라는 명령을 발행한다. 이 결과, "answer ={dog, tuna, cat}"이라는 집합이 메인 메모리(12)에 저장된다(스텝 S2). 그래서, 메인 메모리(12)는 키-값 데이터를 갖는 메모리로서 기능한다. 즉, 메인 메모리(12)에는 키로서의 "answer"와 값으로서의 {dog, tuna, cat}의 쌍이 저장된다.
이후, CPU(11)는 메인 메모리(12) 내의 "answer" 집합 내의 각각의 요소가, KVS 메모리(14) 내의 "fish" 집합 내에 존재하는지를 조사한다. 처음에는, CPU(11)가 KVS 메모리(14)에 대하여 "GET(fish, dog)"라는 명령을 발행한다(스텝 S3). 돌려주는 값은 FALSE 이기 때문에, CPU(11)는 메인 메모리(12) 내의 "answer" 집합 내의 요소 "dog"를 삭제한다. 즉, CPU(11)는 메인 메모리(12)에 대하여 "DELETE(answer, dog)"의 명령을 발행한다(스텝 S4).
계속해서, CPU(11)는 메인 메모리(12) 내의 "answer" 집합 내의 모든 요소의 처리가 종료되었는지를 판정한다(스텝 S5). "answer" 집합 내의 모든 요소의 처리가 완전히 종료되지 않았기 때문에, CPU(11)는 스텝 S3으로 복귀하고, 스텝 S3 이후의 처리를 반복한다.
CPU(11)는, KVS 메모리(14) 내의 "fish" 집합에서 "tuna"를 검색한다. 즉, CPU(11)는 KVS 메모리(14)에 대하여 "GET(fish, tuna)"라는 명령을 발행한다(스텝 S3). 돌려주는 값은 TRUE이기 때문에, CPU(11)는 그 다음 스텝으로 진행한다.
CPU(11)는 "cat"에 대해서도 동일하게 KVS 메모리(14) 내의 "fish" 집합에서 "cat"을 검색한다. 즉, CPU(11)는 KVS 메모리(14)에 대하여 "GET(fish, cat)"이라는 명령을 발행한다(스텝 S3). 돌려주는 값은 FALSE이기 때문에, CPU(11)는 메인 메모리(12) 내의 "answer" 집합 내의 요소 "cat"을 삭제한다. 즉, CPU(11)는 메인 메모리(12)에 대하여 "DELETE(answer, cat)"의 명령을 발행한다(스텝 S4).
스텝 S5에서, "answer" 집합 내의 모든 요소의 처리가 종료되면, 메인 메모리(12) 내의 "answer" 집합은 "answer ={tuna}"가 되고, 이는 AND 연산의 해가 된다(스텝 S6).
"answer"와는 다른 이름의 해 집합을 준비하면, 동시에 복수의 AND 연산을 행하는 것도 가능하다는 것에 주목해야 한다.
(2) OR 연산
도 6은, 제1 실시 형태에서의 OR 연산의 처리를 나타내는 흐름도이다.
실제예로서, "animal OR fish"라는 연산의 처리를 설명한다. 우선, CPU(11)는 메모리 컨트롤러(13)를 통해서 KVS 메모리(14)에 대하여 "GET(animal, NULL)"이라는 명령을 발행한다(스텝 S11). 계속해서, CPU(11)는, "GET(animal, NULL)"의 명령에 응하여, KVS 메모리(14)로부터 출력된 데이터 집합을, "answer" 집합으로서 메인 메모리(12)에 저장시킨다. 즉, CPU(11)는 메인 메모리(12)에 대하여 "PUT(answer, dog)", "PUT(answer, tuna)" 및 "PUT(answer, cat)"이라는 명령을 발행한다. 이 결과, "answer = {dog, tuna, cat}"이라는 집합이 메인 메모리(12)에 저장된다(스텝 S12). 그래서, 메인 메모리(12)는 키-값 데이터를 갖는 메모리로서 기능한다. 즉, 메인 메모리(12)에는, 키로서의 "answer"와 값으로서의 {dog, tuna, cat}의 쌍이 저장된다.
이후, CPU(11)는, KVS 메모리(14) 내의 "fish" 집합 내의 각각의 요소가 메인 메모리(12) 내의 "answer" 집합 내에 존재하는지를 조사한다. 처음에는, CPU(11)가 메인 메모리(12)에 대하여 "GET(answer, porgy)"라는 명령을 발행한다(스텝 S13). 돌려주는 값은 FALSE이기 때문에, CPU(11)는 "porgy"를 메인 메모리(12) 내의 "answer" 집합에 넣는다. 즉, CPU(11)는 메인 메모리(12)에 대하여 "PUT(answer, porgy)"의 명령을 발행한다(스텝 S14).
계속해서, CPU(11)는, KVS 메모리(14) 내의 "fish" 집합 내의 모든 요소의 처리가 종료되었는지를 판정한다(스텝 S15). "fish" 집합 내의 모든 요소의 처리가 완전히 종료되지 않았기 때문에, CPU(11)는 스텝 S13으로 복귀되고, 스텝 S13 이후의 처리를 반복한다.
CPU(11)는, KVS 메모리(14) 내의 "fish" 집합 내의 "tuna"가 메인 메모리(12) 내의 "answer" 집합 내에 존재하는지를 조사한다. 즉, CPU(11)는 메인 메모리(12)에 대하여 "GET(answer, tuna)"라는 명령을 발행한다(스텝 S13). 돌려주는 값은 TRUE이기 때문에, CPU(11)는 그 다음 스텝으로 진행한다.
CPU(11)는 "salmon"에 대해서도 동일하게 "fish" 집합 내의 "salmon"이 메인 메모리(12) 내의 "answer" 집합 내에 존재하는지를 조사한다. 즉, CPU(11)는 메인 메모리(12)에 대하여 "GET(answer, salmon)"이라는 명령을 발행한다(스텝 S13). 돌려주는 값은 FALSE이기 때문에, CPU(11)는 "salmon"을 메인 메모리(12) 내의"answer" 집합에 넣는다. 즉, CPU(11)는 메인 메모리(12)에 대하여 "PUT(answer, salmon)"의 명령을 발행한다(스텝 S14).
스텝 S15에서, "fish" 집합 내의 모든 요소의 처리가 종료하면, 메인 메모(12) 내의 "answer" 집합은 "answer = {dog, tuna, cat, porgy, salmon}"이 되고, 이는 OR 연산의 해가 된다(스텝 S16).
"answer"와는 다른 이름의 해 집합을 준비하면, 동시에 복수의 OR 연산을 행하는 것도 가능하다는 것에 주목해야 한다.
(3) NOT 연산
도 7은, 제1 실시 형태에서의 NOT 연산의 처리를 나타내는 흐름도이다.
실제예로서, "animal NOT fish"라는 연산의 처리를 설명한다. 우선, CPU(11)는 메모리 컨트롤러(13)를 통해서 KVS 메모리(14)에 대하여 "GET(animal, NULL)"이라는 명령을 발행한다(스텝 S21). 계속해서, CPU(11)는, "GET(animal, NULL)"의 명령에 응하여, KVS 메모리(14)로부터 출력된 데이터 집합을 "answer" 집합으로서 메인 메모리(12)에 저장시킨다. 즉, CPU(11)는 메인 메모리(12)에 대하여 "PUT(answer, dog)", "PUT(answer, tuna)" 및 "PUT(answer, cat)"이라는 명령을 발행한다. 이 결과, "answer ={dog, tuna, cat}"이라는 집합이 메인 메모리(12)에 저장된다(스텝 S22). 그래서, 메인 메모리(12)는 키-값 데이터를 갖는 메모리로서 기능한다. 즉, 메인 메모리(12)에는, 키로서의 "answer"와 값으로서의 {dog, tuna, cat}의 쌍이 저장된다.
이후, CPU(11)는, KVS 메모리(14) 내의 "fish" 집합 내의 각각의 요소를, 메인 메모리(12) 내의 "answer" 집합으로부터 삭제한다. 처음에는, CPU(11)가 메인 메모리(12)에 대하여 "DELETE(answer, porgy)"라는 명령을 발행한다(스텝 S23).
계속해서, CPU(11)는 KVS 메모리(14) 내의 "fish" 집합 내의 모든 요소의 처리가 종료되었는지를 판정한다(스텝 S24). "fish" 집합 내의 모든 요소의 처리가 완전히 종료되지 않았기 때문에, CPU(11)는 스텝 S23으로 복귀되고, 스텝 S23 이후의 처리를 반복한다.
마찬가지로, CPU(11)는 KVS 메모리(14) 내의 "fish" 집합 내의 "tuna" 및 "salmon"을 메인 메모리(12) 내의 "answer" 집합으로부터 삭제한다(스텝 S23).
스텝 S24에서 "fish" 집합 내의 모든 요소의 처리가 종료하면, 메인 메모리(12) 내의 "answer" 집합은 "answer = {dog, cat}"이 되고, 이는 NOT 연산의 해가 된다(스텝 S25).
"answer"와는 다른 이름의 해 집합을 준비하면, 동시에 복수의 NOT 연산을 행하는 것도 가능하다는 것에 주목해야 한다.
전술된 CPU(11)에 의해 행해진 모든 작업은, 메모리 컨트롤러(13)의 다이렉트 메모리 엑세스(DMA) 기능에 의해 실행될 수 있다는 것 또한 주목해야 한다. CPU(11)에 의해 행해진 모든 작업을, 메모리 컨트롤러(13)의 DMA 기능에 의해 행하는 경우, CPU(11)에 부하를 가하지 않고, 전술의 집합 연산을 행하는 것이 가능하다.
[3] 변형예 1
도 8은, 제1 실시 형태에 따른 변형예 1의 메모리 시스템의 하드웨어 배열을 나타내는 블록도이다.
도 8에 나타낸 바와 같이, 변형예 1은, 도 3에 나타낸 제1 실시 형태의 메모리 시스템에서 해시 생성기(16)를 포함하는 배열을 갖는다. 해시 생성기(16)는, 임의 길이의 데이터를 고정 길이의 비트열로 변환하는 소위 해시 함수의 기능을 갖는다. 본 변형예에서, 해시 생성기(16)는 입력 데이터(키)에 응하여 키-값 데이터가 저장된 어드레스를 생성한다.
도 8에 나타낸 KVS 메모리(14)는, 도 1에 나타낸 KVS 메모리(14)와 동일한 배열을 갖는다. 또한, 메인 메모리(12)는 도 4에 나타낸 메인 메모리(12)와 동일한 배열을 갖는다. 따라서 본 변형예에서는, 도 8에 나타낸 KVS 메모리(14) 및 메인 메모리(12)의 배열 및 동작에 대한 상세한 설명은 생략한다.
변형예 1에서의 집합 연산의 처리는, 제1 실시 형태에서의 처리와 동일하다. 변형예 1에서는 해시 생성기(16)가 포함되기 때문에, 집합 연산의 실행 시에 CPU(11)의 부하를 감소시킬 수 있다. 그 밖의 배열 및 효과는 전술한 제1 실시 형태와 동일하다.
[4] 변형예 2
도 9는, 제1 실시 형태에 따른 변형예 2의 메모리 시스템의 하드웨어 배열을 나타내는 블록도이다.
도 9에 나타낸 바와 같이, 변형예 2는, 도 3에 나타낸 제1 실시 형태의 메모리 시스템에서 KVS 메모리로서 DRAM(141)과 해시 생성기(16)를 포함한다. 변형예 2에서는, 메모리 컨트롤러(13)에 접속된 메모리 장치로서의 NAND 플래시 메모리(17)가 더 포함된다.
도 9에 나타낸 DRAM(141)은, 도 1에 나타낸 KVS 메모리(14)와 동일한 배열을 갖는다. 또한, 메인 메모리(12)는, 도 4에 나타낸 메인 메모리(12)와 동일한 배열을 갖는다. 따라서 본 변형예에서는, 도 9에 나타낸 DRAM(141) 및 메인 메모리(12)의 배열 및 동작에 대한 상세한 설명은 생략한다.
변형예 2에서는 제1 실시 형태에서의 KVS 메모리(14)로서 DRAM(141)이 이용되고, 변형예 2에서의 집합 연산의 처리는, 제1 실시 형태에서의 처리와 동일하다. 또한, 변형예 2에서는 해시 생성기(16)가 포함됨으로써, 집합 연산의 실행 시에CPU(11)의 부하를 감소시킬 수 있다. 그 밖의 배열 및 효과는 전술한 제1 실시 형태와 동일하다.
[5] 변형예 3
도 10은, 제1 실시 형태에 따른 변형예 3의 메모리 시스템의 하드웨어 배열을 나타내는 블록도이다.
도 10에 나타낸 바와 같이, 변형예 3은, 도 3에 나타낸 제1 실시 형태의 메모리 시스템에서 KVS 메모리로서 CAM-RAM(142)을 포함한다. 변형예 3은 메모리 컨트롤러(13)에 접속된 메모리 장치로서 NAND 플래시 메모리(17)를 더 포함한다.
도 10에 나타낸 CAM-RAM(142)은, 도 2에 나타낸 CAM-RAM(142)과 동일한 배열을 갖는다. 또한, 메인 메모리(12)는, 도 4에 나타낸 메인 메모리(12)와 동일한 배열을 갖는다. 따라서 본 변형예에서는, 도 10에 나타낸 CAM-RAM(142) 및 메인 메모리(12)의 배열 및 동작에 대한 상세한 설명은 생략한다.
변형예 3에서는 제1 실시 형태에서의 KVS 메모리(14)로서 CAM-RAM(142)이 이용되고, 변형예 3에서의 집합 연산의 처리는 제1 실시 형태에서의 처리와 동일하다. 또한, 변형예 3은 CAM-RAM(142)을 포함함으로써, 집합 연산의 실행 시에서의CPU(11)의 부하를 감소시킬 수 있다. 그 밖의 배열 및 효과는 제1 실시 형태와 동일하다.
[제2 실시 형태]
[1] 하드웨어 배열
제2 실시 형태의 메모리 시스템의 하드웨어 배열에 대해 설명한다.
도 11은, 제2 실시 형태의 메모리 시스템의 하드웨어 배열을 나타내는 블록도이다.
도 11에 나타낸 바와 같이, 메모리 시스템은 CPU(11), 메인 메모리(12), 메모리 컨트롤러(13), 제1 KVS 메모리(24) 및 제2 KVS 메모리(34)를 포함한다. CPU(11), 메인 메모리(12) 및 메모리 컨트롤러(13)는 버스(15)로 접속되어 있다.
CPU(11)는, 메인 메모리(12), 메모리 컨트롤러(13) 및 제1, 제2 KVS 메모리(24, 34)을 제어함으로써, (후술하는) 집합 연산을 행한다. 메모리 컨트롤러(13)는, KVS 메모리(24, 34) 및 기타의 메모리(도시 생략)를 제어한다. 메모리 컨트롤러(13)는, 다이렉트 메모리 엑세스(DMA) 기능을 갖는 회로를 포함한다. DMA 기능을 이용하면, 메모리 컨트롤러(13)와 메인 메모리(12) 간의 데이터 전송을, CPU(11) 없이 직접 제어할 수 있다.
제1, 제2 KVS 메모리(24, 34)는 도 1 또는 도 2에 나타낸 바와 같은 데이터 영역을 각각 포함한다. KVS 메모리(24, 34)의 배열 및 동작은, 도 1 또는 도 2를 참조하여 설명한 바와 동일하므로, 그 반복 설명은 생략한다.
[2] 집합 연산
다음으로, 제2 실시 형태의 메모리 시스템에서의 집합 연산에 대해 설명한다.
제2 실시 형태에서의 집합 연산의 처리는, 전술된 제1 실시 형태에서의 집합 연산의 처리에서, CPU(11)를 메모리 컨트롤러(13)로 치환하고, KVS 메모리(14)를 제1 KVS 메모리(24)로, 메인 메모리(12)를 제2 KVS 메모리(34)로 각각 치환하여 구현된다.
제1 KVS 메모리(24) 내에 "animal = {dog, tuna, cat}"와 "fish = {porgy, tuna, salmon}"이라는 2개의 데이터 집합이 저장되어 있다고 상정한다. 이하에서는, 도 5 내지 도 7을 참조하여 AND 연산, OR 연산 및 NOT 연산의 처리를 설명한다.
(1) AND 연산
실제예로서, "animal AND fish"라는 연산의 처리를 설명한다. 우선, 메모리 컨트롤러(13)는 제1 KVS 메모리(24)에 대하여 "GET(animal, NULL)"이라는 명령을 발행한다(스텝 S1). 계속해서, 메모리 컨트롤러(13)는 "GET(animal, NULL)"의 명령에 응하여 제1 KVS 메모리(24)로부터 출력되는 데이터 집합을, "answer" 집합으로서 제2 KVS 메모리(34)에 저장시킨다. 즉, "answer = {dog, tuna, cat}"이라는 집합이 제2 KVS 메모리(34)에 저장된다(스텝 S2).
이후, 메모리 컨트롤러(13)는, 제2 KVS 메모리(34) 내의 "answer" 집합 내의 각각의 요소가 제1 KVS 메모리(24) 내의 "fish" 집합 내에 존재하는지를 조사한다. 처음에는, 메모리 컨트롤러(13)가 제1 KVS 메모리(24)에 대하여 "GET(fish, dog)"이라는 명령을 발행한다(스텝 S3). 돌려주는 값은 FALSE이기 때문에, 메모리 컨트롤러(13)는 제2 KVS 메모리(34) 내의 "answer" 집합 내의 요소 "dog"를 삭제한다(스텝 S4).
계속해서, 메모리 컨트롤러(13)는, 제2 KVS 메모리(34) 내의 "answer" 집합 내의 모든 요소의 처리가 종료되었는지를 판정한다(스텝 S5). "answer" 집합 내의 모든 요소의 처리가 완전히 종료되지 않았기 때문에, 메모리 컨트롤러(13)는 스텝 S3으로 복귀하고, 스텝 S3 이후의 처리를 반복한다.
메모리 컨트롤러(13)는 제1 KVS 메모리(24) 내의 "fish" 집합에서 "tuna"를 검색한다. 즉, 메모리 컨트롤러(13)는 제1 KVS 메모리(24)에 대하여 "GET(fish, tuna)"라는 명령을 발행한다(스텝 S3). 돌려주는 값은 TRUE이기 때문에, 메모리 컨트롤러(13)는 그 다음 스텝으로 진행한다.
메모리 컨트롤러(13)는 "cat"에 대해서도 동일하게 제1 KVS 메모리(24) 내의 "fish" 집합에서 "cat"을 검색한다. 즉, 메모리 컨트롤러(13)는 제1 KVS 메모리(24)에 대하여 "GET(fish, cat)"이라는 명령을 발행한다(스텝 S3). 돌려주는 값은 FALSE이기 때문에, 메모리 컨트롤러(13)는 제2 KVS 메모리(34) 내의 "answer" 집합 내에서 요소 "cat"을 삭제한다(스텝 S4).
스텝 S5에서 "answer" 집합 내의 모든 요소의 처리가 종료되면, 제2 KVS 메모리(34) 내의 "answer" 집합은 "answer = {tuna}"가 되고, 이는 AND 연산의 해가 된다(스텝 S6).
(2) OR 연산
실제예로서, "animal OR fish"라는 연산의 처리를 설명한다. 우선, 메모리 컨트롤러(13)는 제1 KVS 메모리(24)에 대하여 "GET(animal, NULL)"이라는 명령을 발행한다(스텝 S11). 계속해서, 메모리 컨트롤러(13)는, "GET(animal, NULL)"의 명령에 응하여 제1 KVS 메모리(24)로부터 출력되는 데이터 집합을, "answer" 집합으로서 제2 KVS 메모리(34)에 저장시킨다. 즉, "answer = {dog, tuna, cat}"이라는 집합이 제2 KVS 메모리(34)에 저장된다(스텝 S12).
이후, 메모리 컨트롤러(13)는, 제1 KVS 메모리(24) 내의 "fish" 집합 내의 각각의 요소가 제2 KVS 메모리(34) 내의 "answer" 집합 내에 존재하는지를 조사한다. 처음에는, 메모리 컨트롤러(13)가 제2 KVS 메모리(34)에 대하여 "GET(answer, porgy)"라는 명령을 발행한다(스텝 S13). 돌려주는 값은 FALSE이기 때문에, 메모리 컨트롤러(13)는 "porgy"를 제2 KVS 메모리(34) 내의 "answer" 집합에 넣는다(스텝 S14).
계속해서, 메모리 컨트롤러(13)는, 제1 KVS 메모리(24) 내의 "fish" 집합 내의 모든 요소의 처리가 종료되었는지를 판정한다(스텝 S15). "fish" 집합 내의 모든 요소의 처리가 완전히 종료되지 않았기 때문에, 메모리 컨트롤러(13)는 스텝 S13으로 복귀하고, 스텝 S13 이후의 처리를 반복한다.
메모리 컨트롤러(13)는, 제1 KVS 메모리(24) 내의 "fish" 집합 내의 "tuna"가 제2 KVS 메모리(34) 내의 "answer" 집합 내에 존재하는지를 조사한다. 즉, 메모리 컨트롤러(13)는 제2 KVS 메모리(34)에 대하여 "GET(answer, tuna)"이라는 명령을 발행한다(스텝 S13). 돌려주는 값은 TRUE이기 때문에, 메모리 컨트롤러(13)는 그 다음 스텝으로 진행한다.
메모리 컨트롤러(13)는, "salmon"에 대해서도 동일하게 "fish" 집합 내의 "salmon"이 제2 KVS 메모리(34) 내의 "answer" 집합 내에 존재하는지를 조사한다. 즉, 메모리 컨트롤러(13)는 제2 KVS 메모리(34)에 대하여 "GET(answer, salmon)"이라는 명령을 발행한다(스텝 S13). 돌려주는 값은 FALSE이기 때문에, 메모리 컨트롤러(13)는 "salmon"을 제2 KVS 메모리(34) 내의 "answer" 집합에 넣는다(스텝 S14).
스텝 S15에서, "fish" 집합 내의 모든 요소의 처리가 종료되면, 제2 KVS 메모리(34) 내의 "answer" 집합은 "answer = {dog, tuna, cat, porgy, salmon}"이 되고, 이는 OR 연산의 해가 된다(스텝 S16).
(3) NOT 연산
실제예로서, "animal NOT fish"라는 연산의 처리를 설명한다. 우선, 메모리 컨트롤러(13)는 메인 컨트롤러(13)를 통하여 제1 KVS 메모리(24)에 대하여 "GET(animal, NULL)"이라는 명령을 발행한다(스텝 S21). 계속해서, 메모리 컨트롤러(13)는, "GET(animal, NULL)"의 명령에 응하여, 제1 KVS 메모리(24)로부터 출력되는 데이터 집합을, "answer" 집합으로서 제2 KVS 메모리(34)에 저장시킨다. 즉, "answer = {dog, tuna, cat}"이라는 집합이 제2 KVS 메모리(34)에 저장된다(스텝 S22).
이후, 메모리 컨트롤러(13)는, 제1 KVS 메모리(24) 내의 "fish" 집합 내의 각각의 요소를, 제2 KVS 메모리(34) 내의 "answer" 집합으로부터 삭제한다. 처음에는, 메모리 컨트롤러(13)가 제2 KVS 메모리(34)에 대하여 "DELETE(answer, porgy)"라는 명령을 발행한다(스텝 S23).
계속해서, 메모리 컨트롤러(13)는, 제1 KVS 메모리(24) 내의 "fish" 집합 내의 모든 요소의 처리가 종료되었는지를 판정한다(스텝 S24). "fish" 집합 내의 모든 요소의 처리가 완전히 종료되지 않았기 때문에, 메모리 컨트롤러(13)는 스텝 S23으로 복귀하고, 스텝 S23 이후의 처리를 반복한다.
마찬가지로, 메모리 컨트롤러(13)는, 제1 KVS 메모리(24) 내의 "fish" 집합 내의 "tuna" 및 "salmon"을, 제2 KVS 메모리(34) 내의 "answer" 집합으로부터 삭제한다(스텝 S23).
스텝 S24에서, "fish" 집합 내의 모든 요소의 처리가 종료하면, 제2 KVS 메모리(34) 내의 "answer" 집합은 "answer = {dog, cat}"이 되고, 이는 NOT 연산의 해가 된다(스텝 S25).
전술된 메모리 컨트롤러(13)에 의해 행해진 모든 작업은, 메모리 컨트롤러(13)의 다이렉트 메모리 엑세스(DMA) 기능에 의해 실행될 수 있다는 것에 주목해야 한다. 메모리 컨트롤러(13)에 의해 행해진 모든 작업을, 메모리 컨트롤러(13)의 DMA 기능에 의해 행함으로써, 메모리 컨트롤러(13)에 부하를 가하지 않고, 전술의 집합 연산을 행하는 것이 가능하다.
[3] 변형예 1
도 12는, 제2 실시 형태에 따른 변형예 1의 메모리 시스템의 하드웨어 배열을 나타내는 블록도이다.
도 12에 나타낸 바와 같이, 변형예 1은, 도 11에 나타낸 제2 실시 형태의 메모리 시스템에서 KVS 메모리로서 DRAM(241) 및 CAM-RAM형의 NAND 플래시 메모리(341)와 해시 생성기(16)를 포함한다.
도 12에 나타낸 DRAM(241)은, 도 1에 나타낸 KVS 메모리(14)와 동일한 배열을 갖는다. 또한, CAM-RAM형의 NAND 플래시 메모리(341)는, 도 2에 나타낸 CAM-RAM(142)과 동일한 배열을 갖는다. 따라서 본 변형예에서는, 도 12에 나타낸 DRAM(241) 및 CAM-RAM형의 NAND 플래시 메모리(341)의 배열 및 동작에 대한 상세한 설명은 생략한다.
변형예 1에서의 집합 연산의 처리는, 제2 실시 형태에서의 처리와 동일하다. 또한, 변형예 1은 해시 생성기(16) 및 CAM-RAM형의 NAND 플래시 메모리(341)를 포함함으로써, 집합 연산의 실행 시의 CPU(11)의 부하를 감소시킬 수 있다. 그 밖의 배열 및 효과는 제2 실시 형태와 동일하다.
[4] 변형예 2
도 13은, 제2 실시 형태에 따른 변형예 2의 메모리 시스템의 하드웨어 배열을 나타내는 블록도이다.
도 13에 나타낸 바와 같이 변형예 2는, 도 11에 나타낸 제2 실시 형태의 메모리 시스템에서 KVS 메모리로서 CAM-RAM(242)과 CAM-RAM형의 NAND 플래시 메모리(341)을 포함한다.
도 13에 나타낸 CAM-RAM(242)과 CAM-RAM형의 NAND 플래시 메모리(341)는, 도 2에 나타낸 CAM-RAM(142)과 각각 동일한 배열을 갖는다. 따라서 본 변형예에서는, 도 13에 나타낸 CAM-RAM(242)과 CAM-RAM형의 NAND 플래시 메모리(341)의 배열 및 동작에 대한 상세한 설명은 생략한다.
변형예 2에서의 집합 연산의 처리는, 제2 실시 형태에서의 처리와 동일하다. 또한, 변형예 2는 CAM-RAM(242) 및 CAM-RAM형의 NAND 플래시 메모리(341)를 포함함으로써, 집합 연산의 실행 시의 CPU(11)의 부하를 감소시킬 수 있다. 그 밖의 배열 및 효과는 제2 실시 형태와 동일하다.
본 실시 형태들은, 전문 검색 시스템 등에서 빈번히 발생하는 집합 연산에 관한 시스템 부하를 현저하게 감소시키고, 보다 고속으로 집합 연산을 행하는 것이 가능한 메모리 시스템을 제공할 수 있다.
특정 실시 형태를 설명하였지만, 이들 실시 형태는 예로서 제시된 것일 뿐, 본 발명의 범위를 제한하고자 함이 아니다. 본 명세서에 설명된 신규한 실시 형태들은 다른 여러 형태로 구현될 수 있으며, 또한 본 명세서에 설명된 실시 형태들의 형태로 다양한 생략, 치환 및 변경이 본 발명의 사상을 벗어남 없이 이루어질 수 있다. 첨부된 청구항 및 이의 균등물은 본 발명의 범위 및 사상 내에 있는 한 상기의 다른 여러 형태 또는 변형을 커버하여야 한다.
12: 메인 메모리
13: 메모리 컨트롤러
16: 해시 생성기
100: 호스트 시스템

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 키와, 상기 키에 대응하는 값의 쌍으로서 키-값 데이터를 포함하는 키-값 스토어(key-value store)를 포함하는 메모리 시스템으로서,
    데이터를 저장하는 데이터 영역과, 상기 키-값 데이터를 포함하는 테이블 영역을 포함하도록 구성된 제1 메모리와,
    상기 메모리 시스템의 외부로부터 수신한 명령에 따라, 상기 제1 메모리에 대하여 어드레스 지정에 의한 기입 및 판독을 행하고, 상기 키-값 스토어에 기초하는 요구를 실행하도록 구성된 제어 회로와,
    상기 제어 회로로부터의 명령에 따라 상기 키-값 데이터를 저장하도록 구성된 제2 메모리를 포함하고,
    상기 제어 회로는, 상기 제1 메모리에 저장되는 상기 키-값 데이터와, 상기 제2 메모리에 저장되는 상기 키-값 데이터를 이용하여 집합 연산을 행하고,
    상기 제2 메모리는,
    상기 키의 입력에 응하여, 상기 키와 상기 제2 메모리 내에 저장된 데이터를 비교하고, 상기 키와 일치하는 데이터가 저장된 제3 어드레스를 출력하도록 구성된 연상 메모리(CAM; content-addressable memory)와,
    상기 제3 어드레스를 지정함으로써 상기 기입 및 판독이 행해지도록 구성된 RAM을 포함하는, 메모리 시스템.
  9. 제8항에 있어서,
    상기 제2 메모리는 NAND 플래시 메모리를 포함하는, 메모리 시스템.
  10. 키와, 상기 키에 대응하는 값의 쌍으로서 키-값 데이터를 포함하는 키-값 스토어(key-value store)를 포함하는 메모리 시스템으로서,
    데이터를 저장하는 데이터 영역과, 상기 키-값 데이터를 포함하는 테이블 영역을 포함하도록 구성된 제1 메모리와,
    상기 메모리 시스템의 외부로부터 수신한 명령에 따라, 상기 제1 메모리에 대하여 어드레스 지정에 의한 기입 및 판독을 행하고, 상기 키-값 스토어에 기초하는 요구를 실행하도록 구성된 제어 회로와,
    상기 제어 회로로부터의 명령에 따라 상기 키-값 데이터를 저장하도록 구성된 제2 메모리를 포함하고,
    상기 제어 회로는, 상기 제1 메모리에 저장되는 상기 키-값 데이터와, 상기 제2 메모리에 저장되는 상기 키-값 데이터를 이용하여 집합 연산을 행하고,
    상기 제어 회로와 상기 제1 메모리 사이에 접속된 메모리 컨트롤러를 더 포함하고,
    상기 메모리 컨트롤러는 다이렉트 메모리 엑세스(DMA; direct memory access) 회로를 포함하고, 상기 다이렉트 메모리 엑세스(DMA) 회로는 상기 제어 회로 없이 상기 제2 메모리를 제어하는, 메모리 시스템.
  11. 키와, 상기 키에 대응하는 값의 쌍으로서 키-값 데이터를 포함하는 키-값 스토어(key-value store)를 포함하는 메모리 시스템으로서,
    데이터를 저장하는 데이터 영역과, 상기 키-값 데이터를 포함하는 테이블 영역을 포함하도록 구성된 제1 메모리와,
    상기 메모리 시스템의 외부로부터 수신한 명령에 따라, 상기 제1 메모리에 대하여 어드레스 지정에 의한 기입 및 판독을 행하고, 상기 키-값 스토어에 기초하는 요구를 실행하도록 구성된 제어 회로와,
    상기 제어 회로로부터의 명령에 따라 상기 키-값 데이터를 저장하도록 구성된 제2 메모리를 포함하고,
    상기 제어 회로는, 상기 제1 메모리에 저장되는 상기 키-값 데이터와, 상기 제2 메모리에 저장되는 상기 키-값 데이터를 이용하여 집합 연산을 행하고,
    상기 제어 회로는, 상기 키-값 스토어에 기초하는 요구에 따라 상기 제1 메모리에 형성되는 상기 테이블 영역의 기억 용량을 가변시키는, 메모리 시스템.
  12. 삭제
  13. 삭제
KR1020120086078A 2011-08-08 2012-08-07 키­값 스토어를 포함하는 메모리 시스템 KR101397264B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-173358 2011-08-08
JP2011173358A JP5762878B2 (ja) 2011-08-08 2011-08-08 ｋｅｙ−ｖａｌｕｅストアを有するメモリシステム

Publications (2)

Publication Number Publication Date
KR20130018597A KR20130018597A (ko) 2013-02-25
KR101397264B1 true KR101397264B1 (ko) 2014-05-20

Family

ID=47678263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120086078A KR101397264B1 (ko) 2011-08-08 2012-08-07 키­값 스토어를 포함하는 메모리 시스템

Country Status (4)

Country Link
US (1) US9262500B2 (ko)
JP (1) JP5762878B2 (ko)
KR (1) KR101397264B1 (ko)
CN (2) CN103106158B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5631938B2 (ja) 2012-07-19 2014-11-26 株式会社東芝 半導体記憶装置
US8811085B2 (en) 2012-11-09 2014-08-19 Sandisk Technologies Inc. On-device data analytics using NAND flash based intelligent memory
US8634248B1 (en) 2012-11-09 2014-01-21 Sandisk Technologies Inc. On-device data analytics using NAND flash based intelligent memory
US9098403B2 (en) 2012-11-09 2015-08-04 Sandisk Technologies Inc. NAND flash based content addressable memory
US8792279B2 (en) 2012-11-09 2014-07-29 Sandisk Technologies Inc. Architectures for data analytics using computational NAND memory
US8817541B2 (en) 2012-11-09 2014-08-26 Sandisk Technologies Inc. Data search using bloom filters and NAND based content addressable memory
US8780635B2 (en) 2012-11-09 2014-07-15 Sandisk Technologies Inc. Use of bloom filter and improved program algorithm for increased data protection in CAM NAND memory
US8780634B2 (en) 2012-11-09 2014-07-15 Sandisk Technologies Inc. CAM NAND with OR function and full chip search capability
US8780633B2 (en) 2012-11-09 2014-07-15 SanDisk Technologies, Inc. De-duplication system using NAND flash based content addressable memory
US8780632B2 (en) 2012-11-09 2014-07-15 Sandisk Technologies Inc. De-duplication techniques using NAND flash based content addressable memory
US8773909B2 (en) 2012-11-09 2014-07-08 Sandisk Technologies Inc. CAM NAND with or function and full chip search capability
US9075424B2 (en) 2013-03-06 2015-07-07 Sandisk Technologies Inc. Compensation scheme to improve the stability of the operational amplifiers
US9336334B2 (en) * 2013-05-17 2016-05-10 Bigobject, Inc. Key-value pairs data processing apparatus and method
US9934248B2 (en) * 2013-12-25 2018-04-03 Hitachi, Ltd. Computer system and data management method
US11301457B2 (en) 2015-06-29 2022-04-12 Microsoft Technology Licensing, Llc Transactional database layer above a distributed key/value store
US20170185403A1 (en) * 2015-12-23 2017-06-29 Intel Corporation Hardware content-associative data structure for acceleration of set operations
CN107209644B (zh) * 2015-12-28 2020-04-28 华为技术有限公司 一种数据处理方法以及NVMe存储器
US20170192791A1 (en) * 2015-12-30 2017-07-06 Elmoustapha Ould-Ahmed-Vall Counter to Monitor Address Conflicts
CN107086908B (zh) * 2016-02-15 2021-07-06 阿里巴巴集团控股有限公司 一种量子密钥分发方法及装置
DE102016206109A1 (de) * 2016-04-13 2017-10-19 Robert Bosch Gmbh Speicherdirektzugriffssteuereinrichtung für mindestens eine einen Arbeitsspeicher aufweisende Recheneinheit
CN106446272B (zh) * 2016-10-20 2019-07-09 北京百度网讯科技有限公司 用于发送数据的方法和装置
CN112988750A (zh) * 2018-03-14 2021-06-18 北京忆芯科技有限公司 基于结构化信息的kv存储的键与值的生成方法及装置
US10922011B2 (en) 2018-04-12 2021-02-16 Samsung Electronics Co., Ltd. Controllers configured to perform secure deletion, key-value storage devices including said controllers, and methods of operation thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789406B1 (ko) 2006-11-03 2007-12-28 삼성전자주식회사 플래시 메모리 시스템 및 그것의 가비지 컬렉션 방법
KR20100083976A (ko) * 2009-01-15 2010-07-23 연세대학교 산학협력단 해시 인덱스 구성 방법과 그 장치, 및 상기 장치를 구비하는 데이터 저장 장치, 및 상기 방법을 구현하는 프로그램이 기록된 기록매체
JP2011013923A (ja) 2009-07-02 2011-01-20 Shuhei Nishiyama 属性付きキー・バリュー・ストアによるデータベース・システム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000123014A (ja) * 1998-10-13 2000-04-28 Ricoh Co Ltd データ検索システムおよび方法
JP4167359B2 (ja) 1999-09-30 2008-10-15 株式会社東芝 データ管理システム及びデータ管理方法
US6434662B1 (en) * 1999-11-02 2002-08-13 Juniper Networks, Inc. System and method for searching an associative memory utilizing first and second hash functions
GB0200747D0 (en) * 2002-01-14 2002-02-27 Mitel Knowledge Corp Hardware-assisted tuple space
US7058639B1 (en) * 2002-04-08 2006-06-06 Oracle International Corporation Use of dynamic multi-level hash table for managing hierarchically structured information
US7116664B2 (en) * 2002-05-13 2006-10-03 International Business Machines Corporation Lookups by collisionless direct tables and CAMs
SG142157A1 (en) 2002-07-23 2008-05-28 Samsung Electronics Co Ltd Index structure of metadata, method for providing indices of metadata, and metadata searching method and apparatus using the indices of metadata
US7017005B2 (en) * 2002-08-28 2006-03-21 Hywire Ltd. Implementation of a content addressable memory using a RAM-cell structure
TWI499909B (zh) * 2007-01-26 2015-09-11 Cheriton David 階層式不可改變的內容可定址的記憶體處理器
US8397051B2 (en) * 2009-02-23 2013-03-12 Autonomy, Inc. Hybrid hash tables
WO2010114006A1 (ja) * 2009-03-31 2010-10-07 日本電気株式会社 ストレージシステムとストレージアクセス方法とプログラム
US20110153582A1 (en) * 2009-12-22 2011-06-23 Daniel Buchmann Handling of classification data by a search engine
JP2011215835A (ja) 2010-03-31 2011-10-27 Toshiba Corp 全文検索機能を備えるストレージ装置
US20110276744A1 (en) * 2010-05-05 2011-11-10 Microsoft Corporation Flash memory cache including for use with persistent key-value store
US8924663B2 (en) * 2010-09-09 2014-12-30 Nec Corporation Storage system, computer-readable medium, and data management method having a duplicate storage elimination function
JP5238791B2 (ja) 2010-11-10 2013-07-17 株式会社東芝 転送機能を有するメモリノードを相互に接続したストレージ装置及びデータ処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789406B1 (ko) 2006-11-03 2007-12-28 삼성전자주식회사 플래시 메모리 시스템 및 그것의 가비지 컬렉션 방법
KR20100083976A (ko) * 2009-01-15 2010-07-23 연세대학교 산학협력단 해시 인덱스 구성 방법과 그 장치, 및 상기 장치를 구비하는 데이터 저장 장치, 및 상기 방법을 구현하는 프로그램이 기록된 기록매체
JP2011013923A (ja) 2009-07-02 2011-01-20 Shuhei Nishiyama 属性付きキー・バリュー・ストアによるデータベース・システム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Tony R. Martinez,‘Smart Memory Architecture and Methods’, Future Generation Computing Systems, Vol. 6, No. 1, pages 26-58, 1990.*
Tony R. Martinez,'Smart Memory Architecture and Methods', Future Generation Computing Systems, Vol. 6, No. 1, pages 26-58, 1990. *

Also Published As

Publication number Publication date
CN103106158A (zh) 2013-05-15
CN105117355A (zh) 2015-12-02
JP2013037551A (ja) 2013-02-21
JP5762878B2 (ja) 2015-08-12
CN105117355B (zh) 2019-04-05
CN103106158B (zh) 2016-10-26
KR20130018597A (ko) 2013-02-25
US9262500B2 (en) 2016-02-16
US20130042055A1 (en) 2013-02-14

Similar Documents

Publication Publication Date Title
KR101397264B1 (ko) 키­값 스토어를 포함하는 메모리 시스템
JP5524144B2 (ja) ｋｅｙ−ｖａｌｕｅストア方式を有するメモリシステム
US9530499B2 (en) Semiconductor memory device and information processing device
CN107273522B (zh) 面向多应用的数据存储系统和数据调用方法
KR100706246B1 (ko) 읽기 성능을 향상시킬 수 있는 메모리 카드
CN104364775A (zh) 具有段偏移寻址的专用存储器访问路径
WO2016169318A1 (zh) 扩展内存的访问方法、设备以及系统
CN103473181A (zh) 分级式不可变内容可寻址存储器处理器
TW201843590A (zh) 資料儲存裝置以及其操作方法
US20180300330A1 (en) Proactive spilling of probe records in hybrid hash join
JP5646775B2 (ja) ｋｅｙ−ｖａｌｕｅストア方式を有するメモリシステム
JP6258436B2 (ja) メモリシステムのローカルコントローラ
US9329994B2 (en) Memory system
JP5833212B2 (ja) ｋｅｙ−ｖａｌｕｅストア方式を有するメモリシステム
JP5992577B2 (ja) メモリ、データ処理方法、及びメモリシステム
US9792214B2 (en) Cache memory for particular data
JP6034467B2 (ja) システム
TWI755168B (zh) 用來產生基於主機的快取資訊或基於快閃記憶體的快取資訊以建立及最佳化二元樹的快閃記憶體控制器、方法及記憶裝置
US11914587B2 (en) Systems and methods for key-based indexing in storage devices
Robinson The pattern addressable memory: Hardware for associative processing
JP5208117B2 (ja) 表形式データを操作するマルチコア対応データ処理方法、マルチコア型処理装置、及び、プログラム
WO2010089799A1 (ja) キャッシュメモリシステム、コンピュータシステム、及びキャッシュメモリアクセス方法
JP6384151B2 (ja) 記憶装置、制御装置、記憶装置の制御方法、及びプログラム
JP2023531000A (ja) サブトライデータ構造を有するトライデータ構造
CN116324742A (zh) 针对ai推断的权重布局变换辅助式嵌套循环优化

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 6