KR101396293B1 - 스페이스와이어 기반 고속 직렬 통신 시스템 - Google Patents

스페이스와이어 기반 고속 직렬 통신 시스템 Download PDF

Info

Publication number
KR101396293B1
KR101396293B1 KR1020130047189A KR20130047189A KR101396293B1 KR 101396293 B1 KR101396293 B1 KR 101396293B1 KR 1020130047189 A KR1020130047189 A KR 1020130047189A KR 20130047189 A KR20130047189 A KR 20130047189A KR 101396293 B1 KR101396293 B1 KR 101396293B1
Authority
KR
South Korea
Prior art keywords
redundant
primary
lvds transceiver
cpu module
lvds
Prior art date
Application number
KR1020130047189A
Other languages
English (en)
Inventor
이재녕
박성훈
정영탁
Original Assignee
한국항공우주산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국항공우주산업 주식회사 filed Critical 한국항공우주산업 주식회사
Priority to KR1020130047189A priority Critical patent/KR101396293B1/ko
Application granted granted Critical
Publication of KR101396293B1 publication Critical patent/KR101396293B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 스페이스와이어 표준에서 정의하고 있는 규격 및 동작 원리를 이용하여 위성 및 우주 비행체 내의 탑재 컴퓨터 및 탑재 영상 처리 장치들 사이의 고속의 데이터 통신을 가능하게 하는 스페이스와이어 기반 고속 직렬 통신 시스템을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에 따른 스페이스와이어 기반 고속 직렬 통신 시스템은, 4개의 스페이스 와이어 링크 채널을 제공하는 스페이스와이어 기반 고속 직렬 통신 시스템으로서, 하나의 스페이스와이어 링크 채널을 제공하는 한 쌍의 프라이머리 프로세서를 갖는 프라이머리 CPU 모듈(Primary CPU Module) 및 하나의 스페이스와이어 링크 채널을 제공하는 한 쌍의 리던던트 프로세서를 갖는 리던던트 CPU 모듈(Redundant CPU MOdule)과, 상기 프라이머리 CPU 모듈의 2개의 스페이스 와이어 링크 채널에 각각 연결되어 신호를 전송하는 제 1 LVDS(Low Voltage Differential Signaling) 트랜스시버(Transceiver) 및 제 2 LVDS 트랜스시버와, 상기 리던던트 CPU 모듈의 2개의 스페이스와이어 링크 채널에 각각 연결되어 신호를 전송하는 제 3 LVDS 트랜스시버 및 제 4 LVDS 트랜스시버와, 상기 제 1 LVDS 트랜스시버로부터 신호를 수신받는 제 5 LVDS 트랜스시버 및 상기 제 3 LVDS 트랜스시버로부터 신호를 수신받는 제 6 LVDS 트랜스시버와, 상기 제 2 LVDS 트랜스시버로부터 신호를 수신받는 제 7 LVDS 트랜스시버 및 상기 제 4 LVDS 트랜스시버로부터 신호를 수신받는 제 8 LVDS 트랜스시버와, 상기 제 5 LVDS 트랜스시버 및 상기 제 6 LVDS 트랜스시버에 연결되어 신호를 수신하는 프라이머리 IO 모듈(Primary IO Module) 및 상기 제 7 LVDS 트랜스시버 및 상기 제 8 LVDS 트랜스시버에 연결되어 신호를 수신하는 리던던트 IO 모듈(Redundant IO Module)을 포함하되, 상기 프라이머리 CPU 모듈 및 상기 프라이머리 IO 모듈은 프라이머리 보드에 장착되고, 상기 리던던트 CPU 모듈 및 상기 리던던트 IO 모듈은 리던던트 보드에 장착되는 것을 특징으로 한다.

Description

스페이스와이어 기반 고속 직렬 통신 시스템{HIGH SPEED SERIAL COMMUNICATION SYSTEM BASED ON SPACEWIRE}
본 발명은 스페이스와이어 기반 고속 직렬 통신 시스템에 관한 것으로, 특히 위성 및 우주 비행체 내의 탑재 컴퓨터 및 탑재 영상 처리 장치들 사이의 고속의 데이터 통신을 가능하게 하는 스페이스와이어 기반 고속 직렬 통신 시스템에 관한 것이다.
일반적으로, 위성 및 우주 비행체 내의 탑재 컴퓨터 및 탑재 영상 처리 장치들은 매우 많은 데이터를 처리해야 한다. 따라서, 탑재 컴퓨터와 영상 처리 장치들 간에 빠른 데이터 처리를 위해서는 고속의 데이터 통신이 요구된다.
도 1은 기존의 위성 탑재 컴퓨터 입출력 데이터 통신 시스템의 구성을 나타내는 구성도이다.
도 1에 도시된 바와 같이, 기존의 데이터 통신은 로컬 보드(Local Board) 간에 로컬 버스 신호(Local Bus Signal)를 통해 데이터를 주고 받도록 구성되어 있다. 이런 대부분의 시스템은 백 플레인(Back-plane)을 공유함으로써, 각 보드들과 프로세서 간에 데이터 교환을 할 수 있었다.
하지만, 이러한 시스템은 백 플레인에 여러 보드가 연결되어 있으므로 인해 하나의 보드가 고장을 일으킬 경우 전체 시스템의 데이터 교환 자체를 어렵게 하고, 또한 고장 발생시 전체 시스템에 영향을 주는 단점이 있다.
본 발명은 상술한 스페이스와이어 표준에서 정의하고 있는 규격 및 동작 원리를 이용하여 위성 및 우주 비행체 내의 탑재 컴퓨터 및 탑재 영상 처리 장치들 사이의 고속의 데이터 통신을 가능하게 하는 스페이스와이어 기반 고속 직렬 통신 시스템을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에 따른 스페이스와이어 기반 고속 직렬 통신 시스템은, 4개의 스페이스 와이어 링크 채널을 제공하는 스페이스와이어 기반 고속 직렬 통신 시스템으로서, 하나의 스페이스와이어 링크 채널을 제공하는 한 쌍의 프라이머리 프로세서를 갖는 프라이머리 CPU 모듈(Primary CPU Module) 및 하나의 스페이스와이어 링크 채널을 제공하는 한 쌍의 리던던트 프로세서를 갖는 리던던트 CPU 모듈(Redundant CPU MOdule)과, 상기 프라이머리 CPU 모듈의 2개의 스페이스 와이어 링크 채널에 각각 연결되어 신호를 전송하는 제 1 LVDS(Low Voltage Differential Signaling) 트랜스시버(Transceiver) 및 제 2 LVDS 트랜스시버와, 상기 리던던트 CPU 모듈의 2개의 스페이스와이어 링크 채널에 각각 연결되어 신호를 전송하는 제 3 LVDS 트랜스시버 및 제 4 LVDS 트랜스시버와, 상기 제 1 LVDS 트랜스시버로부터 신호를 수신받는 제 5 LVDS 트랜스시버 및 상기 제 3 LVDS 트랜스시버로부터 신호를 수신받는 제 6 LVDS 트랜스시버와, 상기 제 2 LVDS 트랜스시버로부터 신호를 수신받는 제 7 LVDS 트랜스시버 및 상기 제 4 LVDS 트랜스시버로부터 신호를 수신받는 제 8 LVDS 트랜스시버와, 상기 제 5 LVDS 트랜스시버 및 상기 제 6 LVDS 트랜스시버에 연결되어 신호를 수신하는 프라이머리 IO 모듈(Primary IO Module) 및 상기 제 7 LVDS 트랜스시버 및 상기 제 8 LVDS 트랜스시버에 연결되어 신호를 수신하는 리던던트 IO 모듈(Redundant IO Module)을 포함하되, 상기 프라이머리 CPU 모듈 및 상기 프라이머리 IO 모듈은 프라이머리 보드에 장착되고, 상기 리던던트 CPU 모듈 및 상기 리던던트 IO 모듈은 리던던트 보드에 장착되는 것을 특징으로 한다.
또한, 본 발명에 따른 스페이스와이어 기반 고속 직렬 통신 시스템은, 상기 프라이머리 IO 모듈은 상기 제 5 LVDS 트랜스시버 및 상기 제 6 LVDS 트랜스시버에 연결되어 신호를 각각 수신하는 한 쌍의 서브 프라이머리 프로세서로 이루어지고, 상기 리던던트 IO 모듈은 상기 제 7 LVDS 트랜스시버 및 상기 제 8 LVDS 트랜스시버에 연결되어 신호를 각각 수신하는 한 쌍의 서브 리던던트 프로세서로 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 스페이스와이어 기반 고속 직렬 통신 시스템은, 상기 프라이머리 CPU 모듈의 한 쌍의 프라이머리 프로세서 및 상기 리던던트 CPU 모듈의 한 쌍의 리던던트 프로세서는 각각 35nsec의 액세스 시간이 소요되는 듀얼 포트 메모리(Dual Port Memory)를 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 스페이스와이어 기반 고속 직렬 통신 시스템은, 상기 프라이머리 CPU 모듈은 상기 제 5 LVDS 트랜스시버에 활성화 신호를 전송하고, 상기 제 6 LVDS 트랜스시버에 비활성화 신호를 전송하며, 상기 리던던트 CPU 모듈은 상기 제 7 LVDS 트랜스시버에 활성화 신호를 전송하고, 상기 제 8 LVDS 트랜스시버에 비활성화 신호를 전송하되, 상기 프라이머리 CPU 모듈이 상기 제 5 LVDS 트랜스시버에 활성화 신호를 전송할 경우, 상기 리던던트 CPU 모듈은 상기 제 8 LVDS 트랜스시버에 비활성화 신호를 전송하고, 상기 프라이머리 CPU 모듈이 상기 제 6 LVDS 트랜스시버에 비활성화 신호를 전송할 경우, 상기 리던던트 CPU 모듈은 상기 제 7 LVDS 트랜스시버에 활성화 신호를 전송함으로써, 상기 프라이머리 보드 및 상기 리던던트 보드는 동시에 구동하지 않고, 상기 프라이머리 보드 및 상기 리던던트 보드 중 어느 하나만 구동하는 것을 특징으로 한다.
또한, 본 발명에 따른 스페이스와이어 기반 고속 직렬 통신 시스템은, 상기 프라이머리 CPU 모듈은 한 쌍의 서브 프라이머리 프로세서에 각각 활성화 신호 및 비활성화 신호를 전송하고, 상기 리던던트 CPU 모듈은 한 쌍의 서브 리던던트 프로세서에 각각 활성화 신호 및 비활성화 신호를 전송하되, 상기 프라이머리 CPU 모듈 및 상기 리던던트 CPU 모듈이 상기 한 쌍의 서브 프라이머리 프로세서 및 상기 한 쌍의 서브 리던던트 프로세서에 각각 활성화 신호를 전송함으로써, 상기 프라이머리 보드 및 상기 리던던트 보드가 동시에 구동하는 것을 특징으로 한다.
또한, 본 발명에 따른 스페이스와이어 기반 고속 직렬 통신 시스템은, 호스트로 동작하는 상기 프라이머리 CPU 모듈 및 상기 리던던트 CPU 모듈이 클라이언트로 동작하고, 클라이언트로 동작하는 상기 프라이머리 IO 모듈 및 상기 리던던트 IO 모듈이 호스트로 동작하는 것을 특징으로 한다.
본 발명에 의하면, 위성 및 우주 비행체 내의 탑재 컴퓨터 및 탑재 영상 처리 장치들 사이의 고속의 데이터 통신을 가능하게 하는 스페이스와이어 기반 고속 직렬 통신 시스템을 제공하는 효과가 있다.
도 1은 종래의 위성 탑재 컴퓨터 I/O 데이터 통신 시스템의 구성을 나타내는 구성도.
도 2는 스페이스와이어 프로토콜 레벨을 나타내는 도면.
도 3은 LVDS 신호 레벨을 나타내는 그래프.
도 4는 Data-Strobe 인코딩을 나타내는 도면.
도 5는 스페이스와이어 데이터 및 제어 캐릭터(character)를 나타내는 도면.
도 6은 스페이스와이어 링크 상태도.
도 7은 헤더 삭제 다중 스위치를 나타내는 도면
도 8은 본 발명의 제 1 실시예에 따른 스페이스와이어 기반 고속 직렬 통신 시스템의 구성을 나타내는 구성도.
도 9는 본 발명의 제 2 실시예에 따른 스페이스와이어 기반 고속 직렬 통신 시스템의 구성을 나타내는 구성도.
도 10은 본 발명에 따른 인터페이스의 시험 및 속도 측정을 위한 구성을 나타내는 도면.
도 11은 스페이스와이어 타이밍 테스트 결과를 나타내는 도면.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 명세서에 기재된 "…부", "…모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
또한, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
이하, 본 발명의 실시예에 대해 관련 도면들을 참조하여 상세히 설명하기로 한다.
상술한 바와 같은 문제점을 해결하기 위해, 전혀 새로운 로컬 보드 액세스 방식을 적용한 것이 스페이스와이어를 이용한 로컬 데이터 전송 방식이다.
이러한 스페이스와이어 링크 인터페이스는 기존의 직렬 통신에 비해 상당히 고속의 데이터를 전송할 수 있다. 이런 고속의 데이터 전송에서 전력 소모를 줄이기 위해 LVDS(Low Voltage Differential Signaling)를 사용하도록 함으로서 저전력 설계 또한 가능하도록 하고 있다. 이 스페이스와이어 링크는 IEEE-1355 표준을 바탕으로 개발되었으며, 이 표준은 우주 비행체 탑재체와 데이터 핸들링 장치 간의 데이터 전송을 위해 사용되고 있다.
우선, 스페이스와이어에 대해 살펴본다.
도 2는 본 발명에서 사용되는 스페이스와이어의 프로토콜 레벨을 나타내는 도면이다. 도 2를 참조하여 설명한다. 스페이스와이어 기술은 우주 비행체의 패이로드(Payload)와 데이터 핸들링 시스템 간의 데이터 처리를 위해, IEEE 1355-1955와 ANSI/TIA/EIA-644 표준을 기초로 하여 보다 향상된 고속의 직렬 통신 방식으로 개발된다. 이 스페이스와이어는 Point-To-Point 방식의 양방향 통신을 풀-디럭스(Full-Duplex)로 지원하며, 10m 거리에서 2 ~ 400Mbps의 직렬 통신을 수행할 수 있다. 스페이스와이어는 도 2와 같이 6개의 계층으로 나누어져 있다.
도 2에 도시되어 있는 바와 같이, 본 발명에서 사용되는 스페이스와이어는 물리 계층(Physical Level)과, 신호 계층(Signal Level)과, 문자 계층(Character Level)과, 교환 계층(Exchange Level)과, 패킷 계층(Packet Level)과, 네트워크 계층(Network Level)으로 구성이 되어 있으며, 물리 계층은 케이블, 커넥터 등과 같은 물리적 연결에 관한 프로토콜을 정의하고 있고, 신호 계층은 data-strobe encoding을 위한 전기적 신호들에 대해 정의하며, 문자 계층에서는 데이터 또는 제어 문자에 대한 인코딩(encoding) 처리 방법에 대해 정의하고 있다. 교환 계층에서는 링크의 초기화, 링크 플로어 제어(link flow control), 그리고 링크 에러 탐지(link error detection)와 링크 에러 회복(link error recovery)에 대한 메커니즘을 정의하고 있다. 패킷 계층에서는 링크를 통해 전송될 데이터 패킷에 대해 정의하고, 마지막으로 네트워크 계층에서는 스페이스와이어 네트워크 라우터(SpaceWire Network Router)들을 이용하여 노드 대 노드(node to node)의 전송에 대한 패킷에 대해 정의하고 있다.
다음, 스페이스와이어 표준은 상술한 바와 같이 물리 계층, 신호 계층, 문자 계층, 교환 계층, 패킷 계층, 네트워크 계층을 정의하고 있다. 물리 계층은 케이블, 커넥터, PCB 등에 대한 물리적인 부분에 대해 규정하고 있으며, 신호 계층은 LVDS ㅅ신호와 저 계층 신호(Low Level Signal)인 data-Strobe encoding을 통한 초기 속도 10Mbps로 링크를 수행하도록 정의하고 있다. 초기 링크가 형성되면 이후부터는 속도 가변이 가능하며, 이는 도 3을 통해 알 수 있다.
Data-Strobe encoding은 도 4에 도시되어 있는 바와 같이 IEEE-1355-1995 표준과 IEEE-1394-1955 표준을 따른다. 즉, Strobe Signal은 데이터가 연속한 값이면 클럭 속도에 맞추어 상태를 천이함으로써, 타겟(target)에서 에러 판별에 사용될 수 있다.
문자 계층은 저 계층(Low level)을 기반으로 하여 타임 코드(time code)를 추가하여 구성되어 있으며, 정보 전단을 위해 8-비트의 데이터 문자와 링크 제어를 위한 제어 문자와 제어 코드, 그리고 6-비트의 타임 코드를 규정한다. 또한, 문자와 코드 송수신의 에러 검출을 위해 홀수 패리티(parity)를 사용하며, 이는 도 5를 통해 알 수 있다.
교환 계층은 통신 주체 상호 간의 연결을 설정하고 데이터의 흐름을 담당한다. 링크 초기화를 수행하고 플로어 제어(flow control)를 수행하며, 디스커넥트 에러(disconnect error)와 패리티 에러(parity error)를 검출하고 링크 에러 회복을 수행한다. 링크 초기화 및 데이터 전송을 준비하고 실제 데이터를 주고받는 동작을 수행하는 상태도는 도 6과 같다.
패킷 계층은 스페이스와이어 네트워크에서 정보 전달에 필요한 패킷의 구성 형태에 대해 규정한다. 이 부분부터는 상위 프로토콜로서 스페이스와이어 프로토콜 표준에서 표 1과 같이 별도로 정의하고 있다. 즉, 표 1은 프로토콜 식별 할당을 나타내는 표이다.
Figure 112013037469805-pat00001
네트워크 계층에서는 라우터를 이용하여 여러 노드를 구성할 수 있도록 하고 있으며, 주소 지정 방식을 사용하여 각 라우터를 지날 때마다 지정된 라우터 주소를 지워가는 방식을 사용하고 이는 도 7에 도시되어 있다.
이상을 참조로 본 발명에 따른 스페이스와이어 인터페이스를 설계해 본다.
도 8은 도 8은 본 발명의 제 1 실시예에 따른 스페이스와이어 기반 고속 직렬 통신 시스템의 구성을 나타내는 구성도이고, 도 9는 본 발명의 제 2 실시예에 따른 스페이스와이어 기반 고속 직렬 통신 시스템의 구성을 나타내는 구성도이다.
도 8을 참조하면, 본 발명에 따른 스페이스와이어 기반 고속 직렬 통신 시스템은, 4개의 스페이스 와이어 링크 채널을 제공하는 스페이스와이어 기반 고속 직렬 통신 시스템으로서, 하나의 스페이스와이어 링크 채널을 제공하는 한 쌍의 프라이머리 프로세서(110)를 갖는 프라이머리 CPU 모듈(Primary CPU Module)(100) 및 하나의 스페이스와이어 링크 채널을 제공하는 한 쌍의 리던던트 프로세서(310)를 갖는 리던던트 CPU 모듈(Redundant CPU MOdule)(300)과, 프라이머리 CPU 모듈(100)의 2개의 스페이스 와이어 링크 채널에 각각 연결되어 신호를 전송하는 제 1 LVDS(Low Voltage Differential Signaling) 트랜스시버(Transceiver)(510) 및 제 2 LVDS 트랜스시버(520)와, 리던던트 CPU 모듈(300)의 2개의 스페이스와이어 링크 채널에 각각 연결되어 신호를 전송하는 제 3 LVDS 트랜스시버(530) 및 제 4 LVDS 트랜스시버(540)와, 제 1 LVDS 트랜스시버(510)로부터 신호를 수신받는 제 5 LVDS 트랜스시버(550) 및 제 3 LVDS 트랜스시버(530)로부터 신호를 수신받는 제 6 LVDS 트랜스시버(560)와, 제 2 LVDS 트랜스시버(520)로부터 신호를 수신받는 제 7 LVDS 트랜스시버(570) 및 제 4 LVDS 트랜스시버(540)로부터 신호를 수신받는 제 8 LVDS 트랜스시버(580)와, 제 5 LVDS 트랜스시버(550) 및 제 6 LVDS 트랜스시버(560)에 연결되어 신호를 수신하는 프라이머리 IO 모듈(Primary IO Module)(200) 및 제 7 LVDS 트랜스시버(570) 및 제 8 LVDS 트랜스시버(580)에 연결되어 신호를 수신하는 리던던트 IO 모듈(Redundant IO Module)(400)을 포함하되, 프라이머리 CPU 모듈(100) 및 프라이머리 IO 모듈(200)은 프라이머리 보드(1000)에 장착되고, 리던던트 CPU 모듈(300) 및 리던던트 IO 모듈(400)은 리던던트 보드(2000)에 장착된다.
여기서, 프라이머리 CPU 모듈(100)은 한 쌍의 프라이머리 프로세서(110)를 포함하며, 이러한 한 쌍의 프라이머리 프로세서(110)의 각각에 제 1 LVDS 트랜스시버(510) 및 제 2 LVDS 트랜스시버(520)가 각각 연결된다.
마찬가지로 리던던트 CPU 모듈(300)은 한 쌍의 리던던트 프로세서(310)를 포함하며, 이러한 한 쌍의 리던던트 프로세서(310)의 각각에 제 3 LVDS 트랜스시버(530) 및 제 4 LVDS 트랜스시버(540)가 각각 연결된다.
여기서, 프라이머리 CPU 모듈(100)의 한 쌍의 프라이머리 프로세서(110) 및 리던던트 CPU 모듈(300)의 한 쌍의 리던던트 프로세서(310)는 각각 35nsec의 액세스 시간이 소요되는 듀얼 포트 메모리(Dual Port Memory)(미도시)를 더 포함할 수 있다.
또한, 프라이머리 CPU 모듈(100)은 제 5 LVDS 트랜스시버(550)에 활성화 신호(610)를 전송하고, 제 6 LVDS 트랜스시버(560)에 비활성화 신호(620)를 전송하며, 리던던트 CPU 모듈(300)은 제 7 LVDS 트랜스시버(570)에 활성화 신호(710)를 전송하고, 제 8 LVDS 트랜스시버(580)에 비활성화 신호(720)를 전송하되, 프라이머리 CPU 모듈(100)이 제 5 LVDS 트랜스시버(550)에 활성화 신호(610)를 전송할 경우, 리던던트 CPU 모듈(300)은 제 8 LVDS 트랜스시버(580)에 비활성화 신호(720)를 전송하고, 프라이머리 CPU 모듈(100)이 제 6 LVDS 트랜스시버(560)에 비활성화 신호(620)를 전송할 경우, 리던던트 CPU 모듈(300)은 제 7 LVDS 트랜스시버(570)에 활성화 신호(710)를 전송함으로써, 프라이머리 보드(1000) 및 리던던트 보드(2000)는 동시에 구동하지 않고, 프라이머리 보드(1000) 및 리던던트 보드(2000) 중 어느 하나만 구동하게 된다.
다음, 도 9를 참조하면, 도 8에 도시된 구성과 거의 동일하지만, 도 8에 도시된 구성과 달리 프라이머리 IO 모듈(200)은 제 5 LVDS 트랜스시버(510) 및 제 6 LVDS 트랜스시버(520)에 연결되어 신호를 각각 수신하는 한 쌍의 서브 프라이머리 프로세서(210)로 이루어지고, 리던던트 IO 모듈(400)은 제 7 LVDS 트랜스시버(570) 및 제 8 LVDS 트랜스시버(580)에 연결되어 신호를 각각 수신하는 한 쌍의 서브 리던던트 프로세서(410)로 이루어진다.
또한, 프라이머리 CPU 모듈(100)은 한 쌍의 서브 프라이머리 프로세서(210)에 각각 활성화 신호(610) 및 비활성화 신호(620)를 전송하고, 리던던트 CPU 모듈(300)은 한 쌍의 서브 리던던트 프로세서(410)에 각각 활성화 신호(710) 및 비활성화 신호(720)를 전송하되, 프라이머리 CPU 모듈(100) 및 리던던트 CPU 모듈(300)이 한 쌍의 서브 프라이머리 프로세서(210) 및 한 쌍의 서브 리던던트 프로세서(410)에 각각 활성화 신호(610, 710)를 전송함으로써, 프라이머리 보드(1000) 및 리던던트 보드(2000)가 동시에 구동하게 된다.
한편, 도 8 및 도 9에 도시된 호스트로 동작하는 프라이머리 CPU 모듈(100) 및 리던던트 CPU 모듈(300)이 클라이언트로 동작하고, 클라이언트로 동작하는 프라이머리 IO 모듈(200) 및 리던던트 IO 모듈(400)이 호스트로 역할을 바꾸어서 동작할 수 있다.
이는 프라이머리 CPU 모듈(100)과 프라이머리 IO 모듈(200)이 각각의 LVDS 트랜스시버를 기준으로 대칭으로 설계되어 있고, 리던던트 CPU 모듈(300)과 리던던트 IO 모듈(400)이 각각의 LVDS 트랜스시버를 기준으로 대칭으로 설계되어 있기 때문이다.
이러한 본원 발명에 따른 구성은 기존 위성 탑재 컴퓨터에서 사용하던 로컬 버스를 스페이스와이어 개념을 적용하여 각 I/O 보드들로 로컬 버스를 제공한다. 또한, 속도 측면에서 100 ~ 200Mbps로 통신을 수행하므로, 20㎒ 메인 클럭(Main Clock) 버스의 사용에 있어서 백 플레인에서 로컬 버스를 구성할 때와 속도 차이가 거의 없다.
전체 시스템은 리던던시(Redundancy) 개념을 적용하여 프라이머리 리던던트(Primary-Redundant)로 구성을 하여 신뢰성을 향상시킨다. 리던던시 설계는 크게 보드별 리던던시를 가지고 있지만, 내부적으로 각 보드 별로 스페이스와이어 리던던시를 추가로 가지도록 한다.
좀더 상세히 설명하면, 리던던시를 위해 LVDS를 2중으로 구성하여 리던던시를 가지도록 한다. 이 보드들은 프라이머리 보드와 리던던트 보드가 동시에 온(On)되는 경우가 없는 콜드(Cold) 운용 조건을 가진다.
여기서는, LVDS CS 신호에 Enable P/R로서 활성화/비활성화하여 프라이머리/리던던트를 선택한다.
또한, 전제 시스템은 리던던시를 LVDS 및 SMCS116 모두를 2중으로 구성하여 리던던시를 가지도록 할 수도 있다. 이 보드는 프라이머리 보드와 리던던트 보드가 동시에 온(On)되어 운용되므로 상기와 같은 구성으로 리던던시로 구성한다.
여기서는, SMCS116 CS신호에 Enable P/R로서 활성화/비활성화하여 프라이머리/리던던트를 선택한다.
상술한 바와 같은 구성에 의한 인터페이스의 시험 및 속도 측정에 대해 살펴본다.
시험은 도 10에 도시된 바와 같이 테스트 코드(Test Code)를 작성하고 이더넷을 통해 SMCS332 보드의 프로세서로 전송하고, 프로세서는 호스트로서 DPRAM을 이용하여 SMCS332가 제공하는 COMI 인터페이스로 SMCS116 보드와 통신을 시작한다.
그 결과, 도 11에 도시된 바와 같이 100Mbps로 통신을 수행할 때, 스페이스와이어 링크 모니터 장비인 스페이스와이어 링크 분석 툴(SpaceWire Link Anlayser tool)을 통하여 데이터 전송 시간을 측정한다. 우선 Loop-back 테스트의 경우, 10 ~ 13Mbyte/s(약 80 ~ 100Mbps) 정도의 속도로 데이터 송수신이 됨을 확인할 수 있다. SMCS332-SMCS116의 경우, 쓰기(Write)에서는 14Mbytes/s (약 100Mbps)이고, 읽기(Read)에서는 7 ~ 14Mbytes/s (56 ~ 100Mbps) 정도의 속도로 전송이 됨을 확인할 수 있다.
따라서, 본 발명에서는 기존의 시리얼 통신보다 고속의 시리얼 통신 방식인 스페이스와이어 링크 인터페이스에 대한 표준에서 정의하는 규격에 대해 살펴보았으며, 실제 인터페이스 보드를 설계하여 송수신에 대해 시험을 통하여 검증을 수행한다. 본 발명에서 구현한 고속 시리얼 인터페이스인 스페이스와이어 링크 인터페이스는 우주 환경에 대한 검증도 완료되어 산업용으로 여러 분야에 충분히 활용이 가능하다. 시험 결과를 통해 알 수 있듯이 송수신을 100Mbps로 설정한 경우, 거의 100Mbps로 동작 됨을 확인할 수 있다. 따라서, 현재 표준에서 정의하고 있는 방법을 적용하여 응용 인터페이스를 구현하게 되면 충분히 더 빠른 속도로 통신을 수행 할 수 있다.
이상에서는 본 발명의 실시예를 예로 들어 설명하였지만, 당업자의 수준에서 다양한 변경이 가능하다. 따라서, 본 발명은 상기의 실시예에 한정되어 해석되어서는 안되며, 이하에 기재된 특허청구범위에 의해 해석되어야 함이 자명하다.
100 : 프라이머리 CPU 모듈
110 : 프라이머리 프로세서
200 : 프라이머리 IO 모듈
210 : 서브 프라이머리 프로세서
300 : 리던던트 CPU 모듈
310 : 리던던트 프로세서
400 : 리던던트 IO 모듈
410 : 서브 리던던트 프로세서
510 : 제 1 LVDS
520 : 제 2LVDS
530 : 제 3LVDS
540 : 제 4LVDS
550 : 제 5LVDS
560 : 제 6LVDS
570 : 제 7LVDS
580 : 제 8LVDS
610 : 활성화 신호
620 : 비활성화 신호
710 : 활성화 신호
720 : 비활성화 신호
1000 : 프라이머리 보드
2000 : 리던던트 보드

Claims (6)

  1. 4개의 스페이스 와이어 링크 채널을 제공하는 스페이스와이어 기반 고속 직렬 통신 시스템으로서,
    하나의 스페이스와이어 링크 채널을 제공하는 한 쌍의 프라이머리 프로세서를 갖는 프라이머리 CPU 모듈(Primary CPU Module) 및 하나의 스페이스와이어 링크 채널을 제공하는 한 쌍의 리던던트 프로세서를 갖는 리던던트 CPU 모듈(Redundant CPU MOdule)과,
    상기 프라이머리 CPU 모듈의 2개의 스페이스 와이어 링크 채널에 각각 연결되어 신호를 전송하는 제 1 LVDS(Low Voltage Differential Signaling) 트랜스시버(Transceiver) 및 제 2 LVDS 트랜스시버와,
    상기 리던던트 CPU 모듈의 2개의 스페이스와이어 링크 채널에 각각 연결되어 신호를 전송하는 제 3 LVDS 트랜스시버 및 제 4 LVDS 트랜스시버와,
    상기 제 1 LVDS 트랜스시버로부터 신호를 수신받는 제 5 LVDS 트랜스시버 및 상기 제 3 LVDS 트랜스시버로부터 신호를 수신받는 제 6 LVDS 트랜스시버와,
    상기 제 2 LVDS 트랜스시버로부터 신호를 수신받는 제 7 LVDS 트랜스시버 및 상기 제 4 LVDS 트랜스시버로부터 신호를 수신받는 제 8 LVDS 트랜스시버와,
    상기 제 5 LVDS 트랜스시버 및 상기 제 6 LVDS 트랜스시버에 연결되어 신호를 수신하는 프라이머리 IO 모듈(Primary IO Module) 및 상기 제 7 LVDS 트랜스시버 및 상기 제 8 LVDS 트랜스시버에 연결되어 신호를 수신하는 리던던트 IO 모듈(Redundant IO Module)을 포함하되,
    상기 프라이머리 CPU 모듈 및 상기 프라이머리 IO 모듈은 프라이머리 보드에 장착되고,
    상기 리던던트 CPU 모듈 및 상기 리던던트 IO 모듈은 리던던트 보드에 장착되는 것을 특징으로 스페이스와이어 기반 고속 직렬 통신 시스템.
  2. 제 1 항에 있어서,
    상기 프라이머리 IO 모듈은 상기 제 5 LVDS 트랜스시버 및 상기 제 6 LVDS 트랜스시버에 연결되어 신호를 각각 수신하는 한 쌍의 서브 프라이머리 프로세서로 이루어지고,
    상기 리던던트 IO 모듈은 상기 제 7 LVDS 트랜스시버 및 상기 제 8 LVDS 트랜스시버에 연결되어 신호를 각각 수신하는 한 쌍의 서브 리던던트 프로세서로 이루어지는 것을 특징으로 하는 스페이스와이어 기반 고속 직렬 통신 시스템.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 프라이머리 CPU 모듈의 한 쌍의 프라이머리 프로세서 및 상기 리던던트 CPU 모듈의 한 쌍의 리던던트 프로세서는 각각 35nsec의 액세스 시간이 소요되는 듀얼 포트 메모리(Dual Port Memory)를 더 포함하는 것을 특징으로 하는 스페이스와이어 기반 고속 직렬 통신 시스템.
  4. 제 1 항에 있어서,
    상기 프라이머리 CPU 모듈은 상기 제 5 LVDS 트랜스시버에 활성화 신호를 전송하고, 상기 제 6 LVDS 트랜스시버에 비활성화 신호를 전송하며,
    상기 리던던트 CPU 모듈은 상기 제 7 LVDS 트랜스시버에 활성화 신호를 전송하고, 상기 제 8 LVDS 트랜스시버에 비활성화 신호를 전송하되,
    상기 프라이머리 CPU 모듈이 상기 제 5 LVDS 트랜스시버에 활성화 신호를 전송할 경우, 상기 리던던트 CPU 모듈은 상기 제 8 LVDS 트랜스시버에 비활성화 신호를 전송하고,
    상기 프라이머리 CPU 모듈이 상기 제 6 LVDS 트랜스시버에 비활성화 신호를 전송할 경우, 상기 리던던트 CPU 모듈은 상기 제 7 LVDS 트랜스시버에 활성화 신호를 전송함으로써,
    상기 프라이머리 보드 및 상기 리던던트 보드는 동시에 구동하지 않고, 상기 프라이머리 보드 및 상기 리던던트 보드 중 어느 하나만 구동하는 것을 특징으로 하는 스페이스와이어 기반 고속 직렬 통신 시스템.
  5. 제 2 항에 있어서,
    상기 프라이머리 CPU 모듈은 한 쌍의 서브 프라이머리 프로세서에 각각 활성화 신호 및 비활성화 신호를 전송하고,
    상기 리던던트 CPU 모듈은 한 쌍의 서브 리던던트 프로세서에 각각 활성화 신호 및 비활성화 신호를 전송하되,
    상기 프라이머리 CPU 모듈 및 상기 리던던트 CPU 모듈이 상기 한 쌍의 서브 프라이머리 프로세서 및 상기 한 쌍의 서브 리던던트 프로세서에 각각 활성화 신호를 전송함으로써,
    상기 프라이머리 보드 및 상기 리던던트 보드가 동시에 구동하는 것을 특징으로 하는 스페이스와이어 기반 고속 직렬 통신 시스템.
  6. 제 1 항 또는 제 2 항에 있어서,
    호스트로 동작하는 상기 프라이머리 CPU 모듈 및 상기 리던던트 CPU 모듈이 클라이언트로 동작하고,
    클라이언트로 동작하는 상기 프라이머리 IO 모듈 및 상기 리던던트 IO 모듈이 호스트로 동작하는 것을 특징으로 하는 스페이스와이어 기반 고속 직렬 통신 시스템.
KR1020130047189A 2013-04-29 2013-04-29 스페이스와이어 기반 고속 직렬 통신 시스템 KR101396293B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130047189A KR101396293B1 (ko) 2013-04-29 2013-04-29 스페이스와이어 기반 고속 직렬 통신 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130047189A KR101396293B1 (ko) 2013-04-29 2013-04-29 스페이스와이어 기반 고속 직렬 통신 시스템

Publications (1)

Publication Number Publication Date
KR101396293B1 true KR101396293B1 (ko) 2014-05-19

Family

ID=50894459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130047189A KR101396293B1 (ko) 2013-04-29 2013-04-29 스페이스와이어 기반 고속 직렬 통신 시스템

Country Status (1)

Country Link
KR (1) KR101396293B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110646723A (zh) * 2018-06-27 2020-01-03 龙芯中科技术有限公司 总线接口测试电路和方法
CN112468209A (zh) * 2020-10-29 2021-03-09 西安空间无线电技术研究所 一种基于SpaceWire总线实现的在轨高速注入系统及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SpaceWire 101 - Aeroflex (2006.03.29) *
이재녕,"스페이스와이어를 이용한 고속 직렬통신 인터페이스 구현", 2012년도 대한전자공학회 하계종합학술대회, 2012.6, p1737-1740 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110646723A (zh) * 2018-06-27 2020-01-03 龙芯中科技术有限公司 总线接口测试电路和方法
CN110646723B (zh) * 2018-06-27 2021-11-30 龙芯中科技术股份有限公司 总线接口测试电路和方法
CN112468209A (zh) * 2020-10-29 2021-03-09 西安空间无线电技术研究所 一种基于SpaceWire总线实现的在轨高速注入系统及方法
CN112468209B (zh) * 2020-10-29 2022-06-03 西安空间无线电技术研究所 一种基于SpaceWire总线实现的在轨高速注入系统及方法

Similar Documents

Publication Publication Date Title
US10374782B2 (en) Full duplex transmission method for high speed backplane system
US7155546B2 (en) Multiple physical interfaces in a slot of a storage enclosure to support different storage interconnect architectures
EP2974199B1 (en) De-correlating training pattern sequences between lanes in high-speed multi-lane links and interconnects
CN110190876B (zh) 适于ehf无接触通信的物理层和虚拟化物理层
CN106817249B (zh) Fc-ae-1553仿真通信演示系统及数据发送方法
CN109165184B (zh) 一种基于双总线收发器的1553b总线系统
US20160099795A1 (en) Technologies for exchanging host loss and forward error correction capabilities on a 25g ethernet link
US20150186201A1 (en) Robust link training protocol
CN114442514A (zh) 一种基于fpga的usb3.0/3.1控制系统
KR101396293B1 (ko) 스페이스와이어 기반 고속 직렬 통신 시스템
US20220114132A1 (en) Data Switch Chip and Server
CN102638589B (zh) 一种通道的对应连接关系的确定方法及相关连接端和系统
CN116684389B (zh) 地址自动分配方法及具有其的主机、从机和通信设备
US8954623B2 (en) Universal Serial Bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same
CN115442178A (zh) 多轴伺服总线控制电路及多轴伺服系统
US20080219238A1 (en) Methods and systems for transmitting data between systems
US20040184721A1 (en) Providing reconditioned signals at a plurality of ports
CN217428141U (zh) 网卡、通信设备及网络安全系统
Parkes The SpaceWire Onboard Network for Spacecraft
Thornton et al. Hyperchannel network links
KR20240104601A (ko) 선택적 송수신 비동기식 시리얼 통신 장치
KR100493009B1 (ko) 다중 신호 라인을 이용한 고속 직렬 버스 인터페이스 시스템
US20040221216A1 (en) Amplitude selection
CN116680224A (zh) 不对称PCIe总线设计方法、装置、总线装置及系统
CN116866285A (zh) 一种服务器数据传输装置及服务器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant