KR101395182B1 - Interface panel for display and method of fabricating thereof - Google Patents
Interface panel for display and method of fabricating thereof Download PDFInfo
- Publication number
- KR101395182B1 KR101395182B1 KR1020120051140A KR20120051140A KR101395182B1 KR 101395182 B1 KR101395182 B1 KR 101395182B1 KR 1020120051140 A KR1020120051140 A KR 1020120051140A KR 20120051140 A KR20120051140 A KR 20120051140A KR 101395182 B1 KR101395182 B1 KR 101395182B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode layer
- transparent
- layer
- transparent layer
- insulating substrate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 디스플레이용 인터페이스패널 및 그 제조방법에 관한 것으로서 더욱 상세하게는 투과율 및 시인성이 향상되고 단순한 공정 및 저가로 제조 가능한 디스플레이용 인터페이스패널 및 그 제조방법에 관한 것이다. 이를 위해, 본 발명은 투명 절연성 기재; 상기 투명 절연성 기재의 일측에 제1 방향을 따라 형성되는 제1 전극층; 및 상기 투명 절연성 기재의 타측에 제2 방향을 따라 형성되는 제2 전극층을 포함하고, 상기 투명 절연성 기재는 경화성 수지를 포함하는 디스플레이용 인터페이스패널 및 그 제조방법을 제공한다.The present invention relates to an interface panel for a display and a method of manufacturing the same, and more particularly, to a display interface panel and a method of manufacturing the same that can improve transmittance and visibility and can be manufactured with a simple process and a low cost. To this end, the present invention relates to a transparent insulating substrate; A first electrode layer formed on one side of the transparent insulating substrate along a first direction; And a second electrode layer formed on the other side of the transparent insulating substrate in a second direction, wherein the transparent insulating substrate includes a curable resin, and a method of manufacturing the same.
Description
본 발명은 디스플레이용 인터페이스패널 및 그 제조방법에 관한 것으로서 더욱 상세하게는 투과율 및 시인성이 향상되고 단순한 공정 및 저가로 제조 가능한 디스플레이용 인터페이스패널 및 그 제조방법에 관한 것이다
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interface panel for a display and a method of manufacturing the same, and more particularly, to an interface panel for a display and a method of manufacturing the same that can improve transmittance and visibility,
디스플레이용 인터페이스패널에는 디스플레이 전면에 부착되어 사용자의 터치 입력을 수신하는 장치가 있다. 일반적으로, 이러한 디스플레이용 인터페이스패널은 투명한 플레이트 표면에 도전 라인을 형성하고, 도전 라인을 통하여 사용자의 터치 입력의 위치를 검출한다. 이러한 디스플레이용 인터페이스패널은 저항에 의한 전류의 변화를 감지하는 저항식 패널과 커패시턴스의 변화를 감지하는 정전식 패널로 구분된다. 정전식 패널은 저항식 패널에 비하여 터치감이 우수하여 점점 사용 분야가 증가하고 있다.The interface panel for display has a device attached to the front of the display to receive a user's touch input. Generally, such a display interface panel forms a conductive line on the transparent plate surface and detects the position of the user's touch input through the conductive line. Such a display interface panel is divided into a resistance panel for sensing a change in current due to resistance and an electrostatic panel for sensing a change in capacitance. Electrostatic panels are increasingly used because they have better touch feeling than resistive panels.
상용화된 대부분의 디스플레이용 인터페이스패널은 투명 전도막이 일면에 형성되어 있는 투명 기판을 적어도 하나 포함한다. 투명 전도막은 흔히 ITO(indium tin oxide), TAO(Tin Antimony Oxide) 등의 투명 전도성 물질로 이루어지며, 전기 배선을 통해 사용자가 접속한 디스플레이용 인터페이스패널 상의 위치를 계산하기 위하여 패널 외부에 마련된 센서 회로에 연결된다. 또한, 디스플레이용 인터페이스패널의 패턴을 구현하기 위한 방법으로 투명기판 위에 투명 전도막을 형성하고 금속을 증착한 다음 식각 처리하는 방법이 사용되고 있다. 최근의 기술 동향으로는 투명 전도막 대신에 은나노 와이어를 사용하는 방법, 탄소나노튜브를 사용하는 방법, 전도성 폴리머 등이 사용되고 있다.Most of the commercially available display interface panels include at least one transparent substrate having a transparent conductive film formed on one surface thereof. The transparent conductive film is usually made of a transparent conductive material such as ITO (indium tin oxide) or TAO (tin antimony oxide). In order to calculate the position on the display interface panel connected by the user through the electric wiring, Lt; / RTI > As a method for implementing a pattern of an interface panel for a display, a transparent conductive film is formed on a transparent substrate, a metal is deposited, and then etching is performed. Recent trends include the use of silver nanowires instead of transparent conductive films, the use of carbon nanotubes, and conductive polymers.
그러나 지금까지 이러한 개발된 미세패턴 구현 방법은 원재료인 투명 전도막이 고가이고, 구현 방법이 복잡하며, 양산 적용에의 실현성이 부족하여 조기 적용하는 데에는 한계가 있었다. 또한 이러한 기술 등은 코팅 후에 다시 식각해야 하고, 이로 인해, 제조원가의 상승 등의 문제와 공정이 복잡하고 시인성과 관련된 제조 공정조건의 문제 등이 있었다.
However, until now, the developed method of implementing the fine pattern has a limitation in early application because the transparent conductive film as the raw material is expensive, the implementation method is complicated, and the realization of mass production application is insufficient. In addition, these techniques have to be re-etched after coating, which causes problems such as an increase in manufacturing cost, complicated processes, and manufacturing process conditions related to visibility.
본 발명의 하나의 목적은 투과율 및 시인성이 향상되고 단순한 공정 및 저가로 제조 가능한 디스플레이용 인터페이스패널 및 그 제조방법을 제공하는 것이다.It is an object of the present invention to provide an interface panel for a display and a method of manufacturing the same that can improve transmittance and visibility and can be manufactured with a simple process and low cost.
본 발명의 다른 목적은 한 장의 투명 절연성 기재에 전극을 형성함으로써, 디스플레이용 인터페이스패널의 두께를 대폭 감소시킬 수 있어, 가볍고 얇은 디스플레이용 인터페이스패널을 제공하는 것이다.Another object of the present invention is to provide an interface panel for a display which is light and thin because the thickness of the display interface panel can be greatly reduced by forming electrodes on a single transparent insulating substrate.
본 발명의 또 다른 목적은 디스플레이용 인터페이스패널의 베젤부에 형성되는 금속 배선의 선폭 및 선간 거리를 감소시킬 수 있어, 디스플레이용 인터페이스패널의 유효 표시 영역을 실질적으로 확장시킬 수 있고, 이를 통해 보다 다양한 기능을 구현할 수 있어 제품 경쟁력 제고에 기여할 수 있는 디스플레이용 인터페이스패널을 제공하는 것이다.It is another object of the present invention to reduce the line width and the line distance of the metal wiring formed in the bezel portion of the display interface panel so as to substantially extend the effective display region of the display interface panel, And can contribute to enhancement of product competitiveness.
본 발명의 또 다른 목적은 고가의 ITO를 사용하지 않음으로 인해, 제조 비용을 절감시킬 수 있을 뿐만 아니라 종래와 동등 또는 그 이상의 광학적 특성을 구현할 수 있는 디스플레이용 인터페이스패널을 제공하는 것이다.It is still another object of the present invention to provide a display interface panel that can reduce manufacturing cost and realize equivalent or better optical characteristics because expensive ITO is not used.
본 발명의 또 다른 목적은 종래의 리소그래피 등의 패턴 형성 공정을 생략함에 따라, 제조 공정을 간소화시킬 수 있는 디스플레이용 인터페이스패널의 제조방법을 제공하는 것이다.
Another object of the present invention is to provide a method of manufacturing an interface panel for a display, which can simplify a manufacturing process by omitting the conventional pattern formation process such as lithography.
이를 위해, 본 발명은 투명 절연성 기재; 상기 투명 절연성 기재의 일측에 제1 방향을 따라 형성되는 제1 전극층; 및 상기 투명 절연성 기재의 타측에 제2 방향을 따라 형성되는 제2 전극층;을 포함하고, 상기 투명 절연성 기재는 경화성 수지를 포함하는 디스플레이용 인터페이스패널을 제공한다.To this end, the present invention relates to a transparent insulating substrate; A first electrode layer formed on one side of the transparent insulating substrate along a first direction; And a second electrode layer formed on the other side of the transparent insulating substrate in a second direction, wherein the transparent insulating substrate includes a curable resin.
여기서, 상기 투명 절연성 기재는 자외선 경화성 수지 또는 열 경화성 수지로 이루어질 수 있다.Here, the transparent insulating substrate may be made of an ultraviolet ray curable resin or a thermosetting resin.
상기 투명 절연성 기재는 올레핀계, 에폭시계, 아크릴계, 우레탄계 및 실리콘계 수지로 이루어지는 그룹에서 선택되는 어느 하나를 포함할 수 있다.The transparent insulating substrate may include any one selected from the group consisting of olefinic, epoxy, acrylic, urethane, and silicone resins.
상기 투명 절연성 기재는, 일면 또는 타면에 상기 제1 전극층이 음각 형태로 형성되어 있는 제1 투명층, 및 상기 제1 투명층에 적층되고, 일면 또는 타면에 상기 제2 전극층이 음각 형태로 형성되어 있는 제2 투명층으로 이루어질 수 있다.Wherein the transparent insulating base material comprises a first transparent layer formed on one surface or the other surface of the first electrode layer in a negative shape and a second transparent layer formed on the first transparent layer and having the second electrode layer formed in a negative shape on one surface or the other surface 2 transparent layer.
상기 제1 투명층 및 상기 제2 투명층의 경계면에는 상기 제1 전극층 또는 상기 제2 전극층이 배치될 수 있다.The first electrode layer or the second electrode layer may be disposed on an interface between the first transparent layer and the second transparent layer.
상기 제1 전극층 및 상기 제2 전극층은 각각, 스트라이프 패턴으로 형성될 수 있다.Each of the first electrode layer and the second electrode layer may be formed in a stripe pattern.
상기 스트라이프 패턴의 단면은 삼각형, 사각형, 반원 및 사다리꼴 중 어느 하나의 형상으로 형성될 수 있다.The cross section of the stripe pattern may be formed in any shape of triangle, quadrangle, semicircle and trapezoid.
상기 스트라이프 패턴의 폭은 10㎛ 이하로도 형성될 수 있다. The width of the stripe pattern may be formed to be 10 占 퐉 or less.
상기 제1 전극층의 스트라이프 패턴 중 어느 하나와 상기 제2 전극층의 스트라이프 패턴 중 어느 하나는 전기적으로 접속될 수 있다.Either one of the stripe patterns of the first electrode layer and the stripe pattern of the second electrode layer may be electrically connected.
상기 제1 전극층 및 상기 제2 전극층은 도전성 입자 및 상기 도전성 입자를 고정하는 바인더를 포함할 수 있다.The first electrode layer and the second electrode layer may include conductive particles and a binder for fixing the conductive particles.
상기 도전성 입자는 니켈, 팔라듐, 은, 구리, 금, 주석, 백금, 알루미늄, 산화인듐, 탄소나노튜브, 그래핀, 전도성 고분자 및 코발트로 이루어진 군으로부터 선택되는 어느 하나 또는 둘 이상의 조합으로 이루어질 수 있다.The conductive particles may be formed of any one or a combination of two or more selected from the group consisting of nickel, palladium, silver, copper, gold, tin, platinum, aluminum, indium oxide, carbon nanotube, graphene, conductive polymer and cobalt .
상기 바인더는 상기 투명 절연성 기재와 굴절률 차이가 작을수록 바람직하며, 굴절률 차이가 0.5 이내인 물질로 이루어질 수 있다.The binder preferably has a smaller refractive index difference with respect to the transparent insulating base material, and may be made of a material having a refractive index difference of 0.5 or less.
한편, 본 발명은, (a) 제1 투명층에 제1 방향을 따라 서로 이격되는 복수개의 제1 트렌치를 형성하는 단계; (b) 상기 복수개의 제1 트렌치 내부에 도전성 물질을 충진시켜 상기 제1 투명층에 제1 전극층을 형성하는 단계; (c) 상기 제1 투명층의 어느 한 표면에 상기 제1 투명층과 동일한 물질로 이루어진 제2 투명층을 적층하는 단계; (d) 상기 제2 투명층에 제2 방향을 따라 서로 이격되는 복수개의 제2 트렌치를 형성하는 단계; 및 (e) 상기 복수개의 제2 트렌치 내부에 상기 도전성 물질을 충진시켜 상기 제2 투명층에 제2 전극층을 형성하는 단계;를 포함하는 디스플레이용 인터페이스패널 제조방법을 제공한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: (a) forming a first plurality of first trenches in a first transparent layer, (b) filling the plurality of first trenches with a conductive material to form a first electrode layer in the first transparent layer; (c) stacking a second transparent layer made of the same material as the first transparent layer on one surface of the first transparent layer; (d) forming a plurality of second trenches in the second transparent layer, the second trenches being spaced apart from each other along a second direction; And filling the conductive material into the plurality of second trenches to form a second electrode layer on the second transparent layer.
여기서, 상기 (a) 단계 및 상기 (d) 단계는 각각, 바닥면에 요철 패턴이 형성되어 있는 몰드에 경화성 수지로 이루어진 수지물을 충진하는 과정, 상기 수질물을 경화시키는 과정, 및 경화된 상기 수지물을 상기 몰드로부터 이탈시키는 과정을 포함할 수 있다.The steps (a) and (d) may include the steps of filling a mold having a concavo-convex pattern on a bottom surface with a resin made of a curable resin, curing the water, And removing the resin material from the mold.
상기 (b) 단계 및 상기 (e) 단계는 각각, 도전성 입자와 바인더를 포함하는 도전성 페이스트를 도전성 물질로 준비하는 과정, 상기 복수개의 제1 트렌치 또는 상기 복수개의 제2 트렌치 내부에 상기 도전성 물질을 채워 넣는 과정, 및 상기 도전성 물질을 경화시키는 과정을 포함할 수 있다.Wherein each of the steps (b) and (e) includes the steps of: preparing a conductive paste including a conductive particle and a binder as an electrically conductive material; forming the conductive material in the plurality of first trenches or the plurality of second trenches, A filling process, and a process of curing the conductive material.
상기 (c) 단계에서는 상기 제1 전극층이 형성된 상기 제1 투명층의 표면에 상기 제2 투명층을 적층할 수 있다.In the step (c), the second transparent layer may be laminated on a surface of the first transparent layer on which the first electrode layer is formed.
상기 (c) 단계에서는 상기 제1 전극층이 형성된 상기 제1 투명층의 반대쪽 표면에 상기 제2 투명층을 적층할 수 있다.In the step (c), the second transparent layer may be laminated on the opposite surface of the first transparent layer on which the first electrode layer is formed.
상기 요철 패턴은 리소그래피 또는 금속 가공을 통해 형성될 수 있다.
The concavo-convex pattern may be formed through lithography or metal working.
본 발명에 따르면, 한 장의 투명 절연성 기재에 전극을 형성함으로써, 디스플레이용 인터페이스패널의 두께를 대폭 감소시킬 수 있어, 가볍고 얇은 디스플레이용 인터페이스패널을 제조할 수 있고, 디스플레이용 인터페이스패널의 베젤부에 형성되는 금속 배선의 선폭 및 선간 거리를 감소시킬 수 있어, 디스플레이용 인터페이스패널의 유효 표시 영역을 실질적으로 확장시킬 수 있고, 이를 통해 보다 다양한 기능을 구현할 수 있으며, 이는 제품 경쟁력 제고에 기여하게 된다. 그리고 본 발명에 따르면, 고가의 ITO를 사용하지 않음으로 인해, 제조 비용을 절감시킬 수 있을 뿐만 아니라 종래와 동등 또는 그 이상의 광학적 특성을 구현할 수 있으며, 종래의 리소그래피 등의 패턴 형성 공정을 생략함에 따라, 제조 공정을 간소화시킬 수 있다.
According to the present invention, by forming the electrodes on a single transparent insulating substrate, the thickness of the display interface panel can be greatly reduced, light and thin display interface panels can be manufactured, and the bezel portion of the display interface panel It is possible to substantially extend the effective display area of the display interface panel, thereby realizing more various functions, thereby contributing to enhancement of product competitiveness. According to the present invention, since the expensive ITO is not used, the manufacturing cost can be reduced, and the optical characteristics equivalent to or higher than that of the prior art can be realized. By omitting the conventional pattern formation process such as lithography , The manufacturing process can be simplified.
도 1은 본 발명의 일 실시 예에 따른 디스플레이용 인터페이스패널을 나타낸 단면도.
도 2는 본 발명의 다른 실시 예에 따른 디스플레이용 인터페이스패널을 나타낸 단면도.
도 3은 본 발명의 실시 예에 따른 디스플레이용 인터페이스패널 제조방법을 나타낸 공정 순서도.
도 4 내지 도 11은 본 발명의 실시 예에 따른 디스플레이용 인터페이스패널 제조방법을 공정 순으로 나타낸 공정도.1 is a cross-sectional view illustrating a display interface panel according to an embodiment of the present invention;
2 is a cross-sectional view of a display interface panel according to another embodiment of the present invention;
3 is a process flow diagram illustrating a method of manufacturing an interface panel for a display according to an embodiment of the present invention.
FIGS. 4 to 11 are process diagrams showing a method of manufacturing a display interface panel according to an embodiment of the present invention in the order of processes.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 디스플레이용 인터페이스패널 및 그 제조방법에 대해 상세히 설명한다.Hereinafter, a display interface panel and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
아울러, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
도 1을 참조하면, 본 발명의 실시 예에 따른 디스플레이용 인터페이스패널(100)은 예컨대, 디스플레이의 전면에 부착되어 사용자의 터치 입력을 수신하는 터치스크린 패널일 수 있다. 이러한 디스플레이용 인터페이스패널(100)은 투명 절연성 기재(110), 제1 전극층(120) 및 제2 전극층(130)을 포함한다.
Referring to FIG. 1, a
투명 절연성 기재(110)는 경화성 수지를 포함한다. 예를 들어, 투명 절연성 기재(110)는 자외선 경화성 수지 또는 열 경화성 수지를 포함할 수 있다. 구체적으로, 투명 절연성 기재(110)는 올레핀계, 에폭시계, 아크릴계, 우레탄계 및 실리콘계 수지로 이루어지는 그룹에서 선택되는 어느 하나를 포함할 수 있다. 이러한 투명 절연성 기재(110)는 제1 전극층(120) 및 제2 전극층(130)의 형성 위치를 제공하고 이를 지지함과 아울러, 디스플레이로부터 생성되는 화면 혹은 영상을 외부로 투영시키는 디스플레이용 인터페이스패널(100)의 최외각 층일 수 있고, 별도의 최외각 층에 의해 보호되는 디스플레이용 인터페이스패널(100)의 중간 층일 수도 있다.The transparent
한편, 투명 절연성 기재(110)는 제1 투명층(111)과 제2 투명층(112)로 구분될 수 있다. 제1 투명층(111)과 제2 투명층(112)의 구분은 제조 방법에 따른 구분으로, 제1 투명층(111)과 제2 투명층(112)은 서로 적층된 후 경화되어 일체화된다. 그리고 제1 투명층(111)은 제1 전극층(120)이 형성되는 층이고, 제2 투명층(112)은 제2 전극층(130)이 형성되는 층이다. 이때, 제1 전극층(120)은 제1 투명층(111)의 일면 또는 타면에 형성될 수 있고, 제2 전극층(130)은 제2 투명층(112)의 일면 또는 타면에 형성될 수 있다. 이와 같이, 제1 전극층(120) 및 제2 전극층(130)의 형성 위치를 제공하는 제1 투명층(111) 및 제2 투명층(112)에 대해서는 하기의 제조 방법에서 보다 상세히 설명하기로 한다.
On the other hand, the transparent
제1 전극층(120)은 투명 절연성 기재(110)의 일측에 제1 방향, 예컨대, 가로 방향을 따라 형성될 수 있다. 구체적으로, 제1 전극층(120)은 제1 투명층(111)의 상면(도면기준)에 형성될 수 있다. 그리고 제1 전극층(120)은 제1 투명층(111)의 상면에 음각 또는 양각 형태로 형성될 수 있다. 제1 전극층(120)이 양각 형태로 형성되는 경우, 그 제조 방법이 식각이나 포토리소그래피 공정 등 복잡한 공정을 수반하게 되므로, 보다 간소한 임프린팅 방법으로 간단하게 형성될 수 있도록, 제1 전극층(120)이 음각 또는 양각의 형태로 형성되는 것이 보다 바람직하다. 그리고 이와 같이, 제1 전극층(120)이 음각 형태로 형성되면, 디스플레이 장치에 요구되는 콤팩트화 및 슬림화를 구현할 수 있다.The
도시하진 않았지만, 제1 투명층(111)의 상면에 형성되는 제1 전극층(120)의 평면 구조는 스트라이프 패턴을 이룰 수 있다. 이때, 이 스트라이프 패턴의 단면은 삼각형, 사각형, 반원 및 사다리꼴 중 어느 하나의 형상으로 형성될 수 있고, 이외에도 다양한 도형 형태로도 형성될 수 있다.Although not shown, the planar structure of the
여기서, 제1 전극층(120)을 이루는 스트라이프 패턴 중 단위 패턴의 폭은 대략 5㎛ 이하로 형성되는 것이 바람직하다. 만약, 패턴의 폭이 5㎛를 초과하여 형성되면, 디스플레이용 인터페이스패널(100)의 유효 표시 영역에 형성되는 패턴의 폭이 외부로 드러나게 되어, 시인성이 저하될 수 있고, 이에 따라, 전체적인 투과율도 감소되는 등 디스플레이용 인터페이스패널(100)의 품질이 저하될 수 있다. 바람직하게는 상기 단위 패턴의 폭은 0.01 내지 10㎛ 이다. Here, the width of the unit pattern in the stripe pattern constituting the
한편, 이러한 제1 전극층(120)은 도전성 입자 및 도전성 입자를 고정하는 바인더를 포함할 수 있다. 이때, 도전성 입자는 전도성 금속, 상기 금속의 합금, 전도성 고분자, 탄소입자 등이 사용될 수 있으며, 이에 제한되는 것은 아니다. 구체 예에서는 상기 도전성 입자는 니켈, 팔라듐, 은, 구리, 금, 주석, 백금, 알루미늄, 산화인듐, 탄소나노튜브, 그래핀, 전도성 고분자 및 코발트로 이루어진 군으로부터 선택되는 어느 하나 또는 둘 이상의 조합으로 이루어질 수 있다. 상기 도전성 입자의 크기는 1nm에서 5㎛까지 적용할 수 있다. Meanwhile, the
상기 바인더는 종래 ITO를 투명 전극으로 사용한 디스플레이용 인터페이스패널과 비교하여 동일 또는 그 이상의 투과율을 확보하기 위해, 투명 절연성 기재(110)와 굴절률 정합(index matching)을 이루는 물질을 사용하는 것이 가장 바람직하고, 차선으로 투명 절연성 기재(110)와 굴절률 차이가 대략 0.5 이내, 바람직하게는 0.05 이내, 보다 바람직하게는 0.005 이내인 물질을 사용한다. 이와 같이, 도전성 입자 및 고분자를 사용하여 형성되는 제1 전극층(120)의 형성 방법에 대해서는 하기의 디스플레이용 인터페이스패널 제조방법에서 보다 상세히 설명하기로 한다.
The binder is most preferably made of a material having an index matching with the transparent insulating
제2 전극층(130)은 본 발명의 실시 예에 따른 디스플레이용 인터페이스패널(100)이 터치 패널로 적용되는 경우, 제1 전극층(120)과 함께 외부로부터의 접촉에 대한 전기적 신호를 발생시키는 역할을 한다. 이때, 제1 전극층(120)과 제2 전극층(130) 중 어느 하나는 X축 좌표를, 다른 하나는 Y축 좌표를 감지하게 된다.The
이러한 제2 전극층(130)은 투명 절연성 기재(110)의 타측에 제2 방향, 예컨대, 세로 방향을 따라 형성될 수 있다. 이에 따라, 제2 전극층(130)과 제1 전극층(120)은 평면 상에서 서로 직교하게 형성될 수 있다. 하지만, 제1 전극층(120)과 제2 전극층(130)은 설계 목적에 따라 다양한 각도를 이루도록 형성될 수 있는 바, 본 발명의 실시 예에서 제1 전극층(120)과 제2 전극층(130)의 배치 형태를 특별히 한정하는 것은 아니다.The
구체적으로, 제2 전극층(130)은 제2 투명층(112)의 하면(도면기준)에 형성될 수 있다. 그리고 제2 전극층(130)은 제1 전극층(120)과 마찬가지로, 음각 또는 양각 형태로 형성될 수 있는데, 제조 공정 간소화 및 제조 원가 절감, 디스플레이 장치의 콤팩트화 및 슬림화를 위해 제2 투명층(112)의 하면에 음각으로 형성되는 것이 바람직하다.Specifically, the
제2 전극층(130) 또한 제1 전극층(120)과 마찬가지로, 스트라이프 패턴으로 형성될 수 있고, 그 단면은 삼각형, 사각형, 반원 및 사다리꼴을 포함하는 다양한 도형 중 선택되어 형성될 수 있다. 이때, 제2 전극층(130)의 스트라이프 패턴 중 단위 패턴 각각의 단면 형상이 동일할 필요는 없고, 제1 전극층(120)의 패턴 형태와도 다르게 형성되어도 무방하다. 하지만, 제2 전극층(120)을 이루는 스트라이프 패턴 중 단위 패턴의 폭은 상술한 이유에 의해 대략 10㎛ 이하로 형성되는 것이 바람직하다.The
한편, 제2 전극층(130)은 제1 전극층(120)과 동일한 물질로 형성될 수 있다. 즉, 제2 전극층(130)은 도전성 입자 및 도전성 입자를 고정하는 바인더를 포함할 수 있다. 이때, 도전성 입자는 전도성 금속, 상기 금속의 합금, 전도성 고분자, 탄소입자 등이 사용될 수 있으며, 예를 들면, 니켈, 팔라듐, 은, 구리, 금, 주석, 백금, 알루미늄, 산화인듐, 탄소나노튜브, 그래핀, 전도성 고분자 및 코발트로 이루어진 군으로부터 선택되는 어느 하나 또는 둘 이상의 조합으로 이루어질 수 있다. 마찬가지로, 바인더도 투명 절연성 기재(110)와 굴절률 차이가 적은 물질을 사용하는 것이 바람직하다.Meanwhile, the
여기서, 도 1에 도시한 바와 같이, 제1 전극층(120)과 제2 전극층(130)은 투명 절연성 기재(110)를 기준으로 서로 반대되는 면에 형성될 수 있다. 하지만, 도 2에 도시한 바와 같이, 다른 실시 예로, 제2 전극층(130)은 제1 투명층(111)과 제2 투명층(112)의 경계면에 제1 투명층(111)과 제2 투명층(112)에 의해 매립되는 형태로 형성될 수 있다. 이때, 제1 전극층(120)이 제1 투명층(111)과 제2 투명층(112)의 경계면에 형성되고, 제2 전극층(130)이 제2 투명층(112)의 하면에 형성될 수 있음은 물론이다.Here, as shown in FIG. 1, the
한편, 도시하진 않았지만, 제1 전극층(120)의 스트라이프 패턴 중 어느 하나, 예컨대, 최외각 패턴과 제2 전극층(130)의 최외각 패턴은 서로 전기적으로 접속될 수 있다. 이와 같이, 전기적으로 접속되는 패턴들은 본 발명의 실시 예에 따른 디스플레이용 인터페이스패널(100)이 터치 패널로 사용될 경우 베젤부에 의해 가려지는 부분의 패턴이 되고, 이러한 패턴은 터치 패널의 금속 배선으로 사용되어 FPCB와 같은 회로부에 접속되어 외부로부터의 접촉에 의해 발생된 전기적 신호를 회로부로 전송시키는 역할을 하게 된다.
Although not shown, any one of the stripe patterns of the
이하, 본 발명의 실시 예에 따른 디스플레이용 인터페이스패널의 제조방법에 대해 설명하기로 한다.Hereinafter, a method of manufacturing a display interface panel according to an embodiment of the present invention will be described.
도 3을 참조하면, 본 발명의 실시 예에 따른 디스플레이용 인터페이스패널 제조방법은, 제1 트렌치 형성단계(S1), 제1 전극층 형성단계(S2), 제2 투명층 형성단계(S3), 제2 트렌치 형성단계(S4) 및 제2 전극층 형성단계(S5)를 포함한다.
Referring to FIG. 3, a method for manufacturing a display interface panel according to an embodiment of the present invention includes forming a first trench S1, a first electrode layer forming S2, a second transparent layer S3, A trench forming step S4 and a second electrode layer forming step S5.
먼저, 도 4 및 도 5를 참조하면, 제1 트렌치 형성단계(S1)는 제1 투명층(111)에 제1 방향을 따라 서로 이격되는 복수개의 제1 트렌치(113)를 형성하는 단계이다. 이 단계(S1)에서는 바닥면에 요철 패턴(51)이 형성되어 있는 몰드(50)에 경화성 수지로 이루어진 수지물(101)을 충진한다. 이때, 몰드(50)의 요철 패턴(51)은 공지의 리소그래피 방법이나 금속 가공을 통해 다양한 형태로 형성할 수 있다. 그리고 사용하는 수지물(101)은 자외선 경화성 수지 또는 열 경화성 수지를 포함할 수 있다. 구체적으로, 수지물(101)은 올레핀계, 에폭시계, 아크릴계, 우레탄계 및 실리콘계 수지로 이루어지는 그룹에서 선택되는 어느 하나를 포함할 수 있다. 이때, 열 경화성 수지를 사용하는 경우 경화시간의 오래 소요되는 단점이 있으므로, 수지물(101)로는 자외선 경화성 수지를 사용하는 것이 바람직하다.4 and 5, the first trench forming step S1 is a step of forming a plurality of
도시한 바와 같이, 수지물(101)을 몰드(50)에 충진시키고, 자외선을 조사하거나 열을 가할 경우 변형을 방지하기 위해 유리(G)로 수지물(101)이 충진된 몰드(50)의 상부를 덮어 주는 것이 바람직하다. 이와 같이, 수지물(101)을 경화시킨 후 유리(G)를 제거하고 수지물(101)을 몰드(50)로부터 이탈시키면, 도 5에 도시한 바와 같이, 몰드(50)의 요철 패턴(51)에 의해 제1 투명층(111)의 일면에 제1 트렌치(113)가 형성된다. 이러한 제1 트렌치(113)는 제1 전극층(120)을 이루는 도전성 물질(125)의 충진 공간을 제공한다. 그리고 제1 트렌치(113)는 제1 전극층(120)의 형상을 제어하는 역할을 하게 된다. 본 발명의 실시 예에 따른 제1 전극층(120)은 스트라이프 패턴으로 형성되므로, 제1 트렌치(113)를 스트라이프 패턴으로 형성하여야 하고, 이러한 제1 트렌치(113)의 형상은 몰드(50)의 요철 패턴(51)에 의해 결정된다. 이때, 금속 배선을 형성하는 요철 패턴(51)의 선폭이나 선간 거리도 손쉽게 조절할 수 있는데, 이를 통해, 유효 표시 영역을 종래 보다 확장시킬 수 있다.
As shown in the figure, the
다음으로, 도 6 및 도 7을 참조하면, 제1 전극층 형성단계(S2)는 제1 트렌치 형성단계(S1)를 통해 형성된 복수개의 제1 트렌치(113) 내부에 도전성 물질(125)을 충진시켜 제1 투명층(111)의 일면에 제1 전극층(120)을 형성하는 단계이다. 이 단계(S2)에서는, 먼저, 도전성 입자와 바인더를 포함하는 도전성 페이스트를 도전성 물질(125)로 준비한다. 여기서, 도전성 입자로는 니켈, 팔라듐, 은, 구리, 금, 주석, 백금, 알루미늄, 산화인듐, 탄소나노튜브, 그래핀, 전도성 고분자 및 코발트로 이루어진 군으로부터 선택되는 어느 하나 또는 둘 이상을 사용할 수 있고, 바인더로는 제1 투명층(111)과의 굴절률 차이를 고려하여 물질을 선택하여 사용하는 것이 바람직하다. 그 다음, 도시한 바와 같이, 복수개의 제1 트렌치(113) 내부에 준비한 도전성 물질(125)을 채워 넣는다. 일 예로, 닥터 블레이드를 이용하여 제1 트렌치(113)가 형성된 제1 투명층(111)의 일면에 도전성 물질(125)을 도포한 후 제1 트렌치(113) 이외의 제1 투명층(111)의 일면에 도포된 도전성 물질(125)을 긁어 내거나 별도의 수단으로 제거하면, 제1 트렌치(113) 내부에만 도전성 물질(125)을 채워 넣을 수 있다. 이와 같은 방법을 통해서는 제1 트렌치(113) 내부에 채워진 도전성 물질(125)의 표면을 동시에 평탄화시킬 수 있다는 장점이 있다. 그리고 다른 예로, 노즐과 같은 주입 수단을 사용하여 처음부터 제1 트렌치(113)의 내부에만 도전성 물질(125)을 채워 넣을 수도 있다. 그 다음, 핫 플레이트나 오븐 등의 가열장치로 열을 가해 도전성 물질(125)을 경화시키면, 제1 투명층(111)의 일면에 스트라이프 패턴의 제1 전극층(120)이 형성된다.
6 and 7, the first electrode layer forming step S2 includes filling a plurality of
다음으로, 도 8 및 도 9를 참조하면, 제2 투명층 형성단계(S3) 및 제2 트렌치 형성단계(S4)는 제1 투명층(111)의 어느 한 표면에 제2 투명층(112)을 적층하고, 제2 투명층(112)에 제2 방향을 따라 서로 이격되는 복수개의 제2 트렌치(114)를 형성하는 단계이다. 여기서, 제2 투명층 형성단계(S3) 및 제2 트렌치 형성단계(S4)의 구분은 설명의 편의를 위한 것으로, 그 방법은 제1 트렌치 형성단계(S1)와 동일하다. 먼저, 제2 투명층 형성단계(S3)에서는 도시한 바와 같이, 제1 전극층(120)이 형성된 제1 투명층(111)의 표면에 제2 투명층(112)이 적층되도록 수지물(101)을 몰드(50)에 충진시킬 수 있다. 하지만, 제1 전극층(120)이 형성된 제1 투명층(111)의 반대쪽 표면에 제2 투명층(112)이 적층되도록 몰드(50)에 제1 투명층(111)이 놓이는 방향을 바꿀 수도 있다. 여기서, 이들 단계(S3, S4)에 사용되는 몰드(50)는 제1 트렌치 형성단계(S1)에 사용된 몰드(50)와는 요철 패턴(51)이 다른 형태일 수 있다.8 and 9, the second transparent layer forming step S3 and the second trench forming step S4 are performed by laminating the second
이와 같이, 바닥면에 요철 패턴(51)이 형성되어 있는 몰드(50)에 제1 트렌치 형성단계(S1)와 동일한 수지물(101)을 충진하고, 경화시킨 다음, 제1 투명층(111)에 경화되어 부착된 수지물(101)을 몰드(50)로부터 이탈시키면, 제2 트렌치(114)를 가지는 제2 투명층(112)이 형성된다.
The
마지막으로, 도 10 및 도 11을 참조하면, 제2 전극층 형성단계(S5)는 복수개의 제2 트렌치(114) 내부에 도전성 물질(125)을 충진시켜 제2 투명층(112)에 제2 전극층(130)을 형성하는 단계이다. 이 단계(S5)는 제1 전극층 형성단계(S2)와 동일한 공정으로 진행된다. 즉, 이 단계(S5)에서는 먼저, 도전성 입자와 바인더를 포함하는 도전성 페이스트를 도전성 물질(125)로 준비한다. 여기서, 도전성 입자로는 니켈, 팔라듐, 은, 구리, 금, 주석, 백금, 알루미늄, 산화인듐, 탄소나노튜브, 그래핀, 전도성 고분자 및 코발트로 이루어진 군으로부터 선택되는 어느 하나 또는 둘 이상을 사용할 수 있고, 바인더로는 제1 투명층(112)과의 굴절률 차이가 대략 0.5 이내, 바람직하게는 0.05 이내, 보다 바람직하게는 0.005 이내인 물질을 선택하여 사용하는 것이 바람직하다. 그 다음, 도시한 바와 같이, 복수개의 제2 트렌치(114) 내부에 준비한 도전성 물질(125)을 채워 넣는다. 그 다음, 핫 플레이트나 오븐 등의 가열장치로 열을 가해 도전성 물질(125)을 경화시키면, 제2 투명층(112)의 일면에 제1 전극층(120)의 스트라이프 패턴과 직교하거나 교차하는 스트라이프 패턴의 제2 전극층(130)이 형성된다.10 and 11, the second electrode layer forming step S5 includes filling a plurality of
이와 같이, 제2 투명층(112)에 제2 전극층(130)을 형성하면, 본 발명의 실시 예에 따른 디스플레이용 인터페이스패널(100)의 제조가 완료된다.
Thus, when the
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. This is possible.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.
Therefore, the scope of the present invention should not be limited by the described embodiments, but should be determined by the scope of the appended claims as well as the appended claims.
100: 디스플레이용 인터페이스패널 101: 수지물
111: 제1 투명층 112: 제2 투명층
113: 제1 트렌치 114: 제2 트렌치
120: 제1 전극층 125: 도전성 물질
130: 제2 전극층 50: 몰드
51: 요철 패턴100: Interface panel for display 101: Resin
111: first transparent layer 112: second transparent layer
113: first trench 114: second trench
120: first electrode layer 125: conductive material
130: second electrode layer 50: mold
51: Uneven pattern
Claims (18)
상기 투명 절연성 기재의 일측에 제1 방향을 따라 형성되는 제1 전극층; 및
상기 투명 절연성 기재의 타측에 제2 방향을 따라 형성되는 제2 전극층;
을 포함하고,
상기 투명 절연성 기재는 경화성 수지를 포함하며,
상기 제1 전극층 및 상기 제2 전극층은 도전성 입자 및 상기 도전성 입자를 고정하는 바인더를 포함하고,
상기 도전성 입자는 니켈, 팔라듐, 은, 구리, 금, 주석, 백금, 알루미늄, 탄소나노튜브, 그래핀, 전도성 고분자 및 코발트로 이루어진 군으로부터 선택되는 어느 하나 또는 둘 이상의 조합으로 이루어지고,
상기 바인더는 상기 투명 절연성 기재와 굴절률 차이가 0.5 이내인 고분자인 것을 특징으로 하는 디스플레이용 인터페이스패널.
Transparent insulating substrate;
A first electrode layer formed on one side of the transparent insulating substrate along a first direction; And
A second electrode layer formed on the other side of the transparent insulating substrate along a second direction;
/ RTI >
Wherein the transparent insulating base material comprises a curable resin,
Wherein the first electrode layer and the second electrode layer include conductive particles and a binder for fixing the conductive particles,
Wherein the conductive particles are composed of any one or a combination of two or more selected from the group consisting of nickel, palladium, silver, copper, gold, tin, platinum, aluminum, carbon nanotubes, graphene, conductive polymer, and cobalt,
Wherein the binder is a polymer having a refractive index difference of 0.5 or less with respect to the transparent insulating substrate.
상기 투명 절연성 기재는 자외선 경화성 수지 또는 열 경화성 수지로 이루어지는 디스플레이용 인터페이스패널.
The method according to claim 1,
Wherein the transparent insulating substrate is made of an ultraviolet curable resin or a thermosetting resin.
상기 투명 절연성 기재는 올레핀계, 에폭시계, 아크릴계, 우레탄계 및 실리콘계 수지로 이루어지는 그룹에서 선택되는 어느 하나를 포함하는 디스플레이용 인터페이스패널.
3. The method of claim 2,
Wherein the transparent insulating substrate comprises any one selected from the group consisting of olefinic, epoxy, acrylic, urethane, and silicone resins.
상기 투명 절연성 기재는,
일면 또는 타면에 상기 제1 전극층이 음각 형태로 형성되어 있는 제1 투명층, 및
상기 제1 투명층에 적층되고, 일면 또는 타면에 상기 제2 전극층이 음각 형태로 형성되어 있는 제2 투명층으로 이루어지는 디스플레이용 인터페이스패널.
The method according to claim 1,
Wherein the transparent insulating substrate comprises
A first transparent layer formed on the one surface or the other surface of the first electrode layer in a negative shape, and
And a second transparent layer laminated on the first transparent layer, the second transparent layer being formed on one surface or the other surface of the second electrode layer in a negative shape.
상기 제1 투명층 및 상기 제2 투명층의 경계면에는 상기 제1 전극층 또는 상기 제2 전극층이 배치되는 디스플레이용 인터페이스패널.
5. The method of claim 4,
Wherein the first electrode layer or the second electrode layer is disposed at an interface between the first transparent layer and the second transparent layer.
상기 제1 전극층 및 상기 제2 전극층은 각각, 스트라이프 패턴으로 형성되는 디스플레이용 인터페이스패널.
6. The method of claim 5,
Wherein the first electrode layer and the second electrode layer are formed in a stripe pattern, respectively.
상기 스트라이프 패턴의 단면은 삼각형, 사각형, 반원 및 사다리꼴 중 어느 하나의 형상으로 형성되는 디스플레이용 인터페이스패널.
The method according to claim 6,
Wherein the cross-section of the stripe pattern is formed in a shape of a triangle, a rectangle, a semicircle, or a trapezoid.
상기 스트라이프 패턴의 폭은 10㎛ 이하로 형성되는 디스플레이용 인터페이스패널.
8. The method of claim 7,
Wherein the stripe pattern has a width of 10 mu m or less.
상기 제1 전극층의 스트라이프 패턴 중 어느 하나와 상기 제2 전극층의 스트라이프 패턴 중 어느 하나는 전기적으로 접속되는 디스플레이용 인터페이스패널.
9. The method of claim 8,
Wherein any one of the stripe patterns of the first electrode layer and the second electrode layer is electrically connected.
상기 도전성 입자의 크기는 1nm에서 5㎛까지인 디스플레이용 인터페이스패널.
The method according to claim 1,
Wherein the conductive particles have a size ranging from 1 nm to 5 占 퐉.
(b) 상기 복수개의 제1 트렌치 내부에 도전성 물질을 충진시켜 상기 제1 투명층에 제1 전극층을 형성하는 단계;
(c) 상기 제1 투명층의 어느 한 표면에 상기 제1 투명층과 동일한 물질로 이루어진 제2 투명층을 적층하는 단계;
(d) 상기 제2 투명층에 제2 방향을 따라 서로 이격되는 복수개의 제2 트렌치를 형성하는 단계; 및
(e) 상기 복수개의 제2 트렌치 내부에 상기 도전성 물질을 충진시켜 상기 제2 투명층에 제2 전극층을 형성하는 단계;
를 포함하며,
상기 제1 전극층 및 상기 제2 전극층은 도전성 입자 및 상기 도전성 입자를 고정하는 바인더를 포함하고,
상기 도전성 입자는 니켈, 팔라듐, 은, 구리, 금, 주석, 백금, 알루미늄, 탄소나노튜브, 그래핀, 전도성 고분자 및 코발트로 이루어진 군으로부터 선택되는 어느 하나 또는 둘 이상의 조합으로 이루어지고,
상기 바인더는 상기 제1 및 제2 투명층과 굴절률 차이가 0.5 이내인 고분자인 것을 특징으로 하는 디스플레이용 인터페이스패널의 제조방법.
(a) forming a plurality of first trenches in the first transparent layer, the first trenches being spaced apart from each other along a first direction;
(b) filling the plurality of first trenches with a conductive material to form a first electrode layer in the first transparent layer;
(c) stacking a second transparent layer made of the same material as the first transparent layer on one surface of the first transparent layer;
(d) forming a plurality of second trenches in the second transparent layer, the second trenches being spaced apart from each other along a second direction; And
(e) filling the plurality of second trenches with the conductive material to form a second electrode layer on the second transparent layer;
/ RTI >
Wherein the first electrode layer and the second electrode layer include conductive particles and a binder for fixing the conductive particles,
Wherein the conductive particles are composed of any one or a combination of two or more selected from the group consisting of nickel, palladium, silver, copper, gold, tin, platinum, aluminum, carbon nanotubes, graphene, conductive polymer, and cobalt,
Wherein the binder is a polymer having a refractive index difference of 0.5 or less with respect to the first and second transparent layers.
상기 (a) 단계 및 상기 (d) 단계는 각각,
바닥면에 요철 패턴이 형성되어 있는 몰드에 경화성 수지로 이루어진 수지물을 충진하는 과정,
상기 수지물을 경화시키는 과정, 및
경화된 상기 수지물을 상기 몰드로부터 이탈시키는 과정,
을 포함하는 디스플레이용 인터페이스패널의 제조방법.
14. The method of claim 13,
The step (a) and the step (d)
A process of filling a mold having a concavo-convex pattern on a bottom surface with a resin made of a curable resin,
A step of curing the resin material, and
Releasing the cured resin from the mold,
And a step of forming the display panel.
상기 (b) 단계 및 상기 (e) 단계는 각각,
도전성 입자와 바인더를 포함하는 도전성 페이스트를 도전성 물질로 준비하는 과정,
상기 복수개의 제1 트렌치 또는 상기 복수개의 제2 트렌치 내부에 상기 도전성 물질을 채워 넣는 과정, 및
상기 도전성 물질을 경화시키는 과정,
을 포함하는 디스플레이용 인터페이스패널의 제조방법.
14. The method of claim 13,
Wherein the steps (b) and (e)
Preparing a conductive paste containing conductive particles and a binder as a conductive material,
Filling the plurality of first trenches or the plurality of second trenches with the conductive material; and
A step of curing the conductive material,
And a step of forming the display panel.
상기 (c) 단계에서는 상기 제1 전극층이 형성된 상기 제1 투명층의 표면에 상기 제2 투명층을 적층하는 디스플레이용 인터페이스패널의 제조방법.
14. The method of claim 13,
Wherein the second transparent layer is laminated on a surface of the first transparent layer on which the first electrode layer is formed, in the step (c).
상기 (c) 단계에서는 상기 제1 전극층이 형성된 상기 제1 투명층의 반대쪽 표면에 상기 제2 투명층을 적층하는 디스플레이용 인터페이스패널의 제조방법.
14. The method of claim 13,
Wherein the second transparent layer is laminated on the opposite surface of the first transparent layer on which the first electrode layer is formed, in the step (c).
상기 요철 패턴은 리소그래피 또는 금속 가공을 통해 형성되는 디스플레이용 인터페이스패널의 제조방법.
15. The method of claim 14,
Wherein the concave-convex pattern is formed through lithography or metal working.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120051140A KR101395182B1 (en) | 2012-05-14 | 2012-05-14 | Interface panel for display and method of fabricating thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120051140A KR101395182B1 (en) | 2012-05-14 | 2012-05-14 | Interface panel for display and method of fabricating thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130127312A KR20130127312A (en) | 2013-11-22 |
KR101395182B1 true KR101395182B1 (en) | 2014-05-27 |
Family
ID=49854939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120051140A KR101395182B1 (en) | 2012-05-14 | 2012-05-14 | Interface panel for display and method of fabricating thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101395182B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102153009B1 (en) * | 2014-06-09 | 2020-09-07 | 엘지이노텍 주식회사 | Touch panel |
KR101637554B1 (en) * | 2014-10-21 | 2016-07-11 | 주식회사 시노펙스 | A touch panel and its method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100084257A (en) * | 2009-01-16 | 2010-07-26 | 삼성모바일디스플레이주식회사 | Touch screen panel and fabricating method for the same |
KR20120018059A (en) * | 2010-08-20 | 2012-02-29 | 미래나노텍(주) | Substrate for touch screen panel, touch screen panel and fabrication method thereof |
-
2012
- 2012-05-14 KR KR1020120051140A patent/KR101395182B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100084257A (en) * | 2009-01-16 | 2010-07-26 | 삼성모바일디스플레이주식회사 | Touch screen panel and fabricating method for the same |
KR20120018059A (en) * | 2010-08-20 | 2012-02-29 | 미래나노텍(주) | Substrate for touch screen panel, touch screen panel and fabrication method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20130127312A (en) | 2013-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10768766B2 (en) | Touch window having a sensing electrode with a variable width of a conductive line | |
JP5293843B2 (en) | Transparent conductive element, input device, electronic device and transparent conductive element manufacturing master | |
US9898053B2 (en) | Electrode member and touch panel including the same | |
US9904432B2 (en) | Touch panel | |
KR20140051117A (en) | Transparent conductive element, input device, electronic device, and master board for producing transparent conductive element | |
JP3204335U (en) | Transparent conductive film | |
KR101510580B1 (en) | Conductive film, method for manufacturing the same, and touch screen including the same | |
JP2013122745A (en) | Touch panel and manufacturing method thereof | |
CN107533392B (en) | Touch window and display having the same | |
KR20140141469A (en) | Touch-screen conductive film and manufacturing method thereof | |
JP2013175152A (en) | Transparent conductive element, manufacturing method therefor, input apparatus, electronic device, and thin-film patterning method | |
KR101665906B1 (en) | Conductive film, method for making the same, and touch screen including the same | |
US9207815B2 (en) | Input device and method of manufacturing the same | |
KR101395182B1 (en) | Interface panel for display and method of fabricating thereof | |
KR101400700B1 (en) | Interface panel for display and method of fabricating thereof | |
JP5617570B2 (en) | Touch panel | |
KR20150036981A (en) | Touch panel and mtthod of manufacturing of the same | |
KR101391306B1 (en) | Method of fabricating touch screen panel by printing method and touch screen panel manufactured by the same | |
KR101391307B1 (en) | Method of preparing interface panel for display | |
KR101395183B1 (en) | Interface panel for display and method of fabricating thereof | |
JP5867446B2 (en) | Transparent conductive element, input device, electronic device and transparent conductive element manufacturing master | |
JP2016099861A (en) | Touch panel wiring formation method and touch panel | |
KR20150101847A (en) | Touch window and display with the same | |
KR101486457B1 (en) | Touch screen panel having electrode pattens formed by printing method and method of fabricating the same | |
KR102085876B1 (en) | Electrode member and touch panel with the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170420 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180426 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190906 Year of fee payment: 6 |