KR101391200B1 - Method for Processing Semiconductor Packages - Google Patents

Method for Processing Semiconductor Packages Download PDF

Info

Publication number
KR101391200B1
KR101391200B1 KR1020110110200A KR20110110200A KR101391200B1 KR 101391200 B1 KR101391200 B1 KR 101391200B1 KR 1020110110200 A KR1020110110200 A KR 1020110110200A KR 20110110200 A KR20110110200 A KR 20110110200A KR 101391200 B1 KR101391200 B1 KR 101391200B1
Authority
KR
South Korea
Prior art keywords
laser beam
semiconductor
via hole
semiconductor package
solder ball
Prior art date
Application number
KR1020110110200A
Other languages
Korean (ko)
Other versions
KR20110124188A (en
Inventor
유상혁
홍승표
김남헌
Original Assignee
한미반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한미반도체 주식회사 filed Critical 한미반도체 주식회사
Priority to KR1020110110200A priority Critical patent/KR101391200B1/en
Publication of KR20110124188A publication Critical patent/KR20110124188A/en
Application granted granted Critical
Publication of KR101391200B1 publication Critical patent/KR101391200B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form

Abstract

본 발명은 반도체 패키지 제조 공정 중 반도체 패키지에 조사되는 레이저 빔의 조사 위치를 정확하게 보정하는 방법에 관한 것으로, 본 발명에 따른 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법은, 반도체 패키지들이 형성되어 있는 반도체 스트립을 레이저 빔 조사 위치로 공급하는 제1단계; 반도체 스트립의 위치를 검출하는 제2단계; 반도체 스트립의 지정된 지점에 레이저 빔을 조사하여 비아홀을 가공하는 제3단계; 상기 가공된 비아홀을 비전카메라로 촬영하는 제4단계; 상기 촬영된 이미지의 비아홀 중심과 반도체 패키지의 솔더볼 패드 중심 위치의 편차를 산출하는 제5단계; 상기 산출된 편차가 제1설정값 이상일 경우 편차만큼 레이저 빔 조사 위치를 보정하는 제6단계를 포함하여 구성된 것을 특징으로 한다. The present invention relates to a method for precisely correcting an irradiation position of a laser beam irradiated on a semiconductor package during a semiconductor package manufacturing process, and a method of correcting a laser beam irradiation position for processing a semiconductor package according to the present invention, A first step of supplying a semiconductor strip to a laser beam irradiation position; A second step of detecting the position of the semiconductor strip; A third step of irradiating a laser beam to a designated point of the semiconductor strip to process a via hole; A fourth step of photographing the processed via hole with a vision camera; A fifth step of calculating a deviation between a center of the via hole of the photographed image and a solder ball pad center position of the semiconductor package; And a sixth step of correcting the laser beam irradiation position by a deviation when the calculated deviation is equal to or larger than the first set value.

Description

반도체 패키지 가공 방법{Method for Processing Semiconductor Packages}TECHNICAL FIELD [0001] The present invention relates to a method for processing semiconductor packages,

본 발명은 반도체 패키지 제조 공정 중 반도체 패키지에 조사되는 레이저 빔의 조사 위치를 정확하게 보정하는 방법에 관한 것으로, 더욱 상세하게는 패키지 온 패키지(PoP; Package on Package) 타입 등의 반도체 패키지의 제조 과정에서 반도체 패키지에 형성되는 비아홀과 솔더볼 간의 위치 편차(offset)를 검출하고, 이 검출된 위치 정보를 기반으로 레이저 빔의 조사 위치를 보정하여 후속되는 레이저 가공시 정밀한 가공이 이루어질 수 있도록 한 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method for precisely correcting an irradiation position of a laser beam irradiated on a semiconductor package during a semiconductor package manufacturing process, and more particularly to a method of manufacturing a semiconductor package such as a package on package (PoP) A semiconductor package processing is performed to detect a positional offset between a via hole and a solder ball formed in a semiconductor package and to correct the irradiation position of the laser beam based on the detected position information so that a precise processing can be performed in the subsequent laser processing The present invention relates to a laser beam irradiation position correcting method.

최근들어 이동통신단말기, 휴대용 인터넷 디바이스, 휴대용 멀티미디어 단말기 등 다양한 기능을 갖는 소형 멀티 애플리케이션의 개발 추세에 따라 경박단소화를 구현함과 동시에 고용량 및 고집적화를 구현할 수 있는 멀티칩 패키지(MCP; Multi Chip Package) 및 패키지온패키지(PoP; Package on Package) 기술 등 다양한 반도체 패키징 기술이 개발되고 있다. 2. Description of the Related Art [0002] In recent years, development of compact multi-applications having various functions such as mobile communication terminals, portable internet devices, portable multimedia terminals, and the like have been developed, and a multi chip package (MCP) ) And package on package (PoP) technology are being developed.

이 중 패키지온패키지(PoP) 기술은 한 개 이상의 반도체 칩을 내장한 패키지를 적층하는 기술로서, 통상적으로 하부의 반도체 패키지의 상면에 전기적 연결을 위한 복수개의 솔더볼 패드를 형성하여, 하부 반도체 패키지의 상측에 상부 반도체 패키지를 적층시킬 때 상부 반도체 패키지의 하부면에 형성된 솔더볼을 상기 하부의 반도체 패키지의 솔더볼 패드에 접합시키는 기술이다. Among these technologies, a package-on-package (PoP) technology is a technique for stacking a package containing one or more semiconductor chips. Typically, a plurality of solder ball pads for electrical connection are formed on an upper surface of a lower semiconductor package, And a solder ball formed on a lower surface of the upper semiconductor package is bonded to a solder ball pad of the lower semiconductor package when the upper semiconductor package is stacked on the upper side.

이러한 패키지온패키지 기술에 의해 2개의 반도체 패키지들을 서로 접합시킬 때 상,하부의 반도체 패키지들이 워페이지(warpage) 변형 등이 발생할 경우에는 상,하부 반도체 패키지들의 솔더볼 패드와 솔더볼 간의 접합이 정확하게 이루어지지 않아 불량이 발생할 가능성이 높다.When the two semiconductor packages are bonded to each other by the package-on-package technology, when the upper and lower semiconductor packages undergo warpage or the like, the bonding between the solder ball pads and the solder balls of the upper and lower semiconductor packages There is a high possibility that defects will occur.

이에 현재에는 하부의 반도체 패키지를 제조할 때 몰딩 공정에서 솔더볼 패드가 형성되어 있는 부분까지 모두 몰딩을 하여 워페이지를 최소화한 다음, 레이저 조사장치를 이용하여 반도체 패키지의 몰드부의 각 솔더볼 패드 부분에 비아홀(via hole)을 가공하여 솔더볼 패드를 외부로 노출시킨 후, 상부 반도체 패키지를 적층시킬 때 상기 비아홀을 통해 상부 반도체 패키지의 솔더볼과 하부 반도체 패키지의 솔더볼 패드를 상호 접속시키고 있다. At the present time, when manufacturing the lower semiconductor package, all the parts from the molding process to the portion where the solder ball pads are formed are molded to minimize the warpage, and then the solder ball pad portions of the mold part of the semiconductor package, a via hole is formed to expose the solder ball pad to the outside, and the solder ball of the upper semiconductor package and the solder ball pad of the lower semiconductor package are interconnected through the via hole when the upper semiconductor package is stacked.

그런데, 상기와 같은 패키지온패키지(PoP) 타입의 반도체 패키지 제조시 레이저 조사장치를 장시간 사용하게 되면 미러의 변형이 발생하여 레이저 빔의 조사 위치가 미세하게 틀어지게 되고, 이에 따라 레이저 빔이 정확한 위치에 조사되지 못하여 비아홀이 정확한 위치에 형성되지 않는 경우가 발생하게 된다. 물론, 레이저 빔 조사 위치가 틀어지는 요인은 레이저 조사장치의 장시간 사용에 따른 미러의 변형 요인 외에도 진동이나 누적 공차 등 다양한 요인이 될 수 있을 것이다. However, when the laser irradiation apparatus is used for a long time in manufacturing a semiconductor package of a package-on-package (PoP) type as described above, the mirror is deformed and the irradiated position of the laser beam is finely twisted, The via hole may not be formed at the correct position. Of course, factors causing the laser beam irradiation position to be changed may be various factors such as vibration and cumulative tolerance in addition to the deformation factors of the mirror due to the long-time use of the laser irradiation apparatus.

이와 같이 여러가지 요인에 의해 레이저 빔 조사 위치에 변화가 발생하여 비아홀이 정확한 위치에 가공되지 않으면, 상,하부 패키지들을 서로 접합시킬 때 하부 반도체 패키지의 솔더볼 패드가 상부 반도체 패키지의 솔더볼과 정확하게 접속되지 않는 경우가 발생하여 불량이 발생한다. When the via hole is not formed at the correct position due to various factors, the solder ball pads of the lower semiconductor package are not accurately connected to the solder balls of the upper semiconductor package when the upper and lower packages are bonded to each other A failure occurs.

본 발명은 상기와 같은 문제를 해결하기 위한 것으로, 본 발명의 목적은 반도체 패키지에 레이저 빔을 조사하여 비아홀을 가공하는 공정 수행 중 반도체 패키지에 형성되는 비아홀과 솔더볼 간의 위치 편차(offset)를 검출하고, 이 검출된 위치 정보를 기반으로 레이저 빔의 조사 위치를 보정하여 후속되는 레이저 가공시 정밀한 가공이 이루어질 수 있도록 함으로써 불량 발생을 최소화할 수 있는 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법을 제공함에 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an object of the present invention to provide a semiconductor package which detects a positional offset between a via hole and a solder ball formed in a semiconductor package during a process of irradiating a laser beam to a semiconductor package, And correcting the irradiation position of the laser beam on the basis of the detected position information so as to allow accurate machining to be performed in the subsequent laser machining, thereby minimizing the occurrence of defects, thereby providing a laser beam irradiation position correcting method for semiconductor package processing have.

상기와 같은 목적을 달성하기 위한 본 발명은, 반도체 패키지들이 형성되어 있는 반도체 스트립을 레이저 빔 조사 위치로 공급하는 제1단계; 반도체 스트립의 위치를 검출하는 제2단계; 반도체 스트립의 지정된 지점에 레이저 빔을 조사하여 비아홀을 가공하는 제3단계; 상기 가공된 비아홀을 비전카메라로 촬영하는 제4단계; 상기 촬영된 이미지의 비아홀 중심과 반도체 패키지의 솔더볼 패드 중심 위치의 편차를 산출하는 제5단계; 상기 산출된 편차가 제1설정값 이상일 경우 편차만큼 레이저 빔 조사 위치를 보정하는 제6단계를 포함하여 구성된 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법이 제공된다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, including: a first step of supplying a semiconductor strip having semiconductor packages formed thereon to a laser beam irradiation position; A second step of detecting the position of the semiconductor strip; A third step of irradiating a laser beam to a designated point of the semiconductor strip to process a via hole; A fourth step of photographing the processed via hole with a vision camera; A fifth step of calculating a deviation between a center of the via hole of the photographed image and a solder ball pad center position of the semiconductor package; And a sixth step of correcting the laser beam irradiation position by a deviation when the calculated deviation is equal to or larger than the first set value.

이와 같이 본 발명에 따르면, 반도체 스트립에 대한 레이저 가공을 수행한 후 또는 레이저 가공 수행 도중 비전카메라로 가공 부위를 촬영하고, 촬영된 이미지로부터 비아홀과 솔더볼 패드의 중심 간의 편차를 산출하여 레이저 빔의 위치를 보정할 수 있다. 따라서, 반도체 스트립의 레이저 가공 정확도를 향상시킬 수 있는 이점이 있다. As described above, according to the present invention, a processing region is photographed by a vision camera after laser processing is performed on a semiconductor strip or during laser processing, and the deviation between the center of the via hole and the solder ball pad is calculated from the photographed image, Can be corrected. Therefore, there is an advantage that the laser processing accuracy of the semiconductor strip can be improved.

도 1은 본 발명에 따른 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법의 일 실시예를 순차적으로 설명하는 순서도
도 2는 본 발명에 따른 레이저 빔 조사 위치 보정방법을 설명하기 위하여 반도체 스트립에 비아홀이 가공되고 비전 검사되는 상태를 나타낸 요부 단면도
도 3은 반도체 스트립에 비아홀이 가공된 상태의 일례를 나타낸 평면도1 is a flowchart sequentially illustrating an embodiment of a laser beam irradiation position correcting method for processing a semiconductor package according to the present invention.
FIG. 2 is a cross-sectional view showing a state in which a via hole is processed and a vision inspection is performed on a semiconductor strip in order to explain a laser beam irradiation position correcting method according to the present invention.
3 is a plan view showing an example of a state in which a via hole is formed in a semiconductor strip

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법의 바람직한 실시예를 상세히 설명한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of a laser beam irradiation position correction method for processing a semiconductor package according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법의 일 실시예를 설명하는 순서도이고, 도 2와 도 3은 각각 반도체 패키지에 레이저 빔을 조사하여 비아홀을 형성하는 공정을 나타낸 평면도 및 요부 단면도이다.FIG. 1 is a flow chart for explaining an embodiment of a laser beam irradiation position correcting method for semiconductor package fabrication according to the present invention, and FIGS. 2 and 3 show a process of forming a via hole by irradiating a laser beam to a semiconductor package, respectively A plan view and a main part sectional view.

먼저, 도 1을 참조하면, 본 발명에 따른 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법은 반도체 패키지들이 형성되어 있는 반도체 스트립(10)(도 2 및 도 3 참조)을 레이저 조사장치(20)(도 2 및 도 3참조)의 하측으로 공급하는 단계와, 레이저 조사장치(20)의 일측에 설치된 제1비전카메라(30)(도 2 및 도 3참조)를 이용하여 반도체 스트립의 위치를 검출하는 단계(S1)와, 반도체 스트립(10)의 지정된 지점에 레이저 빔을 조사하여 비아홀(13)을 가공하는 단계(S2)와, 상기 반도체 스트립(10) 상에 가공된 비아홀(13)을 제2비전카메라(40)(도 2참조)로 촬영하는 단계(S3), 상기 제2비전카메라(40)에 의해 촬영된 이미지의 비아홀(13) 중심과 반도체 패키지의 솔더볼 패드(12) 중심 위치의 편차(offset)를 산출하는 단계(S4), 상기 산출된 편차가 설정 범위 이내일 경우 편차만큼 레이저 빔 조사 위치를 보정하는 단계(S5-1)로 구성된다. Referring to FIG. 1, a laser beam irradiation position correcting method for processing a semiconductor package according to the present invention is a method for irradiating a laser beam onto a semiconductor strip 10 (see FIGS. 2 and 3) (See FIGS. 2 and 3), and a step of detecting the position of the semiconductor strip by using the first vision camera 30 (see FIGS. 2 and 3) installed on one side of the laser irradiation apparatus 20 (S2) of irradiating a laser beam to a designated point of the semiconductor strip (10) to process a via hole (13); and forming a via hole (13) processed on the semiconductor strip 2 of the solder ball pad 12 of the semiconductor package and the center of the via hole 13 of the image photographed by the second vision camera 40 A step (S4) of calculating a deviation, if the calculated deviation is within a setting range, As consists of a step (S5-1) for correcting the laser beam irradiation position.

각 단계 별로 좀 더 상세히 설명하면 다음과 같다.Each step will be described in more detail as follows.

도 2와 도 3에 도시된 것과 같이 가공 대상 반도체 스트립(10)이 반송테이블(50) 상에 안착되어 레이저 조사장치(20)의 하측으로 공급된다. 참고로, 상기 반도체 스트립(10)은 복수개의 반도체 패키지들이 비절단 상태로 m×n 매트릭스 배열 구조로 형성된 것을 말한다. The semiconductor strip 10 to be processed is placed on the transport table 50 and supplied to the lower side of the laser irradiation apparatus 20 as shown in Figs. For reference, the semiconductor strip 10 refers to a plurality of semiconductor packages formed in an m x n matrix arrangement in a non-cut state.

상기와 같이 반도체 스트립(10)이 레이저 조사장치(20)의 하측에 위치되면, 레이저 조사장치(20)의 일측에 구비된 제1비전카메라(30)가 반도체 스트립(10)에 표시되어 있는 마크(M)를 촬영한다. When the semiconductor strip 10 is positioned below the laser irradiation device 20 as described above, the first vision camera 30 provided at one side of the laser irradiation device 20 projects the mark (M).

그리고, 레이저 조사장치(20)의 콘트롤러(미도시)는 상기 제1비전카메라(30)에 의해 촬영된 반도체 스트립(10)의 마크(M)의 위치를 검출하고, 이 마크(M)의 위치를 기준으로 반도체 스트립(10) 상의 레이저 빔 조사 지점들을 산출한다(단계 S1). 즉, 반도체 스트립(10)의 몰드부(11) 내에 숨어있는 솔더볼 패드(12)의 위치를 산출한다. A controller (not shown) of the laser irradiation apparatus 20 detects the position of the mark M of the semiconductor strip 10 photographed by the first vision camera 30 and detects the position of the mark M The laser beam irradiation points on the semiconductor strip 10 are calculated (step S1). That is, the position of the solder ball pad 12 hidden in the mold portion 11 of the semiconductor strip 10 is calculated.

이후, 레이저 조사장치(20)는 상기 산출된 반도체 스트립(10) 상의 레이저 빔 조사 지점에 순차적으로 레이저 빔을 조사하여 비아홀(13)을 가공한다(단계 S2). Thereafter, the laser irradiator 20 sequentially irradiates the calculated laser beam spot on the semiconductor strip 10 with a laser beam to process the via hole 13 (step S2).

반송테이블(50)이 일측 방향으로 일정 피치씩 이동하면서 레이저 조사장치(20)에 의해 반도체 스트립(10) 상의 모든 설정 지점에 비아홀(13)이 가공되면, 반송테이블(50)이 제2비전카메라(40)의 하측으로 이동한다. When the via hole 13 is machined at all the set points on the semiconductor strip 10 by the laser irradiation apparatus 20 while the transport table 50 moves at a predetermined pitch in one direction, the transport table 50 is moved to the second vision camera (40).

상기 제2비전카메라(40)는 반도체 스트립(10)을 촬영하여 비아홀(13)과 솔더볼 패드(12)의 이미지를 획득한다(단계 S3). 이 때, 상기 제2비전카메라(40)가 촬영하기 전에 비아홀(13)에 뭍은 이물질 등의 영향을 최소화하기 위하여 반도체 스트립(10)을 세척하는 클리닝 공정을 수행하는 것이 바람직하다. The second vision camera 40 photographs the semiconductor strip 10 to obtain an image of the via hole 13 and the solder ball pad 12 (step S3). At this time, it is preferable to perform a cleaning process of cleaning the semiconductor strip 10 to minimize the influence of foreign matter or the like on the via hole 13 before the second vision camera 40 shoots it.

이어서, 상기 레이저 조사장치(20)의 콘트롤러(미도시)는 상기 제2비전카메라(40)에 의해 획득된 비아홀(13)과 솔더볼 패드(12)의 이미지에서 비아홀(13)의 중심점과 솔더볼 패드(12)의 중심점 위치를 구하고, 두 중심점 간의 편차(O)를 산출한다(단계 S4).A controller (not shown) of the laser irradiator 20 detects the center point of the via hole 13 and the center point of the via hole 13 from the image of the solder ball pad 12 and the via hole 13 obtained by the second vision camera 40. Then, The center point position of the center point 12 is calculated, and the deviation O between the two center points is calculated (step S4).

이 때, 산출된 편차(O)가 설정 범위의 최소값보다 작을 경우에는 비아홀(13)과 솔더볼 패드(12) 간의 중심 위치가 대체로 일치하는 것으로 판정하여 레이저 빔 조사 위치의 보정을 수행하지 않고, 바로 후속 반도체 스트립(10)에 대한 레이저 가공을 진행한다. At this time, when the calculated deviation O is smaller than the minimum value of the set range, it is determined that the center positions between the via holes 13 and the solder ball pads 12 are substantially coincident with each other, The laser processing for the subsequent semiconductor strip 10 proceeds.

그러나, 상기 산출된 편차(O)가 설정 범위의 최소값(제1설정값)과 최대값(제2설정값) 이내일 경우에는 편차(O) 만큼 레이저 빔 조사위치를 보정한 다음, 후속 반도체 스트립(10)에 대한 레이저 가공을 진행한다(단계 S5-1). However, when the calculated deviation O is within the minimum value (first set value) and the maximum value (second set value) of the set range, the laser beam irradiation position is corrected by the deviation O, (Step S5-1).

또한, 상기 산출된 편차(O)가 설정 범위의 최대값을 벗어나는 경우에는 레이저 빔 조사 위치의 보정으로는 비아홀(13)과 솔더볼 패드(12) 간의 중심 위치를 맞추기가 불가능하거나 다른 문제가 발생한 것일 수 있으므로 불량으로 판정한 다음, 작업자가 필요한 조치를 취하도록 한다(단계 S5-2). When the calculated deviation O deviates from the maximum value of the set range, it is impossible to match the center position between the via hole 13 and the solder ball pad 12 due to the correction of the laser beam irradiation position, It is judged to be defective, and then the operator takes necessary measures (step S5-2).

이와 같이 본 발명에 따르면, 하나의 반도체 스트립(10)에 대한 레이저 가공을 수행한 후 제2비전카메라(40)로 가공 상태를 촬영하고, 촬영된 이미지로부터 비아홀(13)과 솔더볼 패드(12)의 중심 간의 편차(O)를 산출하여 레이저 빔의 위치를 보정할 수 있다. 따라서, 후속하는 반도체 스트립(10)의 레이저 가공 정확도를 크게 향상시킬 수 있다. As described above, according to the present invention, the laser processing is performed on one semiconductor strip 10, the processing state is photographed by the second vision camera 40, and the via hole 13 and the solder ball pad 12, And the position of the laser beam can be corrected. Thus, the laser processing accuracy of the subsequent semiconductor strip 10 can be greatly improved.

한편, 전술한 실시예에서는 하나의 반도체 스트립(10)에 대한 레이저 가공이 종료된 후 보정 작업을 수행하였으나, 이와 다르게 반도체 스트립(10)을 가공하는 도중 레이저 조사장치의 일측에 설치된 제1비전카메라(30)로 1열 또는 복수열의 비아홀(13) 및 솔더볼 패드(12) 이미지를 획득하여 하나의 반도체 스트립(10)에 대한 레이저 가공 과정에서 바로 레이저 빔 조사 위치를 보정하여 정확한 레이저 가공 작업을 수행할 수도 있을 것이다. Meanwhile, in the above-described embodiment, the correction operation is performed after the laser processing of one semiconductor strip 10 is completed. However, in the process of machining the semiconductor strip 10, the first vision camera (13) and a solder ball pad (12) image with one or more rows of the semiconductor strips (30) to correct the laser beam irradiation position in the laser processing process for one semiconductor strip (10) You can do it.

10 : 반도체 스트립 11 : 몰드부
12 : 솔더볼 패드 13 : 비아홀
20 : 레이저 조사장치 30 : 제1비전카메라
40 : 제2비전카메라 50 : 반송테이블
M : 마크 O : 편차10: semiconductor strip 11: mold part
12: solder ball pad 13: via hole
20: laser irradiation device 30: first vision camera
40: second vision camera 50: conveyance table
M: Mark O: Deviation

Claims (1)

레이저 빔 조사장치를 이용하여 반도체 패키지의 몰드부의 솔더볼 패드 부분에 비아홀을 가공하여 상기 솔더볼 패드를 외부로 노출시키는 반도체 패키지 가공 방법으로서,
복수개의 반도체 패키지들이 비절단 상태로 m x n 매트릭스 배열 구조로 형성된 반도체 스트립을 레이저 빔 조사장치의 하측에 공급하는 단계;
상기 레이저 빔 조사장치의 일측에 구비된 비전카메라로 상기 반도체 스트립의 일 측에 형성된 마크를 촬영하는 단계;
상기 비전카메라에 의해 촬영된 반도체 스트립의 마크를 검출하는 단계;
상기 검출된 마크 위치를 기준으로 반도체 스트립 상의 레이저 빔 조사 지점을 산출하는 단계; 및
상기 산출된 반도체 스트립 상의 레이저 빔 조사 지점에 순차적으로 레이저 빔을 조사하여 비아홀을 가공하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 가공 방법.
A semiconductor package processing method for processing a solder ball pad by exposing a solder ball pad to a via hole in a solder ball pad portion of a mold portion of the semiconductor package using a laser beam irradiating apparatus,
Supplying a semiconductor strip formed on the lower side of the laser beam irradiating apparatus, the semiconductor strips having a plurality of semiconductor packages formed in an mxn matrix array structure in an uncut state;
Photographing a mark formed on one side of the semiconductor strip with a vision camera provided on one side of the laser beam irradiating device;
Detecting a mark of a semiconductor strip photographed by the vision camera;
Calculating a laser beam irradiation point on the semiconductor strip based on the detected mark position; And
And processing the via hole by sequentially irradiating a laser beam onto the calculated laser beam irradiation point on the semiconductor strip.
KR1020110110200A 2011-10-26 2011-10-26 Method for Processing Semiconductor Packages KR101391200B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110110200A KR101391200B1 (en) 2011-10-26 2011-10-26 Method for Processing Semiconductor Packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110110200A KR101391200B1 (en) 2011-10-26 2011-10-26 Method for Processing Semiconductor Packages

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020090014699A Division KR101122240B1 (en) 2009-02-23 2009-02-23 Method for Compensating Radiation Position of Laser Beam for Processing Semiconductor Packages

Publications (2)

Publication Number Publication Date
KR20110124188A KR20110124188A (en) 2011-11-16
KR101391200B1 true KR101391200B1 (en) 2014-05-07

Family

ID=45394113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110110200A KR101391200B1 (en) 2011-10-26 2011-10-26 Method for Processing Semiconductor Packages

Country Status (1)

Country Link
KR (1) KR101391200B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696396B1 (en) 2004-10-14 2007-03-20 주식회사 이오테크닉스 Laser beam processing apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696396B1 (en) 2004-10-14 2007-03-20 주식회사 이오테크닉스 Laser beam processing apparatus

Also Published As

Publication number Publication date
KR20110124188A (en) 2011-11-16

Similar Documents

Publication Publication Date Title
KR101784596B1 (en) Cutting device and cutting method
WO2016125518A1 (en) Cutting device and cutting method
US8836780B2 (en) Process control and manufacturing method for fan out wafers
JP6218511B2 (en) Cutting apparatus and cutting method
KR101275697B1 (en) Method for Aligning Semiconductor Wafer
KR101122240B1 (en) Method for Compensating Radiation Position of Laser Beam for Processing Semiconductor Packages
KR101237056B1 (en) Method for Aligning Semiconductor Package Aggregate
JP2000114281A (en) Method and device for die bonding
JP2014229635A (en) Semiconductor inspection method and semiconductor inspection device
SG185017A1 (en) Method for aligning semiconductor materials
KR101391200B1 (en) Method for Processing Semiconductor Packages
US7326025B2 (en) System for detecting warped carriers and associated methods
JP2010021485A (en) Method of manufacturing semiconductor device
TWI603410B (en) Testing system for re-constructed wafer and the method thereof
JP2012243987A (en) Semiconductor device manufacturing method
KR20130056427A (en) Laser drilling apparatus and processing method using same
JP4866327B2 (en) Resin sealing device
KR101195827B1 (en) Edge detecting method of semiconductor chip package
JP7315987B2 (en) Test equipment for devices with fine pitch
JP2013145849A (en) Semiconductor package and manufacturing method of the same
JP2008010447A (en) Method of manufacturing semiconductor device
KR20120111706A (en) Process control and manufacturing method for fan out wafers
US9013048B2 (en) Semiconductor device manufacturing method and semiconductor device
KR20230103832A (en) Die bonding equipment and driving deviation correcting method thereof
KR20070048953A (en) Method for removing gate burr of semiconductor package

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 6