KR101380830B1 - Method of Testing Semiconductor - Google Patents

Method of Testing Semiconductor Download PDF

Info

Publication number
KR101380830B1
KR101380830B1 KR1020070121297A KR20070121297A KR101380830B1 KR 101380830 B1 KR101380830 B1 KR 101380830B1 KR 1020070121297 A KR1020070121297 A KR 1020070121297A KR 20070121297 A KR20070121297 A KR 20070121297A KR 101380830 B1 KR101380830 B1 KR 101380830B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
tested
test
test tray
loading
Prior art date
Application number
KR1020070121297A
Other languages
Korean (ko)
Other versions
KR20090054568A (en
Inventor
김용선
Original Assignee
미래산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미래산업 주식회사 filed Critical 미래산업 주식회사
Priority to KR1020070121297A priority Critical patent/KR101380830B1/en
Publication of KR20090054568A publication Critical patent/KR20090054568A/en
Application granted granted Critical
Publication of KR101380830B1 publication Critical patent/KR101380830B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 테스트트레이에 수납된 테스트될 반도체 소자를 테스트 온도로 조절하고, 테스트트레이에 수납된 테스트 온도로 조절된 반도체 소자를 하이픽스보드에 접속시키며, 테스트트레이에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시키는 챔버부; 로딩스택커에 위치된 고객트레이에 수납된 테스트될 반도체 소자를 로딩영역에 위치된 테스트트레이에 수납시키는 로딩픽커를 포함하는 로딩부; 언로딩영역에 위치된 테스트트레이에 수납된 테스트 완료된 반도체 소자를 언로딩스택커에 위치된 고객트레이에 수납시키는 언로딩픽커를 포함하고, 상기 로딩부 옆에 설치되는 언로딩부; 테스트트레이를 상기 로딩영역, 상기 챔버부, 및 상기 언로딩영역 간에 이송하는 이송부; 및 테스트될 반도체 소자가 테스트트레이에 수납되는 방향을 제1방향이라 정의할 때, 테스트될 반도체 소자를 제1방향으로 수납하는 적어도 하나의 수납홈과, 흡기라인을 상기 수납홈과 연통시키는 연결공이 형성되어 있고, 상기 연결공에 존재하는 기체의 압력을 측정하는 센서를 포함하며, 상기 로딩픽커가 이동되는 경로 상에 설치되는 제1버퍼부를 포함하는 핸들러, 반도체 소자 테스트방법, 및 반도체 소자 제조방법에 관한 것으로서,The present invention controls a semiconductor device to be tested stored in a test tray at a test temperature, connects a semiconductor device controlled at a test temperature stored in a test tray to a high fix board, and stores the tested semiconductor device stored in the test tray at room temperature. Chamber unit to restore to; A loading unit including a loading picker for accommodating a semiconductor device to be tested contained in a customer tray located in a loading stacker in a test tray located in a loading area; An unloading unit including an unloading picker for accommodating the tested semiconductor device stored in a test tray positioned in the unloading area in a customer tray located in the unloading stacker, the unloading unit installed next to the loading unit; A transfer unit for transferring a test tray between the loading area, the chamber part, and the unloading area; And a first hole defining a direction in which the semiconductor device to be tested is received in the test tray as a first direction, and at least one accommodation groove accommodating the semiconductor device to be tested in the first direction, and a connection hole communicating an intake line with the accommodation groove. A handler, a semiconductor device testing method, and a semiconductor device manufacturing method, the sensor including a sensor configured to measure a pressure of a gas present in the connection hole and installed on a path through which the loading picker moves. As for

본 발명에 따르면, 고객트레이로부터 이송되어 오는 테스트될 반도체 소자가 잘못된 방향으로 수납되어 있는지 여부를 확인할 수 있도록 구현함으로써, 반도체 소자, 테스트트레이, 핸들러, 또는 테스트장비가 손상될 수 있는 위험을 제거할 수 있고, 안전성을 향상시킬 수 있다. 또한, 고객트레이로부터 이송되어 오는 테스트 될 반도체 소자가 잘못된 방향으로 수납되어 있어 물적손해가 발생될 수 있는 위험을 제거함으로써, 반도체 소자의 원가절감 등 제품의 경쟁력을 강화시킬 수 있다.According to the present invention, it is possible to determine whether the semiconductor device to be tested transferred from the customer tray is stored in the wrong direction, thereby eliminating the risk of damaging the semiconductor device, the test tray, the handler, or the test equipment. Can improve safety. In addition, the semiconductor device to be tested transferred from the customer tray is stored in the wrong direction, thereby eliminating the risk of material damage, thereby enhancing the competitiveness of the product, such as cost reduction of the semiconductor device.

핸들러, 반도체 소자, 테스트 Handler, Semiconductor Device, Test

Description

반도체 소자 테스트방법{Method of Testing Semiconductor}Semiconductor Device Testing Method {Method of Testing Semiconductor}

본 발명은 테스트장비에 테스트될 반도체 소자를 접속키시고, 테스트장비에 의해 테스트 완료된 반도체 소자를 테스트 결과에 따라 등급별로 분류하는 핸들러에 관한 것이다.The present invention relates to a handler for connecting a semiconductor device to be tested to a test device and classifying the semiconductor device tested by the test device according to a test result.

메모리 혹은 비메모리 반도체 소자 및 이들을 적절히 하나의 기판상에 회로적으로 구성한 모듈 아이씨 등(이하, '반도체 소자'라 함)은 여러 가지 테스트 과정을 거쳐 제조된다.A memory IC or a non-memory semiconductor device and a module IC (hereinafter, referred to as a "semiconductor device") having a circuit structure appropriately configured on one substrate are manufactured through various test procedures.

이러한, 반도체 소자를 테스트하는 과정에서 사용되는 장비가 핸들러이다. The equipment used in the process of testing a semiconductor device is a handler.

상기 핸들러는 반도체 소자를 테스트하는 별도의 테스트장비에 테스트될 반도체 소자를 접속시키고, 상기 테스트장비에 의해 테스트 완료된 반도체 소자를 테스트 결과에 따라 등급별로 분류하는 장비이다.The handler is a device that connects the semiconductor device to be tested to a separate test device for testing the semiconductor device and classifies the semiconductor device tested by the test device by grade according to the test result.

상기 핸들러는 반도체 소자를 수납할 수 있는 소켓이 복수개 구비되는 테스트트레이를 이용하여, 로딩공정, 언로딩공정, 및 테스트공정을 수행한다.The handler performs a loading process, an unloading process, and a test process by using a test tray having a plurality of sockets for accommodating semiconductor elements.

상기 로딩공정은 테스트될 반도체 소자가 담겨진 고객트레이(Customer-Tray) 에서 테스트될 반도체 소자를 집어내어 테스트트레이(Test-tray)에 수납시킨다. 상기 로딩공정은 반도체 소자를 흡착할 수 있는 노즐을 포함하는 픽커를 통해 이루어진다.The loading process picks up a semiconductor device to be tested from a customer tray containing the semiconductor device to be tested and stores the semiconductor device in a test tray. The loading process is performed through a picker including a nozzle capable of absorbing a semiconductor device.

상기 언로딩공정은 테스트 완료된 반도체 소자를 테스트트레이에서 분리하고, 분리한 반도체 소자를 테스트 결과에 따라 서로 다른 위치에 위치된 고객트레이에 수납시킨다. 상기 언로딩공정은 픽커를 통해 이루어진다.The unloading process separates the tested semiconductor device from the test tray and stores the separated semiconductor device in customer trays located at different locations according to the test result. The unloading process is performed through a picker.

상기 테스트공정은 테스트트레이에 수납된 테스트될 반도체 소자를 테스트장비에 접속시킨다. 상기 테스트장비는 이에 접속된 반도체 소자의 전기적인 특성을 판단하기 위하여 반도체 소자를 테스트한다.The test process connects the semiconductor device to be tested contained in the test tray to the test equipment. The test equipment tests the semiconductor device to determine electrical characteristics of the semiconductor device connected thereto.

상기 핸들러는 테스트장비가 상온의 환경에서뿐만 아니라, 고온 또는 저온의 환경에서도 반도체 소자를 테스트할 수 있도록 복수개의 밀폐된 챔버로 구성되는 챔버부를 포함한다.The handler includes a chamber portion including a plurality of closed chambers so that the test equipment can test the semiconductor device not only in a room temperature environment but also in a high or low temperature environment.

도 1은 종래의 핸들러의 구성을 개략적으로 나타낸 평면도이다.1 is a plan view schematically showing the configuration of a conventional handler.

도 1을 참고하면, 종래의 핸들러(10)는 로딩스택커(11), 언로딩스택커(12), 픽커부(13), 버퍼부(14), 교환부(15), 및 챔버부(16)를 포함한다.Referring to FIG. 1, the conventional handler 10 includes a loading stacker 11, an unloading stacker 12, a picker unit 13, a buffer unit 14, an exchange unit 15, and a chamber unit ( 16).

상기 로딩스택커(11)는 테스트될 반도체 소자가 수납된 복수개의 고객트레이를 저장한다.The loading stacker 11 stores a plurality of customer trays in which the semiconductor devices to be tested are stored.

상기 언로딩스택커(12)는 테스트 완료된 반도체 소자가 수납된 복수개의 고객트레이를 저장한다. 테스트 완료된 반도체 소자는 테스트 결과에 따라 등급별로 서로 다른 위치에 위치된 고객트레이에 수납된다.The unloading stacker 12 stores a plurality of customer trays in which the tested semiconductor devices are stored. The tested semiconductor devices are stored in customer trays located at different positions according to the test results.

상기 픽커부(13)는 반도체 소자를 흡착할 수 있는 노즐을 포함하고, 제1로딩픽커(131), 제2로딩픽커(132), 제1언로딩픽커(133), 및 제2언로딩픽커(134)를 포함한다.The picker unit 13 includes a nozzle capable of absorbing a semiconductor device, and includes a first loading picker 131, a second loading picker 132, a first unloading picker 133, and a second unloading picker. 134.

상기 제1로딩픽커(131)는 로딩스택커(11)에 위치된 고객트레이에서 테스트될 반도체 소자를 집어내어, 상기 버퍼부(14)에 수납시킨다. 상기 제1로딩픽커(131)는 X축방향 및 Y축방향으로 이동될 수 있다.The first loading picker 131 picks up the semiconductor device to be tested from the customer tray located in the loading stacker 11 and stores it in the buffer unit 14. The first loading picker 131 may be moved in the X-axis direction and the Y-axis direction.

상기 제2로딩픽커(132)는 버퍼부(14)에서 테스트될 반도체 소자를 집어내어, 상기 교환부(15)에 위치된 테스트트레이(T)에 수납시킨다. 상기 제2로딩픽커(132)는 X축방향으로 이동될 수 있다.The second loading picker 132 picks up the semiconductor device to be tested in the buffer unit 14 and stores it in the test tray T located in the exchange unit 15. The second loading picker 132 may be moved in the X-axis direction.

상기 제1언로딩픽커(133)는 버퍼부(14)에서 테스트 완료된 반도체 소자를 집어내어, 상기 언로딩스택커(12)에 위치된 고객트레이에 수납시킨다. 상기 제1언로딩픽커(133)는 X축방향 및 Y축방향으로 이동될 수 있다.The first unloading picker 133 picks up the tested semiconductor device from the buffer unit 14 and stores it in the customer tray located in the unloading stacker 12. The first unloading picker 133 may be moved in the X-axis direction and the Y-axis direction.

상기 제2언로딩픽커(134)는 교환부(15)에 위치된 테스트트레이(T)에서 테스트 완료된 반도체 소자를 분리하고, 분리한 반도체 소자를 상기 버퍼부(14)에 수납시킨다. 상기 제2언로딩픽커(134)는 X축방향으로 이동될 수 있다.The second unloading picker 134 separates the tested semiconductor device from the test tray T located in the exchanger 15, and stores the separated semiconductor device in the buffer unit 14. The second unloading picker 134 may be moved in the X-axis direction.

상기 버퍼부(14)는 Y축방향으로 이동 가능하게 설치되고, 반도체 소자를 일시적으로 수납한다. 상기 버퍼부(14)는 로딩버퍼부(141) 및 언로딩버퍼부(142)를 포함한다.The buffer unit 14 is provided to be movable in the Y-axis direction and temporarily stores the semiconductor element. The buffer unit 14 includes a loading buffer unit 141 and an unloading buffer unit 142.

상기 로딩버퍼부(141)는 교환부(15)의 일측에 배치되고, 테스트될 반도체 소자를 일시적으로 수납한다.The loading buffer unit 141 is disposed on one side of the exchange unit 15 to temporarily receive the semiconductor device to be tested.

상기 언로딩버퍼부(142)는 교환부(15)의 타측에 배치되고, 테스트 완료된 반도체 소자를 일시적으로 수납한다.The unloading buffer unit 142 is disposed on the other side of the exchange unit 15 to temporarily receive the tested semiconductor device.

상기 교환부(15)는 테스트될 반도체 소자가 수납된 테스트트레이(T) 및 테스트 완료된 반도체 소자가 수납된 테스트트레이(T)를 상기 챔버부(16)와 교환한다. 테스트될 반도체 소자가 수납된 테스트트레이(T)는 상기 교환부(15)에서 상기 챔버부(16)로 이송되고, 테스트 완료된 반도체 소자가 수납된 테스트트레이(T)는 상기 챔버부(16)에서 상기 교환부(15)로 이송된다.The exchanger 15 exchanges the test tray T in which the semiconductor element to be tested is accommodated and the test tray T in which the tested semiconductor element is stored with the chamber part 16. The test tray T in which the semiconductor element to be tested is stored is transferred from the exchange unit 15 to the chamber part 16, and the test tray T in which the tested semiconductor element is received is transferred from the chamber part 16. Transferred to the exchange unit 15.

상기 교환부(15)에서는 테스트 완료된 반도체 소자가 테스트트레이(T)에서 분리되고, 테스트될 반도체 소자가 테스트트레이(T)에 수납된다. 상기 교환부(15)는 테스트트레이(T)를 회전시키는 로테이터(151)를 더 포함할 수 있다.In the exchange unit 15, the tested semiconductor device is separated from the test tray T, and the semiconductor device to be tested is stored in the test tray T. The exchange unit 15 may further include a rotator 151 for rotating the test tray (T).

상기 로테이터(151)는 테스트트레이(T)를 회전시킴으로써, 테스트될 반도체 소자가 수납된 테스트트레이(T)를 수평상태에서 수직상태로 전환시킬 수 있다. 상기 로테이터(151)는 테스트트레이(T)를 회전시킴으로써, 테스트 완료된 반도체 소자가 수납된 테스트트레이(T)를 수직상태에서 수평상태로 전환시킬 수 있다.The rotator 151 may rotate the test tray T to convert the test tray T in which the semiconductor device to be tested is accommodated from a horizontal state to a vertical state. The rotator 151 may rotate the test tray T to convert the test tray T in which the tested semiconductor device is stored from a vertical state to a horizontal state.

상기 챔버부(16)는 제1챔버(161), 테스트챔버(162), 및 제2챔버(163)를 포함한다.The chamber part 16 includes a first chamber 161, a test chamber 162, and a second chamber 163.

상기 제1챔버(161)는 그 내부에서 테스트트레이(T)를 이동시키면서, 테스트트레이(T)에 수납된 테스트될 반도체 소자를 가열 또는 냉각한다. 테스트될 반도체 소자는 테스트장비에 의해 테스트될 온도(이하, '테스트 온도'라 함)로 조절된다. 테스트될 반도체 소자가 테스트 온도로 조절되면, 테스트트레이(T)는 상기 제1챔 버(161)에서 상기 테스트챔버(162)로 이송된다.The first chamber 161 heats or cools the semiconductor device to be tested contained in the test tray T while moving the test tray T therein. The semiconductor device to be tested is adjusted to a temperature to be tested by the test equipment (hereinafter referred to as a 'test temperature'). When the semiconductor device to be tested is adjusted to the test temperature, the test tray T is transferred from the first chamber 161 to the test chamber 162.

상기 테스트챔버(162)는 테스트 온도로 조절된 반도체 소자를 하이픽스보드(H)에 접속시킨다. 상기 테스트챔버(162)에는 하이픽스보드(H) 일부 또는 전부가 삽입 설치되고, 테스트 온도로 조절된 반도체 소자를 하이픽스보드(H)에 접속시키는 콘택유닛(162a)이 설치된다. 상기 핸들러(10)는 복수개의 테스트챔버(162)를 포함할 수 있다. 반도체 소자에 대한 테스트가 완료되면, 테스트트레이(T)는 상기 테스트챔버(162)에서 상기 제2챔버(163)로 이송된다.The test chamber 162 connects the semiconductor device adjusted to the test temperature to the high fix board H. The test chamber 162 has a part or all of the high fix board H inserted therein, and a contact unit 162a for connecting the semiconductor element adjusted to the test temperature to the high fix board H is installed. The handler 10 may include a plurality of test chambers 162. When the test for the semiconductor device is completed, the test tray T is transferred from the test chamber 162 to the second chamber 163.

상기 제2챔버(163)는 그 내부에서 테스트트레이(T)를 이동시키면서, 테스트트레이(T)에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시킨다. 반도체 소자가 상온 또는 이에 근접한 온도로 복원되면, 테스트트레이(T)는 상기 제2챔버(163)에서 상기 교환부(15)로 이송된다.The second chamber 163 restores the tested semiconductor device accommodated in the test tray T to room temperature while moving the test tray T therein. When the semiconductor device is restored to or near room temperature, the test tray T is transferred from the second chamber 163 to the exchange unit 15.

여기서, 로딩스택커(11)에 저장되는 고객트레이는 테스트될 반도체 소자를 복수개 수납한다. 상기 고객트레이에는 테스트될 반도체 소자가 테스트트레이(T)에 수납되는 방향과 동일한 방향으로 수납되어 있어야 한다.Here, the customer tray stored in the loading stacker 11 accommodates a plurality of semiconductor elements to be tested. In the customer tray, the semiconductor device to be tested should be accommodated in the same direction as that in which the test tray T is accommodated.

그러나, 종래의 핸들러(10)는, 테스트될 반도체 소자가 테스트트레이에 수납되는 방향과 상이한 방향으로 고객트레이에 수납되어 있더라도, 이를 확인할 수 없기 때문에 다음과 같은 문제가 있다.However, the conventional handler 10 has the following problems because it cannot be confirmed even if the semiconductor device to be tested is stored in the customer tray in a direction different from the direction in which the test element is stored.

첫째, 테스트될 반도체 소자가 고객트레이에 잘못된 방향으로 수납되어 있으면, 테스트될 반도체 소자는 테스트트레이에 수납될 수 없다. 뿐만 아니라, 로딩공정이 이루어지는 과정에서 반도체 소자, 테스트트레이, 또는 핸들러(10)의 다른 구 성이 손상될 수 있는 문제가 있다.First, if the semiconductor device to be tested is stored in the wrong direction in the customer tray, the semiconductor device to be tested cannot be stored in the test tray. In addition, there is a problem that the semiconductor device, the test tray, or other configuration of the handler 10 may be damaged during the loading process.

둘째, 테스트될 반도체 소자가 잘못된 방향으로 테스트트레이(T)에 수납될 수 있고, 이러한 경우 테스트될 반도체 소자는 하이픽스보드(H)에 정상적으로 접속될 수 없다. 이에 따라, 반도체 소자에 대한 정상적인 테스트가 이루어질 수 없음은 물론, 테스트공정이 이루어지는 과정에서 반도체 소자, 핸들러(10), 또는 테스트장비가 손상될 위험이 있는 문제가 있다.Second, the semiconductor device to be tested may be stored in the test tray T in the wrong direction, and in this case, the semiconductor device to be tested cannot be normally connected to the high fix board H. Accordingly, there is a problem that the normal test for the semiconductor device may not be performed, and that the semiconductor device, the handler 10, or the test equipment may be damaged during the test process.

본 발명은 상술한 바와 같은 문제점을 해결하고자 안출된 것으로서,The present invention has been made to solve the above-mentioned problems,

본 발명의 목적은 테스트될 반도체 소자가 고객트레이에 잘못된 방향으로 수납되어 있음에 따라, 반도체 소자, 테스트트레이, 핸들러, 또는 테스트장비가 손상될 수 있는 위험을 제거할 수 있는 핸들러 및 반도체 소자 테스트방법을 제공하는 것이다.An object of the present invention is a handler and method for testing a semiconductor device, which can eliminate the risk of damaging the semiconductor device, the test tray, the handler, or the test equipment as the semiconductor device to be tested is stored in the wrong direction in the customer tray. To provide.

본 발명의 다른 목적은 테스트될 반도체 소자가 고객트레이에 잘못된 방향으로 수납되어 있음에 따라 물적손해가 발생될 수 있는 위험을 제거함으로써, 반도체 소자의 원가절감 등 제품의 경쟁력을 강화시킬 수 있도록 하는 반도체 소자 제조방법을 제공하는 것이다.Another object of the present invention is to eliminate the risk of physical damage caused by the semiconductor device to be tested in the wrong direction in the customer tray, thereby improving the competitiveness of the product, such as cost reduction of the semiconductor device It is to provide a device manufacturing method.

상술한 바와 같은 목적을 달성하기 위해서, 본 발명은 하기와 같은 구성을 포함한다.In order to achieve the object as described above, the present invention includes the following configuration.

본 발명에 따른 핸들러는 테스트트레이에 수납된 테스트될 반도체 소자를 테스트 온도로 조절하고, 테스트트레이에 수납된 테스트 온도로 조절된 반도체 소자를 하이픽스보드에 접속시키며, 테스트트레이에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시키는 챔버부; 로딩스택커에 위치된 고객트레이에 수납된 테스트될 반도체 소자를 로딩영역에 위치된 테스트트레이에 수납시키는 로딩픽커를 포함하는 로딩부; 언로딩영역에 위치된 테스트트레이에 수납된 테스트 완료된 반도체 소자를 언로딩스택커에 위치된 고객트레이에 수납시키는 언로딩픽커를 포함하고, 상기 로딩부 옆에 설치되는 언로딩부; 테스트트레이를 상기 로딩영역, 상기 챔버부, 및 상기 언로딩영역 간에 이송하는 이송부; 및 테스트될 반도체 소자가 테스트트레이에 수납되는 방향을 제1방향이라 정의할 때, 테스트될 반도체 소자를 제1방향으로 수납하는 적어도 하나의 수납홈과, 흡기라인을 상기 수납홈과 연통시키는 연결공이 형성되어 있고, 상기 연결공에 존재하는 기체의 압력을 측정하는 센서를 포함하며, 상기 로딩픽커가 이동되는 경로 상에 설치되는 제1버퍼부를 포함한다.The handler according to the present invention adjusts the semiconductor device to be tested stored in the test tray to the test temperature, connects the semiconductor device controlled to the test temperature stored in the test tray to the high fix board, and the tested semiconductor stored in the test tray. Chamber unit for restoring the device to room temperature; A loading unit including a loading picker for accommodating a semiconductor device to be tested contained in a customer tray located in a loading stacker in a test tray located in a loading area; An unloading unit including an unloading picker for accommodating the tested semiconductor device stored in a test tray positioned in the unloading area in a customer tray located in the unloading stacker, the unloading unit installed next to the loading unit; A transfer unit for transferring a test tray between the loading area, the chamber part, and the unloading area; And a first hole defining a direction in which the semiconductor device to be tested is received in the test tray as a first direction, and at least one accommodation groove accommodating the semiconductor device to be tested in the first direction, and a connection hole communicating an intake line with the accommodation groove. It is formed, comprising a sensor for measuring the pressure of the gas present in the connection hole, and comprises a first buffer portion is installed on the path that the loading picker is moved.

본 발명에 따른 반도체 소자 테스트방법은 테스트될 반도체 소자가 테스트트레이에 수납되는 방향을 제1방향이라 정의할 때, 테스트될 반도체 소자를 제1방향으로 수납하는 적어도 하나의 수납홈과, 흡기라인을 상기 수납홈과 연통시키는 연결공이 형성되어 있는 제1버퍼부에 테스트될 반도체 소자를 수납시키는 단계; 상기 연결공에 존재하는 기체의 압력을 측정하고, 측정된 압력값이 기준압력값 미만이면 상기 제1버퍼부에 수납된 테스트될 반도체 소자를 로딩영역에 위치된 테스트트레이에 수납시키는 단계; 테스트트레이에 수납된 테스트될 반도체 소자를 테스트온도로 조절하고, 테스트트레이에 수납된 테스트 온도로 조절된 반도체 소자를 하이픽스보드에 접속시키며, 테스트트레이에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시키는 단계; 및 언로딩영역에 위치된 테스트트레이에 수납된 테스트 완료된 반도체 소자를 테스트 결과에 따라 분류하는 단계를 포함한다.In the semiconductor device test method according to the present invention, when the semiconductor device to be tested is defined as a first direction in which the test tray is accommodated, the semiconductor device test method includes at least one receiving groove accommodating the semiconductor device to be tested in the first direction and an intake line. Storing a semiconductor device to be tested in a first buffer part in which a connection hole communicating with the receiving groove is formed; Measuring the pressure of the gas present in the connection hole, and if the measured pressure value is less than the reference pressure value, accommodating the semiconductor device to be tested contained in the first buffer part in a test tray located in a loading area; Adjusting the semiconductor device to be tested contained in the test tray to the test temperature, connecting the semiconductor device controlled to the test temperature stored in the test tray to the high-fix board, and restores the tested semiconductor device stored in the test tray to room temperature step; And classifying the tested semiconductor device stored in the test tray positioned in the unloading area according to the test result.

본 발명에 따른 반도체 소자 제조방법은 테스트될 반도체 소자를 준비하는 단계; 테스트될 반도체 소자가 테스트트레이에 수납되는 방향을 제1방향이라 정의 할 때, 테스트될 반도체 소자를 제1방향으로 수납하는 적어도 하나의 수납홈과, 흡기라인을 상기 수납홈과 연통시키는 연결공이 형성되어 있는 제1버퍼부에 상기 준비된 테스트될 반도체 소자를 수납시키는 단계; 상기 연결공에 존재하는 기체의 압력을 측정하고, 측정된 압력값이 기준압력값 미만이면 상기 제1버퍼부에 수납된 테스트될 반도체 소자를 로딩영역에 위치된 테스트트레이에 수납시키는 단계; 테스트트레이에 수납된 테스트될 반도체 소자를 테스트온도로 조절하고, 테스트트레이에 수납된 테스트 온도로 조절된 반도체 소자를 하이픽스보드에 접속시키며, 테스트트레이에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시키는 단계; 및 언로딩영역에 위치된 테스트트레이에 수납된 테스트 완료된 반도체 소자를 테스트 결과에 따라 분류하는 단계를 포함한다.A semiconductor device manufacturing method according to the present invention comprises the steps of preparing a semiconductor device to be tested; When defining the direction in which the semiconductor device to be tested is accommodated in the test tray as a first direction, at least one accommodation groove for receiving the semiconductor device to be tested in the first direction and a connection hole communicating the intake line with the storage groove are formed. Accommodating the prepared semiconductor device to be tested in a first buffer part; Measuring the pressure of the gas present in the connection hole, and if the measured pressure value is less than the reference pressure value, accommodating the semiconductor device to be tested contained in the first buffer part in a test tray located in a loading area; Adjusting the semiconductor device to be tested contained in the test tray to the test temperature, connecting the semiconductor device controlled to the test temperature stored in the test tray to the high-fix board, and restores the tested semiconductor device stored in the test tray to room temperature step; And classifying the tested semiconductor device stored in the test tray positioned in the unloading area according to the test result.

본 발명에 따르면 다음과 같은 효과를 도모할 수 있다.According to the present invention, the following effects can be achieved.

본 발명은 고객트레이로부터 이송되어 오는 테스트될 반도체 소자가 잘못된 방향으로 수납되어 있는지 여부를 확인할 수 있도록 구현함으로써, 반도체 소자, 테스트트레이, 핸들러, 또는 테스트장비가 손상될 수 있는 위험을 제거할 수 있고, 안전성을 향상시킬 수 있는 효과를 이룰 수 있다.The present invention can be implemented to check whether the semiconductor device to be tested transferred from the customer tray is stored in the wrong direction, thereby eliminating the risk of damaging the semiconductor device, the test tray, the handler, or the test equipment. As a result, the safety effect can be improved.

본 발명은 고객트레이로부터 이송되어 오는 테스트될 반도체 소자가 잘못된 방향으로 수납되어 있어 물적손해가 발생될 수 있는 위험을 제거함으로써, 반도체 소자의 원가절감 등 제품의 경쟁력을 강화시킬 수 있는 효과를 얻을 수 있다.According to the present invention, the semiconductor device to be tested transferred from the customer tray is stored in the wrong direction, thereby eliminating the risk of material loss, thereby increasing the competitiveness of the product such as cost reduction of the semiconductor device. have.

이하에서는 본 발명의 일실시예에 따른 핸들러의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings a preferred embodiment of a handler according to an embodiment of the present invention will be described in detail.

도 2는 본 발명의 일실시예에 따른 핸들러의 구성을 개략적으로 나타낸 평면도, 도 3은 본 발명에 따른 제1버퍼부에 반도체 소자가 정상적으로 수납된 상태를 나타낸 단면도, 도 4는 본 발명에 따른 제1버퍼부에 반도체 소자가 비정상적으로 수납된 상태를 나타낸 단면도, 도 5는 도 2의 핸들러에 구비되는 챔버부에서 테스트트레이가 이송되는 경로를 나타낸 개략도, 도 6은 본 발명의 다른 실시예에 따른 핸들러에 구비되는 챔버부에서 테스트트레이가 이송되는 경로를 나타낸 개략도이다. 도 5 및 도 6에서 테스트트레이에 병기된 도면부호는 테스트트레이가 위치되는 핸들러의 구성을 표시한 것이다.2 is a plan view schematically showing the configuration of a handler according to an embodiment of the present invention, Figure 3 is a cross-sectional view showing a state in which the semiconductor device is normally accommodated in the first buffer unit according to the present invention, Figure 4 is FIG. 5 is a schematic view illustrating a path in which a test tray is transferred from a chamber part provided in the handler of FIG. 2 to FIG. 6, and FIG. It is a schematic diagram showing a path in which the test tray is transported in the chamber unit provided in the handler. In FIG. 5 and FIG. 6, the reference numerals denoted in the test tray indicate the configuration of the handler in which the test tray is located.

도 2를 참고하면, 본 발명의 일실시예에 따른 핸들러(1)는 로딩부(2), 제1버퍼부(3), 언로딩부(4), 챔버부(5), 및 이송부(미도시, 이하 같음)를 포함한다.Referring to FIG. 2, the handler 1 according to an embodiment of the present invention includes a loading part 2, a first buffer part 3, an unloading part 4, a chamber part 5, and a transfer part (not shown). Hour, the same as below).

상기 로딩부(2)는 로딩공정을 수행할 수 있고, 로딩스택커(21), 로딩픽커(22), 및 제2버퍼부(23)를 포함한다.The loading unit 2 may perform a loading process, and includes a loading stacker 21, a loading picker 22, and a second buffer unit 23.

상기 로딩스택커(21)는 테스트될 반도체 소자가 수납되는 복수개의 고객트레이를 저장한다.The loading stacker 21 stores a plurality of customer trays in which the semiconductor devices to be tested are stored.

상기 로딩픽커(22)는 로딩스택커(21)에 위치된 고객트레이에 수납된 테스트될 반도체 소자를 로딩영역(2a)에 위치된 테스트트레이(T)에 수납시킨다. 상기 로딩픽커(22)는 반도체 소자를 흡착할 수 있는 노즐을 포함하고, X축방향 및 Y축방향으로 이동될 수 있다.The loading picker 22 accommodates a semiconductor device to be tested contained in a customer tray located in the loading stacker 21 in a test tray T located in the loading area 2a. The loading picker 22 includes a nozzle capable of absorbing a semiconductor element, and may be moved in the X-axis direction and the Y-axis direction.

상기 로딩픽커(22)는 제1로딩픽커(221) 및 제2로딩픽커(222)를 포함할 수 있다.The loading picker 22 may include a first loading picker 221 and a second loading picker 222.

상기 제1로딩픽커(221)는 로딩스택커(21)에 위치된 고객트레이에서 테스트될 반도체 소자를 집어내어 상기 제1버퍼부(3)에 수납시킨다. 그 후, 상기 제1로딩픽커(221)는, 테스트될 반도체 소자가 테스트트레이(T)에 수납되는 방향을 제1방향(이하, '제1방향'이라 함)이라 정의할 때, 상기 제1버퍼부(3)에 제1방향으로 수납되어 있는 테스트될 반도체 소자를 집어내어 상기 제2버퍼부(23)에 수납시킨다.The first loading picker 221 picks up the semiconductor device to be tested from the customer tray located in the loading stacker 21 and stores it in the first buffer unit 3. Thereafter, when the first loading picker 221 defines a direction in which the semiconductor device to be tested is accommodated in the test tray T as a first direction (hereinafter, referred to as a “first direction”), the first loading picker 221 may be used. The semiconductor device to be tested, which is stored in the buffer unit 3 in the first direction, is picked up and stored in the second buffer unit 23.

상기 제2로딩픽커(222)는 제2버퍼부(23)에 수납된 테스트될 반도체 소자를 집어내어 로딩영역(2a)에 위치된 테스트트레이(T)에 수납시킨다. 상기 제2로딩픽커(222) 및 제1로딩픽커(221)는 각각 복수개가 구비될 수 있다.The second loading picker 222 picks up the semiconductor device to be tested contained in the second buffer unit 23 and stores it in the test tray T located in the loading area 2a. The second loading picker 222 and the first loading picker 221 may be provided in plural numbers, respectively.

상기 제2버퍼부(23)는 테스트될 반도체 소자를 일시적으로 수납한다. 상기 제2버퍼부(23)는 Y축방향으로 이동될 수 있고, 복수개가 구비될 수 있다.The second buffer unit 23 temporarily stores the semiconductor device to be tested. The second buffer unit 23 may move in the Y-axis direction, and a plurality of second buffer units 23 may be provided.

도 2 및 도 3을 참고하면, 상기 제1버퍼부(3)는 로딩픽커(22)가 이동되는 경로 상에 설치된다. 상기 제1버퍼부(3)는 제1로딩픽커(221)가 이동되는 경로 상에 설치될 수 있다. 상기 제1버퍼부(3)는 테스트될 반도체 소자가 로딩스택커(21)에 위치된 고객트레이에 제1방향으로 수납되어 있었는지를 확인하기 위해서 구비되는 것이다.2 and 3, the first buffer unit 3 is installed on a path in which the loading picker 22 moves. The first buffer unit 3 may be installed on a path along which the first loading picker 221 is moved. The first buffer unit 3 is provided to check whether the semiconductor device to be tested is accommodated in the first direction in the customer tray located in the loading stacker 21.

상기 제1버퍼부(3)에는 테스트될 반도체 소자가 수납되는 적어도 하나의 수납홈(31)이 형성되어 있다. 상기 수납홈(31)은 도 3에 도시된 바와 같이, 테스트될 반도체 소자(E)를 제1방향으로 수납할 수 있도록 상기 제1버퍼부(3)에 형성되어 있 다. 테스트될 반도체 소자(E)는 서로 상이한 가로길이 및 세로길이로 이루어지므로, 테스트될 반도체 소자(E)가 제1방향을 향하지 않으면 도 4에 도시된 바와 같이, 상기 수납홈(31)에 수납될 수 없다.At least one accommodating groove 31 in which the semiconductor device to be tested is accommodated is formed in the first buffer part 3. As shown in FIG. 3, the accommodating groove 31 is formed in the first buffer part 3 to accommodate the semiconductor device E to be tested in the first direction. Since the semiconductor device E to be tested is formed with different lengths and lengths different from each other, if the semiconductor device E to be tested does not face the first direction, as shown in FIG. 4, the semiconductor device E to be tested may be accommodated in the accommodation groove 31. Can't.

상기 제1버퍼부(3)에는 도 2에 도시된 바와 같이, 복수개의 수납홈(31)이 하나의 열을 이루면서 형성되어 있을 수 있다. 도시되지는 않았지만, 상기 제1버퍼부(3)에는 복수개의 수납홈(31)이 행렬을 이루면서 형성되어 있을 수도 있다.As shown in FIG. 2, the first buffer part 3 may be formed with a plurality of receiving grooves 31 forming one row. Although not shown, a plurality of receiving grooves 31 may be formed in a matrix in the first buffer part 3.

도 3을 참고하면, 상기 제1버퍼부(3)에는 수납홈(31)에 의해 형성되는 내벽(3a) 및 수납홈(31)에 제1방향으로 수납되는 테스트될 반도체 소자(E)의 외주면(E1)이 접촉될 수 있는 크기로 상기 수납홈(31)이 형성되어 있다. 즉, 상기 수납홈(31)은 테스트될 반도체 소자(E)와 대략 일치하는 크기로 상기 제1버퍼부(3)에 형성되어 있다.Referring to FIG. 3, the first buffer part 3 has an inner circumferential surface of the semiconductor element E to be tested, which is received in the first direction by the inner wall 3a formed by the accommodating groove 31 and the accommodating groove 31. The accommodating groove 31 is formed to a size that E1 can contact. That is, the accommodating groove 31 is formed in the first buffer part 3 to have a size substantially coincident with the semiconductor element E to be tested.

상기 제1버퍼부(3)에는 흡기라인(A)을 상기 수납홈(31)과 연통시키는 연결공(32)이 형성되어 있다. 상기 흡기라인(A)은 진공펌프(미도시, 이하 같음)와 연결되고, 상기 진공펌프가 상기 수납홈(31) 또는 상기 연결공(32)에 존재하는 기체를 흡입할 수 있는 통로이다. The first buffer portion 3 is formed with a connection hole 32 for communicating the intake line A with the receiving groove 31. The intake line (A) is connected to a vacuum pump (not shown, as follows), the vacuum pump is a passage that can suck the gas existing in the receiving groove 31 or the connection hole (32).

상기 연결공(32)은 수납홈(31)에 제1방향으로 수납되는 테스트될 반도체 소자(E)의 저면(E2)에 위치될 수 있도록 상기 제1버퍼부(3)에 형성되어 있다. 상기 연결공(32)은 상기 수납홈(31)에 제1방향으로 수납되는 테스트될 반도체 소자(E)에 의해 차단될 수 있다. 이에 따라, 진공펌프가 상기 연결공(32)에 존재하는 기체를 흡입하면, 상기 연결공(32)에 존재하는 기체의 압력이 낮아지게 된다. 즉, 상기 연 결공(32)에 존재하는 기체의 압력은 진공도가 높다.The connection hole 32 is formed in the first buffer part 3 so as to be located on the bottom surface E2 of the semiconductor device E to be tested, which is received in the first direction in the receiving groove 31. The connection hole 32 may be blocked by the semiconductor device E to be tested received in the receiving groove 31 in the first direction. Accordingly, when the vacuum pump sucks gas existing in the connecting hole 32, the pressure of the gas existing in the connecting hole 32 is lowered. That is, the pressure of the gas present in the connection hole 32 has a high degree of vacuum.

도 4에 도시된 바와 같이, 테스트될 반도체 소자(E)가 제1방향을 향하지 않아서 상기 수납홈(31)에 수납되지 않으면, 상기 연결공(32)은 테스트될 반도체 소자(E)에 의해 차단될 수 없다. 이에 따라, 진공펌프가 상기 연결공(32) 및 수납홈(31)에 존재하는 기체를 흡입하더라도, 상기 연결공(32)에 존재하는 기체의 압력은 크게 낮아질 수 없다. 즉, 상기 연결공(32)에 존재하는 기체의 압력은 진공도가 낮다.As shown in FIG. 4, when the semiconductor device E to be tested is not received in the receiving groove 31 because it does not face the first direction, the connecting hole 32 is blocked by the semiconductor device E to be tested. Can't be. Accordingly, even if the vacuum pump sucks gas existing in the connection hole 32 and the receiving groove 31, the pressure of the gas present in the connection hole 32 may not be significantly lowered. That is, the pressure of the gas present in the connection hole 32 has a low degree of vacuum.

상기 제1버퍼부(3)는 도시되지는 않았지만, 상기 연결공(32)에 존재하는 기체의 압력을 측정할 수 있는 센서(미도시, 이하 같음)를 포함한다. 상기 센서는 연결공(32)에 존재하는 기체의 압력을 측정하여서, 테스트될 반도체 소자가 제1방향으로 상기 수납홈(31)에 수납되어 있는지 여부를 판단할 수 있도록 한다. 상기 센서로 진공센서가 사용될 수 있다.Although not shown, the first buffer part 3 includes a sensor (not shown), which may measure the pressure of the gas present in the connection hole 32. The sensor measures the pressure of the gas present in the connection hole 32 to determine whether the semiconductor device to be tested is accommodated in the receiving groove 31 in the first direction. A vacuum sensor may be used as the sensor.

상기 센서가 획득한 정보가 미리 설정된 기준압력값 미만이면, 즉 상기 연결공(32)에 존재하는 기체의 압력이 진공도가 높다면, 테스트될 반도체 소자(E)는 도 3에 도시된 바와 같이, 상기 수납홈(31)에 제1방향으로 수납된 것이다.If the information obtained by the sensor is less than a predetermined reference pressure value, that is, the pressure of the gas present in the connection hole 32 has a high degree of vacuum, the semiconductor device E to be tested is shown in FIG. The receiving groove 31 is accommodated in the first direction.

상기 센서가 획득한 정보가 미리 설정된 기준압력값 이상이면, 즉 상기 연결공(32)에 존재하는 기체의 압력이 진공도가 낮다면, 테스트될 반도체 소자(E)는 도 4에 도시된 바와 같이, 상기 수납홈(31)에 제1방향으로 수납되지 않은 것이다.If the information obtained by the sensor is equal to or greater than a preset reference pressure value, that is, when the pressure of the gas present in the connection hole 32 is low in vacuum degree, the semiconductor device E to be tested is shown in FIG. 4. It is not received in the receiving groove 31 in the first direction.

도 2 내지 도 4를 참고하면, 상기 제1버퍼부(3)에는 수납홈(31)의 외측방향으로 경사지게 형성되는 경사홈(33)이 더 형성되어 있다. 상기 경사홈(33)에 의해, 상기 로딩스택커(21)에 위치된 고객트레이에 수납되어 있던 테스트될 반도체 소자가 제1방향과 정확하게 일치하는 방향으로 수납되어 있지 않았더라도, 테스트될 반도체 소자(E)는 그 자체 중력에 의해 제1방향으로 회전되어 상기 수납홈(31)에 수납될 수 있다.2 to 4, the first buffer portion 3 is further formed with an inclined groove 33 formed to be inclined in the outward direction of the receiving groove (31). The semiconductor device to be tested may not be stored by the inclined groove 33 even if the semiconductor device to be tested that is stored in the customer tray located in the loading stacker 21 is not stored in the direction exactly coinciding with the first direction. E) may be accommodated in the receiving groove 31 is rotated in the first direction by the gravity itself.

도 2를 참고하면, 상기 언로딩부(4)는 언로딩공정을 수행할 수 있고, 상기 로딩부(2)의 옆에 설치될 수 있다. 상기 언로딩부(4)는 언로딩스택커(41), 언로딩픽커(42), 및 제3버퍼부(43)를 포함한다.Referring to FIG. 2, the unloading unit 4 may perform an unloading process and may be installed next to the loading unit 2. The unloading part 4 includes an unloading stacker 41, an unloading picker 42, and a third buffer part 43.

상기 언로딩스택커(41)는 테스트 완료된 반도체 소자가 수납된 복수개의 고객트레이를 저장한다. 테스트 완료된 반도체 소자는 테스트 결과에 따라 등급별로 서로 다른 위치에 위치된 고객트레이에 수납된다.The unloading stacker 41 stores a plurality of customer trays in which the tested semiconductor devices are stored. The tested semiconductor devices are stored in customer trays located at different positions according to the test results.

상기 언로딩픽커(42)는 언로딩영역(4a)에 위치된 테스트트레이(T)에서 테스트 완료된 반도체 소자를 분리하고, 분리한 반도체 소자를 상기 언로딩스택커(41)에 위치된 고객트레이에 수납시킨다. 상기 언로딩픽커(42)는 반도체 소자를 흡착할 수 있는 노즐을 포함하고, X축방향 및 Y축방향으로 이동될 수 있다.The unloading picker 42 separates the tested semiconductor device from the test tray T located in the unloading area 4a, and removes the separated semiconductor device from the customer tray located in the unloading stacker 41. It is stored. The unloading picker 42 may include a nozzle capable of absorbing a semiconductor device, and may be moved in the X-axis direction and the Y-axis direction.

상기 언로딩픽커(42)는 제1언로딩픽커(421) 및 제2언로딩픽커(422)를 포함할 수 있다.The unloading picker 42 may include a first unloading picker 421 and a second unloading picker 422.

상기 제1언로딩픽커(421)는 제3버퍼부(43)에 수납된 테스트 완료된 반도체 소자를 집어내어 상기 언로딩스택커(41)에 위치된 고객트레이에 수납시킨다. 상기 제1언로딩픽커(421)는 테스트 완료된 반도체 소자를 테스트 결과에 따라 등급별로 서로 다른 위치에 위치된 고객트레이에 수납시킬 수 있다.The first unloading picker 421 picks up the tested semiconductor device accommodated in the third buffer unit 43 and stores the tested semiconductor device in a customer tray located in the unloading stacker 41. The first unloading picker 421 may store the tested semiconductor device in a customer tray located at different positions for each grade according to a test result.

상기 제2언로딩픽커(422)는 언로딩영역(4a)에 위치된 테스트트레이(T)에서 테스트 완료된 반도체 소자를 분리하고, 분리한 반도체 소자를 제3버퍼부(43)에 수납시킨다. 상기 제2언로딩픽커(422) 및 제1언로딩픽커(421)는 각각 복수개가 구비될 수 있다.The second unloading picker 422 separates the tested semiconductor device from the test tray T located in the unloading area 4a and stores the separated semiconductor device in the third buffer part 43. The second unloading picker 422 and the first unloading picker 421 may be provided in plural numbers, respectively.

상기 제3버퍼부(43)는 테스트 완료된 반도체 소자를 일시적으로 수납한다. 상기 제3버퍼부(43)는 Y축방향으로 이동될 수 있고, 복수개가 구비될 수 있다.The third buffer unit 43 temporarily stores the tested semiconductor device. The third buffer part 43 may be moved in the Y-axis direction, and a plurality of third buffer parts 43 may be provided.

여기서, 상기 핸들러(10)는 로딩영역(2a) 및 언로딩영역(4a)을 동일한 영역 상에서 구현할 수 있는데, 이 경우 로딩영역(2a) 및 언로딩영역(4a)은 교환부(6)에 의해 구현될 수 있다. 상기 교환부(6)는 로딩부(2) 및 언로딩부(3) 사이에 설치될 수 있다. 상기 교환부(6)는 테스트트레이(T)를 회전시키는 로테이터(61)를 포함할 수 있다.Here, the handler 10 may implement the loading area 2a and the unloading area 4a on the same area. In this case, the loading area 2a and the unloading area 4a are formed by the exchange unit 6. Can be implemented. The exchange part 6 may be installed between the loading part 2 and the unloading part 3. The exchange unit 6 may include a rotator 61 for rotating the test tray (T).

도시되지는 않았지만, 상기 핸들러(10)는 로딩영역(2a) 및 언로딩영역(4a)을 서로 다른 영역 상에서 구현할 수 있는데, 이 경우 로딩영역(2a)은 제1교환부에 의해 구현되고, 언로딩영역(4a)은 제2교환부에 의해 구현될 수 있다. 상기 제1교환부는 로딩부(2)에 근접한 위치에 설치되고, 상기 제2교환부는 언로딩부(4)에 근접한 위치에 설치될 수 있다. 상기 제1교환부는 테스트될 반도체 소자가 수납된 테스트트레이(T)를 회전시키는 제1로테이터를 포함할 수 있고, 상기 제2교환부는 테스트 완료된 반도체 소자가 수납된 테스트트레이(T)를 회전시키는 제2로테이터를 포함할 수 있다.Although not shown, the handler 10 may implement the loading area 2a and the unloading area 4a on different areas, in which case the loading area 2a is implemented by the first exchanger, The loading area 4a can be implemented by the second exchange unit. The first exchange part may be installed at a position close to the loading part 2, and the second exchange part may be installed at a position close to the unloading part 4. The first exchanger may include a first rotator for rotating the test tray T in which the semiconductor element to be tested is accommodated, and the second exchanger rotates the test tray T in which the tested semiconductor element is accommodated. It may include two rotators.

도 2 및 도 5를 참고하면, 상기 챔버부(5)는 테스트장비가 상온의 환경에서 뿐만 아니라, 고온 또는 저온의 환경에서도 반도체 소자를 테스트할 수 있도록, 제1챔버(51), 테스트챔버(52), 및 제2챔버(53)를 포함한다.2 and 5, the chamber unit 5 may include a first chamber 51 and a test chamber so that the test equipment may test the semiconductor device not only at room temperature but also at high or low temperature. 52, and a second chamber 53.

상기 제1챔버(51)는 테스트트레이(T)에 수납된 테스트될 반도체 소자를 테스트 온도로 조절한다. 테스트될 반도체 소자가 수납된 테스트트레이(T)는 로딩영역(2a)으로부터 이송되어 오는 테스트트레이(T)이다. 즉, 테스트될 반도체 소자가 수납된 테스트트레이(T)는 상기 교환부(6) 또는 제1교환부로부터 상기 제1챔버(51)로 이송되어 오는 테스트트레이(T)이다.The first chamber 51 adjusts the semiconductor device to be tested contained in the test tray T to a test temperature. The test tray T in which the semiconductor element to be tested is accommodated is a test tray T transferred from the loading area 2a. That is, the test tray T in which the semiconductor element to be tested is accommodated is a test tray T transferred from the exchanger 6 or the first exchanger to the first chamber 51.

상기 제1챔버(51)에는 테스트될 반도체 소자를 테스트 온도로 조절할 수 있도록, 전열히터 또는 액화질소분사시스템 중 적어도 어느 하나가 설치될 수 있다. 상기 제1챔버(51)는 그 내부에서 수직상태의 테스트트레이(T)를 이동시킬 수 있다.At least one of an electrothermal heater or a liquid nitrogen injection system may be installed in the first chamber 51 to adjust the semiconductor device to be tested to a test temperature. The first chamber 51 may move the test tray T in a vertical state therein.

테스트될 반도체 소자가 테스트 온도로 조절되면, 테스트트레이(T)는 상기 제1챔버(51)에서 상기 테스트챔버(52)로 이송된다.When the semiconductor device to be tested is adjusted to the test temperature, the test tray T is transferred from the first chamber 51 to the test chamber 52.

상기 테스트챔버(52)는 테스트트레이(T)에 수납된 테스트 온도로 조절된 반도체 소자를 하이픽스보드(H)에 접속시킨다. 상기 테스트챔버(52)에는 하이픽스보드(H) 일부 또는 전부가 삽입 설치되고, 테스트 온도로 조절된 반도체 소자를 하이픽스보드(H)에 접속시키는 콘택유닛(52a)이 설치된다. 테스트장비(미도시)는 하이픽스보드(H)에 접속된 테스트될 반도체 소자에 대한 전기적인 특성을 판단하기 위해서, 테스트될 반도체 소자를 테스트한다.The test chamber 52 connects the semiconductor device adjusted to the test temperature stored in the test tray T to the high fix board H. A part or all of the high fix board H is inserted into the test chamber 52, and a contact unit 52 a is provided to connect the semiconductor element adjusted to the test temperature to the high fix board H. The test equipment (not shown) tests the semiconductor device to be tested to determine electrical characteristics of the semiconductor device to be tested connected to the high fix board H.

상기 테스트챔버(52)에는 테스트될 반도체 소자를 테스트 온도로 유지시킬 수 있도록, 전열히터 또는 액화질소분사시스템 중 적어도 어느 하나가 설치될 수 있다. 상기 핸들러(10)는 복수개의 테스트챔버(52)를 포함할 수 있고, 복수개의 테스트챔버(52) 각각에 하이픽스보드(H)가 설치될 수 있다.At least one of an electrothermal heater or a liquid nitrogen injection system may be installed in the test chamber 52 to maintain the semiconductor device to be tested at a test temperature. The handler 10 may include a plurality of test chambers 52, and a high fix board H may be installed in each of the plurality of test chambers 52.

반도체 소자에 대한 테스트가 완료되면, 테스트트레이(T)는 상기 테스트챔버(52)에서 상기 제2챔버(53)로 이송된다.When the test on the semiconductor device is completed, the test tray T is transferred from the test chamber 52 to the second chamber 53.

상기 제2챔버(53)는 테스트트레이(T)에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시킨다. 상기 제2챔버(53)에는 테스트 완료된 반도체 소자를 상온으로 복원시킬 수 있도록, 전열히터 또는 액화질소분사시스템 중 적어도 어느 하나가 설치될 수 있다. 상기 제2챔버(53)는 그 내부에서 수직상태의 테스트트레이(T)를 이동시킬 수 있다.The second chamber 53 restores the tested semiconductor device accommodated in the test tray T to room temperature. At least one of an electrothermal heater or a liquefied nitrogen injection system may be installed in the second chamber 53 to restore the tested semiconductor device to room temperature. The second chamber 53 may move the test tray T in a vertical state therein.

테스트 완료된 반도체 소자가 상온 또는 이에 근접한 온도로 복원되면, 테스트트레이(T)는 상기 제2챔버(53)에서 상기 언로딩영역(4a)으로 이송된다. 즉, 테스트트레이(T)는 상기 제2챔버(53)에서 상기 교환부(6) 또는 제2교환부로 이송될 수 있다.When the tested semiconductor device is restored to or near room temperature, the test tray T is transferred from the second chamber 53 to the unloading area 4a. That is, the test tray T may be transferred from the second chamber 53 to the exchanger 6 or the second exchanger.

상기 챔버부(5)는 도 5에 도시된 바와 같이, 제1챔버(51), 테스트챔버(52), 및 제2챔버(53)가 수평방향으로 설치될 수 있다. 상기 테스트챔버(52)는 복수개가 상하로 적층 설치될 수 있다.As shown in FIG. 5, the chamber part 5 may include a first chamber 51, a test chamber 52, and a second chamber 53 in a horizontal direction. The test chamber 52 may be installed in a plurality of stacked up and down.

본 발명의 다른 실시예에 따른 상기 핸들러(1)에 구비되는 챔버부(5)를 도 6을 참조하여 살펴보면, 상기 챔버부(5)는 제1챔버(51), 테스트챔버(52), 및 제2챔버(53)가 상하로 적층 설치될 수 있다.Looking at the chamber portion 5 provided in the handler 1 according to another embodiment of the present invention with reference to FIG. 6, the chamber portion 5 includes a first chamber 51, a test chamber 52, and The second chamber 53 may be stacked up and down.

상기 테스트챔버(52)를 기준으로 하여, 그 상측에 제1챔버(51)가 설치되고, 그 하측에 제2챔버(53)가 설치될 수 있다. 이 경우, 중력을 이용하여 테스트트레이(T)를 이송할 수 있으므로, 적은 힘으로 테스트트레이(T)를 이송할 수 있을 뿐만 아니라, 인덱스 타임을 줄일 수 있다. 인덱스 타임이란 테스트트레이(T)에 수납된 테스트될 반도체 소자가 하이픽스보드(H)에 접속된 후에, 다음 테스트트레이(T)에 수납된 테스트될 반도체 소자가 하이픽스보드(H)에 접속될 때까지 걸리는 시간을 말한다.Based on the test chamber 52, the first chamber 51 may be installed above the test chamber 52, and the second chamber 53 may be installed below the test chamber 52. In this case, since the test tray T can be transferred using gravity, not only the test tray T can be transferred with a small force, but also the index time can be reduced. The index time means that the semiconductor element to be tested stored in the test tray T is connected to the high fix board H, and then the semiconductor element to be tested contained in the next test tray T is connected to the high fix board H. Tell how long it takes.

상기 이송부는 테스트트레이(T)를 상기 로딩영역(2a), 상기 챔버부(5), 및 상기 언로딩영역(4a) 간에 이송한다. 상기 이송부는 액츄에이터, 풀리 및 벨트 등을 이용한 구동부에 의해 작동되어서, 테스트트레이(T)를 밀거나 당김으로써 이송할 수 있다.The transfer unit transfers the test tray T between the loading area 2a, the chamber part 5, and the unloading area 4a. The transfer unit is operated by a drive unit using an actuator, a pulley, a belt, or the like, and can be transferred by pushing or pulling the test tray T.

상기 이송부는 테스트트레이(T)를 상기 로딩영역(2a), 제1챔버(51), 테스트챔버(52), 제2챔버(53), 및 언로딩영역(4a)으로 이송할 수 있다. 상기 이송부는 로딩영역(2a) 및 언로딩영역(4a)이 서로 다른 영역 상에서 구현되는 경우, 언로딩공정이 완료되어 비게되는 테스트트레이(T)를 상기 언로딩영역(4a)에서 상기 로딩영역(2a)으로 이송할 수 있다. 즉, 테스트트레이(T)는 상기 핸들러(1) 내부에서 순환될 수 있다.The transfer unit may transfer the test tray T to the loading area 2a, the first chamber 51, the test chamber 52, the second chamber 53, and the unloading area 4a. When the loading area 2a and the unloading area 4a are implemented on different areas, the transfer unit may include a test tray T in which the loading area is empty after the unloading process is completed. Can be transferred to 2a). That is, the test tray T may be circulated inside the handler 1.

상기 핸들러(1)는 도시되지는 않았지만, 제어부를 더 포함할 수 있다.Although not shown, the handler 1 may further include a controller.

상기 제어부는 센서가 획득한 정보를 이용하여 상기 로딩픽커(22)를 제어한다. 즉, 상기 제어부는 테스트될 반도체 소자가 제1방향으로 상기 수납홈(31)에 수납된 경우에만, 상기 로딩픽커(22)가 테스트될 반도체 소자를 제1버퍼부(3)에서 제 2버퍼부(23)로 이송하도록 제어한다.The controller controls the loading picker 22 using the information obtained by the sensor. That is, the control unit selects the semiconductor device to be tested by the loading buffer 22 from the first buffer part 3 to the second buffer part only when the semiconductor device to be tested is accommodated in the accommodation groove 31 in the first direction. Control to transfer to (23).

상기 제어부는 센서가 획득한 정보 및 기준압력값을 비교하여 상기 로딩픽커(22)를 제어할 수 있다. 기준압력값이란, 테스트될 반도체 소자가 제1방향으로 상기 수납홈(31)에 수납되어 있는 경우, 상기 센서에 의해 측정되는 압력과 일정 오차 범위 내에 있는 압력값을 의미한다. 기준압력값으로 진공도가 이용될 수도 있다. 기준압력값은 제어부에 구비되는 메모리장치에 저장되어 있을 수 있고, 테스트될 반도체 소자의 종류에 따라 상이한 값으로 이루어질 수 있다.The controller may control the loading picker 22 by comparing the information obtained by the sensor with the reference pressure value. The reference pressure value means a pressure value within a predetermined error range and a pressure measured by the sensor when the semiconductor device to be tested is accommodated in the accommodation groove 31 in the first direction. The degree of vacuum may be used as the reference pressure value. The reference pressure value may be stored in a memory device included in the controller, and may have a different value according to the type of semiconductor device to be tested.

상기 제어부는 센서가 획득한 정보가 기준압력값 미만이면, 즉 상기 연결공(32)에 존재하는 기체의 압력이 진공도가 높다면, 테스트될 반도체 소자(E)가 상기 수납홈(31)에 제1방향으로 수납된 것으로 판단하여, 테스트될 반도체 소자가 제1버퍼부(3)에서 제2버퍼부(23)로 이송되도록 상기 로딩픽커(22)를 제어한다.If the information obtained by the sensor is less than the reference pressure value, that is, if the pressure of the gas present in the connection hole 32 is high in the degree of vacuum, the semiconductor element E to be tested is formed in the receiving groove 31. The loading picker 22 is controlled such that the semiconductor device to be tested is transferred from the first buffer part 3 to the second buffer part 23 by determining that the semiconductor device is tested in one direction.

상기 제어부는 센서가 획득한 정보가 기준압력값 이상이면, 즉 상기 연결공(32)에 존재하는 기체의 압력이 진공도가 낮다면, 테스트될 반도체 소자(E)가 상기 수납홈(31)에 제1방향으로 수납되지 않은 것으로 판단하여, 상기 로딩픽커(22)의 작동을 정지시킬 수 있다.When the information acquired by the sensor is equal to or greater than the reference pressure value, that is, when the pressure of the gas present in the connection hole 32 is low in vacuum degree, the semiconductor element E to be tested is formed in the receiving groove 31. By determining that it is not stored in one direction, the operation of the loading picker 22 may be stopped.

상기 제어부는 테스트될 반도체 소자가 상기 수납홈(31)에 제1방향으로 수납되지 않았음을, 핸들러(1)에 구비되는 알람등, 알람벨, 또는 모니터를 통해 작업자에게 알릴 수 있다.The controller may notify the worker through an alarm lamp, an alarm bell, or a monitor provided in the handler 1 that the semiconductor device to be tested is not received in the accommodation groove 31 in the first direction.

이하에서는 본 발명에 따른 반도체 소자 테스트방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, a preferred embodiment of a semiconductor device test method according to the present invention will be described in detail with reference to the accompanying drawings.

도 2 내지 도 6을 참고하면, 본 발명에 따른 반도체 소자 테스트방법은 하기와 같은 구성을 포함한다.2 to 6, the semiconductor device test method according to the present invention includes the following configuration.

우선, 테스트될 반도체 소자(E)를 제1방향으로 수납하는 적어도 하나의 수납홈(31)과, 흡기라인(A)을 상기 수납홈(31)과 연통시키는 연결공(32)이 형성되어 있는 제1버퍼부(3)에 테스트될 반도체 소자(E)를 수납시킨다.First, at least one accommodating groove 31 for accommodating the semiconductor element E to be tested in the first direction and a connection hole 32 for communicating the intake line A with the accommodating groove 31 are formed. The semiconductor element E to be tested is accommodated in the first buffer unit 3.

이러한 공정은, 상기 로딩픽커(22)가 로딩스택커(21)에 수납된 테스트될 반도체 소자(E)를 집어내어 상기 수납홈(31)에 수납시킴으로써 이루어질 수 있다. 상기 로딩스택커(21)에 수납된 테스트될 반도체 소자(E)가 일정 범위 내에서 제1방향에 근접한 다른 방향으로 수납되어 있더라도, 테스트될 반도체 소자는 상기 경사홈(33)에 의해 제1방향으로 상기 수납홈(31)에 수납될 수 있다.This process may be performed by the loading picker 22 picking up the semiconductor device E to be tested and housed in the loading groove 31. Although the semiconductor device E to be tested accommodated in the loading stacker 21 is stored in another direction close to the first direction within a predetermined range, the semiconductor device to be tested is moved in the first direction by the inclined groove 33. It can be accommodated in the receiving groove (31).

다음, 상기 연결공(32)에 존재하는 기체의 압력을 측정하고, 측정된 압력값이 기준압력값 미만이면 상기 제1버퍼부(3)에 수납된 테스트될 반도체 소자를 로딩영역(2a)에 위치된 테스트트레이(T)에 수납시킨다.Next, the pressure of the gas present in the connection hole 32 is measured, and if the measured pressure value is less than the reference pressure value, the semiconductor device to be tested, which is accommodated in the first buffer part 3, is loaded in the loading area 2a. It is housed in a located test tray (T).

이러한 공정은, 상기 제어부가 상기 센서에 의해 측정된 상기 연결공(32)에 존재하는 기체의 압력값이 기준압력값 미만인지 여부를 판단하고, 그 결과에 따라 상기 로딩픽커(22)를 제어함으로써 이루어질 수 있다.In this process, the controller determines whether the pressure value of the gas present in the connecting hole 32 measured by the sensor is less than the reference pressure value, and controls the loading picker 22 according to the result. Can be done.

상기 제어부는 측정된 압력값이 기준압력값 미만이면 테스트될 반도체 소자가 상기 수납홈(31)에 제1방향으로 수납된 것으로 판단하고, 상기 로딩픽커(22)를 제어할 수 있다. 상기 제어부는 상기 로딩픽커(22)가 상기 제1버퍼부(3)에 수납된 테스트될 반도체 소자를 집어낸 후에, 제2버퍼부(23)를 경유하여 로딩영역(2a)에 위치된 테스트트레이(T)에 수납시키도록 제어할 수 있다.The controller may determine that the semiconductor device to be tested is accommodated in the receiving groove 31 in the first direction when the measured pressure value is less than the reference pressure value, and control the loading picker 22. The control unit picks up the semiconductor device to be tested stored in the first buffer unit 3 by the loading picker 22, and then, a test tray located in the loading area 2a via the second buffer unit 23. It can control so that it may be stored in (T).

다음, 테스트트레이(T)에 수납된 테스트될 반도체 소자(E)를 테스트온도로 조절하고, 테스트트레이(T)에 수납된 테스트 온도로 조절된 반도체 소자(E)를 하이픽스보드(H)에 접속시키며, 테스트트레이(T)에 수납된 테스트 완료된 반도체 소자(E)를 상온으로 복원시킨다.Next, the semiconductor device E to be tested stored in the test tray T is adjusted to the test temperature, and the semiconductor device E adjusted to the test temperature stored in the test tray T is placed on the high fix board H. And the test completed semiconductor device E stored in the test tray T is restored to room temperature.

이러한 공정은, 테스트트레이(T)가 상기 이송부에 의해 제1챔버(51), 테스트챔버(52), 및 제2챔버(53)로 이송되면서 이루어질 수 있다.This process may be performed while the test tray T is transferred to the first chamber 51, the test chamber 52, and the second chamber 53 by the transfer unit.

상기 제1챔버(51)는 이송부에 의해 로딩영역(2a)으로부터 이송되어 오는 테스트트레이(T)를 그 내부에서 이동시키면서, 테스트될 반도체 소자(E)를 테스트 온도로 조절한다. 테스트 온도로 조절된 테스트트레이(T)는 상기 이송부에 의해 상기 제1챔버(51)에서 상기 테스트챔버(52)로 이송된다.The first chamber 51 adjusts the semiconductor element E to be tested to a test temperature while moving the test tray T transferred from the loading area 2a by the transfer unit therein. The test tray T adjusted to the test temperature is transferred from the first chamber 51 to the test chamber 52 by the transfer unit.

상기 테스트챔버(52)는 테스트트레이(T)에 수납된 테스트 온도로 조절된 반도체 소자(E)를 하이픽스보드(H)에 접속시킨다. 테스트트레이(T)에 수납된 테스트 온도로 조절된 반도체 소자(E)는 콘택유닛(52a)에 의해 하이픽스보드(H)에 접속될 수 있다. 반도체 소자에 대한 테스트가 완료되면, 테스트트레이(T)는 상기 이송부에 의해 상기 테스트챔버(52)에서 상기 제2챔버(53)로 이송된다.The test chamber 52 connects the semiconductor device E, which is adjusted to the test temperature stored in the test tray T, to the high fix board H. The semiconductor device E adjusted to the test temperature stored in the test tray T may be connected to the high fix board H by the contact unit 52a. When the test on the semiconductor device is completed, the test tray T is transferred from the test chamber 52 to the second chamber 53 by the transfer unit.

상기 제2챔버(53)는 그 내부에서 테스트트레이(T)를 이동시키면서, 테스트 완료된 반도체 소자(E)를 상온으로 복원시킨다. 테스트 완료된 반도체 소자(E)가 상온 또는 상온에 근접한 온도로 복원되면, 테스트트레이(T)는 상기 이송부에 의해 상기 제2챔버(53)에서 상기 언로딩영역(4a)으로 이송된다.The second chamber 53 restores the tested semiconductor device E to room temperature while moving the test tray T therein. When the tested semiconductor device E is restored to a temperature at or near room temperature, the test tray T is transferred from the second chamber 53 to the unloading area 4a by the transfer unit.

다음, 언로딩영역(4a)에 위치된 테스트트레이(T)에 수납된 테스트 완료된 반도체 소자(E)를 테스트 결과에 따라 분류한다.Next, the tested semiconductor device E stored in the test tray T located in the unloading area 4a is classified according to the test result.

이러한 공정은, 상기 언로딩픽커(42)가 언로딩영역(4a)에 위치된 테스트트레이(T)에서 테스트 완료된 반도체 소자를 분리한 후에, 상기 제3버퍼부(43)를 경유하여 상기 언로딩스택커(41)에 위치된 고객트레이에 수납시킴으로써 이루어질 수 있다. 상기 언로딩픽커(42)는 테스트 완료된 반도체 소자를 테스트 결과에 따라 등급별로 상기 언로딩스택커(41)에서 서로 다른 위치에 위치된 고객트레이에 수납시킬 수 있다.In this process, after the unloading picker 42 separates the tested semiconductor device from the test tray T located in the unloading area 4a, the unloading picker 42 passes through the third buffer part 43. It can be made by accommodating the customer tray located in the stacker 41. The unloading picker 42 may store the tested semiconductor device in customer trays positioned at different positions in the unloading stacker 41 according to a test result.

상기 언로딩영역(4a) 및 로딩영역(2a)이 서로 다른 영역 상에 구현되는 경우, 언로딩공정이 완료되어 비게되는 테스트트레이(T)는 상기 이송부에 의해 상기 언로딩영역(4a)에서 상기 로딩영역(2a)으로 이송될 수 있다.When the unloading area 4a and the loading area 2a are implemented on different areas, the test tray T, which is unloaded after the unloading process is completed, is moved from the unloading area 4a by the transfer unit. It may be transferred to the loading area 2a.

본 발명에 따른 반도체 소자 테스트방법은, 측정된 압력값이 기준압력값 이상이면 테스트될 반도체 소자(E)를 로딩영역(2a)에 위치된 테스트트레이(T)에 수납시키는 로딩픽커(22)를 정지시키는 단계를 더 포함할 수 있다.The semiconductor device test method according to the present invention includes a loading picker 22 for accommodating the semiconductor device E to be tested in a test tray T located in the loading area 2a when the measured pressure value is equal to or greater than the reference pressure value. The method may further include stopping.

이러한 공정은, 상기 제어부가 상기 센서에 의해 측정된 상기 연결공(32)에 존재하는 기체의 압력값 및 기준압력값을 비교하고, 그 결과에 따라 상기 로딩픽커(22)를 제어함으로써 이루어질 수 있다. 상기 제어부는 측정된 압력값이 기준압력값 이상이면 테스트될 반도체 소자가 상기 수납홈(31)에 제1방향으로 수납되지 않은 것으로 판단하여, 상기 로딩픽커(22)를 정지시킬 수 있다.This process may be performed by the controller comparing the pressure value and the reference pressure value of the gas present in the connection hole 32 measured by the sensor, and controlling the loading picker 22 according to the result. . The controller may determine that the semiconductor device to be tested is not accommodated in the receiving groove 31 in the first direction when the measured pressure value is equal to or greater than the reference pressure value, and stop the loading picker 22.

상기 제어부는 테스트될 반도체 소자(E)가 상기 수납홈(31)에 제1방향으로 수납되지 않았음을, 핸들러(1)에 구비되는 알람등, 알람벨, 또는 모니터를 통해 작업자에게 알릴 수 있다.The controller may notify the worker through an alarm lamp, an alarm bell, or a monitor provided in the handler 1 that the semiconductor element E to be tested is not received in the accommodation groove 31 in the first direction. .

이하에서는 본 발명에 따른 반도체 소자 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, a preferred embodiment of a semiconductor device manufacturing method according to the present invention will be described in detail.

여기서, 상기 반도체 소자 제조방법은 상술한 반도체 소자 테스트방법과 유사한 공정을 포함하여 이루어지는데, 이러한 공정에 대한 설명은 본 발명의 요지를 흐리지 않기 위해 생략하기로 하며, 차이점이 있는 공정만을 설명하기로 한다.Here, the method for manufacturing a semiconductor device includes a process similar to the semiconductor device test method described above, and the description of such a process will be omitted so as not to obscure the subject matter of the present invention, and only the differences in process will be described. do.

도 2 내지 도 6을 참고하면, 본 발명에 따른 반도체 소자 제조방법은 상술한 반도체 소자 테스트방법과 차이점이 있는 공정으로, 하기와 같은 구성을 포함한다.2 to 6, the semiconductor device manufacturing method according to the present invention is a process different from the above-described semiconductor device test method and includes the following configuration.

우선, 테스트될 반도체 소자(E)를 준비한다. 이러한 공정은 고객트레이에 테스트될 반도체 소자(E)를 담아 로딩스택커(21)에 저장시키는 공정으로 이루어질 수 있다. 또한, 상기 반도체 소자는 메모리 또는 비메모리 반도체 소자, 모듈아이씨 등을 포함한다.First, the semiconductor device E to be tested is prepared. Such a process may include a process of storing the semiconductor device E to be tested in the customer tray and storing it in the loading stacker 21. In addition, the semiconductor device may include a memory or non-memory semiconductor device, a module IC, and the like.

다음, 테스트될 반도체 소자(E)를 제1방향으로 수납하는 적어도 하나의 수납홈(31)과, 흡기라인(A)을 상기 수납홈(31)과 연통시키는 연결공(32)이 형성되어 있는 제1버퍼부(3)에 상기 준비된 테스트될 반도체 소자(E)를 수납시킨다.Next, at least one accommodating groove 31 for accommodating the semiconductor element E to be tested in the first direction and a connection hole 32 for communicating the intake line A with the accommodating groove 31 are formed. The prepared semiconductor device E to be tested is accommodated in the first buffer part 3.

이러한 공정은, 상기 로딩픽커(22)가 로딩스택커(21)에 수납된 상기 준비된 테스트될 반도체 소자(E)를 집어내어 상기 수납홈(31)에 수납시킴으로써 이루어질 수 있다. 상기 로딩스택커(21)에 수납된 테스트될 반도체 소자(E)가 일정 범위 내에서 제1방향에 근접한 다른 방향으로 수납되어 있더라도, 테스트될 반도체 소자는 상기 경사홈(33)에 의해 제1방향으로 상기 수납홈(31)에 수납될 수 있다.This process may be performed by the loading picker 22 picking up the prepared semiconductor device E to be tested and stored in the loading stacker 21 and storing it in the receiving groove 31. Although the semiconductor device E to be tested accommodated in the loading stacker 21 is stored in another direction close to the first direction within a predetermined range, the semiconductor device to be tested is moved in the first direction by the inclined groove 33. It can be accommodated in the receiving groove (31).

상술한 바와 같은 공정을 반복적으로 수행함으로써, 반도체 소자의 제조를 완료할 수 있다.By repeatedly performing the process as described above, the manufacturing of the semiconductor device can be completed.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 한정되는 것이아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. It will be clear to those who have knowledge.

도 1은 종래의 핸들러의 구성을 개략적으로 나타낸 평면도1 is a plan view schematically showing the configuration of a conventional handler

도 2는 본 발명의 일실시예에 따른 핸들러의 구성을 개략적으로 나타낸 평면도Figure 2 is a plan view schematically showing the configuration of a handler according to an embodiment of the present invention

도 3은 본 발명에 따른 제1버퍼부에 반도체 소자가 정상적으로 수납된 상태를 나타낸 단면도3 is a cross-sectional view illustrating a state in which a semiconductor device is normally accommodated in a first buffer unit according to the present invention.

도 4는 본 발명에 따른 제1버퍼부에 반도체 소자가 비정상적으로 수납된 상태를 나타낸 단면도4 is a cross-sectional view illustrating a state in which a semiconductor device is abnormally stored in a first buffer unit according to the present invention.

도 5는 도 2의 핸들러에 구비되는 챔버부에서 테스트트레이가 이송되는 경로를 나타낸 개략도5 is a schematic view showing a path in which a test tray is transferred from a chamber part provided in the handler of FIG.

도 6은 본 발명의 다른 실시예에 따른 핸들러에 구비되는 챔버부에서 테스트트레이가 이송되는 경로를 나타낸 개략도Figure 6 is a schematic diagram showing a path in which the test tray is transported in the chamber unit provided in the handler according to another embodiment of the present invention

*도면의 주요부분에 대한 부호의 설명*Description of the Related Art [0002]

1 : 핸들러 2 : 로딩부 3 : 제1버퍼부 4 : 언로딩부 5 : 챔버부 Reference Signs List 1 handler 2 loading portion 3 first buffer portion 4 unloading portion 5 chamber portion

6 : 교환부 21 : 로딩스택커 22 : 로딩픽커 23 : 제2버퍼부 31 : 수납홈6 exchange unit 21 loading stacker 22 loading picker 23 second buffer unit 31 receiving groove

32 : 연결공 33 : 경사홈 41 : 언로딩스택커 42 : 언로딩픽커 32: connecting hole 33: inclined groove 41: unloading stacker 42: unloading picker

43 : 제3버퍼부 51 : 제1챔버 52 : 테스트챔버 53 : 제2챔버 43: third buffer portion 51: first chamber 52: test chamber 53: second chamber

2a : 로딩영역 4a : 언로딩영역 A : 흡기라인2a: Loading area 4a: Unloading area A: Intake line

Claims (10)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 테스트될 반도체 소자가 테스트트레이에 수납되는 방향을 제1방향이라 정의할 때, 테스트될 반도체 소자를 제1방향으로 수납하는 적어도 하나의 수납홈과, 흡기라인을 상기 수납홈과 연통시키는 연결공이 형성되어 있는 제1버퍼부에 테스트될 반도체 소자를 수납시키는 단계;When defining the direction in which the semiconductor device to be tested is accommodated in the test tray as the first direction, at least one accommodation groove for receiving the semiconductor device to be tested in the first direction and a connection hole communicating the intake line with the storage groove are formed. Accommodating the semiconductor device to be tested on the first buffer part; 상기 연결공에 존재하는 기체의 압력을 측정하고, 측정된 압력값이 기준압력값 미만이면 상기 제1버퍼부에 수납된 테스트될 반도체 소자를 로딩영역에 위치된 테스트트레이에 수납시키는 단계;Measuring the pressure of the gas present in the connection hole, and if the measured pressure value is less than the reference pressure value, accommodating the semiconductor device to be tested contained in the first buffer part in a test tray located in a loading area; 테스트트레이에 수납된 테스트될 반도체 소자를 테스트온도로 조절하고, 테스트트레이에 수납된 테스트 온도로 조절된 반도체 소자를 하이픽스보드에 접속시키며, 테스트트레이에 수납된 테스트 완료된 반도체 소자를 상온으로 복원시키는 단계; 및Adjusting the semiconductor device to be tested contained in the test tray to the test temperature, connecting the semiconductor device controlled to the test temperature stored in the test tray to the high-fix board, and restores the tested semiconductor device stored in the test tray to room temperature step; And 언로딩영역에 위치된 테스트트레이에 수납된 테스트 완료된 반도체 소자를 테스트 결과에 따라 분류하는 단계를 포함하는 반도체 소자 테스트방법.And classifying the tested semiconductor device stored in the test tray positioned in the unloading area according to the test result. 제 7 항에 있어서,8. The method of claim 7, 측정된 압력값이 기준압력값 이상이면 테스트될 반도체 소자를 로딩영역에 위치된 테스트트레이에 수납시키는 로딩픽커를 정지시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 테스트방법.And stopping the loading picker for accommodating the semiconductor device to be tested into a test tray located in the loading area if the measured pressure value is equal to or greater than the reference pressure value. 삭제delete 삭제delete
KR1020070121297A 2007-11-27 2007-11-27 Method of Testing Semiconductor KR101380830B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070121297A KR101380830B1 (en) 2007-11-27 2007-11-27 Method of Testing Semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070121297A KR101380830B1 (en) 2007-11-27 2007-11-27 Method of Testing Semiconductor

Publications (2)

Publication Number Publication Date
KR20090054568A KR20090054568A (en) 2009-06-01
KR101380830B1 true KR101380830B1 (en) 2014-04-04

Family

ID=40986493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070121297A KR101380830B1 (en) 2007-11-27 2007-11-27 Method of Testing Semiconductor

Country Status (1)

Country Link
KR (1) KR101380830B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102041182B1 (en) * 2013-08-13 2019-11-06 세메스 주식회사 Method for testing semiconductor package
KR102322242B1 (en) * 2015-09-16 2021-11-05 (주)테크윙 Stacker of handler for testing semiconductor and handler for testing semiconductor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020066490A (en) * 2001-02-12 2002-08-19 미래산업 주식회사 Test tray for handler

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020066490A (en) * 2001-02-12 2002-08-19 미래산업 주식회사 Test tray for handler

Also Published As

Publication number Publication date
KR20090054568A (en) 2009-06-01

Similar Documents

Publication Publication Date Title
JP4767896B2 (en) Inspected object transport device and inspection device
US7471077B2 (en) Conveyor device, electronic device handling apparatus and conveying method in electronic device handling apparatus
KR100938466B1 (en) Handler, Method of Unloading Semiconductor, Method of Transferring Test-tray, and Method of Manufacturing Semiconductor
KR100938172B1 (en) Handler, Method of Transferring Test-tray, and Method of Manufacturing Semiconductor
KR100301750B1 (en) Apparatus for removing and storing semiconductor device trays
KR100813206B1 (en) Handler for testing electronic parts
KR20000052440A (en) Testing Apparatus for Electronic Device
KR101180836B1 (en) Test Handler and Method for Testing Semiconductor Device
KR20080009186A (en) Integrated circuit testing apparatus
JP7390934B2 (en) Inspection equipment
KR102533845B1 (en) Smart vibration wafer with optional integration with semiconductor processing tool
JP2023143951A (en) Prober
KR100252571B1 (en) Control system for use with semiconductor device transporting and handling apparatus
KR101380830B1 (en) Method of Testing Semiconductor
US20090053021A1 (en) Semiconductor manufacturing apparatus
KR100901976B1 (en) Handler, Method of Manufacturing Semiconductor using the same, and Method of Transferring Test-tray
KR20110117387A (en) Method for transferring tray and test handler using the same
US20080157807A1 (en) Picker for use in a handler and method for enabling the picker to place packaged chips
KR101041458B1 (en) Substrate transferring device, substrate manufacturing system having the same and method of transferring substrate
KR20090086956A (en) Tray transfer apparatus and electronic component testing apparatus provided with the same
JP5137965B2 (en) Conveying device and electronic component handling device
KR100899559B1 (en) A Solid State Disk Test Handler
KR20090054566A (en) Test-tray transferring apparatus, handler include the same, method of manufacturing semiconductor using the same, and method of transferring test-tray
TWI806617B (en) Device for measuring wafer
KR102316938B1 (en) Die transfer module and die inspection apparatus having the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 7