KR101377669B1 - 데이터 통신 장치(ｄｃｅ)에서 신호 왜곡을 복원하는 장치 및 방법 - Google Patents

데이터 통신 장치(ｄｃｅ)에서 신호 왜곡을 복원하는 장치 및 방법 Download PDF

Info

Publication number
KR101377669B1
KR101377669B1 KR1020110088534A KR20110088534A KR101377669B1 KR 101377669 B1 KR101377669 B1 KR 101377669B1 KR 1020110088534 A KR1020110088534 A KR 1020110088534A KR 20110088534 A KR20110088534 A KR 20110088534A KR 101377669 B1 KR101377669 B1 KR 101377669B1
Authority
KR
South Korea
Prior art keywords
clock
input
dce
dte
communication device
Prior art date
Application number
KR1020110088534A
Other languages
English (en)
Other versions
KR20130025169A (ko
Inventor
유기남
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR1020110088534A priority Critical patent/KR101377669B1/ko
Publication of KR20130025169A publication Critical patent/KR20130025169A/ko
Application granted granted Critical
Publication of KR101377669B1 publication Critical patent/KR101377669B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 데이터 단말 장치(DTE)와 데이터 통신 장치(DCE) 간에 외부 요인으로 인해 신호 왜곡이 발생한 경우, 데이터 통신 장치(DCE)에서 상기 신호 왜곡을 복원하는 방법에 관한 것이다. 본 발명의 바람직한 일 실시예로서 데이터 통신 장치(DCE)는 데이터 단말 장치(DTE)로부터 수신한 클럭입력과 이를 8배 체배한 클럭을 이용하여 프레임 동기화클럭 CK_FS을 생성한다. 이후 8배 체배한 클럭 및 CK_FS에 카운터를 적용하여 왜곡된 신호를 복원한다.

Description

데이터 통신 장치(ＤＣＥ)에서 신호 왜곡을 복원하는 장치 및 방법{Method and Apparutus for recovering the distorted signal in Data Circuit-terminating Equipment}
본 발명은 데이터 단말 장치(DTE)와 데이터 통신 장치(DCE) 간에 외부 요인으로 인해 신호 왜곡이 발생한 경우, 데이터 통신 장치(DCE)에서 신호의 왜곡을 방지하는 방법에 관한 것이다.
International Telecommunication Union(ITU)에서 규정한 T.31 프로토콜은 데이터 단말 장치(Data Terminal Equipment,DTE)와 데이터 통신장치(Data Circuit-terminating Equipment,DCE) 간의 물리적 장치 구성과 데이터 링크 계층에 대해 규정하고 있다. 데이터 통신장치(DCE)의 예로는 라우터 등이 있고, 데이터 단말장치(DTE)의 예로는 PC, Host Controller 등이 있다.
본 발명은 데이터 단말 장치(DTE)와 데이터 통신 장치(DCE) 간에 외부 요인으로 인해 신호 왜곡이 발생을 방지하기 위한 것이다. 특히,케이블 유도에 의해 클럭을 위시한 신호 왜곡현상이 발생하는 경우 물리적으로 신호 왜곡현상을 해결해야 하나,데이터 단말 장치(DTE) 또는 데이터 단말 장치(DTE)와 데이터 통신 장치(DCE) 간 물리적 보안이 어려운 경우 데이터 통신장치(DCE)에서 대응할 수 있는 방안이 미비한 문제점을 해결하고자 한다.
본 발명의 바람직한 일 실시예로서, 데이터 단말 장치(DTE)와 데이터 통신 장치(DCE) 간에 외부 요인으로 인해 신호 왜곡이 발생한 경우, 데이터 통신 장치(DCE)에서 상기 신호 왜곡을 복원하는 방법은 상기 데이터 단말 장치(DTE)로부터 수신한 클럭입력인 제1입력 및 상기 제1입력을 8배 체배한 제2입력을 D-FF(D 플립플랍)을 이용하여 제1클럭 및 제2클럭을 생성하는 단계; 상기 제1클럭 및 상기 제2클럭을 인버팅한 클럭을 AND 연산하여 프레임 동기화클럭인 CK_FS를 생성하는 단계; 상기 프레임 동기화클럭인 CK_FS와 상기 제2입력을 인버팅한 클럭을 카운터에 적용하는 단계; 상기 카운터의 출력값을 인버팅한 클럭을 출력하는 단계; 및 상기 출력한 클럭을 상기 데이터 통신 장치(DCE)에서 내부 클럭으로 이용하는 단계;를 포함한다.
본 발명의 또 다른 바람직한 일 실시예로서, 데이터 단말 장치(DTE)와 데이터 통신 장치(DCE) 간에 외부 요인으로 인해 신호 왜곡이 발생한 경우, 데이터 통신 장치(DCE)에서 상기 신호 왜곡을 복원하기 위해 이용하는 클럭복원장치는 상기 데이터 단말 장치(DTE)로부터 수신한 클럭입력인 제1입력 및 상기 제1입력을 8배 체배한 제2입력에 D-FF을 적용하여 생성된 제1클럭 및 제2클럭을 기초로 프레임 동기화클럭인 CK_FS를 생성하는 클럭생성부; 및 상기 프레임 동기화클럭 CK_FS와 상기 제2입력을 카운터에 적용하여 상기 데이터 단말 장치(DTE)로부터 수신한 클럭입력에 포함된 왜곡 부분을 복원하는 클럭복원부;를 포함한다.
데이터 단말 장치(DTE)는 데이터 통신 장치(DCE)에 프레임싱크 및 클럭에 종속적인 특징을 이용하여, 데이터 통신 장치(DCE)에서 하드웨어의 변경이나 추가 없이 단시간 내에 신호 왜곡을 해결하여 망연동 과정의 문제점을 해결한다.
도 1 은 데이터 통신장치(DCE)(100)와 데이터 단말장치(DTE)(110) 간에 비트 오류율(BER)을 시험하는 일 예를 도시한다.
도 2 는 데이터 통신장치(DCE)와 데이터 단말장치(DTE) 간에 비트 오류율(BER)을 시험의 일 예를 도시한다.
도 3 는 데이터 통신장치(DCE)와 데이터 단말장치(DTE) 간에 비트 오류율(BER)을 시험 결과 정상적인 경우 프레임 싱크 및 클럭의 파형을 도시한다.
도 4 는 데이터 통신장치(DCE)와 데이터 단말장치(DTE) 간에 비트 오류율(BER)을 시험 결과 비정상적인 경우 프레임 싱크 및 클럭의 파형을 도시한다.
도 5는 본 발명의 바람직한 일 실시예로서, 케이블 유도 현상에 의한 BER 문제를 개선한 데이터 통신 장치(DCE)에서 이용하는 클럭 복원장치의 구성도를 도시한다.
도 6(a) 내지 (d)는 본 발명의 바람직한 일 실시예로서, 케이블 유도 현상에 의한 BER 문제를 개선하기 위해 데이터 통신 장치(DCE)에서 이용하는 클럭복원 회로도를 도시한다.
도 7 은 도 6에 제시된 데이터 통신 장치(DCE)에서 신호도를 도시한다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명한다. 하기의 설명 및 첨부된 도면은 본 발명에 따른 동작을 이해하기 위한 것이며, 본 기술 분야의 통상의 기술자가 용이하게 구현할 수 있는 부분은 생략될 수 있다.
또한 본 명세서 및 도면은 본 발명을 제한하기 위한 목적으로 제공된 것은 아니고, 본 발명의 범위는 청구의 범위에 의하여 정해져야 한다. 본 명세서에서 사용된 용어들은 본 발명을 가장 적절하게 표현할 수 있도록 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
도 1 은 데이터 통신장치(DCE)(100)와 데이터 단말장치(DTE)(110) 간에 비트 오류율(BER)을 시험을 위한 시스템 구성도를 도시한다.
데이터 단말장치(DTE)(110)는 데이터 통신장치(DCE)(100)로부터 프레임싱크(S100), 클럭(S110) 및 데이터신호(S120)을 입력받는다. 그리고, 데이터 단말장치(DTE)(110)는 데이터 통신장치(DCE)(100)로부터 받은 프레임싱크 및 클럭에 맞추어 데이터(S120)를 전송한다.
데이터 통신장치(DCE)(100)는 네트워크로 연결되는 물리적 수단으로서 트래픽을 전송하고 데이터 통신장치(DCE)(100)와 데이터 단말장치(DTE)(110) 사이에서 데이터 전송을 동기화 시키는데 사용되는 클럭신호(S110)를 제공한다.
데이터 통신장치(DCE)(100) 및 데이터 단말장치(DTE)(110)의 내부 배선 및 데이터 통신장치(DCE)(100)와 데이터 단말장치(DTE)(110) 간 케이블의 차폐처리에 문제가 없는 경우에는 송수신 과정에서 왜곡이 발생하지 않는다.
그러나, 데이터 통신장치(DCE)(100) 또는 데이터 단말장치(DTE)(110) 중 어느 한 곳이라도 차폐에 문제가 발생하는 경우, 연동과정에 영향이 미치게 되어 왜곡이 발생하며, 연결자체가 이루어지지 않는 경우도 발생하게 될 수 있다.
도 2 는 데이터 통신장치(DCE)와 데이터 단말장치(DTE) 간에 비트 오류율(BER)을 시험의 일 예를 도시한다.
도 2 는 데이터 단말장치(DTE)의 일 예로 특정 모뎀을 사용한 경우 비트 오류율(BER)을 시험의 일 예를 도시한다. 데이터 통신장치(DCE)(200)는 V.35 가입자를 통해 BER시험장치(220)와 연동한다. 데이터 통신장치(DCE)(200)는 프레임싱크(S200), 클럭(S210) 및 데이터(S220) 신호를 데이터 단말장치(DTE)(210)에 전송한다.
예를 들면, 데이터 통신장치(DCE)(200)는 V.35 가입자를 통해 BER시험장치(220)의 일 예인 화이어버드(Fireberd) 6000A와 연동하고, 설정속도는 1920kbps로 설정한다. 데이터 통신장치(DCE)(200)에 입력된 데이터 신호는 데이터 통신장치(DCE)(200) 내부의 FPGA(field-programmable gate array)(미 도시)를 거쳐 8kbps 프레임싱크, 8.448Mbps 클럭 및 데이터 신호를 데이터 단말장치(DTE)(210)의 일 예인 모뎀에 전송한다. 또한 데이터 신호(S220)는 8.448Mbps 속도의 TDM 버스(미 도시)에 실려 전송되며 해당 TDM버스는 32kbps 단위의 타임슬롯으로 구분된다. 또한, BER시험장치(220)에서 데이터 신호는 0부터 59까지의 타임슬롯을 점유하도록 구현될 수 있다(32kbps x 60 = 1920 kbps).
데이터 단말장치(DTE)(210)(예; 모뎀)에서는 데이터 통신장치(DCE)(200)가 전송한 데이터를 입력받아 Loopback 처리(S230)를 수행하여 입력받은 프레임싱크(S201) 및 클럭(S211)을 기준으로 데이터를 데이터 통신장치(DCE)(200)로 돌려준다. 데이터 통신장치(DCE)(200)에서 다시 받은 데이터는 BER시험장치(220)로 전송되며 BER시험장치(220)에서는 송신했던 데이터와 수신한 데이터를 비교하여 통신의 정상여부를 파악한다. 이후 디스플레이에 통신상황을 표시한다. BER시험장치(220)의 디스플레이에 표시되는 통신상황은 도 3 및 도 4에서 살펴본다.
도 3 는 도 2에 도시된 데이터 통신장치(DCE)와 데이터 단말장치(DTE) 간에 비트 오류율(BER)을 시험 결과 정상적인 경우 프레임 싱크(S300) 및 클럭(S310)의 파형을 도시한다.
도 4 는 도 2에 도시된 데이터 통신장치(DCE)와 데이터 단말장치(DTE) 간에 비트 오류율(BER)을 시험 결과 비정상적인 경우 프레임 싱크(S400) 및 클럭(S410)의 파형을 도시한다.
도 4에서는 데이터 단말장치(DTE)(210) 내부에서 송수신 프레임싱크(S400), 클럭(S410) 및 데이터 선로가 분리되지 않은 채 혼재한 상태로 결선처리 되어 있다. 이로인해 신호 간에 상호 유도 현상이 유발되고 있다(S411). 결과적으로 BER시험장치(220)에 다수의 비트오류가 발생하였다.
그래프를 살펴보면, 데이터 단말장치(DTE)(210)로 송신 데이터가 데이터 단말장치(DTE)(210)의 수신 클럭(S410)에 유도 현상을 보이고 있다(S411). 이러한 왜곡 현상을 해결하기 위해서는 원인이 되는 부분을 물리적으로 수정해야하나, 물리적 수정이 어려운 경우에 본 발명에서는 데이터 통신장치(DCE)(200)의 내부 구성을 변경하여 비트오류를 해결하고자 한다.
도 5는 본 발명의 바람직한 일 실시예로서, 케이블 유도 현상에 의한 BER 문제를 개선한 데이터 통신 장치(DCE)에서 이용하는 클럭 복원장치의 구성도를 도시한다.
클럭 복원장치(500)는 클럭생성부(530)와 클럭복원부(540)를 포함한다.
클럭생성부(530)는 데이터 단말 장치(DTE)로부터 수신한 클럭입력인 제1입력(501)과 제1입력을 8배 체배한 제2입력(502)에 D-FF(510)을 적용하여 제 1 클럭(S510)을 생성한다. 이후 제 1 클럭(S510)과 제2입력(502)에 D-FF(510)을 적용하여 제2클럭(S511)을 생성한다.
클럭복원부(540)는 프레임 동기화클럭 CK_FS(S513)과 제2입력(502)을 카운터(520)에 적용하여 신호의 왜곡 부분을 복원한다. 이 경우, 제2입력(502)은 인버팅(514)되어 카운터(520)의 입력으로 전달된다.
도 6(a) 내지 (d)는 본 발명의 바람직한 일 실시예로서, 케이블 유도 현상에 의한 BER 문제를 개선하기 위해 데이터 통신 장치(DCE)에서 이용하는 클럭복원 회로도를 도시한다.
도 6(a)를 참고하면, 제 1 D-FF(D 플립플랍)(610)의 제 1 입력(S610)으로는 데이터 단말장치(DTE)(도 2 210 참고)로부터 수신한 클럭 8.448MCK_IN(도 2, S211참고)을, 제 2 입력(S611)으로는 데이터 단말장치(DTE)로부터 수신한 클럭을 8체배(*8)한 클럭 X_8DIV을 이용한다.
제 2 D-FF(620)의 제 1 입력(S620)으로는 제 1 D-FF(610)의 출력값인 CK1(S620)을, 제 2 입력(S611)으로는 데이터 단말장치(DTE)로부터 수신한 클럭을 8체배(*8)한 클럭을 이용한다. 제 2 D-FF(620)에서는 CK2(S630)를 출력한다.
도 6(b)를 참고하면, 이후 CK1(S620) 및 CK2(S630)을 이용하여 CK_FS(CK_Frame Sync)(S640)을 생성한다. 구체적인 일 예로, 도 6 (b)를 참고하면 CK1(S620)과 CK2(S630)를 인버팅한 클럭 신호를 AND 연산하여 CK_FS(S640)를 얻는다.
도 6(c)를 참고하면,3비트 카운터에서 입력신호로 CK_FS(S640)와 X_8DIV(S611)을 인버팅한 클럭신호를 이용한다. 이후 Q_CK[2,1,0](S650)을 출력한다.
도 6(d)를 참고하면, Q_CK[2,1,0](S650)을 인버팅하여 최종적으로 복원클럭인 8.448MCK_OUT(S660)을 생성한다. 본 발명의 바람직한 일 실시예에서는 복원 클럭인 8.448MCK_OUT(S660)을 데이터 단말장치(DTE)로부터 수신한 클럭 대신 이용할 수 있다.
도 7 은 도 6(a) 내지 (d)에 도시된 클럭복원 회로도에서 발생되는 타이밍도를 도시한다.
8.448MCK_IN(S7110)은 데이터 단말장치(DTE)(도 2 210 참고)로부터 수신한 클럭을 도시한다. 데이터 통신 장치(DCE)에서 수신한 클럭 8.448MCK_IN(S7110)이 외부 요인으로 인해 왜곡이 발생한 경우(710), CK1(S720), CK2(S730), 프레임 동기화를 이용해 그리고 CK1(S720), CK2(S730)에서 생성된 CK_FS(S740)에도 왜곡(720, 730, 740)이 발생한다.
그러나, 본 발명의 바람직한 일 실시예에서는 CK_FS(도 6 참고 S640)를 카운터에 적용하여(S751~S753) 왜곡 부분이 삭제된 클럭(S760)을 생성한다. 도 7에서 S751~S753 은 도 6에 도시된 일 예와 같이 3비트 카운터를 이용한 회로에서 도출되는 Q_CK[0..2]이다.
한편, 본 발명은 컴퓨터 판독가능 저장매체에 컴퓨터가 판독 가능한 코드를 저장하여 구현하는 것이 가능하다. 상기 컴퓨터 판독가능 저장매체는 컴퓨터 시스템에 의하여 판독될 수 있는 데이터가 저장되는 모든 종류의 저장 장치를 포함한다.
컴퓨터 판독 가능 저장 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있으며, 또한 반송파(예를 들어 인터넷을 통한 전송)의 형태로 구현하는 것을 포함한다. 또한, 컴퓨터 판독 가능 저장 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산 방식으로 컴퓨터가 판독 가능한 코드가 저장되고 실행될 수 있다.
이제까지 본 발명에 대하여 바람직한 실시예를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명을 구현할 수 있음을 이해할 것이다. 그러므로 상기 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 특허청구범위에 의해 청구된 발명 및 청구된 발명과 균등한 발명들은 본 발명에 포함된 것으로 해석되어야 한다.

Claims (6)

  1. 데이터 단말 장치(DTE)와 데이터 통신 장치(DCE) 간에 외부 요인으로 인해 신호 왜곡이 발생한 경우, 데이터 통신 장치(DCE)에서 상기 신호 왜곡을 복원하는 방법으로서,
    상기 데이터 단말 장치(DTE)로부터 수신한 클럭입력인 제1입력 및 상기 제1입력을 8배 체배한 제2입력을 D-FF(D 플립플랍)을 이용하여 제1클럭 및 제2클럭을 생성하는 단계;
    상기 제1클럭 및 상기 제2클럭을 인버팅한 클럭을 AND 연산하여 프레임 동기화클럭인 CK_FS를 생성하는 단계;
    상기 프레임 동기화클럭인 CK_FS와 상기 제2입력을 인버팅한 클럭을 카운터에 적용하는 단계;
    상기 카운터의 출력값을 인버팅한 클럭을 출력하는 단계; 및
    상기 출력한 클럭을 상기 데이터 통신 장치(DCE)에서 내부 클럭으로 이용하는 단계;를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    상기 제1클럭은 상기 제1입력 및 상기 제2입력에 D-FF을 적용한 출력 값인 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서,
    상기 제2클럭은 상기 제1클럭과 상기 제2입력에 D-FF을 적용한 출력 값인 것을 특징으로 하는 방법.
  4. 데이터 단말 장치(DTE)와 데이터 통신 장치(DCE) 간에 외부 요인으로 인해 신호 왜곡이 발생한 경우, 데이터 통신 장치(DCE)에서 상기 신호 왜곡을 복원하기 위해 이용하는 클럭복원장치로서,
    상기 데이터 단말 장치(DTE)로부터 수신한 클럭입력인 제1입력 및 상기 제1입력을 8배 체배한 제2입력에 D-FF을 적용하여 생성된 제1클럭 및 제2클럭을 기초로 프레임 동기화클럭인 CK_FS를 생성하는 클럭생성부;
    상기 프레임 동기화클럭 CK_FS와 상기 제2입력을 카운터에 적용하여 상기 데이터 단말 장치(DTE)로부터 수신한 클럭입력에 포함된 왜곡 부분을 복원하는 클럭복원부;를 포함하는 것을 특징으로 하는 클럭복원장치.
  5. 제 4 항에 있어서,
    상기 제1클럭은 상기 제1입력 및 상기 제2입력에 D-FF을 적용한 출력 값이고, 상기 제2클럭은 상기 제1클럭과 상기 제2입력에 D-FF을 적용한 출력 값인 것을 특징으로 하는 클럭복원장치.
  6. 제 4 항에 있어서, 상기 제1클럭 및 상기 제2클럭을 인버팅한 클럭을 AND 연산하여 프레임 동기화클럭인 CK_FS를 생성하는 것을 특징으로 하는 클럭복원장치.
KR1020110088534A 2011-09-01 2011-09-01 데이터 통신 장치(ｄｃｅ)에서 신호 왜곡을 복원하는 장치 및 방법 KR101377669B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110088534A KR101377669B1 (ko) 2011-09-01 2011-09-01 데이터 통신 장치(ｄｃｅ)에서 신호 왜곡을 복원하는 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110088534A KR101377669B1 (ko) 2011-09-01 2011-09-01 데이터 통신 장치(ｄｃｅ)에서 신호 왜곡을 복원하는 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20130025169A KR20130025169A (ko) 2013-03-11
KR101377669B1 true KR101377669B1 (ko) 2014-03-25

Family

ID=48176938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110088534A KR101377669B1 (ko) 2011-09-01 2011-09-01 데이터 통신 장치(ｄｃｅ)에서 신호 왜곡을 복원하는 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101377669B1 (ko)

Also Published As

Publication number Publication date
KR20130025169A (ko) 2013-03-11

Similar Documents

Publication Publication Date Title
EP3126994B1 (en) Methods to send extra information in-band on inter-integrated circuit (i2c) bus
JP2017514238A5 (ko)
US8270526B2 (en) Communication system
CN104113517A (zh) 时间戳生成方法、装置及系统
EP3214879A1 (en) Data transmission method, communication device, and communication system
CN102202386B (zh) 一种时钟同步的方法、装置和系统
CN103582026A (zh) 一种cpri自适应配置的方法和装置
US6385319B1 (en) Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler
EP2634985A2 (en) Extension of ethernet PHY to channels with bridged tap wires
US8675798B1 (en) Systems, circuits, and methods for phase inversion
KR101377669B1 (ko) 데이터 통신 장치(ｄｃｅ)에서 신호 왜곡을 복원하는 장치 및 방법
US7139344B2 (en) Method and apparatus for effecting synchronous pulse generation for use in variable speed serial communications
JP4198089B2 (ja) 通信システム
KR100899781B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
EP4116835A1 (en) Spread spectrum clock negotiation method, and peripheral component interconnect express device and system
JP2007335872A (ja) 装着ヘッド制御装置と自動装着機内の中央制御装置との間でデータ伝送を行う方法、自動装着機、装着ヘッド、送信側伝送装置、ならびに送信側伝送装置と受信側伝送装置とから成るシステム
US7290163B2 (en) Method and circuit for deciding data transfer rate
JP2020088439A (ja) Ｃａｎ通信装置、ｃａｎ通信システム、ｃａｎ通信方法およびプログラム
CN103636230B (zh) 一种dsl激活的方法、设备和系统
JP2000332741A (ja) 通信装置
JP3935893B2 (ja) クロック再生方法及びクロック再生器
JP3574337B2 (ja) 同期式多重伝送装置
JP5390428B2 (ja) 受信機
JP3574338B2 (ja) 同期式多重伝送装置
KR20240028835A (ko) Mipi a-phy rts 계층 설계 및 구현

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 7