KR101376655B1 - Common voltage supply circuit of liquid crystal display device - Google Patents

Common voltage supply circuit of liquid crystal display device Download PDF

Info

Publication number
KR101376655B1
KR101376655B1 KR1020080042528A KR20080042528A KR101376655B1 KR 101376655 B1 KR101376655 B1 KR 101376655B1 KR 1020080042528 A KR1020080042528 A KR 1020080042528A KR 20080042528 A KR20080042528 A KR 20080042528A KR 101376655 B1 KR101376655 B1 KR 101376655B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
data
common voltage
gate
line
Prior art date
Application number
KR1020080042528A
Other languages
Korean (ko)
Other versions
KR20090116530A (en
Inventor
류호진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080042528A priority Critical patent/KR101376655B1/en
Publication of KR20090116530A publication Critical patent/KR20090116530A/en
Application granted granted Critical
Publication of KR101376655B1 publication Critical patent/KR101376655B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels

Abstract

본 발명은 IPS 모드 액정표시장치에서 액정패널 상에서 공통전압을 공급하기 위한 라인 수를 최소화하여 충전특성 및 개구율을 향상시키는 기술에 관한 것이다. 이러한 본 발명은, 게이트 제어신호 및 데이터 제어신호를 출력함과 아울러 화소 데이터를 출력하는 타이밍 콘트롤러와; 상기 게이트 제어신호에 따라 액정패널의 각 게이트라인에 게이트신호를 공급하는 게이트 구동부와; 상기 데이터 제어신호에 따라 상기 액정패널의 각 데이터라인에 데이터신호를 공급함과 아울러, 두 개의 데이터라인 당 하나씩 추가로 배치된 라인을 통해 각 수평라인 상의 인접된 두 서브픽셀에 공통전압을 공급하는 데이터 구동부와; 상기 게이트신호와 데이터신호에 의해 구동되는 액정셀을 매트릭스 형태로 구비하여 화상을 표시함에 있어서, 각 수평라인 상의 인접된 두 개의 서브픽셀의 공통전압을 상기 추가로 배치된 라인 및 한 쌍의 공통전압용 트랜지스터를 통해 공급받는 액정패널을 포함하여 구성하는 것에 의해 달성된다.The present invention relates to a technique for improving charging characteristics and aperture ratio by minimizing the number of lines for supplying a common voltage on a liquid crystal panel in an IPS mode liquid crystal display. The present invention includes a timing controller for outputting pixel data while outputting a gate control signal and a data control signal; A gate driver for supplying a gate signal to each gate line of the liquid crystal panel according to the gate control signal; Data for supplying a data signal to each data line of the liquid crystal panel according to the data control signal, and for supplying a common voltage to two adjacent subpixels on each horizontal line through lines additionally arranged one per two data lines. A drive unit; In displaying a liquid crystal cell driven by the gate signal and the data signal in the form of a matrix, the common voltage of two adjacent subpixels on each horizontal line is further provided with the line and the pair of common voltages. It is achieved by including the liquid crystal panel supplied through the transistor for.

액정표시장치, 공통전압 LCD, Common Voltage

Description

액정표시장치의 공통전압 공급 회로{COMMON VOLTAGE SUPPLY CIRCUIT OF LIQUID CRYSTAL DISPLAY DEVICE}Common voltage supply circuit of liquid crystal display device {COMMON VOLTAGE SUPPLY CIRCUIT OF LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정표시장치에서 공통전압을 공급하는 기술에 관한 것으로, 특히 IPS(IPS: In-Plane Swithching)모드 액정표시장치에서 액정패널 상에서 공통전압을 공급하기 위한 사용되는 라인 수를 최소화 하고 충전특성 및 개구율을 향상시킬 수 있도록 한 액정표시장치의 공통전압 공급회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technology for supplying a common voltage in a liquid crystal display, and in particular, to minimize the number of lines used for supplying a common voltage on a liquid crystal panel in an IPS (IPS) mode liquid crystal display and to minimize charging characteristics. And a common voltage supply circuit of a liquid crystal display device to improve the aperture ratio.

정보기술(IT)의 발달에 따라 평판표시장치는 시각정보 전달매체로서 그 중요성이 한층 강조되고 있으며, 향후 보다 향상된 경쟁력을 확보하기 위해 저소비전력화, 박형화, 경량화, 고화질화 등이 요구되고 있다. With the development of information technology (IT), the importance of the flat panel display device as a visual information transmission medium is further emphasized, and low power consumption, thinning, light weight, and high quality are required to secure an improved competitiveness in the future.

평판표시장치의 대표적인 표시장치인 액정표시장치(LCD: Liquid Crystal Display)는 액정의 광학적 이방성을 이용하여 화상을 표시하는 장치로서, 박형, 소형, 저소비전력 및 고화질 등의 장점이 있다.A liquid crystal display (LCD), which is a typical display device of a flat panel display device, is an apparatus for displaying an image using optical anisotropy of liquid crystal, and has advantages such as thin, small size, low power consumption, and high quality.

이와 같은 액정 표시장치는 매트릭스(matrix) 형태로 배열된 화소들에 화상정보를 개별적으로 공급하여, 그 화소들의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 표시장치이다. 따라서, 액정 표시장치는 화상을 구현하는 최소 단위인 화소들이 액티브 매트릭스 형태로 배열되는 액정패널과, 상기 액정패널을 구동하기 위한 구동부를 구비한다. 그리고, 상기 액정표시장치는 스스로 발광하지 못하기 때문에 액정표시장치에 광을 공급하는 백라이트 유닛이 구비된다. 상기 구동부는 타이밍 콘트롤러를 비롯하여 데이터 구동부와 게이트 구동부를 구비한다. Such a liquid crystal display device is a display device in which image information is individually supplied to pixels arranged in a matrix, and a desired image is displayed by adjusting light transmittance of the pixels. Accordingly, the liquid crystal display includes a liquid crystal panel in which pixels, which are the smallest unit for implementing an image, are arranged in an active matrix form, and a driving unit for driving the liquid crystal panel. Since the LCD does not emit light by itself, a backlight unit is provided to supply light to the LCD. The driver includes a timing controller and a data driver and a gate driver.

도 1은 종래 기술에 의한 액정표시장치의 블록도로서 이에 도시한 바와 같이, 게이트 구동부(12) 및 데이터 구동부(13)의 구동을 제어하기 위한 게이트 제어신호(GDC) 및 데이터 제어신호(DDC)를 출력함과 아울러, 디지털의 화소 데이터(RGB)를 샘플링한 후에 재정렬하여 출력하는 타이밍 콘트롤러(11)와; 액정패널(14)의 각 게이트라인(GL1∼GLn)에 게이트신호를 공급하는 게이트 구동부(12)와; 상기 액정패널(14)의 각 데이터라인(DL1∼DLm)에 데이터신호를 공급하는 데이터 구동부(13)와; 상기 게이트신호와 데이터신호에 의해 구동되는 액정셀을 매트릭스 형태로 구비하여 화상을 표시하는 액정패널(14)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.1 is a block diagram of a conventional liquid crystal display device. As shown in FIG. 1, a gate control signal GDC and a data control signal DDC for controlling the driving of the gate driver 12 and the data driver 13, A timing controller 11 for sampling the digital pixel data RGB, rearranging and outputting the sampled pixel data RGB; A gate driver 12 for supplying a gate signal to each gate line GL1 to GLn of the liquid crystal panel 14; A data driver 13 for supplying a data signal to each of the data lines DL1 to DLm of the liquid crystal panel 14; The liquid crystal panel 14 includes a liquid crystal cell driven by the gate signal and the data signal in a matrix form to display an image. The operation thereof will be described as follows.

타이밍 콘트롤러(11)는 시스템으로부터 공급되는 수직/수평 동기신호(Vsync/Hsync)와 클럭신호(CLK)를 이용하여 게이트 구동부(12)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(13)를 제어하기 위한 데이터 제어신호(DDC)를 출력한다. 또한, 상기 타이밍 콘트롤러(11)는 상기 시스템으로부터 입력되는 디지털의 화소 데이터(RGB)를 샘플링한 후에 이를 재정렬하여 데이터 구동부(13)에 공급한다. The timing controller 11 may include a gate control signal GDC and a data driver 13 for controlling the gate driver 12 using the vertical / horizontal synchronization signals Vsync / Hsync and the clock signal CLK supplied from the system. Outputs a data control signal (DDC) for controlling. The timing controller 11 samples digital pixel data (RGB) input from the system, reorders them, and supplies the sampled data to the data driver 13.

상기 게이트 제어신호(GDC)의 예로써, 게이트 스타트 펄스(GSP), 게이트 시프트 클럭(GSC), 게이트 아웃 인에이블(GOE) 등이 있고, 데이터 제어신호(DDC)의 예로써, 소스 스타트 펄스(SSP), 소스 시프트 클럭(SSC), 소스 아웃 인에이블(SOE), 극성신호(POL) 등이 있다.Examples of the gate control signal GDC include a gate start pulse GSP, a gate shift clock GSC, a gate out enable GOE, and an example of the data control signal DDC. SSP), source shift clock SSC, source out enable SOE, polarity signal POL, and the like.

게이트 구동부(12)는 상기 타이밍 콘트롤러(11)로부터 입력되는 게이트 제어신호(GDC)의 제어하에 게이트라인(GL1∼GLn)에 게이트신호를 순차적으로 공급하고, 이에 의해 게이트라인(GL1∼GLn)에 접속된 박막트랜지스터(TFT)가 해당 게이트라인 단위로 턴온된다.The gate driver 12 sequentially supplies the gate signals to the gate lines GL1 to GLn under the control of the gate control signal GDC input from the timing controller 11, thereby supplying the gate signals to the gate lines GL1 to GLn. The connected thin film transistor TFT is turned on in the corresponding gate line unit.

데이터 구동부(13)는 상기 타이밍 콘트롤러(11)로부터 입력되는 데이터 제어신호(DDC)의 제어하에 감마전압 발생부(13)로부터 공급되는 감마전압을 이용하여 상기 화소 데이터(RGB)를 계조값에 대응하는 아날로그의 데이터신호로 생성하고, 이렇게 생성된 데이터신호를 액정패널(14)상의 데이터라인(DL1∼DLm)에 공급한다. The data driver 13 corresponds to the grayscale value of the pixel data RGB by using the gamma voltage supplied from the gamma voltage generator 13 under the control of the data control signal DDC input from the timing controller 11. An analog data signal is generated, and the generated data signal is supplied to the data lines DL1 to DLm on the liquid crystal panel 14.

액정패널(15)은 데이터라인(DL1∼DLm)과 게이트라인(GL1∼GLn)의 교차부에 매트릭스 형태로 배치되는 다수의 액정셀(CLC)을 구비하는데, 이 다수의 액정셀(CLC)들이 상기 화소신호와 데이터신호에 의해 구동되어 목적한 화상을 표시할 수 있게 된다. The liquid crystal panel 15 includes data lines (DL1~DLm) and a gate line, to the intersection of the (GL1~GLn) having a plurality of liquid crystal cells (C LC) disposed in a matrix form a plurality of liquid crystal cells (C LC Are driven by the pixel signal and the data signal to display a desired image.

도 2는 상기 액정패널(14)에 데이터신호와 공통전압(Vcom)을 공급하기 위한 종래의 회로도를 나타낸 것으로 이에 도시한 바와 같이, 각 R,G,B 서브픽셀마다 스위칭 트랜지스터(TFT_PXL)와 공통전압용 트랜지스터(TFT_COM)를 구비하고, 동일한 데이터라인을 통해 시차를 두고 데이터신호(PXL)와 공통전압(COM)을 교번되게 공급하도록 구성되었다.FIG. 2 shows a conventional circuit diagram for supplying a data signal and a common voltage Vcom to the liquid crystal panel 14. As shown in FIG. 2, common to the switching transistor TFT_PXL for each R, G, and B subpixel. A voltage transistor TFT_COM is provided, and the data signal PXL and the common voltage COM are alternately supplied with a time difference through the same data line.

첫 번째 수평라인을 예로하여 설명하면, n번째 게이트라인(Gate n_odd)에 게이트신호가 공급되어 좌로부터 두 번째, 네 번째 서브픽셀의 스위칭 트랜지스터(TFT_PXL)와 공통전압용 트랜지스터(TFT_COM)가 턴온된다. Referring to the first horizontal line as an example, the gate signal is supplied to the n-th gate line Gate n_odd so that the switching transistor TFT_PXL and the common voltage transistor TFT_COM of the second and fourth subpixels from the left are turned on. .

이때, 데이터라인(Data n+1) 및 스위칭 트랜지스터(TFT_PXL)를 통해 두 번째 서브픽셀에 데이터신호(PXL)가 공급되고, 데이터라인(Data n+3) 및 스위칭 트랜지스터(TFT_PXL)를 통해 네 번째 서브픽셀에 데이터신호(PXL)가 공급된다. In this case, the data signal PXL is supplied to the second subpixel through the data line Data n + 1 and the switching transistor TFT_PXL, and the fourth through the data line Data n + 3 and the switching transistor TFT_PXL. The data signal PXL is supplied to the subpixels.

이와 동시에, 데이터라인(Data n+2) 및 공통전압용 트랜지스터(TFT_COM)를 통해 두 번째 서브픽셀에 공통전압(COM)이 공급되고, 데이터라인(Data n+4) 및 공통전압용 트랜지스터(TFT_COM)를 통해 네 번째 서브픽셀에 공통전압(COM)이 공급된다. At the same time, the common voltage COM is supplied to the second subpixel through the data line Data n + 2 and the common voltage transistor TFT_COM, and the data line Data n + 4 and the common voltage transistor TFT_COM. The common voltage (COM) is supplied to the fourth subpixel through Δ).

이후, 다음의 n번째 게이트라인(Gate n_even)에 게이트신호가 공급되어 좌로부터 첫 번째, 세 번째 서브픽셀의 스위칭 트랜지스터(TFT_PXL)와 공통전압용 트랜지스터(TFT_COM)가 턴온된다. Thereafter, the gate signal is supplied to the next n-th gate line Gate n_even, so that the switching transistor TFT_PXL and the common voltage transistor TFT_COM of the first and third subpixels from the left are turned on.

이때, 데이터라인(Data n) 및 스위칭 트랜지스터(TFT_PXL)를 통해 첫 번째 서브픽셀에 데이터신호(PXL)가 공급되고, 데이터라인(Data n+2) 및 스위칭 트랜지스터(TFT_PXL)를 통해 세 번째 서브픽셀에 데이터신호(PXL)가 공급된다. In this case, the data signal PXL is supplied to the first subpixel through the data line Data n and the switching transistor TFT_PXL, and the third subpixel is provided through the data line Data n + 2 and the switching transistor TFT_PXL. The data signal PXL is supplied to the.

이와 동시에, 데이터라인(Data n+1) 및 공통전압용 트랜지스터(TFT_COM)를 통해 첫 번째 서브픽셀에 공통전압(COM)이 공급되고, 데이터라인(Data n+3) 및 공통전압용 트랜지스터(TFT_COM)를 통해 세 번째 서브픽셀에 공통전압(COM)이 공급된다. At the same time, the common voltage COM is supplied to the first subpixel through the data line Data n + 1 and the common voltage transistor TFT_COM, and the data line Data n + 3 and the common voltage transistor TFT_COM. ), The common voltage COM is supplied to the third subpixel.

결국, 한 수평라인의 서브픽셀에 대하여 홀수번째 게이트라인과 짝수번째 게이트라인에 소정의 시차를 두고 게이트신호를 공급하여 해당 서브픽셀의 스위칭 트랜 지스터(TFT_PXL)와 공통전압용 트랜지스터(TFT_COM)를 턴온시키고, 동일한 데이터라인을 통해 한번은 데이터신호(PXL)를 공급하고 다음에는 공통전압(COM)을 공급한다.As a result, the gate signal is supplied with a predetermined time difference between the odd-numbered gate line and the even-numbered gate line with respect to the subpixel of one horizontal line to turn on the switching transistor TFT_PXL and the common voltage transistor TFT_COM of the corresponding subpixel. The data signal PXL is supplied once through the same data line, and then the common voltage COM is supplied.

도 3은 상기와 같은 방식으로 데이터신호와 공통전압을 공급하는 경우의 시뮬레이션 결과를 나타낸 것이다. 3 shows a simulation result when the data signal and the common voltage are supplied in the above manner.

도 3의 (a)는 60Hz로 구동할 때 각 수평라인 상의 서브픽셀의 충전시간이 10.8μs 확보되고, 그 때의 픽셀전압(Vpxl)과 공통전압(Vcom)의 파형도를 나타낸 것이다.FIG. 3A shows a waveform diagram of the pixel voltage Vpxl and the common voltage Vcom at that time when the charging time of the subpixels on each horizontal line is secured at 10.8 μs when driven at 60 Hz.

도 3의 (b)는 120Hz로 구동할 때 각 수평라인 상의 서브픽셀의 충전시간이 5.4μs 확보되고, 그 때의 픽셀전압(Vpxl)과 공통전압(Vcom)의 파형도를 나타낸 것이다. 이때의 픽셀전압(Vpxl)은 목표치의 92%만 확보되어 충전불량 현상이 나타난다.FIG. 3B shows a waveform diagram of the pixel voltage Vpxl and the common voltage Vcom at the time of driving at 120 Hz, when the charging time of the subpixels on each horizontal line is 5.4 µs. At this time, only 92% of the target value of the pixel voltage Vpxl is secured, resulting in a charging failure.

이와 같이, 종래 IPS 모드의 액정표시장치에 있어서는 한 수평라인에 대하여 두 개의 게이트라인을 마련하고 이들을 소정 시차를 두고 구동시키면서 동일 데이터라인을 통해 한번은 데이터신호를 공급하고 다음에는 공통전압을 공급하게 되어 있어 픽셀 충전시간이 1/2로 줄어든다. As described above, in the liquid crystal display of the conventional IPS mode, two gate lines are provided with respect to one horizontal line, and the two gate lines are driven with a predetermined time difference, and the data signal is supplied once through the same data line, and then the common voltage is supplied. This reduces the pixel charge time by half.

이로 인하여, 60Hz 구동시에도 실제로는 120Hz 구동시의 충전시간이 적용되는 결과가 되어 그만큼 충전시간 줄어들고, 이에 의해 목적한 레벨의 충전전압을 확보할 수 없는 문제점이 있었다. 더욱이, 액정패널의 구동주파수가 120Hz로 채택되는 경우 240Hz의 고속 구동을 구현하는데 어려움이 있었다. 또한 두배의 게이트라인을 사용하게 되어 있어 그만큼 개구율이 감소되는 문제점이 있었다.As a result, even when driving at 60 Hz, the charging time at the time of driving at 120 Hz is actually applied, and the charging time is reduced by that, and thus there is a problem in that a charging voltage of a desired level cannot be secured. Furthermore, when the driving frequency of the liquid crystal panel is adopted as 120 Hz, there is a difficulty in implementing a high speed driving of 240 Hz. In addition, there is a problem in that the aperture ratio is reduced by using the gate line twice as much.

따라서, 본 발명의 목적은 IPS(IPS: In-Plane Swithching)모드 액정표시장치에서 액정패널 상의 각 서브픽셀에 공통전압을 공급함에 있어서, 게이트라인을 추가하지 않고 데이터라인의 사이에 약간의 라인을 추가하고 인접된 한 쌍의 서브픽셀이 그 라인을 통해 공통으로 공통전압을 공급받을 수 있도록 하는데 있다.Accordingly, an object of the present invention is to provide a few lines between data lines without adding a gate line in supplying a common voltage to each subpixel on the liquid crystal panel in an IPS (IPS) mode liquid crystal display. In addition, a pair of adjacent subpixels can be supplied with a common voltage through the line.

상기와 같은 목적을 달성하기 위한 본 발명은, 게이트 제어신호 및 데이터 제어신호를 출력함과 아울러, R,G,B 화소 데이터를 샘플링 및 재정렬하여 출력하는 타이밍 콘트롤러와; 상기 게이트 제어신호에 따라 액정패널의 각 게이트라인에 게이트신호를 공급하는 게이트 구동부와; 상기 데이터 제어신호에 따라 상기 액정패널의 각 데이터라인에 데이터신호를 공급함과 아울러, 두 개의 데이터라인 당 하나씩 추가로 배치된 라인을 통해 각 수평라인 상의 인접된 두 서브픽셀에 공통으로 공통전압을 공급하는 데이터 구동부와; 상기 게이트신호와 데이터신호에 의해 구동되는 액정셀을 매트릭스 형태로 구비하여 화상을 표시함에 있어서, 각 수평라인 상의 인접된 두 개의 서브픽셀의 공통전압을 상기 추가로 배치된 라인 및 한 쌍의 공통전압용 트랜지스터를 통해 공급받는 액정패널로 구성함을 특징으로 한다.According to an aspect of the present invention, there is provided a timing controller for outputting a gate control signal and a data control signal, and sampling and rearranging R, G, and B pixel data; A gate driver for supplying a gate signal to each gate line of the liquid crystal panel according to the gate control signal; A data signal is supplied to each data line of the liquid crystal panel according to the data control signal, and a common voltage is commonly supplied to two adjacent subpixels on each horizontal line through lines additionally arranged for each of the two data lines. A data driver; In displaying a liquid crystal cell driven by the gate signal and the data signal in the form of a matrix, the common voltage of two adjacent subpixels on each horizontal line is further provided with the line and the pair of common voltages. It is characterized by comprising a liquid crystal panel supplied through the transistor for.

본 발명은 IPS 모드 액정표시장치에서 게이트라인은 추가하지 않고 50% 정도의 데이터라인을 추가하고 인접된 한 쌍의 서브픽셀마다 그 데이터라인을 통해 공통전 압을 공급받을 수 있도록 함으로써, 두배의 게이트라인수를 가지는 액정패널에 비하여 충전특성이 향상되고, 고속 구동이 가능하게 되는 효과가 있다.The present invention provides a double gate by adding a data line of about 50% without adding a gate line in an IPS mode liquid crystal display and allowing a common voltage to be supplied through the data line for each adjacent pair of subpixels. Compared with the liquid crystal panel having the number of lines, the charging characteristic is improved, and the high speed driving is possible.

또한, 공통전압을 공급하기 위해 데이터라인의 수가 50% 증가되지만, 비교적 선폭이 넓게 설계되는 게이트라인의 수는 증가되지 않으므로 통상의 공통전압 공급회로에 비하여 개구율이 월등히 상승되는 효과가 있다.In addition, although the number of data lines is increased by 50% for supplying the common voltage, the number of gate lines designed for a relatively wide line width is not increased, so that the opening ratio is significantly increased as compared with the common common voltage supply circuit.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 의한 액정표시장치의 공통전압 공급회로의 일실시 구현예를 보인 블록도로서 이에 도시한 바와 같이, 게이트 구동부(42) 및 데이터 구동부(43)의 구동을 제어하기 위한 게이트 제어신호(GDC) 및 데이터 제어신호(DDC)를 출력함과 아울러, 디지털의 화소 데이터(RGB)를 샘플링한 후에 재정렬하여 출력하는 타이밍 콘트롤러(41)와; 액정패널(44)의 각 게이트라인(GL1∼GLn)에 게이트신호를 공급하는 게이트 구동부(42)와; 상기 액정패널(44)의 각 데이터라인에 데이터신호를 공급함과 아울러, 두 개의 데이터라인 당 하나씩 배치된 또 다른 라인(데이터라인)을 통해 각 수평라인 상의 인접된 두 서브픽셀에 공통으로 공통전압을 공급하는 데이터 구동부(43)와; 상기 게이트신호와 데이터신호에 의해 구동되는 액정셀을 매트릭스 형태로 구비하여 화상을 표시함에 있어서, 각 수평라인 상의 인접된 두 개의 서브픽셀의 공통전압을 상기 또 다른 데이터라인 및 한 쌍의 공통전압용 트랜지스터를 통해 공급받는 액정패널(44)로 구성한다.FIG. 4 is a block diagram showing an embodiment of a common voltage supply circuit of a liquid crystal display according to the present invention. As shown therein, a gate control for controlling the driving of the gate driver 42 and the data driver 43 is shown. A timing controller 41 which outputs a signal GDC and a data control signal DDC, and realigns the digital pixel data RGB after sampling; A gate driver 42 for supplying a gate signal to each gate line GL1 to GLn of the liquid crystal panel 44; In addition to supplying a data signal to each data line of the liquid crystal panel 44, a common voltage is commonly applied to two adjacent subpixels on each horizontal line through another line (data line) arranged one per two data lines. A data driver 43 for supplying; In displaying a liquid crystal cell driven by the gate signal and the data signal in a matrix form, a common voltage of two adjacent subpixels on each horizontal line is used for the another data line and a pair of common voltages. It consists of a liquid crystal panel 44 supplied through a transistor.

상기 액정패널(44)은 각 수평라인 상의 두 개의 서브픽셀에 대하여 하나의 데이터라인이 추가로 배치되고, 그 추가된 데이터라인 및 한 쌍의 공통전압용 트랜지스터(TFT_COM)를 통해 그 두 개의 서브픽셀에 공통전압(COM)이 각기 공급되도록 하며, 상기 공통전압용 트랜지스터(TFT_COM) 및 데이터신호를 전달하기 위한 스위칭 트랜지스터(TFT_PXL)의 게이트가 각 게이트라인에 공통으로 접속된다.The liquid crystal panel 44 further includes one data line for two subpixels on each horizontal line, and the two subpixels through the added data line and a pair of common voltage transistors TFT_COM. The common voltage COM is supplied to the common voltage COM, and the gate of the common voltage transistor TFT_COM and the switching transistor TFT_PXL for transmitting the data signal are commonly connected to each gate line.

이와 같이 구성한 본 발명의 작용을 첨부한 도 5를 참조하여 상세히 설명하면 다음과 같다.Referring to Figure 5 attached to the operation of the present invention configured as described above in detail as follows.

IPS 모드로 동작하는 액정표시장치에 있어서, 타이밍 콘트롤러(41)는 시스템으로부터 공급되는 수직/수평 동기신호(Hsync/Vsync)와 클럭신호(CLK)를 이용하여 게이트 구동부(42)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(43)를 제어하기 위한 데이터 제어신호(DDC)를 출력한다. 이와 함께, 상기 타이밍 콘트롤러(41)는 상기 시스템으로부터 입력되는 디지털의 화소 데이터(RGB)를 샘플링한 후에 이를 재정렬하여 상기 데이터 구동부(43)에 공급한다.In the liquid crystal display device operating in the IPS mode, the timing controller 41 uses a gate for controlling the gate driver 42 using the vertical / horizontal synchronization signal Hsync / Vsync and the clock signal CLK supplied from the system. The control signal GDC and a data control signal DDC for controlling the data driver 43 are output. In addition, the timing controller 41 samples the digital pixel data RGB input from the system, rearranges the digital pixel data RGB, and supplies the same to the data driver 43.

여기서, 게이트 제어신호(GDC)는 게이트 스타트 펄스(GSP), 게이트 시프트 클럭(GSC), 게이트 아웃 인에이블(GOE)를 의미하고, 데이터 제어신호(DDC)는 소스 스타트 펄스(SSP), 소스 시프트 클럭(SSC), 소스 아웃 인에이블(SOE), 극성신호(POL)를 의미한다.Here, the gate control signal GDC means a gate start pulse GSP, a gate shift clock GSC, and a gate out enable GOE, and the data control signal DDC means a source start pulse SSP and a source shift. A clock SSC, a source out enable SOE, and a polarity signal POL.

게이트 구동부(42)는 상기 타이밍 콘트롤러(41)로부터 입력되는 게이트 제어신호(GDC)의 제어하에 게이트신호를 게이트라인(GL1∼GLn)에 순차적으로 공급하고, 이에 의해 수평라인 상의 해당 스위칭 트랜지스터(TFT_PXL)들이 턴온된다. 이에 따 라, 데이터라인(DL1∼DLm)을 통해 공급되는 화소신호들이 상기 스위칭 트랜지스터(TFT_PXL)들을 통해 각각의 스토리지 캐패시터(도면에 미표시)에 저장된다.The gate driver 42 sequentially supplies the gate signal to the gate lines GL1 to GLn under the control of the gate control signal GDC input from the timing controller 41, thereby corresponding switching transistor TFT_PXL on the horizontal line. ) Are turned on. Accordingly, the pixel signals supplied through the data lines DL1 to DLm are stored in the respective storage capacitors (not shown) through the switching transistors TFT_PXL.

이에 대해 좀 더 상세히 설명하면, 상기 게이트 구동부(42)는 상기 게이트 스타트 펄스(GSP)를 게이트 시프트 클럭(GSC)에 따라 시프트시켜 시프트 펄스를 발생한다. 그리고, 게이트 구동부(42)는 상기 시프트 클럭에 응답하여 수평기간마다 해당 게이트라인(GL)에 게이트 온,오프구간(신호)으로 이루어진 게이트신호를 공급하게 된다. 이 경우 상기 게이트 구동부(42)는 상기 게이트 아웃 인에이블신호(GOE)에 응답하여 인에이블 기간에서만 게이트 온 신호를 공급하고, 그 외의 기간에서는 게이트 오프 신호(게이트 로우 신호)를 공급하게 된다. In more detail, the gate driver 42 shifts the gate start pulse GSP according to the gate shift clock GSC to generate a shift pulse. In response to the shift clock, the gate driver 42 supplies a gate signal composed of a gate on / off period (signal) to the corresponding gate line GL in each horizontal period. In this case, the gate driver 42 supplies a gate-on signal only in an enable period in response to the gate-out enable signal GOE, and supplies a gate-off signal (gate low signal) in other periods.

데이터 구동부(43)는 상기 타이밍 콘트롤러(41)로부터 입력되는 데이터 제어신호(DDC)의 제어하에 외부로부터 공급되는 감마전압을 이용하여 상기 화소 데이터(RGB)를 계조값에 대응하는 아날로그의 데이터신호로 변환하고, 이렇게 변환된 데이터신호를 액정패널(44)상의 데이터라인(DL1∼DLm)에 공급한다. The data driver 43 converts the pixel data RGB into an analog data signal corresponding to a gray value using a gamma voltage supplied from the outside under the control of the data control signal DDC input from the timing controller 41. The data signal thus converted is supplied to the data lines DL1 to DLm on the liquid crystal panel 44.

이에 대해 좀 더 상세히 설명하면, 상기 데이터 구동부(43)는 상기 소스 스타트 펄스(SSP)를 소스 시프트 클럭에 따라 시프트시켜 샘플링신호를 발생한다. 이어서, 상기 데이터 구동부(43)는 상기 샘플링신호에 응답하여 상기 화소 데이터(RGB)를 일정 단위씩 순차적으로 입력하여 래치한다. 그리고, 상기 데이터 구동부(43)는 래치된 1 라인분의 화소데이터(RGB)를 아날로그의 화소신호로 변환하여 데이터라인(DL1∼DLm)에 공급하게 된다.In more detail, the data driver 43 generates the sampling signal by shifting the source start pulse SSP according to a source shift clock. Subsequently, the data driver 43 sequentially inputs and latches the pixel data RGB by a predetermined unit in response to the sampling signal. The data driver 43 converts the latched pixel data RGB for one line into an analog pixel signal and supplies the same to the data lines DL1 to DLm.

액정패널(44)은 데이터라인(DL1∼DLm)과 게이트라인(GL1∼GLn)의 교차부에 매트 릭스 형태로 배치되는 다수의 액정셀(도면에 미표시)을 구비하는데, 이 다수의 액정셀들이 상기 화소신호와 데이터신호에 의해 구동되어 목적한 화상을 표시할 수 있게 된다. The liquid crystal panel 44 includes a plurality of liquid crystal cells (not shown) arranged in a matrix at the intersection of the data lines DL1 to DLm and the gate lines GL1 to GLn. Driven by the pixel signal and the data signal, it is possible to display the desired image.

한편, 본 발명에서는 상기 액정패널(44)상의 각 R,G,B 서브픽셀에 공통전압을 공급하기 위하여 게이트라인을 추가하는 것이 아니라, 두 개의 데이터라인 당 하나의 라인(데이터라인)을 추가하고 원래의 구동주파수를 그대로 이용하도록 하였는데, 이와 같은 액정패널(44)상의 공통전압 공급 작용에 대하여 상세히 설명하면 다음과 같다. In the present invention, a gate line is not added to supply the common voltage to each of the R, G, and B subpixels on the liquid crystal panel 44, but one line (data line) is added per two data lines. The original driving frequency is used as it is, and the common voltage supply action on the liquid crystal panel 44 will be described in detail as follows.

상기 액정패널(44)에는 두 개의 서브픽셀마다 하나의 데이터라인이 추가로 배치되고, 그 추가된 데이터라인 및 한 쌍의 공통전압용 트랜지스터(TFT_COM)를 통해 그 두 개의 서브픽셀에 공통전압(COM)이 각기 공급되도록 하였다. In the liquid crystal panel 44, one data line is additionally arranged for every two subpixels, and the common voltage COM is applied to the two subpixels through the added data line and a pair of common voltage transistors TFT_COM. ) Were supplied separately.

각 서브픽셀에 데이터신호(PXL)를 공급하기 위해 하나의 데이터라인(DL1,DL3,DL4,DL6…DLm)이 각각 배치됨과 아울러, 각 서브픽셀에 공통전압(COM)을 공급하기 위해 두 개의 서브픽셀 당 하나의 데이터라인(DL2,DL5,…)이 배치된다. One data line DL1, DL3, DL4, DL6, DLm is arranged to supply a data signal PXL to each subpixel, and two subpixels are provided to supply a common voltage COM to each subpixel. One data line DL2, DL5, ... is arranged per pixel.

이와 함께, 각 서브픽셀에 스위칭 트랜지스터(TFT_PXL)와 공통전압용 트랜지스터(TFT_COM)가 배치된다. 상기 스위칭 트랜지스터(TFT_PXL)의 드레인이 상기 데이터라인(DL1,DL3,DL4,DL6…DLm)에 각각 접속되고, 상기 공통전압용 트랜지스터(TFT_COM)가 서로 인접되게 배치되어 이들의 드레인이 상기 각 데이터라인(DL2,DL5,…)에 공통으로 접속된다.In addition, the switching transistor TFT_PXL and the common voltage transistor TFT_COM are disposed in each subpixel. The drains of the switching transistor TFT_PXL are connected to the data lines DL1, DL3, DL4, DL6, DLm, respectively, and the common voltage transistors TFT_COM are disposed adjacent to each other so that their drains are connected to the respective data lines. Commonly connected to (DL2, DL5, ...).

그리고, 상기 모든 스위칭 트랜지스터(TFT_PXL)와 공통전압용 트랜지스터(TFT_COM)의 게이트는 해당 게이트라인(GL1-GLn)에 공통으로 접속되어 있다.The gates of all the switching transistors TFT_PXL and the common voltage transistor TFT_COM are commonly connected to the corresponding gate lines GL1 -GLn.

이와 같은 액정패널(44) 상의 첫 번째 수평라인을 예로하여 설명한다. 상기 게이트 구동부(42)의 첫 번째 게이트라인(GL1)에서 게이트신호가 출력될 때, 이에 의해 첫 번째 수평라인상의 모든 스위칭 트랜지스터(TFT_PXL)와 공통전압용 트랜지스터(TFT_COM)가 턴온된다.The first horizontal line on the liquid crystal panel 44 will be described as an example. When the gate signal is output from the first gate line GL1 of the gate driver 42, all of the switching transistors TFT_PXL and the common voltage transistor TFT_COM on the first horizontal line are turned on.

이때, 상기 데이터라인(DL2,DL5,…)을 각기 통해 액정패널(44) 측으로 공통전압(COM)이 공급되고, 이렇게 공급되는 공통전압(COM)이 각 수평라인 상에 상기와 같이 배치되고 접속된 공통전압용 트랜지스터(TFT_COM)를 통해 각 서브픽셀에 전달된다. At this time, the common voltage COM is supplied to the liquid crystal panel 44 through the data lines DL2, DL5, ..., respectively, and the common voltage COM thus supplied is arranged and connected as described above on each horizontal line. It is transferred to each subpixel through the common voltage transistor TFT_COM.

이와 동시에, 상기 데이터 구동부(43)에서 출력되는 데이터신호(PXL)가 상기 각 데이터라인(DL1,DL3,DL4,DL6…DLm)을 통한 후 각 수평라인 상에 상기와 같이 배치되어 접속된 스위칭 트랜지스터(TFT_PXL)를 각기 통해 해당 서브픽셀에 전달된다.At the same time, the data transistor PXL output from the data driver 43 passes through each of the data lines DL1, DL3, DL4, DL6, DLm, and is then switched on and connected to each horizontal line as described above. (TFT_PXL) is passed through to each subpixel.

따라서, 본 발명에 의한 액정패널(44)은 통상의 액정패널에 비하여 전체 게이트라인의 개수가 1/2 증가되지만, 게이트라인의 수는 증가시키지 않고 각 서브픽셀에 공통전압(COM)을 공급할 수 있게 된다. 그러므로, 본 발명을 이용하는 경우 상기 공통전압(COM)을 공급하기 위해 액정패널(44)의 구동주파수를 증가시킬 필요가 없게 된다. Accordingly, the liquid crystal panel 44 according to the present invention increases the number of gate lines by 1/2 compared to the conventional liquid crystal panel, but can supply the common voltage COM to each subpixel without increasing the number of gate lines. Will be. Therefore, when using the present invention, it is not necessary to increase the driving frequency of the liquid crystal panel 44 to supply the common voltage COM.

본 발명의 다른 실시예로써, 상기 데이터라인(DL2,DL5,…)에 데이터신호(PXL)를 공급하고 각 데이터라인(DL1,DL3,DL4,DL6…DLm)을 통해 공통전압(COM)을 공급하여 도 동일한 효과를 얻을 수 있다.In another embodiment of the present invention, the data signal PXL is supplied to the data lines DL2, DL5, ..., and the common voltage COM is supplied through each of the data lines DL1, DL3, DL4, DL6, DLm. The same effect can also be obtained.

이에 대한 예로써, 두 번째 수평라인 즉, 두 번째 게이트라인(GL1) 상에서 좌측의 첫 번째 및 두 번째 서브픽셀의 경우, 데이터라인(DL2)에 데이터신호(PXL)를 공통으로 공급하고, 양 옆의 데이터라인(DL1),(DL3)을 통해서는 공통전압(COM)을 공급하되, 이 공통전압(COM)은 원래 데이터신호(PXL)의 상대적인 레벨이 구현되도록 해당 레벨로 공급해야 한다. As an example of this, in the case of the first and second subpixels on the left side on the second horizontal line, that is, the second gate line GL1, the data signal PXL is commonly supplied to the data line DL2, and both sides are provided. The common voltage COM is supplied through the data lines DL1 and DL3 of the common line COM, and the common voltage COM must be supplied at the corresponding level so that the relative level of the original data signal PXL is realized.

도 5는 본 발명에 따라 데이터신호와 공통전압을 공급하는 경우의 시뮬레이션 결과를 나타낸 것이다. 5 illustrates a simulation result when a data signal and a common voltage are supplied according to the present invention.

도 5의 (a)는 상기 액정패널(44)을 60Hz로 구동할 때 각 수평라인 상의 서브픽셀의 충전시간이 21.7μs 확보되고, 그 때의 픽셀전압(Vpxl)과 공통전압(Vcom)의 파형도를 나타낸 것이다.5A shows that when the liquid crystal panel 44 is driven at 60 Hz, the charging time of the subpixels on each horizontal line is 21.7 μs, and the waveforms of the pixel voltage Vxl and the common voltage Vcom at that time are secured. Is shown.

도 5의 (b)는 상기 액정패널(44)을 120Hz로 구동할 때 각 수평라인 상의 서브픽셀의 충전시간이 10.8μs 확보되고, 그 때의 픽셀전압(Vpxl)이 목표치의 99% 확보됨을 나타낸 것이다.FIG. 5B shows that when the liquid crystal panel 44 is driven at 120 Hz, the charging time of the subpixels on each horizontal line is 10.8 μs, and the pixel voltage Vxl is then 99% of the target value. will be.

도 1은 종래 기술에 의한 액정표시장치의 블록도.1 is a block diagram of a liquid crystal display device according to the prior art.

도 2는 도 1에서 액정패널 상의 데이터신호 및 공통전압을 공급하기 위한 상세 회로도.FIG. 2 is a detailed circuit diagram for supplying a data signal and a common voltage on the liquid crystal panel in FIG. 1. FIG.

도 3의 (a),(b)는 종래 기술에 의해 60Hz, 120Hz 구동시 픽셀전압 및 공통전압의 파형도. Figure 3 (a), (b) is a waveform diagram of the pixel voltage and the common voltage when driving 60Hz, 120Hz by the prior art.

도 4는 본 발명에 의한 액정표시장치의 공통전압 공급회로의 블록도.4 is a block diagram of a common voltage supply circuit of a liquid crystal display device according to the present invention;

도 5의 (a),(b)는 본 발명에 의해 60Hz, 120Hz 구동시 픽셀전압 및 공통전압의 파형도. 5A and 5B are waveform diagrams of pixel voltages and common voltages at 60Hz and 120Hz driving according to the present invention;

***도면의 주요 부분에 대한 부호의 설명*** DESCRIPTION OF THE REFERENCE SYMBOLS

41 : 타이밍 콘트롤러 42 : 게이트 구동부41: timing controller 42: gate driver

43 : 데이터 구동부 44 : 액정패널43: data driver 44: liquid crystal panel

Claims (7)

게이트 제어신호 및 데이터 제어신호를 출력함과 아울러 화소 데이터를 출력하는 타이밍 콘트롤러 및, 상기 게이트 제어신호에 따라 액정패널의 각 게이트라인에 게이트신호를 공급하는 게이트 구동부와; A timing controller for outputting a gate control signal and a data control signal and outputting pixel data, and a gate driver for supplying a gate signal to each gate line of the liquid crystal panel according to the gate control signal; 상기 데이터 제어신호에 따라 상기 액정패널의 각 데이터라인에 데이터신호를 공급함과 아울러, 두 개의 데이터라인 당 하나씩 추가로 배치된 라인을 통해 각 수평라인 상의 인접된 두 서브픽셀에 공통전압을 공급하는 데이터 구동부와; Data for supplying a data signal to each data line of the liquid crystal panel according to the data control signal, and for supplying a common voltage to two adjacent subpixels on each horizontal line through lines additionally arranged one per two data lines. A drive unit; 상기 게이트신호와 데이터신호에 의해 구동되는 액정셀을 매트릭스 형태로 구비하여 화상을 표시함에 있어서, 각 수평라인 상의 인접된 두 개의 서브픽셀의 공통전압을 상기 추가로 배치된 라인 및 한 쌍의 공통전압용 트랜지스터를 통해 공급받는 액정패널로 구성한 것을 특징으로 하는 액정표시장치의 공통전압 공급회로.In displaying a liquid crystal cell driven by the gate signal and the data signal in the form of a matrix, the common voltage of two adjacent subpixels on each horizontal line is further provided with the line and the pair of common voltages. A common voltage supply circuit of a liquid crystal display device comprising a liquid crystal panel supplied through a transistor for use. 제1항에 있어서, 액정패널은 각 수평라인 상의 두 개의 서브픽셀에 대하여 하나의 라인이 추가로 배치되고, 그 추가된 라인 및 한 쌍의 공통전압용 트랜지스터(TFT_COM)를 통해 그 두 개의 서브픽셀에 공통전압(COM)이 각기 공급되도록 하며, 상기 공통전압용 트랜지스터(TFT_COM) 및 데이터신호를 전달하기 위한 스위칭 트랜지스터(TFT_PXL)의 게이트가 각 게이트라인에 공통으로 접속되어 구성된 것을 특징으로 하는 액정표시장치의 공통전압 공급회로.The liquid crystal panel of claim 1, wherein one line is additionally disposed for two subpixels on each horizontal line, and the two subpixels are connected through the added line and a pair of common voltage transistors TFT_COM. The common voltage COM is supplied to the liquid crystal display, and the common voltage transistor TFT_COM and the gate of the switching transistor TFT_PXL for transmitting the data signal are connected to each gate line in common. Common voltage supply circuit of the device. 제1항에 있어서, 액정패널은 60Hz 또는 120Hz의 구동주파수로 구동되도록 구성된 것을 특징으로 하는 액정표시장치의 공통전압 공급회로.The common voltage supply circuit of a liquid crystal display device according to claim 1, wherein the liquid crystal panel is configured to be driven at a driving frequency of 60 Hz or 120 Hz. 제1항에 있어서, 액정패널은 구동주파수가 60Hz일 때 각 수평라인 상의 서브픽셀의 충전시간이 21.7μs 확보되도록 구성된 것을 특징으로 하는 액정표시장치의 공통전압 공급회로.2. The common voltage supply circuit of a liquid crystal display device according to claim 1, wherein the liquid crystal panel is configured such that the charging time of the subpixels on each horizontal line is 21.7 mus when the driving frequency is 60 Hz. 제1항에 있어서, 액정패널은 구동주파수가 120Hz일 때 각 수평라인 상의 서브픽셀의 충전시간이 10.8μs 확보되도록 구성된 것을 특징으로 하는 액정표시장치의 공통전압 공급회로.2. The common voltage supply circuit of a liquid crystal display device according to claim 1, wherein the liquid crystal panel is configured to ensure that the charging time of the subpixels on each horizontal line is 10.8 mus when the driving frequency is 120 Hz. 제1항에 있어서, 액정패널상의 추가로 배치된 라인은 공통전압을 공급하기 위한 전용의 라인으로 사용되는 것을 특징으로 하는 액정표시장치의 공통전압 공급회로.The common voltage supply circuit of a liquid crystal display device according to claim 1, wherein the additionally arranged line on the liquid crystal panel is used as a dedicated line for supplying a common voltage. 제1항에 있어서, 액정표시장치는 IPS 모드로 구동되는 것을 특징으로 하는 액정표시장치의 공통전압 공급회로.2. The common voltage supply circuit of the liquid crystal display device according to claim 1, wherein the liquid crystal display device is driven in an IPS mode.
KR1020080042528A 2008-05-07 2008-05-07 Common voltage supply circuit of liquid crystal display device KR101376655B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080042528A KR101376655B1 (en) 2008-05-07 2008-05-07 Common voltage supply circuit of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080042528A KR101376655B1 (en) 2008-05-07 2008-05-07 Common voltage supply circuit of liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20090116530A KR20090116530A (en) 2009-11-11
KR101376655B1 true KR101376655B1 (en) 2014-03-21

Family

ID=41601292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080042528A KR101376655B1 (en) 2008-05-07 2008-05-07 Common voltage supply circuit of liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101376655B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102020354B1 (en) 2013-03-12 2019-11-05 삼성디스플레이 주식회사 Display apparatus
KR102298849B1 (en) * 2014-12-31 2021-09-09 엘지디스플레이 주식회사 Display Device

Also Published As

Publication number Publication date
KR20090116530A (en) 2009-11-11

Similar Documents

Publication Publication Date Title
KR102081135B1 (en) Display Device Capable Of Driving In Low-Speed
KR101341906B1 (en) Driving circuit for liquid crystal display device and method for driving the same
KR102268520B1 (en) Display device and method for driving the same
US9330618B2 (en) Driving circuit for display device and method of driving the same
KR20080001097A (en) Liquid crystal panel, data driver, liquid crystal display device having the same and driving method thereof
KR20160070445A (en) Display device for divisional driving
KR20110070178A (en) Driving circuit for liquid crystal display device and method for driving the same
KR100851208B1 (en) Liquid crystal display and driving method thereof
KR101472135B1 (en) Liquid crystal display device
KR20090059506A (en) Operating circuit of liquid crystal display device
KR20090065110A (en) Liquid crystal display device
KR101376655B1 (en) Common voltage supply circuit of liquid crystal display device
KR101174783B1 (en) Apparatus and method for driving of liquid crystal display device
KR20080026278A (en) Data driver device and driving mhthod therof
KR20090055405A (en) Gate drive circuit for liquid crystal display device
KR20080086060A (en) Liquid crystal display and driving method of the same
KR20090113080A (en) Gate drive circuit for liquid crystal display device
KR100926107B1 (en) Liquid crystal display and driving method thereof
KR101786882B1 (en) Liquid crystal display device
KR20110119309A (en) Driving circuit for liquid crystal display device and method for driving the same
KR20100009212A (en) Driving method of liquid crystal display device
KR102480834B1 (en) Display Device Being Capable Of Driving In Low-Speed
KR20060127644A (en) Apparatus for driving liquid crystal display device
KR101830609B1 (en) Driving circuit for liquid crystal display device and method for driving the same
KR100928929B1 (en) Inversion driving device and method of liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 5