KR101374339B1 - Apparatus for supplying voltage - Google Patents

Apparatus for supplying voltage Download PDF

Info

Publication number
KR101374339B1
KR101374339B1 KR1020117027384A KR20117027384A KR101374339B1 KR 101374339 B1 KR101374339 B1 KR 101374339B1 KR 1020117027384 A KR1020117027384 A KR 1020117027384A KR 20117027384 A KR20117027384 A KR 20117027384A KR 101374339 B1 KR101374339 B1 KR 101374339B1
Authority
KR
South Korea
Prior art keywords
voltage
integrated circuit
circuit device
test
supplying
Prior art date
Application number
KR1020117027384A
Other languages
Korean (ko)
Other versions
KR20120034618A (en
Inventor
아키라 히구치
아키마사 유즈리하라
다이스케 사카마키
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20120034618A publication Critical patent/KR20120034618A/en
Application granted granted Critical
Publication of KR101374339B1 publication Critical patent/KR101374339B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Abstract

집적 회로 디바이스의 내부의 전원 용량을 크게 하지 않고, 전류 공급 능력을 높게 한다. 집적 회로 디바이스와, 구동 전압을 발생하여 집적 회로 디바이스에 공급하는 전압 공급부를 구비하고, 집적 회로 디바이스는, 복수의 회로와, 복수의 회로 가운데 대응하는 회로를 구동하기 위한 구동 전압을 외부로부터 수취하는 복수의 전압 입력 단자와, 외부로부터 수취하는 구동 전압의 기준이 되는 기준 전압을 출력하는 기준 단자를 포함하고, 전압 공급부는, 기준 전압을 전력 증폭한 구동 전압을 발생하는 장치를 제공한다.The current supply capability is increased without increasing the power supply capacity inside the integrated circuit device. And an integrated circuit device and a voltage supply unit for generating a driving voltage and supplying the integrated circuit device, wherein the integrated circuit device receives a plurality of circuits and a drive voltage for driving a corresponding circuit among the plurality of circuits from the outside. A plurality of voltage input terminals and a reference terminal for outputting a reference voltage as a reference for the drive voltage received from the outside, the voltage supply unit provides a device for generating a drive voltage of the power amplified reference voltage.

Figure R1020117027384
Figure R1020117027384

Description

전압을 공급하는 장치{APPARATUS FOR SUPPLYING VOLTAGE}Device for supplying voltage {APPARATUS FOR SUPPLYING VOLTAGE}

본 발명은, 전압을 공급하는 장치에 관한 것이다.The present invention relates to a device for supplying a voltage.

복수의 피시험 디바이스(DUT라 하는 경우도 있다)를 병행하여 시험하는 시험 장치가 알려져 있다(예를 들면 특허 문헌 1 참조). 또한, DUT를 시험하기 위해서 필요한 기능을 하나의 칩에 실장한 시험용의 집적 회로 디바이스를 구비한 시험 장치도 알려져 있다(예를 들면 비특허 문헌 1 참조).A test apparatus for testing a plurality of devices under test (sometimes called DUT) in parallel is known (see Patent Document 1, for example). Moreover, the test apparatus provided with the integrated circuit device for a test which mounts the function required for testing a DUT in one chip is also known (for example, refer nonpatent literature 1).

국제 공개 제2008/020555호 팜플렛International Publication No. 2008/020555 Brochure

"B8501ES 프레스 릴리스",［online］, 2009년 11월 19일, 일본 엔지니어링 주식회사, [2010년 4월 8일 검색], 인터넷〈URL: http://www.jec.co.jp/news_ b8501es.html>"B8501ES press release", [online], November 19, 2009, Japan Engineering Co., Ltd., [April 8, 2010 search], Internet <URL: http://www.jec.co.jp/news_ b8501es. html>

그런데, 이러한 시험용의 집적 회로 디바이스는, 예를 들면 DUT에 공급해야 할 시험 신호의 수가 증가한 경우, 시험 신호를 출력하기 위해서 필요로 하는 전류 공급 능력을 크게 해야 했다.By the way, such an integrated circuit device for a test had to enlarge the current supply capability required in order to output a test signal, for example, when the number of test signals to supply to a DUT increased.

상기 과제를 해결하기 위해서, 본 발명의 제1 태양에서는, 외부로부터 수취하는 구동 전압의 기준이 되는 기준값을 출력하는 기준 단자를 가지는 집적 회로 디바이스와, 상기 기준값에 따른 상기 구동 전압을 발생하여 상기 집적 회로 디바이스에 공급하는 전압 공급부를 포함하는 장치를 제공한다.
MEANS TO SOLVE THE PROBLEM In order to solve the said subject, in the 1st aspect of this invention, the integrated circuit device which has a reference terminal which outputs the reference value which becomes a reference | standard of the drive voltage received from the external, generate | occur | produces the said drive voltage according to the said reference value, and is integrated An apparatus comprising a voltage supply for supplying a circuit device is provided.

덧붙여 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것은 아니다. 또한, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.In addition, the summary of the said invention does not enumerate all of the required features of this invention. In addition, subcombinations of these groups of features may also be invented.

도 1은 본 발명의 실시 형태에 관한 시험 장치(10)의 구성을 복수의 DUT(200)와 함께 도시한다.
도 2는 본 발명의 실시 형태에 관한 시험 보드(20)의 구성을 나타낸다.
도 3은 본 발명의 실시 형태에 관한 시험부(30)의 구성을 나타낸다.
도 4는 본 발명의 실시 형태에 관한 입출력 회로(50)의 구성의 일례를 나타낸다.
도 5는 본 발명의 실시 형태에 관한 전원부(90)를 더 구비하는 시험 보드(20)의 구성을 나타낸다.1 shows a configuration of a test apparatus 10 according to an embodiment of the present invention together with a plurality of DUTs 200.
2 shows a configuration of a test board 20 according to the embodiment of the present invention.
3 shows a configuration of a test section 30 according to the embodiment of the present invention.
4 shows an example of the configuration of the input / output circuit 50 according to the embodiment of the present invention.
5 shows a configuration of a test board 20 further including a power supply unit 90 according to the embodiment of the present invention.

이하, 발명의 실시의 형태를 통해서 본 발명의 일 측면을 설명하지만, 이하의 실시 형태는 청구의 범위에 따른 발명을 한정하는 것이 아니고, 또한 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
EMBODIMENT OF THE INVENTION Hereinafter, although one aspect of this invention is described through embodiment of invention, the following embodiment does not limit invention according to a claim, and all of the combination of the characteristics demonstrated in embodiment is solved of invention It is not essential to the means.

도 1은 본 실시 형태에 관한 시험 장치(10)의 구성을 복수의 DUT(200)와 함께 도시한다. 시험 장치(10)는, 복수의 DUT(200)를 병행하여 시험한다. DUT(200)는, 일례로서 플래시 메모리 등의 비휘발성 메모리이다.
FIG. 1: shows the structure of the test apparatus 10 which concerns on this embodiment with the some DUT 200. As shown in FIG. The test apparatus 10 tests a plurality of DUTs 200 in parallel. The DUT 200 is, for example, a nonvolatile memory such as a flash memory.

시험 장치(10)는, 복수의 시험 보드(20)와, 제어 보드(22)와, 디바이스 접속부(24)와, 시험 컨트롤러(26)와, 네크워크부(28)를 구비한다. 복수의 시험 보드(20)의 각각은, 1 또는 복수의 DUT(200)와 접속된다. 복수의 시험 보드(20)의 각각은, 접속된 1 또는 복수의 DUT(200)와의 사이에 신호를 주고 받아, 이러한 1 또는 복수의 DUT(200)를 시험한다.
The test apparatus 10 includes a plurality of test boards 20, a control board 22, a device connection part 24, a test controller 26, and a network part 28. Each of the plurality of test boards 20 is connected to one or a plurality of DUTs 200. Each of the plurality of test boards 20 exchanges signals with one or more connected DUTs 200 to test the one or more DUTs 200.

제어 보드(22)는, 복수의 시험 보드(20)의 각각에 전원 전압을 공급한다. 또한, 제어 보드(22)는, 복수의 시험 보드(20)의 각각을 제어한다. 제어 보드(22)는, 일례로서 복수의 시험 보드(20)와 대응하는 DUT(200)와의 사이의 접속 상태를 제어한다. 시험 장치(10)는, 복수의 제어 보드(22)를 구비하여도 된다. 복수의 시험 보드(20) 및 제어 보드(22)는, 일례로서 해당 시험 장치(10)의 본체부인 테스트 헤드의 내부에 수납된다.
The control board 22 supplies a power supply voltage to each of the plurality of test boards 20. In addition, the control board 22 controls each of the plurality of test boards 20. The control board 22 controls the connection state between the some test board 20 and the corresponding DUT 200 as an example. The test apparatus 10 may be equipped with the some control board 22. The test board 20 and the control board 22 are accommodated in the test head which is a main body part of the said test apparatus 10 as an example.

디바이스 접속부(24)는, 복수의 DUT(200)를 외부로부터 부착 및 분리 가능한 상태로 유지한다. 또한, 디바이스 접속부(24)는, 유지하고 있는 복수의 DUT(200)의 각각과 대응하는 시험 보드(20)와의 사이를 전기적으로 접속한다. 또한, 디바이스 접속부(24)는, 복수의 DUT(200)와 제어 보드(22)의 사이를 전기적으로 접속한다.
The device connection part 24 keeps the several DUT 200 in the state which can be attached and detached from the exterior. In addition, the device connection part 24 electrically connects between each of the several DUT 200 hold | maintains, and the test board 20 corresponding to it. In addition, the device connection part 24 electrically connects between the some DUT 200 and the control board 22.

시험 컨트롤러(26)는, UDP/IP(User Datagram Protocol/Internet Protocol) 등의 통신 패킷을 복수의 시험 보드(20) 및 제어 보드(22)와 교환하여, 복수의 시험 보드(20) 및 제어 보드(22)를 제어한다. 또한, 시험 컨트롤러(26)는, 유저로부터의 정보를 입력받고, 유저에게 정보를 출력한다. 시험 컨트롤러(26)는, 일례로서 프로그램을 실행하는 컴퓨터이다. 시험 컨트롤러(26)는, 유저로부터의 지시에 따라 프로그램을 실행하여, 해당 시험 장치(10)를 제어한다.
The test controller 26 exchanges communication packets, such as UDP / IP (User Datagram Protocol / Internet Protocol), with the plurality of test boards 20 and the control board 22, thereby providing the plurality of test boards 20 and the control board. To control (22). In addition, the test controller 26 receives information from the user and outputs the information to the user. The test controller 26 is a computer which executes a program as an example. The test controller 26 executes a program in accordance with an instruction from the user, and controls the test apparatus 10.

네크워크부(28)는, 복수의 시험 보드(20) 및 제어 보드(22)와, 시험 컨트롤러(26)의 사이를 통신 가능하게 접속한다. 네크워크부(28)는, Ethernet(등록 상표) 등의 고속 시리얼 버스를 중계하는 허브이다.
The network part 28 connects between the some test board 20 and the control board 22, and the test controller 26 so that communication is possible. The network unit 28 is a hub that relays a high speed serial bus such as Ethernet (registered trademark).

도 2는 본 실시 형태에 관한 시험 보드(20)의 구성을 나타낸다. 시험 보드(20)는, 복수의 시험부(30)와, 복수의 서브 컨트롤러(32)와, 복수의 메모리(34)와, 보드 컨트롤러(36)를 가진다. 예를 들면, 시험 보드(20)를 구성하는, 복수의 시험부(30), 복수의 서브 컨트롤러(32), 복수의 메모리(34) 및 보드 컨트롤러(36)는 하나의 기판에 실장된다. 이 경우에, 보드 컨트롤러(36) 및 시험부(30) 등은, 서브 기판에 실장되고 나서 커넥터에 의해 하나의 기판에 접속되어도 된다.
2 shows a configuration of a test board 20 according to the present embodiment. The test board 20 includes a plurality of test units 30, a plurality of sub controllers 32, a plurality of memories 34, and a board controller 36. For example, the plurality of test units 30, the plurality of sub controllers 32, the plurality of memories 34, and the board controller 36 constituting the test board 20 are mounted on one substrate. In this case, the board controller 36, the test unit 30, and the like may be mounted on the sub board and then connected to one board by the connector.

복수의 시험부(30)의 각각은, 논리 패턴 및 기대값 패턴 등을 순차적으로 발생하기 위한 시컨스를 나타내는 시험 프로그램을 실행하여, 하나의 DUT(200)를 시험한다. 복수의 시험부(30)의 각각은, 대응하는 하나의 DUT(200)와의 사이에 시험 프로그램에 나타난 논리 패턴의 신호를 송수신함으로써, 대응하는 하나의 DUT(200)를 시험한다. 예를 들면 DUT(200)가 비휘발성 메모리이면, 복수의 시험부(30)의 각각은, 대응하는 DUT(200) 내의 어드레스 위치마다의 셀의 양부를 검출한다.
Each of the plurality of test units 30 executes a test program indicating a sequence for sequentially generating a logic pattern, an expected value pattern, and the like, to test one DUT 200. Each of the plurality of test units 30 tests one corresponding DUT 200 by transmitting and receiving a signal of a logical pattern shown in a test program between one corresponding DUT 200. For example, if the DUT 200 is a nonvolatile memory, each of the plurality of test units 30 detects the quality of the cell for each address position in the corresponding DUT 200.

또한, 복수의 시험부(30)는, 각각이 독립적으로 시험을 실행한다. 예를 들면, 복수의 시험부(30)는, 동일한 타이밍에 시험을 개시한 경우라도, 대응하는 DUT(200) 상태에 따라 송수신하는 신호 및 타이밍이 다르다.
In addition, the plurality of test units 30 each independently test. For example, the plurality of test units 30 have different signals and timings to transmit and receive according to the state of the corresponding DUT 200 even when the test is started at the same timing.

복수의 서브 컨트롤러(32)의 각각은, 복수의 시험부(30) 가운데 서로 다른 1 또는 복수의 시험부(30)에 접속된다. 본 예에서는, 복수의 서브 컨트롤러(32)의 각각은, 2개의 시험부(30)에 접속된다. 복수의 메모리(34)의 각각은, 복수의 서브 컨트롤러(32)의 각각에 일대일로 대응한다. 복수의 메모리(34)의 각각은, 대응하는 서브 컨트롤러(32)에 의해 데이터가 기입 및 판독된다.
Each of the plurality of sub-controllers 32 is connected to one or a plurality of different test units 30 among the plurality of test units 30. In this example, each of the plurality of sub controllers 32 is connected to two test units 30. Each of the plurality of memories 34 corresponds one to one to each of the plurality of sub-controllers 32. In each of the plurality of memories 34, data is written and read by the corresponding sub-controller 32.

복수의 서브 컨트롤러(32)의 각각은, 대응하는 시험부(30)와 보드 컨트롤러(36)의 사이의 데이터의 전송을 제어한다. 또한, 복수의 서브 컨트롤러(32)의 각각은, 시험부(30)의 내부 메모리에 기억된 시험 결과를 독출하여, 메모리(34)에 기억시킨다. 예를 들면 DUT(200)가 비휘발성 메모리이면, 불량 어드레스의 위치를 나타내는 페일 데이터를 대응하는 시험부(30)의 내부 메모리로부터 독출하여, 대응하는 메모리(34)에 기억시킨다. 또한, 복수의 서브 컨트롤러(32)의 각각은, 대응하는 시험부(30)로부터의 지시에 따라, 대응하는 메모리(34)에 기억된 시험 프로그램을 독출하여 대응하는 시험부(30)에 전송한다.
Each of the plurality of sub controllers 32 controls the transfer of data between the corresponding test unit 30 and the board controller 36. Each of the plurality of sub-controllers 32 reads out the test results stored in the internal memory of the test section 30 and stores them in the memory 34. For example, if the DUT 200 is a nonvolatile memory, fail data indicating a location of a bad address is read from the internal memory of the corresponding test section 30 and stored in the corresponding memory 34. In addition, each of the plurality of sub-controllers 32 reads out the test program stored in the corresponding memory 34 and transmits it to the corresponding testing unit 30 according to the instruction from the corresponding testing unit 30. .

보드 컨트롤러(36)는, 네크워크부(28)를 통해서 시험 컨트롤러(26)와 통신 패킷의 교환을 한다. 또한, 보드 컨트롤러(36)는, 시험 컨트롤러(26)로부터 공급된 통신 패킷에 포함되는 명령에 기초하여, 복수의 시험부(30) 가운데 지정된 시험부(30)에 대해서 데이터를 기입한다. 이에 의해, 보드 컨트롤러(36)는, 시험 컨트롤러(26)로부터 공급된 명령에 따라, 복수의 시험부(30)의 각각을 제어할 수 있다.
The board controller 36 exchanges communication packets with the test controller 26 via the network unit 28. Moreover, the board controller 36 writes data to the test part 30 designated among the some test part 30 based on the command contained in the communication packet supplied from the test controller 26. Thereby, the board controller 36 can control each of the some test part 30 according to the command supplied from the test controller 26. FIG.

또한, 보드 컨트롤러(36)는, 통신 패킷에 포함되는 명령에 기초하여, 복수의 시험부(30) 가운데 지정된 시험부(30) 또는 메모리(34)로부터 데이터를 독출한다. 이에 의해, 보드 컨트롤러(36)는, 시험 컨트롤러(26)로부터 공급된 명령에 따라, 지정된 시험부(30)의 시험 결과 등을 시험 컨트롤러(26)에 전송할 수 있다.
In addition, the board controller 36 reads data from the test section 30 or the memory 34 designated among the plurality of test sections 30 based on the instructions included in the communication packet. Thereby, the board controller 36 can transmit the test result etc. of the designated test part 30 to the test controller 26 according to the command supplied from the test controller 26.

도 3은 본 실시 형태에 관한 시험부(30)의 구성을 나타낸다. 시험부(30)는, 집적 회로 디바이스(40)와, 전원 공급부(42)를 구비한다. 집적 회로 디바이스(40)는, 일례로서 1 또는 복수의 칩을 패키지화한 디바이스이다. 전원 공급부(42)는, 구동 전압을 발생하여 집적 회로 디바이스(40)에 공급한다.
3 shows a configuration of a test section 30 according to the present embodiment. The test unit 30 includes an integrated circuit device 40 and a power supply unit 42. The integrated circuit device 40 is a device in which one or a plurality of chips are packaged as an example. The power supply 42 generates a driving voltage and supplies it to the integrated circuit device 40.

집적 회로 디바이스(40)는, 시험 회로(48)와, 복수의 입출력 회로(50)와, 복수의 전압 입력 단자(54)와, 전압 설정부(56)와, 기준 단자(58)를 가진다.
The integrated circuit device 40 includes a test circuit 48, a plurality of input / output circuits 50, a plurality of voltage input terminals 54, a voltage setting unit 56, and a reference terminal 58.

시험 회로(48)는, DUT(200)에 공급해야 하는 시험 신호의 논리를 나타내는 논리 패턴을, DUT(200)의 복수의 핀의 각각에 대응하여 발생한다. 또한, 시험 회로(48)는, DUT(200)의 복수의 핀의 각각으로부터 출력된 응답 신호의 수신값과 해당 응답 신호의 기대값을 비교하여, 대응하는 DUT(200)의 각각의 어드레스 위치마다의 양부를 판정한다.
The test circuit 48 generates a logic pattern indicating the logic of the test signal to be supplied to the DUT 200 in correspondence with each of the plurality of pins of the DUT 200. In addition, the test circuit 48 compares the reception value of the response signal output from each of the plurality of pins of the DUT 200 with the expected value of the response signal, and for each address position of the corresponding DUT 200. Determine whether or not.

복수의 입출력 회로(50)의 각각은, DUT(200)의 복수의 핀의 각각에 접속된다. 복수의 입출력 회로(50)의 각각은, 시험 회로(48)로부터 대응하는 논리 패턴을 수취하여, 수취한 논리 패턴에 따른 전압 레벨의 시험 신호를 출력한다. 복수의 입출력 회로(50)의 각각은, 일례로서 수취한 논리 패턴에 따라 H 논리 전압 또는 L 논리 전압의 시험 신호를 출력한다. 또한, 복수의 입출력 회로(50)의 각각은, 일례로서 수취한 논리 패턴에 따라, 대응하는 핀을 종단 저항을 통해서 종단 전압에 접속한다.
Each of the plurality of input / output circuits 50 is connected to each of the plurality of pins of the DUT 200. Each of the plurality of input / output circuits 50 receives a corresponding logic pattern from the test circuit 48, and outputs a test signal having a voltage level corresponding to the received logic pattern. Each of the plurality of input / output circuits 50 outputs a test signal of an H logic voltage or an L logic voltage in accordance with a logic pattern received as an example. Each of the plurality of input / output circuits 50 connects the corresponding pin to the termination voltage via the termination resistor in accordance with the logic pattern received as an example.

또한, 복수의 입출력 회로(50)의 각각은, 대응하는 DUT(200)의 대응하는 핀으로부터 응답 신호를 입력한다. 복수의 입출력 회로(50)의 각각은, 입력한 응답 신호의 레벨을 임계값 레벨과 비교하여, 응답 신호의 값을 나타내는 논리 신호를 시험 회로(48)에 공급한다.
In addition, each of the plurality of input / output circuits 50 inputs a response signal from the corresponding pin of the corresponding DUT 200. Each of the plurality of input / output circuits 50 compares the level of the input response signal with the threshold level, and supplies the test circuit 48 with a logic signal indicating the value of the response signal.

여기서, 복수의 입출력 회로(50)의 각각은, 외부의 전원 공급부(42)로부터 공급된 구동 전압을 수취하여, 수취한 구동 전압에 의해 동작한다. 복수의 입출력 회로(50)의 각각은, 일례로서 구동 전압으로서 H 논리 전압 및 L 논리 전압을 수취한다. 이에 의해, 복수의 입출력 회로(50)의 각각은, 외부의 전원 공급부(42)의 전력에 의해 시험 신호를 출력할 수 있다. 또한, 복수의 입출력 회로(50)의 각각은, 구동 전압으로서 종단 전압을 수취한다. 이에 의해, 복수의 입출력 회로(50)의 각각은, 외부의 전원 공급부(42)의 전력에 의해 대응하는 핀을 종단시킬 수 있다.
Here, each of the plurality of input / output circuits 50 receives the drive voltage supplied from the external power supply unit 42 and operates by the received drive voltage. Each of the plurality of input / output circuits 50 receives an H logic voltage and an L logic voltage as driving voltages, for example. As a result, each of the plurality of input / output circuits 50 can output the test signal by the power of the external power supply unit 42. Each of the plurality of input / output circuits 50 receives a termination voltage as a driving voltage. As a result, each of the plurality of input / output circuits 50 can terminate the corresponding pin by the power of the external power supply unit 42.

복수의 전압 입력 단자(54)의 각각은, 복수의 입출력 회로(50)의 각각에 대응하여 설치되어, 대응하는 입출력 회로(50)를 구동하기 위한 구동 전압을 외부의 전원 공급부(42)로부터 수취한다. 본 예에서는, 집적 회로 디바이스(40)는, 복수의 입출력 회로(50)의 각각에 대응하여, 제1 전압 입력 단자(54-1), 제2 전압 입력 단자(54-2) 및 제3 전압 입력 단자(54-3)를 가진다.
Each of the plurality of voltage input terminals 54 is provided corresponding to each of the plurality of input / output circuits 50, and receives a driving voltage from the external power supply unit 42 for driving the corresponding input / output circuit 50. do. In this example, the integrated circuit device 40 corresponds to each of the plurality of input / output circuits 50 and includes a first voltage input terminal 54-1, a second voltage input terminal 54-2, and a third voltage. It has an input terminal 54-3.

제1 전압 입력 단자(54-1)는, H 논리 전압을 전원 공급부(42)로부터 수취한다. 제2 전압 입력 단자(54-2)는, L 논리 전압을 전원 공급부(42)로부터 수취한다. 제3 전압 입력 단자(54-3)는, 종단 전압을 전원 공급부(42)로부터 수취한다. 이에 의해, 복수의 입출력 회로(50)의 각각은, 외부의 전원 공급부(42)로부터 구동 전압을 수취할 수 있다.
The first voltage input terminal 54-1 receives the H logic voltage from the power supply 42. The second voltage input terminal 54-2 receives the L logic voltage from the power supply 42. The third voltage input terminal 54-3 receives the termination voltage from the power supply 42. Thereby, each of the some input / output circuits 50 can receive a drive voltage from the external power supply part 42.

전압 설정부(56)는, 외부로부터 수취하는 구동 전압의 기준이 되는 기준값을 발생한다. 보다 구체적으로는, 전압 설정부(56)는, 복수의 입출력 회로(50)에 공급해야 하는 구동 전압과 동일한 기준 전압을 기준값으로서 발생한다.
The voltage setting unit 56 generates a reference value serving as a reference for the drive voltage received from the outside. More specifically, the voltage setting unit 56 generates as the reference value the same reference voltage as the drive voltage to be supplied to the plurality of input / output circuits 50.

본 예에서는, 전압 설정부(56)는, 제1 설정부(62)와, 제2 설정부(64)와, 제3 설정부(66)를 가진다. 제1 설정부(62)는, H 논리 전압과 동일한 제1 기준 전압을 발생한다. 제2 설정부(64)는, L 논리 전압과 동일한 제2 기준 전압을 발생한다. 제3 설정부(66)는, 종단 전압과 동일한 제3 기준 전압을 발생한다. 제1 설정부(62), 제2 설정부(64) 및 제2 설정부(64)는, 일례로서 DA 컨버터이다.
In this example, the voltage setting unit 56 includes a first setting unit 62, a second setting unit 64, and a third setting unit 66. The first setting unit 62 generates a first reference voltage equal to the H logic voltage. The second setting unit 64 generates a second reference voltage equal to the L logic voltage. The third setting unit 66 generates a third reference voltage that is the same as the termination voltage. The 1st setting part 62, the 2nd setting part 64, and the 2nd setting part 64 are DA converters as an example.

기준 단자(58)는, 전압 설정부(56)에 의해 발생된 기준값을 외부에 출력한다. 보다 구체적으로는, 기준 단자(58)는, 전압 설정부(56)에 의해 발생된 기준 전압을 기준값으로서 외부에 출력한다. 본 예에서는, 집적 회로 디바이스(40)는, 제1 기준 단자(58-1)와, 제2 기준 단자(58-2)와, 제3 기준 단자(58-3)를 가진다. 제1 기준 단자(58-1)는, 제1 설정부(62)에 의해 발생된 제1 기준 전압을 외부에 출력한다. 제2 기준 단자(58-2)는, 제2 설정부(64)에 의해 발생된 제2 기준 전압을 외부에 출력한다. 제3 기준 단자(58-3)는, 제3 설정부(66)에 의해 발생된 제3 기준 전압을 외부에 출력한다.
The reference terminal 58 outputs the reference value generated by the voltage setting unit 56 to the outside. More specifically, the reference terminal 58 outputs the reference voltage generated by the voltage setting unit 56 to the outside as a reference value. In this example, the integrated circuit device 40 has a first reference terminal 58-1, a second reference terminal 58-2, and a third reference terminal 58-3. The first reference terminal 58-1 outputs the first reference voltage generated by the first setting unit 62 to the outside. The second reference terminal 58-2 outputs the second reference voltage generated by the second setting unit 64 to the outside. The third reference terminal 58-3 outputs the third reference voltage generated by the third setting unit 66 to the outside.

전원 공급부(42)는, 집적 회로 디바이스(40)로부터 출력된 기준값에 따른 구동 전압을 발생하여 집적 회로 디바이스(40)에 공급한다. 보다 구체적으로는, 전원 공급부(42)는, 기준 단자(58)로부터 출력된 기준 전압을, 전류 버퍼 회로에 의해 전력 증폭한 구동 전압을 발생한다. 즉, 전원 공급부(42)는, 구동 전압을 일정하게 하고, 전류를 부하에 따라 증폭한다.
The power supply 42 generates a driving voltage corresponding to the reference value output from the integrated circuit device 40 and supplies it to the integrated circuit device 40. More specifically, the power supply unit 42 generates a drive voltage obtained by amplifying the reference voltage output from the reference terminal 58 by the current buffer circuit. In other words, the power supply 42 makes the drive voltage constant and amplifies the current according to the load.

본 예에서, 전원 공급부(42)는, 제1 공급부(72)와, 제2 공급부(74)와, 제3 공급부(76)를 가진다. 제1 공급부(72)는, 제1 기준 전압을 전력 증폭한 H 논리 전압을 발생한다. 제2 공급부(74)는, 제2 기준 전압을 전력 증폭한 L 논리 전압을 발생한다. 제3 공급부(76)는, 제3 기준 전압을 전력 증폭한 종단 전압을 발생한다.
In this example, the power supply unit 42 has a first supply unit 72, a second supply unit 74, and a third supply unit 76. The first supply unit 72 generates an H logic voltage obtained by power amplifying the first reference voltage. The second supply unit 74 generates an L logic voltage obtained by power amplifying the second reference voltage. The third supply unit 76 generates a termination voltage obtained by power amplifying the third reference voltage.

또한, 전원 공급부(42)는, 발생한 구동 전압을, 집적 회로 디바이스(40)의 복수의 전압 입력 단자(54)의 각각에 분배하여 공급한다. 전원 공급부(42)는, 일례로서 구동 전압의 출력단과 복수의 전압 입력 단자(54)의 각각을 접속하는 복수의 배선을 통해서, 구동 전압을 공급한다.
In addition, the power supply unit 42 distributes and supplies the generated drive voltage to each of the plurality of voltage input terminals 54 of the integrated circuit device 40. The power supply part 42 supplies a drive voltage through the some wiring which connects the output terminal of a drive voltage and each of the some voltage input terminal 54 as an example.

이상과 같은 구성의 시험부(30)에 의하면, 집적 회로 디바이스(40)로부터 DUT(200)에 공급해야 하는 시험 신호의 수가 많은 경우라도, 집적 회로 디바이스(40)의 내부의 전원을 크게 하지 않고, 전류 공급 능력을 높게 할 수 있다.
According to the test unit 30 having the above configuration, even when the number of test signals to be supplied from the integrated circuit device 40 to the DUT 200 is large, the power supply inside the integrated circuit device 40 is not increased. The current supply capability can be increased.

또한, 집적 회로 디바이스(40)는, 복수의 입출력 회로(50)의 각각에 공급해야 하는 구동 전압이 같은 값인 경우, 복수의 전압 입력 단자(54)를 내부에서 접속 하는 접속선을 더 가져도 된다. 이에 의해, 집적 회로 디바이스(40)는, 복수의 입출력 회로(50)로부터 출력되는 시험 신호의 전압을 정확하게 동일 레벨로 할 수 있다.
In addition, the integrated circuit device 40 may further have a connection line connecting the plurality of voltage input terminals 54 internally when the driving voltages to be supplied to each of the plurality of input / output circuits 50 have the same value. . Thereby, the integrated circuit device 40 can make the voltage of the test signal output from the some input / output circuit 50 the same level exactly.

도 4는 본 실시 형태에 관한 입출력 회로(50)의 구성을 나타낸다. 입출력 회로(50)는, 일례로서 입출력 단자(78)와, 드라이버(80)와, 제1 컴퍼레이터(82)와, 제2 컴퍼레이터(84)와, 종단 저항(86)과, 스위치(88)를 포함한다. 입출력 단자(78)는, DUT(200)에서의 대응하는 핀에 접속된다.
4 shows the configuration of the input / output circuit 50 according to the present embodiment. The input / output circuit 50 is, for example, an input / output terminal 78, a driver 80, a first comparator 82, a second comparator 84, a termination resistor 86, and a switch 88. ). The input / output terminal 78 is connected to the corresponding pin in the DUT 200.

드라이버(80)는, 시험 회로(48)로부터 발생된 논리 패턴이 입력단에게 주어지고, 출력단이 입출력 단자(78)에 접속된다. 그리고, 드라이버(80)는, H 논리를 나타내는 논리 패턴을 수취한 것에 따라, 제1 전압 입력 단자(54-1)를 통해서 수취한 H 논리 전압 VIH를 출력한다. 또한, 드라이버(80)는, L 논리를 나타내는 논리 패턴을 수취한 것에 따라, 제2 전압 입력 단자(54-2)를 통해서 수취한 L 논리 전압 VIL를 출력한다.
In the driver 80, a logic pattern generated from the test circuit 48 is given to the input terminal, and the output terminal is connected to the input / output terminal 78. The driver 80 outputs the H logic voltage V IH received through the first voltage input terminal 54-1 in response to receiving the logic pattern indicating the H logic. In addition, the driver 80 outputs the L logic voltage V IL received through the second voltage input terminal 54-2 in response to receiving the logic pattern indicating the L logic.

제1 컴퍼레이터(82)는, 마이너스측 입력단에, 응답 신호가 H 논리인지 여부를 판정하기 위한 H측 임계값 전압 VOH를 수취한다. 또한, 제1 컴퍼레이터(82)는, 플러스측 입력단이 입출력 단자(78)에 접속된다. 그리고, 제1 컴퍼레이터(82)는, 입출력 단자(78)을 통해서 수취한 응답 신호가 H측 임계값 전압 VOH 이상인지 여부를 나타내는 논리 신호를 출력한다.
The first comparator 82 receives the H side threshold voltage V OH for determining whether the response signal is H logic at the negative input terminal. In the first comparator 82, a positive side input terminal is connected to an input / output terminal 78. The first comparator 82 outputs a logic signal indicating whether or not the response signal received through the input / output terminal 78 is equal to or higher than the H side threshold voltage V OH .

제2 컴퍼레이터(84)는, 플러스측 입력단에, 응답 신호가 L 논리인지 여부를 판정하기 위한 L측 임계값 전압 VOL을 수취한다. 또한, 제2 컴퍼레이터(84)는, 마이너스측 입력단이 입출력 단자(78)에 접속된다. 그리고, 제2 컴퍼레이터(84)는, 입출력 단자(78)를 통해서 수취한 응답 신호가 L측 임계값 전압 VOL 이하인지 여부를 나타내는 논리 신호를 출력한다.
The second comparator 84 receives the L side threshold voltage VOL for determining whether the response signal is L logic at the positive input terminal. The second comparator 84 has a negative input terminal connected to the input / output terminal 78. The second comparator 84 outputs a logic signal indicating whether or not the response signal received through the input / output terminal 78 is equal to or less than the L-side threshold voltage VOL .

종단 저항(86)은, DUT(200)의 핀을 종단하는 저항값을 가진다. 종단 저항(86)은, 일례로서 50Ω또는 75Ω의 저항값을 가진다. 종단 저항(86)은, 일단이 스위치(88)를 통해서 입출력 단자(78)에 접속되고, 타단에 제3 전압 입력 단자(54-3)를 통해서 수취한 종단 전압 VT가 공급된다. 스위치(88)는, 대응하는 핀을 종단하는 것을 나타내는 논리 패턴을 수취한 것에 따라 입출력 단자(78)와 종단 저항(86)을 접속하고, 대응하는 핀을 종단하는 것 이외의 논리 패턴을 수취한 것에 따라 입출력 단자(78)와 종단 저항(86)을 개방한다.
The termination resistor 86 has a resistance value for terminating the pin of the DUT 200. The termination resistor 86 has a resistance value of 50 Ω or 75 Ω as an example. One end of the termination resistor 86 is connected to the input / output terminal 78 via the switch 88, and the other end terminal is supplied with the termination voltage V T received through the third voltage input terminal 54-3. The switch 88 receives the logic pattern other than terminating the corresponding pin by connecting the input / output terminal 78 and the termination resistor 86 in response to receiving the logic pattern indicating the termination of the corresponding pin. Accordingly, the input / output terminal 78 and the termination resistor 86 are opened.

이러한 구성의 입출력 회로(50)는, 외부의 전원 공급부(42)에 의해 공급된 구동 전압에 기초하여 시험 신호를 출력할 수 있다. 또한, 이러한 입출력 회로(50)는, DUT(200)의 대응하는 핀을, 종단 저항을 통해서 외부의 전원 공급부(42)에 의해 공급된 종단 전압에 접속할 수 있다.
The input / output circuit 50 of such a structure can output a test signal based on the drive voltage supplied by the external power supply part 42. In addition, the input / output circuit 50 may connect a corresponding pin of the DUT 200 to a termination voltage supplied by an external power supply unit 42 through a termination resistor.

도 5는 복수의 전원부(90)를 더 구비한 시험 보드(20)의 구성을 나타낸다. 복수의 시험 보드(20)의 각각은, 복수의 전원부(90)를 더 구비하는 구성이어도 된다.
5 shows a configuration of a test board 20 further including a plurality of power supply units 90. Each of the plurality of test boards 20 may further include a plurality of power supply units 90.

복수의 전원부(90)의 각각은, 복수의 집적 회로 디바이스(40)의 각각에 일대일로 대응하여 설치된다. 본 예에서는, 복수의 전원부(90)의 각각은, 대응하는 시험부(30) 내에 설치된다.
Each of the plurality of power supply units 90 is provided to correspond to the plurality of integrated circuit devices 40 in a one-to-one correspondence. In this example, each of the plurality of power supply units 90 is provided in the corresponding test unit 30.

복수의 전원부(90)의 각각은, 외부 전원으로부터 공급된 전압을 미리 정해진 변동 범위에 안정화한 전원 전압을 생성한다. 복수의 전원부(90)의 각각은, 일례로서 외부 전원으로부터 공급된 전압을 강압하여, 미리 정해진 변동 범위(예를 들면, 5 볼트의 ±5%의 범위)에 안정화한 전원 전압을 생성한다. 그리고, 복수의 전원부(90)의 각각은, 대응하는 집적 회로 디바이스(40)에, 생성한 전원 전압을 공급한다.
Each of the plurality of power supply units 90 generates a power supply voltage in which a voltage supplied from an external power supply is stabilized in a predetermined variation range. Each of the plurality of power supply units 90 steps down the voltage supplied from an external power supply as an example, to generate a power supply voltage stabilized in a predetermined fluctuation range (for example, a range of ± 5% of 5 volts). Each of the plurality of power supply units 90 supplies the generated power supply voltage to the corresponding integrated circuit device 40.

이러한 시험 보드(20)에 의하면, 집적 회로 디바이스(40)가 허용하는 전원 전압의 변동 범위가, 외부 전원으로부터 출력되는 전압의 변화량보다도 좁은 경우라도, 집적 회로 디바이스(40)를 안정적으로 동작시킬 수 있다.
According to such a test board 20, even when the fluctuation range of the power supply voltage which the integrated circuit device 40 allows is narrower than the change amount of the voltage output from an external power supply, the integrated circuit device 40 can be operated stably. have.

이상, 본 발명을 실시의 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 청구의 범위의 기재로부터 분명하다.
Although the present invention has been described using the embodiments, the technical scope of the present invention is not limited to the scope described in the above embodiments. It is apparent to those skilled in the art that various changes or improvements can be added to the above embodiments. It is clear from description of a claim that the form which added such a change or improvement can also be included in the technical scope of this invention.

청구의 범위, 명세서, 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리로 이용하지 않는 한, 임의의 순서로 실현할 수 있다는 것에 유의해야 한다. 청구의 범위, 명세서, 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음으로,」등을 이용하여 설명했다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.The order of execution of each process such as operations, procedures, steps, and steps in the devices, systems, programs, and methods shown in the claims, the specification, and the drawings is specifically stated as "before", "before", and the like. It should be noted that the present invention may be realized in any order unless the output of the previous process is used in the subsequent process. Regarding the operation flow in the claims, the specification, and the drawings, the description is made by using "first," "next," and the like for convenience, but it does not mean that it is essential to carry out in this order.

10 시험 장치
20 시험 보드
22 제어 보드
24 디바이스 접속부
26 시험 컨트롤러
28 네크워크부
30 시험부
32 서브 컨트롤러
34 메모리
36 보드 컨트롤러
40 집적 회로 디바이스
42 전원 공급부
48 시험 회로
50 입출력 회로
54 전압 입력 단자
56 전압 설정부
58 기준 단자
62 제1 설정부
64 제2 설정부
66 제3 설정부
72 제1 공급부
74 제2 공급부
76 제3 공급부
78 입출력 단자
80 드라이버
82 제1 컴퍼레이터
84 제2 컴퍼레이터
86 종단 저항
88 스위치
90 전원부
200 DUT10 test device
20 trial board
22 control board
24 device connections
26 test controller
28 Network part
30 test parts
32 sub controller
34 memory
36 board controller
40 integrated circuit devices
42 Power Supply
48 test circuit
50 input / output circuit
54 voltage input terminal
56 Voltage setting section
58 reference terminals
62 First setting part
64 2nd setting part
66 3rd setting part
72 first supply
74 Second Supply Unit
76 Third Supply Unit
78 I / O Terminal
80 driver
82 1st comparator
84 2nd comparator
86 termination resistor
88 switch
90 power supply
200 DUT

Claims (11)

삭제delete 삭제delete 외부로부터 수취하는 구동 전압의 기준이 되는 기준값을 출력하는 기준 단자를 가지는 집적 회로 디바이스; 및
상기 기준값에 따른 상기 구동 전압을 발생하여 상기 집적 회로 디바이스에 공급하는 전압 공급부
를 포함하고,
상기 집적 회로 디바이스는, 복수의 회로와, 상기 복수의 회로 가운데 대응하는 회로를 구동하기 위한 상기 구동 전압을 외부로부터 수취하는 복수의 전압 입력 단자를 포함하고,
상기 전압 공급부는, 상기 구동 전압을 상기 복수의 전압 입력 단자의 각각에 분배하여 공급하는,
전압을 공급하는 장치.
An integrated circuit device having a reference terminal for outputting a reference value which is a reference for a drive voltage received from the outside; And
A voltage supply unit generating the driving voltage according to the reference value and supplying the integrated circuit device
Lt; / RTI &gt;
The integrated circuit device includes a plurality of circuits and a plurality of voltage input terminals for receiving the drive voltage for driving a corresponding circuit among the plurality of circuits from the outside,
The voltage supply unit divides and supplies the driving voltage to each of the plurality of voltage input terminals.
Device for supplying voltage.
제3항에 있어서,
상기 집적 회로 디바이스는, 상기 복수의 전압 입력 단자를 내부에서 접속하는 접속선을 포함하는,
전압을 공급하는 장치.
The method of claim 3,
The integrated circuit device includes a connection line for connecting the plurality of voltage input terminals therein,
Device for supplying voltage.
외부로부터 수취하는 구동 전압의 기준이 되는 기준값을 출력하는 기준 단자를 가지는 집적 회로 디바이스; 및
상기 기준값에 따른 상기 구동 전압을 발생하여 상기 집적 회로 디바이스에 공급하는 전압 공급부
를 포함하고,
상기 집적 회로 디바이스는, 상기 구동 전압과 동일한 기준 전압을 상기 기준값으로서 출력하고,
상기 전압 공급부는, 상기 기준 전압을 전력 증폭한 상기 구동 전압을 발생하고,
상기 집적 회로 디바이스는, 피시험 디바이스를 시험하는,
전압을 공급하는 장치.
An integrated circuit device having a reference terminal for outputting a reference value which is a reference for a drive voltage received from the outside; And
A voltage supply unit generating the driving voltage according to the reference value and supplying the integrated circuit device
Lt; / RTI &gt;
The integrated circuit device outputs a reference voltage equal to the drive voltage as the reference value,
The voltage supply unit generates the driving voltage by power amplifying the reference voltage,
The integrated circuit device is configured to test a device under test,
Device for supplying voltage.
제5항에 있어서,
상기 집적 회로 디바이스는, 상기 피시험 디바이스에 대해서 신호를 공급하는 복수의 드라이버를 포함하고,
상기 전압 공급부는, 상기 복수의 드라이버가 출력하는 시험 신호의 H 논리 전압 및 L 논리 전압을 상기 구동 전압으로서 발생하는,
전압을 공급하는 장치.
6. The method of claim 5,
The integrated circuit device includes a plurality of drivers for supplying a signal to the device under test,
The voltage supply unit generates, as the drive voltage, an H logic voltage and an L logic voltage of a test signal output by the plurality of drivers.
Device for supplying voltage.
제5항에 있어서,
상기 집적 회로 디바이스는, 상기 피시험 디바이스의 핀을 종단시키는 종단 저항을 포함하고,
상기 전압 공급부는, 상기 종단 저항을 통해서 상기 핀에 접속하는 종단 전압을 상기 구동 전압으로서 발생하는,
전압을 공급하는 장치.
6. The method of claim 5,
The integrated circuit device includes a termination resistor terminating a pin of the device under test,
The voltage supply unit generates a termination voltage connected to the pin through the termination resistor as the drive voltage.
Device for supplying voltage.
외부로부터 수취하는 구동 전압의 기준이 되는 기준값을 출력하는 기준 단자를 가지는 집적 회로 디바이스; 및
상기 기준값에 따른 상기 구동 전압을 발생하여 상기 집적 회로 디바이스에 공급하는 전압 공급부
를 포함하고,
상기 전압을 공급하는 장치는, 피시험 디바이스를 시험하는 복수의 시험 보드를 구비하는 장치이고,
상기 복수의 시험 보드의 각각은,
각각이 피시험 디바이스를 시험하는 복수의 상기 집적 회로 디바이스;
복수의 상기 전압 공급부; 및
상기 복수의 집적 회로 디바이스의 각각에 대응하여 설치되어, 외부 전원으로부터 공급된 전압을 미리 정해진 변동 범위에 안정화한 전원 전압을 생성하여 대응하는 집적 회로 디바이스에 공급하는 복수의 전원부
를 포함하는,
전압을 공급하는 장치.
An integrated circuit device having a reference terminal for outputting a reference value which is a reference for a drive voltage received from the outside; And
A voltage supply unit generating the driving voltage according to the reference value and supplying the integrated circuit device
Lt; / RTI &gt;
The apparatus for supplying the voltage is an apparatus including a plurality of test boards for testing the device under test,
Each of the plurality of test boards,
A plurality of said integrated circuit devices each testing a device under test;
A plurality of the voltage supply units; And
A plurality of power supply units provided corresponding to each of the plurality of integrated circuit devices to generate a power supply voltage that stabilizes a voltage supplied from an external power supply to a predetermined variation range and supply the corresponding integrated circuit device to a corresponding integrated circuit device;
/ RTI &gt;
Device for supplying voltage.
제8항에 있어서,
상기 복수의 전원부는, 상기 외부 전원으로부터 공급된 전압을 강압하여 상기 전원 전압을 생성하는,
전압을 공급하는 장치.
9. The method of claim 8,
The plurality of power supply units to step down the voltage supplied from the external power supply to generate the power supply voltage,
Device for supplying voltage.
외부로부터 수취하는 구동 전압의 기준이 되는 기준값을 출력하는 기준 단자를 가지는 집적 회로 디바이스; 및
상기 기준값에 따른 상기 구동 전압을 발생하여 상기 집적 회로 디바이스에 공급하는 전압 공급부
를 포함하고,
상기 전압 공급부는 상기 구동 전압을 일정하게 하고, 전류를 부하에 따라 증폭하는,
전압을 공급하는 장치.
An integrated circuit device having a reference terminal for outputting a reference value which is a reference for a drive voltage received from the outside; And
A voltage supply unit generating the driving voltage according to the reference value and supplying the integrated circuit device
Lt; / RTI &gt;
The voltage supply unit makes the driving voltage constant and amplifies the current according to the load.
Device for supplying voltage.
제3항, 제8항 및 제10항 중 어느 한 항에 있어서,
상기 집적 회로 디바이스는, 상기 구동 전압과 동일한 기준 전압을 상기 기준값으로서 출력하고,
상기 전압 공급부는, 상기 기준 전압을 전력 증폭한 상기 구동 전압을 발생하는,
전압을 공급하는 장치.The method according to any one of claims 3, 8 and 10,
The integrated circuit device outputs a reference voltage equal to the drive voltage as the reference value,
The voltage supply unit generates the driving voltage by power amplifying the reference voltage.
Device for supplying voltage.
KR1020117027384A 2010-04-16 2011-02-10 Apparatus for supplying voltage KR101374339B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010095141A JP2011226854A (en) 2010-04-16 2010-04-16 Voltage supply apparatus
JPJP-P-2010-095141 2010-04-16
PCT/JP2011/000778 WO2011129044A1 (en) 2010-04-16 2011-02-10 Apparatus for supplying voltage

Publications (2)

Publication Number Publication Date
KR20120034618A KR20120034618A (en) 2012-04-12
KR101374339B1 true KR101374339B1 (en) 2014-03-17

Family

ID=44798434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117027384A KR101374339B1 (en) 2010-04-16 2011-02-10 Apparatus for supplying voltage

Country Status (4)

Country Link
JP (1) JP2011226854A (en)
KR (1) KR101374339B1 (en)
TW (1) TW201205101A (en)
WO (1) WO2011129044A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106405441B (en) * 2016-11-13 2023-08-04 深圳市迅特通信技术股份有限公司 Aging test device of optical module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2977593B2 (en) 1990-09-25 1999-11-15 安藤電気株式会社 3-value output circuit of IC tester
JP2000241509A (en) 1999-02-24 2000-09-08 Nec Corp Semiconductor integrated circuit-measuring apparatus
JP2003215165A (en) 2002-01-22 2003-07-30 Shibasoku:Kk Power source circuit
WO2009125491A1 (en) 2008-04-11 2009-10-15 株式会社アドバンテスト Driver circuit and testing apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7290192B2 (en) * 2003-03-31 2007-10-30 Advantest Corporation Test apparatus and test method for testing plurality of devices in parallel
US7453258B2 (en) * 2004-09-09 2008-11-18 Formfactor, Inc. Method and apparatus for remotely buffering test channels

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2977593B2 (en) 1990-09-25 1999-11-15 安藤電気株式会社 3-value output circuit of IC tester
JP2000241509A (en) 1999-02-24 2000-09-08 Nec Corp Semiconductor integrated circuit-measuring apparatus
JP2003215165A (en) 2002-01-22 2003-07-30 Shibasoku:Kk Power source circuit
WO2009125491A1 (en) 2008-04-11 2009-10-15 株式会社アドバンテスト Driver circuit and testing apparatus

Also Published As

Publication number Publication date
JP2011226854A (en) 2011-11-10
KR20120034618A (en) 2012-04-12
WO2011129044A1 (en) 2011-10-20
TW201205101A (en) 2012-02-01

Similar Documents

Publication Publication Date Title
US20140253099A1 (en) Semiconductor device on device interface board and test system using the same
CN110268277B (en) Functionality tester for printed circuit boards, and related systems and methods
US7272765B2 (en) Test apparatus and test method for testing plurality of devices in parallel
US8149901B2 (en) Channel switching circuit
US7979745B2 (en) On-chip debug emulator, debugging method, and microcomputer
CN104965168B (en) A kind of FPGA for integrated circuit testing configures system and method
US9013204B2 (en) Test system and test method for PCBA
US20060015785A1 (en) Test apparatus for mixed-signal semiconductor device
KR100989588B1 (en) Testing apparatus
US20060200718A1 (en) Boundary scan testing system
KR102154064B1 (en) Test board, test system having the same and manufacturing method thereof
KR100916762B1 (en) semiconductor device test system
CN110855515A (en) Vehicle-mounted CAN network test auxiliary device
KR101750927B1 (en) Semiconductor test apparatus
US20110085608A1 (en) Communication system, test apparatus, communication apparatus, communication method and test method
CN204789920U (en) A FPGA disposes system for integrated circuit test
CN102435937A (en) Method and Apparatus for Testing Integrated Circuits
JP2006343146A (en) Testing device
TWI502596B (en) Memory testing method, memory testing apparatus, and adapter thereof
KR101374339B1 (en) Apparatus for supplying voltage
JP2011247589A (en) Testing device, control board, and method for configuring testing device
CN201828904U (en) Function test load simulation device based on network
JP2003043124A (en) Testing device and calibration method
CN218213140U (en) Communication module, computer equipment and test system
JP2008286773A (en) Probe card and dut card provided with mixed signal processing circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 7