KR101373118B1 - Ｆｐｇａ내 ｄｓｐ 블록을 이용한 ｌｅｄ 전광판 자동 휘도 제어 시스템 및 방법 - Google Patents

Ｆｐｇａ내 ｄｓｐ 블록을 이용한 ｌｅｄ 전광판 자동 휘도 제어 시스템 및 방법 Download PDF

Info

Publication number
KR101373118B1
KR101373118B1 KR1020130141555A KR20130141555A KR101373118B1 KR 101373118 B1 KR101373118 B1 KR 101373118B1 KR 1020130141555 A KR1020130141555 A KR 1020130141555A KR 20130141555 A KR20130141555 A KR 20130141555A KR 101373118 B1 KR101373118 B1 KR 101373118B1
Authority
KR
South Korea
Prior art keywords
image data
gamma correction
bit image
luminance
bit
Prior art date
Application number
KR1020130141555A
Other languages
English (en)
Inventor
김권일
Original Assignee
포스텍네트웍스(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포스텍네트웍스(주) filed Critical 포스텍네트웍스(주)
Priority to KR1020130141555A priority Critical patent/KR101373118B1/ko
Application granted granted Critical
Publication of KR101373118B1 publication Critical patent/KR101373118B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템 및 방법에 관한 것으로서, DVI로부터 입력받은 R, G, B 각각 8비트 영상 데이터, 및 R, G, B 각각 6비트 휘도조정 데이터를 부제어기(20)로 전송하는 주제어기(10); 주제어기(10)로부터 수신한 R, G, B 각각 8비트 영상 데이터를 기 설정된 감마 보정값에 따라 감마보정을 수행하고, 감마값이 보정된 R, G, B 각각 12비트 영상 데이터와 R, G, B 각각의 6비트 휘도조정 데이터를 곱셈하여 휘도조정 연산을 수행하는 부제어기(20); 및 부제어기(20)로부터 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 수신하여 출력하도록 제어하는 전광판 모듈(30);를 포함한다.
상기와 같은 본 발명에 따르면, 부제어기의 FPGA에 위치한 DSP 블록 내에서 R, G, B 각각 8비트 영상을 12비트 영상으로 감마보정을 수행하고, 감마보정된 R, G, B 각각 12비트 영상에 대한 휘도를 조정함으로써, 휘도조정 및 감마보정을 위한 별도의 장치를 추가하지 않고도 고해상도의 전광판을 구현하는 효과가 있다.

Description

ＦＰＧＡ내 ＤＳＰ 블록을 이용한 ＬＥＤ 전광판 자동 휘도 제어 시스템 및 방법{The automatic brightness control system and method for the LED electronic signs using the DSP block in the FPGA}
본 발명은 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템 및 방법에 관한 것으로써, 고해상도 영상처리 기반의 전광판 시스템의 부피를 최소화하고 가격을 낮추어, 단일 DSP(Digital Signal Processor)를 통해 고해상도의 전광판을 구현하는 기술에 관한 것이다.
일반적으로, 전광판은 다수의 전구를 평면에 배열하고 전류를 통하여 각종의 정보를 가시적인 형태로 표시하는 장치이다. 전광판은 초기에는 전구나 형광등을 주로 사용하였으나, 근래에는 친환경적이면서 수명이 긴 LED가 널리 사용되고 있다.
대한민국 등록특허 제0914209호(전광판 시스템, 전광판 화질 제어 정보 전송 방법 및 화질 제어정보가 포함된 영상 데이터를 이용한 전광판 영상 화질 제어방법)에는, 전광판 시스템에 대한 기술이 개시되어 있다.
전술한 선행특허는 도 1에 도시된 바와 같이, 영상 신호와 화질 제어 정보를 출력하는 제어 PC; 상기 제어 PC로부터 상기 영상 신호와 화질 제어정보를 수신하면, 상기 화질 제어정보를 상기 영상 신호에서 영상 데이터가 유효하지 않는 H_Sync 필드를 통해 출력하는 메인 컨트롤러; 상기 메인 컨트롤러부터 상기 화질 제어정보가 포함된 영상 신호를 수신하면, 상기 영상 신호로부터 상기 화질 제어정보를 추출하고 상기 추출된 화질 제어정보에 기초하여 영상 데이터를 보정하여 출력하는 전광판 컨트롤러; 및 상기 화질 보정된 영상 데이터를 디스플레이하는 전광판;을 포함하는 구성이다.
정리하면, 선행특허의 경우, 전광판 컨트롤러(서브 컨트롤러)가 제어 PC로부터 수신한 영상 신호에서 화질 제어정보를 추출하고, 추출된 화질 제어정보(감마, 밝기, 휘도)에 기초하여 보정된 영상 데이터를 출력하기 때문에, 메인 컨트롤러에서 가공되는 데이터 용량을 감소시킬 수 있다.
그러나, 선행특허의 경우, 메인컨트롤러가 수행하던 영상 데이터 보정을 서브 컨트롤러가 수행함에 따라 컨트롤러의 개수와 전송선로의 링크 수를 절감시킬 수 있으나, 서브 컨트롤러에 부하가 집중되어 연산속도가 느려지고 용량이 커져 하드웨어 장치의 비용이 증가되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하고자 안출된 것으로, 주제어기의 FPGA(Field-Programmable Gate Array)에 위치한 DSP(Digital Signal Processor) 블록 내에서 R, G, B 각각 8비트 영상의 휘도를 조정하고, 부제어기의 FPGA에 위치한 DSP 블록 내에서 휘도가 조정된 영상의 R, G, B 각각을 12비트 영상으로 감마보정을 수행함으로써, 휘도조정 및 감마보정을 위한 별도의 장치를 추가하지 않고도 고해상도의 전광판을 구현하는데 그 목적이 있다.
또한, 본 발명은 부제어기의 FPGA에 위치한 DSP 블록 내에서 R, G, B 각각 8비트 영상을 12비트 영상으로 감마보정을 수행하고, 감마보정된 R, G, B 각각 12비트 영상에 대한 휘도를 조정함으로써, 휘도조정 및 감마보정을 위한 별도의 장치를 추가하지 않고도 고해상도의 전광판을 구현하는데 그 목적이 있다.
그리고, 본 발명은 주제어기의 FPGA에 위치한 DSP 블록 내에서 R, G, B 각각 8비트 영상의 휘도를 조정하고, 휘도가 조정된 영상의 R, G, B 각각을 12비트 영상으로 감마보정을 수행함으로써, 휘도조정 및 감마보정을 위한 별도의 장치를 추가하지 않고도 고해상도의 전광판을 구현하는데 그 목적이 있다.
이러한 기술적 과제를 달성하기 위한 본 발명의 제1 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템은, DVI(Digital Video Interface)로부터 입력받은 R, G, B 각각 8비트 영상 데이터와, R, G, B 각각 기 설정된 6비트 휘도조정 데이터를 곱셈하여 휘도조정 연산을 수행하는 주제어기(10); 주제어기(10)로부터 휘도가 조정된 R, G, B 각각 8비트 영상 데이터를 수신하여 기 설정된 감마 보정값에 따라 감마보정을 수행하는 부제어기(20); 및 부제어기(20)로부터 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 수신하여 출력하도록 제어하는 전광판 모듈(30);을 포함한다.
또한, 본 발명의 제1 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 방법은, 주제어기가 입력받은 R, G, B 각각 8비트 영상 데이터와, R, G, B 각각 기 설정된 6비트 휘도조정 데이터를 곱셈하여 휘도조정 연산을 수행하는 (a) 단계; 부제어기가 휘도가 조정된 R, G, B 각각 8비트 영상 데이터를 수신하여 기 설정된 감마 보정값에 따라 감마보정을 수행하는 (b) 단계; 및 전광판 모듈이 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 출력하도록 제어하는 (c) 단계;를 포함한다.
또한, 본 발명의 제2 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템은, DVI로부터 입력받은 R, G, B 각각 8비트 영상 데이터, 및 R, G, B 각각 6비트 휘도조정 데이터를 부제어기(20)로 전송하는 주제어기(10);주제어기(10)로부터 수신한 R, G, B 각각 8비트 영상 데이터를 기 설정된 감마 보정값에 따라 감마보정을 수행하고, 감마값이 보정된 R, G, B 각각 12비트 영상 데이터와 R, G, B 각각의 6비트 휘도조정 데이터를 곱셈하여 휘도조정 연산을 수행하는 부제어기(20); 및 부제어기(20)로부터 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 수신하여 출력하도록 제어하는 전광판 모듈(30);를 포함한다.
또한, 본 발명의 제2 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 방법은, 주제어기가 입력받은 R, G, B 각각 8비트 영상 데이터, 및 R, G, B 각각 6비트 휘도조정 데이터를 부제어기로 전송하는 (a) 단계; 부제어기가 R, G, B 각각 8비트 영상 데이터를 기 설정된 감마 보정값에 따라 감마보정을 수행하는 (b) 단계; 부제어기가 감마값이 보정된 R, G, B 각각 12비트 영상 데이터와 R, G, B 각각의 6비트 휘도조정 데이터를 곱셈하여 휘도조정 연산을 수행하는 (c) 단계; 및 전광판 모듈이 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 출력하도록 제어하는 (d) 단계;를 포함한다.
또한, 본 발명의 제3 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템은, DVI로부터 입력받은 R, G, B 각각 8비트 영상 데이터를 기 설정된 감마 보정값에 따라 감마보정을 수행하고, 감마값이 보정된 R, G, B 각각 12비트 영상 데이터와 R, G, B 각각의 6비트 휘도조정 데이터를 곱셈하여 휘도조정 연산을 수행하는 주제어기(10); 주제어기(10)로부터 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 수신하여 전광판 모듈(30)로 전송하는 부제어기(20); 및 부제어기(20)로부터 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 수신하여 출력하도록 제어하는 전광판 모듈(30);를 포함한다.
그리고, 본 발명의 제3 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 방법은, 주제어기가 입력받은 R, G, B 각각 8비트 영상 데이터를 기 설정된 감마 보정값에 따라 감마보정을 수행하는 (a) 단계; 주제어기가 감마값이 보정된 R, G, B 각각 12비트 영상 데이터와 R, G, B 각각의 6비트 휘도조정 데이터를 곱셈하여 휘도조정 연산을 수행하는 (b) 단계; 부제어기가 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 수신하여 전광판 모듈로 전송하는 (c) 단계; 및 전광판 모듈이 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 출력하도록 제어하는(d) 단계;를 포함한다.
상기와 같은 본 발명에 따르면, 주제어기의 FPGA에 위치한 DSP 블록 내에서 R, G, B 각각 8비트 영상의 휘도를 조정하고, 부제어기의 FPGA에 위치한 DSP 블록 내에서 휘도가 조정된 영상의 R, G, B 각각을 12비트 영상으로 감마보정을 수행함으로써, 휘도조정 및 감마보정을 위한 별도의 장치를 추가하지 않고도 고해상도의 전광판을 구현하는 효과가 있다.
또한, 본 발명에 따르면, 부제어기의 FPGA에 위치한 DSP 블록 내에서 R, G, B 각각 8비트 영상을 12비트 영상으로 감마보정을 수행하고, 감마보정된 R, G, B 각각 12비트 영상에 대한 휘도를 조정함으로써, 휘도조정 및 감마보정을 위한 별도의 장치를 추가하지 않고도 고해상도의 전광판을 구현하는 효과가 있다.
그리고, 본 발명에 따르면, 주제어기의 FPGA에 위치한 DSP 블록 내에서 R, G, B 각각 8비트 영상의 휘도를 조정하고, 휘도가 조정된 영상의 R, G, B 각각을 12비트 영상으로 감마보정을 수행함으로써, 휘도조정 및 감마보정을 위한 별도의 장치를 추가하지 않고도 고해상도의 전광판을 구현하는 효과가 있다.
도 1은 종래의 전광판 영상 화질 제어 시스템을 도시한 구성도.
도 2는 본 발명의 제1 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템을 도시한 구성도.
도 3은 본 발명에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템의 감마보정후 특성을 도시한 도면.
도 4는 본 발명의 제2 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템을 도시한 구성도.
도 5는 본 발명의 제2 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템의 부제어기에서 휘도조정 연산 수행 절차 및 본 발명의 제3 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템의 주제어기에서 휘도조정 연산 수행 절차를 도시한 예시도.
도 6은 본 발명의 제3 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템을 도시한 구성도.
도 7은 본 발명의 제1 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 방법을 도시한 순서도.
도 8은 본 발명의 제2 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 방법을 도시한 순서도.
도 9는 본 발명의 제3 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 방법을 도시한 순서도.
본 발명의 구체적인 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 할 것이다. 또한, 본 발명에 관련된 공지 기능 및 그 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 구체적인 설명을 생략하였음에 유의해야 할 것이다.
먼저, 도 2는 본 발명의 제1 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템(S)을 도시한 도면이다.
도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템(S)은, 주제어기(10), 부제어기(20) 및 전광판 모듈(30)을 포함하여 구성된다.
구체적으로, 주제어기(10)는 DVI(Digital Video Interface)로부터 입력받은 R, G, B 각각 8비트 영상 데이터와, R, G, B 각각 기 설정된 6비트 휘도조정 데이터를 곱셈하여 휘도조정 연산을 수행하고, 휘도가 조정된 R, G, B 각각 8비트 영상 데이터를 부제어기(20)로 전송한다.
이때, 휘도조정 연산은 주제어기(10)의 FPGA 내부에 위치한 DSP 블록 내에서 수행되는데, 이는 FPGA의 경우 처리하는 데이터의 비트 수가 높아질수록 내부 로직을 많이 차지하게 됨에 따라 고성능의 FPGA가 필요하게 되는데, 내부 DSP 블록을 갖는 FPGA인 경우는 그 내부에 구비된 DSP 블록을 통해 '+', '-', 'ㅧ' 또는 'ㆇ'와 같은 산술연산을 수행함으로써 FPGA의 로드를 줄이고, 20비트 내외의 데이터 처리가 가능하기 때문이다.
따라서 고성능이 아닌 저가의 내부 DSP 블록을 갖는 일반성능의 FPGA로도 전광판 휘도조정연산을 위해 충분한 성능을 갖도록 할 수 있다.
또한, 휘도조정 데이터는 6비트에 국한되지 않고 7비트 또는 8비트로 구성될 수 있다.
한편, 부제어기(20)는 주제어기(10)로부터 휘도가 조정된 R, G, B 각각 8비트 영상 데이터를 수신하여 기 설정된 감마 보정값에 따라 감마보정을 수행하고, 감마값이 보정된 R, G, B 각각 12비트 영상을 전광판 모듈(30)로 전송한다.
이때, 감마 보정값은 CRT 감마 특성의 영상 데이터를 LED 전광판에 출력하기 위한 감마 테이블에 설정된 값으로 이해함이 바람직하다.
또한, 감마보정시, 입력값이 8비트인 경우, 낮은 입력값에서 데이터가 손실되는 것을 방지하기 위해 R, G, B 각각의 색상값을 12비트로 조정하여 데이터 손실을 줄이게 된다.
한편, 도 3은 R, G, B 색상 입력값이 8비트이며, 감마보정 후 R, G, B 색상 출력값이 8비트, 12비트 및 16비트인 경우에 대한 감마보정 특성을 도시한 그래프이다.
도 3에 도시된 바와 같이, 감마보정 후 R, G, B 색상 출력값이 8비트인 경우, 256 입력단계에서 73개 정도 단계에 대한 정보가 손실되며, 감마보정 후 R, G, B 색상 출력값이 12비트인 경우, 256 입력단계에서 8개 정도 단계에 대한 정보가 손실되며, 감마보정 후 R, G, B 색상 출력값이 16비트인 경우, 256 입력단계에서 1개 정도 단계에 대한 정보가 손실되게 된다.
즉, 감마보정 후 출력 비트수가 커질수록 낮은 입력값에서 데이터 손실이 적음을 알 수 있다.
그리고, 전광판 모듈(30)은 부제어기(20)로부터 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 수신하여 출력하도록 제어한다.
이하, 도 4를 참조하여 본 발명의 제2 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템(S)에 대해 살피면 아래와 같다.
먼저, 주제어기(10)는 DVI로부터 입력받은 R, G, B 각각 8비트 영상 데이터, 및 R, G, B 각각 6비트 휘도조정 데이터를 부제어기(20)로 전송한다.
또한, 부제어기(20)는 주제어기(10)로부터 수신한 R, G, B 각각 8비트 영상 데이터를 기 설정된 감마 보정값에 따라 감마보정을 수행하고, 감마값이 보정된 R, G, B 각각 12비트 영상 데이터와 R, G, B 각각의 6비트 휘도조정 데이터를 곱셈하여 휘도조정 연산을 수행하며, 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 전광판 모듈(30)로 전송한다.
그리고, 전광판 모듈(30)은 부제어기(20)로부터 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 수신하여 출력하도록 제어한다.
한편, 도 5는 본 발명의 제2 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템(S)의 출력단인 부제어기(20)에서 휘도조정 연산 수행 절차를 도시한 예시도이며, 또한 본 발명의 제3 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템(S)의 입력단인 주제어기(10)에서 휘도조정 연산 수행 절차를 도시한 예시도이기도 하다.
도 5에 도시된 바와 같이 제2 실시예의 휘도조정 연산은, 제1 실시예와 달리 부제어기(20)의 FPGA 내부에 있는 DSP 블록에서 수행되며, 감마보정 후 비트 수가 8에서 12로 증가된 상태에서 휘도조정 연산이 수행되기 데이터 손실을 줄일 수 있어, 주제어기(10)에서 휘도조정 연산을 수행하는 제1 실시예보다 화질개선 효과가 크다.
이때, 휘도조정 연산은 부제어기(20)의 FPGA 내부에 위치한 DSP 블록 내에서 수행되는데, 이는 FPGA의 경우 처리하는 데이터의 비트 수가 높아질수록 내부 로직을 많이 차지하게 됨에 따라 고성능의 FPGA가 필요하게 되는데, 내부 DSP 블록을 갖는 FPGA인 경우는 그 내부에 구비된 DSP 블록을 통해 산술연산을 수행함으로써 FPGA의 로드를 줄이고, 20비트 내외의 데이터 처리가 가능하기 때문이다.
따라서 고성능이 아닌 저가의 내부 DSP 블록을 갖는 일반성능의 FPGA로도 전광판 휘도조정연산을 위해 충분한 성능을 갖도록 할 수 있다.
이하, 도 6을 참조하여 본 발명의 제3 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템(S)에 대해 살피면 아래와 같다.
먼저, 주제어기(10)는 DVI로부터 입력받은 R, G, B 각각 8비트 영상 데이터를 기 설정된 감마 보정값에 따라 감마보정을 수행하고, 감마값이 보정된 R, G, B 각각 12비트 영상 데이터와 R, G, B 각각의 6비트 휘도조정 데이터를 곱셈하여 휘도조정 연산을 수행하며, 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 부제어기(20)로 전송한다.
또한, 부제어기(20)는 주제어기(10)로부터 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 수신하여 전광판 모듈(30)로 전송한다.
그리고, 전광판 모듈(30)은 부제어기(20)로부터 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 수신하여 출력하도록 제어한다.
한편, 아래의 [표 1]은 본 발명에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 휘도 제어 시스템의 제1 내지 제3 실시예를 비교한 표이다.
[표 1]
Figure 112013105706737-pat00001
전술한 [표 1]에 도시된 바와 같이, 제2 실시예 및 제3 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 휘도 제어 시스템의 경우, 감마보정시 정보 손실이 낮음 을 알 수 있다.
이하, 도 7을 참조하여 본 발명의 제1 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 방법에 대해 살피면 아래와 같다.
먼저, 주제어기(10)가 입력받은 R, G, B 각각 8비트 영상 데이터와, R, G, B 각각 기 설정된 6비트 휘도조정 데이터를 곱셈하여 휘도조정 연산을 수행한다(S10).
이어서, 부제어기(20)가 휘도가 조정된 R, G, B 각각 8비트 영상 데이터를 수신하여 기 설정된 감마 보정값에 따라 감마보정을 수행한다(S20).
그리고, 전광판 모듈(30)이 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 출력하도록 제어한다(S30).
이하, 도 8을 참조하여 본 발명의 제2 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 방법에 대해 살피면 아래와 같다.
먼저, 주제어기(10)가 입력받은 R, G, B 각각 8비트 영상 데이터, 및 R, G, B 각각 6비트 휘도조정 데이터를 부제어기(20)로 전송한다(S10).
이어서, 부제어기(20)가 R, G, B 각각 8비트 영상 데이터를 기 설정된 감마 보정값에 따라 감마보정을 수행한다(S20).
뒤이어, 부제어기(20)가 감마값이 보정된 R, G, B 각각 12비트 영상 데이터와 R, G, B 각각의 6비트 휘도조정 데이터를 곱셈하여 휘도조정 연산을 수행한다(S30).
그리고, 전광판 모듈(30)이 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 출력하도록 제어한다(S40).
이하, 도 9를 참조하여 본 발명의 제3 실시예에 따른 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 방법에 대해 살피면 아래와 같다.
먼저, 주제어기(10)가 입력받은 R, G, B 각각 8비트 영상 데이터를 기 설정된 감마 보정값에 따라 감마보정을 수행한다(S10).
이어서, 주제어기(10)가 감마값이 보정된 R, G, B 각각 12비트 영상 데이터와 R, G, B 각각의 6비트 휘도조정 데이터를 곱셈하여 휘도조정 연산을 수행한다(S20).
뒤이어, 부제어기(20)가 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 수신하여 전광판 모듈(30)로 전송한다(S30).
그리고, 전광판 모듈(30)이 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 출력하도록 제어한다(S40).
그리고, 전술한 바와 같은 본 발명의 휘도조정 연산은, 주제어기의 FPGA에 위치한 DSP 블록 내에서 수행되며, 감마 보정값은 CRT 감마 특성의 영상 데이터를 LED 전광판에 출력하기 위한 감마 테이블에 설정된 값을 포함한다.
이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것이 아니며, 기술적 사상의 범주를 일탈함이 없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변경 및 수정과 균등 물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
S: FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템
10: 주제어기 20: 부제어기
30: 전광판 모듈

Claims (8)

  1. LED 전광판 휘도 제어 시스템에 있어서,
    DVI(Digital Video Interface)로부터 입력받은 R, G, B 각각 8비트 영상 데이터와, R, G, B 각각 기 설정된 6비트 휘도조정 데이터를 곱셈하여 휘도조정 연산을 수행하는 주제어기(10);
    상기 주제어기(10)로부터 휘도가 조정된 R, G, B 각각 8비트 영상 데이터를 수신하여 기 설정된 감마 보정값에 따라 감마보정을 수행하는 부제어기(20); 및
    상기 부제어기(20)로부터 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 수신하여 출력하도록 제어하는 전광판 모듈(30);을 포함하는 것을 특징으로 하는 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템.
  2. 삭제
  3. LED 전광판 휘도 제어 시스템에 있어서,
    DVI로부터 입력받은 R, G, B 각각 8비트 영상 데이터를 기 설정된 감마 보정값에 따라 감마보정을 수행하고, 감마값이 보정된 R, G, B 각각 12비트 영상 데이터와 R, G, B 각각의 6비트 휘도조정 데이터를 곱셈하여 휘도조정 연산을 수행하는 주제어기(10);
    상기 주제어기(10)로부터 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 수신하여 전광판 모듈(30)로 전송하는 부제어기(20); 및
    상기 부제어기(20)로부터 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 수신하여 출력하도록 제어하는 전광판 모듈(30);를 포함하는 것을 특징으로 하는 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 시스템.
  4. 삭제
  5. LED 전광판 휘도 제어 방법에 있어서,
    (a) 주제어기가 입력받은 R, G, B 각각 8비트 영상 데이터와, R, G, B 각각 기 설정된 6비트 휘도조정 데이터를 곱셈하여 휘도조정 연산을 수행하는 단계;
    (b) 부제어기가 휘도가 조정된 R, G, B 각각 8비트 영상 데이터를 수신하여 기 설정된 감마 보정값에 따라 감마보정을 수행하는 단계; 및
    (c) 전광판 모듈이 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 출력하도록 제어하는 단계;를 포함하는 것을 특징으로 하는 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 방법.
  6. 삭제
  7. LED 전광판 휘도 제어 방법에 있어서,
    (a) 주제어기가 입력받은 R, G, B 각각 8비트 영상 데이터를 기 설정된 감마 보정값에 따라 감마보정을 수행하는 단계;
    (b) 주제어기가 감마값이 보정된 R, G, B 각각 12비트 영상 데이터와 R, G, B 각각의 6비트 휘도조정 데이터를 곱셈하여 휘도조정 연산을 수행하는 단계;
    (c) 부제어기가 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 수신하여 전광판 모듈로 전송하는 단계; 및
    (d) 전광판 모듈이 감마보정 및 휘도가 조정된 R, G, B 각각 12비트 영상 데이터를 출력하도록 제어하는 단계;를 포함하는 것을 특징으로 하는 FPGA내 DSP 블록을 이용한 LED 전광판 자동 휘도 제어 방법.
  8. 삭제
KR1020130141555A 2013-11-20 2013-11-20 Ｆｐｇａ내 ｄｓｐ 블록을 이용한 ｌｅｄ 전광판 자동 휘도 제어 시스템 및 방법 KR101373118B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130141555A KR101373118B1 (ko) 2013-11-20 2013-11-20 Ｆｐｇａ내 ｄｓｐ 블록을 이용한 ｌｅｄ 전광판 자동 휘도 제어 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130141555A KR101373118B1 (ko) 2013-11-20 2013-11-20 Ｆｐｇａ내 ｄｓｐ 블록을 이용한 ｌｅｄ 전광판 자동 휘도 제어 시스템 및 방법

Publications (1)

Publication Number Publication Date
KR101373118B1 true KR101373118B1 (ko) 2014-03-11

Family

ID=50648390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130141555A KR101373118B1 (ko) 2013-11-20 2013-11-20 Ｆｐｇａ내 ｄｓｐ 블록을 이용한 ｌｅｄ 전광판 자동 휘도 제어 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR101373118B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102229317B1 (ko) * 2020-09-25 2021-03-18 포스텍네트웍스(주) 무압축 10k uhd 입력을 지원하는 초고해상도 led 전광판
KR102249675B1 (ko) * 2020-08-25 2021-05-10 포스텍네트웍스(주) 영상 저장 fpga를 활용하며 발광 소자 단위로 보정가능한 led 전광판 제어시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3419316B2 (ja) * 1998-07-28 2003-06-23 日亜化学工業株式会社 Ｌｅｄディスプレイユニット
KR100914210B1 (ko) * 2009-05-29 2009-08-26 (주)윌넷 전광판 시스템, 전광판 화질 제어 정보 전송방법 및 전광판 영상 화질 제어방법
KR101257757B1 (ko) * 2013-02-14 2013-04-24 주식회사 대한전광 실시간 감마 보정 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3419316B2 (ja) * 1998-07-28 2003-06-23 日亜化学工業株式会社 Ｌｅｄディスプレイユニット
KR100914210B1 (ko) * 2009-05-29 2009-08-26 (주)윌넷 전광판 시스템, 전광판 화질 제어 정보 전송방법 및 전광판 영상 화질 제어방법
KR101257757B1 (ko) * 2013-02-14 2013-04-24 주식회사 대한전광 실시간 감마 보정 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102249675B1 (ko) * 2020-08-25 2021-05-10 포스텍네트웍스(주) 영상 저장 fpga를 활용하며 발광 소자 단위로 보정가능한 led 전광판 제어시스템
KR102229317B1 (ko) * 2020-09-25 2021-03-18 포스텍네트웍스(주) 무압축 10k uhd 입력을 지원하는 초고해상도 led 전광판

Similar Documents

Publication Publication Date Title
CN108461061B (zh) 显示系统及用于将数据供应到显示器的方法
CN106991972B (zh) 一种有机发光面板的开机亮度控制方法
US10347198B2 (en) Image displaying methods and display devices
US10546368B2 (en) Method and device for compensating the perceptual bias of edge boost in a display panel
US8872732B2 (en) Multi-display system with backlight intensity correction
WO2014139266A1 (en) Method and apparatus for converting rgb data signals to rgbw data signals in an oled display
US20210082337A1 (en) Led display system and led display device
US20120056561A1 (en) Backlight apparatus, display apparatus and lighting apparatus
KR102086163B1 (ko) Led 전광판 표출 정보의 실시간 보정이 가능한 픽셀 룩업테이블 컨트롤러 및 방법
US9898993B2 (en) Method for controlling message signal within timing controller integrated circuit, timing controller integrated circuit and display panel
KR101373118B1 (ko) Ｆｐｇａ내 ｄｓｐ 블록을 이용한 ｌｅｄ 전광판 자동 휘도 제어 시스템 및 방법
US10152935B2 (en) Color correction apparatus, display apparatus, and color correction method
US10957244B2 (en) LED display system and LED display device
KR100914209B1 (ko) 전광판 시스템, 전광판 화질 제어 정보 전송방법 및 화질 제어정보가 포함된 영상 데이터를 이용한 전광판 영상 화질 제어방법
WO2022032919A1 (zh) 一种自适应灰度的校正数据控制方法、装置及led显示屏
US11735104B2 (en) Electronic display board for controlling 4 way dual scanning in which gray scale pixel (GSP) is applied to dynamic image correction technology (DICT)
US9373303B2 (en) Display apparatus for changing color distribution of light generated by display and method thereof
KR101654082B1 (ko) 전광판의 단위모듈 휘도 제어 방법 및 그 장치
KR101385264B1 (ko) Ｌｅｄ 전광판 전력 절감 제어 시스템 및 방법
CN111243525A (zh) 一种根据显示亮度自适应调整Demura的方法和装置
US8284316B2 (en) Real-time image processing circuit capable of enhancing brightness contrast and color saturation
KR100914210B1 (ko) 전광판 시스템, 전광판 화질 제어 정보 전송방법 및 전광판 영상 화질 제어방법
KR101545472B1 (ko) 풀-컬러 전광판의 소비전력 절감장치 및 그 방법
JP2012226178A (ja) 表示制御装置、表示システム、画像データ出力方法、プログラム、及び記録媒体
CN110581986A (zh) 图像显示装置以及图像数据的修正方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180305

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 6