KR101370810B1 - 멀티-터치패널용 정전용량 감지회로 및 이를 갖는 멀티-터치 감지장치 - Google Patents

Abstract

멀티-터치패널용 정전용량 감지회로는 송신회로부 및 수신회로부를 포함한다. 송신회로부는 멀티-터치패널의 송신라인에 연결되고, 사각파의 송신신호를 송신라인에 인가한다. 수신회로부는 멀티-터치패널의 수신라인에 연결되고, 송신라인과 수신라인 사이에 발생되는 정전용량의 차이를 검출하여 터치 여부를 판별한다. 수신회로부는 커런트미러 기반의 전하적분회로 및 초기전압 설정부를 포함한다. 전하적분회로는 사용자의 인체 접촉이 발생하면 송신회로부에서 인가되는 사각파의 송신신호의 상승주기와 하강주기에 상응하여 전하를 각각 적분한다. 초기전압 설정부는 전하적분회로에 의한 전하적분 동작의 초기에, 수신라인에 0V보다 크고 전원전압(VDD)보다 작은 특정 전압을 설정한다. 이에 따라, 송신신호의 상승주기와 하강주기에서 모두 적분하여 정전용량의 차이를 근거로 터치좌표를 판별할 때, 송신신호에 대응하여 수신되는 수신신호의 초기값을 0V가 아닌 0V보다는 크고 전원전압보다는 작은 특정 전압으로 설정하여 적분 시작후 특정 전압에서 실질적인 적분 동작이 이루어지도록 하므로써, 전하적분 파형의 편이 현상을 제거할 수 있다.

Description

멀티-터치패널용 정전용량 감지회로 및 이를 갖는 멀티-터치 감지장치{APPARATUS FOR SENSING A CAPACITANCE FOR A MULTI-TOUCH PANEL AND MULTI-TOUCH SENSING DEVICE HAVING THE SAME}

본 발명은 멀티-터치패널용 정전용량 감지회로 및 이를 갖는 멀티-터치 감지장치에 관한 것으로, 특히 멀티-터치가 가능한 멀티-터치패널에서 정전용량을 감지하기 위한 멀티-터치패널용 정전용량 감지회로 및 이를 갖는 멀티-터치 감지장치에 관한 것이다.

전자공학기술과 정보기술이 발전을 거듭함에 따라 업무환경을 포함한 일상생활에서 전자기기가 차지하는 비중은 꾸준히 증가하고 있다. 근래에 들어서는 전자기기의 종류도 매우 다양해 졌다. 특히 노트북, 휴대폰, PMP(portable multimedia Player), 태블렛(Tablet)PC 등의 휴대용 전자기기 분야에서는 날마다 새로운 기능이 부가된 새로운 디자인의 기기들이 쏟아져 나오고 있다.

이처럼 일상생활에서 접하게 되는 전자기기의 종류가 점차 다양해지고, 각 전자기기의 기능이 고도화, 복잡화함에 따라, 사용자가 쉽게 익힐 수 있고 직관적인 조작이 가능한 사용자 인터페이스의 필요성이 제기되고 있다. 이러한 필요를 충족시킬 수 있는 입력 장치로서 터치패널 장치가 주목받고 있으며, 이미 여러 전자기기에 널리 적용되고 있다.

특히 터치패널 장치의 가장 일반적인 응용 제품인 터치스크린 장치는 디스플레이 화면상의 사용자의 접촉 위치를 감지하고, 감지된 접촉 위치에 관한 정보를 입력정보로 하여 디스플레이 화면 제어를 포함한 전자기기의 전반적인 제어를 수행하기 위한 장치를 일컫는다. 그리고 이러한 터치 스크린 장치의 대중화와 함께 터치 스크린 제조에서 있어서, 터치스크린용 정전용량 측정 회로 및 이를 담당하는 정전용량 컨트롤러 반도체의 중요성은 날로 증가되고 있다.

이에 본 발명의 기술적 과제는 이러한 점에 착안한 것으로, 본 발명의 목적은 회로적 구성이 간단하며 정전용량 감지 속도가 빠르며, 노이즈에 대한 민감도가 양호한 멀티-터치 동작을 감지할 수 있도록 설계되는 멀티-터치패널용 정전용량 감지회로를 제공하는 것이다.

본 발명의 다른 목적은 상기한 멀티-터치패널용 정전용량 감지회로를 갖는 멀티-터치 감지장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위하여 일실시예에 따른 멀티-터치패널용 정전용량 감지회로는 송신회로부 및 수신회로부를 포함한다. 상기 송신회로부는 멀티-터치패널의 송신라인에 연결되고, 사각파의 송신신호를 상기 송신라인에 인가한다. 상기 수신회로부는 상기 멀티-터치패널의 수신라인에 연결되고, 상기 송신라인과 수신라인 사이에 발생되는 정전용량의 차이를 검출하여 터치 여부를 판별한다. 상기 수신회로부는 커런트미러 기반의 전하적분회로 및 초기전압 설정부를 포함한다. 상기 전하적분회로는 사용자의 인체 접촉이 발생하면 상기 송신회로부에서 인가되는 사각파의 송신신호의 상승주기와 하강주기에 상응하여 전하를 각각 적분한다. 상기 초기전압 설정부는 상기 전하적분회로에 의한 전하적분 동작의 초기에, 상기 수신라인에 0V보다 크고 전원전압(VDD)보다 작은 특정 전압을 설정한다.

일실시예에서, 상기 초기전압 설정부는, 외부로부터 제공되는 적분시작신호와 제1 방전제어신호을 근거로 제2 방전제어신호를 출력하는 바이어싱 제어부와, 상기 제2 방전제어신호를 근거로 전압강하된 전원전압을 상기 수신라인에 출력하는 초기전압 출력부를 포함할 수 있다.

일실시예에서, 상기 설정제어부는, 일단을 통해 전원전압단에 연결된 제1 저항과, 일단을 통해 접지전압단에 연결된 제2 저항과, 상기 제2 방전제어신호에 응답하여 상기 제1 저항의 타단과 상기 수신라인을 연결시키는 제1 스위치와, 상기 제2 방전제어신호에 응답하여 상기 제2 저항의 타단과 상기 수신라인을 연결시키는 제2 스위치를 포함하고, 상기 제1 및 제2 저항들에 의한 전압 분배를 통해 상기 특정 전압을 생성할 수 있다.

일실시예에서, 상기 설정제어부는, 외부로부터 제공되는 상기 적분시작신호를 반전시키는 제1 인버터와, 반전된 적분시작신호와 외부로부터 제공되는 방전제어신호를 낸드연산하는 낸드게이트와, 상기 낸드게이트에 낸드연산된 신호를 반전시켜 상기 제1 및 제2 스위치들 각각에 제공하는 제2 인버터를 포함할 수 있다.

일실시예에서, 상기 특정 전압은 VDD/2(여기서, VDD는 전원전압)일 수 있다.

일실시예에서, 상기 수신회로부는, 제1 단이 상기 수신라인과 연결되고, 제어단에 인가된 제1 적분제어신호에 따라 온 또는 오프되는 상단 스위치와, 제1 단이 상기 수신라인 및 상기 상단 스위치의 제2 단에 연결되고, 제어단에 인가된 제2 적분제어신호에 따라 온 또는 오프되는 하단 스위치와, 상기 상단 스위치의 제2 단에 연결되고, 상기 상단 스위치의 온에 따라 상기 멀티-터치패널과의 전류경로를 설정하여 설정된 전류경로를 따라 흐르는 전류를 미러링하여 출력단을 통해 출력하는 상단 커런트미러부와, 상기 상단 커런트미러부와 상기 상단 스위치가 연결된 노드와 상기 하단 스위치의 제2 단에 각각 연결되고, 상기 하단 스위치의 온에 따라 상기 멀티-터치패널과의 설정된 전류경로를 따라 흐르는 전류에 상응하여 상기 상단 커런트미러부의 전류를 미러링하여 방전하는 하단 커런트미러부를 포함할 수 있다.

상기한 본 발명의 다른 목적을 실현하기 위하여 일실시예에 따른 멀티-터치 감지장치는 멀티-터치패널, 송신회로 및 수신회로부를 포함한다. 상기 멀티-터치패널에는 복수의 송신라인들과 복수의 수신라인들이 배치된다. 상기 송신회로는 상기 송신라인에 연결되고, 사각파의 송신신호를 상기 송신라인에 인가한다. 상기 수신회로부는 상기 멀티-터치패널의 수신라인에 연결되고, 상기 송신라인과 수신라인 사이에 발생되는 정전용량의 차이를 검출하여 터치 여부를 판별한다. 상기 수신회로부는 커런트미러 기반의 전하적분회로 및 초기전압 설정부를 포함한다. 상기 전하적분회로는 사용자의 인체 접촉이 발생하면 상기 송신회로부에서 인가되는 사각파의 송신신호의 상승주기와 하강주기에 상응하여 전하를 각각 적분한다. 상기 초기전압 설정부는 상기 전하적분회로에 의한 전하적분 동작의 초기에, 상기 수신라인에0V보다 크고 전원전압(VDD)보다 작은 특정 전압을 설정한다.

이러한 멀티-터치패널용 정전용량 감지회로 및 이를 갖는 멀티-터치 감지장치에 의하면, 송신신호의 상승주기와 하강주기에서 모두 적분하여 정전용량의 차이를 근거로 터치좌표를 판별할 때, 상기 송신신호에 대응하여 수신되는 수신신호의 초기값을 0V가 아닌 0V보다는 크고 전원전압보다는 작은 특정 전압으로 설정하여 적분 시작후 상기 특정 전압에서 실질적인 적분 동작이 이루어지도록 하므로써, 전하적분 파형의 편이 현상을 제거할 수 있다.

도 1은 본 발명에 따른 멀티-터치 감지장치를 설명하기 위한 개략도이다.
도 2는 본 발명의 일실시예에 따른 멀티-터치 감지장치를 개략적으로 설명하기 위한 등가회로도이다.
도 3은 도 2의 멀티-터치패널용 정전용량 감지회로의 동작을 설명하기 위한 파형도이다.
도 4는 도 2에 도시된 초기전압 설정부를 설명하기 위한 등가회로도이다.
도 5는 본 발명의 다른 실시예에 따른 멀티-터치 감지장치를 개략적으로 설명하기 위한 등가회로도이다.
도 6은 도 5의 멀티-터치패널용 정전용량 감지회로의 동작을 설명하기 위한 파형도이다.
도 7은 도 2 및 도 5에 도시된 수신회로부의 전체를 설명하기 위한 회로도이다.
도 8은 도 7에 도시된 수신회로부의 일부를 설명하기 위한 회로도이다.
도 9는 도 8에 상단 PMOS부, 하단 PMOS부 및 출력 스위칭부를 설명하기 위한 회로도이다.
도 10은 도 8에 도시된 미세방전 전류원(DIC)을 설명하기 위한 회로도이다.
도 11은 본 발명에 따른 수신회로부에 구비되는 스위치를 설명하기 위한 회로도이다.
도 12는 본 발명의 또 다른 실시예에 따른 멀티-터치 감지장치를 개략적으로 설명하기 위한 등가회로도이다.
도 13은 도 12의 멀티-터치패널용 정전용량 감지회로의 동작을 설명하기 위한 파형도이다.
도 14는 본 발명의 또 다른 실시예에 따른 멀티-터치 감지장치를 개략적으로 설명하기 위한 등가회로도이다.
도 15는 도 13의 멀티-터치패널용 정전용량 감지회로의 동작을 설명하기 위한 파형도이다.
도 16은 도 12 및 도 14에 도시된 수신회로부의 전체를 설명하기 위한 회로도이다.
도 17은 도 16에 도시된 수신회로부의 일부를 설명하기 위한 회로도이다.
도 18은 도 16에 도시된 미세방전 전류원을 설명하기 위한 회로도이다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

또한, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

도 1은 본 발명의 일실시예에 따른 멀티-터치 감지장치를 설명하기 위한 개략도이다.

도 1을 참조하면, 멀티-터치 감지장치는 멀티-터치패널(100) 및 정전용량 감지회로(200)를 포함한다.

상기 멀티-터치패널(100)에는 X축 방향으로 연장되고 Y축 방향으로 배열된 복수의 송신라인들(T0, T1, T2, T3, T4, T5, T6, T7)과, Y축 방향으로 연장되고 X축 방향으로 배열된 복수의 수신라인들(R0, R1, R2, R3, R4, R5, R6, R7)이 배치된다. 상기 송신라인들과 상기 수신라인들은 서로 다른 층에 형성될 수도 있고, 서로 동일한 층에 형성될 수도 있다. 본 실시예에서, 송신라인과 수신라인의 개수는 각각 8개이다. 본 실시예에서, 상기 송신라인은 특정 신호, 예를들어, 사각파의 송신신호를 전달하는 역할을 수행하고, 상기 수신라인은 송신라인으로부터 유기된 신호에 의한 정전용량을 감지하는 역할을 수행한다.

상기 정전용량 감지회로(200)는 송신회로부(210) 및 수신회로부(220)를 포함한다. 상기 송신회로부(210) 및 상기 수신회로부(220)는 하나의 칩에 형성될 수도 있고, 서로 다른 칩에 형성될 수도 있다. 한편, 상기 송신회로부(210) 및 상기 수신회로부(220)는 상기 멀티-터치패널(100)상에 집적될 수도 있다.

상기 송신회로부(210)는 송신기(212) 및 송신스위치(214)를 포함하고, 상기 송신라인으로 송신신호를 상기 멀티-터치패널(100)의 송신라인들(T0, T1, T2, T3, T4, T5, T6, T7)에 순차적으로 인가한다. 본 실시예에서, 상기 송신기(212)는 사각파의 송신신호를 상기 멀티-터치패널(100)의 송신라인들(T0, T1, T2, T3, T4, T5, T6, T7)에 출력한다. 상기 송신기(212)에서 출력되는 송신신호의 세기가 약할 수 있다. 송신신호의 세기가 약하면 수신회로부(220)에서 신호를 처리하는데 어려움이 발생될 수 있다. 따라서, 송신기(212)의 출력 전압을 높여 송신 에너지를 증가시킴으로써 수신라인에 유기되는 에너지의 양을 보다 증가시킬 수도 있다. 상기 송신신호의 전압을 높이기 위해 송신회로부(210)에는 차지 펌프(charge pump)와 같은 전원 승압기(미도시)가 더 구비될 수도 있다.

상기 수신회로부(220)는 사용자의 인체 접촉이 발생하면 상기 송신라인과 수신라인 사이에 발생되는 정전용량의 차이를 상기 멀티-터치패널(100)의 수신라인(R0, R1, R2, R3, R4, R5, R6, R7)으로부터 검출한다. 본 실시예에서, 상기 수신회로부(220)는 커런트미러(Current Mirror) 기반의 전하적분회로(224)를 포함하고, 상기 송신회로부(210)에서 인가되는 사각파의 송신신호의 상승주기와 하강주기에 상응하여 전하를 각각 적분하여 상기 멀티-터치패널(100)의 송신라인과 수신라인 사이에 발생되는 정전용량의 차이를 검출하여 터치 여부를 검출한다. 본 실시예에서, 상기 수신회로부(220)에는 수신스위치(222)가 구비되어 수신라인(R0, R1, R2, R3, R4, R5, R6, R7)으로부터 수신신호를 수신하는 것을 도시하였으나, 상기 수신스위치(222)는 생략될 수도 있다. 이때, 수신회로부는 복수개 구비되어, 수신라인들 각각에 연결된다.

상기 인체의 접촉으로 인하여 검출되는 수신신호(전하량)의 변화폭은 수십 fF 내지 수 Pf과 같이 매우 작기 때문에 수신신호에 의한 전하량을 누적하고 누적된 전하를 전압으로 증폭하여 변환하는 전하량 적분기(charge integrator: 224) 회로가 수신회로부(220)에 사용된다. 그리고 검출된 전압의 값을 디지털화하여 데이터 처리를 할 수 있도록 하기 위한 아날로그-디지털 컨버터(ADC: 226) 등이 사용된다.

이상에서 설명된 바와 같이, 멀티-터치 감지장치에 의하면, 서로 직교하는 송신라인(110)과 수신라인(120)들은 서로 절연된 상태에서 서로 중첩된 부위의 절연재에 의해 서로간의 정전용량이 형성됨과 동시에 송신라인의 송신신호로부터 발생한 전기적인 에너지 장(electric field)에 의해서 일정한 수준의 송신라인의 에너지가 수신라인으로 유기된다. 이때, 사용자에 의해서 터치가 발생하는 경우, 터치가 발생되는 지점들에 대응하는 전극라인들에 인가되는 송신신호와 수신라인들에 유기되는 수신신호는 터치에 의하여 각각의 전극들에 형성되는 정전용량(커패시턴스)의 변화와 정/전기적인 에너지 장의 변화가 발생하게 되어 수신라인으로 유기되는 에너지의 양의 변화가 발생하게 된다.

본 발명에 따른 정전용량 감지회로는 수신라인으로부터 검출되는 전기적인 에너지, 즉 전하량(또는 정전용량의 변화량)을 전압의 단위로 변환하여 터치가 발생되었을 때와 그렇지 않을 때의 전압의 차이를 이용하여 사용자의 터치 유무를 판정한다. 이러한 정전용량의 변화에 의한 전하량의 차이들을 독립된 종축에 대한 모든 횡축의 변화량을 측정하여 측정값을 종축과 횡축의 이차원적으로 배열을 구성하여 처리하기 때문에 멀티-터치를 용이하게 판별할 수 있다.

도 2는 도 1에 도시된 뮤츄얼캡 방식의 멀티-터치패널용 정전용량 감지회로의 일례를 개략적으로 설명하기 위한 등가회로도이다. 도 3은 도 2의 멀티-터치패널용 정전용량 감지회로의 동작을 설명하기 위한 파형도이다.

도 2 및 도 3을 참조하면, 멀티-터치패널(100: 도 1에 도시됨)에 연결된 송신회로부(210)는 제1 스위치(SW0), 제2 스위치(SW1), 제1 인버터(IN1) 및 제2 인버터(IN2)를 포함하고, 사각파의 송신신호(TX)를 상기 멀티-터치패널(100)에 제공한다. 설명의 편의를 위해 상기 송신회로부(210)에 구비되어 사각파의 송신신호를 출력하는 송신기(212; 도 1에 도시됨)를 제1 스위치(SW0)와 제2 스위치(SW1)로 표기하였다. 즉, 상기 제1 스위치(SW0)가 온되면 하이레벨인 전원전압(VDD)이 출력되고, 상기 제2 스위치(SW1)가 온되면 로우레벨인 접지전압(GND)이 출력된다. 따라서, 하이레벨과 로우레벨을 갖는 사각파의 송신신호가 출력될 수 있다.

상기 수신회로부(220)는 초기전압 설정부(300), 상단 스위치(SW11), 하단 스위치(SW12), 상단 커런트미러부(UCM), 하단 커런트미러부(LCM), 출력 스위칭부(SW13), 출력캐패시터(C1) 및 인에이블 스위치(SW14)를 포함한다.

상기 초기전압 설정부(300)는 상기 전하적분회로에 의한 전하적분 동작의 초기에, 상기 수신라인에 0V보다 크고 전원전압(VDD)보다 작은 특정 전압을 설정한다. 본 실시예에서, 상기 특정 전압은 VDD/2일 수 있다.

사각파 형태를 갖는 송신신호(TX)의 매 주기에서, 제1 및 제2 송신스위치 제어신호들(S0, S1)과 제1 및 제2 적분 제어신호들(CP, CN)에 응답하여 송신신호(TX)의 상승에지(rising edge)에서의 정전용량 감지회로의 동작과 하강에지(falling edge)에서의 정전용량 감지회로의 동작은 서로 다르다. 본 실시예에서, 제1 송신스위치 제어신호(S0)와 제1 적분 제어신호(CP)는 서로 동상이다.

즉, 송신신호(TX)의 상승에지에서, 상기 제1 스위치(SW0), 상기 멀티-터치패널(100), 상기 하단 스위치(SW12) 및 상기 하단 커런트미러부(LCM)를 따라 제1 전류경로가 형성되고, 상기 제1 전류경로를 따라 흐르는 전류는 상기 하단 커런트미러부(LCM)의 우측에 배치된 NMOS들에 미러링되므로 상기 상단 커런트미러부(UCM), 상기 하단 커런트미러부(LCM)를 따라 제2 전류경로가 형성된다. 상기 제2 전류경로를 따라 흐르는 전류는 상기 상단 커런트미러부(UCM)의 우측에 배치된 PMOS들에 미러링되어 상기 상단 커런트미러부(UCM) 및 상기 출력 스위칭부(SW13)를 따라 제3 전류경로가 형성된다. 상기 제3 전류경로에 따른 전류에 상응하는 전하는 출력캐패시터(C1)에 충전된 후 출력단자를 통해 출력된다. 여기서, 수신신호(RX)는 상기 하단 커런트미러부(LCM)를 통해 방전되므로 시간이 지남에 따라 감소하는 전압레벨을 갖는다.

한편, 송신신호(TX)의 하강에지에서, 상기 상단 커런트미러부(UCM), 상기 상단 스위치(SW11), 상기 멀티-터치패널(100) 및 상기 제2 스위치(SW1)를 따라 제1 전류경로가 형성된다. 상기 상단 커런트미러부(UCM)의 좌측 PMOS들을 통해 흐르는 전류는 상기 상단 커런트미러부(UCM)의 우측 PMOS들에 미러링되어 제2 전류경로가 형성된다. 상기 제2 전류경로에 따른 전류에 상응하는 전하는 출력캐패시터(C1)에 충전에 충전된 후 출력단자를 통해 출력된다. 여기서, 수신신호(RX)는 상기 상단 커런트미러부(UCM)로부터 지속적으로 전하가 공급되므로 시간이 지남에 따라 증가하는 전압레벨을 갖는다.

따라서, 상기 송신신호(TX)의 상승에지 및 하강에지 각각에서 수신되는 전하를 적분할 수 있게 됨으로써, 상승에지에서 수신되는 전하만을 적분하는 기술에 비해서 두 배의 전하 에너지를 적분할 수 있다.

한편, 상기 송신신호(TX)의 상승에지 구간이나 하강에지 구간동안 터치가 발생되면, 상기 멀티-터치패널(100)에 형성된 정전용량(C0)은 감소한다. 즉, 상기 송신신호(TX)의 파형과 상기 수신신호(RX)의 파형은 서로 역상이므로 인체의 접촉에 의해 발생된 캐패시터의 정전용량이 상기 멀티-터치패널(100)에 형성된 정전용량을 감소시킨다.

본 실시예에서, 상기 초기전압 설정부(300)는 수신신호(RX)의 초기값을 0V가 아닌 VDD/2 또는 특정 전압으로 설정한다. 따라서, 적분 시작 후 상기 특정 전압에서 실질적으로 적분이 이루어지므로써, 전하적분 파형의 편이현상을 제거할 수 있다.

한편, 본 실시예에 의하면, 송신신호(TX)의 충전에 대응하여 수신신호(RX)에서 방전경로를 구성하거나 송신신호(TX)의 충전에 대응하여 수신신호(RX)에서 함께 충전시키므로써, 상기 멀티-터치패널(100)에 형성된 캐패시터(C0)의 양단에 단기간에 전달되는 전하량을 증가 또는 감소시키는 방식으로 정전용량의 감지속도를 빠르게 할 수 있다. 즉, 일단이 접지전극에 연결된 캐패시터의 타단을 통해 전하를 충전시킬 때 충전 초기에는 전하가 빠르게 충전되지만 일정 시간이 경과된 후에는 충전속도가 느려진다. 하지만, 캐패시터의 일단 및 타단을 충전단자 및 방전단자로 각각 이용한 후, 상기 캐패시터의 일단 및 타단을 다시 충전단자 및 충전단자로 각각 이용하면, 충전 및 방전 동작시 전하가 흐르는 속도는 빨라진다. 따라서, 본 실시예에 따르면, 정전용량의 감지 속도를 고속화할 수 있다.

또한, 본 발명에 따르면, 송신신호의 상승주기와 하강주기 모두를 적분하는 전하적분회로의 구성을 연산증폭기(OP-AMP)가 아닌 커런트미러로 구성하므로써 회로의 구성을 간단하게 할 수 있다. 또한, 송신신호의 상승주기와 하강주기에서 모두 적분함에 따라 적분 후 출력 전압의 변화 성분에 있어 전압값을 정밀하게 유지할 수 있다.

도 4는 도 2에 도시된 초기전압 설정부(300)를 설명하기 위한 등가회로도이다.

도 4를 참조하면, 초기전압 설정부(300)는 바이어싱 제어부(310) 및 초기전압 출력부(320)를 포함한다.

상기 바이어싱 제어부(310)는 제1 인버터(312), 낸드게이트(314) 및 제2 인버터(316)를 포함하여, 외부로부터 제공되는 적분시작신호(REN)와 제1 방전제어신호(DCH1)를 근거로 제2 방전제어신호(DCH2)를 상기 초기전압 출력부(320)에 출력한다.

상기 제1 인버터(312)는 외부로부터 제공되는 상기 적분시작신호(REN)를 반전하여 상기 낸드게이트(314)에 제공한다.

상기 낸드게이트(314)는 반전된 적분시작신호와 외부로부터 제공되는 상기방전제어신호(DCH1)를 낸드연산한다.

상기 제2 인버터(316)는 상기 낸드게이트(314)에서 제공되는 낸드연산된 신호를 반전시켜 제2 방전제어신호(DCH2)를 생성하고, 생성된 제2 방전제어신호(DCH2)를 상기 초기전압 출력부(320)에 제공한다.

상기 초기전압 출력부(320)는 제1 저항(322), 제2 저항(324), 제1 스위치(326) 및 제2 스위치(328)를 포함하여, 상기 적분시작신호를 근거로 상기 제1 및 제2 저항들(322, 324)에 의한 전압 분배를 통해 특정 전압을 생성하고, 생성된 특정 전압을 적분 초기전압(IVU)으로서 수신라인에 출력한다.

상기 제1 저항(322)은 일단을 통해 전원전압단에 연결되고, 상기 제2 저항(324)은 일단을 통해 접지전압단에 연결된다.

상기 제1 스위치(326)는 상기 적분시작신호에 응답하여 상기 제1 저항(322)의 타단과 상기 수신라인을 연결하고, 상기 제2 스위치(328)는 상기 적분시작신호에 응답하여 상기 제2 저항(324)의 타단과 상기 수신라인을 연결한다. 상기 제1 스위치(326)에 의해 제1 저항(322)과 수신라인이 연결되고 상기 제2 스위치(328)에 의해 제2 저항(324)과 수신라인이 연결되면, 상기 수신라인에는 전원전압(VDD)이 전압강하되어 적분 초기전압(IVU)으로서 수신라인에 인가된다. 이에 따라, 적분초기에 수신라인은 0V가 아닌 특정 전압이 인가되므로 적분은 0V에서 시작되지 않고 특정 전압에서 시작된다.

도 5는 본 발명의 다른 실시예에 따른 멀티-터치 감지장치를 개략적으로 설명하기 위한 등가회로도이다. 도 6은 도 5의 멀티-터치패널용 정전용량 감지회로의 동작을 설명하기 위한 파형도이다.

도 5 및 도 6을 참조하면, 멀티-터치패널(100)에 연결된 송신회로부(210)는 제1 스위치(SW0) 및 제2 스위치(SW1)를 포함하고, 사각파의 송신신호(TX)를 상기 멀티-터치패널(100)에 제공한다. 설명의 편의를 위해 상기 송신회로부(210)에 구비되어 사각파의 송신신호를 출력하는 송신기(212; 도 1에 도시됨)를 제1 스위치(SW0)와 제2 스위치(SW1)로 표기하였다. 즉, 상기 제1 스위치(SW0)가 온되면 하이레벨인 전원전압(VDD)이 출력되고, 상기 제2 스위치(SW1)가 온되면 로우레벨인 접지전압(GND)이 출력된다. 따라서, 하이레벨과 로우레벨을 갖는 사각파의 송신신호가 출력될 수 있다.

상기 수신회로부(220)는 초기전압 설정부(300), 상단 스위치(SW11), 하단 스위치(SW12), 상단 커런트미러부(UCM), 하단 커런트미러부(LCM), 출력 스위칭부(SW13), 방전전류원(DIC), 출력캐패시터(C1) 및 인에이블 스위치(SW14)를 포함한다.

상기 초기전압 설정부(300)는 상기 전하적분회로에 의한 전하적분 동작의 초기에, 상기 수신라인에 0V보다 크고 전원전압(VDD)보다 작은 특정 전압을 설정한다.

사각파 형태를 갖는 송신신호(TX)의 매 주기에서, 제1 및 제2 송신스위치 제어신호들(S0, S1)과 제1 및 제2 적분 제어신호들(CP, CN)에 응답하여 송신신호(TX)의 상승에지(rising edge)에서의 정전용량 감지회로의 동작과 하강에지(falling edge)에서의 정전용량 감지회로의 동작은 서로 다르다.

즉, 송신신호(TX)의 상승에지에서, 상기 제1 스위치(SW0) 및 상기 멀티-터치패널(100)을 따라 제1 전류경로가 형성되고, 상기 상단 커런트미러부(UCM) 및 상기 상단 스위치(SW11)를 따라 제2 전류경로가 형성된다. 이때, 상기 상단 스위치(SW11)를 온시키는 제1 적분 제어신호(CP)는 상기 인에이블 스위치(SW14)에도 공급되어 상기 인에이블 스위치(SW14)를 온시켜 상기 하단 커런트미러부(LCM)의 미러링 동작은 차단된다. 상기 상단 커런트미러부(UCM)의 좌측에 배치된 복수의 PMOS들을 통해 흐르는 전류는 상기 상단 커런트미러부(UCM)의 우측에 배치된 PMOS들에 미러링되어 제3 전류경로가 형성된다. 제3 전류경로에 따른 전류에 상응하는 전하는 출력캐패시터(C1)에 충전된 후 출력단자를 통해 출력된다. 여기서, 수신신호(RX)는 상기 제1 스위치(SW0)를 통해 상기 멀티-터치패널(100)에 전하가 공급되므로 시간이 지남에 따라 증가하는 전압레벨을 갖는다.

한편, 송신신호(TX)의 하강에지에서, 상기 제2 스위치(SW1)를 통해 제1 전류경로가 형성되고, 상기 멀티-터치패널(100) 및 상기 하단 스위치(SW12)를 따라 흐르는 전류는 상기 하단 커런트미러부(LCM)의 우측에 배치된 NMOS들에 미러링되어 상기 상단 커런트미러부(UCM) 및 상기 하단 커런트미러부(LCM)를 따라 제3 전류경로가 형성된다. 상기 상단 커런트미러부(UCM)의 좌측 PMOS들을 통해 흐르는 전류는 상기 상단 커런트미러부(UCM)의 우측 PMOS들에 미러링되어 제4 전류경로를 형성한다. 상기 제4 전류경로에 따른 전류에 상응하는 전하는 출력캐패시터(C1)에 충전된 후 상기 출력 스위칭부(SW13)를 경유하여 출력단자를 통해 출력된다. 여기서, 수신신호(RX)는 상기 하단 커런트미러부(LCM)를 통해 방전되므로 시간이 지남에 따라 감소하는 전압레벨을 갖는다.

도 7은 도 2 및 도 5에 도시된 수신회로부의 전체를 설명하기 위한 회로도이다.

도 5 및 도 7을 참조하면, 본 발명의 일실시예에 따른 수신회로부는 상단 스위치(SW11), 하단 스위치(SW12), 상단 커런트미러부(UCM), 하단 커런트미러부(LCM), 출력 스위칭부(SW13), 인에이블 스위치(SW14), 출력캐패시터(C1), 방전전류원(DIC) 및 스위칭신호 출력부(SCP)를 포함한다.

상기 상단 스위치(SW11)는 제1 적분 제어신호(CP)에 응답하여 온 또는 오프되어 수신라인에 연결된 입력단자를 통해 수신된 수신신호(RX)를 상기 상단 커런트미러부(UCM) 및 상기 하단 커런트미러부(LCM)에 제공한다.

상기 하단 스위치(SW12)는 제2 적분 제어신호(CN)에 응답하여 온 또는 오프되어 상기 수신라인에 연결된 입력단자를 통해 수신된 수신신호(RX)를 상기 하단 커런트미러부(LCM)에 제공한다. 상기 상단 스위치(SW11) 및 상기 하단 스위치(SW12)의 구성은 후술되는 도 11에서 자세히 설명한다.

상기 상단 커런트미러부(UCM)는 커런트미러 관계에 있고 2단으로 배치된 복수의 트랜지스터들로 구성된다. 상기 하단 커런트미러부(LCM)는 커런트미러 관계에 있고 2단으로 배치된 복수의 트랜지스터들로 구성된다. 터치에 의해 유기된 전압이 수신라인을 통해 수신신호(RX)가 제공될 때, 상기 상단 커런트미러부(UCM) 및 상기 하단 커런트미러부(LCM)는 상기 수신신호(RX)의 상승에지 시간 및 하강에지 시간에 상기 수신신호(RX)의 상응하는 전하를 적분하여 출력단을 통해 출력한다. 상기 상단 커런트미러부(UCM) 및 상기 하단 커런트미러부(LCM)의 구성은 후술되는 도 8에서 자세히 설명한다.

상기 출력 스위칭부(SW13)는 복수의 스위치들로 구성되어 상기 상단 커런트미러부(UCM)의 종단에 각각 배치되어 전하 적분된 신호를 출력단을 통해 출력한다. 상기 출력 스위칭부(SW13)의 구성은 후술되는 도 8 및 도 9에서 자세히 설명한다.

상기 인에이블 스위치(SW14)는 상기 하단 커런트미러부(LCM)의 종단에 배치되고, 상기 상단 스위치(SW11)의 온에 따라 상단 커런트미러부(UCM), 멀티-터치패널(100; 도 1 및 도 2에 도시됨) 및 송신회로부의 제2 스위치(SW1; 도 2에 도시됨)를 통해 전류경로가 설정될 때, 상기 하단 커런트미러부(LCM)의 동작을 차단하는 역할을 수행한다. 본 실시예에서, 상기 인에이블 스위치(SW14)는 상기 하단 커런트미러부(LCM)의 종단에 배치된 것을 도시하였으나, 이에 한정하는 것은 아니다. 예를들어, 상기 인에이블 스위치(SW14)는 상기 상단 커런트미러부(UCM)와 상기 하단 커런트미러부(LCM)간에 배치될 수도 있고, 상기 하단 스위치(SW12)와 상기 하단 커런트미러부(LCM)간에 배치될 수도 있다.

상기 출력캐패시터(C1)는 일단이 출력단자에 연결되고 타단이 접지전압(GND)이 공급되는 접지전압단에 연결되어, 상기 상단 커런트미러부(UCM)에 의해 미러링된 전류에 상응하는 전하를 충전한다.

상기 방전전류원(DIC)은 출력 스위칭부(SW13)의 종단에 배치되어 상기 출력캐패시터(C1)에 충전된 전하를 방전시키는 역할을 수행한다. 상기 방전전류원(DIC)의 구성은 후술되는 도 10에서 자세히 설명한다.

상기 스위칭신호 출력부(SCP)는 직렬 연결된 2개의 인버터들로 구성되어 상기 출력 스위칭부(SW13)의 온 또는 오프를 제어하기 위한 신호를 상기 출력 스위칭부(SW13)에 제공한다.

도 8은 도 7에 도시된 수신회로부의 일부를 설명하기 위한 회로도이다.

도 8을 참조하면, 본 발명의 일실시예에 따른 수신회로부는 상단 스위치(SW11), 하단 스위치(SW12), 상단 커런트미러부(UCM), 하단 커런트미러부(LCM), 출력 스위칭부(SW13), 인에이블 스위치(SW14) 및 미세방전 전류원(DIC)을 포함한다.

상기 상단 스위치(SW11)는 제1단이 멀티-터치패널(100: 도 1에 도시됨)의 수신라인에 연결되고, 제2 단이 상기 상단 커런트미러부(UCM)에 연결되며, 제어단을 통해 입력되는 제1 적분제어신호(CP)에 응답하여 온된다.

상기 하단 스위치(SW12)는 제1단이 멀티-터치패널(100: 도 1에 도시됨)의 수신라인에 연결되고, 제2 단이 상기 하단 커런트미러부(LCM)에 연결되며, 제어단을 통해 입력되는 제2 적분제어신호(CN)에 응답하여 온된다. 상기 제2 적분제어신호(CN)와 상기 제1 적분제어신호(CP)는 서로 역상이다. 즉, 상기 제2 적분제어신호(CN)가 하이레벨일 때, 상기 제1 적분제어신호(CP)는 로우레벨이고, 상기 제2 적분제어신호(CN)가 로우레벨일 때, 상기 제1 적분제어신호(CP)는 하이레벨이다.

상기 상단 커런트미러부(UCM)는 상단 마스터(UM) 및 상단 슬레이브(US)를 포함하고, 상단 마스터(UM)를 통해 흐르는 전류는 상단 슬레이브(US)에 미러링되어 상기 출력 스위칭부(SW13)에 제공된다.

상기 상단 마스터는 제1 PMOS(QP11), 제2 PMOS(QP12), 제3 PMOS(QP13) 및 제4 PMOS(QP14)를 포함한다. 구체적으로, 제1 PMOS(QP11)의 소스는 전원전압(VDD)이 공급되는 전원전압단에 연결되고, 게이트는 제2 PMOS(QP12)의 드레인에 연결된다. 제2 PMOS(QP12)의 소스는 제1 PMOS(QP11)의 드레인에 연결되고, 게이트는 제3 PMOS(QP13)의 드레인에 연결된다. 제3 PMOS(QP13)의 게이트는 상기 상단 스위치(SW11)에 연결되고, 소스는 제2 PMOS(QP12)의 드레인에 연결되고, 드레인은 제4 PMOS(QP14)의 소스에 연결된다. 제4 PMOS(QP14)의 게이트와 드레인은 공통연결되어 상기 상단 스위치(SW11)에 연결되고, 소스는 제3 PMOS(QP13)의 드레인에 연결된다.

상기 상단 슬레이브(US)는 게이트가 공통연결된 복수의 PMOS들로 구성된 상단 PMOS부(MQP1)와 게이트가 공통연결된 복수의 PMOS들로 구성된 하단 PMOS부(MQP2)를 포함한다.

상기 하단 커런트미러부(LCM)는 하단 마스터(LM) 및 하단 슬레이브(LS)를 포함하고, 하단 마스터(LM)를 통해 흐르는 전류는 하단 슬레이브(LS)에 미러링된다.

상기 하단 마스터(LM)는 제1 NMOS(QN11), 제2 NMOS(QN12), 제3 NMOS(QN13) 및 제4 NMOS(QN14)를 포함한다. 구체적으로, 제1 NMOS(QN11)의 게이트와 드레인이 공통연결되어 상기 하단 스위치(SW12)에 연결된다. 제2 NMOS(QN12)의 드레인은 제1 NMOS(QN11)의 소스에 연결되고, 게이트는 제1 NMOS(QN11)의 게이트 및 드레인 및 상기 하단 스위치에 연결된다. 제3 NMOS(QN13)의 드레인은 제2 NMOS(QN12)의 소스에 연결되고, 게이트는 제2 NMOS(QN12)의 드레인에 연결된다. 제4 NMOS(QN14)의 드레인은 제3 NMOS(QN13)의 소스에 연결되고, 게이트는 제3 NMOS(QN13)의 드레인에 연결되며, 소스는 접지전압(GND)에 연결된다.

상기 하단 슬레이브(LS)는 제5 NMOS(QN15) 및 제6 NMOS(QN16)를 포함한다. 구체적으로, 제5 NMOS(QN15)의 드레인은 상단 마스터에 구비되는 제4 PMOS(QP14)의 드레인 및 게이트, 제3 PMOS(QP13)의 게이트 및 상기 상단 스위치(SW11)에 연결되고, 게이트는 제3 NMOS(QN13)의 게이트에 연결된다. 제6 NMOS(QN16)의 드레인은 제5 NMOS(QN15)의 소스에 연결되고, 게이트는 제4 NMOS(QN14)의 게이트에 연결되며, 소스는 접지전압(GND)에 연결된다.

상기 출력 스위칭부(SW13)의 제1 단은 상기 하단 PMOS부(MQP2)의 드레인에 연결되고, 제2 단은 아날로그-디지털 변환기(ADC)(미도시)에 연결되어, 외부로부터 제공되는 스위칭제어신호(SC)에 응답하여 전하적분값을 상기 ADC에 출력한다.

상기 인에이블 스위치(SW14)의 일단은 공통연결된 제4 NMOS(QN14)의 게이트와 제6 NMOS(QN16)의 게이트에 공통연결되어, 상기 상단 스위치(SW11)를 절환하는 제1 적분제어신호(CP)에 따라 온된다. 즉, 제1 적분제어신호(CP)가 상기 상단 스위치(SW11)에 제공되어 상기 상단 스위치(SW11)가 온되면 상기 인에이블 스위치(SW14) 역시 온된다. 이에 따라, 상기 상단 스위치(SW11)를 통해 수신라인의 전압이 상기 상단 커런트미러부(UCM)에 인가되는 동안 상기 하단 커런트미러부(LCM)의 동작을 정지시키는 역할을 수행한다.

상기 미세방전 전류원(DIC)은 출력단자에 연결되어, 출력단자의 적분전압(Vint)을 미세하게 방전시키는 기능을 수행한다. 이에 따라, 적분전압을 감지할 수 있는 범위를 넓일 수 있다.

도 9는 도 8에 상단 PMOS부(MQP1), 하단 PMOS부(MQP2) 및 출력 스위칭부(SW13)를 설명하기 위한 회로도이다.

도 8 및 도 9를 참조하면, 상단 PMOS부(MQP1)는 게이트가 공통연결된 복수의 PMOS들(Q11, Q12, Q13, Q14, Q15, Q16, Q17, Q18)로 구성되고, PMOS들(Q11, Q12, Q13, Q14, Q15, Q16, Q17, Q18) 각각의 소스는 전원전압(VDD)이 인가되는 전원전압단에 연결되고, 공통연결된 게이트는 상단 마스터(UM)의 제1 PMOS(QP11)의 게이트에 연결된다.

하단 PMOS부(MQP2)는 게이트가 공통연결된 복수의 PMOS들(Q21, Q22, Q23, Q24, Q25, Q26, Q27, Q28)로 구성되고, PMOS들(Q21, Q22, Q23, Q24, Q25, Q26, Q27, Q28) 각각의 소스는 상기 상단 PMOS부(MQP1)에 구비되는 PMOS들(Q11, Q12, Q13, Q14, Q15, Q16, Q17, Q18)의 드레인들 각각에 연결되고, 공통연결된 게이트는 제2 PMOS(QP12)의 게이트에 연결된다.

출력 스위칭부(SW13)는 제1 전하출력 스위치(US1), 제2 전하출력 스위치(US2), 제3 전하출력 스위치(US3), 제4 전하출력 스위치(US4), 제5 전하출력 스위치(US5), 제6 전하출력 스위치(US6), 제7 전하출력 스위치(US7) 및 제8 전하출력 스위치(US8)를 포함한다. 제1 내지 제8 전하출력 스위치들(US1, US2, US3, US4, US5, US6, US7, US8) 각각은 스위칭제어신호(SC)에 응답하여 선택적으로 온되어 하단 PMOS부(MQP2)로부터 출력되는 전하를 출력단자에 출력한다.

상기 스위칭제어신호(SC)는 제1 스위칭 신호(s<0>), 제2 스위칭 신호(s<1>), 제3 스위칭 신호(s<2>), 제4 스위칭 신호(s<3>), 제5 스위칭 신호(s<4>), 제6 스위칭 신호(s<5>), 제7 스위칭 신호(s<6>) 및 제8 스위칭 신호(s<7>)를 포함한다. 상기한 제1 내지 제8 스위칭신호들(s<0>, s<1>, s<2>, s<3>, s<4>, s<5>, s<6>, s<7>)중 적어도 하나 이상은 하이레벨을 갖고서 상기 제1 내지 제8 전하출력 스위치들(US1, US2, US3, US4, US5, US6, US7, US8) 각각에 제공될 수도 있다. 이에 따라 상기 제1 내지 제8 전하출력 스위치들(US1, US2, US3, US4, US5, US6, US7, US8)중 적어도 하나 이상이 온될 수 있다.

예를들어, 제2 내지 제8 스위칭신호들(s<1>, s<2>, s<3>, s<4>, s<5>, s<6>, s<7>)은 로우레벨을 갖고 상기 제1 스위칭 신호(s<0>)가 하이레벨을 갖는다면, 단지 상기 제1 전하출력 스위치(US1)가 온되어 PMOS(Q11) 및 PMOS(Q21)을 통해 흐르는 미러링된 전류를 출력단에 출력한다. 이때, PMOS(Q11) 및 PMOS(Q21)가 기준전류에 대해 0.125배 미러링되도록 설계된다면, 출력단을 통해 출력되는 전류는 기준전류대비 0.125배이다.

한편, 제1 내지 제6 스위칭신호들(s<0>, s<1>, s<2>, s<3>, s<4>, s<5>)은 로우레벨을 갖고 제7 및 제8 스위칭신호(s<6>, s<7>)가 하이레벨을 갖는다면, 제7 및 제8 전하출력 스위치들(US7, US8)은 온되어 PMOS(Q17) 및 PMOS(Q27)을 통해 흐르는 미러링된 전류와 PMOS(Q18) 및 PMOS(Q28)을 통해 흐르는 미러링된 전류가 출력단에 출력한다. 이때, PMOS(Q17) 및 PMOS(Q27)가 기준전류에 대해 8배 미러링되도록 설계되고 PMOS(Q18) 및 PMOS(Q28)가 기준전류에 대해 16배 미러링되도록 설계된다면, 출력단을 통해 출력되는 전류는 기준전류대비 24배이다.

도 10은 도 8에 도시된 미세방전 전류원(DIC)을 설명하기 위한 회로도이다.

도 10을 참조하면, 미세방전 전류원(DIC)은 메인 방전 커런트미러부(MDC), 메인 방전 스위칭부(MDS) 및 서브-방전 커런트미러부(SDC)를 포함한다.

상기 메인 방전 커런트미러부(MDC)는 커런트미러의 마스터 기능을 수행하는 PMOS(DQ11), 커런트미러의 슬레이브 기능을 수행하는 PMOS(DQ12), PMOS(DQ13), PMOS(DQ14), PMOS(DQ15), PMOS(DQ16), PMOS(DQ17) 및 PMOS(DQ18)를 포함한다.

PMOS(DQ11)의 소스는 전원전압(VDD)이 공급되는 전원전압단에 연결되고, 공통연결된 게이트 및 드레인은 PMOS(DQ12)의 게이트 및 메인 방전 스위칭부(MDS)에 연결된다.

PMOS(DQ12), PMOS(DQ13), PMOS(DQ14), PMOS(DQ15), PMOS(DQ16), PMOS(DQ17) 및 PMOS(DQ18) 각각의 소스는 전원전압(VDD)이 공급되는 전원전압단에 연결되고, 각각의 게이트는 PMOS(DQ11)의 공통연결된 게이트 및 드레인에 연결되며, 각각의 드레인은 메인 방전 스위칭부(MDS)에 연결된다.

상기 메인 방전 스위칭부(MDS)는 제1 방전 스위치(DS1), 제2 방전 스위치(DS2), 제3 방전 스위치(DS3), 제4 방전 스위치(DS4), 제5 방전 스위치(DS5), 제6 방전 스위치(DS6), 제7 방전 스위치(DS7) 및 제8 방전 스위치(DS8)를 포함한다.

상기 제1 방전 스위치(DS1)의 제1 단이 PMOS(DQ11)의 드레인에 연결되어 제어단을 통해 제공되는 스위치 인에이블 신호(SSEN)에 응답하여 온되어 PMOS(DQ11)를 바이어싱한다. 이에 따라, 제1 방전 스위치(DS1)의 제2 단은 바이어싱 전류를 외부로 출력한다.

상기 제2 방전 스위치(DS2)의 제1 단이 PMOS(DQ12)의 드레인에 연결되고, 제2 단이 상기 서브-방전 커런트미러부(SDC)에 연결된다. 제2 방전 스위치(DS2)의 제어단을 통해 제1 스위칭 신호(SS<0>)가 제공되면, 제2 방전 스위치(DS2)는 온되고, PMOS(DQ12)의 드레인을 통해 출력되는 미러링된 전류를 제2 단을 통해 상기 서브-방전 커런트미러부(SDC)에 제공한다.

상기 제3 방전 스위치(DS3) 의 제1 단이 PMOS(DQ13)의 드레인에 연결되고, 제2 단이 상기 서브-방전 커런트미러부(SDC)에 연결된다. 제3 방전 스위치(DS3)의 제어단을 통해 제2 스위칭 신호(SS<1>)가 제공되면, 제3 방전 스위치(DS3)는 온되고, PMOS(DQ13)의 드레인을 통해 출력되는 미러링된 전류를 제2 단을 통해 상기 서브-방전 커런트미러부(SDC)에 제공한다.

상기 제4 방전 스위치(DS4) 의 제1 단이 PMOS(DQ14)의 드레인에 연결되고, 제2 단이 상기 서브-방전 커런트미러부(SDC)에 연결된다. 제4 방전 스위치(DS4)의 제어단을 통해 제3 스위칭 신호(SS<2>)가 제공되면, 제4 방전 스위치(DS5)는 온되고, PMOS(DQ14)의 드레인을 통해 출력되는 미러링된 전류를 제2 단을 통해 상기 서브-방전 커런트미러부(SDC)에 제공한다.

상기 제5 방전 스위치(DS5) 의 제1 단이 PMOS(DQ15)의 드레인에 연결되고, 제2 단이 상기 서브-방전 커런트미러부(SDC)에 연결된다. 제5 방전 스위치(DS5)의 제어단을 통해 제4 스위칭 신호(SS<3>)가 제공되면, 제5 방전 스위치(DS5)는 온되고, PMOS(DQ15)의 드레인을 통해 출력되는 미러링된 전류를 제2 단을 통해 상기 서브-방전 커런트미러부(SDC)에 제공한다.

상기 제6 방전 스위치(DS6) 의 제1 단이 PMOS(DQ16)의 드레인에 연결되고, 제2 단이 상기 서브-방전 커런트미러부(SDC)에 연결된다. 제6 방전 스위치(DS6)의 제어단을 통해 제5 스위칭 신호(SS<4>)가 제공되면, 제6 방전 스위치(DS6)는 온되고, PMOS(DQ16)의 드레인을 통해 출력되는 미러링된 전류를 제2 단을 통해 상기 서브-방전 커런트미러부(SDC)에 제공한다.

상기 제7 방전 스위치(DS7) 의 제1 단이 PMOS(DQ17)의 드레인에 연결되고, 제2 단이 상기 서브-방전 커런트미러부(SDC)에 연결된다. 제7 방전 스위치(DS7)의 제어단을 통해 제6 스위칭 신호(SS<5>)가 제공되면, 제7 방전 스위치(DS7)는 온되고, PMOS(DQ17)의 드레인을 통해 출력되는 미러링된 전류를 제2 단을 통해 상기 서브-방전 커런트미러부(SDC)에 제공한다.

상기 제8 방전 스위치(DS8) 의 제1 단이 PMOS(DQ18)의 드레인에 연결되고, 제2 단이 상기 서브-방전 커런트미러부(SDC)에 연결된다. 제8 방전 스위치(DS8)의 제어단을 통해 제7 스위칭 신호(SS<6>)가 제공되면, 제8 방전 스위치(DS8)는 온되고, PMOS(DQ18)의 드레인을 통해 출력되는 미러링된 전류를 제2 단을 통해 상기 서브-방전 커런트미러부(SDC)에 제공한다.

상기 서브-방전 커런트미러부(SDC)는 마스터 기능을 수행하는 NMOS(DC1) 및 슬레이브 기능을 수행하는 NMOS(DC2)를 포함한다.

NMOS(DC1)는 드레인과 게이트가 공통연결되어 상기 제2 내지 제8 방전 스위치들(DS2, DS3, DS4, DS5, DS6, DS7, DS8) 각각의 제2 단에 연결되고, 소스는 접지전압(GND)이 공급되는 접지전압단에 연결된다. NMOS(DC2)의 게이트는 NMOS(DC1)의 드레인 및 게이트에 연결되고, 소스는 접지전압단에 연결되며, 드레인은 출력 스위칭부(SW13) 및 출력단에 연결된다.

상기 제2 내지 제8 방전 스위치들(DS2, DS3, DS4, DS5, DS6, DS7, DS8)을 통해 전류가 출력됨에 따라, NMOS(DC1)는 바이어싱되어 바이어스 전류가 흐른다. 이에 따라, NMOS(DC2)는 상기 바이어스 전류에 대응하여 미러링된 전류를 출력한다.

동작시, 제1 방전 스위치(DS1)가 온되어 PMOS(DQ12)가 바이어싱되면, PMOS(DQ12)를 통해 기준전류가 흐른다.

기준전류가 생성됨에 따라, 게이트가 병렬 연결된 PMOS(DQ12), PMOS(DQ13), PMOS(DQ14), PMOS(DQ15), PMOS(DQ16), PMOS(DQ17) 및 PMOS(DQ18)을 통해 미러링 전류가 생성되어, 생성된 각각의 미러링 전류는 상기 제2 내지 제8 방전 스위치들(DS2, DS3, DS4, DS5, DS6, DS7, DS8)에 제공된다.

상기 제2 내지 제8 방전 스위치들(DS2, DS3, DS4, DS5, DS6, DS7, DS8) 각각은 스위칭신호에 응답하여 온되어 미러링 전류들을 서브-방전 커런트미러부(SDC)에 제공한다. 서브-방전 커런트미러부(SDC)는 마스터 기능을 수행하는 NMOS(DC1)을 통해 상기 메인 방전 커런트미러부(MDC)에 의해 미러링된 전류가 제공됨에 따라 NMOS(DC2)는 적분전압(Vint)에 대응하여 출력단자를 통해 출력되는 전류를 미러링하여 미세방전 동작을 수행한다. 이에 따라 적분전압(Vint)은 미세하게 다운된다.

일반적으로, 트랜지스터의 이득(gain)은 채널폭 대 채널길이(W/L)로 결정될 수 있다. 이런 점을 고려하여, 본 실시예에서, PMOS(DQ11)의 채널폭(W)을 1이라 가정하고, PMOS(DQ11)와 커런트미러 관계에 있는 PMOS(DQ12), PMOS(DQ13), PMOS(DQ14), PMOS(DQ15), PMOS(DQ16), PMOS(DQ17) 및 PMOS(DQ18)의 채널폭들 각각을 0.125, 0.25, 0.5, 1.0, 2.0, 4.0, 8.0, 16.0으로 설정할 수 있다. 이에 따라, 제1 내지 제8 방전 스위치(DS1, DS2, DS3, DS4, DS5, DS6, DS7, DS8)를 각각의 PMOS들의 드레인에 연결시켜 제어하면 PMOS(DQ11)을 통해 흐르는 기준전류에 대해 0.125, 0.25, 0.5, 1.0, 2.0, 4.0, 8.0, 16.0과 같이 기준전류대비 감소되는 적분전류부터 최대 31.875배까지 증폭된 적분전류를 0.125배 단위로 출력단자를 통해 출력할 수 있다.

도 11은 본 발명에 따른 수신회로부에 구비되는 스위치를 설명하기 위한 회로도이다.

도 11을 참조하면, 스위치는 제1 스위칭 인버터(SI1), 제2 스위칭 인버터(SI2), PMOS(SP1) 및 NMOS(SN1)를 포함한다. 상기 스위치는 상단 스위치(SW11)로 사용될 수도 있고, 하단 스위치(SW12)로 사용될 수도 있다. 또한, 상기 스위치는 출력 스위칭부(SW13)에 구비될 수도 있고, 인에이블 스위치(SW14)에 구비될 수도 있다.

상기 제1 스위칭 인버터(SI1)는 외부로부터 제공되는 스위칭 제어신호를 반전시켜 상기 PMOS(SP1)의 게이트 및 상기 제2 스위칭 인버터(SI2)에 제공한다. 상기 제2 스위칭 인버터(SI2)는 상기 제1 스위칭 인버터(SI1)로부터 제공되는 반전된 스위칭 제어신호를 반전시켜 상기 NMOS(SN1)의 게이트에 제공한다.

상기 PMOS(SP1)는 소스가 입력단에 연결되고, 드레인이 출력단에 연결되며, 게이트를 통해 제공되는 반전된 스위칭 제어신호에 응답하여 온 또는 오프된다. 예를들어, 상기 스위치가 상단 스위치(SW11)로 사용된다면, 상기 PMOS(SP1)의 소스는 수신신호(RX)가 인가되는 단자(IN)에 연결되고, 드레인은 상단 커런트미러부(UCM)에 연결되며, 게이트는 제1 적분 제어신호(CP)를 수신한다.

상기 NMOS(SN1)는 드레인이 상기 입력단에 연결되고, 소스가 상기 출력단에 연결되며, 게이트를 통해 제공되는 스위칭 제어신호에 응답하여 온 또는 오프된다. 예를들어, 상기 스위치가 상단 스위치(SW11)로 사용된다면, 상기 NMOS(SN1)의 드레인은 수신신호(RX)가 인가되는 단자(IN)에 연결되고, 소스는 상단 커런트미러부(UCM)에 연결되며, 게이트는 제1 적분 제어신호(CP)를 수신한다.

도 12는 본 발명의 또 다른 실시예에 따른 멀티-터치 감지장치를 개략적으로 설명하기 위한 등가회로도이다. 도 13은 도 12의 멀티-터치패널용 정전용량 감지회로의 동작을 설명하기 위한 파형도이다.

도 12 및 도 13을 참조하면, 멀티-터치패널(100: 도 1에 도시됨)에 연결된 송신회로부(210)는 제1 스위치(SW0), 제2 스위치(SW1), 제1 인버터(IN1) 및 제2 인버터(IN2)를 포함하고, 사각파의 송신신호(TX)를 상기 멀티-터치패널(100: 도 1에 도시됨)에 제공한다. 설명의 편의를 위해 송신회로부(210)에 구비되어 사각파의 송신신호를 출력하는 송신기(212; 도 1에 도시됨)를 제1 스위치(SW0)와 제2 스위치(SW1)로 표기하였다. 즉, 상기 제1 스위치(SW0)가 온되면 하이레벨인 전원전압(VDD)이 출력되고, 상기 제2 스위치(SW1)가 온되면 로우레벨인 접지전압(GND)이 출력된다. 따라서, 하이레벨과 로우레벨을 갖는 사각파의 송신신호가 출력될 수 있다.

수신회로부(220)는 상단 스위치(SW11), 하단 스위치(SW12), 상단 커런트미러부(UCM), 하단 커런트미러부(LCM), 출력 스위칭부(SW13), 출력캐패시터(C1) 및 인에이블 스위치(SW14)를 포함한다.

사각파 형태를 갖는 송신신호(TX)의 매 주기에서, 제1 및 제2 송신스위치 제어신호들(S0, S1)과 제1 및 제2 적분 제어신호들(CP, CN)에 응답하여 송신신호(TX)의 상승에지(rising edge)에서의 정전용량 감지회로의 동작과 하강에지(falling edge)에서의 정전용량 감지회로의 동작은 서로 다르다. 본 실시예에서, 제1 송신스위치 제어신호(S0)와 제1 적분 제어신호(CP)는 서로 역상이다.

즉, 송신신호(TX)의 상승에지에서, 제1 스위치(SW0), 멀티-터치패널(100: 도 1에 도시됨), 하단 스위치(SW12) 및 하단 커런트미러부(LCM)를 따라 제1 전류경로가 형성되고, 상기 제1 전류경로를 따라 흐르는 전류는 하단 커런트미러부(LCM)의 우측에 배치된 NMOS들에 미러링되므로 상단 커런트미러부(UCM), 하단 커런트미러부(LCM)를 따라 제2 전류경로가 형성된다. 제2 전류경로를 따라 흐르는 전류는 상단 커런트미러부(UCM)의 우측에 배치된 PMOS들에 미러링되어 상단 커런트미러부(UCM), 출력 스위칭부(SW13)를 따른 제3 전류경로가 형성된다. 제3 전류경로에 따른 전류는 출력단자를 통해 출력된다. 여기서, 수신신호(RX)는 하단 커런트미러부(LCM)를 통해 방전되므로 시간이 지남에 따라 감소하는 전압레벨을 갖는다.

한편, 송신신호(TX)의 하강에지에서, 상단 커런트미러부(UCM), 상단 스위치(SW11), 멀티-터치패널(100: 도 1에 도시됨), 제2 스위치(SW1)를 따라 제1 전류경로가 형성된다. 상단 커런트미러부(UCM)의 좌측 PMOS들을 통해 흐르는 전류는 상단 커런트미러부(UCM)의 우측 PMOS들에 미러링되어 제2 전류경로가 형성된다. 제2 전류경로에 따른 전류는 출력단자를 통해 출력된다. 여기서, 수신신호(RX)는 상단 커런트미러부(UCM)로부터 지속적으로 전하가 공급되므로 시간이 지남에 따라 증가하는 전압레벨을 갖는다.

따라서, 송신신호(TX)의 상승에지 및 하강에지에서 수신되는 전하를 적분할 수 있게 됨으로써, 상승에지에서 수신되는 전하만을 적분하는 기술에 비해서 두 배의 전하 에너지를 적분할 수 있다.

한편, 상기 송신신호(TX)의 상승에지 구간이나 하강에지 구간동안 터치가 발생되면, 멀티-터치패널(100: 도 1에 도시됨)에 형성된 정전용량(C0)은 감소한다. 왜냐하면, TX 파형과 RX파형은 서로 역상이므로 인체의 접촉에 의해 발생된 캐패시터의 정전용량이 멀티-터치패널(100: 도 1에 도시됨)에 형성된 정전용량을 감소시킨다.

도 14는 본 발명의 또 다른 실시예에 따른 멀티-터치 감지장치를 개략적으로 설명하기 위한 등가회로도이다. 도 15는 도 13의 멀티-터치패널용 정전용량 감지회로의 동작을 설명하기 위한 파형도이다.

도 14 및 도 15를 참조하면, 멀티-터치패널(100: 도 1에 도시됨)에 연결된 송신회로부(210)는 제1 스위치(SW0) 및 제2 스위치(SW1)를 포함하고, 사각파의 송신신호(TX)를 상기 멀티-터치패널(100: 도 1에 도시됨)에 제공한다. 설명의 편의를 위해 송신회로부(210)에 구비되어 사각파의 송신신호를 출력하는 송신기(212; 도 1에 도시됨)를 제1 스위치(SW0)와 제2 스위치(SW1)로 표기하였다. 즉, 상기 제1 스위치(SW0)가 온되면 하이레벨인 전원전압(VDD)이 출력되고, 상기 제2 스위치(SW1)가 온되면 로우레벨인 접지전압(GND)이 출력된다. 따라서, 하이레벨과 로우레벨을 갖는 사각파의 송신신호가 출력될 수 있다.

수신회로부(220)는 상단 스위치(SW11), 하단 스위치(SW12), 상단 커런트미러부(UCM), 하단 커런트미러부(LCM), 출력 스위칭부(SW13), 출력캐패시터(C1) 및 인에이블 스위치(SW14)를 포함한다.

사각파 형태를 갖는 송신신호(TX)의 매 주기에서, 제1 및 제2 송신스위치 제어신호들(S0, S1)과 제1 및 제2 적분 제어신호들(CP, CN)에 응답하여 송신신호(TX)의 상승에지(rising edge)에서의 정전용량 감지회로의 동작과 하강에지(falling edge)에서의 정전용량 감지회로의 동작은 서로 다르다. 본 실시예에서, 제1 송신스위치 제어신호(S0)와 제1 적분 제어신호(CP)는 서로 동상이다.

즉, 송신신호(TX)의 상승에지에서, 제1 스위치(SW0), 멀티-터치패널(100: 도 1에 도시됨)을 따라 제1 전류경로가 형성되고, 상단 커런트미러부(UCM), 상단 스위치(SW11), 멀티-터치패널(100: 도 1에 도시됨)을 따라 제2 전류경로가 형성된다. 제2 전류경로를 따라 흐르는 상단 커런트미러부(UCM)의 우측에 배치된 PMOS들에 미러링된다. 상단 커런트미러부(UCM)의 우측에 배치된 PMOS들에 미러링된 전류는 출력 스위칭부(SW13)를 경유하여 출력단자를 통해 출력된다. 여기서, 수신신호(RX)는 상단 커런트미러부(UCM)를 통해 지속적으로 전하가 공급되므로 시간이 지남에 따라 증가하는 전압레벨을 갖는다.

한편, 송신신호(TX)의 하강에지에서, 제2 스위치(SW1)를 따라 제1 전류경로가 형성되고, 멀티-터치패널(100: 도 1에 도시됨), 하단 스위치(SW12), 하단 커런트미러부(LCM)를 따라 제2 전류경로가 형성된다. 제2 전류경로를 따라 흐르는 전류는 하단 커런트미러부(LCM)의 우측에 배치된 PMOS들에 미러링되므로 상단 커런트미러부(UCM), 상단 스위치(SW11), 하단 커런트미러부(LCM)를 따라 제3 전류경로가 형성된다. 제3 전류경로를 따라 흐르는 전류는 상단 커런트미러부(UCM)의 우측에 배치된 PMOS들에 미러링되어 제4 전류경로를 형성한다. 제4 전류경로에 따른 전류는 출력단자를 통해 출력된다. 여기서, 수신신호(RX)는 하단 커런트미러부(LCM)에 의해 전하가 방전되므로 시간이 지남에 따라 증가하는 전압레벨을 갖는다.

따라서, 송신신호(TX)의 상승에지 및 하강에지에서 수신되는 전하를 적분할 수 있게 됨으로써, 상승에지에서 수신되는 전하만을 적분하는 기술에 비해서 두 배의 전하 에너지를 적분할 수 있다.

한편, 상기 송신신호(TX)의 상승에지 구간이나 하강에지 구간동안 터치가 발생되면, 멀티-터치패널(100: 도 1에 도시됨)에 형성된 정전용량(C0)은 증가한다. 왜냐하면, TX 파형과 RX파형은 서로 동이므로 인체의 접촉에 의해 발생된 캐패시터의 정전용량이 멀티-터치패널(100: 도 1에 도시됨)에 형성된 정전용량에 더해져 실질적으로 멀티-터치패널(100: 도 1에 도시됨)에 형성된 정전용량을 증가시킨다.

도 16은 도 12 및 도 14에 도시된 수신회로부의 전체를 설명하기 위한 회로도이다.

도 16을 참조하면, 본 발명의 다른 실시예에 따른 수신회로부는 상단 스위치(SW11), 하단 스위치(SW12), 상단 커런트미러부(UCM), 하단 커런트미러부(LCM), 출력 스위칭부(SW13), 출력캐패시터(C1), 인에이블 스위치(SW14), 방전전류원(DIC) 및 스위칭신호 출력부(SCP)를 포함한다.

상기 상단 스위치(SW11)는 제1 적분 제어신호(CP)에 응답하여 온 또는 오프되어 수신라인에 연결된 입력단자를 통해 수신된 수신신호(RX)를 상기 상단 커런트미러부(UCM) 및 상기 하단 커런트미러부(LCM)에 제공한다.

상기 하단 스위치(SW12)는 제2 적분 제어신호(CN)에 응답하여 온 또는 오프되어 상기 수신라인에 연결된 입력단자를 통해 수신된 수신신호(RX)를 상기 하단 커런트미러부(LCM)에 제공한다. 상기 상단 스위치(SW11) 및 상기 하단 스위치(SW12)의 구성은 도 6에서 설명하였으므로 그 설명은 생략한다.

상기 상단 커런트미러부(UCM)는 커런트미러 관계에 있고 2단으로 배치된 복수의 트랜지스터들로 구성된다. 상기 하단 커런트미러부(LCM)는 커런트미러 관계에 있고 2단으로 배치된 복수의 트랜지스터들로 구성된다. 터치에 의해 유기된 전압이 수신라인을 통해 수신신호(RX)가 제공될 때, 상기 상단 커런트미러부(UCM) 및 상기 하단 커런트미러부(LCM)는 상기 수신신호(RX)의 상승에지 시간 및 하강에지 시간에 상기 수신신호(RX)의 상응하는 전하를 적분하여 출력단을 통해 출력한다. 상기 상단 커런트미러부(UCM) 및 상기 하단 커런트미러부(LCM)의 구성은 후술되는 도 16에서 자세히 설명한다.

상기 출력 스위칭부(SW13)는 복수의 스위치들로 구성되어 상기 상단 커런트미러부(UCM)의 종단에 각각 배치되어 전하 적분된 신호를 출력단을 통해 출력한다. 상기 출력 스위칭부(SW13)의 구성은 도 6에서 설명하였으므로 그 설명은 생략한다.

상기 인에이블 스위치(SW14)는 상기 상단 커런트미러부(UCM)의 종단에 배치되고, 상기 상단 스위치(SW11)의 온에 따라 상단 커런트미러부(UCM), 멀티-터치패널(100; 도 1 및 도 2에 도시됨) 및 송신회로부의 제2 스위치(SW1; 도 2에 도시됨)를 통해 전류경로가 설정될 때, 하단 커런트미러부(LCM)의 동작을 차단하는 역할을 수행한다. 본 실시예에서, 상기 인에이블 스위치(SW14)는 상기 하단 커런트미러부(LCM)의 종단에 배치된 것을 도시하였으나, 이에 한정하는 것은 아니다. 예를들어, 상기 인에이블 스위치(SW14)는 상기 상단 커런트미러부(UCM)와 상기 하단 커런트미러부(LCM)간에 배치될 수도 있고, 상기 하단 스위치(SW12)와 상기 하단 커런트미러부(LCM)간에 배치될 수도 있다.

상기 출력캐패시터(C1)는 일단이 출력단자에 연결되고 타단이 접지전압(GND)이 공급되는 접지전압단에 연결되어, 상기 상단 커런트미러부(UCM)에 의해 미러링된 전류에 상응하는 전하를 충전한다.

상기 방전전류원(DIC)은 출력 스위칭부(SW13)의 종단에 배치되어 상기 출력캐패시터(C1)에 충전된 전하를 방전시키는 역할을 수행한다. 상기 방전전류원(DIC)의 구성은 후술되는 도 18에서 자세히 설명한다.

도시하지는 않았지만, 도 7에 도시된 바와 같은 스위칭신호 출력부(SCP)가 구비되어 상기 출력 스위칭부(SW13)의 온 또는 오프를 제어하기 위한 신호를 상기 출력 스위칭부(SW13)에 제공한다.

도 17은 도 16에 도시된 수신회로부의 일부를 설명하기 위한 회로도이다.

도 17을 참조하면, 본 발명의 일실시예에 따른 수신회로부는 상단 스위치(SW11), 하단 스위치(SW12), 상단 커런트미러부(UCM), 하단 커런트미러부(LCM), 출력 스위칭부(SW13), 출력캐패시터(C1) 및 인에이블 스위치(SW14)를 포함한다.

상기 상단 스위치(SW11)는 제1단이 멀티-터치패널(100: 도 1에 도시됨)의 수신라인에 연결되고, 제2 단이 상기 상단 커런트미러부(UCM)에 연결되며, 제어단을 통해 입력되는 제1 적분제어신호(CP)에 응답하여 온된다.

상기 하단 스위치(SW12)는 제1단이 멀티-터치패널(100: 도 1에 도시됨)의 수신라인에 연결되고, 제2 단이 상기 하단 커런트미러부(LCM)에 연결되며, 제어단을 통해 입력되는 제2 적분제어신호(CN)에 응답하여 온된다.

상단 커런트미러부(UCM)는 상단 마스터(UM) 및 상단 슬레이브(US)를 포함하고, 상단 마스터(UM)를 통해 흐르는 전류는 상단 슬레이브(US)에 미러링되어 상기 출력 스위칭부(SW13)에 제공된다.

상기 상단 마스터는 제1 PMOS(QP21), 제2 PMOS(QP22), 제3 PMOS(QP23) 및 제1 NMOS(QN21)를 포함한다. 구체적으로, 제1 PMOS(QP21)의 소스는 전원전압(VDD)이 공급되는 전원전압단에 연결되고, 게이트는 제2 PMOS(QP22)의 드레인에 연결된다. 제2 PMOS(QP22)의 소스는 제1 PMOS(QP21)의 드레인에 연결되고, 게이트는 제3 PMOS(QP23)의 드레인에 연결되며, 드레인은 상기 상단 스위치(SW11)에 연결된다. 제3 PMOS(QP23)의 소스는 전원전압단에 연결되고, 게이트는 제1 PMOS(QP21)의 드레인 및 제2 PMOS(QP22)의 소스에 연결되며, 드레인은 제2 PMOS(QP12)의 게이트에 연결된다. 제1 NMOS(QN21)의 소스는 제3 PMOS(QP23)의 드레인 및 상기 제2 PMOS(QP22)의 게이트에 연결되고, 게이트는 제3 PMOS(QP23)의 게이트에 연결되며, 드레인은 접지전압에 연결된다.

상기 상단 슬레이브(US)는 상단 PMOS부(MQP1), 하단 PMOS부(MQP2), 제4 PMOS(QP24) 및 제2 NMOS(QN22)를 포함한다. 구체적으로, 상기 상단 PMOS부(MQP1)는 게이트가 공통연결된 복수의 PMOS들로 구성되고, PMOS들 각각의 소스는 전원전압단에 연결되고, 공통연결된 게이트는 상단 마스터(UM)의 제1 PMOS(QP21)의 게이트 및 상단 스위치(SW11)에 연결된다. 상기 하단 PMOS부(MQP2)는 게이트가 공통연결된 복수의 PMOS들로 구성된다. 상기 PMOS들 각각의 소스는 상기 상단 PMOS부(MQP1)의 드레인들 각각 및 제4 PMOS(QP24)의 게이트에 연결되고, 공통연결된 게이트는 제4 PMOS(QP24)의 드레인 및 제2 NMOS(QN22)의 드레인에 연결된다. 제4 PMOS(QP24)의 소스는 전원전압단에 연결되고, 게이트는 상기 상단 PMOS부(MQP1)에 구비되는 PMOS들의 드레인에 연결된다. 제2 NMOS(QN22)의 드레인은 제4 PMOS(QP24)의 드레인에 연결되고, 게이트는 제4 PMOS(QP24)의 게이트에 연결되며, 소스는 접지전압에 연결된다.

상기 하단 커런트미러부(LCM)는 하단 마스터(LM) 및 하단 슬레이브(LS)를 포함하고, 하단 마스터(LM)를 통해 흐르는 전류는 하단 슬레이브(LS)에 미러링된다.

상기 하단 마스터(LM)는 제3 NMOS(QN23), 제4 NMOS(QN24), 제5 NMOS(QN25) 및 제6 PMOS(QP26)를 포함한다. 구체적으로, 제3 NMOS(QN23)의 드레인은 하단 스위치(SW12)에 연결되고, 게이트는 제6 PMOS(QP26)의 드레인에 연결되며, 소스는 제4 NMOS(QN24)의 드레인, 제6 PMOS(QP26)의 드레인 및 제5 NMOS(QN25)의 드레인에 연결된다. 제4 NMOS(QN24)의 드레인은 제3 NMOS(QN23)의 소스 및 제5 NMOS(QN25)의 게이트에 연결되고, 게이트는 하단 스위치(SW12)에 연결된다. 제5 NMOS(QN25)의 드레인은 제3 NMOS(QN23)의 게이트 및 제6 PMOS(QP26)의 드레인에 연결되고, 게이트는 제3 NMOS(QN23)의 소스, 제6 PMOS(QP26)의 게이트에 연결되며, 소스는 접지전압에 연결된다. 제6 PMOS(QP26)의 드레인은 전원전압단에 연결되고, 게이트는 제5 NMOS(QN25)의 게이트, 제3 NMOS(QN23)의 소스 및 제4 NMOS(QN24)의 드레인에 연결되며, 드레인은 제5 NMOS(QN25)의 드레인에 연결된다. 제3 NMOS(QN23)의 드레인은 제3 NMOS(QN23)의 게이트 및 제6 PMOS(QP26)의 드레인에 연결되고, 게이트는 제3 NMOS(QN23)의 소스 및 제4 NMOS(QN24)의 드레인에 연결되며, 소스는 접지전압에 연결된다.

상기 하단 슬레이브(LS)는 제7 NMOS(QN27), 제8 NMOS(QN28), 제6 NMOS(QN26) 및 제7 PMOS(QP27)을 포함한다.

제7 NMOS(QN27)의 드레인은 상단 스위치(SW11), 제2 PMOS(QP22)의 드레인 및 제1 PMOS(QP21)의 게이트에 연결되고, 게이트는 제6 NMOS(QN26)의 드레인에 연결되며, 소스는 제6 NMOS(QN26)의 게이트, 제7 PMOS(QP27)의 게이트 및 제8 NMOS(QN28)의 드레인에 연결된다.

제8 NMOS(QN28)의 드레인은 제7 NMOS(QN27)의 소스, 제6 NMOS(QN26)의 게이트 및 제7 PMOS(QP27)의 게이트에 연결되고, 게이트는 제4 NMOS(QN24)의 게이트 및 하단 스위치(SW12)에 연결되며, 소스는 접지전압에 연결된다.

제7 PMOS(QP27)의 소스는 전원전압단에 연결되고, 게이트는 제7 NMOS(QN27)의 소스, 제6 NMOS(QN26)의 게이트에 연결되며, 드레인은 제6 PMOS(QN26)의 드레인 및 제7 NMOS(QN27)의 게이트에 연결된다.

제6 NMOS(QN26)의 드레인은 제7 PMOS(QP27)의 드레인 및 제7 NMOS(QN27)의 게이트에 연결되고, 게이트는 제7 PMOS(QP27)의 게이트, 제7 NMOS(QN27)의 소스 및 제8 NMOS(QN28)의 드레인에 연결되며, 소스는 접지전압단에 연결된다.

상기 출력 스위칭부(SW13)의 제1 단은 상기 하단 PMOS부(MQP2)의 드레인에 연결되고, 제2 단은 아날로그-디지털 변환기(ADC)(미도시)에 연결되어, 외부로부터 제공되는 스위칭제어신호(SC)에 응답하여 전하적분값을 상기 아날로그-디지털 변환기(ADC)에 출력한다.

상기 인에이블 스위치(SW14)의 일단은 공통연결된 제4 NMOS(QN24)의 게이트와 제8 NMOS(QN28)의 게이트에 공통연결되어, 상기 상단 스위치(SW11)를 절환하는 제1 적분제어신호(CP)에 따라 온된다. 즉, 제1 적분제어신호(CP)가 상기 상단 스위치(SW11)에 제공되어 상기 상단 스위치(SW11)가 온되면 상기 인에이블 스위치(SW14) 역시 온된다. 이에 따라, 상기 상단 스위치(SW11)를 통해 수신라인의 전압이 상기 상단 커런트미러부(UCM)에 인가되는 동안 상기 하단 커런트미러부(LCM)를 방전시키는 역할을 수행한다.

도 18은 도 16에 도시된 미세방전 전류원(DIC)을 설명하기 위한 회로도이다.

도 18을 참조하면, 미세방전 전류원은 메인 방전 커런트미러부(MDC), 메인 방전 스위칭부(MDS) 및 서브-방전 커런트미러부(SDC)를 포함한다. 상기 메인 방전 커런트미러부(MDC) 및 상기 메인 방전 스위칭부(MDS)는 도 9에 도시된 상기 메인 방전 커런트미러부(MDC) 및 상기 메인 방전 스위칭부(MDS)와 동일하므로 동일한 도면부호를 부여하고 그 상세한 설명은 생략한다.

상기 서브-방전 커런트미러부(SDC)는 방전 마스터 기능을 수행하는 서브-마스터 커런트부(SMC) 및 방전 슬레이브 기능을 수행하는 서브-슬레이브 커런트부(SSC)를 포함한다. 상기 서브-마스터 커런트부(SMC)를 통해 흐르는 전류는 상기 서브-슬레이브 커런트부(SSC)에 미러링된다.

상기 서브-마스터 커런트부(SMC)에 구비되는 트랜지스터들의 수와 연결은 도 17에 도시된 상기 하단 마스터(LM)에 구비되는 트랜지스터들의 수와 연결과 동일하므로 그 설명은 생략한다.

또한, 상기 서브-슬레이브 커런트부(SSC)에 구비되는 트랜지스터들의 수와 연결은 도 17에 도시된 상기 하단 슬레이브(LS)에 구비되는 트랜지스터들의 수와 연결과 동일하므로 그 설명은 생략한다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

이상에서 설명한 바와 같이, 본 발명에 따르면, 송신신호의 상승주기와 하강주기에서 모두 적분하여 정전용량의 차이를 근거로 터치좌표를 판별할 때, 상기 송신신호에 대응하여 수신되는 수신신호의 초기값을 0V가 아닌 0V보다는 크고 전원전압보다는 작은 특정 전압으로 설정하여 적분 시작후 상기 특정 전압에서 실질적인 적분 동작이 이루어지도록 하므로써, 전하적분 파형의 편이 현상을 제거할 수 있다.

또한, 송신신호의 상승주기와 하강주기에서 모두 적분함에 따라 적분 후 출력 전압의 변화 성분에 있어 전압값을 정밀하게 유지할 수 있고, 송신신호 대비 높은 수신신호를 수신할 수 있다.

또한, 반도체로 제조가 용이하고, 전력 소비량이 적으며, 특히 외부로부터 유입되는 노이즈에 강한 내성을 가지면서도 감지 속도가 빠른 멀티-터치를 지원할 수 있다.

100 : 멀티-터치패널 200 : 정전용량 감지회로
210 : 송신회로부 212 : 송신기
214 : 송신스위치 220 : 수신회로부
SW0 : 제1 스위치 SW1 : 제2 스위치
IN1 : 제1 인버터 IN2 : 제2 인버터
SW11 : 상단 스위치 SW12 : 하단 스위치
UCM : 상단 커런트미러부 LCM : 하단 커런트미러부
SW13 : 출력 스위칭부 SW14 : 방전 스위칭부
DIC : 방전전류원 SCP : 스위칭신호 출력부
UM : 상단 마스터 US : 상단 슬레이브
MQP1 : 상단 PMOS부 MQP2 : 하단 PMOS부
MDC : 메인 방전 커런트미러부 MDS : 메인 방전 스위칭부
SDC : 서브-방전 커런트미러부 300 : 초기전압 설정부
310 : 바이어싱 제어부 320 : 초기전압 출력부

Claims (19)

1. 멀티-터치패널의 송신라인에 연결되고, 사각파의 송신신호를 상기 송신라인에 인가하는 송신회로부; 및
   상기 멀티-터치패널의 수신라인에 연결되고, 상기 송신라인과 수신라인 사이에 발생되는 정전용량의 차이를 검출하여 터치 여부를 판별하는 수신회로부를 포함하되, 상기 수신회로부는,
   사용자의 인체 접촉이 발생하면 상기 송신회로부에서 인가되는 사각파의 송신신호의 상승주기와 하강주기에 상응하여 전하를 각각 적분하는 커런트미러 기반의 전하적분회로; 및
   상기 전하적분회로에 의한 전하적분 동작의 초기에, 상기 수신라인에 0V보다 크고 전원전압(VDD)보다 작은 특정 전압을 설정하는 초기전압 설정부를 포함하되,
   상기 초기전압 설정부는,
   외부로부터 제공되는 적분시작신호와 제1 방전제어신호을 근거로 제2 방전제어신호를 출력하는 바이어싱 제어부; 및
   상기 제2 방전제어신호를 근거로 전압강하된 전원전압을 상기 수신라인에 출력하는 초기전압 출력부를 포함하는 것을 특징으로 하는 멀티-터치패널용 정전용량 감지회로.
2. 삭제
3. 제1항에 있어서, 상기 초기전압 출력부는,
   일단을 통해 전원전압단에 연결된 제1 저항;
   일단을 통해 접지전압단에 연결된 제2 저항;
   상기 제2 방전제어신호에 응답하여 상기 제1 저항의 타단과 상기 수신라인을 연결시키는 제1 스위치; 및
   상기 제2 방전제어신호에 응답하여 상기 제2 저항의 타단과 상기 수신라인을 연결시키는 제2 스위치를 포함하고,
   상기 제1 및 제2 저항들에 의한 전압 분배를 통해 상기 특정 전압을 생성하는 것을 특징으로 하는 멀티-터치패널용 정전용량 감지회로.
4. 제1항에 있어서, 상기 초기전압 출력부는,
   외부로부터 제공되는 상기 적분시작신호를 반전시키는 제1 인버터;
   반전된 적분시작신호와 외부로부터 제공되는 방전제어신호를 낸드연산하는 낸드게이트; 및
   상기 낸드게이트에 낸드연산된 신호를 반전시켜 상기 제1 및 제2 스위치들 각각에 제공하는 제2 인버터를 포함하는 것을 특징으로 하는 멀티-터치패널용 정전용량 감지회로.
5. 제1항에 있어서, 상기 특정 전압은 VDD/2(여기서, VDD는 전원전압)인 것을 특징으로 하는 멀티-터치패널용 정전용량 감지회로.
6. 제1항에 있어서, 상기 수신회로부는,
   제1 단이 상기 수신라인과 연결되고, 제어단에 인가된 제1 적분제어신호에 따라 온 또는 오프되는 상단 스위치;
   제1 단이 상기 수신라인 및 상기 상단 스위치의 제2 단에 연결되고, 제어단에 인가된 제2 적분제어신호에 따라 온 또는 오프되는 하단 스위치;
   상기 상단 스위치의 제2 단에 연결되고, 상기 상단 스위치의 온에 따라 상기 멀티-터치패널과의 전류경로를 설정하여 설정된 전류경로를 따라 흐르는 전류를 미러링하여 출력단을 통해 출력하는 상단 커런트미러부; 및
   상기 상단 커런트미러부와 상기 상단 스위치가 연결된 노드와 상기 하단 스위치의 제2 단에 각각 연결되고, 상기 하단 스위치의 온에 따라 상기 멀티-터치패널과의 설정된 전류경로를 따라 흐르는 전류에 상응하여 상기 상단 커런트미러부의 전류를 미러링하여 방전하는 하단 커런트미러부를 포함하는 것을 특징으로 하는 멀티-터치패널용 정전용량 감지회로.
7. 제6항에 있어서, 상기 상단 커런트미러부 및 상기 하단 커런트미러부는, 터치에 의해 유기된 전압이 수신라인을 통해 수신신호가 제공될 때, 상기 수신신호의 상승에지 시간 및 하강에지 시간에 상기 수신신호의 상응하는 전하를 적분하여 출력단을 통해 출력하는 것을 특징으로 하는 멀티-터치패널용 정전용량 감지회로.
8. 제7항에 있어서, 상기 상단 커런트미러부는,
   상단 마스터; 및
   상기 상단 마스터를 통해 흐르는 전류를 미러링하는 상단 슬레이브를 포함하고,
   상기 상단 마스터는,
   소스는 전원전압이 공급되는 전원전압단에 연결되고, 게이트는 상기 상단 슬레이브에 연결된 제1 PMOS;
   소스는 상기 제1 PMOS의 드레인에 연결되고, 게이트는 상기 상단 슬레이브에 연결된 제2 PMOS;
   게이트는 상기 상단 스위치에 연결되고, 소스는 상기 제2 PMOS의 드레인에 연결된 제3 PMOS; 및
   게이트와 드레인은 공통연결되어 상기 상단 스위치 및 상기 제3 PMOS의 게이트에 연결되고, 소스는 상기 제3 PMOS의 드레인에 연결된 제4 PMOS를 포함하는 것을 특징으로 하는 멀티-터치패널용 정전용량 감지회로.
9. 제8항에 있어서, 상기 상단 슬레이브는,
   게이트가 공통연결된 복수의 PMOS들로 구성된 상단 PMOS부; 및
   게이트가 공통연결된 복수의 PMOS들로 구성된 하단 PMOS부를 포함하는 것을 특징으로 하는 멀티-터치패널용 정전용량 감지회로.
10. 제6항에 있어서, 상기 하단 커런트미러부는,
    하단 마스터; 및
    상기 하단 마스터를 통해 흐르는 전류를 미러링하는 하단 슬레이브를 포함하고,
    상기 하단 마스터는,
    게이트와 드레인이 공통연결되어 상기 하단 스위치에 연결된 제1 NMOS;
    드레인은 상기 제1 NMOS의 소스에 연결되고, 게이트는 상기 제1 NMOS의 게이트 및 드레인 및 상기 하단 스위치에 연결된 제2 NMOS;
    드레인은 상기 제2 NMOS의 소스에 연결되고, 게이트는 상기 제2 NMOS의 드레인에 연결된 제3 NMOS; 및
    드레인은 상기 제3 NMOS의 소스에 연결되고, 게이트는 상기 제3 NMOS의 드레인에 연결되며, 소스는 접지전압에 연결된 제4 NMOS를 포함하는 것을 특징으로 하는 멀티-터치패널용 정전용량 감지회로.
11. 제10항에 있어서, 상기 하단 슬레이브는,
    드레인은 상기 상단 커런트미러부 및 상기 상단 스위치에 연결되고, 게이트는 상기 제3 NMOS의 게이트에 연결된 제5 NMOS; 및
    드레인은 상기 제5 NMOS의 소스에 연결되고, 게이트는 제4 NMOS의 게이트에 연결되며, 소스는 접지전압에 연결된 제6 NMOS을 포함하는 것을 특징으로 하는 멀티-터치패널용 정전용량 감지회로.
12. 제6항에 있어서, 상기 상단 커런트미러부는,
    상단 마스터; 및
    상기 상단 마스터를 통해 흐르는 전류를 미러링하는 상단 슬레이브를 포함하고,
    상기 상단 마스터는,
    소스는 전원전압이 공급되는 전원전압단에 연결되고, 게이트는 상기 상단 슬레이브에 연결된 제1 PMOS;
    소스는 상기 제1 PMOS의 드레인에 연결되고, 드레인은 상기 상단 스위치에 연결된 제2 PMOS;
    소스는 전원전압단에 연결되고, 게이트는 상기 제1 PMOS의 드레인 및 상기 제2 PMOS의 소스에 연결되며, 드레인은 상기 제2 PMOS의 게이트에 연결된 제3 PMOS; 및
    소스는 상기 제3 PMOS의 드레인 및 상기 제2 PMOS의 게이트에 연결되고, 게이트는 상기 제3 PMOS의 게이트에 연결되며, 드레인은 접지전압에 연결된 제1 NMOS을 포함하는 것을 특징으로 하는 멀티-터치패널용 정전용량 감지회로.
13. 제12항에 있어서, 상기 상단 슬레이브는,
    소스는 전원전압단에 연결된 제4 PMOS;
    드레인은 상기 제4 PMOS의 드레인에 연결되고, 게이트는 상기 제4 PMOS의 게이트에 연결되며, 소스는 접지전압에 연결된 제2 NMOS;
    게이트가 공통연결된 복수의 PMOS들로 구성된 상단 PMOS부; 및
    게이트가 공통연결된 복수의 PMOS들로 구성된 하단 PMOS부를 포함하고,
    상기 상단 PMOS부에서, 상기 PMOS들 각각의 소스는 전원전압단에 연결되고, 공통연결된 게이트는 상기 상단 마스터, 상기 상단 스위치 및 상기 하단 커런트미러부에 연결되고,
    상기 하단 PMOS부에서, 상기 PMOS들 각각의 소스는 상기 상단 PMOS부의 드레인들 각각, 상기 제4 PMOS의 게이트 및 상기 제2 NMOS의 게이트에 연결되고, 공통연결된 게이트는 상기 제4 PMOS의 드레인 및 상기 제2 NMOS의 드레인에 연결되는 것을 특징으로 하는 멀티-터치패널용 정전용량 감지회로.
14. 제6항에 있어서, 상기 하단 커런트미러부는,
    하단 마스터; 및
    상기 하단 마스터를 통해 흐르는 전류를 미러링하는 하단 슬레이브를 포함하고,
    상기 하단 마스터는,
    드레인은 상기 하단 스위치에 연결된 제3 NMOS;
    드레인은 상기 제3 NMOS의 소스에 연결되고, 게이트는 상기 하단 스위치에 연결된 제4 NMOS;
    드레인은 상기 제3 NMOS의 게이트에 연결되고, 게이트는 상기 제3 NMOS의 소스 및 상기 제4 NMOS의 드레인에 연결되며, 소스는 접지전압에 연결된 제5 NMOS; 및
    소스는 전원전압단에 연결되고, 게이트는 상기 제5 NMOS의 게이트, 상기 제3 NMOS의 소스 및 상기 제4 NMOS의 드레인에 연결되며, 드레인은 상기 제5 NMOS의 드레인에 연결된 제6 PMOS을 포함하는 것을 특징으로 하는 멀티-터치패널용 정전용량 감지회로.
15. 제14항에 있어서, 상기 하단 슬레이브는,
    드레인은 상기 상단 스위치 및 상기 상단 커런트미러부에 연결된 제7 NMOS;
    드레인은 상기 제7 NMOS의 소스에 연결되고, 게이트는 상기 하단 마스터의 상기 제4 NMOS의 게이트 및 상기 하단 스위치에 연결되며, 소스는 접지전압에 연결된 제8 NMOS;
    게이트는 상기 제8 NMOS의 드레인에 연결되며, 소스는 접지전압단에 연결된 제6 NMOS; 및
    소스는 전원전압단에 연결되고, 게이트는 상기 제7 NMOS의 소스, 상기 제6 NMOS의 게이트에 연결되며, 드레인은 상기 PMOS의 드레인 및 상기 제7 NMOS의 게이트에 연결된 제7 PMOS을 포함하는 것을 특징으로 하는 멀티-터치패널용 정전용량 감지회로.
16. 제6항에 있어서, 상기 수신회로부는, 상기 하단 커런트미러부의 종단에 배치되고, 상기 제1 적분제어신호에 따라 온되어 상기 하단 커런트미러부의 동작을 인에이블시키는 인에이블 스위치를 더 포함하는 것을 특징으로 하는 멀티-터치패널용 정전용량 감지회로.
17. 제6항에 있어서, 상기 제1 적분제어신호와 상기 제2 적분제어신호는 서로 위상이 반대인 것을 특징으로 하는 멀티-터치패널용 정전용량 감지회로.
18. 제1항에 있어서, 상기 송신회로부와 상기 수신회로부는 하나의 칩상에 구현되는 것을 특징으로 하는 멀티-터치패널용 정전용량 감지회로.
19. 복수의 송신라인들과 복수의 수신라인들이 배치된 멀티-터치패널;
    상기 송신라인에 연결되고, 사각파의 송신신호를 상기 송신라인에 인가하는 송신회로부; 및
    상기 멀티-터치패널의 수신라인에 연결되고, 상기 송신라인과 수신라인 사이에 발생되는 정전용량의 차이를 검출하여 터치 여부를 판별하는 수신회로부를 포함하되, 상기 수신회로부는,
    사용자의 인체 접촉이 발생하면 상기 송신회로부에서 인가되는 사각파의 송신신호의 상승주기와 하강주기에 상응하여 전하를 각각 적분하는 커런트미러 기반의 전하적분회로; 및
    상기 전하적분회로에 의한 전하적분 동작의 초기에, 상기 수신라인에0V보다 크고 전원전압(VDD)보다 작은 특정 전압을 설정하는 초기전압 설정부를 포함하되,
    상기 초기전압 설정부는,
    외부로부터 제공되는 적분시작신호와 제1 방전제어신호을 근거로 제2 방전제어신호를 출력하는 바이어싱 제어부; 및
    상기 제2 방전제어신호를 근거로 전압강하된 전원전압을 상기 수신라인에 출력하는 초기전압 출력부를 포함하는 것을 특징으로 하는 멀티-터치 감지장치.

Images