KR101363285B1 - 분리 유닛형 부스바를 갖는 저인덕턴스형 케이스 탑재식 커패시터 - Google Patents

분리 유닛형 부스바를 갖는 저인덕턴스형 케이스 탑재식 커패시터 Download PDF

Info

Publication number
KR101363285B1
KR101363285B1 KR1020120097475A KR20120097475A KR101363285B1 KR 101363285 B1 KR101363285 B1 KR 101363285B1 KR 1020120097475 A KR1020120097475 A KR 1020120097475A KR 20120097475 A KR20120097475 A KR 20120097475A KR 101363285 B1 KR101363285 B1 KR 101363285B1
Authority
KR
South Korea
Prior art keywords
capacitor
bus
busbar
connection terminals
unit
Prior art date
Application number
KR1020120097475A
Other languages
English (en)
Inventor
박대진
전용원
박창근
김윤락
Original Assignee
주식회사 뉴인텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 뉴인텍 filed Critical 주식회사 뉴인텍
Priority to KR1020120097475A priority Critical patent/KR101363285B1/ko
Application granted granted Critical
Publication of KR101363285B1 publication Critical patent/KR101363285B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/32Wound capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터에 관한 것으로, 유전체 필름이 권취되어 형성되고 양측에 전도성의 용사면이 형성되고 나란하게 배열된 커패시터 소자(10)들과; 서로 다른 극성을 가지며 일부 또는 전부가 겹쳐진 상태의 제1, 제2 부스판(21, 22)이 상기 커패시터 소자(10)의 일측에 교대로 결선되고, 제1, 제2 부스판(21, 22)의 타단에 제1, 제2 연결단자(23, 24)가 각각 상향 인출되는 제1 부스바 유닛(20)과; 서로 다른 극성을 가지며 일부 또는 전부가 겹쳐진 상태의 진 제3, 제4 부스판(31, 32)이 상기 커패시터 소자(10)의 타측에 교대로 결선되고, 제3, 제4 부스판(31, 32)의 일단에 제3, 제4 연결단자(33, 34)가 각각 상향 인출되는 제2 부스바 유닛(30)과; 상기 제1 부스판(21)과 제2 부스판(22) 사이에 개재(介在)되는 제1 절연체(41)와, 상기 제3 부스판(31)과 제4 부스판(32) 사이에 개재(介在)되는 제2 절연체(46)로 구성된 절연부(40)와; 상기 커패시터 소자(10)들과 제1 부스바 유닛(20)과 제2 부스바 유닛(30)과 절연부(40)의 결합체가 안치되는 외장케이스;를 포함하여 구성되는 것을 특징으로 하는 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터에 관한 것이다.

Description

분리 유닛형 부스바를 갖는 저인덕턴스형 케이스 탑재식 커패시터 { Case Molding Type Parallel Condensor }
본 발명은 구조 개선된 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터에 관한 것이다.
일반적으로, 전기기기용, 진상용, 전자기기용, 전력전자용 커패시터 등은 각종 산업분야에서 널리 사용되고 있다. 이러한 커패시터는 유전체로 폴리에스터(PET) 수지, 폴리프로필렌(PP) 수지, 폴리에칠렌나프탈레이트(PEN) 수지, 폴리카보네이트(PC) 수지, 폴리페닐렌설파이드(PPS) 수지 등의 프라스틱필름을 사용하여, 프라스틱필름의 한면 또는 양면에 금속을 증착한 증착필름을 권취하고, 권취된 증착필름의 양면에는 아연, 아연 합금, 주석 또는 1차 아연 2차 주석을 용사하여, 용사면을 만들어 커패시터 소자를 제조한다.
커패시터의 정전용량은 커패시터의 용도에 따라 차이가 있으므로 다른 N극부스바와 P극 부스바에 커패시터 소자(이하 소자)의 갯수를 가감하여 결선하여 커패시터를 제조하게 되는데, 작은 용량의 커패시터는 적은 수량의 소자를 결선하고 대용량 커패시터는 다수의 소자를 결선하여 커패시터를 제조한다.
전력전자용 커패시터 부스바를 설계 방식에 따라 인덕턴스가 큰 차이가 발생한다. 전력전자용 커패시터의 인덕턴스 값이 큰 경우 인버터 내의 전력소자 IGBT, FET가 동작 시 스파이크성 전압의 크기가 결정된다. 즉 커패시터 인덕턴스가 작아지면 스파이크성 전압이 낮아지고 커패시터 인덕턴스가 커지면 스파이크성 전압이 커진다.
이 스파이크성 전압이 커지면 노이즈 발생량이 많아지면서 커패시터에 발열량이 증가하여 커패시터 내부 온도상승으로 내구성 수명이 저하되는 문제가 발생할 수 있다. 그리고 큰 스파이크성 전압은 커패시터의 유전체 프라스틱 필름의 절연력을 파괴시켜서 커패시터 용량감소로 수명이 저하 되는 문제가 발생할 수 있다.
그리고, 큰 스파이크성 전압이 발생 시 반도체 전력소자 IGBT, FET 등에서도 많은 열을 유발시키고 유발된 온도를 적절히 냉각시키지 못하면 전력소자의 정션 온도까지 도달 시 반조체 전력소자의 수명이 저하되었다. 큰 스파이크성 전압은 반도체 전력소자의 절연을 파괴시켜서 인버터의 치명적인 고장이 발생하는 경우가 있어 커패시터의 인덕턴스 값을 낮게 요청하여 전력전자용 커패시터 인덕턴스 값을 낮게 조립하는 방법을 창안하여 현실화시켜서 신재생 인버터(하이브리드 자동차, 전기 자동차, 연료전지 자동차 등에 사용됨)의 수명을 장수화 하는데 기여하기 위해서 본 발명을 고안하게 되었다.
도 5, 도 6은 종래의 커패시터이다. 도 5의 커패시터의 경우 커패시터 내부 및 커패시터 외장 케이스 밖으로 인출된 단자 모두 부스바가 서로 나란히 겹치지 않는 구조이므로 인덕턴스가 매우 큰 형태의 커패시터 구조이다. 도 6의 경우, 커패시터 내부에서는 부스바가 서로 나란히 겹치지 않고 커패시터 외장 케이스 밖으로 인출된 단자에만 부스바를 일부 서로 겹치고 P, N극 사이에 절연체를 삽입한 형태의 커패시터이므로 인하여 기존 도 5의 실시예보다 인덕턴스는 좀 낮지만 매우 큰 인덕턴스가 존재하는 문제점을 여전히 가지고 있다.
도 7의 커패시터(뉴인텍 특허 등록번호 10-1079128)의 경우 커패시터 인출된 단자가 커패시터 케이스 외측으로 인출되는 경우 커패시터 외장 케이스 내부에서 P, N극 부스바를 서로 나란히 겹치도록 배치하였다.
본 발명은 커패시터의 외장 케이스 밖으로 인출된 단자가 외장 케이스 개구부가 있는 중앙 근처에서 인출되는 경우 P극과 N극 부스바가 서로 나란히 겹친 영역을 최대한 증가시켜 종래의 부스바가 겹친 영역이 적어져서 인덕턴스가 증가되는 문제를 해결한 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터를 제공하기 위한 것이다.
본 발명에 따르는 경우 종래 기술보다 인덕턴스를 약 50% 정도 감소시킬 수 있으며 커패시터의 인덕턴스를 낮추므로 인버터 내 반도체 전력소자 IGBT, FET 스위칭 시 높은 스파이크성 전압을 현격히 감소시킬 수 있는 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터를 제공하기 위한 것이다.
본 발명에 따르는 경우 커패시터, 전력소자 IGBT, FET의 온도상승이 감소되어 커패시터의 전기적인 특성향상과 품질의 신뢰성을 향상시킨 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터 제조 방법을 제공하기 위한 것이다. 즉, 혹독한 온도특성 환경에서 커패시터의 성능향상과 커패시터와 반도체 전력소자 IGBT, FET의 내구성을 향상시킬 수 있는 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터를 제공하기 위한 것이다.
본 발명의 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터는, 유전체 필름이 권취되어 형성되고 양측에 전도성의 용사면이 형성되고 나란하게 배열된 커패시터 소자(10)들과;
서로 다른 극성을 가지며 일부 또는 전부가 겹쳐진 상태의 제1, 제2 부스판(21, 22)이 상기 커패시터 소자(10)의 일측에 교대로 결선되고, 제1, 제2 부스판(21, 22)의 타단에 제1, 제2 연결단자(23, 24)가 각각 상향 인출되는 제1 부스바 유닛(20)과;
서로 다른 극성을 가지며 일부 또는 전부가 겹쳐진 상태의 진 제3, 제4 부스판(31, 32)이 상기 커패시터 소자(10)의 타측에 교대로 결선되고, 제3, 제4 부스판(31, 32)의 일단에 제3, 제4 연결단자(33, 34)가 각각 상향 인출되는 제2 부스바 유닛(30)과;
상기 제1 부스판(21)과 제2 부스판(22) 사이에 개재(介在)되는 제1 절연체(41)와, 상기 제3 부스판(31)과 제4 부스판(32) 사이에 개재(介在)되는 제2 절연체(46)로 구성된 절연부(40)와;
상기 커패시터 소자(10)들과 제1 부스바 유닛(20)과 제2 부스바 유닛(30)과 절연부(40)의 결합체가 안치되는 외장케이스(미도시);를 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따르는 경우 커패시터의 외장 케이스 밖으로 인출된 단자가 외장 케이스 개구부가 있는 중앙 근처에서 인출되는 경우 P극과 N극 부스바가 서로 나란히 겹친 영역을 최대한 증가시켜 종래의 부스바가 겹친 영역이 적어져서 인덕턴스가 증가되는 문제을 해결한 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터가 제공된다.
본 발명에 따르는 경우 종래 기술보다 인덕턴스를 약 50% 정도 감소시킬 수 있으며 커패시터의 인덕턴스를 낮추므로 인버터 내 반도체 전력소자 IGBT, FET 스위칭 시 높은 스파이크성 전압을 현격히 감소시킬 수 있는 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터가 제공된다.
본 발명에 따르는 경우 커패시터, 전력소자 IGBT, FET의 온도상승이 감소되어 커패시터의 전기적인 특성향상과 품질의 신뢰성을 향상시킨 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터 제조 방법이 제공된다.
도 1은 본 발명의 일실시예에 따른 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터 조립도.
도 2은 본 발명의 일실시예에 따른 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터 중 부스바와 소자 결합도.
도 3은 본 발명의 일실시예에 따른 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터 중 부스바 상세도.
도 4는 본 발명의 Y 커패시터 개념도.
도 5, 도 6, 도 7는 종래의 케이스 탑재형 커패시터.
이하에서 본 발명의 일실시예에 따른 케이스 탑재형 병렬형 커패시터에 대하여 설명한다. 도 1은 본 발명의 일실시예에 따른 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터 조립도, 도 2은 본 발명의 일실시예에 따른 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터 중 부스바와 소자 결합도, 도 3은 본 발명의 일실시예에 따른 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터 중 부스바 상세도이다.
이하에서 본 발명의 일실시예에 따른 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터에 대하여 상세하게 설명한다. 본 발명의 케이스 탑재형 커패시터는 도 1 내지 도 3에 도시된 바와 같이, 외장케이스 속에 안치된 복수개의 커패시터 소자의 양측 용사면에 서로 절연된 한쌍의 부스바가 결선된 후 외장케이스에 몰딩제로 충진되는 케이스 탑재형 커패시터에 관한 것이다.
도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 케이스 탑재형 커패시터에 있어서, 극성이 다른 일극 부스바와 타극 부스바 사이를 절연물질로 절연시키고, 극성이 다른 부스바의 일부 또는 전부가 서로 중첩되도록 배치되면서 소자의 용사면에 지그재그로 결선되고, 커패시터 소자의 폭(L)의 1/10 ~ 9/10 영역에서 상향 인출된 연결단자가 커패서터 소자의 배열방향(폭 방향에 수직된 방향)으로 연속되게 돌출 형성된다.
도 1 내지 도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터는 커패시터 소자(10)들과 제1 부스바 유닛(20)과 제2 부스바 유닛(30)과 중간절연부(40)와 외장케이스를 포함한다.
도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 분리 유닛형 부스바를 갖는 케이스 탑재형 커패시터에 있어서, 커패시터 소자(10)들은 유전체 필름이 권취되어 형성되고 양측에 전도성의 용사면이 형성되고 나란하게 배열된다. 제1 부스바 유닛(20)은 서로 다른 극성을 가지며 일부 또는 전부가 겹쳐진 상태의 제1, 제2 부스판(21, 22)이 상기 커패시터 소자(10)의 일측에 교대로 결선되고, 제1, 제2 부스판(21, 22)의 타단에 제1, 제2 연결단자(23, 24)가 각각 상향 인출된다.
도 1 내지 도 3에 도시된 바와 같이, 제2 부스바 유닛(30)은 서로 다른 극성을 가지며 일부 또는 전부가 겹쳐진 상태의 진 제3, 제4 부스판(31, 32)이 상기 커패시터 소자(10)의 타측에 교대로 결선되고, 제3, 제4 부스판(31, 32)의 일단에 제3, 제4 연결단자(33, 34)가 각각 상향 인출된다.
도 1 내지 도 3에 도시된 바와 같이, 중간절연부(40)는 제1 부스판(21)과 제2 부스판(22) 사이에 개재(介在)되는 제1 절연체(41)와, 상기 제3 부스판(31)과 제4 부스판(32) 사이에 개재(介在)되는 제2 절연체(46)로 구성된다. 도 1 내지 도 4에 도시된 바와 같이, 외장케이스는 커패시터 소자(10)들과 제1 부스바 유닛(20)과 제2 부스바 유닛(30)과 중간절연부(40)의 결합체가 안치된다.
도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 케이스 탑재형 커패시터에 있어서, 제1, 제2 부스판(21, 22)의 몸체부(21a, 22a)는 상기 커패시터 소자(10)의 폭 방향으로 커패시터 소자(10)의 폭(L)의 1/10 ~ 9/10 만큼 일측에서 타측으로 연장된 후 제1, 제2 부스판(21, 22)의 타단에서 제1, 제2 연결단자(23, 24)가 상향 인출된다. 그리고, 제3, 제4 부스판(31, 32)의 몸체부(31a, 32a)는 상기 커패시터 소자(10)의 폭 방향으로 타측에서 일측으로 상기 제1, 제2 연결단자(23, 24)가 위치한 영역까지 연장된 제3, 제4 연결단자(33, 34)가 각각 상향 인출된다. 제3, 제4 연결단자(33, 34)는 상기 제1, 제2 연결단자(23, 24)와 서로 마주보게 접면되는 것이 바람직하다.
더욱 바람직하게, 제1, 제2 부스판(21, 22)의 몸체부(21a, 22a)는 상기 커패시터 소자(10)의 폭 방향으로 커패시터 소자(10)의 폭(L)의 3/10 ~ 7/10 만큼 일측에서 타측으로 연장된 후 제1, 제2 부스판(21, 22)의 타단에서 제1, 제2 연결단자(23, 24)가 상향 인출되고, 제3, 제4 부스판(31, 32)의 몸체부(31a, 32a)는 상기 커패시터 소자(10)의 폭 방향으로 타측에서 일측으로 제1, 제2 연결단자(23, 24)가 위치한 영역까지 연장된 제3, 제4 연결단자(33, 34)가 각각 상향 인출되어, 제3, 제4 연결단자(33, 34)는 상기 제1, 제2 연결단자(23, 24)와 서로 마주보게 접면될 수 있다.
도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 케이스 탑재형 커패시터에 있어서, 제1, 제2 부스바 유닛(20, 30)의 하부와 커패시터 소자(10)의 상면 사이에 개재되는 제2 절연시트(60)를 더 포함하는 것이 바람직하다. 제1 절연체(41)와 제2 절연체(46)는 절연 시트(Sheet) 인 것이 바람직하다.
도 1 내지 도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 케이스 탑재형 커패시터에 있어서, 제1, 제2 부스판(21, 22)은 각각 일측 단부에서 하향으로 연장형성된 제1, 제2 결선부(25, 26)을 매개로 상기 커패시터 소자(10)들의 일측에 교대로 번갈아 결선되고, 제3, 제4 부스판(31, 32)은 각각 일측 단부에서 하향으로 연장형성된 제3, 제4 결선부(35, 36)을 매개로 상기 커패시터 소자(10)의 타측에 교대로 번갈아 결선되는 것이 바람직하다.
이하에서 본 발명의 일실시예에 따른 케이스 탑재형 병렬형 커패시터에 대하여 부연 설명한다. 제1 부스바 유닛(20)은, 커패시터 개구부가 있는 폭의 1/10 ~ 9/10 길이(고객의 요청 위치)에서 P극과 N극이 일부 또는 모두 서로 나란히 겹치도록 배치하여 커패시터 외장 케이스 밖으로 인출하고 타 부품과 결합할 부분은 겹치지 않도록 하여 절연 처리했다. 커패시터 내부에서 P극과 N극의 일부 또는 모두 서로 나란히 겹친 사이에 절연체를 삽입하여 절연시켰고 커패시터의 소자 한쪽의 용사면 극성은 같은 극성 또는 지그재그 극성으로 소자를 배치한 상태에서 소자와 부스바 간에 납땜 또는 스폿트하여 결선했다.
제2 부스바 유닛(30)은, 커패시터 개구부가 있는 폭의 1/10 ~ 9/10 폭의 길이(고객 요청 위치)에서 P극과 N극이 일부 또는 모두 서로 나란히 겹치도록 배치하여 커패시터 외장 케이스 밖으로 인출하고 타 부품과 결합할 부분은 겹치지 않도록 하여 절연 처리했다. 커패시터 내부에서 P극과 N극의 일부 또는 모두 서로 나란히 겹친 사이에 절연체를 삽입하여 절연시켰고 커패시터의 소자 반대쪽 용사면 극성은 같은 극성 또는 지그재그 극성으로 소자를 배치한 상태에서 소자와 부스바 간에 납땜 또는 스폿트하여 결선했고 커패시터 외장 케이스 밖으로 인출된 2개(A, B) Unit 부스바 단자는 극성이 같은 극성끼리 마주보게 나란히 하여 커패시터 외장 케이스 밖으로 인출하였다. 부스바 2개(A, B) Unit에 모듈 구성된 커패시터를 외장 케이스(프라스틱, 알루미늄, 철, 스테인레스) 속에 안치 후 절연물질 에폭시, 우레탄, 에폭시+우레탄, 실리콘 등으로 충진 후 경화시켜서 커패시터를 제조하여 인덕턴스를 약 50% 감소시킨 장점이 있다.
커패시터 내 P, N극 부스바가 서로 나란히 겹치도록 배치하여 커패시터 외장 케이스 박으로 인출하여 타 부품과 결합할 부분은 겹치지 않도록 절연처리 하고 P, N극 사이에 절연체를 삽입한 부스바의 구조를 1개의 Unit라고 가정하고 이러한 2개의 Unit 부스바(제1 부스바 유닛(20) 그리고 제2 부스바 유닛(30))가 커패시터 내에 내장되어 커패시터 소자 한쪽의 용사면 극성은 같은 극성 또는 지그재그 극성으로 소자를 배치한 상태에서 소자와 부스바 간에 납땜 또는 스폿트하여 결선된다.
커패시터 내 P, N극 부스바가 서로 나란히 겹치도록 배치하여 커패시터 외장 케이스 박으로 인출하여 타 부품과 결합할 부분은 겹치지 않도록 절연처리 하고 P, N극 사이에 절연체를 삽입한 부스바의 구조를 1개의 Unit라고 가정하고 이러한 2개의 Unit 부스바가 커패시터 내에 내장되어 커패시터 소자 한쪽의 용사면 극성은 같은 극성 또는 지그재그 극성으로 소자를 배치한 상태에서 소자와 부스바 간에 납땜 또는 스폿트하여 결선하고 커패시터 외장 케이스 밖으로 인출된 단자에 에폭시, 우레탄, 실리콘, 에폭시+우레탄 등 절연물질로 코팅하고 타 부품과 결합할 부분은 코팅하지 않고 전기전도도를 유지할 수 있는 구조이다.
커패시터의 외장케이스 밖으로 인출된 부스바 극성은 고객의 요구에 따라 변경될 수 있다. 본 발명한 제품과 기존 제품의 인덕턴스 차이를 다음의 [표1]과 같은 결과를 돌출할 수 있었다.
구 분 인덕턴스(nH) 감소율(%)
그림 5 종래기술 50 100
그림 6 종래기술 23 54
본 발명의 실시 예 7.5 85
위 [표 1]을 살펴보면, 본 발명에 따른 커패시터용 부스바 조립방법인 그림 1 실시 예보다 인덕턴스가 약 85% 수준으로 개선된 것을 알 수 있었고 종래 뉴인텍 특허 등록번호 10-1079128 제품보다(그림 3실시 예) 본 발명의 제품 인덕턴스를 약 42% 수준까지 감소된 것을 확인할 수 있다.
본 발명은 아래의 [식 1, 2, 3]에서 알 수 있는 바와 같이 인덕턴스가 적으면 임피던스도 낮아지고 커패시터의 발열량도 감소하므로 커패시터의 성능과 수명을 크게 향상시킬 수 있다.
인덕턴스를 낮추는 원리는 이하의 [식 1, 2, 3]에 의해 확인할 수 있다. [식 1, 2, 3]에서와 같이 인덕턴스를 줄이면, 임피던스가 줄어 저항에 의한 발열을 낮출 수 있기 때문에 커패시터의 전기적인 특성이 향상되고, 고온에서 커패시터 성능의 신뢰성을 향상시킬 수 있다.
[식 1]
Figure 112012071147210-pat00001
Z [Ω] : 임피던스
R [Ω] : 저항
W : 2pf
L : 인덕턴스
C : 커패시터 정전용량
[식 2]
Figure 112012071147210-pat00002
J : 주울열
I : 전류
R : 임피던스, 저항
[식 3]
Ls = ( 1 + D2) X CP
D = 1/Q = W X RS X CS
Ls : 인덕턴스
Q = C X V
W : 각속도( 2 X 3.14 X 주파수 )
CP : 병렬등가 커패시터 용량
CS : 직렬등가 커패시터 용량
RS : 직렬등가 저항
C : 커패시터 용량
V : 전압
Q : 전하량
도 4는에 도시된 바와 같이, 커패시터 외장 케이스 사이드에 EMI 제거용 Y 커패시터를 내장하고 P극과 N극에 Y 커패시터를 결선(납땜 또는 스폿트)하고 중성점에서 부스바를 인출하여 링크 커패시터 마운트부에 그라운드 부스바를 인출하여 링크 커패시터 마운트에 볼트로 조이면 그라운드가 결선된다.
하이브리드 자동차, 전기자동차, 연료전지 자동차 등 인버터 내 반도체 소자 IGBT가 스위칭시 많은 EMI(Electro Magnetic Interference)가 발생하여 링크 커패시터와 별개로 Y 커패시터를 결선하여 EMI를 개선했으나 진동시험 시 마운트 부분에 파손되는 문제점, 별도 내장 시 불필요한 공수가 들어가는 문제가 발생하여 링크 커패시터에 내장하므로 인하여 인버터 사이즈 축소와 조립 공수를 절감했다.
부스바는 동판, 동판+알루미늄+동판 부착, 알루미늄+동 도금 또는 니켈도금, 알루미늄+동 도금+전기석도금 또는 니켈도금으로 구성된다. 외장케이스는 프라스틱 사출 케이스, 철케이스, 알루미늄 케이스, 스테인레스 케이스)로 구성된다.
본 발명은 상기에서 언급한 바람직한 실시예와 관련하여 설명됐지만, 본 발명의 범위가 이러한 실시예에 한정되는 것은 아니며, 본 발명의 범위는 이하의 특허청구범위에 의하여 정하여지는 것으로 본 발명과 균등 범위에 속하는 다양한 수정 및 변형을 포함할 것이다.
아래의 특허청구범위에 기재된 도면부호는 단순히 발명의 이해를 보조하기 위한 것으로 권리범위의 해석에 영향을 미치지 아니함을 밝히며 기재된 도면부호에 의해 권리범위가 좁게 해석되어서는 안될 것이다.
10 : 커패시터 소자 20 : 제1 부스바 유닛
21 : 제1 부스판 22 : 제2 부스판
23 : 제1 연결단자 24 : 제2 연결단자
30 : 제2 부스바 유닛 31 : 제3 부스판
32 : 제4 부스판 33 : 제3 연결단자
34 : 제4 연결단자 40 : 중간절연부
41 : 제1 절연체 46 : 제2 절연체
21a, 22a, 31a, 41a : 부스판 몸체부
60 : 제2 절연시트

Claims (7)

  1. 삭제
  2. 유전체 필름이 권취되어 형성되고 양측에 전도성의 용사면이 형성되고 나란하게 배열된 커패시터 소자(10)들과;
    서로 다른 극성을 가지며 일부 또는 전부가 겹쳐진 상태의 제1, 제2 부스판(21, 22)이 상기 커패시터 소자(10)의 일측에 교대로 결선되고, 제1, 제2 부스판(21, 22)의 타단에 제1, 제2 연결단자(23, 24)가 각각 상향 인출되는 제1 부스바 유닛(20)과;
    서로 다른 극성을 가지며 일부 또는 전부가 겹쳐진 상태의 진 제3, 제4 부스판(31, 32)이 상기 커패시터 소자(10)의 타측에 교대로 결선되고, 제3, 제4 부스판(31, 32)의 일단에 제3, 제4 연결단자(33, 34)가 각각 상향 인출되는 제2 부스바 유닛(30)과;
    상기 제1 부스판(21)과 제2 부스판(22) 사이에 개재(介在)되는 제1 절연체(41)와, 상기 제3 부스판(31)과 제4 부스판(32) 사이에 개재(介在)되는 제2 절연체(46)로 구성된 중간절연부(40)와;
    상기 커패시터 소자(10)들과 제1 부스바 유닛(20)과 제2 부스바 유닛(30)과 중간절연부(40)의 결합체가 안치되는 외장케이스(미도시);를 포함하여 구성되는 것을 특징으로 하는 분리 유닛형 부스바를 갖는 저인덕턴스형 케이스 탑재식 커패시터.
  3. 제2항에 있어서,
    상기 제1, 제2 부스판(21, 22)의 몸체부(21a, 22a)는 상기 커패시터 소자(10)의 폭 방향으로 커패시터 소자(10)의 폭(L)의 1/10 ~ 9/10 만큼 일측에서 타측으로 연장된 후 제1, 제2 부스판(21, 22)의 타단에서 제1, 제2 연결단자(23, 24)가 상향 인출되고,
    상기 제3, 제4 부스판(31, 32)의 몸체부(31a, 32a)는 상기 커패시터 소자(10)의 폭 방향으로 타측에서 일측으로 상기 제1, 제2 연결단자(23, 24)가 위치한 영역까지 연장된 제3, 제4 연결단자(33, 34)가 각각 상향 인출되어,
    상기 제3, 제4 연결단자(33, 34)는 상기 제1, 제2 연결단자(23, 24)와 서로 마주보게 접면되는 것을 특징으로 하는 분리 유닛형 부스바를 갖는 저인덕턴스형 케이스 탑재식 커패시터.
  4. 제2항에 있어서,
    제1, 제2 부스바 유닛(20, 30)의 하부와 커패시터 소자(10)의 상면 사이에 개재되는 제2 절연시트(60)를 더 포함하고,
    상기 제1 절연체(41)와 제2 절연체(46)는 절연 시트(Sheet) 인 것을 특징으로 하는 분리 유닛형 부스바를 갖는 저인덕턴스형 케이스 탑재식 커패시터.
  5. 제2항에 있어서,
    상기 제1, 제2 부스판(21, 22)은 각각 일측 단부에서 하향으로 연장형성된 제1, 제2 결선부(25, 26)을 매개로 상기 커패시터 소자(10)들의 일측에 교대로 번갈아 결선되고,
    상기 제3, 제4 부스판(31, 32)은 각각 일측 단부에서 하향으로 연장형성된 제3, 제4 결선부(35, 36)를 매개로 상기 커패시터 소자(10)의 타측에 교대로 번갈아 결선되는 것을 특징으로 하는 분리 유닛형 부스바를 갖는 저인덕턴스형 케이스 탑재식 커패시터.
  6. 제2항에 있어서,
    전자기 간섭 현상을 방지하기 위한 Y 커패시터가 전방에 더 부착되는 것을 것을 특징으로 하는 분리 유닛형 부스바를 갖는 저인덕턴스형 케이스 탑재식 커패시터.
  7. 제3항에 있어서,
    상기 제1, 제2 부스판(21, 22)의 몸체부(21a, 22a)는 상기 커패시터 소자(10)의 폭 방향으로 커패시터 소자(10)의 폭(L)의 3/10 ~ 7/10 만큼 일측에서 타측으로 연장된 후 제1, 제2 부스판(21, 22)의 타단에서 제1, 제2 연결단자(23, 24)가 상향 인출되고,
    상기 제3, 제4 부스판(31, 32)의 몸체부(31a, 32a)는 상기 커패시터 소자(10)의 폭 방향으로 타측에서 일측으로 상기 제1, 제2 연결단자(23, 24)가 위치한 영역까지 연장된 제3, 제4 연결단자(33, 34)가 각각 상향 인출되어,
    상기 제3, 제4 연결단자(33, 34)는 상기 제1, 제2 연결단자(23, 24)와 서로 마주보게 접면되는 것을 특징으로 하는 분리 유닛형 부스바를 갖는 저인덕턴스형 케이스 탑재식 커패시터.
KR1020120097475A 2012-09-04 2012-09-04 분리 유닛형 부스바를 갖는 저인덕턴스형 케이스 탑재식 커패시터 KR101363285B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120097475A KR101363285B1 (ko) 2012-09-04 2012-09-04 분리 유닛형 부스바를 갖는 저인덕턴스형 케이스 탑재식 커패시터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120097475A KR101363285B1 (ko) 2012-09-04 2012-09-04 분리 유닛형 부스바를 갖는 저인덕턴스형 케이스 탑재식 커패시터

Publications (1)

Publication Number Publication Date
KR101363285B1 true KR101363285B1 (ko) 2014-02-17

Family

ID=50271035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120097475A KR101363285B1 (ko) 2012-09-04 2012-09-04 분리 유닛형 부스바를 갖는 저인덕턴스형 케이스 탑재식 커패시터

Country Status (1)

Country Link
KR (1) KR101363285B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101928957B1 (ko) * 2014-11-28 2018-12-13 비와이디 컴퍼니 리미티드 필름 커패시터
US20230039264A1 (en) * 2020-11-06 2023-02-09 Nuintek Co Ltd Metal case capacitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251595A (ja) * 2007-03-29 2008-10-16 Matsushita Electric Ind Co Ltd ケースモールド型コンデンサ及びその検査方法
JP2008541416A (ja) * 2005-05-02 2008-11-20 エプコス アクチエンゲゼルシャフト パワーキャパシタ
JP2010251400A (ja) * 2009-04-13 2010-11-04 Panasonic Corp ケースモールド型コンデンサ
KR20110030762A (ko) * 2009-09-18 2011-03-24 주식회사 뉴인텍 커패시터용 부스바 조립방법 및 그 제품

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008541416A (ja) * 2005-05-02 2008-11-20 エプコス アクチエンゲゼルシャフト パワーキャパシタ
JP2008251595A (ja) * 2007-03-29 2008-10-16 Matsushita Electric Ind Co Ltd ケースモールド型コンデンサ及びその検査方法
JP2010251400A (ja) * 2009-04-13 2010-11-04 Panasonic Corp ケースモールド型コンデンサ
KR20110030762A (ko) * 2009-09-18 2011-03-24 주식회사 뉴인텍 커패시터용 부스바 조립방법 및 그 제품

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101928957B1 (ko) * 2014-11-28 2018-12-13 비와이디 컴퍼니 리미티드 필름 커패시터
US20230039264A1 (en) * 2020-11-06 2023-02-09 Nuintek Co Ltd Metal case capacitor
US11929209B2 (en) * 2020-11-06 2024-03-12 Nuintek Co Ltd Metal case capacitor

Similar Documents

Publication Publication Date Title
CN203895270U (zh) 外壳内置型汽车逆变器用低电感电容器
KR100983882B1 (ko) 커패시터용 부스바 조립방법 및 그 제품
US8416556B2 (en) Power capacitor
KR20140007497A (ko) 커패시터
CN105655129A (zh) 平面电容器端子
KR101256347B1 (ko) 케이스 탑재형 병렬형 커패시터
CN102035356B (zh) 变流器系统
WO2012098622A1 (ja) ケースモールド型コンデンサ
KR101695492B1 (ko) 전력 전자 시스템에서 간섭 방출을 감소시키기 위한 장치
CN111640576A (zh) 一种耐大纹波电流的直流支撑薄膜电容器
JP5319559B2 (ja) 金属化フィルムコンデンサおよびそれを用いた電力変換装置
KR101363285B1 (ko) 분리 유닛형 부스바를 갖는 저인덕턴스형 케이스 탑재식 커패시터
JP6305731B2 (ja) ケースモールド型コンデンサおよびその製造方法
KR101079128B1 (ko) 커패시터
US10998132B1 (en) Capacitor and electronics module assembly with low-inductance connection features
KR101809121B1 (ko) 대전력 세라믹커패시터 패키징장치
CN114068182B (zh) 无感薄膜电容器及制造方法
KR20150080399A (ko) 하우징 내장형 자동차 인버터용 저 인덕턴스 커패시터
KR102168406B1 (ko) 친환경 자동차 인버터용 내고온성 커패시터
KR101273255B1 (ko) 케이스 탑재형 직렬형 커패시터
KR102398734B1 (ko) 균일한 저인덕턴스형 커패시터
CN212084849U (zh) 一种耐大纹波电流的直流支撑薄膜电容器
CN210865931U (zh) 组合电容器
CN217522751U (zh) 叠层母排及功率单元
CN221203041U (en) Integrated module, inversion module and motor controller

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200210

Year of fee payment: 7