KR101363094B1 - Organic light emitting device - Google Patents

Organic light emitting device Download PDF

Info

Publication number
KR101363094B1
KR101363094B1 KR1020070041629A KR20070041629A KR101363094B1 KR 101363094 B1 KR101363094 B1 KR 101363094B1 KR 1020070041629 A KR1020070041629 A KR 1020070041629A KR 20070041629 A KR20070041629 A KR 20070041629A KR 101363094 B1 KR101363094 B1 KR 101363094B1
Authority
KR
South Korea
Prior art keywords
wiring
light emitting
electrode
subpixel
unit
Prior art date
Application number
KR1020070041629A
Other languages
Korean (ko)
Other versions
KR20080096321A (en
Inventor
김승태
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070041629A priority Critical patent/KR101363094B1/en
Priority to US11/966,431 priority patent/US8148729B2/en
Publication of KR20080096321A publication Critical patent/KR20080096321A/en
Application granted granted Critical
Publication of KR101363094B1 publication Critical patent/KR101363094B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/32Stacked devices having two or more layers, each emitting at different wavelengths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은, 기판, 기판 상에 위치하며, 서브픽셀과 모니터링 픽셀을 포함하는 표시부, 서브픽셀 및 모니터링 픽셀에 전압을 공급하는 제1배선, 모니터링 픽셀에 직류 전원을 공급하는 제2배선, 서브픽셀에 영상 이미지를 표시하기 위한 전기적 신호를 인가하기 위한 제3배선 및 제2배선의 상부 또는 하부에 위치하며 제1배선과 전기적으로 연결된 쉴드층을 포함하는 유기전계발광표시장치를 제공한다.The present invention provides a substrate, a display unit including a subpixel and a monitoring pixel, a first wiring to supply voltage to the subpixel and a monitoring pixel, a second wiring to supply DC power to the monitoring pixel, and a subpixel. The present invention provides an organic light emitting display device including a shield layer disposed above or below a third wiring and a second wiring for applying an electrical signal for displaying an image image.

Description

유기전계발광표시장치{Organic light emitting device}[0001] The present invention relates to an organic light emitting device,

도 1은 본 발명의 제1실시예에 따른 유기전계발광표시장치를 도시한 평면도이다.1 is a plan view illustrating an organic light emitting display device according to a first embodiment of the present invention.

도 2는 도 1의 A 부분의 확대도이다.FIG. 2 is an enlarged view of a portion A of FIG. 1.

도 3은 도 2의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.3 is a cross-sectional view taken along the line II ′ of FIG. 2.

도 4a는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 모니터링부와 표시부의 전원공급방법을 설명하기 위한 회로도이다.4A is a circuit diagram illustrating a power supply method of a monitoring unit and a display unit of an organic light emitting display device according to an exemplary embodiment of the present invention.

도 4b는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 모니터링부와 표시부의 전원공급방법을 설명하기 위한 구동 타이밍도이다.4B is a driving timing diagram illustrating a power supply method of a monitoring unit and a display unit of an organic light emitting display device according to an exemplary embodiment of the present invention.

도 5는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 서브픽셀 회로의 일 예이다.5 is an example of a subpixel circuit of an organic light emitting display device according to an embodiment of the present invention.

도 6은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 서브픽셀 회로의 다른 예이다.6 is another example of a subpixel circuit of an organic light emitting display device according to an embodiment of the present invention.

도 7은 본 발명의 제2실시예에 따른 유기전계발광표시장치를 도시한 평면도이다.7 is a plan view illustrating an organic light emitting display device according to a second embodiment of the present invention.

도 8은 도 7의 B 부분의 확대도이다.FIG. 8 is an enlarged view of a portion B of FIG. 7.

도 9는 도 8의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.FIG. 9 is a cross-sectional view taken along the line II-II 'of FIG. 8.

도 10은 본 발명의 제3실시예에 따른 유기전계발광표시장치를 도시한 단면도이다.10 is a cross-sectional view illustrating an organic light emitting display device according to a third embodiment of the present invention.

본 발명은 유기전계발광표시장치에 관한 것이다.The present invention relates to an organic light emitting display.

평판표시장치(Flat Panel Display Device) 중 전계발광표시장치는 자발광형 표시장치로서 백라이트가 필요하지 않아 경량박형이 가능할 뿐만 아니라 공정을 단순화시킬 수 있으며, 저온 제작이 가능하고, 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 낮은 소비 전력, 넓은 시야각 및 높은 콘트라스트(Contrast) 등의 특성을 나타낸다.Among the flat panel display devices, the electroluminescent display is a self-luminous display that does not require a backlight, so it can be light and thin, simplify the process, can be manufactured at low temperatures, and has a response speed of 1 ms or less. As a result, it has a high response speed and exhibits characteristics such as low power consumption, wide viewing angle, and high contrast.

특히, 유기전계발광표시장치는 애노드와 캐소드 사이에 유기물을 포함하는 발광층을 포함하고 있어 애노드로부터 공급받는 정공과 캐소드로부터 받은 전자가 유기발광층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고 여기자가 다시 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하게 된다.In particular, the organic light emitting display device includes a light emitting layer including an organic material between an anode and a cathode, and holes supplied from the anode and electrons received from the cathode combine in the organic light emitting layer to form an exciton, a hole-electron pair. The excitons emit light by the energy generated when they return to the ground state.

상기와 같은 유기전계발광표시장치는 유기물을 포함하는 발광층을 포함하기 때문에, 외부의 수분과 산소가 표시장치 내로 침투되면 쉽게 열화되는 특성이 있다. 또한, 발광층은 유기전계발광표시장치의 구동 시간이 증가함에 따라, 구동 장 치 내에서 발생하는 열에 의하여 열화되기 쉽다.Since the organic light emitting display device includes a light emitting layer including an organic material, when the external moisture and oxygen penetrate into the display device, the organic light emitting display device is easily deteriorated. In addition, as the driving time of the organic light emitting display device increases, the light emitting layer is easily deteriorated by heat generated in the driving device.

그리고, 발광층은 반도체적인 특성을 지니기 때문에, 외부의 온도에 매우 쉽게 영향을 받는다. 즉, 주위 온도의 상승 및 하강에 따라 발광 다이오드에 흐르는 전류의 양이 쉽게 바뀐다.In addition, since the light emitting layer has semiconductor characteristics, it is very easily influenced by external temperature. That is, the amount of current flowing through the light emitting diode is easily changed as the ambient temperature rises and falls.

따라서 상기와 같은 유기전계발광표시장치는 열화 정도에 따라, 주변 환경에 따라, 동일한 휘도를 내기 위하여 인가하여야 하는 전압의 양이 달라질 수 있으므로, 항상 동일한 품질의 화면을 제공하기 어려운 단점이 있었다. 따라서, 유기전계발광표시장치의 열화 정도 또는 온도에 따라 변화하는 전압의 값을 보상하기 위하여, 표시부 주변의 비발광 영역에 모니터링 픽셀을 형성하게 되었다.Accordingly, the organic light emitting display device as described above has a disadvantage in that it is difficult to provide a screen of the same quality at all times because the amount of voltage to be applied to produce the same brightness may vary depending on the degree of degradation. Therefore, in order to compensate for the value of the voltage which varies with the degree of deterioration or the temperature of the organic light emitting display device, a monitoring pixel is formed in the non-light emitting area around the display unit.

모니터링 픽셀은 유기전계발광표시장치의 서브픽셀과 동일한 공정에 의하여 형성되는 발광 다이오드를 포함하며, 일정 시간 동안 일정 크기의 직류 전원을 공급받는다. 그리고, 이때 모니터링 픽셀에 걸리는 전압의 크기를 측정하여, 측정된 전압을 표시부의 서브픽셀들에 제공함으로써, 열화 또는 온도에 따른 전압 보상을 수행할 수 있다.The monitoring pixel includes a light emitting diode formed by the same process as a subpixel of the organic light emitting display device, and receives a DC power of a predetermined size for a predetermined time. In this case, by measuring the magnitude of the voltage applied to the monitoring pixel, and providing the measured voltage to the subpixels of the display unit, voltage compensation according to deterioration or temperature may be performed.

그러나, 모니터링 픽셀의 전압 측정은 유기전계발광표시장치의 구동 중에 수행되기 때문에, 측정된 전압의 크기에 편차가 발생하는 문제가 있었다. 즉, 모니터링 픽셀에 인가되는 신호는 직류 전원이며, 서브픽셀에 인가되는 데이터 신호는 교류 신호이므로, 모니터링 픽셀에 직류 전원을 전달하는 배선과 모니터링 픽셀과 인접하여 위치한 서브픽셀에 데이터 신호를 전달하는 배선 간에 신호의 간섭이 발생하여 측정된 전압의 크기가 달라질 수 있다. 이로써 표시부의 서브픽셀에 열화 및 온도에 따른 정확한 보상 전압을 전달할 수 없게 되는 문제가 있었다.However, since the voltage measurement of the monitoring pixel is performed during the driving of the organic light emitting display device, there is a problem that a deviation occurs in the magnitude of the measured voltage. That is, since the signal applied to the monitoring pixel is a DC power supply, and the data signal applied to the subpixel is an AC signal, the wiring for transmitting the DC power to the monitoring pixel and the wiring for transmitting the data signal to the subpixel located adjacent to the monitoring pixel. Interference of the signal occurs between the measured voltage may vary. As a result, there is a problem in that it is impossible to transfer an accurate compensation voltage according to deterioration and temperature to the subpixel of the display unit.

따라서, 본 발명은 모니터링 픽셀에 직류 전원을 전달하는 배선과 모니터링 픽셀에 인접한 서브픽셀에 데이터 신호를 전달하는 배선 간의 간섭을 방지하여, 균일한 품질의 화면을 제공할 수 있는 유기전계발광표시장치를 제공하는 것을 그 목적으로 한다.Accordingly, the present invention provides an organic light emitting display device capable of providing a screen having a uniform quality by preventing interference between a wiring for transmitting DC power to a monitoring pixel and a wiring for transmitting a data signal to a subpixel adjacent to the monitoring pixel. Its purpose is to provide.

상술한 목적을 달성하기 위하여, 본 발명은, 기판, 기판 상에 위치하며, 서브픽셀과 모니터링 픽셀을 포함하는 표시부, 서브픽셀 및 모니터링 픽셀에 전압을 공급하는 제1배선, 모니터링 픽셀에 직류 전원을 공급하는 제2배선, 서브픽셀에 영상 이미지를 표시하기 위한 전기적 신호를 인가하기 위한 제3배선 및 제2배선의 상부 또는 하부에 위치하며 제1배선과 전기적으로 연결된 쉴드층을 포함하는 유기전계발광표시장치를 제공한다.In order to achieve the above object, the present invention provides a DC power supply to a substrate, a display unit including a subpixel and a monitoring pixel, a first wiring for supplying a voltage to the subpixel and a monitoring pixel, and a monitoring pixel. The organic light emitting diode includes a second wiring to be supplied, a third wiring for applying an electrical signal for displaying an image image to a subpixel, and a shield layer positioned above or below the second wiring and electrically connected to the first wiring. Provide a display device.

이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하도록 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

[제1실시예][First Embodiment]

도 1은 본 발명의 제1실시예에 따른 유기전계발광표시장치의 구조를 설명하기 위한 평면도이며, 도 2는 도 1의 A 부분의 확대도이다.1 is a plan view illustrating a structure of an organic light emitting display device according to a first embodiment of the present invention, and FIG. 2 is an enlarged view of portion A of FIG. 1.

도 1 및 도 2를 참조하면, 본 발명의 제1실시예에 따른 유기전계발광표시장치(100)는, 기판(105), 기판 상에 위치하는 표시부(110), 표시부(110)의 외측에 위치하는 모니터링부(120)를 포함한다.1 and 2, the organic light emitting display device 100 according to the first embodiment of the present invention may be formed on a substrate 105, a display unit 110 disposed on the substrate, and an outer side of the display unit 110. It includes a monitoring unit 120 is located.

표시부(110)는 스캔 라인 및 데이터 라인에 의해 교차되는 영역에 위치하며 영상 이미지를 표시하기 위한 다수의 적색, 녹색 및 청색 서브픽셀(115)들을 포함한다. 모니터링부(120)는 적색, 녹색 및 청색 모니터링 픽셀(125)들을 포함하며, 적색, 녹색 및 청색 모니터링 픽셀(125)들은 각각 컬러별로 일렬로 배열되어 있다. The display unit 110 is positioned in an area intersected by the scan line and the data line and includes a plurality of red, green, and blue subpixels 115 for displaying an image image. The monitoring unit 120 includes red, green, and blue monitoring pixels 125, and the red, green, and blue monitoring pixels 125 are arranged in a line for each color.

서브픽셀(115)과 모니터링 픽셀(125)은 적어도 제1전극, 발광층 및 제2전극을 포함하는 발광 다이오드를 포함한다. 여기서, 제1전극은 투명도전층을 포함하는 투과전극일 수 있으며, 제2전극은 반사전극일 수 있다. 따라서, 발광층에서 발생한 빛은 제2전극에 의하여 반사되어 기판의 배면 쪽으로 방출된다.The subpixel 115 and the monitoring pixel 125 include a light emitting diode including at least a first electrode, a light emitting layer, and a second electrode. Here, the first electrode may be a transmissive electrode including a transparent conductive layer, and the second electrode may be a reflective electrode. Therefore, light generated in the light emitting layer is reflected by the second electrode and is emitted toward the rear surface of the substrate.

이하에서는 도 4a 내지 도 6을 참조하여 본 발명의 제1실시예에 따른 유기전계발광표시장치의 서브픽셀과 모니터링 픽셀에 대하여 자세히 설명한다.Hereinafter, the subpixel and the monitoring pixel of the organic light emitting display device according to the first embodiment of the present invention will be described in detail with reference to FIGS. 4A to 6.

도 4a는 본 발명의 제1실시예에 따른 유기전계발광표시장치의 서브픽셀과 모니터링 픽셀을 도시한 회로도이며, 도 4b는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 서브픽셀과 모니터링 픽셀의 전원공급방법을 설명하기 위한 구동 타이밍도이며, 도 5 및 도 6은 본 발명의 제1실시예에 따른 유기전계발광표시장치의 서브픽셀 회로를 도시한 회로도들이다.4A is a circuit diagram illustrating a subpixel and a monitoring pixel of an organic light emitting display device according to a first embodiment of the present invention, and FIG. 4B is a subpixel and monitoring of an organic light emitting display device according to an embodiment of the present invention. 5 and 6 are circuit diagrams illustrating a subpixel circuit of an organic light emitting display device according to a first embodiment of the present invention.

도 4a를 참조하면, 모니터링 픽셀(125)에는 직류 전원 공급부(Vi)가 연결된다. 모니터링 픽셀(125)과 직류 전원 공급부(Vi) 사이에는 제1스위치(SW1)가 위치하며, 제1스위치(SW1)의 온/오프에 의하여 모니터링 픽셀(125)에 직류 전원이 공급되거나 중단된다. Referring to FIG. 4A, a DC power supply Vi is connected to the monitoring pixel 125. The first switch SW1 is positioned between the monitoring pixel 125 and the DC power supply Vi, and DC power is supplied or stopped to the monitoring pixel 125 by turning on / off the first switch SW1.

그리고, 직류 전원 공급부(Vi)와 제1스위치(SW1) 사이의 노드 A에 서브픽셀(115)이 연결된다. 서브픽셀(115)과 노드 A 사이에는 제2스위치(SW2)가 위치하며, 제2스위치(SW2)와 서브픽셀(115) 사이에는 커패시터(C1)가 위치한다. 그리고 커패시터(C1)과 서브픽셀(115) 사이에는 증폭기(Amp)가 위치할 수 있다.The subpixel 115 is connected to the node A between the DC power supply Vi and the first switch SW1. The second switch SW2 is positioned between the subpixel 115 and the node A, and the capacitor C1 is positioned between the second switch SW2 and the subpixel 115. An amplifier Amp may be positioned between the capacitor C1 and the subpixel 115.

모니터링 픽셀(125)은 적어도 발광 다이오드를 포함하며, 도시하지는 않았지만 박막 트랜지스터를 더 포함할 수 있다. 그리고, 서브픽셀(115)은 적어도 발광 다이오드를 포함하며, 도 5 및 도 6에 도시한 구조일 수 있다.The monitoring pixel 125 may include at least a light emitting diode and may further include a thin film transistor although not shown. In addition, the subpixel 115 may include at least a light emitting diode and may have a structure shown in FIGS. 5 and 6.

도 5를 참조하면, 서브픽셀은 스캔라인(Sn)으로부터 스캔 신호에 의하여 데이터 신호를 전달하는 제1트랜지스터(M1), 데이터 신호를 저장하는 커패시터(Cst), 커패시터(Cst)에 저장된 데이터 신호와 전원전압(Vdd)의 차이에 해당하는 구동 전류를 생성하는 제2트랜지스터(M2) 및 구동전류에 해당하는 빛을 발광하는 발광 다이오드(OLED)를 포함할 수 있다.Referring to FIG. 5, a subpixel may include a first transistor M1 transferring a data signal from a scan line Sn by a scan signal, a capacitor Cst storing a data signal, and a data signal stored in the capacitor Cst. The second transistor M2 may generate a driving current corresponding to the difference in the power supply voltage Vdd, and the light emitting diode OLED may emit light corresponding to the driving current.

그리고, 서브픽셀은, 도 6에 도시한 바와 같이, 스캔라인(Sn)으로부터 선택 신호에 의하여 데이터 신호를 전달하는 제1트랜지스터(T1), 데이터 신호를 저장하는 커패시터(Cst), 커패시터(Cst)에 저장된 데이터 신호와 전원전압의 차이에 해당하는 구동 전류를 생성하는 제2트랜지스터(T2), 구동전류에 해당하는 빛을 발광하 는 발광 다이오드(OLED) 및 소거 라인(En)으로부터의 선택 신호에 따라 커패시터에 저장된 데이터 신호를 소거하는 제3트랜지스터(T3)를 포함할 수 있다.As shown in FIG. 6, the subpixels include a first transistor T1 that transfers a data signal from the scan line Sn by a selection signal, a capacitor Cst, and a capacitor Cst that store the data signal. The second transistor T2 generates a driving current corresponding to the difference between the data signal stored in the power supply voltage and the power supply voltage, and the selection signal from the light emitting diode OLED emitting the light corresponding to the driving current and the erase line En. Accordingly, the third transistor T3 may erase the data signal stored in the capacitor.

도 6에 도시한 픽셀 회로는 하나의 프레임을 복수개의 서브필드로 나누어 계조를 표현하는 디지털 구동 방식에 의하여 유기전계발광표시장치를 구동할 경우, 어드레스 시간보다 발광 시간이 작은 서브필드에 소거 신호를 공급함으로써 발광 시간을 조절할 수 있다. 따라서, 유기전계발광표시장치의 최소 휘도를 낮출 수 있는 장점이 있다.In the pixel circuit shown in FIG. 6, when an organic light emitting display device is driven by a digital driving method in which one frame is divided into a plurality of subfields to express gray levels, an erase signal is applied to a subfield having a light emission time smaller than an address time. The light emission time can be adjusted by supplying. Therefore, there is an advantage that the minimum luminance of the organic light emitting display device can be lowered.

다음으로, 도 4a 및 도 4b를 참조하여 모니터링 픽셀(125)과 서브픽셀(115)의 동작을 설명하면, 제1스위치(SW1)가 턴-온되면 직류 전원 공급부(Vi)로부터 직류 전원이 모니터링 픽셀(125)에 공급된다. 그 후, 제2스위치(SW2)가 턴-온되면, 직류 전원의 공급에 의하여 모니터링 픽셀(125)에 걸리는 전압이 커패시터(C1)에 저장되고, 저장된 전압은 증폭기(Amp)를통하여 증폭되어 서브픽셀(115)을 구동시키는 전압공급원이 된다. 다음으로, 제2스위치(SW2)가 턴-오프 되면 서브픽셀(115)은 제2스위치(SW2)가 다시 턴-온 될 때까지 커패시터(C1)에 저장된 전압에 의하여 구동된다. 즉, 모니터링 픽셀(125)은 일정 시간 동안 일정 크기의 직류 전원을 공급받으며, 서브픽셀(115)은 직류 전원에 의하여 모니터링 픽셀(125)에 걸리는 전압과 동일한 크기의 전압을 제공받게 된다.Next, referring to FIGS. 4A and 4B, the operation of the monitoring pixel 125 and the subpixel 115 will be described. When the first switch SW1 is turned on, the DC power is monitored from the DC power supply Vi. Supplied to the pixel 125. After that, when the second switch SW2 is turned on, the voltage applied to the monitoring pixel 125 by the supply of DC power is stored in the capacitor C1, and the stored voltage is amplified by the amplifier Amp to serve. It becomes a voltage supply source for driving the pixel 115. Next, when the second switch SW2 is turned off, the subpixel 115 is driven by the voltage stored in the capacitor C1 until the second switch SW2 is turned on again. That is, the monitoring pixel 125 is supplied with a DC power of a predetermined size for a predetermined time, and the subpixel 115 is provided with a voltage having the same size as the voltage applied to the monitoring pixel 125 by the DC power.

모니터링 픽셀(125)이 직류 전원을 공급받는 시간은 서브픽셀(115)과 모니터링 픽셀(125)의 구동에 따른 열화 정도를 실질적으로 동일한 수준으로 맞추기 위하여 정해질 수 있다. 따라서, 모니터링 픽셀(125)은 주위 온도뿐만 아니라 서브픽 셀(115)의 열화 정도를 반영할 수 있으므로, 서브픽셀(115)에 온도 및 열화에 따른 보상 전압을 제공할 수 있다. 그리고, 상기와 같은 모니터링 픽셀(125)의 전압 측정은 매 프레임마다 수행될 수 있으며, 또는 수 프레임마다 수행될 수도 있다.The time at which the monitoring pixel 125 is supplied with the DC power may be determined to adjust the degree of deterioration due to the driving of the subpixel 115 and the monitoring pixel 125 to substantially the same level. Accordingly, since the monitoring pixel 125 may reflect not only the ambient temperature but also the degree of deterioration of the subpixel 115, the monitoring pixel 125 may provide the subpixel 115 with a compensation voltage according to temperature and deterioration. The voltage measurement of the monitoring pixel 125 may be performed every frame or may be performed every few frames.

한편, 다시 도 1 및 도 2를 참조하면, 기판 상에는 표시부(110) 또는 모니터링부(120)에 전기적 신호를 인가하기 위한 구동부(160)가 위치한다. 구동부(160)는 표시부(110)에 스캔 신호 또는 데이터 신호를 인가하는 스캔 드라이버 또는 데이터 드라이버를 포함할 수 있다. Meanwhile, referring back to FIGS. 1 and 2, the driver 160 for applying an electrical signal to the display unit 110 or the monitoring unit 120 is positioned on the substrate. The driver 160 may include a scan driver or a data driver that applies a scan signal or a data signal to the display unit 110.

기판(105)의 일단에는 패드부(170)가 위치할 수 있다. 여기서, 도시하지는 않았지만, 패드부(170) 상에는 인쇄회로기판과 연결되거나, 인쇄회로기판이 형성된 연결부가 위치할 수 있다. 인쇄회로기판은 메모리부, 타임 콘트롤러 및 전원공급부를 포함할 수 있으며, 이로써 패드부(170)는 인쇄회로기판으로부터의 전기적 신호를 구동부에 전기적 신호를 전달하거나, 표시부(110) 또는 모니터링부(120)에 전원을 공급할 수 있다.The pad unit 170 may be positioned at one end of the substrate 105. Although not shown, the pad unit 170 may be connected to a printed circuit board or a connection part on which a printed circuit board is formed. The printed circuit board may include a memory unit, a time controller, and a power supply unit. As a result, the pad unit 170 transmits an electrical signal from the printed circuit board to the driving unit, or the display unit 110 or the monitoring unit 120. ) Can be powered.

표시부(110)와 모니터링부(120)에는 배선들의 일단이 연결된다. 배선들은 표시부(110)와 모니터링부(120)에 전원을 공급하는 제1배선(135b), 모니터링 픽셀(125)에 직류 전원을 공급하는 제2배선(135c) 및 서브픽셀(115)에 전기적 신호를 인가하기 위한 제3배선(135d)을 포함한다.One end of the wires is connected to the display unit 110 and the monitoring unit 120. The wires are electrically connected to the first wiring 135b for supplying power to the display unit 110 and the monitoring unit 120, the second wiring 135c for supplying DC power to the monitoring pixel 125, and the subpixel 115. It includes a third wiring (135d) for applying the.

제1배선(135b)은 표시부(110)와 모니터링부(120)에 기준 전압을 공급하기 위한 기준 전압 공급 배선일 수 있으며, 제1배선(135b)의 타단은 패드부(170)에 연결될 수 있다. 그리고, 제2배선(135c)은 모니터링 픽셀(125)에 직류 전원을 공급하는 직류 전원 공급 배선일 수 있으며, 제2배선(135c)의 타단은 구동부(160)에 연결될 수 있다. 그리고, 제3배선(135d)은 서브픽셀(115)에 데이터 신호를 공급하기 위한 데이터 라인일 수 있으며, 제3배선(135d)의 타단은 구동부(160)에 연결될 수 있다. 따라서, 제1배선(135b)에는 항상 일정한 크기의 전압이 인가되며, 제2배선(135c)에는 직류 신호가 인가되고, 제3배선(135d)에는 화상 이미지를 표현하기 위한 교류 신호가 인가된다.The first line 135b may be a reference voltage supply line for supplying a reference voltage to the display unit 110 and the monitoring unit 120, and the other end of the first line 135b may be connected to the pad unit 170. The second wiring 135c may be a DC power supply wiring for supplying DC power to the monitoring pixel 125, and the other end of the second wiring 135c may be connected to the driving unit 160. The third wiring 135d may be a data line for supplying a data signal to the subpixel 115, and the other end of the third wiring 135d may be connected to the driver 160. Therefore, a voltage having a constant magnitude is always applied to the first wiring 135b, a DC signal is applied to the second wiring 135c, and an AC signal for representing an image image is applied to the third wiring 135d.

본 발명의 제1실시예에서는 모니터링 픽셀(125)에 직류 전원을 공급하는 직류 전원 공급부가 구동부(160) 내에 위치하는 것으로 가정하고, 제2배선(135c)의 타단을 구동부(160)와 연결되도록 도시하였지만, 직류 전원 공급부가 인쇄회로기판 내에 위치하는 경우, 제2배선(135c)의 타단은 패드부(170)에 연결될 수도 있다.In the first embodiment of the present invention, it is assumed that the DC power supply unit supplying the DC power to the monitoring pixel 125 is located in the driving unit 160, and the other end of the second wiring 135c is connected to the driving unit 160. Although illustrated, when the DC power supply unit is located in the printed circuit board, the other end of the second wiring 135c may be connected to the pad unit 170.

제2배선(135c) 상부에는 쉴드층(141b)이 위치할 수 있다. 여기서 쉴드층(141b)은 도전층일 수 있으며, 제2배선(135c)과 쉴드층(141b) 사이에는 절연층이 위치할 수 있다. 그리고 쉴드층(141b)은 절연층을 관통하여 제1배선(135b)과 전기적으로 연결된다. The shield layer 141b may be positioned on the second wiring 135c. The shield layer 141b may be a conductive layer, and an insulating layer may be positioned between the second wiring 135c and the shield layer 141b. The shield layer 141b is electrically connected to the first wiring 135b through the insulating layer.

따라서, 본 발명의 제1실시예에 따른 유기전계발광표시장치는 모니터링부(120)에 직류 전원을 공급하는 제2배선(135c)의 상부에 쉴드층(141b)을 포함하며 쉴드층(141b)은 비어홀(138)을 통하여 제1배선(135b)과 전기적으로 연결된다. 따라서, 쉴드층(141b)에는 기준전압이 인가된다. Therefore, the organic light emitting display device according to the first embodiment of the present invention includes a shield layer 141b on the upper portion of the second wiring 135c for supplying DC power to the monitoring unit 120 and the shield layer 141b. Is electrically connected to the first wiring 135b through the via hole 138. Therefore, a reference voltage is applied to the shield layer 141b.

이로써, 제2배선(135c)과 인접하여 위치하는 제3배선(135d)은 쉴드층(141b)과 커패시턴스를 형성하게 된다. 이로써 종래에 발생하였던 제2배선(135c)과 제3배 선(135d) 간의 신호 간섭이 방지되며, 제2배선(135c)은 정확한 직류 전원을 모니터링부에 공급할 수 있게 된다. As a result, the third wiring 135d positioned adjacent to the second wiring 135c forms a capacitance with the shield layer 141b. As a result, signal interference between the second wiring 135c and the third wiring 135d, which has occurred conventionally, is prevented, and the second wiring 135c can supply an accurate DC power supply to the monitoring unit.

도 3는 도 2의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다. 이하에서는 도 1 내지 도 3을 참조하여 본 발명의 제1실시예에 따른 유기전계발광표시장치의 단면 구조를 상세히 설명하도록 한다.3 is a cross-sectional view taken along the line II ′ of FIG. 2. Hereinafter, a cross-sectional structure of an organic light emitting display device according to a first embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3.

도 1 내지 도 3을 참조하면, 기판(100) 상에 버퍼층(105)이 위치한다. 버퍼층(105)은 기판(100)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성하는 것으로, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 등을 사용하여 선택적으로 형성한다. 1 to 3, the buffer layer 105 is positioned on the substrate 100. The buffer layer 105 is formed to protect the thin film transistor formed in a subsequent process from impurities such as alkali ions flowing out of the substrate 100, and selectively using silicon oxide (SiO 2 ), silicon nitride (SiNx), or the like. To form.

버퍼층(105) 상에 반도체층(131)이 위치한다. 반도체층(131)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 여기서 도시하지는 않았지만, 반도체층(131)은 채널 영역, 소오스 영역 및 드레인 영역을 포함할 수 있으며, 소오스 영역 및 드레인 영역에는 P형 또는 N형 불순물이 도핑될 수 있다.The semiconductor layer 131 is positioned on the buffer layer 105. The semiconductor layer 131 may include amorphous silicon or polycrystalline silicon obtained by crystallizing the same. Although not illustrated here, the semiconductor layer 131 may include a channel region, a source region, and a drain region, and the source region and the drain region may be doped with P-type or N-type impurities.

반도체층(131)을 포함하는 기판(105) 상에 게이트 절연막(133)이 위치한다. 게이트 절연막(133)은 실리콘 산화물(SiO2) 또는 실리콘 질화물(SiNx) 등을 사용하여 선택적으로 형성할 수 있다.The gate insulating layer 133 is positioned on the substrate 105 including the semiconductor layer 131. The gate insulating layer 133 may be selectively formed using silicon oxide (SiO 2 ), silicon nitride (SiNx), or the like.

반도체층(131)의 일정 영역에 대응되도록, 즉 채널 영역에 대응되도록 게이트 절연막(133) 상에 게이트 전극(135a)이 위치한다. 그리고 게이트 절연막(133)의 배선 영역 상에는 표시부(110)와 모니터링부(120)에 기준전압을 공급하기 위한 제1 배선(135b), 모니터링부(120)에 직류 전원을 공급하기 위한 제2배선(135c) 및 표시부(110)에 영상 이미지를 표시하기 위하여 전기적 신호를 인가하기 위한 제3배선(135d)이 위치한다. The gate electrode 135a is positioned on the gate insulating layer 133 to correspond to a predetermined region of the semiconductor layer 131, that is, to correspond to the channel region. The first wiring 135b for supplying a reference voltage to the display unit 110 and the monitoring unit 120 and the second wiring for supplying DC power to the monitoring unit 120 on the wiring region of the gate insulating layer 133. 135c) and a third wiring 135d for applying an electrical signal to display the image image on the display unit 110.

게이트 전극(135a) 및 제 1 내지 제3배선(135b, 135c, 135d)들은 알루미늄(Al), 알루미늄 합금(Al alloy), 티타늄(Ti), 은(Ag), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 텅스텐(W), 텅스텐 실리사이드(WSi2) 중 어느 하나를 포함할 수 있다.The gate electrode 135a and the first to third interconnections 135b, 135c, and 135d may be formed of aluminum (Al), aluminum alloy (Al alloy), titanium (Ti), silver (Ag), molybdenum (Mo), and molybdenum alloy ( Mo alloy), tungsten (W) and tungsten silicide (WSi 2 ).

게이트 전극(135a) 및 제 1 내지 제3배선(135b, 135c, 135d)을 포함한 기판(105) 상에 층간절연막(139)이 위치한다. 층간절연막(139)은 유기막 또는 무기막일 수 있으며, 이들의 복합막일 수도 있다. 있다. 층간절연막(139)이 무기막인 경우 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 SOG(silicate on glass)를 포함할 수 있으며, 유기막인 경우 아크릴계 수지, 폴리이미드계 수지 또는 벤조사이클로부텐(benzocyclobutene,BCB)계 수지를 포함할 수 있다. 층간절연막(139) 및 게이트 절연막(133) 내에는 반도체층(131)의 일부를 노출시키는 제 1 및 제 2 콘택홀(137a, 137b)이 위치할 수 있으며, 층간절연막(139)은 제1배선(135b)의 일부를 노출시키는 비어홀(138)을 포함할 수 있다.An interlayer insulating layer 139 is disposed on the substrate 105 including the gate electrode 135a and the first to third wirings 135b, 135c, and 135d. The interlayer insulating film 139 may be an organic film or an inorganic film, or a composite film thereof. have. When the interlayer insulating layer 139 is an inorganic layer, it may include silicon oxide (SiO 2 ), silicon nitride (SiNx), or SOG (silicate on glass), and in the case of an organic layer, acrylic resin, polyimide resin, or benzocyclobutene It may include a (benzocyclobutene, BCB) resin. First and second contact holes 137a and 137b exposing portions of the semiconductor layer 131 may be disposed in the interlayer insulating layer 139 and the gate insulating layer 133, and the interlayer insulating layer 139 may have a first wiring. It may include a via hole 138 exposing a portion of the (135b).

층간절연막 상에 제1전극(141a) 및 쉴드층(141b)이 위치한다. 제1전극은 애노드일 수 있으며 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전층을 포함할 수 있다. 또는, 제1전극(141a)은 ITO/Ag/ITO와 같은 적층구조를 가질 수도 있다. 쉴드층(141b)은 비어홀(138)을 통하여 제1배선(135b)과 전기적으로 연결되며, 제2배선(135c)과 대응되는 영역 상에 위치한다. 즉, 쉴드층(141b)은 제1전극(141a)과 동일한 물질을 포함하며, 동일한 공정에 의하여 패터닝된다.The first electrode 141a and the shield layer 141b are positioned on the interlayer insulating film. The first electrode may be an anode and may include a transparent conductive layer such as indium tin oxide (ITO) or indium zinc oxide (IZO). Alternatively, the first electrode 141a may have a stacked structure such as ITO / Ag / ITO. The shield layer 141b is electrically connected to the first wiring 135b through the via hole 138 and is positioned on an area corresponding to the second wiring 135c. That is, the shield layer 141b includes the same material as the first electrode 141a and is patterned by the same process.

층간절연막(139) 상에 소오스 전극 및 드레인 전극(143a, 143b)이 위치한다. 소오스 전극 및 드레인 전극(143a, 143b)은 제1 및 제 2 콘택홀(137a, 137b)을 통하여 반도체층(131)과 전기적으로 연결되며, 드레인 전극(143b)의 일부는 제1전극(141a) 상에 위치하여, 제1전극(141a)과 전기적으로 연결된다.Source and drain electrodes 143a and 143b are disposed on the interlayer insulating layer 139. The source and drain electrodes 143a and 143b are electrically connected to the semiconductor layer 131 through the first and second contact holes 137a and 137b, and a part of the drain electrode 143b is the first electrode 141a. Positioned on the substrate, the first electrode 141a is electrically connected to the first electrode 141a.

소오스 전극 및 드레인 전극(143a, 143b)은 배선 저항을 낮추기 위해 저저항 물질을 포함할 수 있으며, 몰리 텅스텐(MoW), 티타늄(Ti), 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 이루어진 다층막일 수 있다. 다층막으로는 티타늄/알루미늄/티타늄(Ti/Al/Ti) 또는 몰리 텅스텐/알루미늄/몰리 텅스텐(MoW/Al/MoW)의 적층구조가 사용될 수 있다.The source and drain electrodes 143a and 143b may include a low resistance material to reduce wiring resistance, and may include a multilayer film made of molybdenum tungsten (MoW), titanium (Ti), aluminum (Al), or an aluminum alloy (Al alloy). Can be. As the multilayer film, a laminated structure of titanium / aluminum / titanium (Ti / Al / Ti) or molybdenum tungsten / aluminum / molybdenum tungsten (MoW / Al / MoW) may be used.

제 1 전극(141a) 상에는 제1전극(141a)의 일부를 노출시키는 뱅크층(145)이 위치한다. 뱅크층(145)은 벤조사이클로부텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있다.The bank layer 145 exposing a part of the first electrode 141a is disposed on the first electrode 141a. The bank layer 145 may include an organic material such as benzocyclobutene (BCB) -based resin, acrylic resin, or polyimide resin.

노출된 제1전극(141a) 상에 발광층(147)이 위치한다. 발광층(147)은 유기물을 포함할 수 있으며, 여기서 도시하지는 않았지만, 제 1 전극(141a)과 유기 발광층(147) 사이에는 정공주입층 및 정공수송층이 형성될 수 있으며, 유기 발광층(147) 상에는 전자수송층 및 전자주입층이 형성될 수 있다.The emission layer 147 is positioned on the exposed first electrode 141a. The emission layer 147 may include an organic material. Although not shown, a hole injection layer and a hole transport layer may be formed between the first electrode 141a and the organic emission layer 147, and the electrons may be formed on the organic emission layer 147. A transport layer and an electron injection layer can be formed.

발광층(147) 상에 제2전극(149)이 위치한다. 제2전극(149)은 발광층(147)에 전자를 공급하는 캐소드일 수 있으며, 마스네슘(Mg), 은(Ag), 칼슘(Ca), 알루미늄(Al) 또는 이들의 합금을 포함할 수 있다. 제1전극(141a), 발광층(147) 및 제2전극(149)는 발광다이오드(150)를 이룬다.The second electrode 149 is positioned on the emission layer 147. The second electrode 149 may be a cathode for supplying electrons to the light emitting layer 147, and may include magnesium (Mg), silver (Ag), calcium (Ca), aluminum (Al), or an alloy thereof. . The first electrode 141a, the light emitting layer 147, and the second electrode 149 form the light emitting diode 150.

상술한 바와 같이, 본 발명의 제1실시예에 따른 유기전계발광표시장치는 모니터링부에 직류 전원을 공급하는 제2배선 상에 쉴드층이 위치한다. 쉴드층은 기준전압을 공급하는 제1라인과 전기적으로 연결되어 제3배선과 커패시턴스를 형성함으로써, 표시부에 전기적 신호를 공급하는 제3배선과 제2배선 사이의 신호 간섭을 방지한다. 따라서, 본 발명의 일 실시예에 따른 유기전계발광표시장치는 모니터링부로부터 정확한 전압을 표시부에 전달할 수 있게 되어, 휘도가 균일하며 화면의 품질이 향상될 수 있다. As described above, in the organic light emitting display device according to the first embodiment of the present invention, a shield layer is positioned on a second wiring for supplying DC power to the monitoring unit. The shield layer is electrically connected to the first line for supplying a reference voltage to form capacitance with the third line, thereby preventing signal interference between the third and second wires for supplying an electrical signal to the display unit. Therefore, the organic light emitting display device according to an embodiment of the present invention can transmit the correct voltage from the monitoring unit to the display unit, so that the luminance is uniform and the screen quality can be improved.

[제2실시예][Second Embodiment]

도 7은 본 발명의 제2실시예에 따른 유기전계발광표시장치를 도시한 평면도이며, 도 8은 도 7의 B 부분의 확대도이고, 도 9는 도 8의 Ⅱ-Ⅱ'선을 따라 절단한 단면도로서, 이하에서는 본 발명의 제2실시예에 따른 유기전계발광표시장치의 평면 구조 및 단면 구조를 설명하도록 한다. 본 발명의 제2실시예에서는 본 발명의 제1실시예와 동일한 부분의 설명은 생략한다.FIG. 7 is a plan view illustrating an organic light emitting display device according to a second exemplary embodiment of the present invention, FIG. 8 is an enlarged view of a portion B of FIG. 7, and FIG. 9 is cut along the line II-II ′ of FIG. 8. As a cross-sectional view, a planar structure and a cross-sectional structure of an organic light emitting display device according to a second embodiment of the present invention will be described below. In the second embodiment of the present invention, description of the same parts as in the first embodiment of the present invention will be omitted.

도 7 내지 도 9를 참조하면, 본 발명의 제2실시예에 따른 유기전계발광표시장치(200)는 기판(200) 상에 위치하는 버퍼층(205), 버퍼층(205) 상에 위치하는 반도체층(231a)과 쉴드층(231b)을 포함한다. 쉴드층(231b)은 반도체층(231a)과 동일 한 물질을 포함하며, 동일한 마스크 공정에 의하여 패터닝된다. 7 to 9, an organic light emitting display device 200 according to a second exemplary embodiment of the present invention includes a buffer layer 205 disposed on a substrate 200 and a semiconductor layer disposed on a buffer layer 205. 231a and a shield layer 231b. The shield layer 231b includes the same material as the semiconductor layer 231a and is patterned by the same mask process.

그리고, 반도체층(231a)과 쉴드층(231b) 상에는 게이트 절연막(233)이 위치하며, 게이트 절연막(233) 내에는 쉴드층(231b)의 일부를 노출시키는 비어홀(234)이 위치한다.The gate insulating layer 233 is positioned on the semiconductor layer 231a and the shield layer 231b, and the via hole 234 exposing a part of the shield layer 231b is positioned in the gate insulating layer 233.

반도체층(231a)의 일정 영역에 대응되도록 게이트 절연막(233) 상에 게이트 전극(235a)이 위치하며, 배선 영역 상에는 표시부(210)와 모니터링부(220)에 기준전압을 공급하기 위한 제1배선(235b), 모니터링부(220)에 직류 전원을 공급하기 위한 제2배선(235c) 및 표시부(210)에 영상 이미지를 표시하기 위하여 전기적 신호를 인가하기 위한 제3배선(235d)이 위치한다. 제1배선(235b)은 비어홀(234)를 통하여 쉴드층(231b)와 연결된다.The gate electrode 235a is positioned on the gate insulating layer 233 so as to correspond to a predetermined region of the semiconductor layer 231a, and a first wiring for supplying a reference voltage to the display unit 210 and the monitoring unit 220 on the wiring region. In operation 235b, the second wiring 235c for supplying DC power to the monitoring unit 220 and the third wiring 235d for applying an electrical signal to display the image image on the display unit 210 are positioned. The first wiring 235b is connected to the shield layer 231b through the via hole 234.

게이트 전극(235a) 및 제 1 내지 제3배선(235b, 235c, 235d)을 포함한 기판(205) 상에 층간절연막(239)이 위치한다. 층간절연막(239) 및 게이트 절연막(233) 내에는 반도체층(231a)의 일부를 노출시키는 제 1 및 제 2 콘택홀(237a, 237b)을 포함한다.An interlayer insulating film 239 is disposed on the substrate 205 including the gate electrode 235a and the first to third wirings 235b, 235c, and 235d. The interlayer insulating film 239 and the gate insulating film 233 include first and second contact holes 237a and 237b exposing portions of the semiconductor layer 231a.

층간절연막 상에 제1전극(241)이 위치하며, 층간 절연막(239) 상에 소오스 전극 및 드레인 전극(243a, 243b)이 위치한다. 소오스 전극 및 드레인 전극(243a, 243b)은 제1 및 제 2 콘택홀(237a, 237b)을 통하여 반도체층(231a)과 전기적으로 연결되며, 드레인 전극(243b)의 일부는 제1전극(241) 상에 위치하여 제1전극(241)과 전기적으로 연결된다.The first electrode 241 is positioned on the interlayer insulating layer, and the source and drain electrodes 243a and 243b are positioned on the interlayer insulating layer 239. The source and drain electrodes 243a and 243b are electrically connected to the semiconductor layer 231a through the first and second contact holes 237a and 237b, and a part of the drain electrode 243b is the first electrode 241. It is positioned on the top and electrically connected to the first electrode 241.

제 1 전극(241) 상에는 제1전극(241a)의 일부를 노출시키는 뱅크층(245)이 위치하며, 노출된 제1전극(241) 상에 유기물을 포함하는 발광층(247)이 위치한다. The bank layer 245 exposing a part of the first electrode 241a is disposed on the first electrode 241, and the emission layer 247 including the organic material is disposed on the exposed first electrode 241.

발광층(247) 상에 제2전극(249)이 위치하며, 제1전극(241), 발광층(247) 및 제2전극(249)는 발광다이오드(250)를 이룬다.The second electrode 249 is positioned on the emission layer 247, and the first electrode 241, the emission layer 247, and the second electrode 249 form the light emitting diode 250.

상술한 바와 같이, 본 발명의 제2실시예에 따른 유기전계발광표시장치는 모니터링부에 직류 전원을 공급하는 제2배선의 하부에 쉴드층이 위치한다. 쉴드층은 기준전압을 공급하는 제1라인과 전기적으로 연결되어 표시부에 전기적 신호를 공급하는 제3배선과 제2배선 사이의 신호 간섭을 방지한다. 따라서, 본 발명의 일 실시예에 따른 유기전계발광표시장치는 모니터링부로부터 정확한 전압을 표시부에 전달할 수 있게 되어, 휘도가 균일하며 화면의 품질이 향상될 수 있다.  As described above, in the organic light emitting display device according to the second embodiment of the present invention, the shield layer is positioned under the second wiring for supplying the DC power to the monitoring unit. The shield layer is electrically connected to the first line for supplying a reference voltage to prevent signal interference between the third and second wires for supplying an electrical signal to the display unit. Therefore, the organic light emitting display device according to an embodiment of the present invention can transmit the correct voltage from the monitoring unit to the display unit, so that the luminance is uniform and the screen quality can be improved.

[제3실시예][Third Embodiment]

도 10는 본 발명의 제3실시예에 따른 유기전계발광표시장치를 도시한 단면도이다. 본 발명의 제3실시예에 따른 유기전계발광표시장치는 반도체층과 동시에 패터닝된 제1쉴드층 및 제1전극과 동시에 패터닝된 제2쉴드층을 포함한다.10 is a cross-sectional view illustrating an organic light emitting display device according to a third embodiment of the present invention. The organic light emitting display device according to the third embodiment of the present invention includes a first shield layer patterned simultaneously with the semiconductor layer and a second shield layer patterned simultaneously with the first electrode.

도 10을 참조하면, 기판(300) 상에 버퍼층(305)이 위치하며, 버퍼층(305) 상에 반도체층(331a)과 제1쉴드층(331b)이 위치한다. 쉴드층(331b)은 반도체층(231a)과 동일한 물질을 포함하며, 동일한 마스크 공정에 의하여 패터닝된다. Referring to FIG. 10, a buffer layer 305 is positioned on a substrate 300, and a semiconductor layer 331a and a first shield layer 331b are positioned on the buffer layer 305. The shield layer 331b includes the same material as the semiconductor layer 231a and is patterned by the same mask process.

그리고, 반도체층(331a)과 제1쉴드층(331b) 상에는 제1비어홀(334)을 포함하는 게이트 절연막(333)이 위치한다.The gate insulating layer 333 including the first via hole 334 is positioned on the semiconductor layer 331a and the first shield layer 331b.

반도체층(331a)의 일정 영역에 대응되도록 게이트 절연막(333) 상에 게이트 전극(335a)이 위치하며, 배선 영역 상에는 표시부(310)와 모니터링부(320)에 기준전압을 공급하기 위한 제1배선(335b), 모니터링부(320)에 직류 전원을 공급하기 위한 제2배선(335c) 및 표시부(310)에 영상 이미지를 표시하기 위하여 전기적 신호를 인가하기 위한 제3배선(335d)이 위치한다. 제1배선(335b)은 비어홀(334)를 통하여 제1쉴드층(331b)와 연결된다.The gate electrode 335a is positioned on the gate insulating layer 333 so as to correspond to a predetermined region of the semiconductor layer 331a, and a first wiring for supplying a reference voltage to the display unit 310 and the monitoring unit 320 on the wiring region. In operation 335b, the second wiring 335c for supplying DC power to the monitoring unit 320 and the third wiring 335d for applying an electrical signal to display the image image on the display unit 310 are positioned. The first wiring 335b is connected to the first shield layer 331b through the via hole 334.

게이트 전극(335a) 및 제 1 내지 제3배선(335b, 335c, 335d)을 포함한 기판(305) 상에 층간절연막(339)이 위치한다. 층간절연막(339) 및 게이트 절연막(333) 내에는 반도체층(331a)의 일부를 노출시키는 제 1 및 제 2 콘택홀(337a, 337b)이 위치하며, 층간절연막(339) 내에는 제1배선(335b)의 일부를 노출시키는 제2비어홀(338)이 위치한다.An interlayer insulating film 339 is disposed on the substrate 305 including the gate electrode 335a and the first to third wirings 335b, 335c, and 335d. First and second contact holes 337a and 337b exposing portions of the semiconductor layer 331a are disposed in the interlayer insulating film 339 and the gate insulating film 333, and the first wiring (in the interlayer insulating film 339). A second via hole 338 exposing a portion of 335b is located.

층간절연막 상에 제1전극(341a) 및 제2쉴드층(341b)이 위치하며, 층간 절연막(339) 상에 소오스 전극 및 드레인 전극(343a, 343b)이 위치한다. 소오스 전극 및 드레인 전극(343a, 343b)은 제1 및 제 2 콘택홀(337a, 337b)을 통하여 반도체층(331a)과 전기적으로 연결되며, 드레인 전극(343b)의 일부는 제1전극(341) 상에 위치하여 제1전극(341)과 전기적으로 연결된다. 그리고, 제2쉴드층(341b)는 제2비어홀(338)을 통하여 제1배선(335b)와 전기적으로 연결된다.The first electrode 341a and the second shield layer 341b are positioned on the interlayer insulating layer, and the source and drain electrodes 343a and 343b are positioned on the interlayer insulating layer 339. The source electrode and the drain electrode 343a and 343b are electrically connected to the semiconductor layer 331a through the first and second contact holes 337a and 337b, and part of the drain electrode 343b is the first electrode 341. And is electrically connected to the first electrode 341. The second shield layer 341b is electrically connected to the first wiring 335b through the second via hole 338.

제 1 전극(341) 상에는 제1전극(341a)의 일부를 노출시키는 뱅크층(345)이 위치하며, 노출된 제1전극(341) 상에 유기물을 포함하는 발광층(347)이 위치한다. The bank layer 345 exposing a part of the first electrode 341a is disposed on the first electrode 341, and the emission layer 347 including the organic material is disposed on the exposed first electrode 341.

발광층(247) 상에 제2전극(249)이 위치하며, 제1전극(241), 발광층(247) 및 제2전극(249)는 발광다이오드(250)를 이룬다.The second electrode 249 is positioned on the emission layer 247, and the first electrode 241, the emission layer 247, and the second electrode 249 form the light emitting diode 250.

상술한 바와 같이, 본 발명의 제3실시예에 따른 유기전계발광표시장치는 모니터링부에 직류 전원을 공급하는 제2배선의 하부에 제1쉴드층이 위치하며, 상부에 제2쉴드층이 위치한다. 제1 및 제2쉴드층은 기준전압을 공급하는 제1라인과 전기적으로 연결되어 표시부에 전기적 신호를 공급하는 제3배선과 제2배선 사이의 신호 간섭을 방지한다. 따라서, 본 발명의 일 실시예에 따른 유기전계발광표시장치는 추가의 마스크 공정 없이 형성된 쉴드층에 의하여 모니터링부로부터 정확한 전압을 표시부에 전달할 수 있게 되어, 휘도가 균일하며 화면의 품질이 향상될 수 있다.  As described above, in the organic light emitting display device according to the third embodiment of the present invention, the first shield layer is positioned under the second wiring for supplying DC power to the monitoring unit, and the second shield layer is positioned on the upper portion. do. The first and second shield layers are electrically connected to the first line for supplying a reference voltage to prevent signal interference between the third and second wires for supplying an electrical signal to the display unit. Therefore, the organic light emitting display device according to the embodiment of the present invention can transmit the correct voltage from the monitoring unit to the display unit by the shield layer formed without an additional mask process, so that the luminance is uniform and the screen quality can be improved. have.

상술한 바와 같이, 본 발명은 유기전계발광표시장치의 화면의 품질을 향상시킬 수 있는 효과가 있다.As described above, the present invention has the effect of improving the quality of the screen of the organic light emitting display device.

Claims (16)

기판;Board; 상기 기판 상에 위치하며, 서브픽셀을 포함하는 표시부 및 모니터링 픽셀을 포함하는 모니터링부;A display unit on the substrate, the display unit including a subpixel and a monitoring unit including a monitoring pixel; 상기 표시부에 구동 신호를 인가하는 구동부;A driving unit for applying a driving signal to the display unit; 상기 구동부 및 상기 표시부에 외부로부터의 전기적 신호 및 구동에 필요한 전원을 전달하기 위한 패드부;A pad unit for transmitting an electric signal from the outside and power required for driving to the driving unit and the display unit; 상기 패드부에 연결되어 상기 서브픽셀과 상기 모니터링 픽셀에 기준 전압을 공급하는 제1배선;A first wiring connected to the pad part to supply a reference voltage to the subpixel and the monitoring pixel; 상기 구동부에 연결되어 상기 모니터링 픽셀에 직류 전원을 공급하는 제2배선; A second wiring connected to the driving unit to supply DC power to the monitoring pixel; 상기 구동부에 연결되어 상기 서브픽셀에 영상 이미지를 표시하기 위한 전기적 신호를 인가하는 제3배선; 및A third wiring connected to the driving unit to apply an electrical signal for displaying an image image to the subpixel; And 상기 제2배선의 상부 또는 하부에 위치하며, 상기 제1배선과 전기적으로 연결된 쉴드층을 포함하며,Located on the upper or lower portion of the second wiring, includes a shield layer electrically connected to the first wiring, 상기 제3배선은 상기 제2배선과 서로 이웃하여 위치하며, 상기 쉴드층과 커패시턴스를 형성하는 유기전계발광표시장치.And the third wiring line is adjacent to the second wiring line and forms a capacitance with the shield layer. 삭제delete 제1항에 있어서,The method of claim 1, 상기 서브픽셀 또는 상기 모니터링 픽셀은 반도체층, 상기 반도체층 상에 위치하는 게이트 절연층, 상기 반도체층과 일정 영역이 대응되도록 위치하는 게이트 전극, 상기 반도체층과 전기적으로 연결되는 소오스 전극 및 드레인 전극, 상기 게이트 전극과 상기 소오스 전극 및 드레인 전극을 절연하는 층간절연막을 구비하는 박막 트랜지스터를 포함하는 유기전계발광표시장치.The subpixel or the monitoring pixel may include a semiconductor layer, a gate insulating layer on the semiconductor layer, a gate electrode positioned to correspond to the semiconductor layer, a source electrode and a drain electrode electrically connected to the semiconductor layer, And a thin film transistor having an interlayer insulating film insulating the gate electrode, the source electrode, and the drain electrode. 제3항에 있어서,The method of claim 3, 상기 서브픽셀 또는 상기 모니터링 픽셀은 상기 박막 트랜지스터와 전기적으로 연결되며 제1전극, 유기발광층 및 제2전극을 구비하는 발광 다이오드를 포함하는 유기전계발광표시장치.The subpixel or the monitoring pixel includes a light emitting diode electrically connected to the thin film transistor and having a first electrode, an organic light emitting layer, and a second electrode. 제4항에 있어서,5. The method of claim 4, 상기 제 1 내지 제3배선은 상기 게이트 전극과 동일한 물질을 포함하는 유기전계발광표시장치.The first to third wirings include the same material as the gate electrode. 제5항에 있어서,The method of claim 5, 상기 쉴드층은 상기 반도체층과 동일한 물질을 포함하며, 상기 게이트 절연막을 관통하여 상기 제1배선과 전기적으로 연결된 유기전계발광표시장치.The shield layer includes the same material as the semiconductor layer, and is electrically connected to the first wiring through the gate insulating layer. 제5항에 있어서,The method of claim 5, 상기 쉴드층은 상기 제1전극과 동일한 물질을 포함하며, 상기 층간 절연막을 관통하여 상기 제1배선과 전기적으로 연결된 유기전계발광표시장치.The shield layer includes the same material as the first electrode and is electrically connected to the first wiring through the interlayer insulating layer. 제5항에 있어서,The method of claim 5, 상기 쉴드층은 제1쉴드층 및 제2쉴드층을 포함하며,The shield layer includes a first shield layer and a second shield layer, 상기 제1쉴드층은 상기 반도체층과 동일한 물질을 포함하며, 상기 제2쉴드층은 상기 제1전극과 동일한 물질을 포함하는 유기전계발광표시장치.The first shield layer includes the same material as the semiconductor layer, and the second shield layer includes the same material as the first electrode. 삭제delete 삭제delete 제1항에 있어서,The method of claim 1, 상기 패드부에 연결되며, 인쇄회로기판을 구비한 연결부를 더 포함하는 유기전계발광표시장치.An organic light emitting display device connected to the pad unit, the organic light emitting display device further comprising a connection unit having a printed circuit board. 제11항에 있어서,12. The method of claim 11, 상기 모니터링 픽셀에 직류 전원을 공급하기 위한 직류 전원 공급부를 더 포함하며, 상기 직류 전원 공급부는 상기 구동부 또는 상기 연결부에 위치한 유기전계발광표시장치. And a DC power supply unit for supplying DC power to the monitoring pixel, wherein the DC power supply unit is located in the driving unit or the connection unit. 제1항에 있어서,The method of claim 1, 상기 제3배선을 통하여 상기 서브픽셀에 인가되는 신호는 교류 신호인 유기전계발광표시장치.The signal applied to the subpixel through the third wiring is an AC signal. 제13항에 있어서,14. The method of claim 13, 상기 제2배선을 통하여 상기 모니터링 픽셀에 인가되는 신호는 직류 신호인 유기전계발광표시장치.And a signal applied to the monitoring pixel through the second wiring is a direct current signal. 제1항에 있어서,The method of claim 1, 상기 서브픽셀은 스캔 신호에 응답하여 데이터 신호를 전달하는 제1트랜지스터, 상기 데이터 신호를 저장하는 커패시터, 상기 데이터 신호에 상응하는 구동 전류를 발생시키는 제2트랜지스터 및 상기 구동 전류에 대응하는 빛을 발광하는 발광다이오드를 포함하는 유기전계발광표시장치.The subpixel emits a light corresponding to the driving current and a first transistor for transmitting a data signal in response to a scan signal, a capacitor for storing the data signal, a second transistor for generating a driving current corresponding to the data signal, and a light corresponding to the driving current. An organic light emitting display device comprising a light emitting diode. 제1항에 있어서,The method of claim 1, 상기 서브픽셀은 스캔 신호에 응답하여 데이터 신호를 전달하는 제1트랜지스터, 상기 데이터 신호를 저장하는 커패시터, 상기 데이터 신호에 대응하는 구동 전류를 발생시키는 제2트랜지스터, 상기 커패시터에 저장된 데이터 신호를 소거하는 제3트랜지스터 및 상기 제2트랜지스터에 의하여 발생된 구동 전류에 해당하는 빛을 발광하는 발광 다이오드를 포함하는 유기전계발광표시장치.The subpixel may include a first transistor for transmitting a data signal in response to a scan signal, a capacitor for storing the data signal, a second transistor for generating a driving current corresponding to the data signal, and erasing a data signal stored in the capacitor. An organic light emitting display device comprising a light emitting diode emitting light corresponding to a driving current generated by the third transistor and the second transistor.
KR1020070041629A 2007-04-27 2007-04-27 Organic light emitting device KR101363094B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070041629A KR101363094B1 (en) 2007-04-27 2007-04-27 Organic light emitting device
US11/966,431 US8148729B2 (en) 2007-04-27 2007-12-28 Organic light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070041629A KR101363094B1 (en) 2007-04-27 2007-04-27 Organic light emitting device

Publications (2)

Publication Number Publication Date
KR20080096321A KR20080096321A (en) 2008-10-30
KR101363094B1 true KR101363094B1 (en) 2014-02-24

Family

ID=40155718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070041629A KR101363094B1 (en) 2007-04-27 2007-04-27 Organic light emitting device

Country Status (1)

Country Link
KR (1) KR101363094B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101769586B1 (en) 2010-09-24 2017-08-21 삼성디스플레이 주식회사 Organic light emitting display apparatus
KR20140133053A (en) 2013-05-09 2014-11-19 삼성디스플레이 주식회사 Organic light emitting diode display
CN113835559B (en) * 2021-09-26 2023-07-25 武汉华星光电半导体显示技术有限公司 Display panel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030035739A (en) * 2001-10-22 2003-05-09 삼성전자주식회사 Liquid crystal display device and method for manufacturing thereof
KR20040071857A (en) * 2003-02-07 2004-08-16 삼성전자주식회사 Monitoring pixel and method for fabricating thereof
KR20060056892A (en) * 2004-03-30 2006-05-25 가시오게산키 가부시키가이샤 Pixel circuit board, pixel circuit board test method, and test apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030035739A (en) * 2001-10-22 2003-05-09 삼성전자주식회사 Liquid crystal display device and method for manufacturing thereof
KR20040071857A (en) * 2003-02-07 2004-08-16 삼성전자주식회사 Monitoring pixel and method for fabricating thereof
KR20060056892A (en) * 2004-03-30 2006-05-25 가시오게산키 가부시키가이샤 Pixel circuit board, pixel circuit board test method, and test apparatus

Also Published As

Publication number Publication date
KR20080096321A (en) 2008-10-30

Similar Documents

Publication Publication Date Title
US10418430B2 (en) Display device
US8441420B2 (en) Organic electroluminescent display device having plurality of driving transistors and plurality of anodes or cathodes per pixel
US11404506B2 (en) Display device
KR100830981B1 (en) Organic light emitting diode display
KR102652816B1 (en) Ultra High Density Transparent Flat Panel Display
KR102476562B1 (en) Electroluminescent Display Device
US10950822B2 (en) Display device capable of improving light extraction efficiency
KR20180062520A (en) Display device
KR20090046053A (en) Organic light emitting display and method of driving the same
US11563067B2 (en) Display device with improved aperture ratio and transmissivity
KR20180045095A (en) Display Device
KR102476561B1 (en) Electroluminescent Display Device
KR20110070165A (en) Organic electro-luminescence device
KR101363094B1 (en) Organic light emitting device
KR20080104875A (en) Organic light emitting display
KR101365898B1 (en) Organic light emitting device
KR100698678B1 (en) Light Emitting Display and Fabricating Method Thereof
US10854842B2 (en) Display device
JP4483264B2 (en) Display device and electronic device
KR20110051783A (en) Organic electro-luminescence device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 7