KR101360850B1 - Cmos image sensor - Google Patents
Cmos image sensor Download PDFInfo
- Publication number
- KR101360850B1 KR101360850B1 KR1020130137425A KR20130137425A KR101360850B1 KR 101360850 B1 KR101360850 B1 KR 101360850B1 KR 1020130137425 A KR1020130137425 A KR 1020130137425A KR 20130137425 A KR20130137425 A KR 20130137425A KR 101360850 B1 KR101360850 B1 KR 101360850B1
- Authority
- KR
- South Korea
- Prior art keywords
- photodiode
- ofd
- region
- active region
- image sensor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 238000005036 potential barrier Methods 0.000 claims description 9
- 239000007943 implant Substances 0.000 claims description 6
- 238000007599 discharging Methods 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 11
- 150000002500 ions Chemical group 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
- H01L31/03529—Shape of the potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
본 발명은 블루밍(blooming) 현상을 개선할 수 있는 씨모스 이미지 센서에 관한 것이다.
The present invention relates to a CMOS image sensor that can improve the blooming (blooming) phenomenon.
일반적으로 이미지 센서(image sensor)는 광학 영상(optical image)을 전기적 신호로 변환시키는 소자이다. 이러한 이미지 센서로는 대표적으로 전하 결합 소자(CCD, Charge Coupled Device) 및 씨모스 이미지 센서(CIS, CMOS Image Sensor)가 있다. In general, an image sensor is an element that converts an optical image into an electrical signal. Typical examples of such image sensors are a charge coupled device (CCD) and a CMOS image sensor (CIS).
전하 결합 소자는 빛에 의해 생성되는 전하(혹은 캐리어)를 이동시키기 위한 복수의 모스 커패시터(capacitor)를 포함하여 구성된다. 이에 비해, 씨모스 이미지 센서는 다수개의 단위 화소(unit pixel) 및 단위 화소의 출력 신호를 제어하는 씨모스 로직 회로를 포함하여 구성된다.The charge coupled device includes a plurality of MOS capacitors for moving charges (or carriers) generated by light. In contrast, the CMOS image sensor includes a plurality of unit pixels and a CMOS logic circuit for controlling output signals of the unit pixels.
씨모스 이미지 센서의 경우, 광의 조도가 강한 경우 포토 다이오드의 전체 용량 이상의 신호 전하가 발생하여 인접한 단위 화소로 전하가 넘치는 블루밍(blooming) 현상이 발생되는 문제점이 있다.In the case of the CMOS image sensor, when the light intensity is strong, a signal charge more than the total capacitance of the photodiode is generated, and a blooming phenomenon in which charges overflow to adjacent unit pixels may occur.
이를 방지하기 위해 포토 다이오드에 인접하여 오버플로우 드레인(overflow drain)을 형성하는 방법이 연구되고 있으나, 별도의 트랜지스터를 구비하여야 하고 또한 이를 위한 금속 배선이 요구되는 문제점이 있다.
In order to prevent this, a method of forming an overflow drain adjacent to the photodiode has been studied, but there is a problem that a separate transistor must be provided and a metal wiring for this is required.
본 발명은 금속 배선이 요구되는 별도의 트랜지스터를 구비하지 않고 보다 간이한 방법으로 블루밍 현상을 방지할 수 있도록 하는 씨모스 이미지 센서를 제공하기 위한 것이다.The present invention is to provide a CMOS image sensor that can prevent the blooming phenomenon in a simpler way without having a separate transistor requiring a metal wiring.
본 발명은 블루밍 현상의 방지 또는 개선을 통해 다이나믹 레인지(dynamic range)의 향상을 도모하고 있고, 밝은 환경에서의 신호대잡음비(SNR, Signal to Noise Ratio) 저하가 방지될 수 있는 씨모스 이미지 센서를 제공하기 위한 것이다.The present invention aims to improve the dynamic range by preventing or improving the blooming phenomenon, and provides a CMOS image sensor that can prevent a decrease in the signal to noise ratio (SNR) in a bright environment. It is to.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.Other objects of the present invention will become readily apparent from the following description.
참고로, 본 출원은 지식경제부 기술혁신사업 (안전운전을 위한 향상된 기능의 차량용 이미지센서, 10040047)으로 지원된 연구임을 밝혀둔다.
For reference, the present application reveals that the research is supported by the Ministry of Knowledge Economy's technology innovation project (vehicle image sensor with improved function for safe driving, 10040047).
본 발명의 일 측면에 따르면, 씨모스 이미지 센서에 있어서, P 도전형 반도체 기판 내에 형성되어 입사광에 대응하는 전하를 생성 및 축적하는 포토 다이오드 영역; 및 상기 포토 다이오드 영역에 측면 방향으로 이격되도록 상기 P 도전형 반도체 기판 내에 형성되고, 상기 포토 다이오드에서 생성된 과잉 전하를 외부로 배출하기 위한 OFD(overflow drain) 액티브 영역을 포함하되, 상기 포토 다이오드의 액티브 영역, 상기 P 도전형 반도체 기판 및 상기 OFD 액티브 영역은 NPN 트랜지스터를 형성하는 것을 특징으로 하는 씨모스 이미지 센서가 제공된다.According to an aspect of the present invention, a CMOS image sensor comprising: a photodiode region formed in a P-conductive semiconductor substrate to generate and accumulate charges corresponding to incident light; And an overflow drain (OFD) active region formed in the P conductive semiconductor substrate so as to be laterally spaced apart from the photodiode region, and configured to discharge excess charge generated in the photodiode to the outside. An active region, the P-conducting semiconductor substrate, and the OFD active region form an NPN transistor.
상기 포토 다이오드의 액티브 영역과 상기 OFD 액티브 영역은 소정의 전위 장벽(Potential barrier)의 전위 장벽이 형성되도록 하기 위해 0.5um 이내의 거리에서 이격 배치될 수 있다.The active region of the photodiode and the OFD active region may be spaced apart from each other within a distance of 0.5 μm to form a potential barrier of a predetermined potential barrier.
상기 OFD 액티브 영역은 상기 포토 다이오드의 액티브 영역과의 이격 거리 조절을 위해 체인 임플란트(chain implant)를 사용하여 형성될 수 있다.The OFD active region may be formed using a chain implant to control a distance from the active region of the photodiode.
상기 포토 다이오드의 피닝층(pinning layer)이 상기 OFD 액티브 영역에 접촉되도록 확장될 수 있다.A pinning layer of the photodiode may be extended to contact the OFD active region.
상기 포토 다이오드와 상기 OFD(overflow drain) 액티브 영역 사이에 P 이온 영역이 형성될 수 있다.A P ion region may be formed between the photodiode and the overflow drain (OFD) active region.
상기 NPN 트랜지스터의 베이스는 접지될 수 있다.
The base of the NPN transistor may be grounded.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
Other aspects, features, and advantages will become apparent from the following drawings, claims, and detailed description of the invention.
본 발명의 실시예에 따르면, 금속 배선이 요구되는 별도의 트랜지스터를 구비하지 않고 보다 간이한 방법으로 블루밍 현상을 방지할 수 있는 효과가 있다.According to the embodiment of the present invention, there is an effect that the blooming phenomenon can be prevented by a simpler method without a separate transistor requiring metal wiring.
또한 블루밍 현상의 방지 또는 개선을 통해 다이나믹 레인지(dynamic range)의 향상을 도모하고 있고, 밝은 환경에서의 신호대잡음비(SNR, Signal to Noise Ratio) 저하가 방지될 수 있는 효과도 있다.
In addition, by improving or preventing the blooming phenomenon, the dynamic range is improved, and the signal to noise ratio (SNR) can be prevented from being reduced in a bright environment.
도 1은 종래기술에 따른 블루밍 현상 방지를 위한 씨모스 이미지 센서의 단위 화소에 대한 등가 회로를 나타낸 도면.
도 2는 본 발명의 일 실시예에 따른 블루밍 현상 방지를 위한 씨모스 이미지 센서의 단위 화소에 대한 등가 회로를 나타낸 도면.
도 3은 도 2에 도시된 단위 화소의 개략적인 평면도.
도 4는 도 3의 A-A’를 따라 절단한 단면도.
도 5a 내지 도 5c는 본 발명의 다른 실시예들에 따른 블루밍 현상 방지를 위한 씨모스 이미지 센서의 단위 화소의 단면 구성을 나타낸 도면.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a view showing an equivalent circuit for a unit pixel of a CMOS image sensor for preventing blooming according to the related art. FIG.
2 is a diagram illustrating an equivalent circuit of a unit pixel of a CMOS image sensor for preventing blooming according to an embodiment of the present invention.
3 is a schematic plan view of a unit pixel illustrated in FIG. 2;
4 is a cross-sectional view taken along the line AA ′ of FIG. 3.
5A to 5C are cross-sectional views of unit pixels of a CMOS image sensor for preventing blooming according to other embodiments of the present invention.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The present invention is capable of various modifications and various embodiments, and specific embodiments are illustrated in the drawings and described in detail in the detailed description. It is to be understood, however, that the invention is not to be limited to the specific embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "having" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.
층, 영역 또는 기판과 같은 요소가 다른 요소 "위(on)"에 존재하는 것으로 또는 "위로(onto)" 확장되는 것으로 기술되는 경우, 그 요소는 다른 요소의 직접 위에 있거나 직접 위로 확장될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소 "바로 위(directly on)"에 있거나 "바로 위로(directly onto)" 확장된다고 언급되는 경우, 다른 중간 요소들은 존재하지 않는다. 또한, 하나의 요소가 다른 요소에 "연결(connected)"되거나 "결합(coupled)"된다고 기술되는 경우, 그 요소는 다른 요소에 직접 연결되거나 직접 결합될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소에 "직접 연결(directly connected)"되거나 "직접 결합(directly coupled)"된다고 기술되는 경우에는 다른 중간 요소가 존재하지 않는다.Where an element such as a layer, region or substrate is described as being "on" or "onto" another element, the element may be directly on top of another element or may extend directly over it , Or an intervening element may exist. On the other hand, if one element is referred to as being "directly on" another element or "directly onto" another element, there are no other intermediate elements. Also, when an element is described as being "connected" or "coupled" to another element, the element may be directly connected to or directly coupled to another element, or an intermediate intervening element may be present have. On the other hand, if one element is described as being "directly connected" or "directly coupled" to another element, there are no other intermediate elements.
"아래의(below)" 또는 "위의(above)" 또는 "상부의(upper)" 또는 "하부의(lower)" 또는 "수평의(horizontal)" 또는 "측면의(lateral)" 또는 "수직의(vertical)"와 같은 상대적인 용어들은 여기에서 도면에 도시된 바와 같이 하나의 요소, 층 또는 영역의 다른 요소, 층 또는 영역에 대한 관계를 기술하는데 사용될 수 있다. 이들 용어들은 도면에 묘사된 방향(orientation)에 부가하여 장치의 다른 방향을 포괄하기 위한 의도를 갖는 것으로 이해되어야 한다.The terms "below" or "above" or "upper" or "lower" or "horizontal" or "lateral" Relative terms such as " vertical "may be used herein to describe a relationship to another element, layer or region of an element, layer or region, as shown in the figures. It should be understood that these terms are intended to encompass different orientations of the device in addition to the orientation depicted in the figures.
본 명세서에서는 설명의 편의를 위해 후술되는 바와 같이 4개의 트랜지스터를 포함하는 단위 화소를 예로 들고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 본 발명은 3개의 트랜지스터를 포함하는 단위 화소 또는 5개의 트랜지스터를 포함하는 단위 화소 등에 제한없이 적용될 수 있음은 당연하다.
For the sake of convenience, the unit pixel including four transistors is described in the present specification, but the present invention is not limited thereto. For example, it is natural that the present invention can be applied without limitation to a unit pixel including three transistors or a unit pixel including five transistors.
도 1은 종래기술에 따른 블루밍 현상 방지를 위한 씨모스 이미지 센서의 단위 화소에 대한 등가 회로를 나타낸 도면이다. 참고로, 도 1은 특허출원 제2006-0076840호(씨모스 이미지 센서)에 개시된 단위 화소의 등가 회로에 관한 것이다.1 is a diagram illustrating an equivalent circuit of a unit pixel of a CMOS image sensor for preventing blooming according to the related art. For reference, FIG. 1 relates to an equivalent circuit of a unit pixel disclosed in Patent Application No. 2006-0076840 (CMOS image sensor).
도 1을 참조하면, 씨모스 이미지 센서의 단위 화소는 1개의 포토 다이오드(PD, Photo Diode)와 4개의 NMOS 트랜지스터(TG, RG, SF 및 SEL)로 구성된다. Referring to FIG. 1, a unit pixel of a CMOS image sensor includes one photo diode (PD) and four NMOS transistors (TG, RG, SF, and SEL).
트랜스퍼 트랜지스터(TG, Transfer Transistor)는 포토 다이오드(PD)에 모인 광 전하를 부유 확산 영역(FD, Floating Diffusion)으로 운송하기 위한 기능을 수행하고, 리셋 트랜지스터(RG, Reset Transistor)는 원하는 값으로 부유 확산 영역(FD)의 전위를 세팅(setting)하고 전하를 배출하여 부유 확산 영역을 리셋(reset)시키기 위한 기능을 수행한다. The transfer transistor (TG) transfers the optical charges collected in the photodiode PD to the floating diffusion region (FD), and the reset transistor (RG) floats to a desired value. A function of setting the potential of the diffusion region FD and discharging electric charges to reset the floating diffusion region.
소스 팔로워 트랜지스터(SF, Source Follower Transistor)는 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 수행하고, 셀렉트 트랜지스터(SG, Select Transistor)는 스위칭(switching) 역할로 어드레싱(addressing)을 할 수 있도록 한다.The source follower transistor (SF) acts as a source follower buffer amplifier, and the select transistor (SG) allows addressing as a switching role. .
이에 더하여, 포토 다이오드(PD)의 용량을 초과하는 광 전하를 제거하기 위한 블루밍 패스(blooming path)로 사용되는 오버플로우 트랜지스터(OG, Overflow Drain Transistor)가 더 포함된다. In addition, an overflow transistor (OG), which is used as a blooming path for removing an optical charge exceeding the capacity of the photodiode PD, is further included.
오버플로우 트랜지스터(OG)는 포토 다이오드(PD)의 용량을 초과하는 광 전하가 이웃하는 단위 화소로 유입되어 이웃하는 단위 화소가 밝아져 출력 화면에서 뿌옇게 번져 보이는 블루밍 현상을 방지하는 역할을 한다.The overflow transistor OG serves to prevent a blooming phenomenon in which the optical charges exceeding the capacity of the photodiode PD flows into the neighboring unit pixels so that the neighboring unit pixels become bright and blurry on the output screen.
이러한 씨모스 이미지 센서의 단위 화소의 동작 방식을 간단히 설명하면 다음과 같다. The operation of the unit pixel of the CMOS image sensor will be briefly described below.
먼저, 리셋 트랜지스터(RG)가 턴-온(turn-on)되면 부유 확산 영역(FD)의 전위가 인가전압(VDD)이 된다. 외부에서 포토 다이오드(PD)에 빛이 입사되면 전자-홀 쌍(EHP, Electron-Hole Pair)이 생성되어 신호 전하가 트랜스퍼 트랜지스터(TG)의 소스 영역에 축적된다. First, when the reset transistor RG is turned on, the potential of the floating diffusion region FD becomes the applied voltage VDD. When light is incident on the photodiode PD from the outside, an electron-hole pair (EHP) is generated, and signal charges are accumulated in the source region of the transfer transistor TG.
트랜스퍼 트랜지스터(TG)가 턴-온되면 축적된 신호 전하는 부유 확산 영역(FD)으로 전달되어 부유 확산 영역(FD)의 전위가 변화됨과 동시에 소스 팔로워 트랜지스터(SF)의 게이트 전위가 변화된다. 이때, 선택 신호에 의해 셀렉트 트랜지스터(SEL)가 턴-온되면 데이터(data)가 출력단(Out)으로 출력된다. When the transfer transistor TG is turned on, the accumulated signal charge is transferred to the floating diffusion region FD to change the potential of the floating diffusion region FD and at the same time the gate potential of the source follower transistor SF. At this time, when the select transistor SEL is turned on by the selection signal, data is output to the output terminal Out.
리셋 트랜지스터(RG)가 다시 턴-온되면 부유 확산 영역(FD)의 전위가 인가 전압(VDD)이 되고, 이러한 과정을 반복하여 영상 신호가 출력된다. 오버플로우 트랜지스터(OG)가 턴-온되면 영상 신호를 출력하는 동안 포토 다이오드(PD)에 입사되는 빛에 의해 발생하는 포토 다이오드(PD)의 용량을 초과하는 광 전하가 제거된다.When the reset transistor RG is turned on again, the potential of the floating diffusion region FD becomes the applied voltage VDD, and this process is repeated to output an image signal. When the overflow transistor OG is turned on, the optical charge exceeding the capacity of the photodiode PD generated by the light incident on the photodiode PD while the image signal is output is removed.
그러나, 도 1에 도시된 블루밍 현상 방지를 위한 씨모스 이미지 센서의 단위 화소는 종래의 씨모스 이미지 센서의 단위 화소의 구조에서 오버플로우 트랜지스터 를 추가적으로 구비하여야 하고, 이를 연결하기 위한 금속 배선이 요구되며, 또한 오버플로우 트랜지스터를 온(on) 시키기 위해 적절한 전압 레벨을 맞추기 위한 챠지 펌프(charge pump) 등이 요구되는 문제점이 있다. However, the unit pixel of the CMOS image sensor for preventing the blooming phenomenon shown in FIG. 1 should additionally include an overflow transistor in the structure of the unit pixel of the conventional CMOS image sensor, and a metal wiring for connecting the same is required. In addition, there is a problem that a charge pump or the like is required to set an appropriate voltage level to turn on the overflow transistor.
따라서 보다 간단한 구조에 의해 블루밍 현상이 방지될 수 있는 씨모스 이미지 센서가 요구된다.
Therefore, there is a need for a CMOS image sensor that can be prevented blooming by a simpler structure.
도 2는 본 발명의 일 실시예에 따른 블루밍 현상 방지를 위한 씨모스 이미지 센서의 단위 화소에 대한 등가 회로를 나타낸 도면이고, 도 3은 도 2에 도시된 단위 화소의 개략적인 평면도이며, 도 4는 도 3의 A-A’를 따라 절단한 단면도이다. 도 5a 내지 도 5c는 본 발명의 다른 실시예들에 따른 블루밍 현상 방지를 위한 씨모스 이미지 센서의 단위 화소의 단면 구성을 나타낸 도면이다.FIG. 2 is a diagram illustrating an equivalent circuit of a unit pixel of a CMOS image sensor for preventing blooming, according to an embodiment of the present invention, FIG. 3 is a schematic plan view of the unit pixel illustrated in FIG. 2, and FIG. 4. Is a cross-sectional view taken along the line AA ′ of FIG. 3. 5A to 5C are cross-sectional views of unit pixels of a CMOS image sensor for preventing blooming according to other embodiments of the present invention.
도 2를 참조하면, 본 실시예에 따른 씨모스 이미지 센서의 단위 화소는 1개의 포토 다이오드(PD, Photo Diode)와 4개의 NMOS 트랜지스터(Tx, Rx, Dx 및 Sx)로 구성된다. 또한 추가적으로 블루밍 현상 제거를 위해 NPN 트랜지스터(210)가 구비된다. 즉, 앞서 설명한 종래기술에 따른 씨모스 이미지 센서의 단위 화소에 구비된 오버플로우 트랜지스터(OG)를 대체하여 NPN 트랜지스터(210)가 구비된다.Referring to FIG. 2, the unit pixel of the CMOS image sensor according to the present exemplary embodiment includes one photo diode (PD) and four NMOS transistors (Tx, Rx, Dx, and Sx). In addition, an
도 3은 도 2에 도시된 단위 화소 중 영역 220을 나타낸 평면도이고, 도 4는 도 3의 A-A’를 따라 절단한 단면도이다.3 is a plan view illustrating the
도 4를 참조하면, 씨모스 이미지 센서의 단위 화소는 P 도전형의 반도체 기판(410), 포토 다이오드(420), 부유 확산 영역(430), 소스/드레인 영역(440), OFD(overflow drain)의 액티브 영역(450), 트랜스퍼 트랜지스터(Tx) 및 리셋 트랜지스터(Rx)를 포함하여 구성된다. Referring to FIG. 4, the unit pixel of the CMOS image sensor may include a P
빛 에너지를 흡수하여 발생한 전하를 축적하는 포토 다이오드(420)는 N 도전형의 액티브 영역(422)과 P 도전형의 피닝층(pinning layer)(425)을 포함하여 구성될 수 있다. The
부유 확산 영역(430)은 포토 다이오드(420)에서 축적된 전하를 트랜스퍼 트랜지스터를 통해 공급받으며, N 도전형의 이온을 주입하여 형성될 수 있다.The floating
OFD 영역의 액티브 영역(450)은 N 도전형 이온 영역으로 형성되며, OFD 영역의 액티브 영역(450), P 도전형 반도체 기판(410) 및 포토 다이오드(420)의 액티브 영역(422)의 관계에서 NPN 트랜지스터(210)를 형성한다.
The
*앞서 도 1을 참조하여 설명한 오버플로우 트랜지스터의 경우 게이트 신호 제어를 통한 온/오프 제어가 요구되지만, 본 실시예에 따른 NPN 트랜지스터(210)는 별도의 베이스 제어를 요구하지 않고, 단지 OFD 영역의 액티브 영역(450)과 포토 다이오드(420)의 액티브 영역(422)는 양자간의 전위 장벽(Potential barrier)이 적절한 수준으로 조절되도록 적절한 위치에 형성된다. * In the case of the overflow transistor described above with reference to FIG. The
OFD 영역의 액티브 영역(450)과 포토 다이오드(420)의 액티브 영역(422) 사이의 전위 장벽이 적절한 수준이 되도록 조절하는 방법은 예를 들어 OFD 영역의 액티브 영역(450)과 포토 다이오드(420)의 액티브 영역(422)을 적절한 거리로 이격시키는 방법, OFD 영역의 액티브 영역(450)을 N 도전형 이온을 이용한 체인 임플란트(chain implant)를 사용하여 형성하는 방법 등이 적용될 수 있다. 이하, 이들 각각에 대해 관련 도면을 참조하여 설명한다.
The method of adjusting the potential barrier between the
*도 4에는 OFD 영역의 액티브 영역(450)과 포토 다이오드(420)의 액티브 영역(422) 사이의 거리를 이용하여 적절한 수준의 전위 장벽을 형성한 구조가 예시되어 있다.4 illustrates a structure in which a potential barrier at an appropriate level is formed by using a distance between the
참고로, OFD 영역의 액티브 영역(450)과 포토 다이오드(420)의 액티브 영역(422)이 접촉되는 경우, OFD 영역의 액티브 영역(450)과 포토 다이오드(420)의 액티브 영역(422)이 인가전압(VDD)로 같아지게 되고, 따라서 포토 다이오드(420)에 생성된 전하는 모두 OFD(overflow drain)로 빠져 나갈 것이다. For reference, when the
이에 반하여, 양자간의 거리가 점점 멀어질수록 OFD 영역의 액티브 영역(450)과 포토 다이오드(420)의 액티브 영역(422) 간의(즉, 그 사이의 P 도전형 영역의) 전압 레벨은 점점 0V에 가까워진다. In contrast, as the distance between them increases, the voltage level between the
따라서, 양자간의 거리가 충분히 멀어지게 되면 전술한 P 도전형 영역의 전압 레벨이 0V 레벨이 되면 블루밍 현상 방지를 위한 기능을 수행할 수 없게 되므로, 양자간의 전압 레벨이 소정의 전압 레벨(예를 들어 0.2V 내지 0.3V)을 가지도록 할 필요가 있다. 이는, 포토 다이오드(420)가 수용할 수 있는 용량보다 많은 전하가 축적되면 모든 방향으로 전하가 넘치게 되는데, 이때 OFD로 통하는 낮은 전압 레벨이 존재한다면 포토 다이오드(420)에서 넘치는 전하가 OFD 영역의 액티브 영역(450)으로 넘치게 되기 때문이다. Therefore, when the distance between the two becomes far enough, when the voltage level of the P-conducting type region described above becomes 0V, the function for preventing the blooming phenomenon cannot be performed. Thus, the voltage level between the two is a predetermined voltage level (for example, 0.2V to 0.3V). This means that if more charge is accumulated than the capacity of the
이러한 전압 레벨을 유지하고 적절한 전위 장벽을 가지는 OFD 영역의 액티브 영역(450)과 포토 다이오드(420)의 액티브 영역(422)의 거리는 본 발명자의 실험 결과 0.5um 이내임을 확인하였다.It was confirmed that the distance between the
도 5에는 OFD 영역의 액티브 영역(450)과 포토 다이오드(420)의 액티브 영역(422) 사이에 적절한 수준의 전위 장벽을 형성하기 위해, OFD 영역의 액티브 영역(450)을 N 도전형 이온을 이용한 체인 임플란트(chain implant)를 사용하여 형성하는 방법이 적용된 구조가 예시되어 있다.In FIG. 5, N-type ions are used as the
체인 임플란트를 사용하여 형성된 OFD 영역의 액티브 영역(510)은 고농도의 제1 영역(512)과 저농도의 제2 영역(514)으로 구성된다. The
이는, OFD 영역에서의 액티브 영역(510)의 깊이를 길게 하고, 또한 상대적으로 농도가 낮아 OFD(overflow drain)의 영향을 적게 받는 제2 영역(514)을 이용하여 포토 다이오드(420)의 액티브 영역(422)과의 거리를 정교하게 조절하기 위함이다.This increases the depth of the
도 5b에는 OFD 영역과 포토 다이오드(420) 사이의 경계부에서 발생되는 표면 노이즈(surface noise)를 제거하기 위해, 포토 다이오드(420)의 피닝층(425)이 OFD 영역의 액티브 영역(510)에 접촉될 때까지 확장되도록 형성된 구조가 예시되어 있다.In FIG. 5B, the pinning
도 5c에는 OFD 영역의 액티브 영역(450)과 포토 다이오드(420)의 액티브 영역(422) 사이에 P 도전형 이온 영역(550)을 독립적으로 형성한 구조가 도시되어 있다.FIG. 5C illustrates a structure in which the P-
이는, OFD 영역의 액티브 영역(450)과 포토 다이오드(420)의 액티브 영역(422)을 각각 형성하기 위해 P 도전형 반도체 기판(410)에 주입된 N 도전형 이온의 열처리/확산 과정에서 양측의 N 도전형 이온 영역이 접촉되는 경우가 있어 이를 강제적으로 분리하고 NPN 트랜지스터(210)를 형성하기 위함이다. 또한. 포토 다이오드(420)의 액티브 영역(422)이 OFD 영역까지 확장되도록 하는 경우 그 경계지역에 P 도전형 이온 영역(550)을 형성함으로써 화소간의 특성이 일정하게 유지되도록 할 수도 있는 장점이 있다.
This is because both sides of the N conductive ions implanted into the P
또한, 본 발명을 통하여 효율적인 OFD 특성을 확보한다며, 강한 빛의 환경에서 인테그레이션 타임(integration tim) 동안 생성된 전하가 트랜스퍼 트랜지스터(Tx)를 통해 부유 확산 영역(FD, floating Diffusion)으로 넘치는 것도 방지할 수 있다. 이는 블랙 선(Black sun) 현상을 억제 및 제거하는 효과로 나타난다. In addition, the present invention ensures efficient OFD characteristics, and prevents charge generated during integration time in the strong light environment from overflowing to the floating diffusion region (FD) through the transfer transistor (Tx). Can be. This appears as an effect of suppressing and eliminating the black sun phenomenon.
일반적으로 블랙 선 현상을 제거하기 위하여 화소 어레이(Pixel array)의 각 컬럼(column)별로 블랙 선 현상 개선 회로가 존재하는데 본 실시예에 같이 OFD가 잘 동작된다면 전술한 블랙 선 개선 회로가 불필요한 장점이 있으며, 또한 이로 인한 칩 면적의 개선이 가능한 장점도 있다.
In general, a black line improvement circuit exists for each column of a pixel array in order to remove the black line phenomenon. If OFD operates well in this embodiment, the above-described black line improvement circuit is unnecessary. In addition, there is an advantage that can be improved by the chip area.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the following claims And changes may be made without departing from the spirit and scope of the invention.
210 : NPN 트랜지스터 410 : P 도전형 기판
420 : 포토 다이오드 430 : 부유 확산 영역
440 : 소스/드레인 영역 450, 510 : OFD 액티브 영역210: NPN transistor 410: P conductive substrate
420: photodiode 430: floating diffusion region
440: source /
Claims (5)
P 도전형 반도체 기판 내에 형성되어 입사광에 대응하는 전하를 생성 및 축적하는 포토 다이오드 영역; 및
상기 포토 다이오드 영역에 측면 방향으로 이격되도록 상기 P 도전형 반도체 기판 내에 형성되고, 상기 포토 다이오드에서 생성된 과잉 전하를 외부로 배출하기 위한 OFD(overflow drain) 액티브 영역을 포함하되,
상기 P 도전형 반도체 기판이 개재(介在)되도록 상기 포토 다이오드의 액티브 영역 및 상기 OFD 액티브 영역이 각각 형성되어, 상기 포토 다이오드의 액티브 영역, 상기 개재된 P 도전형 반도체 기판 및 상기 OFD 액티브 영역이 NPN 트랜지스터를 형성하며,
상기 OFD 액티브 영역은 상기 포토 다이오드의 액티브 영역과의 이격 거리 조절을 위해 체인 임플란트(chain implant)를 사용하여 형성되는 것을 특징으로 하는 씨모스 이미지 센서.
In the CMOS image sensor,
A photodiode region formed in the P conductive semiconductor substrate to generate and accumulate charges corresponding to incident light; And
And an overflow drain (OFD) active region formed in the P conductive semiconductor substrate so as to be laterally spaced apart from the photodiode region, and configured to discharge excess charge generated in the photodiode to the outside.
The active region of the photodiode and the OFD active region are respectively formed such that the P-conductive semiconductor substrate is interposed so that the active region of the photodiode, the interposed P-conductive semiconductor substrate and the OFD active region are NPN. Forming transistors,
The OFD active region is a CMOS image sensor, characterized in that formed using a chain implant (chain implant) to adjust the distance from the active region of the photodiode.
상기 포토 다이오드의 액티브 영역과 상기 OFD 액티브 영역은 소정의 전위 장벽(Potential barrier)의 전위 장벽이 형성되도록 하기 위해 0.5um 이내의 거리에서 이격 배치되는 것을 특징으로 하는 씨모스 이미지 센서.
The method of claim 1,
And the active area of the photodiode and the OFD active area are spaced apart from each other within a distance of 0.5um to form a potential barrier of a predetermined potential barrier.
상기 포토 다이오드의 피닝층(pinning layer)이 상기 OFD 액티브 영역에 접촉되도록 확장되는 것을 특징으로 하는 씨모스 이미지 센서.
3. The method according to claim 1 or 2,
And a pinning layer of the photodiode is extended to contact the OFD active region.
상기 포토 다이오드와 상기 OFD(overflow drain) 액티브 영역 사이에 P 이온 영역이 형성되는 것을 특징으로 하는 씨모스 이미지 센서.
3. The method according to claim 1 or 2,
And a P ion region is formed between the photodiode and the overflow drain (OFD) active region.
상기 NPN 트랜지스터의 베이스는 접지(GND)되는 것을 특징으로 하는 씨모스 이미지 센서.The method of claim 1,
And the base of the NPN transistor is grounded.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130137425A KR101360850B1 (en) | 2013-11-13 | 2013-11-13 | Cmos image sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130137425A KR101360850B1 (en) | 2013-11-13 | 2013-11-13 | Cmos image sensor |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120099792A Division KR101360849B1 (en) | 2012-09-10 | 2012-09-10 | Cmos image sensor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101360850B1 true KR101360850B1 (en) | 2014-02-12 |
Family
ID=50270420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130137425A KR101360850B1 (en) | 2013-11-13 | 2013-11-13 | Cmos image sensor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101360850B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010019304A (en) * | 1999-08-26 | 2001-03-15 | 김영환 | Structure of ccd image sensor |
KR20080016259A (en) * | 2006-08-18 | 2008-02-21 | 동부일렉트로닉스 주식회사 | Cmos image sensor and manufacturing method thereof |
KR20120011838A (en) * | 2009-04-01 | 2012-02-08 | 하마마츠 포토닉스 가부시키가이샤 | Solid imaging device |
-
2013
- 2013-11-13 KR KR1020130137425A patent/KR101360850B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010019304A (en) * | 1999-08-26 | 2001-03-15 | 김영환 | Structure of ccd image sensor |
KR20080016259A (en) * | 2006-08-18 | 2008-02-21 | 동부일렉트로닉스 주식회사 | Cmos image sensor and manufacturing method thereof |
KR20120011838A (en) * | 2009-04-01 | 2012-02-08 | 하마마츠 포토닉스 가부시키가이샤 | Solid imaging device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11019291B2 (en) | Solid-state imaging device and imaging system | |
US9602750B2 (en) | Image sensor pixels having built-in variable gain feedback amplifier circuitry | |
US10051214B2 (en) | High dynamic range and global shutter image sensor pixels having charge overflow signal detecting structures | |
US8759886B2 (en) | Solid-state image capturing device, method of manufacturing solid-state image capturing device, method of driving solid-state image capturing device, and electronic apparatus | |
US8471310B2 (en) | Image sensor pixels with back-gate-modulated vertical transistor | |
EP1770780A2 (en) | Solid-State Image Pickup Device | |
JP5713050B2 (en) | Solid-state image sensor | |
US10141356B2 (en) | Image sensor pixels having dual gate charge transferring transistors | |
US20210136299A1 (en) | Backside illuminated image sensors with pixels that have high dynamic range, dynamic charge overflow, and global shutter scanning | |
US10504956B2 (en) | Photogate for front-side-illuminated infrared image sensor and method of manufacturing the same | |
US8367998B2 (en) | Image sensor having a charge pump circuit and a drive transistor | |
US20080136945A1 (en) | Apparatus and method for reducing dark current | |
KR20140020946A (en) | Solid-state imaging element and imaging device | |
JP2006100761A (en) | Solid-state image sensing device and its manufacturing method, and its driving method | |
KR101360849B1 (en) | Cmos image sensor | |
KR101360850B1 (en) | Cmos image sensor | |
KR101387008B1 (en) | CMOS image sensor | |
KR101404820B1 (en) | CMOS image sensor having NPN transistor and manufacturing method thereof | |
KR20070029856A (en) | Active pixel sensor using a pmosfet-type photodetector with a transfer gate | |
KR100397665B1 (en) | Cmos active pixel for improving sensitivity | |
JP4779575B2 (en) | Solid-state image sensor | |
KR20110079272A (en) | Cmos image sensor | |
JP2011054880A (en) | Solid-state imaging device, and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170105 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190305 Year of fee payment: 6 |