KR101356219B1 - 액정 표시 장치 및 그의 구동 방법 - Google Patents

Abstract

화면에서 위치에 따른 공통 전압의 편차를 최소화할 수 있으며, 대형 화면을 구현할 때 공통 전압의 불균일로 인해 발생되는 플리커나 크로스토크 등을 개선할 수 있는 액정 표시 장치 및 그의 구동 방법이 제공된다. 액정 표시 장치는 복수의 피드백 공통 라인이 배치되어 있는 액정 패널, 복수의 피드백 공통 라인으로부터 순차적으로 표시 공통 전압을 입력 받는 제1 쉬프트 레지스터, 표시 공통 전압과 기준 공통 전압의 차이를 이용하여 표시 공통 전압을 보정하기 위한 피드백 공통 전압을 생성하는 전압 보상부, 피드백 공통 전압을 상기 복수의 피드백 공통 라인에 순차적으로 출력하는 제2 쉬프트 레지스터를 포함한다.

액정 표시 장치, 공통 전압, 보상

Description

액정 표시 장치 및 그의 구동 방법{Liquid crystal display and method for driving the same}

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 구성도이다.

도 2는 도 1에 나타난 공통 전압 보정부의 세부 구성도이다.

도 3은 도 2에 나타난 전압 보상부의 세부 구성도이다.

도 4는 본 발명의 일 실시예에 액정 표시 장치의 구동 방법을 나타낸 흐름도이다.

(도면의 주요부분에 대한 부호의 설명)

110: 액정 패널 210: 타이밍 컨트롤러부

220: 게이트 구동부 230: 데이터 구동부

240: 전원 공급부 250: 공통 전압 보정부

251: 제1 쉬프트 레지스터 252: 전압 보상부

253: 제2 쉬프트 레지스터

본 발명은 액정 표시 장치 및 그의 구동 방법에 관한 것으로, 더욱 상세하게는 최적화된 공통 전압이 적용되는 액정 표시 장치 및 그의 구동 방법에 관한 것이다.

액정 표시 장치는 투명 절연 기판인 상, 하부 기판 사이에 이방성 유전율을 갖는 액정층을 형성한 후, 액정층에 형성되는 전계의 세기를 조정하여 액정 물질의 분자 배열을 변경시키고, 이를 통하여 표시면인 상부 기판에 투과되는 빛의 양을 조절함으로써 원하는 화상을 표현하는 표시 장치이다. 액정 표시 장치로는 박막 트랜지스터(TFT: Thin Film Transistor)를 스위칭 소자로 이용하는 박막 트랜지스터 액정 표시 장치(TFT LCD)가 주로 사용되고 있다.

이러한 액정 표시 장치는 크게 화상을 표시하는 액정 패널과 액정 패널을 구동하기 위한 구동부로 구분된다.

액정 패널을 이루는 각 화소의 등가 회로를 살펴 보면, 게이트 라인과 데이터 라인이 교차 형성되고, 교차 부위에 박막 트랜지스터와 화소 전극이 배치되며, 화소 단위로 액정 커패시터와 스토리지 커패시터 등이 함께 구성된다.

이와 같이 구성되는 각 화소의 등가 회로는 다음과 같이 동작한다.

우선, 스캔 신호가 인가되어 박막 트랜지스터가 턴-온 되면, 각 화소의 비디오 데이터에 대응하는 데이터 전압이 선택되어 데이터 라인으로부터 각 화소에 인가된다. 비디오 데이터는 계조(Gray level)를 표현하는 디지털 신호로, 일반적으로 0에서 255 사이의 값을 갖도록 설정된다.

그러면, 각 화소에 인가되는 데이터 전압과 공통 전압의 차이에 의하여 발생하는 전계가 액정 커패시터에 공급되어 전계의 세기에 대응하는 투과율로 빛이 투과된다. 이때, 스토리지 커패시터는 화소에 인가된 데이터 전압을 1 프레임 기간 동안 유지 한다. 데이터 라인을 통해 인가되는 데이터 전압은 플리커 현상을 줄이기 위하여 공통 전압을 중심으로 양의 전압과 음의 전압이 스위칭되면서 인가되는 것이 일반적이다.

각 화소는 인가되는 데이터 전압에 따라 개별적으로 동작하는데, 공통 전압은 화소 단위로 구동할 때 화소의 중심 전위가 되므로, 화질 향상을 위해서는 액정 패널의 위치와 무관하게 모든 화소에 동일한 수준의 공통 전압이 인가되어야 한다.

그런데, 공통 전압은 액정 패널의 일 측에서 인가되어 다른 측으로 전달되는 것이 일반적이므로, 액정 패널의 위치에 따라 실질적으로 각 화소에 인가되는 공통 전압의 레벨(Level)이 변동되어 크로스토크(Crosstalk), 플리커(Flicker) 등의 불량이 발생되는 문제점이 있다.

특히, 액정 표시 장치가 대형화되고 해상도가 높아짐에 따라 이러한 불량은 더욱 심화되어 화질 저하를 일으키게 된다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 액정 패널의 위치에 따른 공통 전압의 편차를 최소화할 수 있는 액정 표시 장치 및 그의 구동 방법을 제공하는 것이다.

본 발명이 이루고자 하는 다른 기술적 과제는 대형 화면을 구현할 때 공통 전압의 불균일로 인해 발생되는 플리커나 크로스토크 등의 불량을 개선하여 화질을 향상시킬 수 있는 액정 표시 장치 및 그의 구동 방법을 제공하는 것이다.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치는 복수의 피드백 공통 라인이 배치되어 있는 액정 패널과, 상기 복수의 피드백 공통 라인으로부터 순차적으로 표시 공통 전압을 입력 받는 제1 쉬프트 레지스터와, 상기 표시 공통 전압과 기준 공통 전압의 차이를 이용하여 상기 표시 공통 전압을 보정하기 위한 피드백 공통 전압을 생성하는 전압 보상부와, 상기 피드백 공통 전압을 상기 복수의 피드백 공통 라인에 순차적으로 출력하는 제2 쉬프트 레지스터를 포함한다.

본 발명에 따른 액정 표시 장치의 구동 방법은 제1 쉬프트 레지스터가 액정 패널에 배치된 복수의 피드백 공통 라인으로부터 출력된 표시 공통 전압을 순차적으로 입력 받는 단계와, 상기 전압 보상부가 상기 표시 공통 전압과 기준 공통 전압의 차이를 이용하여 상기 표시 공통 전압을 보정하기 위한 피드백 공통 전압을 생성하는 단계와, 제2 쉬프트 레지스터가 상기 피드백 공통 전압을 상기 복수의 피드백 공통 라인에 순차적으로 출력하는 단계를 포함한다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

이하, 본 발명의 일 실시예에 따른 액정 표시 장치 및 그의 구동 방법에 대하여 첨부된 도면들을 참조하여 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 구성도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 액정 패널(110), 타이밍 컨트롤러부(210), 게이트 구동부(220), 데이터 구동부(230), 전원 공급부(240), 공통 전압 보정부(250) 등을 포함한다.

액정 패널(110)은 서로 교차되는 게이트 라인들(GL1, GL2, ... , GLn)과 데이터 라인들(DL1, DL2, ... , DLm)에 의해 구분되는 복수 개의 화소들로 이루어진다. 도시되지는 않았으나, 게이트 라인(GL1, GL2, ... , GLn) 및 데이터 라인(DL1, DL2, ... , DLm)의 교차 부위에는 게이트 전극, 액티브층, 소스 전극 및 드레인 전극을 갖는 박막 트랜지스터(TFT)가 배치된다.

각 화소에는 액정 셀(Clc)로 등가화되는 액정 물질이 충진되며, 액정 셀(Clc)에 충전된 전압을 일정하게 유지시키기 위한 스토리지 커패시터(Cst)가 형성된다.

이러한 액정 패널(110)은 순차적으로 쉬프트 되면서 게이트 라인(GL1, GL2, ... , GLn)을 통해 공급되는 스캔 신호와 데이터 라인(DL1, DL2, ... , DLm)을 통해 공급되는 데이터 전압에 따라 각 화소에 화상을 표시하게 된다. 여기서, 스캔 신호는 1 수평 기간 동안만 공급되는 게이트 하이 전압(VGH)과 나머지 기간 동안 공급되는 게이트 로우 전압(VGL)이 교번되는 펄스 신호이다.

박막 트랜지스터(TFT)는 게이트 라인(GL1, GL2, ... , GLn)으로부터 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL1, DL2, ... , DLm)으로부터 전송된 데이터 전압을 액정 셀(Clc)에 공급한다.

도시되지는 않았으나, 액정 셀(Clc)은 데이터 라인(DL1, DL2, ... , DLm)으로부터 데이터 전압을 인가 받는 화소 전극과 공통 전압을 인가 받는 공통 전극 사이에 형성된다. 각 화소의 박막 트랜지스터(TFT)가 턴-온 되어 화소 전극으로 데이터 전압이 인가되면 액정 셀(Clc)에 데이터 전압과 공통 전압의 차전압이 충전되면서 화상이 표시된다.

그리고, 게이트 라인(GL1, GL2, ... , GLn)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 박막 트랜지스터(TFT)가 턴-오프되면서 액정 셀(Clc)에 충전된 데이터 전압이 스토리지 커패시터(Cst)에 의해 1 프레임 기간 동안 유지된다.

게이트 구동부(220)는 타이밍 컨트롤러부(210)로부터 공급되는 게이트 제어 신호(GCS)에 따라 게이트 라인들(GL1, GL2, ... , GLn)에 순차적으로 쉬프트되는 스캔 신호를 공급한다.

데이터 구동부(230)는 타이밍 컨트롤러부(210)로부터 공급되는 데이터 제어 신호(DCS)에 응답하여 타이밍 컨트롤러부(210)로부터 입력되는 적색, 녹색, 청색의 비디오 데이터(R, G, B)를 데이터 전압으로 변환하고, 이를 데이터 라인들(DL1, DL2, ... , DLm)에 공급한다. 데이터 전압은 감마 전압 발생부(241)로부터 공급되는 여러 레벨의 감마 전압(Vgma)들 중 외부로부터 입력되는 적색, 녹색, 청색의 비디오 데이터(R, G, B)에 대응하여 선택되는 감마 전압이다.

타이밍 컨트롤러부(210)는 외부에서 입력되는 적색, 녹색, 청색의 비디오 데이터(R, G, B)를 재정렬하여 데이터 구동부(230)로 공급한다. 그리고, 수직 및 수평 동기 신호(Vsync, Hsync), 클럭(CLK) 등을 이용하여 게이트 구동부(220)의 구동 타이밍을 제어하기 위한 게이트 제어 신호(GCS), 데이터 구동부(230)의 구동 타이밍을 제어하기 위한 데이터 제어 신호(DCS)를 발생한다.

게이트 제어 신호(GCS)로는 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블(GOE: Gate Output Enable) 신호 등이 포함된다. 그리고, 데이터 제어 신호(DCS)로는 소스 스타트 펄스(SSP: Source Start Pulse), 소스 쉬프트 클럭(SSC: Source Shift Clock), 소스 출력 인에이블(SOE: Source Output Enable), 극성 신호(POL: Polarity) 등이 포함된다.

전원 공급부(240)는 감마 전압 발생부(241), 게이트 전압 발생부(242), 공통 전압 발생부(243)를 포함한다.

감마 전압 발생부(241)는 액정 패널(110)의 감마 특성을 보상하기 위한 것으로, 계조 범위 내에서 데이터 구동부(230)의 디지털/아날로그 변환에 필요한 여러 레벨의 감마 전압(Vgma)들을 계조별로 생성하여 데이터 구동부(230)로 공급한다.

게이트 전압 발생부(242)는 박막 트랜지스터(TFT)를 온/오프 시키기 위한 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 생성하여 게이트 구동부(220)로 공급한다.

공통 전압 발생부(243)는 화소 구동의 중심 전위가 되는 공통 전압(Vcom)을 생성하여 공통 전압 보정부(250)로 공급한다.

공통 전압 보정부(250)는 공통 전압 발생부(243)로부터 공통 전압(Vcom)을 수신한다. 그리고, 액정 패널(110)의 여러 피드백 포인트(feedback point)로부터 일정 주기마다 표시 공통 전압(Vcom_out)의 변동을 피드백 받으면서 이를 일정한 레벨의 피드백 공통 전압(Vcom_in)이 되도록 조정하여 액정 패널(110)의 각 피드백 포인트에 다시 공급한다.

도 2는 도 1에 나타난 공통 전압 보정부의 세부 구성도이고, 도 3은 도 2에 나타난 전압 보상부의 세부 구성도이다.

도 2를 참조하면, 액정 패널(110) 상에는 복수 개의 피드백 공통 라인들(CL1, CL2, ... , CLk)이 배치되어 있으며, 피드백 공통 라인들(CL1, CL2, ... , CLk)과 접속되는 공통 전압 보정부(250)는 제1 쉬프트 레지스터(251)와 전압 보상부(252), 제2 쉬프트 레지스터(253)를 포함한다.

제1 쉬프트 레지스터(251)는 복수의 피드백 공통 라인들(CL1, CL2, ... , CLk)로부터 순차적으로 표시 공통 전압(Vcom_out)을 입력 받아 전압 보상부(252)로 제공한다.

전압 보상부(252)는 제1 쉬프트 레지스터(251)로부터 출력되는 표시 공통 전 압(Vcom_out)과 공통 전압 발생부(243)로부터 제공되는 기준 공통 전압(Vcom)의 차이를 이용하여 표시 공통 전압(Vcom_out)을 보정한 피드백 공통 전압(Vcom_in)을 생성한다.

제2 쉬프트 레지스터(253)는 전압 보상부(252)로부터 피드백 공통 전압(Vcom_in)을 입력 받고, 입력된 피드백 공통 전압(Vcom_in)을 복수의 피드백 공통 라인들(CL1, CL2, ... , CLk)에 순차적으로 출력하게 된다.

여기서, 액정 패널(110) 상에는 복수의 피드백 공통 라인들(CL1, CL2, ... , CLk)이 배치되고, 각각의 공통 라인들(CL1, CL2, ... , CLk)에 최적의 피드백 공통 전압(Vcom_in)이 인가되며, 제어 클럭에 따라 액정 패널(110)로부터 주기적으로 출력되는 표시 공통 전압(Vcom_out)의 피드백이 이루어짐에 따라 액정 패널(110) 상에 일정한 레벨의 공통 전압이 지속적으로 인가된다.

이와 같이, 공통 전압 보정부(250)는 제어 클럭에 맞추어 각 피드백 공통 라인(CL1, CL2, ... , CLk)의 표시 공통 전압(Vcom_out)을 제1 쉬프트 레지스터(251)를 통해 입력 받고, 이를 전압 보상부(252)로 전달한다. 이후, 이를 기준 공통 전압(Vcom)과 차례로 비교하여 피드백 공통 전압(Vcom_in)을 생성함으로써 각 피드백 공통 라인(CL1, CL2, ... , CLk)을 인가되는 공통 전압이 일정한 레벨로 유지될 수 있도록 한다.

제1 쉬프트 레지스터(251)와 제2 쉬프트 레지스터(253)의 비트(Bit) 수는 액정 패널(110)에 배치된 복수의 피드백 공통 라인들(CL1, CL2, ... , CLk)의 개수에 의해 결정될 수 있다. 피드백 공통 라인들(CL1, CL2, ... , CLk)과 제1 및 제2 쉬 프트 레지스터(251, 253)의 각 비트는 일대일(1:1)로 대응되거나 일대다(1:多)로 대응될 수 있다.

제어 클럭의 주파수는 공통 전압의 보정 주기(1 수평 기간, 1 프레임 기간 등)에 따라 달라질 수 있다. 예를 들어, 1 프레임 기간(예를 들면, 1/60 sec)마다 공통 전압을 보상하고자 하는 경우, 제1 쉬프트 레지스터(251) 및 제2 쉬프트 레지스터(253)의 제어 클럭을 외부의 시스템(미도시)으로부터 타이밍 컨트롤러부(210)로 입력되는 클럭(CLK)과 동기시켜 사용한다.

도 3은 도 2에 나타난 전압 보상부의 세부 구성도이다.

전압 보상부(252)는 표시 공통 전압(Vcom_out)과 기준 공통 전압(Vcom)의 차이에 해당하는 전압을 증폭하는 차동 증폭 회로를 포함하는 것으로서, 반전 증폭을 이용한 보상 회로를 적용하여 액정 패널(110) 상에서 발생하는 공통 전압의 변동을 최소화한다.

전압 보상부(252)를 이루는 차동 증폭 회로는 연산 증폭기(OP)와 저항들(R1, R2)을 이용하여 구성할 수 있다.

연산 증폭기(OP)의 (+) 입력 단자에는 공통 전압 발생부(243)로부터 제공되는 기준 공통 전압(Vcom)이 인가되고, 연상 증폭기 (OP)의 (-) 입력 단자에는 제1 저항(R1)의 일측이 연결되며, 연결된 제1 저항(R1)의 다른 일측에는 제1 쉬프트 레지스터(251)로부터 제공되는 표시 공통 전압(Vcom_out)이 인가된다.

연산 증폭기(OP)의 (-) 입력 단자와 출력 단자 사이에는 제2 저항(R2)이 연결된다.

표시 공통 전압(Vcom_out)은 제1 쉬프트 레지스터(251)로부터 제어 클럭에 맞추어 연산 증폭기(OP)에 차례로 출력되며, 연산 증폭기(OP)는 입력된 표시 공통 전압(Vcom_out)과 기준 공통 전압(Vcom)을 비교하여 차이를 보상한다.

전압 보상부(252)를 구성하는 차동 증폭 회로는 제1 쉬프트 레지스터(251)로부터 입력되는 표시 공통 전압(Vcom_out)이 공통 전압 발생부(243)로부터 제공되는 기준 공통 전압(Vcom)보다 큰 경우에는 음의 전압을 제공하여 표시 공통 전압(Vcom_out)을 감소시킨 피드백 공통 전압(Vcom_in)을 생성한다. 그리고, 제1 쉬프트 레지스터(251)로부터 제공되는 표시 공통 전압(Vcom_out)이 공통 전압 발생부(243)로부터 입력되는 기준 공통 전압(Vcom)보다 작은 경우에는 양의 전압을 제공하여 표시 공통 전압(Vcom_out)을 증가시킨 피드백 공통 전압(Vcom_in)을 생성한다.

전압 보상부(252)에 의해서 증폭되는 공통 전압의 차이가 보상된 전압, 즉, 피드백 공통 전압(Vcom_in)의 크기는 저항들의 비(R2/R1)에 의해서 조절될 수 있다.

이러한 전압 보상부(252)는 액정 패널(110)로부터 제1 쉬프트 레지스터(251)를 거쳐 입력단으로 인가되는 표시 공통 전압(Vcom_out)을 지속적으로 수신하고, 보상비(R2/R1)을 조정하여 출력단에 표시 공통 전압(Vcom_out)을 보상한 피드백 공통 전압(Vcom_in)을 출력함으로써, 액정 패널(110) 상에서 발생하는 공통 전압의 변동을 피드백 하면서 일정한 레벨로 제어한다.

여기서, 표시 공통 전압(Vcom_out)은 액정 패널(110)로부터 제1 쉬프트 레지 스터(251)를 거쳐 전압 보상부(252)로 입력되는 공통 전압이고, 피드백 공통 전압(Vcom_in)은 전압 보상부(252)로부터 제2 쉬프트 레지스터(253)를 거쳐 액정 패널(110)로 피드백 되는 공통 전압이다.

제1 쉬프트 레지스터(251) 및 제2 쉬프트 레지스터(253)는 제어 클럭에 따라 일정한 기간(1 수평 기간, 1 프레임 기간 등)마다 액정 패널(110)에 배치된 복수의 공통 라인들(CL1, CL2, ... , CLk)로부터 제공되는 표시 공통 전압(Vcom_out)을 입력 받고, 이를 보상하여 피드백 공통 전압(Vcom_in)으로 출력한다.

도 4는 본 발명의 일 실시예에 액정 표시 장치의 구동 방법을 나타낸 흐름도로서, 도 1 내지 도 3의 액정 표시 장치를 기준으로 한 것이다.

먼저, S110 단계에서, 타이밍 컨트롤러부(210)가 게이트 구동부(220) 및 데이터 구동부(230)의 구동 타이밍을 각각 제어하기 위한 게이트 제어 신호(GCS)와 데이터 제어 신호(DCS)를 생성한다.

다음으로, S120 단계에서, 공통 전압 보상부(252)가 피드백 공통 라인들(CL1, CL2, ... , CLk)로부터 입력된 표시 공통 전압(Vcom_out)을 이용하여 액정 패널(110)의 피드백 공통 전압(Vcom_in)을 결정하고, 결정된 피드백 공통 전압(Vcom_in)를 액정 패널(110)의 피드백 공통 라인들(CL1, CL2, ... , CLk)로 다시 공급한다.

S120 단계는 S121 단계 내지 S123 단계로 세분화된다.

먼저, S121 단계에서, 공통 전압 보상부(252)의 제1 쉬프트 레지스터(251)가 액정 패널(110)에 배치된 복수의 피드백 공통 라인(CL1, CL2, ... , CLk)으로부터 출력된 표시 공통 전압(Vcom_out)을 순차적으로 입력 받는다.

이후, S122 단계에서, 전압 보상부(252)가 표시 공통 전압(Vcom_out)과 기준 공통 전압(Vcom)의 차이를 이용하여 표시 공통 전압(Vcom_out)을 보정하기 위한 피드백 공통 전압(Vcom_in)을 생성한다.

이후, S123 단계에서, 제2 쉬프트 레지스터(253)가 피드백 공통 전압(Vcom_in)을 복수의 피드백 공통 라인(CL1, CL2, ... , CLk)에 순차적으로 출력한다.

여기서, 제1 쉬프트 레지스터(251)는 제어 클럭에 의해 액정 패널(110)의 각 피드백 공통 라인(CL1, CL2, ... , CLk)으로부터 출력되는 표시 공통 전압(Vcom_out)을 주기적으로 입력 받는다. 그리고, 제2 쉬프트 레지스터(253)는 제어 클럭에 의해 피드백 공통 전압(Vcom_in)을 주기적으로 출력하여 액정 패널(110)의 공통 전압을 주기적으로 보정한다.

공통 전압의 보정 주기는 제어 클럭의 주파수에 따라 결정되며, 제어 클럭을 변화시켜 1 수평 기간, 1 프레임 기간 등으로 공통 전압의 보정 주기를 조절할 수 있다.

다음으로, S130 단계에서, 게이트 구동부(220)가 게이트 제어 신호(GCS)에 따라 액정 패널(110)의 게이트 라인들(GL1, GL2, ... , GLn)로 스캔 신호를 공급한다.

다음으로, S140 단계에서, 데이터 구동부(230)가 데이터 제어 신호(DCS)에 따라 액정 패널의 데이터 라인들(DL1, DL2, ... , DLm)에 데이터 전압을 공급한다.

다음으로, S150 단계에서, 게이트 라인들(GL1, GL2, ... , GLn)로부터 공급되는 스캔 신호에 따라 각 화소의 박막 트랜지스터(TFT)가 1 수평 기간 동안 턴-온 되고, 박막 트랜지스터(TFT)의 턴-온 상태에서 각 화소의 액정 셀(Clc)에 데이터 전압과 피드백 공통 전압(Vcom_in)의 차전압이 충전되면서 화소 별로 화상이 표시된다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

따라서, 이상에서 기술한 실시예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

상기한 바와 같이 이루어진 본 발명에 따르면, 화면에서 위치에 따른 공통 전압의 편차가 최소화될 수 있으며, 대형 화면을 구현할 때 공통 전압의 불균일로 인해 발생되는 플리커나 크로스토크 등의 불량이 개선되어 화질이 향상될 수 있다.

Claims (10)

1. 복수의 피드백 공통 라인이 배치되어 있는 액정 패널; 및

   상기 복수의 피드백 공통 라인으로부터 순차적으로 표시 공통 전압을 입력 받는 제1 쉬프트 레지스터;

   상기 제1 쉬프트 레지스터로부터 차례로 출력되는 표시 공통 전압과 기준 공통 전압의 차이를 이용하여 상기 표시 공통 전압을 보정하기 위한 피드백 공통 전압을 생성하는 전압 보상부; 및

   상기 전압 보상부가 생성하는 피드백 공통 전압을 입력 받아 상기 복수의 피드백 공통 라인에 순차적으로 출력하는 제2 쉬프트 레지스터를 포함하여 구성되고,

   상기 제1 쉬프트 레지스터 및 상기 제2 쉬프트 레지스터의 데이터 입출력을 제어하기 위한 제어 클럭은 공통 전압의 보정 주기에 따라 결정되는 액정 표시 장치.
2. 삭제
3. 삭제
4. 제1항에 있어서,

   상기 공통 전압의 보정 주기는,

   1 프레임 기간인 것을 특징으로 하는 액정 표시 장치.
5. 제1항에 있어서,

   상기 전압 보상부는,

   상기 표시 공통 전압이 상기 기준 공통 전압보다 큰 경우에는 상기 표시 공통 전압을 감소시키고,

   상기 표시 공통 전압이 상기 기준 공통 전압보다 작은 경우에는 상기 표시 공통 전압을 증가시키는 것을 특징으로 하는 액정 표시 장치.
6. 제1항에 있어서,

   상기 전압 보상부는,

   상기 표시 공통 전압과 상기 기준 공통 전압의 차이에 해당하는 전압을 증폭하는 차동 증폭 회로를 포함하는 액정 표시 장치.
7. 제1 쉬프트 레지스터가 액정 패널에 배치된 복수의 피드백 공통 라인으로부터 출력된 표시 공통 전압을 순차적으로 입력 받는 단계;

   상기 전압 보상부가 상기 제1 쉬프트 레지스터로부터 차례로 출력되는 표시 공통 전압과 기준 공통 전압의 차이를 이용하여 상기 표시 공통 전압을 보정하기 위한 피드백 공통 전압을 생성하는 단계; 및

   제2 쉬프트 레지스터가 상기 전압 보상부가 생성하는 피드백 공통 전압을 입력 받아 상기 복수의 피드백 공통 라인에 순차적으로 출력하는 단계를 포함하여 이루어지고,

   상기 제1 쉬프트 레지스터 및 상기 제2 쉬프트 레지스터의 데이터 입출력 시점을 제어하기 위한 제어 클럭은 공통 전압의 보정 주기에 따라 결정되는 액정 표시 장치의 구동 방법.
8. 제7항에 있어서,

   상기 제1 쉬프트 레지스터는,

   상기 제어 클럭에 의해 상기 표시 공통 전압을 주기적으로 입력 받는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
9. 제7항에 있어서,

   상기 제2 쉬프트 레지스터는,

   상기 제어 클럭에 의해 상기 피드백 공통 전압을 주기적으로 출력하여 상기 액정 패널의 공통 전압을 주기적으로 보정하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
10. 제9항에 있어서,

    상기 공통 전압의 보정 주기는,

    1 프레임 기간인 것을 특징으로 하는 액정 표시 장치의 구동 방법.

Images