KR101350794B1 - Driving integrated circuit pad for testing display panel and method for preparing the same - Google Patents

Driving integrated circuit pad for testing display panel and method for preparing the same Download PDF

Info

Publication number
KR101350794B1
KR101350794B1 KR1020120092597A KR20120092597A KR101350794B1 KR 101350794 B1 KR101350794 B1 KR 101350794B1 KR 1020120092597 A KR1020120092597 A KR 1020120092597A KR 20120092597 A KR20120092597 A KR 20120092597A KR 101350794 B1 KR101350794 B1 KR 101350794B1
Authority
KR
South Korea
Prior art keywords
pattern
metal pattern
nickel
bump layer
cobalt
Prior art date
Application number
KR1020120092597A
Other languages
Korean (ko)
Other versions
KR20130127345A (en
Inventor
이광원
최순철
박상현
Original Assignee
주식회사 코디에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코디에스 filed Critical 주식회사 코디에스
Publication of KR20130127345A publication Critical patent/KR20130127345A/en
Application granted granted Critical
Publication of KR101350794B1 publication Critical patent/KR101350794B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 한 실시예에 따른 디스플레이 패널 검사용 접촉 영역의 제조 방법은 미리 형성된 금속 패턴 위에 포토리소그래피 공정을 이용하여 제1 패턴을 형성하는 단계, 상기 제1 패턴에 범프 층을 증착하는 단계, 그리고 상기 금속 패턴 및 상기 범프 층을 도금막으로 도금하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a contact area for inspecting a display panel, the method including: forming a first pattern on a preformed metal pattern by using a photolithography process, depositing a bump layer on the first pattern, and Plating the metal pattern and the bump layer with a plating film.

Description

디스플레이 패널을 검사하는 구동 집적회로 패드 및 그의 제조 방법{DRIVING INTEGRATED CIRCUIT PAD FOR TESTING DISPLAY PANEL AND METHOD FOR PREPARING THE SAME}A driving integrated circuit pad for inspecting a display panel and a method of manufacturing the same {DRIVING INTEGRATED CIRCUIT PAD FOR TESTING DISPLAY PANEL AND METHOD FOR PREPARING THE SAME}

본 발명은 디스플레이 패널을 검사하는 구동 집적회로 패드 및 그의 제조 방법에 관한 것이다.The present invention relates to a drive integrated circuit pad for inspecting a display panel and a manufacturing method thereof.

프로브 블럭은 디스플레이 장치의 패널이나 반도체 공정을 통해 제조된 소자가 정상적으로 작동하는지를 검사하기 위하여 사용된다. 프로브 블럭은, 예를 들면 디스플레이 패널을 구동시키기 위한 구동칩을 포함하는 구동 집적회로(Integrated Circuit, IC) 패드를 포함할 수 있다.The probe block is used to check whether a device manufactured through a panel or semiconductor process of a display device is operating normally. The probe block may include, for example, a driving integrated circuit (IC) pad including a driving chip for driving the display panel.

디스플레이 패널을 검사하는 공정은 디스플레이 패널에 구동칩을 부착하기 전에 이루어진다. 프로브 블럭의 구동 집적회로 패드를 디스플레이 패널에 접촉시키고 구동 집적회로 패드의 구동칩을 통하여 디스플레이 패널에 전기적 신호를 인가함으로써 디스플레이 패널이 불량인지를 판별한다.The process of inspecting the display panel is performed before attaching the driving chip to the display panel. The display panel is judged to be defective by contacting the driving integrated circuit pad of the probe block with the display panel and applying an electrical signal to the display panel through the driving chip of the driving integrated circuit pad.

프로브 블럭의 구동 집적회로 패드 중 디스플레이 패널에 직접 접촉되는 부분은 구리 패턴 위에 금속으로 도금되어 있다. 디스플레이 패널과의 계속되는 접촉으로 인하여 금속 도금은 쉽게 마모될 수 있고, 구리 배선이 노출되어 검사 품질이 저하될 수 있으며, 구동 집적회로 패드의 내구성이 약해질 수 있다.The portion of the probe integrated circuit pad of the probe block directly contacting the display panel is plated with a metal on the copper pattern. Due to the continuous contact with the display panel, the metal plating may be easily worn, copper wiring may be exposed and inspection quality may be degraded, and the durability of the driving integrated circuit pad may be weakened.

따라서, 디스플레이 패널에 직접 접촉되는 영역의 내구성을 높일 필요가 있다.Therefore, it is necessary to increase the durability of the area in direct contact with the display panel.

본 발명이 해결하고자 하는 기술적 과제는 검사 품질을 보장하고 내구성이 높은 디스플레이 검사용 구동 집적회로 패드 및 그의 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a driving integrated circuit pad for inspecting display having high inspection quality and high durability and a method of manufacturing the same.

본 발명의 한 실시예에 따른 디스플레이 패널 검사용 접촉 영역의 제조 방법은 미리 형성된 금속 패턴 위에 포토리소그래피 공정을 이용하여 제1 패턴을 형성하는 단계, 상기 제1 패턴에 범프 층을 증착하는 단계, 그리고 상기 금속 패턴 및 상기 범프 층을 도금막으로 도금하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a contact area for inspecting a display panel, the method including: forming a first pattern on a preformed metal pattern by using a photolithography process, depositing a bump layer on the first pattern, and Plating the metal pattern and the bump layer with a plating film.

상기 형성하는 단계는, 상기 금속 패턴 위에 포토 레지스트(photoresist)를 도포하는 단계, 상기 포토 레지스트 위에 상기 소정의 형상을 가지는 마스크 패턴을 올리는 단계, 그리고 상기 포토 레지스트 위에 빛을 가하여 상기 제1 패턴을 형성하는 단계를 포함할 수 있다.The forming may include applying a photoresist on the metal pattern, raising a mask pattern having the predetermined shape on the photoresist, and applying light to the photoresist to form the first pattern. It may include the step.

상기 제1 패턴의 폭은 상기 금속 패턴의 폭보다 좁을 수 있다.The width of the first pattern may be narrower than the width of the metal pattern.

상기 마스크 패턴은 상기 금속 패턴의 배열 주기마다 적어도 하나의 구멍을 포함하고, 상기 구멍의 폭은 상기 금속 패턴의 폭보다 좁은 형상을 가질 수 있다.The mask pattern may include at least one hole in every arrangement period of the metal pattern, and the width of the hole may have a shape smaller than the width of the metal pattern.

상기 금속 패턴은 구리 패턴일 수 있다.The metal pattern may be a copper pattern.

상기 도금막은 니켈(Ni), 금(Au), 로듐(Ph), 크롬(Cr), 코발트(Co) 및 탄소나노튜브(CNT)에서 선택된 적어도 하나를 이용하여 형성될 수 있다.The plating layer may be formed using at least one selected from nickel (Ni), gold (Au), rhodium (Ph), chromium (Cr), cobalt (Co), and carbon nanotubes (CNT).

상기 도금막은 니켈(Ni), 금(Au), 로듐(Ph), 크롬(Cr), 니켈-코발트(Ni-Co), 금-코발트(Au-Co), 금-코발트-탄소나노튜브(Au-Co-CNT), 금-니켈(Au-Ni) 및 금-니켈-탄소나노튜브(Au-Ni-CNT) 중에서 선택된 어느 하나를 전해 도금하여 형성될 수 있다.The plating film is nickel (Ni), gold (Au), rhodium (Ph), chromium (Cr), nickel-cobalt (Ni-Co), gold-cobalt (Au-Co), gold-cobalt-carbon nanotubes (Au It may be formed by electroplating any one selected from -Co-CNT), gold-nickel (Au-Ni), and gold-nickel-carbon nanotubes (Au-Ni-CNT).

상기 범프 층은 니켈(Ni), 코발트(C0) 및 탄소나노튜브(CNT) 중에서 선택된 적어도 하나를 이용하여 형성될 수 있다.The bump layer may be formed using at least one selected from nickel (Ni), cobalt (C0), and carbon nanotubes (CNT).

상기 범프 층은 니켈(Ni), 니켈-코발트(Ni-Co) 및 니켈-탄소나노튜브(Ni-CNT) 중에서 선택된 어느 하나를 이용하여 형성될 수 있다.The bump layer may be formed using any one selected from nickel (Ni), nickel-cobalt (Ni-Co), and nickel-carbon nanotubes (Ni-CNT).

본 발명의 한 실시예에 따른 디스플레이 패널을 검사하기 위한 구동 집적회로 패드는 절연 필름, 상기 절연 필름의 일측에 형성되고, 상기 디스플레이 패널의 전극과 접촉하는 배선부, 상기 절연 필름의 타측에 형성되고, 연성 회로 기판과 전기적으로 연결되는 연결부, 그리고 상기 절연 필름에 실장되는 구동칩을 포함하고, 상기 배선부는 베이스 필름, 상기 베이스 필름 위에 형성된 금속 패턴, 상기 금속 패턴 위에 증착된 범프 층, 그리고 상기 금속 패턴 및 상기 범프 층을 덮는 도금막을 포함하고, 상기 범프 층은 상기 금속 패턴 위에 포토리소그래피 공정을 이용하여 형성된 제1 패턴 내에 증착될 수 있다. The driving integrated circuit pad for inspecting a display panel according to an exemplary embodiment of the present invention may be formed on an insulation film, one side of the insulation film, a wiring portion contacting an electrode of the display panel, and the other side of the insulation film. A connection part electrically connected to the flexible circuit board, and a driving chip mounted on the insulating film, wherein the wiring part includes a base film, a metal pattern formed on the base film, a bump layer deposited on the metal pattern, and the metal And a plating layer covering the pattern and the bump layer, wherein the bump layer may be deposited in a first pattern formed by using a photolithography process on the metal pattern.

상기 제1 패턴의 폭은 상기 금속 패턴의 폭보다 좁을 수 있다.The width of the first pattern may be narrower than the width of the metal pattern.

본 발명의 한 실시예에 따르면, 프로브 블럭 중 디스플레이 패널과 직접 접촉하는 접촉 영역의 표면이 강화된 프로브 블럭을 얻을 수 있다. 따라서, 디스플레이 패널의 재질에 관계없이 접촉 영역의 표면 마모를 줄일 수 있고, 그의 내구성을 높일 수 있다.According to one embodiment of the invention, it is possible to obtain a probe block of which the surface of the contact area in direct contact with the display panel of the probe block is enhanced. Therefore, the surface abrasion of the contact area can be reduced regardless of the material of the display panel, and its durability can be enhanced.

또한, 구리 패턴 위에 범프 층을 형성함으로써, 접촉 영역의 표면 마모로 인하여 구리 패턴이 노출될 경우 발생할 수 있는 검사 품질 저하 문제를 막을 수 있다.In addition, by forming a bump layer on the copper pattern, it is possible to prevent the problem of inspection quality deterioration that may occur when the copper pattern is exposed due to the surface wear of the contact region.

또한, 피검사체 패드에 적합한 모양으로 범프 층을 형성함으로써, 최적화된 접촉 품질을 보장할 수 있다.In addition, by forming the bump layer in a shape suitable for the pad under test, an optimized contact quality can be ensured.

또한, 범프 층을 형성하는 금속의 종류를 변경함으로써, 접촉 영역의 경도를 증감할 수 있다.Moreover, the hardness of a contact area can be increased or decreased by changing the kind of metal which forms a bump layer.

도 1은 본 발명의 한 실시예에 따른 프로브 블럭의 측면도이고, 도 2는 프로브 바디를 나타내는 도면이다.
도 3은 본 발명의 한 실시예에 따른 프로브 블럭의 구동 집적회로 패드를 나타내는 도면이다.
도 4는 일반적인 디스플레이 검사용 접촉 영역의 단면도이다.
도 5는 범프를 형성한 접촉 영역의 단면도이다.
도 6 및 도 7은 본 발명의 실시예에 따른 디스플레이 패널 검사용 접촉영역의 단면도이다.
도 8 내지 도 16은 각각 본 발명의 한 실시예에 따른 접촉 영역의 공정 단계별 단면도이다.
도 17 내지 도 20은 포토 레지스트 위에 마스크 패턴이 올려진 상면도를 나타낸다.1 is a side view of a probe block according to an embodiment of the present invention, Figure 2 is a view showing a probe body.
3 illustrates a driving integrated circuit pad of a probe block according to an exemplary embodiment of the present invention.
4 is a cross-sectional view of a general display inspection contact area.
5 is a cross-sectional view of the contact area forming the bumps.
6 and 7 are cross-sectional views of a contact area for inspecting a display panel according to an exemplary embodiment of the present invention.
8 to 16 are cross-sectional views of steps of a contact area according to one embodiment of the present invention, respectively.
17 to 20 show a top view of a mask pattern mounted on a photoresist.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise.

또한, 명세서에 기재된 "...부"의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.In addition, the term "... unit" described in the specification means a unit for processing at least one function or operation, which may be implemented in hardware or software or a combination of hardware and software.

도 1은 본 발명의 한 실시예에 따른 프로브 블럭의 측면도이고, 도 2는 프로브 바디를 나타내는 도면이다.1 is a side view of a probe block according to an embodiment of the present invention, Figure 2 is a view showing a probe body.

도 1을 참고하면, 프로브 블럭(100)은 프로브 바디(110), 가압 부재(112), 고정 부재(114), 구동 집적회로 패드(120) 및 연성 회로 기판(Flexible Printed Circuit Board, FPCB)(130)을 포함한다.Referring to FIG. 1, the probe block 100 includes a probe body 110, a pressing member 112, a fixing member 114, a driving integrated circuit pad 120, and a flexible printed circuit board (FPCB) ( 130).

도 1 및 도 2를 참고하면, 프로브 바디(110)에는 가압 부재(112) 및 고정 부재(114)가 연결된다. 프로브 바디(110)의 전방에는 홈(110a)이 형성되고, 가압 부재(112)는 프로브 바디(110)의 홈(110a)에 경사지게 설치된다. 고정 부재(114)는 사면(114a)으로 이루어지고, 사면(114a)을 가압 부재(112)에 밀착시킨다. 고정 부재(114)는 볼트 구멍(114b)을 포함하고, 볼트 구멍(114b)을 통하여 볼트(B)를 체결함으로써 가압 부재(112)와 함께 프로브 바디(110)의 전방에 고정된다.1 and 2, the pressing member 112 and the fixing member 114 are connected to the probe body 110. A groove 110a is formed in front of the probe body 110, and the pressing member 112 is installed to be inclined in the groove 110a of the probe body 110. The fixing member 114 is composed of a slope 114a, and the slope 114a is in close contact with the pressing member 112. The fixing member 114 includes a bolt hole 114b and is fixed to the front of the probe body 110 together with the pressing member 112 by fastening the bolt B through the bolt hole 114b.

다시 도 1을 참고하면, 프로브 바디(110)는 구동 집적회로 패드(120)와 연결되어 구동 집적회로 패드(120)를 지지하고, 구동 집적회로 패드(120)가 디스플레이 패널(이하, 피검사체라 한다)과 접촉할 때의 충격을 흡수한다. 프로브 바디(110)는 구동 집적회로 패드(120)의 일측, 예를 들면 피검사체(P)와 직접 접촉하는 부분의 반대 면에 연결될 수 있다. Referring back to FIG. 1, the probe body 110 is connected to the driving integrated circuit pad 120 to support the driving integrated circuit pad 120, and the driving integrated circuit pad 120 is a display panel (hereinafter, referred to as an object under test). Absorbs when contacted with). The probe body 110 may be connected to one side of the driving integrated circuit pad 120, for example, the opposite surface of the portion directly contacting the object P.

연성 회로 기판(130)은 구동 집적회로 패드(120)의 타측과 전기적으로 연결되며, 인쇄 회로 기판(미도시)에 연결된다.The flexible circuit board 130 is electrically connected to the other side of the driving integrated circuit pad 120 and is connected to a printed circuit board (not shown).

도 3은 본 발명의 한 실시예에 따른 프로브 블럭의 구동 집적회로 패드를 나타내는 도면이다.3 illustrates a driving integrated circuit pad of a probe block according to an exemplary embodiment of the present invention.

도 3을 참고하면, 구동 집적회로 패드(120)는 절연 필름(122), 배선부(124), 연결부(126) 및 구동칩(128)을 포함한다.Referring to FIG. 3, the driving integrated circuit pad 120 includes an insulating film 122, a wiring unit 124, a connection unit 126, and a driving chip 128.

배선부(124)는 절연 필름(122) 상에 형성되고, 배선부(124)의 전체 또는 일부는 피검사체와 직접 접촉하는 접촉 영역이다. 배선부(124)는 금속 패턴으로 형성되어 피검사체의 전극과 1:1로 접촉할 수 있다. 배선부(124)의 반대 면은 프로브 바디(110)와 연결될 수 있다. The wiring portion 124 is formed on the insulating film 122, and all or part of the wiring portion 124 is a contact region in direct contact with the object under test. The wiring unit 124 may be formed in a metal pattern to be in contact with the electrode of the object under test in a 1: 1 manner. The opposite side of the wiring unit 124 may be connected to the probe body 110.

연결부(126)는 연성 회로 기판(130)과 전기적으로 연결되는 부분으로, 절연 필름(122) 상에 형성된다.The connection part 126 is a part electrically connected to the flexible circuit board 130 and is formed on the insulating film 122.

구동칩(128)은 절연 필름(122) 상에 실장된다. 예를 들면, 구동칩(128)은 피검사체의 완제품에 부착되는 TAB(Tape Automated Bonding) IC에 실장될 수 있다.The driving chip 128 is mounted on the insulating film 122. For example, the driving chip 128 may be mounted on a Tape Automated Bonding (TAB) IC attached to the finished product of the object under test.

배선부(124)는 절연 필름(122)의 일측에 형성되고, 연결부(126)는 절연 필름(122)의 타측에 형성되며, 구동칩(128)은 배선부(124)와 연결부(126) 사이에 형성될 수 있다.The wiring part 124 is formed on one side of the insulating film 122, the connecting part 126 is formed on the other side of the insulating film 122, and the driving chip 128 is disposed between the wiring part 124 and the connecting part 126. Can be formed on.

도 3에서 구동 집적회로 패드(120)가 배선부(124)를 포함하는 것을 예로 들어 설명하였다. 그러나, 배선부는 필름 형태로 제작되어 구동 집적회로 패드에 탈부착 가능하도록 구성될 수도 있다.
In FIG. 3, the driving integrated circuit pad 120 includes the wiring unit 124. However, the wiring unit may be manufactured in a film form and configured to be detachable from the driving integrated circuit pad.

본 명세서에서, 도 3의 구동 집적회로 패드(120)의 배선부(124)를 디스플레이 검사용 접촉 영역 또는 접촉 영역이라 한다. 도 4는 일반적인 디스플레이 검사용 접촉 영역의 단면도이다.In the present specification, the wiring portion 124 of the driving integrated circuit pad 120 of FIG. 3 is referred to as a display area or contact area for display inspection. 4 is a cross-sectional view of a general display inspection contact area.

도 4를 참고하면, 접촉 영역은 폴리이미드(PolyImide, PI) 베이스 필름(Base Film)(600) 위에 구리(Cu) 패턴(pattern)(610)이 형성되고, 구리 패턴(610) 위에 주석으로 도금(plating)(620)되어 있다. 주석 도금(620)은 전자기파 방지 및 이방성 도전 필름(Anisotropic Conductive Film, ACF) 접합을 위한 처리이다. 주석 도금(620)의 두께는 약 0.15㎛로 비교적 얇다. 따라서, 접촉 영역이 피검사체에 반복적으로 접촉하면 주석 도금(620)은 쉽게 마모되어 구리 패턴(610)이 노출될 수 있다. 특히, 피검사체의 박막 재질이 ITO(Indium Tin Oxide)에서 IZO(Indium Zin Oxide)로 바뀌는 경우, 접촉 영역의 마모로 인하여 프로브 블럭의 수명은 약 1/100 이하로 줄어들게 된다.Referring to FIG. 4, the contact region is formed of a copper (Cu) pattern 610 on a polyimide (PI) base film 600 and is plated with tin on the copper pattern 610. (plating) (620). Tin plating 620 is a process for electromagnetic wave prevention and anisotropic conductive film (ACF) bonding. The thickness of tin plating 620 is relatively thin, about 0.15 mu m. Therefore, when the contact region repeatedly contacts the object under test, the tin plating 620 may be easily worn and the copper pattern 610 may be exposed. In particular, when the thin film material of the test object is changed from indium tin oxide (ITO) to indium zinc oxide (IZO), the life of the probe block is reduced to about 1/100 or less due to abrasion of the contact region.

이를 위하여, 접촉 영역의 주석 도금을 더욱 강한 재질로 대체하고, 금속 패턴의 노출을 막을 도금막의 두께를 강화할 필요가 있다. 이를 위하여, 배선부 또는 배선 필름 중 접촉 영역의 금속 패턴 위에 범프(bump)를 형성할 수 있다.To this end, it is necessary to replace the tin plating of the contact region with a stronger material and to strengthen the thickness of the plating film to prevent the exposure of the metal pattern. For this purpose, a bump may be formed on the metal pattern of the contact area of the wiring part or the wiring film.

도 5는 범프를 형성한 접촉 영역의 단면도이다.5 is a cross-sectional view of the contact area forming the bumps.

도 5를 참고하면, 접촉 영역은 PI 베이스 필름(700) 위에 구리(Cu) 패턴(710)이 형성되고, 구리 패턴(710) 위에 범프 층(720)이 형성되며, 범프 층(720) 위에 도금막(730)이 형성되어 있다.Referring to FIG. 5, a contact region is formed of a copper (Cu) pattern 710 on the PI base film 700, a bump layer 720 is formed on the copper pattern 710, and plated on the bump layer 720. A film 730 is formed.

이와 같이, 구리 패턴 위에 범프 층을 형성함으로써, 접촉 영역의 표면 마모로 인하여 구리 패턴이 노출될 경우 발생할 수 있는 검사 품질 저하 문제를 막을 수 있고, 접촉 영역의 내구성을 높일 수 있다.As such, by forming the bump layer on the copper pattern, it is possible to prevent a problem of deterioration in inspection quality that may occur when the copper pattern is exposed due to the surface abrasion of the contact region, thereby increasing the durability of the contact region.

그러나, 이에 따르면, 패턴과 패턴 사이가 좁아져 미세 피치에 정교하게 대응할 수가 없다. 그리고, 경도를 높이기 위한 두께 증감에도 한계가 있다.However, according to this, the pattern is narrowed between the patterns and cannot precisely cope with the fine pitch. In addition, there is a limit in increasing or decreasing the thickness for increasing the hardness.

본 발명의 실시예에 따르면, 리소그래피(Lithography) 공정을 이용하여 금속 패턴 위에 범프 층을 형성하되, 범프 층의 형상을 다양화하여, 정밀하고 강화된 접촉 영역을 형성한다.According to an embodiment of the present invention, a bump layer is formed on the metal pattern using a lithography process, and the shape of the bump layer is varied to form a precise and strengthened contact region.

도 6 및 도 7은 본 발명의 실시예에 따른 디스플레이 패널 검사용 접촉영역의 단면도이다.6 and 7 are cross-sectional views of a contact area for inspecting a display panel according to an exemplary embodiment of the present invention.

도 6 및 도 7을 참고하면, 베이스 필름(800, 900) 위에 구리(Cu) 패턴(pattern)(810, 910)이 형성되고, 구리 패턴(810, 910) 위에 범프 층(820, 920)이 형성되며, 범프 층(820, 920) 위에 주석으로 도금(plating)(830, 930)되어 있다.6 and 7, copper (Cu) patterns 810 and 910 are formed on the base films 800 and 900, and bump layers 820 and 920 are formed on the copper patterns 810 and 910. And tin plated 830 and 930 over bump layers 820 and 920.

범프 층(820, 920)은 구리 패턴(810, 910) 위에 다양한 형상으로 형성될 수 있다. 범프 층(820, 920)의 폭은 구리 패턴(810, 910)의 폭보다 좁게 형성될 수 있다. 이를 위하여, 구리 패턴(810, 910) 위에 포토리소그래피 공정을 이용하여 범프 층(820, 920)을 증착하기 위한 패턴을 형성할 수 있다. 이때, 다양한 형상의 마스크 패턴을 이용함으로써 범프 층(820, 920)을 증착하기 위한 패턴을 다양하게 형성할 수 있다.The bump layers 820 and 920 may be formed in various shapes on the copper patterns 810 and 910. Widths of the bump layers 820 and 920 may be formed to be narrower than widths of the copper patterns 810 and 910. To this end, a pattern for depositing the bump layers 820 and 920 may be formed on the copper patterns 810 and 910 by using a photolithography process. In this case, various patterns for depositing the bump layers 820 and 920 may be formed by using mask patterns having various shapes.

이하에서는 본 발명의 실시예에 따른 디스플레이 패널 검사용 접촉영역의 제조 방법에 대하여 설명한다. Hereinafter, a method of manufacturing a display panel inspection contact area according to an exemplary embodiment of the present invention will be described.

도 8 내지 도 16은 각각 본 발명의 한 실시예에 따른 접촉 영역의 공정 단계별 단면도이다.8 to 16 are cross-sectional views of steps of a contact area according to one embodiment of the present invention, respectively.

도 8을 참조하면, 베이스 필름(1000) 상에 구리(Cu) 패턴(pattern)(1010)이 형성되고, 구리 패턴(1010) 위에 주석(Sn)(1020)으로 도금(plating)되어 있는 제작용 COF(Chip on Film)가 나타나 있다. 베이스 필름(1000)은 PI(PolyImide) 필름 또는 PET(Poly Ethylene Terephthalate) 필름 등일 수 있다. 도시되어 있지 않으나, 베이스 필름(1000)은 웨이퍼 기판 상에 코팅될 수 있다. 또한 베이스 필름 상부에는 구리의 증착을 돕는 시드 층(seed layer)이 형성되어 있을 수도 있다. 시드 층은 열증착(evaporation) 기법, 스퍼터링(sputtering) 기법 등의 다양한 박막 증착법에 의하여 형성될 수 있다. 시드 층은, 예를 들면 구리 박막일 수 있다. Referring to FIG. 8, a copper (Cu) pattern 1010 is formed on the base film 1000, and for manufacturing, which is plated with tin (Sn) 1020 on the copper pattern 1010. Chip on Film (COF) is shown. The base film 1000 may be a polyimide (PI) film or a poly ethylene terephthalate (PET) film. Although not shown, the base film 1000 may be coated on a wafer substrate. In addition, a seed layer may be formed on the base film to assist in the deposition of copper. The seed layer may be formed by various thin film deposition methods, such as an evaporation technique and a sputtering technique. The seed layer can be, for example, a thin copper film.

도 9를 참조하면, 주석 도금(1020)을 벗겨(Sn stripping), 구리 패턴(1010)만을 남긴다. 주석 도금(1020)은, 예를 들면 스트리핑(stripping) 용액을 이용하여 벗길 수 있다.Referring to FIG. 9, the tin plating 1020 is stripped to leave only the copper pattern 1010. Tin plating 1020 may be stripped using, for example, a stripping solution.

도 10을 참조하면, 구리 패턴(1010) 위에 감광 성질이 있는 포토 레지스트(photoresist)(1030)를 도포한다(PR coating).Referring to FIG. 10, a photoresist 1030 having photosensitive properties is coated on the copper pattern 1010 (PR coating).

도 11을 참조하면, 포토 레지스트(1030) 위에 범프 층을 증착하기 위한 소정의 형상의 마스크 패턴(1040)을 올려 놓는다. 마스크 패턴(1040)은 다양한 형상을 가질 수 있다. 도 17 내지 도 20은 포토 레지스트(1030) 위에 마스크 패턴(1040)이 올려진 상면도를 나타낸다. 도 17 내지 도 20과 같이, 마스크 패턴(1040)은 구리 패턴(1010)의 배열 주기마다 일정한 형상을 가질 수 있다. 예를 들어, 마스크 패턴(A)은 구리 패턴(1010)의 배열 주기 마다 적어도 하나의 구멍을 포함하고, 마스크 패턴의 폭(a)은 금속 패턴의 폭보다 좁은 형상을 가질 수 있다. 도 17 내지 도 20은 마스크 패턴(1040)의 일 실시예에 불과하며, 이 외에도 다양한 형상을 가질 수 있다. Referring to FIG. 11, a mask pattern 1040 having a predetermined shape for depositing a bump layer is placed on the photoresist 1030. The mask pattern 1040 may have various shapes. 17 to 20 show a top view of the mask pattern 1040 mounted on the photoresist 1030. 17 to 20, the mask pattern 1040 may have a predetermined shape for every arrangement period of the copper pattern 1010. For example, the mask pattern A may include at least one hole for every arrangement period of the copper pattern 1010, and the width a of the mask pattern may have a shape narrower than that of the metal pattern. 17 to 20 are only exemplary embodiments of the mask pattern 1040, and may have various shapes.

그리고, 도 12와 같이 빛을 가하여, 도 13과 같이 원하는 패턴을 형성한다.12, light is applied to form a desired pattern as shown in FIG.

이후, 도 14를 참조하면, 포토리소그래피(photolithography) 공정에 의하여 형성된 패턴에 범프 층(1050)을 증착(plating)한다. 범프 층(1050)은 니켈(Ni), 코발트(C0) 및 탄소나노튜브(CNT) 중에서 선택된 적어도 하나로 이루어질 수 있다. 예를 들면, 니켈(Ni), 니켈-코발트(Ni-Co) 및 니켈-탄소나노튜브(Ni-CNT) 중에서 선택된 어느 하나일 수 있다. 마스크 패턴(1040)에 따라 범프 층(1050)의 형상, 배열, 개수 등은 다양하게 변형될 수 있다.Subsequently, referring to FIG. 14, a bump layer 1050 is plated on a pattern formed by a photolithography process. The bump layer 1050 may be formed of at least one selected from nickel (Ni), cobalt (C0), and carbon nanotubes (CNT). For example, it may be any one selected from nickel (Ni), nickel-cobalt (Ni-Co), and nickel-carbon nanotubes (Ni-CNT). According to the mask pattern 1040, the shape, arrangement, number, and the like of the bump layers 1050 may be variously modified.

다음으로, 도 15와 같이, 포토 레지스트(1030)를 제거한다.Next, as shown in FIG. 15, the photoresist 1030 is removed.

그리고, 도 16을 참조하면, 범프 층(1050) 및 구리 패턴(1010)을 도금막(1060)으로 도금한다. 도금막(1060)은 범프 층(1050) 및 구리 패턴(1010)을 모두 덮을 수 있다. 도금막(1060)은, 예를 들면 전해 도금 기법에 의하여 형성될 수 있다. 도금막(1060)은 니켈(Ni), 금(Au), 로듐(Ph), 크롬(Cr), 코발트(Co) 및 탄소나노튜브(CNT)에서 선택된 적어도 하나를 이용하여 형성될 수 있다. 예를 들면, 니켈(Ni), 금(Au), 로듐(Ph), 크롬(Cr), 니켈-코발트(Ni-Co), 금-코발트(Au-Co), 금-코발트-탄소나노튜브(Au-Co-CNT), 금-니켈(Au-Ni) 및 금-니켈-탄소나노튜브(Au-Ni-CNT) 중에서 선택된 어느 하나를 전해 도금하여 도금막(1060)을 형성할 수 있다.16, the bump layer 1050 and the copper pattern 1010 are plated with the plating film 1060. The plating layer 1060 may cover both the bump layer 1050 and the copper pattern 1010. The plating film 1060 may be formed by, for example, an electrolytic plating technique. The plating film 1060 may be formed using at least one selected from nickel (Ni), gold (Au), rhodium (Ph), chromium (Cr), cobalt (Co), and carbon nanotubes (CNT). For example, nickel (Ni), gold (Au), rhodium (Ph), chromium (Cr), nickel-cobalt (Ni-Co), gold-cobalt (Au-Co), gold-cobalt-carbon nanotubes ( The plating film 1060 may be formed by electroplating any one selected from Au-Co-CNT), gold-nickel (Au-Ni), and gold-nickel-carbon nanotubes (Au-Ni-CNT).

이에 따르면, 피검사체(패널) 패드에 적합하게 범프(bump)를 형성하여 최적화된 접촉을 할 수 있다. 그리고, Metal 변경으로 경도를 증감할 수 있다.According to this, bumps can be formed to be suitable for the pad under test (panel), so that optimized contact can be achieved. In addition, the hardness can be increased or decreased by changing the metal.

이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있다. The embodiments of the present invention described above are not implemented only by the apparatus and method, but may be implemented through a program for realizing the function corresponding to the configuration of the embodiment of the present invention or a recording medium on which the program is recorded.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

Claims (11)

디스플레이 패널 검사용 접촉 영역의 제조 방법에 있어서,
미리 형성된 금속 패턴 위에 포토리소그래피 공정을 이용하여 제1 패턴을 형성하는 단계,
상기 제1 패턴에 범프 층을 증착하는 단계, 그리고
상기 금속 패턴 및 상기 범프 층을 도금막으로 도금하는 단계
를 포함하며,
상기 금속 패턴과 상기 범프 층은 서로 다른 재질로 이루어지는
제조 방법.In the manufacturing method of the contact area for display panel inspection,
Forming a first pattern on the preformed metal pattern using a photolithography process,
Depositing a bump layer on the first pattern, and
Plating the metal pattern and the bump layer with a plating film
Including;
The metal pattern and the bump layer are made of different materials.
Gt; 제1항에 있어서,
상기 형성하는 단계는,
상기 금속 패턴 위에 포토 레지스트(photoresist)를 도포하는 단계,
상기 포토 레지스트 위에 소정의 형상을 가지는 마스크 패턴을 올리는 단계, 그리고
상기 포토 레지스트 위에 빛을 가하여 상기 제1 패턴을 형성하는 단계
를 포함하는 제조 방법.The method of claim 1,
Wherein the forming comprises:
Applying a photoresist on the metal pattern;
Placing a mask pattern having a predetermined shape on the photoresist; and
Applying light to the photoresist to form the first pattern
≪ / RTI > 제2항에 있어서,
상기 제1 패턴의 폭은 상기 금속 패턴의 폭보다 좁은 제조 방법.3. The method of claim 2,
The width of the first pattern is narrower than the width of the metal pattern. 제2항에 있어서,
상기 마스크 패턴은 상기 금속 패턴의 배열 주기마다 적어도 하나의 구멍을 포함하고, 상기 구멍의 폭은 상기 금속 패턴의 폭보다 좁은 형상을 가지는 제조 방법.3. The method of claim 2,
The mask pattern includes at least one hole for every arrangement period of the metal pattern, and the width of the hole has a shape narrower than the width of the metal pattern. 제1항에 있어서,
상기 금속 패턴은 구리 패턴인 제조 방법.The method of claim 1,
The metal pattern is a copper pattern. 제1항에 있어서,
상기 도금막은 니켈(Ni), 금(Au), 로듐(Ph), 크롬(Cr), 코발트(Co) 및 탄소나노튜브(CNT)에서 선택된 적어도 하나를 이용하여 형성되는 제조 방법.The method of claim 1,
The plating film is formed using at least one selected from nickel (Ni), gold (Au), rhodium (Ph), chromium (Cr), cobalt (Co) and carbon nanotubes (CNT). 제1항에 있어서,
상기 도금막은 니켈(Ni), 금(Au), 로듐(Ph), 크롬(Cr), 니켈-코발트(Ni-Co), 금-코발트(Au-Co), 금-코발트-탄소나노튜브(Au-Co-CNT), 금-니켈(Au-Ni) 및 금-니켈-탄소나노튜브(Au-Ni-CNT) 중에서 선택된 어느 하나를 전해 도금하여 형성되는 제조 방법.The method of claim 1,
The plating film is nickel (Ni), gold (Au), rhodium (Ph), chromium (Cr), nickel-cobalt (Ni-Co), gold-cobalt (Au-Co), gold-cobalt-carbon nanotubes (Au -Co-CNT), gold-nickel (Au-Ni) and gold-nickel-carbon nanotubes (Au-Ni-CNT) is formed by electroplating any one of the production method. 제1항에 있어서,
상기 범프 층은 니켈(Ni), 코발트(C0) 및 탄소나노튜브(CNT) 중에서 선택된 적어도 하나를 이용하여 형성되는 제조 방법.The method of claim 1,
The bump layer is formed using at least one selected from nickel (Ni), cobalt (C0) and carbon nanotubes (CNT). 제1항에 있어서,
상기 범프 층은 니켈(Ni), 니켈-코발트(Ni-Co) 및 니켈-탄소나노튜브(Ni-CNT) 중에서 선택된 어느 하나를 이용하여 형성되는 제조 방법.The method of claim 1,
The bump layer is formed using any one selected from nickel (Ni), nickel-cobalt (Ni-Co) and nickel-carbon nanotubes (Ni-CNT). 디스플레이 패널을 검사하기 위한 구동 집적회로 패드에 있어서,
절연 필름, 상기 절연 필름의 일측에 형성되고, 상기 디스플레이 패널의 전극과 접촉하는 배선부, 상기 절연 필름의 타측에 형성되고, 연성 회로 기판과 전기적으로 연결되는 연결부, 그리고 상기 절연 필름에 실장되는 구동칩을 포함하고,
상기 배선부는
베이스 필름,
상기 베이스 필름 위에 형성된 금속 패턴,
상기 금속 패턴 위에 증착된 범프 층, 그리고
상기 금속 패턴 및 상기 범프 층을 덮는 도금막
을 포함하고,
상기 범프 층은 미리 형성된 상기 금속 패턴 위에 포토리소그래피 공정을 이용하여 형성된 제1 패턴 내에 증착되며,
상기 금속 패턴과 상기 범프 층은 서로 다른 재질로 이루어진
구동 집적회로 패드. A drive integrated circuit pad for inspecting a display panel, comprising:
An insulating film, a wiring part formed on one side of the insulating film and in contact with an electrode of the display panel, a connection part formed on the other side of the insulating film and electrically connected to the flexible circuit board, and a drive mounted on the insulating film Contains chips,
The wiring portion
Base Film,
A metal pattern formed on the base film,
A bump layer deposited on the metal pattern, and
Plating layer covering the metal pattern and the bump layer
/ RTI >
The bump layer is deposited in a first pattern formed using a photolithography process on the preformed metal pattern,
The metal pattern and the bump layer are made of different materials.
Drive integrated circuit pad. 제10항에 있어서,
상기 제1 패턴의 폭은 상기 금속 패턴의 폭보다 좁은 구동 집적회로 패드.11. The method of claim 10,
And a width of the first pattern is narrower than a width of the metal pattern.
KR1020120092597A 2012-05-14 2012-08-23 Driving integrated circuit pad for testing display panel and method for preparing the same KR101350794B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20120051132 2012-05-14
KR1020120051132 2012-05-14

Publications (2)

Publication Number Publication Date
KR20130127345A KR20130127345A (en) 2013-11-22
KR101350794B1 true KR101350794B1 (en) 2014-02-05

Family

ID=49854968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120092597A KR101350794B1 (en) 2012-05-14 2012-08-23 Driving integrated circuit pad for testing display panel and method for preparing the same

Country Status (1)

Country Link
KR (1) KR101350794B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101651539B1 (en) * 2015-03-10 2016-09-06 주식회사 오킨스전자 Base film for lcd panel test, probe block, probe unit comprising the same
KR20210044356A (en) 2019-10-14 2021-04-23 삼성디스플레이 주식회사 Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152182B1 (en) * 2010-05-04 2012-06-15 주식회사디아이 Probe film used probe block and method for manufacturing thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152182B1 (en) * 2010-05-04 2012-06-15 주식회사디아이 Probe film used probe block and method for manufacturing thereof

Also Published As

Publication number Publication date
KR20130127345A (en) 2013-11-22

Similar Documents

Publication Publication Date Title
KR100614864B1 (en) Printed wiring board and semiconductor device
US9251818B2 (en) Suspension board with circuits for accurate posture angle adjustment, and method for manufacturing the same
US7659605B2 (en) COF board
US20110043238A1 (en) Method of manufacturing needle for probe card using fine processing technology, needle manufactured by the method and probe card comprising the needle
KR100980369B1 (en) Probe Needle Structure and Manufacturing Method of The Same
JP2015518229A (en) Grounding form for flexure of disk drive head suspension
JP5012191B2 (en) MULTILAYER WIRING BOARD, MANUFACTURING METHOD THEREOF, AND PROBE DEVICE
KR100615875B1 (en) Connecting device and method of manufacturing the same
US9313880B2 (en) Printed circuit board, printed circuit board assembly sheet and method of manufacturing the same
KR101350794B1 (en) Driving integrated circuit pad for testing display panel and method for preparing the same
US9955579B2 (en) Printed circuit board having reduced loss of electric signal and method of manufacturing the same
US20120211263A1 (en) Wired circuit board and producing method thereof
US7504839B2 (en) Flexible circuit with micro-sized probe tips and a method of making the same
JP7426560B2 (en) Method for manufacturing plating pattern plate and wiring board
JP2005183464A (en) Wiring circuit board
JP2006202358A (en) Magnetic head suspension and its manufacturing method
KR20130042993A (en) Driving integrated circuit pad, wiring film for testing display panel and method for preparing the same
KR101386122B1 (en) Probe block assembly
US20010038293A1 (en) Projection electrode, its forming method and apparatus for testing an electronic component
JPWO2020144959A1 (en) Manufacturing method of pattern plate for plating and wiring board
KR101786782B1 (en) Film for testing panel
KR20130042994A (en) Driving integrated circuit for testing display panel and method for preparing the same
KR20100081624A (en) Semiconductor chip having bump of high density and method for fabricating the same
KR101008422B1 (en) Printed circuit board manufacturing method
KR20130101425A (en) Probe block and driving integrated circuit for testing display pannel, and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee