KR101348010B1 - Manufacturing method for electrode wire and substrate using the same - Google Patents
Manufacturing method for electrode wire and substrate using the same Download PDFInfo
- Publication number
- KR101348010B1 KR101348010B1 KR1020120028032A KR20120028032A KR101348010B1 KR 101348010 B1 KR101348010 B1 KR 101348010B1 KR 1020120028032 A KR1020120028032 A KR 1020120028032A KR 20120028032 A KR20120028032 A KR 20120028032A KR 101348010 B1 KR101348010 B1 KR 101348010B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- copper
- seed layer
- chromium
- target
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Abstract
본 발명은 기판에 금속 전극 씨드층(seed layer)을 형성하는 방법 및 이에 의해 제조된 기판에 관한 것으로서, 구리와 크롬을 상기 기판상에 증착하여 상기 씨드층을 형성하며, 기판의 표면에 접하는 부분에는 크롬의 혼합비율이 구리의 혼합비율보다 많고, 씨드층의 상부 부분으로 갈수록 구리의 혼합비율이 점차 증가되도록 상기 씨드층의 두께 방향을 따라 구리와 크롬의 조성비율이 점차 변화되도록 증착하고, 씨드층의 두께 방향에 따른 구리와 크롬의 조성비율은 구리타겟과 크롬 타겟에 인가되는 구동전압의 세기 또는 전류량의 제어에 의해 변화되고, 상기 구리타겟에는 RF파워가 인가되고, 상기 크롬 타겟에는 DC파워가 인가되고, 시간의 경과에 따라 구리타겟에 인가되는 RF파워는 일정하게 유지하고 크롬 타겟에 인가되는 DC파워는 점차 감소하도록 제어하여, 기판상에 금속 씨드층을 형성하는데 있어서 여러 층의 멀티레이어 증착 공정을 이용하지 않음으로써, 증착된 전극의 두께가 감소하고, 타겟의 교체를 하지 않음으로써 제조 시간 및 제조 비용을 감소시킬 수 있어 공정을 단순화 시킬 수 있으며, 접착력이 우수한 금속 씨드층을 형성할 수 있ㄱ고, 증착된 기판의 상부 표면을 열처리하여 금속 박막층과 기판 간의 접착력 향상을 위한 별도의 접착층을 제거할 수 있게 된다.The present invention relates to a method for forming a metal electrode seed layer on a substrate, and to a substrate manufactured by the method, wherein the copper and chromium are deposited on the substrate to form the seed layer, and a portion of the substrate contacting the surface of the substrate. The deposition ratio of chromium is greater than that of copper, and the deposition ratio of copper and chromium is gradually changed along the thickness direction of the seed layer so that the mixing ratio of copper gradually increases toward the upper portion of the seed layer. The composition ratio of copper and chromium in the thickness direction of the layer is changed by control of the intensity or current amount of the driving voltage applied to the copper target and the chromium target, and RF power is applied to the copper target, and DC power is applied to the chromium target. The RF power applied to the copper target is kept constant and the DC power applied to the chromium target decreases gradually over time. By controlling the use of multiple layer deposition processes to form a metal seed layer on a substrate, the thickness of the deposited electrode can be reduced, and manufacturing time and manufacturing costs can be reduced by not replacing targets. It is possible to simplify the process, to form a metal seed layer with excellent adhesion, and to heat the upper surface of the deposited substrate to remove a separate adhesive layer for improving the adhesion between the metal thin film layer and the substrate. .
Description
본 발명은 기판에 금속 전극 씨드층(seed layer)을 형성하는 방법 및 이에 의해 제조된 기판에 관한 것으로서, 더욱 상세하게는 기판상에 금속 전극 씨드층을 형성하는데 있어서 종래의 구리층과 크롬층으로 형성되는 다층 박막층으로 형성하지 않고, 하나의 층 내에서 구리와 크롬의 조성이 변화되는 금속 전극 형성방법 및 이에 의해 제조된 기판에 관한 것이다.
The present invention relates to a method for forming a metal electrode seed layer on a substrate and to a substrate produced by the same, and more particularly, to a conventional copper layer and a chromium layer in forming a metal electrode seed layer on a substrate. The present invention relates to a method for forming a metal electrode in which a composition of copper and chromium is changed in one layer without forming a multilayer thin film layer to be formed, and a substrate manufactured thereby.
일반적으로, LCD, 터치패널 등을 포함하는 반도체 소자의 금속배선에 사용되는 재료로서 종래의 알루미늄이나 알루미늄 합금에서 발생되는 전기적 물질이동이나 스파이크 등의 문제점을 해결하기 위하여 전도성이 우수하고 비저항이 작으며 신뢰성이 우수한 구리 및 구리합금이 널리 적용되고 있다. In general, it is a material used for metal wiring of semiconductor devices including LCDs, touch panels, and the like, and has excellent conductivity and low specific resistance in order to solve problems such as electrical material movement and spikes generated in conventional aluminum or aluminum alloy. Copper and copper alloys with excellent reliability have been widely applied.
이러한 구리 및 구리합금을 이용한 금속배선의 형성방법으로서, 한국공개특허 제10-2003-0056913호에 기재된 바와 같이, 반도체 기판에 트랜치를 갖는 층간 절연막을 형성하는 단계와, 상기 트랜치내에 배리어 금속층과 구리 씨드층을 형성하는 단계와, 상기 구리 씨드층상에 구리를 도금하는 단계와, 상기 도금된 구리를 CMP 공정을 통해 상기 트랜치에 매립하여 구리배선을 형성하는 방법이 개시되어 있다. As a method of forming a metal wiring using such copper and copper alloy, as described in Korean Patent Laid-Open No. 10-2003-0056913, forming an interlayer insulating film having a trench in a semiconductor substrate, and forming a barrier metal layer and copper in the trench. A method of forming a seed layer, plating copper on the copper seed layer, and embedding the plated copper in the trench through a CMP process to form a copper wiring are disclosed.
또한, 종래의 금속배선 형성방법에서는, 스크린 프린팅 방법은 미세전극의 형성이 어렵고, 전기도금방법에 의한 금속전극배선의 형성방법은 환경유해성의 문제로 인하여 사용이 곤란하기 때문에, 비용이 고가이기는 하지만 미세전극의 형성이 가능한 증착방법에 의해 형성하고 있다. 증착방법에 의한 금속전극의 형성방법은 종래에는 다층 구리배선을 갖는 금속전극의 제조방법으로서, 도 1에 나타낸 바와 같이, 기판 위에 마스크를 부착시킨 후 기판과 접착력이 우수한 크롬층을 증착시키고, 이후 구리층을 증착시켜서 구리 씨드층을 형성하여 기판과의 접착력을 향상시키는 씨드층 형성방법에 의해 제조되는 방안이 제시되고 있다. In addition, in the conventional metal wiring forming method, the screen printing method is difficult to form the fine electrode, and the method of forming the metal electrode wiring by the electroplating method is difficult to use due to environmental problems, but the cost is high. It is formed by the evaporation method which can form a microelectrode. The method of forming a metal electrode by a deposition method is conventionally a method of manufacturing a metal electrode having a multi-layer copper wiring. As shown in FIG. 1, a chromium layer having excellent adhesion with the substrate is deposited after attaching a mask to a substrate. A method of manufacturing by a seed layer forming method of forming a copper seed layer by depositing a copper layer to improve adhesion to a substrate has been proposed.
그러나, 상기 종래기술에서는, 기판과 금속박막층의 접착력 향상을 위하여 각기 서로 다른 재료를 이용하여 다층막을 형성하여야 하므로, 증착되는 전극의 두께가 두꺼워진다고 하는 문제점이 있었다. However, in the prior art, since the multilayer film must be formed using different materials to improve adhesion between the substrate and the metal thin film layer, there is a problem that the thickness of the electrode to be deposited becomes thick.
또한, 상기 종래기술에서는, 기판상에 여러 층의 멀티 증착공정을 거쳐야 하기 때문에 다층을 형성하는 각각의 층에 증착하기 위한 타겟을 각각의 공정마다 교체하여야 하므로, 금속배선의 형성을 위한 제조시간 및 제조 비용이 많이 든다고 하는 문제점이 있었다. In addition, in the prior art, since the multiple deposition process of several layers on the substrate has to be performed, the target for deposition on each layer forming the multilayer must be replaced for each process, so that the manufacturing time for forming the metal wiring and There was a problem that the manufacturing cost is high.
본 발명은 상술한 종래기술의 문제점을 해결하고자 하는 것으로서, 본 발명의 목적은 기판상에 배선전극을 위한 금속 전극 씨드층을 형성하는데 있어서 특정한 한 가지 재료를 각각 한 층으로 이용하지 않고 동일층내에서 재료의 조성비가 변화하는 씨드층을 형성함으로써, 원하는 전극이 기판과의 접착력을 보다 우수하게 형성하면서도 제조 시간 및 제조 비용을 감소시킬 수 있어 전체 공정을 단순화 시킬 수 있는 금속 배선전극의 형성방법 및 이에 의해 제조된 기판을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention aims to solve the above-mentioned problems of the prior art, and an object of the present invention is to form a metal electrode seed layer for a wiring electrode on a substrate in the same layer without using one specific material in each layer. By forming a seed layer in which the composition ratio of the material is changed, a method for forming a metal wiring electrode which can simplify the entire process by reducing the manufacturing time and manufacturing cost while the desired electrode forms better adhesion to the substrate, and thus It is to provide a substrate produced by.
또한, 본 발명의 다른 목적은 금속 박막층과 기판 간의 접착력 향상을 위해 별도의 다른 재료를 이용하여 다층막을 형성하지 않고 금속 전극 씨드층을 형성하고, 씨드층 위에 전해 또는 무전해 도금방법을 이용하여 구리 도금을 하여 전도도가 우수하고 접착력이 우수한 기판 배선전극 형성 방법 및 이에 의해 제조된 기판을 제공하는 것이다.
In addition, another object of the present invention is to form a metal electrode seed layer without forming a multilayer film by using a different material to improve the adhesion between the metal thin film layer and the substrate, the copper on the seed layer using an electrolytic or electroless plating method The present invention provides a method for forming a substrate wiring electrode having excellent conductivity and excellent adhesion by plating, and a substrate manufactured thereby.
상술한 목적을 달성하기 위하여, 본 발명에 의한 씨드층의 증착에 의하여 기판 배선전극의 형성은, 구리와 크롬을 상기 기판상에 증착하여 상기 씨드층을 형성하며, 기판의 표면에 접하는 부분에는 크롬의 혼합비율이 구리의 혼합비율보다 많고, 상기 씨드층은 기판의 표면에 접하는 부분에서는 크롬의 혼합비율이 구리의 혼합비율보다 많고 기판의 표면에 접하는 부분으로부터 씨드층의 상부 부분을 향하여 상기 씨드층의 두께 방향을 따라 구리의 혼합비율이 점차 증가하며, 상기 씨드층의 두께 방향에 따른 구리와 크롬의 조성비율은 구리타겟과 크롬타겟에 인가되는 구동전압의 세기 또는 전류량의 제어에 의해 변화되며, 상기 구리타겟에는 RF파워가 인가되고, 상기 크롬타겟에는 DC파워가 인가되는 것을 특징으로 한다.In order to achieve the above object, the formation of the substrate wiring electrode by the deposition of the seed layer according to the present invention, by depositing copper and chromium on the substrate to form the seed layer, the portion of the chromium in contact with the surface of the substrate The mixing ratio of is greater than the mixing ratio of copper, the seed layer is in the portion in contact with the surface of the substrate, the mixing ratio of chromium is more than the mixing ratio of copper and in contact with the surface of the substrate from the portion facing the upper portion of the seed layer The mixing ratio of copper is gradually increased along the thickness direction of, and the composition ratio of copper and chromium in the thickness direction of the seed layer is changed by controlling the strength or amount of current applied to the copper target and the chromium target. RF power is applied to the copper target, and DC power is applied to the chrome target.
삭제delete
삭제delete
삭제delete
여기서, 상기 씨드층의 증착이 완료된 기판에 RTA(rapid thermal process)에서 열처리하는 단계를 구비하는 것을 특징으로 한다. Here, the step of heat-treating the RTA (rapid thermal process) to the substrate on which the seed layer is completed is characterized in that it comprises.
또한, 본 발명은 상술한 방법에 의해 제조된 씨드층을 포함하는 기판을 특징으로 한다.
The present invention also features a substrate comprising a seed layer produced by the method described above.
상술한 구성을 가지는 본 발명에 의하면, 기판상에 금속 씨드층을 형성하는데 있어서 여러 층의 멀티레이어 증착 공정을 이용하지 않음으로써, 증착된 전극의 두께가 감소하고, 타겟의 교체를 하지 않음으로써 제조 시간 및 제조 비용을 감소시킬 수 있어 공정을 단순화 시킬 수 있으며, 접착력이 우수한 금속 씨드층을 형성할 수 있다. According to the present invention having the above-described configuration, by not using a multilayer deposition process of several layers in forming a metal seed layer on the substrate, the thickness of the deposited electrode is reduced, and the target is not replaced. The time and manufacturing cost can be reduced to simplify the process and to form a metal seed layer having excellent adhesion.
또한, 증착된 기판의 상부 표면을 열처리하여 금속 박막층과 기판 간의 접착력 향상을 위한 별도의 접착층을 제거할 수 있게 된다.
In addition, by heat-treating the upper surface of the deposited substrate it is possible to remove a separate adhesive layer for improving the adhesion between the metal thin film layer and the substrate.
도 1은 종래기술에 의한 씨드층의 다층 구조를 나타내는 도면이다.
도 2는 본 발명에 의한 씨드층의 형성을 나타내는 도면이다.
도 3은 본 발명에 의한 씨드층의 형성방법을 설명하는 순서도이다.
도 4는 본 발명에 의한 씨드층의 형성을 위한 스퍼터의 개략도이다.
도 5a는 본 발명에 의한 씨드층의 SEM을 나타내는 도면, 도 5b는 씨드층의 XRF측정도이다.
도 6a는 본 발명에 의한 씨드층의 접촉력을 측정한 것을 나타내는 도면, 도 6b는 본 발명에 의한 씨드층의 열처리에 의한 접촉각의 변화를 나타내는 도면이다. 1 is a view showing a multilayer structure of a seed layer according to the prior art.
2 is a view showing the formation of a seed layer according to the present invention.
3 is a flowchart illustrating a method of forming a seed layer according to the present invention.
4 is a schematic diagram of a sputter for forming a seed layer according to the present invention.
5A is a view showing an SEM of the seed layer according to the present invention, and FIG. 5B is an XRF measurement diagram of the seed layer.
FIG. 6A is a view showing measurement of contact force of the seed layer according to the present invention, and FIG. 6B is a view showing change of contact angle due to heat treatment of the seed layer according to the present invention.
이하, 첨부된 도면을 참조하여 본 발명에 의한 기판 배선전극 형성방법 및 이에 의해 제조된 기판에 대하여 실시예로써 상세하게 설명한다.
Hereinafter, a method for forming a substrate wiring electrode according to the present invention and a substrate manufactured by the method will be described in detail with reference to the accompanying drawings.
본 실시예에 있어서, 배선전극은 터치패널용 배선전극을 예로 하였으나, 반드시 이에 한정되지 않고, LCD, 기타 반도체 소자의 배선전극에 적용될 수 있음은 물론이다. In the present embodiment, the wiring electrode is a wiring electrode for a touch panel as an example, but is not necessarily limited thereto, and the wiring electrode may be applied to the wiring electrodes of LCDs and other semiconductor devices.
또한, 본 발명에 의한 기판 배선전극의 형성방법은 미세전극패턴의 형성에 유리한 씨드층의 증착에 의하여 기판의 배선전극을 형성하는 방법에 적용된다. Further, the method for forming a substrate wiring electrode according to the present invention is applied to a method for forming a wiring electrode of a substrate by deposition of a seed layer, which is advantageous for forming a fine electrode pattern.
또한, 본 발명에 있어서, 기판상에 마스크(4)의 부착 및 제거는 종래기술에 의한 방법과 동일하므로 중복된 설명은 생략한다.
Incidentally, in the present invention, the attachment and removal of the
도 2 내지 도 4에 나타낸 바와 같이, 본 발명에 의한 기판 배선전극의 형성방법은 구리(Cu)와 크롬(Cr)에 의해 기판(1)상에 씨드층(2)을 형성하는 것을 특징으로 한다. 2 to 4, the method for forming a substrate wiring electrode according to the present invention is characterized in that the
본 실시예에 있어서, 상기 씨드층(2)은, 종래기술에서와 같이 구리와 크롬이 각각의 층을 형성하는 다층 박막 구조로 형성되지 않고, 상기 씨드층 내에서 구리와 크롬의 혼합비율이 상기 씨드층의 두께를 따라 점차 변화되도록 구성된다. In the present embodiment, the
즉, 상기 씨드층의 두께 방향을 따라 기판의 표면에 접하는 부분에는 기판과의 접착력이 우수한 크롬의 혼합비율이 구리의 혼합비율보다 많고, 씨드층의 상부 부분으로 갈수록 전도성이 우수한 구리의 혼합비율이 점차 증가되도록 구리와 크롬의 조성비율이 점차 변화되도록 증착된다. That is, in the portion of the seed layer in contact with the surface of the substrate along the thickness direction, the mixing ratio of chromium having excellent adhesion to the substrate is higher than that of copper, and the mixing ratio of copper having excellent conductivity toward the upper portion of the seed layer is increased. The composition ratio of copper and chromium is gradually changed so as to increase gradually.
본 실시예에 있어서, 상기 기판은 유리기판인 것을 예로 하였으나, 반드시 이에 한정되지 않고 알루미나 등의 세라믹 기판, 플라스틱 기판, 고분자 플라스틱 필름과 같이, 그 상부에 금속 패턴이 형성되어 전자기기에 적용될 수 있는 다양한 형태와 재질의 기판을 포함할 수 있다. 또한, 유리기판의 재질로는, 예를 들면 소다라임 유리, 파이렉스 유리, 강화 유리 등이 적용 가능하다.In the present embodiment, the substrate is a glass substrate, for example, but is not necessarily limited thereto, such as a ceramic substrate such as alumina, a plastic substrate, and a polymer plastic film, a metal pattern may be formed thereon and applied to an electronic device. It may include a substrate of various shapes and materials. In addition, as a material of a glass substrate, soda-lime glass, Pyrex glass, tempered glass, etc. are applicable, for example.
또한, 본 실시예에 있어서, 배선전극의 형성을 위한 씨드층의 금속 박막층 재질로서, 구리(Cu), 크롬(Cr), 크롬계 합금, 구리계 합금이 적용되는 것을 예로 한다.
In this embodiment, as the metal thin film layer material of the seed layer for forming the wiring electrode, copper (Cu), chromium (Cr), chromium-based alloy, copper-based alloy is used as an example.
상술한 바와 같이, 상기 씨드층의 두께 방향에 따른 구리와 크롬의 조성비율은, 구리타겟(14a)과 크롬 타겟(13a)에 인가되는 구동전압의 세기 또는 전류량의 제어에 의해 변화될 수 있다. As described above, the composition ratio of copper and chromium in the thickness direction of the seed layer may be changed by controlling the intensity or current amount of the driving voltage applied to the copper target 14a and the chromium target 13a.
즉, 도 4에 나타낸 바와 같이, 우선 챔버(10)내로 배선전극을 형성할 기판(1)을 이송하고 히터(12)에 안착시킨다. 그런 다음, 챔버내에 아르곤 가스를 도입하면서 히터(12)에 기판 바이어스(11)에 의해 전원을 인가하여 히터를 가열한다. That is, as shown in FIG. 4, first, the
그런 다음, 상기 구리타겟(14a)에는 구리타겟용 스퍼터(14)를 이용하여 RF파워를 인가하고, 동시에 상기 크롬 타겟(13a)에는 크롬타겟용 스퍼터(13)를 이용하여 DC파워를 인가한다. 이에 따라, 상기 기판의 상부표면은 SiO2와 같은 별도의 접착층을 형성하지 않고도 금속 박막층의 형성이 가능하게 된다. Then, RF power is applied to the copper target 14a using the
이 때, DC파워와 RF파워는 전압파워가 각각 다르기 때문에, 기판의 표면에 접착하는 상기 씨드층의 하단부분은 Cr-rich 상태가 된다. 그런 다음, 시간의 경과에 따라 상기 구리타겟에 인가되는 RF파워는 일정하게 유지하면서 크롬 타겟에 인가되는 DC파워는 점차 감소하도록 제어한다. At this time, since the DC power and the RF power have different voltage powers, the lower end portion of the seed layer adhered to the surface of the substrate is in a Cr-rich state. Then, while the RF power applied to the copper target is kept constant over time, the DC power applied to the chromium target is controlled to gradually decrease.
이 때, 구리와 크롬이 증착되는 동안에 상기 챔버 내부에서 상기 기판은 회전하게 된다. 상기 기판의 회전에 의해 상기 기판상에는 구리와 크롬이 기판의 전체 면적을 통해 균일하게 증착이 이루어진다. At this time, the substrate is rotated inside the chamber while copper and chromium are deposited. By the rotation of the substrate, copper and chromium are uniformly deposited on the substrate through the entire area of the substrate.
그런 다음, DC 파워가 줄어들게 되면서 구리와 크롬의 혼합비율이 크롬의 양은 점차 줄어들고 구리의 양은 점차 늘어나게 된다. DC파워가 0이 되면서 증착은 완료된다. Then, as the DC power decreases, the mixing ratio of copper and chromium gradually decreases the amount of chromium and increases the amount of copper. The deposition is complete as the DC power goes to zero.
본 실시예에 있어서, 상기 구리 및 크롬의 증착은 스퍼터링, e-beam, CVD, PVD 방법에 의해 증착될 수 있다.
In the present embodiment, the deposition of copper and chromium may be deposited by sputtering, e-beam, CVD, PVD methods.
이로써, 기판상에 배선전극을 위한 금속 전극 씨드층을 형성하는데 있어서 특정한 한 가지 재료를 각각 한 층으로 이용하지 않고 동일층내에서 구리와 크롬의 재료의 조성비가 변화하는 씨드층을 형성함으로써, 동일 씨드층 내에서 기판에 접하는 측에는 접착력이 우수한 크롬의 혼합비율이 많고, 그 상부로 갈수록 전도성이 우수한 구리의 혼합비율이 많도록 구성할 수 있으므로, 원하는 전극이 기판과의 접착력을 보다 우수하게 형성하면서도, 동일 챔버 내에서 타겟을 교체하지 않고도 구리와 크롬의 조성이 변화되는 씨드층을 형성할 수 있어서 제조 시간 및 제조 비용을 감소시킬 수 있어 전체 공정을 단순화시킬 수 있다.
Thereby, in forming the metal electrode seed layer for wiring electrode on a board | substrate, the same seed is formed by forming the seed layer which changes the composition ratio of the material of copper and chromium in the same layer, without using each specific one material as one layer. On the side of the layer in contact with the substrate, the mixing ratio of chromium having excellent adhesion is high, and the mixing ratio of copper having high conductivity is increased toward the upper portion thereof, so that the desired electrode can form better adhesion with the substrate. A seed layer in which the composition of copper and chromium is changed can be formed in the same chamber without replacing the target, thereby reducing manufacturing time and manufacturing cost, thereby simplifying the overall process.
상술한 바와 같이 형성된 본 발명에 의한 씨드층의 SEM측정도를 도 5a에, 씨드층의 조성변화 구리/크롬 박막의 XRF측정도를 도 5b에 나타내었다. The SEM measurement diagram of the seed layer according to the present invention formed as described above is shown in FIG. 5A, and the XRF measurement diagram of the composition-change copper / chromium thin film of the seed layer is shown in FIG. 5B.
또한, 상술한 바와 같이 형성된 본 발명에 의한 씨드층의 Tape test의 결과를 도 6a에 나타냈었다. 도 6a에 나타낸 바와 같이, 본 발명에 의한 동일층 내에서 조성이 변화되는 구리/크롬의 단일층에 의한 씨드층의 접착력은 구리와 크롬이 각각의 층으로 형성된 다층의 씨드층에 비하여 접착력이 대략 50% 정도 증가한 것을 알 수 있다.
Moreover, the result of the tape test of the seed layer by this invention formed as mentioned above was shown to FIG. 6A. As shown in FIG. 6A, the adhesion of the seed layer by the single layer of copper / chromium in which the composition is changed in the same layer according to the present invention is higher than that of the multilayer seed layer in which copper and chromium are formed in respective layers. It can be seen that the 50% increase.
한편, 상술한 바와 같이 씨드층의 증착이 완료된 기판은 열처리를 통해 접착력을 더욱 향상시킬 수 있다. Meanwhile, as described above, the substrate on which the seed layer is deposited may be further improved through heat treatment.
즉, 증착이 완료된 상기 기판을 RTA(rapid thermal process)에서 열처리를 통해 접착력을 향상시킨다. 본 실시예에 있어서는, RTA 내부를 진공상태로 유지하여 질소 분위기에서 1시간 동안 열처리를 하는 것을 예로 하였으나, 반드시 이에 한정되지 않고, 열처리 온도와 열처리 분위기, 열처리 시간은 적절한 범위내에서 조절이 가능하다.That is, the adhesion is improved through heat treatment of the substrate on which deposition is completed in a rapid thermal process (RTA). In this embodiment, the heat treatment for 1 hour in a nitrogen atmosphere by maintaining the inside of the RTA in a vacuum state, but not necessarily limited to this, heat treatment temperature, heat treatment atmosphere, heat treatment time can be adjusted within an appropriate range. .
상기한 바와 같이, 단일층 내에서 조성이 변화되는 씨드층에 열처리를 할 때에, 열처리 온도별 접촉각을 도 6b에 나타낸다. 도 6b에 나타낸 바와 같이, 단일층 내에서 조성이 변화되는 구리/크롬의 단일층 박막은 열처리 온도에 따라 접촉각이 각각 250℃에서는 2배, 350℃에서는 3.5배, 450℃에서는 4배가 증가함을 알 수 있고, 이로써 씨드층의 증착이 완료된 기판은 열처리를 통해 접착력을 더욱 향상시킬 수 있음을 알 수 있다.
As mentioned above, when heat-processing the seed layer whose composition changes in a single layer, the contact angle according to heat processing temperature is shown in FIG. 6B. As shown in FIG. 6B, the copper / chromium single layer thin film whose composition is changed in the single layer has a contact angle of 2 times at 250 ° C., 3.5 times at 350 ° C., and 4 times at 450 ° C., depending on the heat treatment temperature. It can be seen that, by this, the substrate on which the deposition of the seed layer is completed can be further improved through the heat treatment.
또한, 상기 씨드층의 형성후에 상기 씨드층의 상부에 구리도금층을 전해도금 또는 무전해 도금방법을 이용하여 형성하여 전도성을 더욱 향상시킬 수 있고, 상술한 방법에 의해 배선전극이 형성된 기판이 완료된다.
In addition, after the seed layer is formed, a copper plating layer may be formed on the seed layer using an electroplating method or an electroless plating method to further improve conductivity, and the substrate on which the wiring electrode is formed is completed by the method described above. .
본 실시예는 본 발명에 포함되는 기술적 사상의 일부를 명확하게 나타낸 것에 불과하며, 본 발명의 명세서에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형예와 구체적인 실시예는 모두 본 발명의 기술적 사상에 포함되는 것은 자명하다.
It is to be understood that both the foregoing general description and the following detailed description of the present invention are exemplary and explanatory and are intended to be exemplary and explanatory only and are not to be construed as limiting the scope of the inventive concept. And it is obvious that it is included in the technical idea of the present invention.
1 : 기판
2 : 씨드층
3 : 구리도금층
10 : 챔버
13 : 크롬타겟용 스퍼터
13a : 크롬 타겟
14 : 구리타겟용 스퍼터
14a : 구리타겟1: substrate
2: seed layer
3: copper plating layer
10: chamber
13: Sputter for chrome target
13a: chrome target
14: Sputter for copper target
14a: Copper target
Claims (6)
구리와 크롬을 상기 기판상에 증착하여 상기 씨드층을 형성하며, 기판의 표면에 접하는 부분에는 크롬의 혼합비율이 구리의 혼합비율보다 많고, 상기 씨드층은 기판의 표면에 접하는 부분에서는 크롬의 혼합비율이 구리의 혼합비율보다 많고 기판의 표면에 접하는 부분으로부터 씨드층의 상부 부분을 향하여 상기 씨드층의 두께 방향을 따라 구리의 혼합비율이 점차 증가하며,
상기 씨드층의 두께 방향에 따른 구리와 크롬의 조성비율은 구리타겟과 크롬타겟에 인가되는 구동전압의 세기 또는 전류량의 제어에 의해 변화되며,
상기 구리타겟에는 RF파워가 인가되고, 상기 크롬타겟에는 DC파워가 인가되는 것을 특징으로 하는 기판 배선전극의 형성방법.
In the method of forming the wiring electrode of the substrate by deposition of a seed layer,
Copper and chromium are deposited on the substrate to form the seed layer, and the mixing ratio of chromium is greater than the mixing ratio of copper in the portion contacting the surface of the substrate, and the seed layer is mixing of chromium in the portion contacting the surface of the substrate. The mixing ratio of copper is gradually increased along the thickness direction of the seed layer toward the upper portion of the seed layer from the portion which is higher than the mixing ratio of copper and in contact with the surface of the substrate,
The composition ratio of copper and chromium in the thickness direction of the seed layer is changed by controlling the intensity of the driving voltage or the amount of current applied to the copper target and the chromium target.
RF power is applied to the copper target, DC power is applied to the chromium target.
상기 씨드층의 증착이 완료된 기판에 RTA(rapid thermal process)에서 열처리하는 단계를 구비하는 것을 특징으로 하는 기판 배선전극의 형성방법.
The method of claim 1,
And heat-treating the substrate on which the seed layer is deposited in a rapid thermal process (RTA).
A substrate comprising a seed layer prepared by the method for forming a substrate wiring electrode according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120028032A KR101348010B1 (en) | 2012-03-20 | 2012-03-20 | Manufacturing method for electrode wire and substrate using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120028032A KR101348010B1 (en) | 2012-03-20 | 2012-03-20 | Manufacturing method for electrode wire and substrate using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130106481A KR20130106481A (en) | 2013-09-30 |
| KR101348010B1 true KR101348010B1 (en) | 2014-01-08 |
Family
ID=49454324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120028032A KR101348010B1 (en) | 2012-03-20 | 2012-03-20 | Manufacturing method for electrode wire and substrate using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101348010B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102337237B1 (en) * | 2019-05-08 | 2021-12-08 | 도레이첨단소재 주식회사 | Laminate structure, flexible copper clad laminate film including the same, method of manufacturing the laminate structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000047659A (en) * | 1998-12-02 | 2000-07-25 | 포만 제프리 엘 | Enhancing copper electromigration resistance with indium and oxygen lamination |
| KR20070010612A (en) * | 2005-07-19 | 2007-01-24 | 삼성전자주식회사 | Method for deposing catalytic metal using magnetron sputter device |
| KR20090031103A (en) * | 2007-09-21 | 2009-03-25 | 삼성전자주식회사 | Semiconductor device and method for fabricating metal gate of the semiconductor device |
| KR20100093138A (en) * | 2008-01-28 | 2010-08-24 | 도쿄엘렉트론가부시키가이샤 | Semiconductor device manufacturing method, semiconductor device, electronic device, semiconductor manufacturing apparatus and storage medium |
-
2012
- 2012-03-20 KR KR1020120028032A patent/KR101348010B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000047659A (en) * | 1998-12-02 | 2000-07-25 | 포만 제프리 엘 | Enhancing copper electromigration resistance with indium and oxygen lamination |
| KR20070010612A (en) * | 2005-07-19 | 2007-01-24 | 삼성전자주식회사 | Method for deposing catalytic metal using magnetron sputter device |
| KR20090031103A (en) * | 2007-09-21 | 2009-03-25 | 삼성전자주식회사 | Semiconductor device and method for fabricating metal gate of the semiconductor device |
| KR20100093138A (en) * | 2008-01-28 | 2010-08-24 | 도쿄엘렉트론가부시키가이샤 | Semiconductor device manufacturing method, semiconductor device, electronic device, semiconductor manufacturing apparatus and storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130106481A (en) | 2013-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101172112B1 (en) | Touch screen and method of manufactureing the same | |
| KR100885664B1 (en) | Method for manufacturing thick film using high rate and high density magnetron sputtering way | |
| TWI522019B (en) | Layer 2 flexible wiring substrate and flexible wiring board and manufacturing method thereof | |
| US6331811B2 (en) | Thin-film resistor, wiring substrate, and method for manufacturing the same | |
| JP3766453B2 (en) | Transparent conductive film and method for producing the same | |
| CN106571173A (en) | High-temperature-resistant composite and transparent conductive film, preparation method thereof and application thereof | |
| KR101348010B1 (en) | Manufacturing method for electrode wire and substrate using the same | |
| KR100867756B1 (en) | Method for manufacturing substrate of ceramics pcb using high rate and high density magnetron sputtering way | |
| JPH0983134A (en) | Flexible printed circuit board | |
| CN105898998A (en) | Circuit board preparation method and circuit board | |
| US20160163984A1 (en) | Production of a gate electrode by dewetting silver | |
| JPWO2010074056A1 (en) | Flexible laminate and flexible electronic circuit board formed using the laminate | |
| Hao et al. | Magnetron sputtering electrode on the BaTiO3-based PTCR ceramics and the effect of heat treatment on their properties | |
| JP2005262707A (en) | Copper-clad laminated film and material for flexible circuit board | |
| KR20150062557A (en) | Method of forming amorphous alloy film and printed wiring board obtained by said forming method | |
| KR101174359B1 (en) | Multi-component metal oxide based transparency electrode having metal layer and manufacturing method thereof | |
| JP2020010034A (en) | Wiring formation method of substrate lateral face part | |
| CN205546196U (en) | Rigidity base plate | |
| US20100300731A1 (en) | Flexible circuit board material and method for producing the same | |
| JPS6156637B2 (en) | ||
| WO2002053806A3 (en) | Electrochemical coating device and method | |
| WO2023149007A1 (en) | Electroconductive film for circuit substrate, and method for producing electroconductive film for circuit substrate | |
| TWI636147B (en) | Composite target | |
| Cordill et al. | Materials Engineering for Flexible Metallic Thin Film Applications. Materials 2022, 15, 926 | |
| JPH07114979A (en) | Transparent flat heater and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161128 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171129 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20181122 Year of fee payment: 6 |