KR101333144B1 - Wafer die align jig - Google Patents

Wafer die align jig Download PDF

Info

Publication number
KR101333144B1
KR101333144B1 KR1020120116385A KR20120116385A KR101333144B1 KR 101333144 B1 KR101333144 B1 KR 101333144B1 KR 1020120116385 A KR1020120116385 A KR 1020120116385A KR 20120116385 A KR20120116385 A KR 20120116385A KR 101333144 B1 KR101333144 B1 KR 101333144B1
Authority
KR
South Korea
Prior art keywords
guide
guide member
semiconductor chip
rod
push block
Prior art date
Application number
KR1020120116385A
Other languages
Korean (ko)
Inventor
김선경
곽기영
Original Assignee
주식회사 에스에이치엘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스에이치엘 filed Critical 주식회사 에스에이치엘
Priority to KR1020120116385A priority Critical patent/KR101333144B1/en
Application granted granted Critical
Publication of KR101333144B1 publication Critical patent/KR101333144B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Abstract

A semiconductor chip alignment device used to test a semiconductor device is disclosed. The semiconductor chip alignment device of the present invention comprises a casing surrounding the outside; an absorption jig installing a semiconductor chip on the casing; an inspection table in which a first guide hole and a second guide hole connected to the absorption jig vertically are formed in the vertical direction; a first guide member including a first alignment rod exposed to the outside by passing through the first guide hole and moving along a first guide rod; a second guide member including a second alignment rod exposed to the outside by passing through the second guide hole and moving in the direction perpendicular to the first guide member along a second guide rod; a first push block supporting the first guide member; a first cylinder moving the first push block; a second push block supporting the second guide member; and a second cylinder moving the second push block.

Description

반도체 칩 정렬 장치{WAFER DIE ALIGN JIG}Semiconductor Chip Aligner {WAFER DIE ALIGN JIG}

본 발명은 반도체 칩 정렬장치에 관한 것으로, 더욱 상세하게는 반도체 소자의 테스트에 사용되는 반도체 칩 정렬 장치에 관한 것이다.The present invention relates to a semiconductor chip aligning apparatus, and more particularly, to a semiconductor chip aligning apparatus used for testing a semiconductor element.

일반적으로, 생산라인에서 생산 완료된 반도체 소자들은 출하 전에 양품인지 불량품인지의 여부를 판별하기 위한 테스트를 거치게 된다.In general, semiconductor devices produced in a production line are subjected to a test for determining whether they are good or defective before shipping.

기판 상에 완성된 반도체 소자는 전기적인 테스트 공정(EDS, Electric Die Sorting)을 통해 양품 또는 불량품으로 구분된다. 상기 반도체 소자를 전기적으로 테스트하기 위해서, 반도체 소자에 포함되는 신호 패드에 프로브 핀을 접촉시키고, 상기 프로브 핀을 통해 전기적 신호를 입출력한다. The semiconductor device completed on the substrate is classified as good or defective through an electrical test process (EDS). In order to electrically test the semiconductor device, a probe pin is contacted with a signal pad included in the semiconductor device, and an electrical signal is input and output through the probe pin.

테스트 공정(EDS) 공정은 불량이 발생된 반도체 소자를 리페어 하고, 리페어 불가능한 반도체 소자들을 조기에 제거함으로써, 어셈블리 공정 및 패키지 검사에 소요되는 시간과 비용을 줄이고, 아울러 반도체 소자의 불량 원인을 분석하여 이를 제거하는 공정이다.The test process (EDS) repairs failed semiconductor devices and eliminates non-repairable semiconductor devices early, reducing the time and cost required for assembly and package inspection, and analyzing the causes of failure of semiconductor devices. It is a process of removing it.

테스트 공정은 번인 공정, 프리 레이저 공정, 레이저 리페어 공정 및 포스트 레이저 공정으로 이루어진다. 번인 공정은 웨이퍼 상에 형성된 복수 개의 반도체 디바이스에 과도한 스트레스를 가한 후에 스트레스를 견디지 못한 반도체 소자를 조기에 제거하는 공정이고, 프리-레이저 공정은 반도체 소자에 특정 전류를 인가함으로써 반도체 소자의 정상 및 불량 여부를 테스트한 후 불량이 발생된 반도체 소자의 위치를 어드레스화하는 공정이고, 레이저 리페어 공정은 프리-레이저 공정에서 발생된 데이터를 기준으로 하여 불량이 발생된 반도체 소자에 레이저 빔을 주사하여 반도체 소자를 수리하는 공정이고, 포스트-레이저 공정은 리페어된 반도체 소자의 정상 동작 여부를 테스트하는 공정이다.The test process consists of a burn-in process, a free laser process, a laser repair process and a post laser process. The burn-in process is a process of early removing a semiconductor device that has not endured stress after applying excessive stress to a plurality of semiconductor devices formed on the wafer, and the pre-laser process applies a specific current to the semiconductor device, thereby causing a normal and failure of the semiconductor device. After testing whether or not the address of the semiconductor device has a defect addressing process, the laser repair process is based on the data generated in the pre-laser process by scanning a laser beam on the semiconductor device that has a defect is a semiconductor device Is a process of repairing and the post-laser process is a process of testing whether the repaired semiconductor device is in normal operation.

따라서, 전기적 테스트가 정확하게 수행되기 위해서는 반도체 칩의 신호 패드에 프로브 핀을 정확하게 접촉시키는 것이 중요하다.Therefore, in order for the electrical test to be performed correctly, it is important to accurately contact the probe pins with the signal pad of the semiconductor chip.

특히, 웨이퍼에서 개별적으로 분리된 반도체 칩의 패드에 프로브 핀을 접촉하기 위해서는 분리된 반도체 칩을 검사 테이블에서 정렬시키는 것이 필요하다.In particular, in order to contact the probe pins to the pads of semiconductor chips that are individually separated from the wafer, it is necessary to align the separated semiconductor chips on an inspection table.

공개특허 제 10-2010-0006493호Patent Publication No. 10-2010-0006493

본 발명은 상술한 종래 문제점을 감안하여 안출한 것으로, 그 목적은 반도체 칩을 테스트 장비에 정렬하여 검사를 용이하게 하며, 동시에 다양한 크기의 반도체 칩의 정렬에 사용할 수 있는 반도체 칩 정렬장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional problems, and an object thereof is to provide a semiconductor chip aligning device which can be used to align semiconductor chips to test equipment to facilitate inspection and at the same time to align semiconductor chips of various sizes. will be.

또한, 자력을 이용한 결합부재를 사용하여 완충 작용을 가지므로, 반도체 칩의 변형 손상을 줄일 수 있는 반도체 칩 정렬장치를 제공하는 것이다.In addition, the use of the coupling member using a magnetic force has a buffering action, to provide a semiconductor chip alignment device that can reduce the deformation damage of the semiconductor chip.

상기한 과제해결을 위한 본 발명의 반도체 칩 정렬 장치는 외부를 둘러싸는 케이싱; 상기 케이싱 상에 반도체 칩이 안착되는 흡착 지그, 및 상기 흡착 지그에 상하로 연통하며 서로 간에 수직방향으로 형성된 제1 가이드홀 및 제2 가이드홀이 형성된 검사 테이블; 상기 제1 가이드홀을 관통하여 외부에 노출된 제1 정렬봉을 구비하며, 제1 가이드봉을 따라서 이동 가능한 제1 가이드 부재; 상기 제2 가이드홀을 관통하여 외부에 노출된 제2 정렬봉을 구비하며, 제2 가이드봉을 따라서 상기 제1 가이드 부재와 서로 간에 수직방향으로 이동 가능한 제2 가이드 부재; 상기 제1 가이드 부재를 지지하는 제1 푸쉬블럭과, 상기 제1 푸쉬블럭을 이동 가능하게 하는 제1 실린더; 및 상기 제2 가이드 부재를 지지하는 제2 푸쉬블럭과, 상기 제2 푸쉬블럭을 이동 가능하게 하는 제2 실린더를 포함한다.The semiconductor chip alignment apparatus of the present invention for solving the above problems is a casing surrounding the outside; An inspection table on which the semiconductor chip is seated on the casing, and an inspection table in which the first guide hole and the second guide hole are vertically connected to each other and vertically communicate with the suction jig; A first guide member having a first alignment rod exposed to the outside through the first guide hole and movable along the first guide rod; A second guide member having a second alignment rod exposed to the outside through the second guide hole, the second guide member being movable in a vertical direction between the first guide member and each other along a second guide rod; A first push block for supporting the first guide member and a first cylinder for moving the first push block; And a second push block for supporting the second guide member, and a second cylinder for moving the second push block.

본 발명에 있어서, 상기 흡착 지그에는 흡착 구멍이 형성되어 흡착 구멍을 진공화함으로써, 반도체 칩을 흡착 지그에 대해 흡착 유지할 수 있다.In the present invention, adsorption holes are formed in the adsorption jig, and the adsorption holes can be vacuumized to adsorb and hold the semiconductor chip against the adsorption jig.

본 발명에 있어서, 상기 제1 및 제2 가이드 부재와 이들을 지지하는 제1 및 제2 푸쉬블럭 사이에는 자력을 이용한 결합부재가 개재될 수 있다.In the present invention, a coupling member using a magnetic force may be interposed between the first and second guide members and the first and second push blocks supporting the first and second guide members.

본 발명에 있어서, 상기 제1 가이드봉을 따라서 이동 가능한 제1 가이드 부재는, 제1 프레임과 다수의 결합 프레임의 일측 바 사이에서 상기 제1 가이드봉이 타측 방향으로 배치되며, 상기 제1 가이드봉을 관통하여 상기 제1 가이드 부재가 배치되어 타측 방향으로 이동 가능하며, 상기 제2 가이드봉을 따라서 상기 제1 가이드 부재와 서로 간에 수직방향으로 이동 가능한 제2 가이드 부재는, 제 2 프레임과 다수의 결합 프레임의 타측 바 사이에서 상기 제2 가이드봉이 일측 방향으로 배치되며, 상기 제2 가이드봉을 관통하여 상기 제2 가이드 부재가 배치되어 일측 방향으로 이동 가능할 수 있다.In the present invention, the first guide member movable along the first guide rod, the first guide rod is disposed in the other direction between the first frame and one side bar of the plurality of coupling frames, the first guide rod The first guide member is disposed through and movable in the other direction, and the second guide member movable vertically between the first guide member and each other along the second guide rod is coupled to a plurality of second frames. The second guide rod may be disposed in one direction between the other bars of the frame, and the second guide member may be disposed through the second guide rod to move in one direction.

본 발명에 있어서, 상기 제1 및 제2 정렬봉은 각각 2개씩 형성될 수 있다.In the present invention, two first and second alignment rods may be formed.

본 발명에 의하면, 반도체 칩들이 흡착 지그의 가장자리에 정렬되게 되므로, 검사를 용이하게 할 수 있으며, 이에 더하여 크기가 다른 다양한 반도체 칩을 정렬할 수 있다.According to the present invention, since the semiconductor chips are aligned at the edges of the suction jig, inspection can be facilitated, and in addition, various semiconductor chips having different sizes can be aligned.

또한, 정렬하기 위하여 사용하는 가이드 부재와 이들을 지지하는 푸쉬블럭 사이에는 자력을 이용한 결합부재를 사용하여 완충 작용을 가지므로, 실린더 작동압에 따른 변형 손상을 줄일 수 있다.In addition, since the coupling member using a magnetic force is used between the guide member used for aligning and the push block supporting the same, the deformation damage caused by the cylinder operating pressure can be reduced.

도 1은 본 발명의 일실시예에 따른 반도체 칩 정렬 장치의 결합 사시도이다.
도 2는 본 발명의 일실시예에 따른 반도체 칩 정렬 장치의 결합 입체 사시도이다.
도 3은 본 발명의 일실시예에 따른 반도체 칩 정렬 장치의 일부 평면도이다.1 is a perspective view illustrating a semiconductor chip alignment apparatus in accordance with an embodiment of the present invention.
2 is a perspective view illustrating a combined stereoscopic alignment of a semiconductor chip alignment apparatus according to an exemplary embodiment of the present invention.
3 is a partial plan view of a semiconductor chip alignment apparatus according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 다단 유량 조절기능을 갖는 정유량 밸브를 상세히 설명하기로 한다.Hereinafter, a constant flow valve having a multi-step flow control function according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 반도체 칩 정렬 장치의 결합 사시도이다.1 is a perspective view illustrating a semiconductor chip alignment apparatus in accordance with an embodiment of the present invention.

도 1을 참조하면, 반도체 칩 정렬 장치의 외부를 둘러싸는 케이싱(100)과 케이싱(100) 상에는 반도체 칩이 안착되는 흡착 지그(111)가 형성된 검사 테이블(110)이 구비되어 있다. 검사 테이블(110)의 흡착 지그(111)에는 이송수단(미도시)에 의하여 반도체 칩이 로딩 또는 언로딩된다. 또한, 로딩된 반도체 칩의 신호 패드에 프로브 핀(미도시)을 접촉시키고, 상기 프로브 핀을 통해 전기적 신호를 입출력하여 테스트를 진행하게 된다.Referring to FIG. 1, the casing 100 surrounding the outside of the semiconductor chip aligning device and an inspection table 110 are provided on the casing 100 with a suction jig 111 on which the semiconductor chip is seated. In the suction jig 111 of the test table 110, a semiconductor chip is loaded or unloaded by a transfer unit (not shown). In addition, a probe pin (not shown) is contacted with a signal pad of the loaded semiconductor chip, and an electrical signal is input and output through the probe pin to perform a test.

흡착 지그(111)는 반도체 칩을 진공 흡착하여 위치 결정한 상태에서, 반도체 칩에 접속된 테스트 패드를 프로브에 갖다 대어 전기적으로 접속시키기 위한 지그이다. 흡착 지그(111)에는 흡착 구멍(113)이 형성되어 흡착 구멍(113)을 진공화함으로써, 반도체 칩을 흡착 지그(111)에 대해 흡착 유지할 수 있다. 진공화의 진공도는 압력을 이용하여 반도체 칩을 흡착하는 것을 의미하고, 그 진공도는 특별히 한정하는 것은 아니다. The suction jig 111 is a jig for electrically connecting a test pad connected to the semiconductor chip to the probe in a state in which the semiconductor chip is vacuum-adsorbed and positioned. An adsorption hole 113 is formed in the adsorption jig 111, and the adsorption hole 113 is vacuumed, so that the semiconductor chip can be adsorbed and held against the adsorption jig 111. The vacuum degree of evacuation means adsorb | sucking a semiconductor chip using a pressure, and the vacuum degree is not specifically limited.

또한, 흡착 지그(111)에는 검사 테이블(110)을 연통하는 제1 가이드홀(116) 및 제2 가이드홀(117)이 구비되어 있다. 도면에는 각각 두 개씩 가이드 홀이 형성되어 있는데, 그 수는 한정하는 것이 아니며 다양한 수로 형성할 수 있으며, 제1 가이드홀(116), 및 제2 가이드홀(117)은 서로 간에 수직방향으로 형성되어 있다.In addition, the suction jig 111 is provided with a first guide hole 116 and a second guide hole 117 communicating with the inspection table 110. Two guide holes are formed in the drawing, but the number of the guide holes is not limited thereto. The guide holes 116 and the second guide holes 117 may be formed in a vertical direction to each other. have.

이송수단에 의하여 흡착 지그(111) 로딩된 반도체 칩을 흡착 지그(111)의 테두리로 밀착 고정시키기 위한 제1 정렬봉(126) 및 제2 정렬봉(127)이 흡착 지그(111)에 형성된 제1 가이드홀(116) 및 제2 가이드홀(117)을 관통하여 외부에 노출되어 있다. 도면에는 각각 두 개씩 정렬봉이 형성되어 있는데, 그 수는 한정하는 것이 아니며 다양한 수로 형성할 수 있으며, 제1 정렬봉(126), 및 제2 정렬봉(127)은 서로 간에 수직방향으로 형성되어 있다.The first alignment rods 126 and the second alignment rods 127 are formed on the suction jig 111 for tightly fixing the semiconductor chip loaded by the suction jig 111 by the transfer means to the edge of the suction jig 111. The first guide hole 116 and the second guide hole 117 are exposed to the outside. In the drawing, two alignment rods are formed, each of which is not limited thereto and may be formed in various numbers. The first alignment rods 126 and the second alignment rods 127 are formed in a vertical direction to each other. .

이송수단에 의하여 흡착 지그(111)에 로딩된 반도체 칩은 제1 정렬봉(126) 및 제2 정렬봉(127)에 의하여 각각 가로 방향 및 세로 방향으로 흡착 지그(111)의 가장 자리로 밀착되어 정렬된다.The semiconductor chip loaded on the adsorption jig 111 by the transfer means is in close contact with the edge of the adsorption jig 111 in the horizontal and vertical directions by the first alignment rod 126 and the second alignment rod 127, respectively. Aligned.

도 2는 본 발명의 일실시예에 따른 반도체 칩 정렬 장치의 결합 입체 사시도이다.2 is a perspective view illustrating a combined stereoscopic alignment of a semiconductor chip alignment apparatus according to an exemplary embodiment of the present invention.

도 2를 참조하면, 상부에 제1 정렬봉(126)이 돌출 연장된 제1 가이드 부재(121)와 상부에 제2 정렬봉(127)이 돌출 연장된 제2 가이드 부재(122)가 제1 프레임(123), 다수의 결합 프레임(124) 및 제2 프레임(125) 사이에 형성된 제1 가이드봉(128)과 제2 가이드봉(129)을 관통하여 배치되어 있다.Referring to FIG. 2, a first guide member 121 having a first alignment rod 126 protrudingly extended at an upper portion thereof, and a second guide member 122 having a second alignment rod 127 protrudingly extended at an upper portion thereof may be formed of a first guide member 121. The first guide rod 128 and the second guide rod 129 formed between the frame 123, the plurality of coupling frames 124, and the second frame 125 are disposed therethrough.

제1 프레임(123)은 일측 방향으로 연장된 바의 형상이며, 제2 프레임(125)은 타측 방향으로 연장된 바의 형상이며, 결합 프레임(124)은 일측 방향과 타측 방향의 바가 서로 간에 결합된 형상이다.The first frame 123 is in the shape of a bar extending in one direction, the second frame 125 is in the shape of a bar extending in the other direction, the coupling frame 124, the bar in one direction and the other direction is coupled to each other Shape.

제1 프레임(123)과 다수의 결합 프레임(124)의 일측 바 사이에는 제1 가이드봉(128)이 타측 방향으로 배치되며, 제1 가이드봉(128)을 관통하여 제1 가이드 부재(121)가 배치되어 타측 방향으로 이동 가능하다.The first guide rod 128 is disposed in the other direction between the first frame 123 and one bar of the plurality of coupling frames 124, and passes through the first guide rod 128 to guide the first guide member 121. Is arranged to be movable in the other direction.

제 2 프레임(125)과 다수의 결합 프레임(124)의 타측 바 사이에는 제2 가이드봉(129)이 일측 방향으로 배치되며, 제2 가이드봉(129)을 관통하여 제2 가이드 부재(122)가 배치되어 일측 방향으로 이동 가능하다.The second guide rod 129 is disposed in one direction between the second frame 125 and the other bars of the plurality of coupling frames 124, and the second guide member 122 penetrates through the second guide rod 129. Is arranged to be movable in one direction.

상기 제1 가이드 부재(121)의 하부에는, 제1 가이드 부재(121)를 지지하는 제1 푸쉬블럭(131)이 위치하며, 이 제1 푸쉬블럭(131)은 제1 실린더(135)와 연결된다. 제1 실린더(135)는 바람직하게는 공압 실린더이며, 타측 방향으로 제1 푸쉬블럭(131)을 이동가능하게 하여, 결과적으로 제1 푸쉬블럭(131)이 지지하는 제1 가이드 부재(121)를 타측 방향으로 이동 가능하게 한다.Below the first guide member 121, a first push block 131 for supporting the first guide member 121 is positioned, and the first push block 131 is connected to the first cylinder 135. do. The first cylinder 135 is preferably a pneumatic cylinder, and allows the first push block 131 to move in the other direction, resulting in the first guide member 121 supported by the first push block 131. Make it possible to move in the other direction.

상기 제2 가이드 부재(122)의 하부에는, 제2 가이드 부재(122)를 지지하는 제2 푸쉬블럭(132)이 위치하며, 이 제2 푸쉬블럭(132)은 제2 실린더(136)와 연결된다. 제2 실린더(136)는 바람직하게는 공압 실린더이며, 일측 방향으로 제2 푸쉬블럭(132)을 이동가능하게 하여, 결과적으로 제2 푸쉬블럭(132)이 지지하는 제2 가이드 부재(122)를 일측 방향으로 이동 가능하게 한다.Below the second guide member 122, a second push block 132 for supporting the second guide member 122 is located, and the second push block 132 is connected to the second cylinder 136. do. The second cylinder 136 is preferably a pneumatic cylinder, which allows the second push block 132 to move in one direction, resulting in the second guide member 122 supported by the second push block 132. It is possible to move in one direction.

한편, 제1 및 제2 가이드 부재(121, 122)와 이들을 지지하는 제1 및 제2 푸쉬블럭(131, 132) 사이에는 결합부재가 개재되어 있는데, 결합부재는 통상적인 기계적인 결합뿐만 아니라 자석을 이용한 자력 결합을 사용할 수 있다.Meanwhile, a coupling member is interposed between the first and second guide members 121 and 122 and the first and second push blocks 131 and 132 supporting them, and the coupling member may include a magnet as well as a conventional mechanical coupling. Magnetic coupling using can be used.

도 3은 본 발명의 일실시예에 따른 반도체 칩 정렬 장치의 일부 평면도이다.3 is a partial plan view of a semiconductor chip alignment apparatus according to an embodiment of the present invention.

도 3을 참조하면, 제1 및 제2 가이드 부재(121, 122)의 저면에는 하부 자력부재(120)를 구비하며, 제1 및 제2 푸쉬블럭(131, 132)의 상면에는 상부 자력부재(130)를 구비하여, 서로 간에 자력에 의하여 결합되어 있다.Referring to FIG. 3, lower magnetic force members 120 may be provided on the bottoms of the first and second guide members 121 and 122, and upper magnetic force members may be formed on the upper surfaces of the first and second push blocks 131 and 132. 130 is coupled to each other by a magnetic force.

제1 및 제2 실린더(135, 136)의 작동에 의해 제1 및 제2 푸쉬블럭(131, 132)이 직선 운동하면서, 상부 및 하부 자력부재(120, 130)들 간에 의하여 밀착된 제1 및 제2 가이드 부재(121, 122)의 일측을 반대편으로 밀어 제1 및 제2 가이드 부재(121, 122)와 연결된 제1 및 제2 정렬봉(126, 127)이 반도체 칩을 흡착 지그의 가장자리에 밀착시킴으로써 반도체 칩의 위치를 정렬시킨다.The first and second push blocks 131 and 132 are linearly moved by the operation of the first and second cylinders 135 and 136, and the first and second magnetic members 120 and 130 are in close contact with each other. The first and second alignment rods 126 and 127 connected to the first and second guide members 121 and 122 are pushed to one side of the second guide members 121 and 122 to the opposite side, and the semiconductor chip is attached to the edge of the suction jig. By closely contacting, the position of the semiconductor chip is aligned.

제1 및 제2 실린더가 작동에 의해 제1 및 제2 푸쉬블럭을 통하여 직접 제1 및 제2 가이드 부재를 밀어내어 반도체 칩을 정렬하게 되면, 정렬 작동시 반도체 칩에 강한 충격이 가해지기 때문에 반도체 칩의 크기가 작을 경우 반도체 칩이 뒤집어지거나 위치 이탈 또는 깨지게 된다.When the first and second cylinders align the semiconductor chips by pushing the first and second guide members directly through the first and second push blocks by the operation, the semiconductor chip is subjected to strong impact during the alignment operation. If the size of the chip is small, the semiconductor chip may be flipped, out of position or broken.

본 발명은 제1 및 제2 가이드 부재와 제1 및 제2 푸쉬블럭 사이에 상부 및 하부 자력부재의 자력에 의하여 결합되어 제1 및 제2 가이드 부재가 제1 및 제2 푸쉬블럭에 의하여 이동하지만, 가이드 부재와 연결된 정렬봉이 반도체 칩에 맞닿는 순간에 자력 결합이 일부 이동되어 완충 작용을 할 수 있다.The present invention is coupled between the first and second guide members and the first and second push blocks by the magnetic force of the upper and lower magnetic members so that the first and second guide members are moved by the first and second push blocks. When the alignment rod connected to the guide member is in contact with the semiconductor chip, the magnetic coupling may be partially moved to buffer.

100: 하우징 110: 검사 테이블
111: 흡착지그 113: 흡착구멍
116: 제1 가이드홀 117: 제2 가이드홀
120: 하부 자력부재 121: 제1 가이드 부재
122: 제2 가이드 부재 123: 제1 프레임
124: 결합 프레임 125: 제2 프레임
126: 제1 정렬봉 127: 제2 정렬봉
128: 제1 가이드봉 129: 제2 가이드봉
130: 상부 자력부재 131: 제1 푸쉬블럭
132: 제2 푸쉬블럭 135: 제1 실린더
136; 제2 실린더100: housing 110: inspection table
111: adsorption jig 113: adsorption hole
116: first guide hole 117: second guide hole
120: lower magnetic member 121: first guide member
122: second guide member 123: first frame
124: combining frame 125: second frame
126: first alignment rod 127: second alignment rod
128: first guide rod 129: second guide rod
130: upper magnetic member 131: first push block
132: second push block 135: first cylinder
136; Second cylinder

Claims (5)

반도체 칩 정렬 장치의 외부를 둘러싸는 케이싱;
상기 케이싱 상에 반도체 칩이 안착되는 흡착 지그, 및 상기 흡착 지그에 상하로 연통하며 서로 간에 수직방향으로 형성된 제1 가이드홀 및 제2 가이드홀이 형성된 검사 테이블;
상기 제1 가이드홀을 관통하여 외부에 노출된 제1 정렬봉을 구비하며, 제1 가이드봉을 따라서 이동 가능한 제1 가이드 부재;
상기 제2 가이드홀을 관통하여 외부에 노출된 제2 정렬봉을 구비하며, 제2 가이드봉을 따라서 상기 제1 가이드 부재와 서로 간에 수직방향으로 이동 가능한 제2 가이드 부재;
상기 제1 가이드 부재를 지지하는 제1 푸쉬블럭과, 상기 제1 푸쉬블럭을 이동 가능하게 하는 제1 실린더; 및
상기 제2 가이드 부재를 지지하는 제2 푸쉬블럭과, 상기 제2 푸쉬블럭을 이동 가능하게 하는 제2 실린더를 포함하는 반도체 칩 정렬 장치.A casing surrounding the outside of the semiconductor chip alignment device;
An inspection table on which the semiconductor chip is seated on the casing, and an inspection table in which the first guide hole and the second guide hole are vertically connected to each other and vertically communicate with the suction jig;
A first guide member having a first alignment rod exposed to the outside through the first guide hole and movable along the first guide rod;
A second guide member having a second alignment rod exposed to the outside through the second guide hole, the second guide member being movable in a vertical direction between the first guide member and each other along a second guide rod;
A first push block for supporting the first guide member and a first cylinder for moving the first push block; And
And a second push block for supporting the second guide member, and a second cylinder for moving the second push block. 제1항에 있어서,
상기 흡착 지그에는 흡착 구멍이 형성되어 흡착 구멍을 진공화함으로써, 반도체 칩을 흡착 지그에 대해 흡착 유지할 수 있는 것을 특징으로 하는 반도체 칩 정렬 장치.The method of claim 1,
And a suction hole is formed in the suction jig to vacuum the suction hole, whereby the semiconductor chip can be held by the suction jig. 제1항에 있어서,
상기 제1 및 제2 가이드 부재와 이들을 지지하는 제1 및 제2 푸쉬블럭 사이에는 자력을 이용한 결합부재가 개재되어 있는 것을 특징으로 하는 반도체 칩 정렬 장치.The method of claim 1,
And a coupling member using a magnetic force is interposed between the first and second guide members and the first and second push blocks supporting the first and second guide members. 제1항에 있어서,
상기 제1 가이드봉을 따라서 이동 가능한 제1 가이드 부재는,
제1 프레임과 다수의 결합 프레임의 일측 바 사이에서 상기 제1 가이드봉이 타측 방향으로 배치되며, 상기 제1 가이드봉을 관통하여 상기 제1 가이드 부재가 배치되어 타측 방향으로 이동 가능하며,
상기 제2 가이드봉을 따라서 상기 제1 가이드 부재와 서로 간에 수직방향으로 이동 가능한 제2 가이드 부재는,
제 2 프레임과 다수의 결합 프레임의 타측 바 사이에서 상기 제2 가이드봉이 일측 방향으로 배치되며, 상기 제2 가이드봉을 관통하여 상기 제2 가이드 부재가 배치되어 일측 방향으로 이동 가능한 것을 특징으로 하는 반도체 칩 정렬 장치.The method of claim 1,
The first guide member movable along the first guide rod,
The first guide rod is disposed in the other direction between the first frame and one bar of the plurality of coupling frames, the first guide member is disposed through the first guide rod and is movable in the other direction.
The second guide member movable vertically with the first guide member along the second guide rod,
The semiconductor is characterized in that the second guide rod is disposed in one direction between the second frame and the other bar of the plurality of coupling frames, the second guide member is disposed through the second guide rod and movable in one direction. Chip alignment device. 제1항에 있어서,
상기 제1 및 제2 정렬봉은 각각 2개씩 형성되어 있는 것을 특징으로 하는 반도체 칩 정렬 장치.The method of claim 1,
And each of the first and second alignment rods is formed in two.
KR1020120116385A 2012-10-19 2012-10-19 Wafer die align jig KR101333144B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120116385A KR101333144B1 (en) 2012-10-19 2012-10-19 Wafer die align jig

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120116385A KR101333144B1 (en) 2012-10-19 2012-10-19 Wafer die align jig

Publications (1)

Publication Number Publication Date
KR101333144B1 true KR101333144B1 (en) 2013-11-26

Family

ID=49858499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120116385A KR101333144B1 (en) 2012-10-19 2012-10-19 Wafer die align jig

Country Status (1)

Country Link
KR (1) KR101333144B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090030375A (en) * 2007-09-20 2009-03-25 세크론 주식회사 Apparatus for reversing a semiconductor package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090030375A (en) * 2007-09-20 2009-03-25 세크론 주식회사 Apparatus for reversing a semiconductor package

Similar Documents

Publication Publication Date Title
US11346861B2 (en) Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection apparatus
JP2009510396A (en) Device and method for inspecting individualized dies
JP5528617B1 (en) Probing unit, burn-in screening system using the probing unit, and burn-in screening method
KR102123989B1 (en) Tester and testing equipment for semiconductor devices having the same
JP2008309787A (en) Probe assembly for probe card
TWI729210B (en) Substrate inspection method and substrate inspection device
KR20100101451A (en) Apparatus and method for testing semiconductor device
JP2008300834A (en) Multi probe card unit, probe test device including the same, their manufacturing methods, and method of using probe test device
JP6531344B2 (en) Probe device
KR101307422B1 (en) Apparatus for testing semiconductor device
KR102355572B1 (en) Inspection Devices, Inspection Systems, and Positioning Methods
KR101333144B1 (en) Wafer die align jig
KR102548788B1 (en) Apparatus for testing semiconductor devices
TW201543044A (en) Positioning device and processing device
KR102072452B1 (en) Manufacturing method of probe card head block
US9234853B2 (en) Probe apparatus
JP2020161631A (en) Inspection apparatus
KR102095386B1 (en) Alignment apparatus for an wafer prober
KR101266650B1 (en) Semiconductor chip testing apparatus
KR101804051B1 (en) Centering apparatus for the inspection object
CN105425139A (en) Chip failure analysis test equipment
JP2010014593A (en) Inspection method and manufacturing method of semiconductor device
KR101838805B1 (en) Apparatus and method for testing semiconductor devices
US9726719B2 (en) Semiconductor automatic test equipment
JP2009063342A (en) Device and method for inspecting wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191111

Year of fee payment: 7